DE1764567B2 - Integrierte schaltung mit auflagen auf unbenuetzten, aktiven flaechenschaltelementen - Google Patents
Integrierte schaltung mit auflagen auf unbenuetzten, aktiven flaechenschaltelementenInfo
- Publication number
- DE1764567B2 DE1764567B2 DE19681764567 DE1764567A DE1764567B2 DE 1764567 B2 DE1764567 B2 DE 1764567B2 DE 19681764567 DE19681764567 DE 19681764567 DE 1764567 A DE1764567 A DE 1764567A DE 1764567 B2 DE1764567 B2 DE 1764567B2
- Authority
- DE
- Germany
- Prior art keywords
- components
- layer
- semiconductor
- metal layer
- insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/118—Masterslice integrated circuits
- H01L27/11801—Masterslice integrated circuits using bipolar technology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/082—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using bipolar transistors
- H03K19/086—Emitter coupled logic
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/1733—Controllable logic circuits
- H03K19/1735—Controllable logic circuits by wiring, e.g. uncommitted logic arrays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4845—Details of ball bonds
- H01L2224/48451—Shape
- H01L2224/48453—Shape of the interface with the bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/485—Material
- H01L2224/48505—Material at the bonding interface
- H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01023—Vanadium [V]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01058—Cerium [Ce]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Description
45 frei lassen, daß auf der ersten Metallschicht eine
zweite Isolierschicht aufgebracht ist, deren öffnungen
mit ausgewählten öffnungen der ersten Isolier-
Die Erfindung betrifft eine integrierte Schaltung mit schicht ausgerichtet sind, daß auf der zweiten Isoliermehreren
in einem Halbleiterplättchen ausgebildeten schicht eine zweite Metallschicht vorgesehen ist.
Bauelementen, die je an einer Hauptfläche des Halb- 50 welche mit einem Teil mindestens eines der unbeleiterplättrhens
mit Kontaktflächen versehen sind, nutzten Bauelemente überdeckt und mit diesem Teil
ferner mit einer die Hauptfläche bedeckenden ersten an eine Kontaktfläche eines der benutzten Bau-Isolierschicht,
auf der eine erste, die elektrischen Ver- elemente angeschlossen ist.
bindungsleitungen zu den Kontaktflächen der Bau- Auf diese Weise lassen sich trotz des Übrigbleibens
elemente durch öffnungen der ersten Isolierschicht 55 unbenutzter Bauelemente durch die gleiche Ausbilhindurch
bildende Metallschicht vorgesehen ist. dung und Anordnung der verschiedenen Bauelemente
Aus der USA.-Patentschrift 3 178 804 ist es be- innerhalb eines Plättchens für die Fertigung Kostenkannt,
Halbleiterelemente gegen die Umgebung Her- einsparungen erzielen. Damit diese unbenutzten Baumetisch abzuschließen und die Kontaktierung der elemente nun nicht zu einer Verschwendung eines
Elektroden durch eine auf der Oberseite des im übri- 60 Teils der Plättchenoberfläche führen, macht die Ergen
eingekapselten Halbleiterplättchens angeordnete findung die betreffenden Bereiche des integrierten
Anschlußmembran hindurch durchzuführen. Hierzu Schaltungsplättchens für dessen Beschallung nutzbar,
wird diese Membran mit Hilfe eines Elektronenstrahls Die Erfindung ist im folgenden an Hand der Dardurchbohrt,
und mit Hilfe eines weiteren Elektronen- Stellungen einiger Ausführungsbeispiele näher erläustrahls
wi-d eingebrachtes Kontaktierungsmaterial mit 65 tert.
den zu kontaktierenden Halbleiterbereichen ver- F i g. 1 zeigt ein noch nicht beschaltetes integriertes
^hmolzen. Das Kontaktierungsmaterial reicht ent- Plättchen mit einer Anzahl darin ausgebildeter HaIbweder
bis an die Oberfläche der Membran, wo es elek- leiterbauelemente:
F i g. 2, 3 und 4 sind schematische Darstellungen verschiedener logischer Schaltungen, die durch eine
geeignete gegenseitige Verbindung der Schaltelemente in Fig. ί geschaffen werden kann;
Fig. 5 zeigt schematisch die gegenseitige Verbindung,
welche zur Benutzung der in F i g. ! dargestellten Schaltelemente innerhalb einer Schaltung nach
F i g. 2 erforderlich ist:
Fig. 6 zeigt die gegenseitige Leitungsverbindung für den Anschluß der Schaltelemente nach Fig. 1 gemäß
einer teilweisen Realisierung der Schaltung nach Fig. 2;
Fig. 7 zeigt die Lage der Verbindungsleiter und
der Verbindungsleitungen zwischen den Schaltelementen entsprechend dem Schaltbild nach F ϊ g. 6;
F i g. 8 stellt einen Querschnitt durch einen Verbindungsleiter in F i g. 7 dar;
F i g. 9 zeigt die Schaltung für ein Register für 4 Bits und
Fig. 10 zeigt im Querschnitt eine der in Fig. 9
dargestellten Querverbindungen.
Figurenbeschreibung
Bei der Herstellung von integrierten Schaltungen, insbesondere bei der Herstellung von mittleren und
großen gestapelten integrierten Schaltungen wird eine Anzahl von Halbleiter-Schaltelementen derart angeordnet,
daß sie elektrisch se miteinander verbunden sind, daß die Schaltung eine Mehrzahl von Schaltfunktionen
zu erfüllen vermag.
Integrierte Schaltungen dieser Art werden im allgemeinen
dadurch hergestellt, daß man eine Mehrzahl von aktiven und passiven Halbleiter-Schaltelementen
in einer (monolithischen oder dielektrisch isolierten) Halbleiterscheibe durch Diffusion erzeugt, um dadurch
eine Stapelung von Halbleiter-Schaltelementen zu erreichen. Sodann wird eine Metallschicht auf
der Scheibe niedergeschlagen und die Scheibe einer Ätzung unterworfen. Die Scheibe wird dabei gemäß
einem bestimmten Leitungsmuster (aus einer Mehrzahl von verfügbaren Mustern von Verbindungsleitungen) geätzt, um die gewünschte Schaltfunktion
sicherzustellen.
Wenn eine gegebene Anordnung von Halbleiter-Schaltelementen verwendet werden muß, um eine
große Anzahl von möglichen Schaltfunktionen zu realisieren, wird bei den meisten der Schaltfunktionen
nicht jedes vorhandene Halbleiter-Schaltelement benutzt. Der von diesen nicht angeschlossenen Schaltelementen
eingenommene Raum stellt also gewissermaßen einen verschwendeten Teil der Scheibenoberfläche
dar.
Seitens der Erfinder wurde nun eine Technik zur Nutzbarmachung dieses bisher nicht ausgenutzten
Teils der Scheibenoberfläche entwickelt und gleichzeitig die von den obengenannten Verbindungsleitern besetzte Fläche zur Herstellung von äußeren
Anschlüssen an die integrierte Schaltung nutzbar gemacht.
F i g. 1 zeigt eim. typische Anordnung von Halbleiter-Schaltelementen,
die eine Anzahl von Transistoren und Widerständen enthält. Die insgesamt mit 1 bezeichnete Anoidnung besteht aus einer Unterlage
aus Halbleitermaterial, vorzugsweise aus Silizium, in welcher 9 Transistoren (Q) und 6 Widerstände
(R) durch Aufdiffusion erzeugt worden sind. Die Flächenbezirke für die Widerstände sind jeweils
mit einer Anzahl von rechteckigen Kontaktflächen versehen, so daß auf jedem Widerstandsstreifen jine
Mehrzahl von Widerstandswerten eingeschaltet werden kann.
Die Transistoren Q2abisQ2d bewerkstelligen die
Eingangsschaltung der Anordnung 1, und die Transistoren β 1 und β 5 gehören zur Ausgangsschaltung.
Jeder Transistor oesitzt rechteckige Kontaktflächen für Emitter, Basis und Kollektor, die mit E, B und C
ίο bezeichnet sind.
Die Anordnung 1 ist mit einer Isolierschicht 2 aus Siliziumdioxyd bedeckt. Diese Isolierschicht 2 weist
eine Anzahl von öffnungen auf, durch welche hindurch die verschiedenen Kentaktflächen der Widerstände
und der Transistoren zugänglich sind.
Die Schaltelemente in der Anordnung 1 können
derart miteinander verbündt . sein, daß sie
1. eine logische Schaltung darstellen, welche einen Spannungsimpuls von 0,4 Volt liefert,
2. eine logische Schaltung darstellen, welche einen Spannungsimpuls von 0,8 Volt liefert,
1. eine logische Schaltung darstellen, welche einen Spannungsimpuls von 0,4 Volt liefert,
2. eine logische Schaltung darstellen, welche einen Spannungsimpuls von 0,8 Volt liefert,
3. einen 0r8-Volt-/?-S-Flipflop für Rückstellung
und Setzung darstellt.
4. einen 0,4-VoIt-/?-5-FIipflop darstellt oder
schließlich
5. einen /-/f-Steuerkreis.
Zur Erläuterung sollen nur die ersten drei erwähnten Schaltungen beschrieben werden.
Fig. 2 zeigt ein Schaltbild für das 0,4-Volt-Gatter.
Die Transistoren β2a bis QId dienen zur Einkopplung
des Eingangssignals, welches jeweils den Basiselektroden zugeführt wird. Die Schaltung kann mit
einem einzigen, mit zwei, mit drei oder mit allen vier Eingangssignalen gleichzeitig betreben werden.
In manchen Anwendungsfällen sind nur zwei Eingangssignale und ein Ausgangssignal erforderlich.
Die Bezeichnungen der Transistoren und der Widerstände in Fig. 2 entspricht den in Fig. ί verwendeten
Bezugszeichen. Die Transistoren Ql und QS sind mit dem jeweiligen Emitter als Ausgangselektrode
geschaltet. Der Transistor ßl liefert ein Ausgangssignal, wenn an keiner der Basiselektroden
der vier Eingangstransietoren ein Eingangssignal vorhanden ist. Der Transistor β 5 liefert ein Ausgangssignal,
wenn an der Basiselektrode eines der Eingangstransistoren ein Signal auftritt. Im übrigen ist die
Wirkungsweise der Schaltung nach F i g. 2 an sich bekannt und bedarf daher keiner weiteren Erläuterung.
Die F i g. 3 zeigt ein Schaltbild der Halbleiterschaltelemente
der Anordnung 1 zur Bildung eines 0,8-VoIt-Gatiers, das die entsprechende logische
Funktion wie die Schaltung nach Fig. 2 liefert.
Fig. 4 zeigt ein schematisches Schaltbild des 0,4-Volt-/?-5-Flipflups, an dessen Ausgangsklemmen die Symbole A und ~Ä eingetragen sind, welche von den Emittern der Transistoren β 1 bis ßS abgenommen werden.
Fig. 4 zeigt ein schematisches Schaltbild des 0,4-Volt-/?-5-Flipflups, an dessen Ausgangsklemmen die Symbole A und ~Ä eingetragen sind, welche von den Emittern der Transistoren β 1 bis ßS abgenommen werden.
Fig. 2 läilt erkennen, daß, wenn das 0,4-Voit-Gatter
mit vier Eingängen und zwei Ausgängen betrieben wird, der Transistor β6 nicht benutzt wird.
Ebenso werden bei zwei Eingängen und einem Ausgang die Transistoren β2c, QId, QX und ß6 nicht
benutzt. Für das 0,8-Volt-Gatter sind die gleichen Transistoren nicht benutzte Transistoren für entsprechende
Eingangs- und Ausgangswerte.
Die oben gegebenen Beispiele dürften zur Verar^chaulichung
ausreichen. Wenn ein Ausgangssignal
5 6
gewünscht wird und wenn dieses Signal die NOR- schließt den Verbindungsleiter 9 an die Basis dcj
Polarität haben soll, ist der Transistor β5 und nicht Transistors ß2a an. Ebenso ist der Verbindungs·
der Transistor β 1 das unbenutzte logische Gatter. leiter 7 unmittelbar an die Basiskontaktfläche de
Die Transistoren und Widerstände in der Anord- Transistors QZb angeschlossen und der Verbindungsnung
1 können durch eine geeignet geätzte Alumi- 5 leiter 8 an die Emitterkontaktfläche des Transiniumschicht
miteinander verbunden werden und als storsßl.
Schaltung entsprechend einer der Fig. 2 bis 4 dienen. Die konstruktive Ausführung dieser Vcrbindungs-
AIs Beispiel sei die Fig. 5 betrachtet, in welcher die leiter sei nun an Hand der Fig. 8 erklärt, welche
Verbindungen des 0,4-Volt-Gatters nach F i g. 2 unter einen Querschnitt durch den Verbindungsleiter 9 dar-Benutzung
von allen vier Eingängen und zwei Aus- io stellt. In Fig. 8 ist ein Teil der Halbleiterscheibe
gangen dargestellt ist. Da diese Verbindungen durch dargestellt, auf welcher die integrierte Schaltung 4
Teile von abgelagerten Metallschichten hergestellt gebildet wird. Die Scheibe besteht aus einer Unterlage
werden, müssen sie so angeordnet werden, daß keine von P-Material 10 mit einer epitaxialen N-Schidit Il
Überkreuzungen stattfinden. Der in Fig. 5 darge- auf deren Oberfläche.
stellte Leitungsverlauf erfüllt diese Forderung, wobei 15 Ein Teil 12 der Epitaxialschicht 11 wird von einem
alle Leitungsverbindungen in einer Linie liegen. eindiffundierten Ring 13 aus einem Material mit der
Der Schaltung nach Fig. 5 wird die Vcrsorgungs- Leitfähigkeit P+ umschlossen, welcher zusammen
spannung durch Anschluß an die geerdete Sammcl- mit der Unterlage 10 den Schichteil 12 von anderen
schiene und an die Sammelschiene Vff hergestellt. Teilen der Halbleiterscheibe isoliert. Das isolierte
Jede dieser Sammelschienen ist ein Teil der Alumi- aa Gebiet 12 dient als Kollektor für den Transistor Q 6.
niumschicht 3 auf der Isolierschicht 2. Ein P-Gebiet 14 wird in das Kollektorgebict 12 cin-
Das Schaltbild nach Fig. 5 zeigt, daß die Fläche diffundiert, um als Basisgebiet für den Transistor (J6
oberhalb des Transistors ß6 nicht benutzt ist. Diese zu dienen und ist außerdem mit einer Kontaktflachc
Fläche kann daher zur Herstellung der äußeren An- 15 ausgerüstet. Ebenso wird ein N Gebiet 16 auf dem
Schlüsse an die integrierte Schaltung dienen. Da je- 25 Wege der Eindiffusion in das Bisisgebict 14 hcrgcdoch
lediglich der Transistor β6 nicht benutzt wird, stellt, um als Emitter des Transistors β 6 7U dienen,
müssen die anderen erforderlichen Anschlüsse der der seinerseits mit einer Kontaktfläche 17 ausgerüstet
integrierten Schaltung nach Fig. 5 mittels Verbin- ist. Der Verbindungsleiter 9 besteht gemäßFie. 8
dungsleiter im eingangs erwähnten Sinne, die jedoch aus einer Aluminiumschicht, welche den Emitter, die
in der Zeichnung nicht mit dargestellt sind und am 30 Basis und den Kollektor über ihre entsprechenden
Rande der Schaltungsanordnung auf der Halbleiter- Kontaktflächen kurzschließt.
scheibe anzubringen sind, hergestellt werden. Der äußere Anschluß des Verbindungsleitcrs 9 beWenn
nur zwei Eingänge und ein Ausgang für eine steht aus einem Stückchen Golddraht 19, welcher
bestimmte darzustellende logische Funktion erforder- durch Thermokompression an den Verbindungsleiter 9
lieh sind, kann eine integrierte Schaltung 4 ver- 35 angeheftet ist.
wendet werden, welche entsprechend dem Schaltbild Dadurch, daß sich über den unbenutzten Transi-
in Fig. 6 die logische Funktion 0,4VoIt liefert. stören Verbindungsleiter der in Fig. 7 dargestellten
Man sieht, daß im letzeren Falle unbenutzte FIa- Art befinden, brauchen drei der normalerweise crforchen
über den Transistoren ß2c, QId, QS und ß6 derlichen Verbindungsleiter überhaupt nicht mehr
verfügbar sind und für die Herstellung der äußeren 40 vorgesehen zu werden, was eine beträchtliche ErAnschlüsse
verwendet werden können. Die Art und sparung bezüglich der Oberfläche der integrierten
Weise, in welcher dies geschieht, ist für die integrierte Schaltung bedeutet. Die übrigen Anschlüsse für die
Schaltung 4 nach Fig. 6 aus Fig. 7 zuerkennen. Stromversorgung können durch Verbindungsdrä.ite,
Wie in F i g. 7 dargestellt, hat die integrierte Schal- weiche zu der geerdeten Sammelschiene und zu der
tung4 eine zweite Isolierschicht 5 aus Siliziumdioxyd, 45 Sammelschiene VEE verlaufen, bewerkstelligt werden,
weiche oberhalb von wobei diese Sammetechienen durch entsprechende
1. der ersten Metallschicht 3 (nicht mit dargestellt) Öffnungen in der zweiten Isolierschicht 5 hindurch
und zugänglich sind.
2. der ersten Isolierschicht 2 liegt. Die Ersparung an notwendiger Oberfläche der
Die zweite Isolierschicht 5 besitzt öffnungen, wel- s» Halbleiterscheibe wird dann besonders wichtig, wenn
ehe sich mit entsprechenden öffnungen in der ersten getrennte integrierte Schaltungen oder sogenannte
Isolierschicht 2 decken, was bedeutet, daß durch diese Zellen miteinander verbunden werden um eine mittel-
Öffnungen hindurch die Kontaktflächen der Transi- große oder große integrierte Schaltungsanordnung
stören und Widerstände, welche in der betreffenden herzustellen. Eine solche Schaltungsanordnung ist
Schaltung benutzt «verden müssen, zugänglich sind. 55 beispielsweise in Fig. 9 dargestellt und erfüllt die
Auf der zweiten Isolierschich: 5 ist eine metallische Funktion eines Registers für vier Bits Dieses Register
Aluminiumschicht 6 angebracht. Teile dieser Alumi- 2© enthält 16 einzelne Zellen. Die strichpunktierten
niumschicht 6 bedecken die unbenutzten Transistoren Linien geben die Grenzen der einzelnen Zellen an.
22c, QZd, QS und Q6, so daß Verbindungsleiter 7, Die gestrichelten Linien zeigen die erste Verbindung
S und 9 für die äußeren Anschlüsse an die integrierte 60 über die Metallschicht, während die durchlaufenden
Schalung gebildet werden. Da die Eingsngstransisto- Linien die Verbindung über die zweite Metallschicht
renß2c und QId, die in Fig. 6 lediglich schema- veranschaulichen. Die dunklen rechteckiecn Tischen
tisch dargestellt sind, in Wirklichkeit erheblich kleiner geben die Orte der Verbindungsleiter an
iind als die anderen Transistoren der Schaltung, ver- Die vier senkrecht untereinanderliegenden Zellen
äuft der Verbindungsleiter 7 oberhalb von beiden 65 auf der linken Seite der garben integrierten Schaltung
Transistoren QZc und QZd, um eine genügend große 20 enthalten je ein 0,4-Volt-Gatter mit zwei Ein-
FHche zur bequemen Herstellung der Anschlüsse gangen und einem Ausgang, wobei jedes dieser Gatter
licherzustcllen. Ein Teil der Aluminiumschicht 6 schaltungs näßig gemäß Fig. 6 ausceführt ist.
Die vier Zellen in der zweiten vertikalen Reihe von links werden für die logischen Funktionen nicht
benutzt sondern dienen vielmehr zur Schaffung der erforderlichen Kreuzverbindungen im Schaltbild. Jede
der Kreuzverbindungen ist durch den Schnittpunkt einer gestrichelten (erste Metallisierungs,schicht) mit
einer ausgezogenen (zweite Metallisierungsschicht) Linie definiert.
Die vertikal untereinanderliegenden Zellen in der dritten Vertikalreihe von links sind als 0,4-Volt-/?-S-Flipflops
geschaltet, während die Zellen der rechten Vertikalreihe als 0,8-Volt-Gatter bezeichnet sind.
Verbindungsleiter im Sinne der Erfindung sind ferner noch über anderen unbenutzten Eingangs- und Ausgangstransistoren
angebracht, so daß alle erforderlichen Signaleingangs- und Signalausgangsanschlüsse
hergestellt werden können, ohne daß man am Umfangsverbindungsleiter
anordnen muß, welche nutzbare Fläche der Halbleiterscheibe besetzen, die anderweitig
zur Bildung von zusätzlichen aktiven und/oder passiven Schaltelementen benutzt werden kann.
Die Art und Weise, wie die unbenutzten Zellen zur Herstellung von Überkreuzungen verwendet werden,
ist in F i g. 10 dargestellt.
Doit sind mit Qx und Qy zwei unbenutzte Transistoren
bezeichnet, die zu der zweiten Vertikalreihe von Zellen von links in der Anordnung 20 gehören.
Die Halbleitergebiete jeder dieser Zellen entsprechen denjenigen des Transistors Q6 in Fig. 8.
Über jedem der Transistoren Qx und Qy sind metallisierte,
als Klemmen dienende Flächengebiete 21 und 22 vorhanden. Diese metallisierten Flächen werden
durch Teile der ersten Metallisierungsschicht 3 gebildet. Die zweite Isolierschicht 5 liegt oberhalb der
ersten Metallisierungsschicht 3 und enthält öffnungen an der Stelle der metallisierten Flächen 21 und 22.
Die Flächen 21 und 22 sind mittels eines Teils 23 der
S ersten Metallisierungsschicht 3 elektrisch miteinander verbunden.
Eine der kreuzenden metallischen Leitungen, die einen Teil der zweiten Metallisierungsschicht 6 enthalten,
reicht mit ihren Enden 24 und 25 durch
ίο öffnungen in der zweiten Isolierschicht 5 hindurch,
so daß ein elektrischer Anschluß mit den als Klemmen dienenden Gebieten 21 und 22 entsteht und dadurch
auch eine unmittelbare elektrische Verbindung zwischen den Enden 24 und 25 hergestellt wird.
Die kreuzende Leitung 26 ist auf einem Teil dei zweiten Isolierschicht 5 über dem Teil 23 der erster
Metallisierungsschicht 3 angeordnet und verbindet die als Klemmen dienenden Flächen 21 und 22. Die Leitung
26 kann die Leitung mit den Enden 24 und 2f
an überkreuzen, ist aber gegenüber dieser letzteren Lei
tung isoliert.
In den vorstehend beschriebenen Anordnungen mi Verbindungsleitern über unbenutzten aktiven Flächen
teilen und bei der Benutzung solcher Flächenteile füi
as metallische Überkreuzungen (Brücken) sind keim
zusätzlichen Abdeckmasken außer denjenigen Maskei erforderlich, die zur Aufbringung der gewünschter
Metallisierungsmuster dienen. Dies bedeutet, daß jed< der Isolierschichten 2 und 5 mit Hilfe der gleichet
oder einer ähnlichen Maske hergestellt und geätz werden kann, um die öffnungen über den Kontakt
flächen der Transistoren und Widerstände anzu bringen.
Hierzu 2 Blatt Zeichnungen
Claims (3)
- I 764 5671 2trisch leitend mit Anschlußdrähten verbunden wird,Patentansprüche: oder es bewirkt eii.e Verschmelzung mit einer zwischen der Membran und einer die Halbleiteroberseite!.Integrierte Schaltung mit mehreren in einem abdeckenden Isolierschicht angeordneten Leiter-Halbleiterplättchen ausgebildeten Bauelementen, 5 schicht, welche an anderer Stelle durch eine Bohrung die je an einer Hauptfläche des Halbleiterplätt- der Abdeckmembran von außen her m der beschriechens mit Kontaktflächen versehen sind, ferner benen Weise kontaktiert wird.mit einer die Hauptfläche bedeckenden ersten Bei der Herstellung von sogenannten monolithi-Isolierschicht, auf der eine erste, die eleKtrischen sehen integrierten Schaltungen befindet sich jede Ein-Verbindungsleitungen zu den Kontaktflächen der io zelschaltung gewöhnlich auf einem mittleren Teil Bauelemente durch Öffnungen der ersten Isolier- einer aus Halbleitermaterial bestehenden Unterlage, schicht hindurch bildende Metallschicht vorge- um den herum eine Anzahl von Verbindungsleitern sehen ist, dadurch gekennzeichnet, daß angebracht ist. Der Mittelteil enthält eine Mehrzahl die Verbindungsleitungen nur zu einem Teil samt- von aktiven und passiven Halbleiterbauelementen, die licher in dem Halbleiterplättchen ausgebildeter 15 elektrisch mit den Verbindungsleitern mit Hilfe von Bauelenr.e ite geführt sind und die anderen, unbe- niedergeschlagenen Metallschichtcn verbunden sind, nutzten Bauelemente frei lassen, daß auf der Die Verbindungsleiter beanspruchen einen erhebersten Metallschicht (3) eine zweite Isolierschicht liehen Teil der verfügbaren Substratfläche, der somit (5) aufgebracht ist, deren öffnungen mit ausge- für die Herstellung von Halbleiterbauelementen verwählten öffnungen der ersten Isolierschicht (2) 20 Iorengeht. Dadurch ist aber die insgesamt für die ausgerichtet sind, daß auf der zweiten Isolier- integrierte Schaltung erforderliche Fläche größer als schicht (5) eine zweite Metallschicht (6) vorge- die von den Scr-alteiementen selbst belegte Fläche, sehen ist, weiche mit einem Teil mindestens eines Die Aufgabe der Erfindung besteht in der Schaf-der unbenutzten Bauelemente überdeckt und mit fung einer Möglichkeit, völlig identisch ausgebildete diesem Teil an sine Kontaktfläche eines der be- 25 Schaltungsplättchen mit integrierten Bauelementen, nutzten Bauelemente angeschlossen ist. wi; Transistoren, Dioden, Widerständen usw., durch
- 2 Integrierte Schaltung nach Anspruch 1, da- unterschiedliche Verbindungen der einzelnen Baudurch gekennzeichhet, dati ein Teil der ersten elemente untereinander zu unterschiedlichen Funk-Metallschicht (3) zwei Kontaktflächen zweier un- tionseinheiten auszubilden, wobei jeweils nicht sämtbenutzter Bauelemente miteinander verbindet und 30 liehe in einem Schaltungsplättchen enthaltenen Baumit den beiden Kontaktflächen zwei somit über elemente benutzt werden müssen, die erste Metallschicht (3) elektrisch miteinander Diese Aufgabe wird bei einer integrierten Schaltungverbundene Bereiche der zweiten Metallschicht mit mehreren in einem Halbleiterplättchen ausgebil-(6) verbunden sind und daß ein dritter Bereich deten Bauelementen, die je an einer Hauptfläche des der zweiten Metallschicht (6) auf der zweiten Iso- 35 Halbleiterplättchens mit Kentaktflächen versehen lierschicht (5) über dem durch die erste Metall- sind, ferner mit einer die Hauptfläche bedeckenden schicht (3) gebildeten Verbindungsteil liegt und ersten Isolierschicht, auf der eine vrste, die elektridiesen überkreuzt. sehen Verindungsleitungen zu den Kontaktflächen der
- 3. Integrierte Schaltung nach Anspruch 1, da- Bauelemente durch öffnungen der ersten Isolierdurch gekennzeichnet, daß mit dem eins der nicht 40 schicht hindurch bildende Metallschicht vorgesehen benutzten Bauelemente überdeckenden Teil der ist, erfindungsgemäß dadurch gelöst, daß die Verbinzweiten Metallschicht (6) ein nach außen führen- dungsleitungen nur zu einem Teil sämtlicher in dem der Anschlußleiter (3, 4) verbunden ist. Halbleiterplättchen ausgebildeter Bauelemente geführt sind und die anderen, unbenutzten Bauelemente
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US73776068A | 1968-06-17 | 1968-06-17 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE1764567A1 DE1764567A1 (de) | 1972-01-27 |
DE1764567B2 true DE1764567B2 (de) | 1972-09-28 |
Family
ID=24965207
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19681764567 Pending DE1764567B2 (de) | 1968-06-17 | 1968-06-27 | Integrierte schaltung mit auflagen auf unbenuetzten, aktiven flaechenschaltelementen |
Country Status (4)
Country | Link |
---|---|
US (1) | US3558992A (de) |
DE (1) | DE1764567B2 (de) |
FR (1) | FR2011063A1 (de) |
GB (1) | GB1251454A (de) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3702427A (en) * | 1971-02-22 | 1972-11-07 | Fairchild Camera Instr Co | Electromigration resistant metallization for integrated circuits, structure and process |
US3795975A (en) * | 1971-12-17 | 1974-03-12 | Hughes Aircraft Co | Multi-level large scale complex integrated circuit having functional interconnected circuit routed to master patterns |
US3877051A (en) * | 1972-10-18 | 1975-04-08 | Ibm | Multilayer insulation integrated circuit structure |
CA997481A (en) * | 1972-12-29 | 1976-09-21 | International Business Machines Corporation | Dc testing of integrated circuits and a novel integrated circuit structure to facilitate such testing |
GB1440512A (en) * | 1973-04-30 | 1976-06-23 | Rca Corp | Universal array using complementary transistors |
CA1024661A (en) * | 1974-06-26 | 1978-01-17 | International Business Machines Corporation | Wireable planar integrated circuit chip structure |
JPS5851425B2 (ja) * | 1975-08-22 | 1983-11-16 | 株式会社日立製作所 | ハンドウタイソウチ |
JPS5444881A (en) * | 1977-09-16 | 1979-04-09 | Nec Corp | Electrode wiring structure of integrated circuit |
US4458297A (en) * | 1981-01-16 | 1984-07-03 | Mosaic Systems, Inc. | Universal interconnection substrate |
US4467400A (en) * | 1981-01-16 | 1984-08-21 | Burroughs Corporation | Wafer scale integrated circuit |
DE3382727D1 (de) * | 1982-06-30 | 1994-01-27 | Fujitsu Ltd | Integrierte Halbleiterschaltungsanordnung. |
US4746966A (en) * | 1985-10-21 | 1988-05-24 | International Business Machines Corporation | Logic-circuit layout for large-scale integrated circuits |
JPH0817227B2 (ja) * | 1987-04-30 | 1996-02-21 | インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン | 個性化可能な半導体チップ |
US4880754A (en) * | 1987-07-06 | 1989-11-14 | International Business Machines Corp. | Method for providing engineering changes to LSI PLAs |
JPH03218668A (ja) * | 1989-11-24 | 1991-09-26 | Nec Ic Microcomput Syst Ltd | 半導体集積回路装置 |
US5322812A (en) * | 1991-03-20 | 1994-06-21 | Crosspoint Solutions, Inc. | Improved method of fabricating antifuses in an integrated circuit device and resulting structure |
-
1968
- 1968-06-17 US US737760A patent/US3558992A/en not_active Expired - Lifetime
- 1968-06-27 DE DE19681764567 patent/DE1764567B2/de active Pending
-
1969
- 1969-06-09 GB GB1251454D patent/GB1251454A/en not_active Expired
- 1969-06-16 FR FR6919922A patent/FR2011063A1/fr not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
US3558992A (en) | 1971-01-26 |
FR2011063A1 (de) | 1970-02-27 |
DE1764567A1 (de) | 1972-01-27 |
GB1251454A (de) | 1971-10-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2542518C3 (de) | ||
DE1764567B2 (de) | Integrierte schaltung mit auflagen auf unbenuetzten, aktiven flaechenschaltelementen | |
DE2556274C2 (de) | Programmierbare logische Schaltung | |
DE2420759C2 (de) | Integrierte Schaltungseinheit mit variierbarer Funktionsgebung | |
DE2334405A1 (de) | Lsi-plaettchen und verfahren zur herstellung derselben | |
EP1497862B1 (de) | Halbleiterbauelement mit integrierter gitterförmiger kapazitätsstruktur | |
DE2556275A1 (de) | Logische schaltung hoher dichte | |
EP0005723A1 (de) | Hochintegrierte Halbleiterschaltung und Verfahren zu ihrer Herstellung | |
DE2655575A1 (de) | Kompakte monolithische halbleiterstruktur | |
DE2523221C2 (de) | ||
DE10122931A1 (de) | Halbleitermodul | |
DE2023219B2 (de) | Programmierbarer Halbleiter-Festwertspeicher | |
DE19512799C2 (de) | Durch Feldeffekt steuerbares Halbleiterbauelement | |
DE2113306A1 (de) | Zugangsschaltungsanordnung fuer eine ausgeglichene Belastung in integrierten schaltungsanordnungen | |
DE10308323B4 (de) | Halbleiterchipanordnung mit ROM | |
DE2514012C2 (de) | Monolithisch integrierte halbleiterschaltungsanordnung, insbesondere fuer koppelbausteine von vermittlungssystemen | |
WO2006029594A1 (de) | Halbleiterspeicherbauelement | |
EP0001209A1 (de) | Integrierte Halbleiterschaltung | |
DE1616438C3 (de) | Integrierte Schaltung, Verwendung dieser Schaltung und Verfahren zu ihrer Herstellung | |
DE2736290A1 (de) | Verdrahtungsunterlage fuer einen matrixschaltkreis | |
EP0166027B1 (de) | In C-MOS-Technik realisierte Basiszelle | |
DE1614250C3 (de) | Halbleiteranordnung mit Gruppen von sich kreuzenden Verbindungen | |
DE3930622A1 (de) | Statischer ram | |
DE2540350B2 (de) | Halbleiterschaltung mit einer Matrix aus Isolierschicht-Feldeffekttransistoren | |
EP0199231B1 (de) | In CMOS-Technik aufgebaute Zelle |