DE1665276A1 - Verfahren zur Herstellung flaechenhafter Verdrahtungen mit metallisierten Loechern - Google Patents

Verfahren zur Herstellung flaechenhafter Verdrahtungen mit metallisierten Loechern

Info

Publication number
DE1665276A1
DE1665276A1 DE19681665276 DE1665276A DE1665276A1 DE 1665276 A1 DE1665276 A1 DE 1665276A1 DE 19681665276 DE19681665276 DE 19681665276 DE 1665276 A DE1665276 A DE 1665276A DE 1665276 A1 DE1665276 A1 DE 1665276A1
Authority
DE
Germany
Prior art keywords
holes
wiring
metallized
copper
attached
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19681665276
Other languages
English (en)
Inventor
Cornelis Jouwersma
Bernard Lacruche
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from FR91976A external-priority patent/FR1515251A/fr
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of DE1665276A1 publication Critical patent/DE1665276A1/de
Pending legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/54—Electroplating of non-metallic surfaces
    • C25D5/56—Electroplating of non-metallic surfaces of plastics
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1603—Process or apparatus coating on selected surface areas
    • C23C18/1605—Process or apparatus coating on selected surface areas by masking
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/428—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates having a metal pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H05K1/095—Dispersed materials, e.g. conductive pastes or inks for polymer thick films, i.e. having a permanent organic polymeric binder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0191—Using tape or non-metallic foil in a process, e.g. during filling of a hole with conductive paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0264—Peeling insulating layer, e.g. foil, or separating mask
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0502—Patterning and lithography
    • H05K2203/0542—Continuous temporary metal layer over metal pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0574—Stacked resist layers used for different processes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0713—Plating poison, e.g. for selective plating or for preventing plating on resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1173—Differences in wettability, e.g. hydrophilic or hydrophobic areas
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1377—Protective layers
    • H05K2203/1383—Temporary protective insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1377—Protective layers
    • H05K2203/1388—Temporary protective conductive layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1415—Applying catalyst after applying plating resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/062—Etching masks consisting of metals or alloys or metallic inorganic compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Electrochemistry (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Manufacture Or Reproduction Of Printing Formes (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

Dipping· F.-J. KUPFEUMAiNN
Patentanwalt ,
Anmelder: N. V. Philips' Gtoeilampenfabriekeo ' D O O ^ / D
Akte Να IHN- 2362
vom: ^- Januar 1968 PHN 2362 -
dJo/AvM
"Verfahren zur Herstellung flachenhafter Verdrahtungen mit
metallisierten Löchern"
Die Erfindung betrifft ein Verfahren zur Herstellung
gedrückter ^Verdrahtungen mit metallisierten Löohern. Sie Metallisierung der BefestigungelOcher für Einzelteile einer flaohenhaften Verdrahtung ergibt einen höheren mechanischen Widerstand der Befestigung, der bedeutend grosser ist als der einer e,uf nur einer Seite der isolierenden Unterlage angebrachten Lötstelle einer Verdrahtung* Wenn auf beiden Seiten der isolierenden unterlage ein· gedruckte Verdrahtung angebracht ist, ergibt die Metallisierung der Löcher dl« Möglichkeit einer oder Mehrerer Verbindungen zvisohei den beiden Verdrah-' tungenj ; .
V« Und bereit· Verfahren aur Herstellung so loh·«
009885/178« bad
PHN 2362
Schaltungen vorgeschlagen worden. Nach der chemischen Metallisierung der Lochwände wird eine Kupferschicht auf galvanotechnischem Wege darauf angebracht. Da der weitere Teil der Schaltung während dieser Bearbeitung nicht abgeschirmt ist, nimmt die Dicke der Kupferschicht auf dem flachen Teil der Schaltung erheblich zu. Diese Zunahme ist sogar grosser als die Dicke der Kupferschicht in den Löchern, da die Löcher in "bezug auf die Lage der Anoden eine weniger günstige Lage einnehmen.
Die Zunahme der Dicke der Kupferschicht auf dem flachen Teil der Schaltung bedeutet nicht nur einen Verlust an diesem Metall sondern erfordert auch nachher eine erhebliohe Verlängerung des Aetζverfahrens, während die Genauigkeit dieses Verfahrens beeinträchtigt wird.
Es ist daher notwendig, die Konfiguration der Verdrah- · tung während der Metallisierung der Löcher absuachirraen.
Nach einem in der britischen Patentschrift Θ54.ΟΟ1 beschriebenen Verfahren wird auf der gedruckten Schaltung ein isolierender Ueberzug angebracht, der an den Stellen der in der Unterlage vorgesehenen Löcher durchbohrt wird. Darauf wird
dieser Ueberzug mit einer leitenden Schicht bedeckt, die während dor nachherigen Metallisierung der Lochwände als Elektrode die« nen boII. Sie Anbringung und die Entfernung dieses Ueberzuga und dieser leitenden Sohioht maohen das Verfahren kompliziert und 25. schwierig. Weiterhin hat der Ueberzug keine ausreichende H&ft-•igenechaften ua Durchdringung und VeraohIeohterung der gedruoktrn Verdrahtung au vermelden.
Dtr Erfindung liegt unter anderen die Aufgabe sugrtmde»
009885/1788 bad original
PHlT 2362
diese Nachteile zu beheben und ein einfaches, wirtschaftliches Verfahren su uchaffen, das zahlreiche Vorteile bietet.
Das Verfahren zur Herstellung flächenhafter Verdrahtungen mit metallisierten Löchern nach der Erfindung-, wobei nach dem Anbringen der Verdrahtung auf der Unterlage die Wände der Löcher metallisiert werden, ist dadurch gekennzeichnet, dass auf dem Träger mit der Verdrahtung eine elektrisch leitende Schicht angebracht wird, auf der eine elektrisch isolierende Haut angebracht wird, worauf die Löcher gestanzt und die Wände der Löcher metallisiert werden durch Elektrolyse, worauf die elektrisch isolierende Haut und die elektrisch leitende Schicht entfernt werden.
Wenn eine Abmachung in Form eines Ueberzugs aus einem anderen Metall als Kupfer erwünscht ist, kann man nach der Metallisierung und elektrolytischer Verstärkung der Löcher den auf den Leitungen angebrachten Lack entfernen, welche Leitungen dennoch mit der zeitlichen Schicht an den Rändern in Verbindung bleiben, worauf auf irgendeine Weise der Niederschlag elektrolytisch angebracht werden kann.
Die zeitliche, leitende Schicht kann aus einem leitenden Laok bestehen, der durch Tauchen oder Spritzen angebracht werden kann. Sie kann auch durch Reduktion eines Salzes aus einer Lösung desselben z.B. durch chemische Verkupferung vorgesehen werden. Auch durch Aufdampfung in Vakuua kann man diesen leitenden Niedersohlag erhalten.
Der die zeitliche, leitende Sohioht abschirmende Isolierfilm kann durch einen duroh Tauchen oder Spritzen angebrachten Lack gebildet werden. Der Film kann auch selbstklebend sein.
009885/1788
PHN 2362'
Um die Metallisierung des Isolierfilma zu verhüten, kann ein waBserabstossendes Mittel eingeführt oder eine dünne Schicht eines solchen MitteIe auf dem Film angebracht werden.
Zwei mögliche Ausführungen werden nachstehend beispielsweiae näher erläutert. BEISPIEL I.
1. Auf einer schichten artigen Platte bestehend aus Kupfer (35/u) - Hartpapier (1,5 nan) - Kupfer (35 aO wird durch eine Seiden» schirmtechnik auf beiden Seiten eine geeif-piete Tinte entsprechend der erwünschten Verdrahtung angebracht. Der beizubehaltende
Teil des Kupfers wird durch die Tinte maskiert.
2. Die zugänglichen Oberflächen dee Kupfers werden duroh Aetzung in einer Perridchloridlöaung entfernt.
3· Die Maskierungetinte wird durch ein Lösungsmittel entfernt«
4. Durch Aufdampfung im Vakuum werden die beiden Seiten der Plat-
te mit einer dünnen Aluminiumschicht überzogen.
5. Die Platte wird in einen durchsichtigen Glyoerolphtalatlaok getaucht, der nach Trocknung duroh thermische Behandlung erhärtet wird.
6. Nach der Erhärtung wird die Platte in eine Aluminiuaetearatlösung in Toluol mit einer Konzentration ron 3 s/h getaucht.
Die Sohicht wird darauf getrocknet.
7* An den erwUneohten Stellen werden Locher gebohrt. Sie· kann ohne Hilfemittel erfolgen, da die Lage de· Bohrers duroh die Erhöhung der geätzten Schaltung bestimmt wird.
8. Die Platte wird in eine Lösung nachfolgender Zusamaeneettung getauohti
009885/1788
PHN 2362
0,1 s PdCl2, 3 ml HCl (36 $),
weiter ergänzt bie au 1 Liter mit Wasser.
Sarauf wird die Platte in eine Löeung der nachfolgenden Zuaam~ mensetzung getauchti
5.1 g SnCl2,
3.2 ml HCl (36 JA),
weiter ergänzt bis zu 1 Liter mit Wasser.
Auf diese Weise werden Palladiumkeime insbesondere auoh auf den Wänden der Löcher angebracht.
9. Darauf wird die Platte in eine Lösung der nachfolgenden Zusammensetzung getauchtι
38 g Na-K-tartrat,
8.3 e NaOH
5»8 g CuSO4.5H2O
125 g Aethylendiamintetraessigsäure 34 ml Formaldehyd (40 $ Lösung), weiter ergänzt bis zu 1 Liter mit Wasser. Ein Kupferliberzug mit einer Dicke von einigen Zehnteln Mikron bildet sieh auf den Wänden der Löoher.
10. Auf elektrolytisohem Wege wird Kupfer auf den Wänden der Löoher angebracht, wobei die Sauer dee Vorganges und dlt Btromdioht# derart gewählt werden, daaa tint Dice der Kupferaohioht von ti B. 15 /U erhalten wird* Der Strom wird über einen elek irischen Kontakt der nahe dem Rande der Platte angebracht ist ungeführt, wobei dia Aluainiumeohioht eine futt elektrische Verbindung »wischen dem Kontakt und dem Kupfer in den Löchern
009Ö8S/1788
PHN 2362
herstellt.
11r Der Glyoerolphtalatlack wird durch Tauchen der Platte in Trichlorethylen entfernt.
12. Die dünne Aluminiumschicht wird sohlies8llch in einer Natriumlösung entfernt.
BEISPIEL II
1, Auf einerachiohtenartigen Platte aus Kupfer (35 /u) - Epoxyharz rait Glaafaaerbewehrung 0i5 nm) wird durch Tauchen ein lich-tempfindlicher Lack angebracht, der darauf getrocknet wird.
2, Die Platte wird mit der Kupferoeite mit einem der erwünachten Verdrahtung entsprechenden photographischen Negativ in Berührung gebracht, und durch dieees Negativ hin belichtet.
3, Der lichtempfindliche Lack wird entwickelt, so dase eine p.olymerisierte Lack3chicht nur an den Stellen zurückbleibt, wo das Kupfer beibehalten werden soll.
4. Die zugänglichen Kupferoberflächen werden durch Aetzung in
einer Perrichloridlöaung entfernt.
5. Der polymerisierte Lack wird durch Bürsten naoh Tauchen in ein «iuellaittel entfernt,
6. Die Platte wird in eine Seneitißierlöeung und dann in ein 20. chemisches Verkupferbad naoh Beispiel Ιιθ und 9 getaucht.
7. Die Platte wird in einen Silikonlack getaucht, der darauf getrocknet wird.
Θ* Die Löcher werden an Gebracht und, die Löcher metallisiert naoh Beispiel Ii6f 7, 8, 9, 10. Der Strom wird den Löchern duroh die dünne Kupfersohicht zugeführt, welche die ganze Schaltung b·-
9t Dar Silikonlaolc wird von der Vesdrahtungaeeite duroh
0 0 9885/1788
PHN 2J62
10. Durch eiru;n leichten Angriff mit einer Perrichloridlösung wird die durch cheniache Ablagerung erhaltene Kupferschicht von der zugänglichen Oberfläche entfernt.
Die Dauer des Vorgangs wird derart gewählt, dass eine Kupferdickt; von etwa 1 /u entfernt wird. Die Dicke der Verdrahtung
der K'tpi'erscliicht in den Löchern wird somit nicht merkbar verringert.
11. Auf elektrolyt!sehen Wege wird etwa 5 /U Nickel angebracht. Dc-r GtroE wird den Löchern und der ganzen Verdrahtung durch einen elektrischen Kontakt nahe einem Hände der Flutte über die dünne Knpfe.rschieht der der Verdrahtung gegenüber liegenden Oberfläche zugeführt. Diese Schicht ist nicht vernickelt, da sie durch den Silikonlack abgeschirmt ist.
12. Der Lack wird von der Kupferschicht durch quellen in einem geeigneten quellmittel und durch Bürsten entfernt.
15. Die im Vorgang 6 angebrachte Kupferechicht wird entfernt ohne dass das Kickel angegriffen wird, durch Tauchen der Platte in tin Gemisch aus Chromsäure und SohwefelüUure.
00 9885/1788 . bad original

Claims (1)

  1. PIIH 2362 I.CIIE 1 6 6 5 2 7 C
    1. Vorfahren zur Herstellung flächenhafter Verdrahtungen mit metallisierten Löchern, wobei nach dem Anbringen der Verdrahtung auf der Unterlage die Wände der Löcher metallisiert werden, dadurch gekennzeichnet, dass auf dem Trager mit der Verdrahtung eine elektrisch leitende Schicht angebracht wird, auf der eim; elektrisch isolierende Haut angebracht wird, worauf die Löcher gestanzt und die Wände der Löcher metallisiert werden durch I-'loktrolyse, vorauf die elektrisch isolierende Haut und die elektrisch leitende Schicht entfernt werden.
    2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dfiss ein elektrisch isolierender Film mit wacseratstossenden Eigenschaften angebracht wird.
    5. Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass
    auf dem elektrisch isolierenden Fi'ί ί ι ,,-. -<-, 3f'il)£?tossender Film angebracht wird.
    ■\. Flachenhafto Verdrahtung mit Löchern mit netallieier-
    ten V/linden, die durch ein Verfahren nach Ansprüchen 1 bis 3 erhalten ist.
    BAD OFU«!M«W 009885/1788
DE19681665276 1967-01-20 1968-01-16 Verfahren zur Herstellung flaechenhafter Verdrahtungen mit metallisierten Loechern Pending DE1665276A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR91975A FR1534709A (fr) 1967-01-20 1967-01-20 Procédé de fabrication de circuits imprimés à trous métallisés
FR91976A FR1515251A (fr) 1967-01-20 1967-01-20 Méthode de fabrication de circuits imprimés à trous métallisés

Publications (1)

Publication Number Publication Date
DE1665276A1 true DE1665276A1 (de) 1971-01-28

Family

ID=26174562

Family Applications (2)

Application Number Title Priority Date Filing Date
DE19681665276 Pending DE1665276A1 (de) 1967-01-20 1968-01-16 Verfahren zur Herstellung flaechenhafter Verdrahtungen mit metallisierten Loechern
DE19681665277 Pending DE1665277A1 (de) 1967-01-20 1968-01-18 Verfahren zur Herstellung flaechenhafter Verdrahtungen mit metallisierten Loechern

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE19681665277 Pending DE1665277A1 (de) 1967-01-20 1968-01-18 Verfahren zur Herstellung flaechenhafter Verdrahtungen mit metallisierten Loechern

Country Status (8)

Country Link
AT (1) AT281169B (de)
BE (2) BE709579A (de)
CH (2) CH471524A (de)
DE (2) DE1665276A1 (de)
ES (2) ES349469A1 (de)
FR (1) FR1534709A (de)
GB (2) GB1209963A (de)
NL (2) NL6800576A (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4085285A (en) * 1973-11-29 1978-04-18 U.S. Philips Corporation Method of manufacturing printed circuit boards
JPS5932915B2 (ja) * 1981-07-25 1984-08-11 「弐」夫 甲斐 スル−ホ−ルを有する配線基板製造方法
GB2118369B (en) * 1982-04-06 1986-05-21 Kanto Kasei Company Limited Making printed circuit boards
GB2141879B (en) * 1983-06-01 1988-03-09 Ferranti Plc Manufacture of printed circuit boards
US4619887A (en) * 1985-09-13 1986-10-28 Texas Instruments Incorporated Method of plating an interconnect metal onto a metal in VLSI devices
DE102005032019A1 (de) * 2005-07-01 2007-01-04 Siemens Ag Verfahren zum Abscheiden eines Materials in ein Loch in einem elektrisch leitenden Werkstück
CN110201864B (zh) * 2019-06-20 2022-05-20 四川轻化工大学 一种含铜抗菌自清洁涂层、制备方法及其应用

Also Published As

Publication number Publication date
FR1534709A (fr) 1968-08-02
DE1665277A1 (de) 1971-03-11
GB1209963A (en) 1970-10-28
BE709580A (de) 1968-07-18
AT281169B (de) 1970-05-11
CH471523A (de) 1969-05-30
GB1207444A (en) 1970-09-30
NL6800576A (de) 1968-07-22
CH471524A (de) 1969-04-15
BE709579A (de) 1968-07-18
ES349469A1 (es) 1969-04-01
NL6800575A (de) 1968-07-22
ES349471A1 (es) 1969-05-01

Similar Documents

Publication Publication Date Title
DE4447897B4 (de) Verfahren zur Herstellung von Leiterplatten
US2699424A (en) Electroplating process for producing printed circuits
DE69728812T2 (de) Verfahren zur Erhöhung der Lötbarkeit einer Oberfläche
DE2728465C2 (de) Gedruckte Schaltung
DE2810523C2 (de) Verfahren zur Herstellung eines Basismaterials für gedruckte Schaltkreise
DE2817950A1 (de) Elektrischer schalter
DE2847356A1 (de) Substrat fuer eine gedruckte schaltung mit widerstandselementen
DE3421989A1 (de) Verfahren zum metallisieren von keramischen oberflaechen
DE2105845B2 (de) Verfahren zur vorbehandlung von polymerisierten kunstharztraegern
DE2712992A1 (de) Verfahren zum aufbringen von metall auf einer dielektrischen oberflaeche
DE2541868A1 (de) Verfahren zur abscheidung von metall auf der oberflaeche eines nichtleitenden substrats
DE2809842A1 (de) Verfahren zur abscheidung von metall auf einer oberflaeche
EP0153683B1 (de) Verfahren zur Herstellung von Leiterplatten
DE1665276A1 (de) Verfahren zur Herstellung flaechenhafter Verdrahtungen mit metallisierten Loechern
DE2847821C2 (de) Substrat für eine gedruckte Schaltung mit einer Widerstandsbeschichtung und Verfahren zu dessen Herstellung
DE2059987A1 (de) Verfahren zur Herstellung eines filmartigen Leitungsmusters aus Metall
DE1764758A1 (de) Verfahren zum Bilden von Anschlussleitungen an einen Koerper aus Halbleitermaterial
DE2747955A1 (de) Verfahren zum elektrolytischen beschichten von metallischen gegenstaenden mit einer palladium-nickel- legierung
DE2251829A1 (de) Verfahren zur herstellung metallisierter platten
DE2410008A1 (de) Verfahren zur herstellung von widerstands-netzwerken
DE2135384C3 (de) Verfahren zur Herstellung von gedruckten Schaltungsplatten und nach diesem Verfahren hergestelltes Erzeugnis
DE1796024C3 (de) Verfahren zur Vorbehandlung von Kunststoffen und keramischen Unterlagematerialien
EP0166327B1 (de) Verfahren zur Herstellung von Leiterplatten
DE3048665C2 (de)
DE2530614A1 (de) Verfahren zum metallisieren von kunststoffen, insbesondere zur herstellung von gedruckten leiterplatten