DE1639373C2 - Transistor und Verfahren zu seiner Herstellung - Google Patents

Transistor und Verfahren zu seiner Herstellung

Info

Publication number
DE1639373C2
DE1639373C2 DE1639373A DER0047834A DE1639373C2 DE 1639373 C2 DE1639373 C2 DE 1639373C2 DE 1639373 A DE1639373 A DE 1639373A DE R0047834 A DER0047834 A DE R0047834A DE 1639373 C2 DE1639373 C2 DE 1639373C2
Authority
DE
Germany
Prior art keywords
zone
emitter
base
conductivity type
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE1639373A
Other languages
English (en)
Other versions
DE1639373B1 (de
Inventor
Fred South Plainfield N.J. Cohen (V.St.A.)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
RCA Corp
Original Assignee
RCA Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by RCA Corp filed Critical RCA Corp
Publication of DE1639373B1 publication Critical patent/DE1639373B1/de
Application granted granted Critical
Publication of DE1639373C2 publication Critical patent/DE1639373C2/de
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/133Emitter regions of BJTs
    • H10D62/135Non-interconnected multi-emitter structures
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00Bipolar junction transistors [BJT]
    • H10D10/01Manufacture or treatment
    • H10D10/051Manufacture or treatment of vertical BJTs
    • H10D10/056Manufacture or treatment of vertical BJTs of vertical BJTs having the main current going through the whole substrate, e.g. power BJTs
    • H10D10/058Manufacture or treatment of vertical BJTs of vertical BJTs having the main current going through the whole substrate, e.g. power BJTs having multi-emitter structures, e.g. interdigitated, multi-cellular or distributed emitters
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00Subject matter not provided for in other groups of this subclass

Landscapes

  • Bipolar Transistors (AREA)
  • Thyristors (AREA)
  • Weting (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

55
Die Erfindung bezieht sich auf einen Transistor nach dem Oberbegriff des Anspruchs 1. Ferner bezieht sich die Erfindung auf ein Verfahren zum Herstellen eines solchen Transistors.
Mehrfach diffundierte Leistungstransistoren dieser <>o Art, die für den Hochleistungsbetrieb bei verhältnismäßig hohen Frequenzen gedacht sind, werden in ihren betrieblichen Eigenschaften durch den sogenannten zweiten Durchbruch beeinträchtigt, einen Zustand, bei dem der Emiiierstrom den Transistor örtlich überhitzt, h'> was häufig zu einer Zerstörung des Transistors führt. Der Sekundärdurchbruch ist gekennzeichnet durch eine abrupten Abfall der Kollektor-Emitter-Spannung V« und einen gleichzeitigen Anstieg des Kollektorstroms I0-Bei in der Durchlaßrichtung vorgespanntem Emitter fokussiert das elektrische Querfeld im Basisgebiet den Stromfluß vom Emitter zum Kollektor auf einen schmalen Bereich unter dem Emitterrand Wenn der Strom 4as Raumladungsgebiet am Basis-Koilektorübergang durchfließt, wird durch das Produkt aus Strom und Spannung (Leistung) ein erheblicher Betrag an Wärme erzeugt Bei auf einen kleinen Bereich gebündeltem Stromfluß erfolgt eine Lokalisierung der Wärmewirkung, so daß sich Heißflecke an der Grenzfläche zwischen Emitter und Basis ausbilden. Der Widerstand dieser Heißflecke nimmt mit zunehmender Temperatur ab, so daß ein zunehmend größerer Anteil an Emitterstrom durch die Heißflecke fließt und deren Temperatur dadurch progressiv ansteigt, bis der Transistor zerstört wird. Während des Betriebs mit in Sperrichtung gespanntem Emitter wird die Richtung des Basisquerfeldes durch die Polaritätsänderung umgekehrt, so daß der Emitterstrom auf ein enges Gebiet um die Mitte des Emitters fokussiert wird. Dabei ergeben sich die gleichen Phänomene der Stromzusammendrängung und Heißfleckbildung, und zwar machmal bereits bei niedrigeren Leistungspegeln, als während des Durchlaßspannungsbetriebs. Wenn der zweite Durchbruch eintritt, fällt der Ausgangswiderstand des Transistors nahezu augenblicklich von einem großen Wert auf einen kleinen Grenzwert ab, und der Basisstrom steuert den Kollektorstrom nicht mehr in normaler Weise. Der zweite Duchbruch ist durch Unvollkommenheiten im Bau des Transistors bedingt
Zur Vermeidung des zweiten Durchbruchs mußten bisher relativ niedrige Grenzwerte der zulässigen Verlustleistung eingehalten werden (»IRE Transactions on Electron Devices«, 1962, Seiten 129 bis 136).
Aus der DE-AS 11 44403 ist es bekannt, bei einem Leistungstransistor vom Legierungstyp, bei dem in die beiden gegenüberliegenden Oberflächen einer zuvor mit einer niederohmigen Oberfächenschicht versehenen, als Basiszone dienenden Halbleiterscheibe die Emitter- bzw. die Kollektorelektrode einlegiert ist und bei dem Rillen rund um die Emitter- und die Kollektorelektrode in die Halbleiterscheibe eingeätzt sind, die die niederohmige Oberfächenschicht durchdringen. Der Emitter-Basis-Widerstand des Transistors hängt hierbei wesentlich von der Tiefe der Rillen ab.
Auch aus der US-PS 29 11 706 war es bekannt, bei einem Legierungstransistor den Umfang der den Emitter bildenden Legierungszone unterhalb der zugehörigen Elektrode mit einer Rille zu umgeben, die die elektrischen Eigenschaften des Transistors einschließlich der Durchbruchsspannung (womit üblicherweise der sogenannte erste Durchbruch gemeint ist) verbessern soll. Die Rille hat den Zweck, kristallfehlerhafte Bereiche am Rand der Legierungsschicht zu entfernen.
Der Erfindung liegt die Aufgabe zugrunde, einen Transistor mit diffundierter Emitterzone zu schaffen, der eine höhere Widerstandsfähigkeit gegen den zweiten Durchbruch hat als bekannte Transistoren dieses Typs, also mit höherer Verlustleistung arbeiten kann.
Die Erfindung löst diese Aufgabe durch den im Anspruch 1 gekennzeichneten Transistor bzw. durch das im Ansprach 4 gekennzeichnete Verfahren.
Ein bevorzugtes Ausführungsbeispiel der Erfindung wird anhand der Zeichnung erläutert Fig. la bis Ig zeigen im Querschnitt einen Transistor während
aufeinanderfolgender Verfahrensschritte zu seiner Herstellung.
Ein Körper 10 aus kristallinem Halbleitermaterial (F i g. la) mit mindestens einer Hauptoberfläche 11 wird zubereitet Die genaue Größe und Form sowie der Leitungstyp und die Zusammensetzung des Halbleiterkörpers 10 sind nicht kritisch. Der Halbleiterkörper 10 kann z.B. entweder p-leitend oder n-ieitend sowie entweder monokristallin oder polykristallin sein und aus Elementhalbleitern wie Germanium oder Silicium, Legierungshalbleitern wie Silidum-Germanium-Legierungen oder Halbleiterverbindungen wie den Nitriden oder Antimonkien des Bors, Aluminiums, Indiums oder Galliums bestehen. Zweckmäßigerweise ist der Körper 10 ein rundes Scheibchen eines Halbleiterrohblocks aus z. B. monokristallinera Silicium mit einem Durchmesser von ungefähr 25,4 mm und einer Dicke von ungefähr 0,15 bis 0,23 mm.
Im Körper 10 unmittelbar an der Fläche U wird eine Zone 12 eines gegebenen Leitungstyps gebildet Im vorliegenden Fall ist die Zone 12 p-leitend. Zweckmäßigerweise, ist die Zone 12 ungefähr 0,03 bis 0,04 mm dick und hat einen spezifischen Widerstand von ungefähr 15 bis 30 Ohmzentimeter. Unmittelbar angrenzend an die Zone 12 befindet sich eine Zone 13 des anderen Leitungstyps, im vorliegenden Fall des n-Leitungstyps. Zweckmäßigerweise ist die Zone 13 ungefähr 0,06 bis 0,07 mm dick und hat einen spezifischen Widerstand von ungefähr 3 bis 15 Ohmzentimeter. Der restliche Teil des Körpers 10 wird durch eine Zone 14 gebildet, die den gleichen Leitungstyp hat wie die Zone 13 (im vorliegenden FaH den n-Leitungstyp), jedoch stärker dotiert ist und folglich einen niedrigen spezifischen Widerstand hat Im vorliegenden Fall ist die Zone 14 ungefähr 0,1 mm dick und hat einen spezifischen Widerstand von ungefähr 0,015 bis 6,005 Ohmzentimeter. Wie üblich werden im folgenden stark dotierte η-Zonen mit niedrigem spezifischem Widerstand als η+-Zonen und stark dotierte p-Zonen mit niedrigem spezifischem Widerstand als ρ+-Zonen bezeichnet Die Herstellung eines Halbleiterscheibchens mit solchen Zonen unterschiedlichen Leitungstyps und spezifischen Widerstands erfolgt in einfacher Weise mittels üblicher Diffusionsverfahren oder durch epitaktisches Aufwachsenlassen von Schichten auf einen Halbleiterkörper. An der Grenzfläche zwischen der p-leitenden Zone 12 und der n-leitenden Zone 13 besteht ein pn-übergang 15. Die Grenzfläche 16 zwischen der η-leitenden Zone 13 und der η+-leitenden Zone 14 kann als nn+-Übergang bezeichnet werden.
Es wird jetzt (Fig. Ib) eine Zone 17 niedrigen spezifischen Widerstands im Körper 10 unmittelbar an der Fläche U gebildet Die Zone 17 hat den gleichen Leitungstyp wie die Zone 12, im vorliegenden Fall den p-Typ. Jedoch ist der spezifische Flächenwiderstand der Zone 17 niedrig, und zwar ungefähr 15 bis 20 Ohm pro Quadrat an der Fläche 11, so daß die Zone 17 als ρ+-Zone bezeichnet werden kann. Die Zone 17 kann mittels üblicher Diffusionsverfahren hergestellt werden und ist dünner als die Zone 12. Im vorliegenden Fall ist die Zone 17 ungefähr 0,018 bis 0,023 mm dick. Die Grenzfläche 18 zwischen der p-leitenden Zone 12 und der p+-leitenden Zone 17 bildet einen pp+-Übergang. Es wird nunmehr auf die Fläche 11 ein Belag 19 aus inertem Maskiermaterial aufgebracht. Der Belag 19 kann z. B. aus Siliciumoxyd, Siliciumnitrid, Magnesiumoxyd, Magnesiumfluorid oder dergl. bestehen. Im vorliegenden Fall besteht der Belag 19 aus Siliciumoxyd. Wenn der Halbleiterkörper 10 wie im vorliegenden Fall aus Silicium besteht, wird ein Silidumoxydbelag zweckmäßigerweise dadurch gebildet daß man den
s Körper 10 in einer oxydierenden Atmosphäre, wie Luft oder Wasserdampf, erhitzt Wenn der Halbleiterkörper 10 aus anderen Stoffen besteht, kann das Aufbringen eines Siliciumoxydbelages durch Erhitzen des Körpers in Dämpfen einer Siloxanverbindung erfolgen.
to Mittels üblicher photolithographischer Verfahren wird in dem maskierenden Belag 19 ein erster Satz von Fenstern 20 (Fig. Ic) gebildet Durch die Fenster 20 werden bestimmte Teile der Fläche 11 freigelegt Die genaue Größe, Form und Anzahl der Fenster 20 ist nicht kritisch und richtet sich nach der Größe, Form und Anzahl der gewünschten diskreten Emittergebiete. Im vorliegenden Fall werden neun Fenster 20 in einer 3 χ 3-Anordnung gebildet, wobei jedes Fenster 20 ein Quadrat von ungefähr 0,05 mm Kantenlänge ist Anschließend wird ein Dotierungsstoff, der im Körper 10 den der Zone 17 entgegengesetzten Leitungstyp erzeugt in die frei liegenden Teile der Fläche 11 eindiffundiert, so daß in der Zone 17 eine Anzahl von diskreten Emitterzonen 21 gebildet wird. Der D'iffusionsvorgang erfolgt unter solchen Temperatur- und Quellenkonzentrationsbedingungen, daß die Zonen 21 einen niedrigen spezifischen Widerstand erhalten und folglich im vorliegenden Fall als η+-Zonen zu bezeichnen sind. An der Grenzfläche zwischen den einzelnen Emitterzonen 21 und der Zone 17 entsteht dabei jeweils eine gleichrichtende Sperrschicht oder ein pn-Übergang 22. Die Dicke der Emitterzonen 21 ist kleiner als die der Zone 17. Im vorliegenden Fall sind die Emitterzonen 21 zweckmäßigerweise ungefähr 0,015 bis 0,018 mm dick. Die Dicke der verschiedenen Zonen ist in der Zeichnung nicht maßstabgerecht sondern um der größeren Deutlichkeit willen übertrieben dargestellt
Mit Hilfe üblicher photolithographischer Maskier- und Ätzverfahren wird jetzt in dem Belag 19 ein zweiter Satz von Fenstern 23 (Fig.Id) gebildet Die genaue Größe, Form und Anzahl der Fenster 23 ist nicht kritisch. Zweckmäßigerweise ordnet man die Fenster 23 in einer regelmäßigen, beispielsweise gitterförmigen Gruppierung zwischen den ersten Fenstern 20 an, so daß sich die durch die Fenster 23 freigelegten Teile der Fläche 11 sämtlich außerhalb der Emitterzonen 21 befinden.
Der Halbleiterkörper 10 wird jetzt in ein stromloses Metallplattierungsbad (nicht gezeigt) eingetaucht so daß auf lediglich denjenigen Teilen der Fläche 11, die durch die ersten Fenster 20 und die zweiten Fenster 23 freigelegt sind, eine dünne Schicht 24 aus einem Metall, wie Nickel oder Kobalt gebildet wird Die in den ersten Fenstern 20 gebildeten Metallschichten 24 befinden sich vollständig innerhalb der diffundierten Emitterzonen 21 in Kontakt mit diesen, während die in den zweiten Fenstern 23 gebildeten Metallschichten sich vollständig außerhalb der Emitterzonen 21 befinden und die Basiszone 17 direkt kontaktieren. Die der Fläche 11
Wi entgegengesetzte andere Hauptfläche des Körpers 10 wird gleichzeitig mit einer weiteren Metallschicht 24 beschichtet
Der Halbleiterkörper 10 wird jetzt (Fig. Ie) in eine Metallschmelze eingetaucht die beispielsweise aus Blei,
i>> Zinn, P.lei-Zinn-Legierungen und dergi. bestehen kann. Das geschmolzene Metall haftet lediglich an den Metallschichten 24, nicht dagegen am isolierenden Belag 19. Nach dem Herausnehmen des Körpers 10 aus
der Schmelze verfestigt sich das anhaftende Metall und bildet eine Metallschicht 25 auf der der Fläche U entgegengesetzten Hauptoberfläche des Körpers 10 sowie eine Anzahl von verhältnismäßig dicken Metallelektroden auf der Fläche 11 über den Metallschichten 24. Diese Elektroden bilden zwei Elektrodensätze, der eine innerhalb und der andere außerhalb der Emitterzonen. Der vollständig innerhalb des Satzes von diffundierten Emitterzonen 21 befindliche Satz von Metallelektroden dient als Emitterelektrode 26. Der andere, vollständig außerhalb der diffundierten Emittergebiete 21 befindliche Satz von Metallelektroden bildet die Basiselektrode 27. Auch anderweitige Elektrodenformen wie eine Einzelkamm- und eine Doppelkammform können verwendet werden, und sämtliche Basiselektroden 27 auf der Fläche 11 können zu einer einzigen Basiselektrode verbunden werden.
Der Halbleiterkörper 10 wird jetzt angerissen und in eine Anzahl von Stückchen zerteilt, so daß jedes einzelne Stückchen 10' (Fig.If) einen Satz von Emitterelektroden 26 und einen Satz von Basiselektroden 27 enthält Mit Hilfe üblicher Maskier- und Ätzverfahren werden jetzt diejenigen Teile des Belages 19, die zwischen den Elektroden 26 und 27 stehengeblieben sind, entfernt so daß die einzelnen Stückchen 10' die in F i g. 1 f gezeigte Form erhalten.
Jedes Stückchen 10' (F i g. Ig) wird jetzt in ein Ätzbad eingetaucht das in der Lage ist, den jeweils verwendeten Halbleiterkörper 12 zu ätzen und damit durch die frei liegende Oberfläche der Zone 17 einzuätzen, während das Ätzmittel die verbliebenen Teile des inerten Maskierbelages 19 sowie die Elektroden 26 und 27 nicht durchätzen kann. Im vorliegenden Fall besteht ein geeignetes Ätzbad aus einer wäßrigen Lösung von 90 Volumenteilen Salpetersäure und 10 Volumenteilen Fluorwasserstoffsäure. Auf diese Weise wird durch Wegätzen der Oberfläche U der Zone 17 um den Umfang der einzelnen Elektroden 26 und 27 herum ein durchlaufendes Gitterwerk von Rillen 28 gebildet Erfindungsgemäß wird der Ätzvorgang so kontrolliert daß die Tiefe der Rillen 28 ungefähr 50 bis 95% der Tiefe der Emitterzonen 21 beträgt Da die einzelnen Elektroden 26 jeweils den größten Teil der Oberfläche einer diskreten Emitterzone 21 bedecken, wirkt sich dieser Ätzvorgang so aus, daß eine durchlaufende Rille oder ein durchlaufender Graben 28 um den Umfang jeder der diskreten Emitterzonen 21 sowie um die unter den Basiselektroden 27 liegenden Basiszonen gebildet wird.
Eine direkte Messung der Tiefe der Rillen 28 wäre unzweckmäßig bzw. unbequem und läßt sich dadurch vermeiden, daß man die Sperrdurchbruchsspannung zwischen einer Emitterelektrode 26 und einer benachbarten Basiselektrode 27 überwacht Beispiesweise beträgt bei dem Baueelement gemäß vorliegender Ausführungsform die Sperrdurchbruchsspannung zwischen einer Emitterelektrode 26 und einerbenachbarten Basiselektrode 27 vor dem Ätzschritt ungefähr 8 bis 12 Volt In dem MaBe, wie der Ätzvorgang fortschreitet und die Rillen 28 um die einzelnen Emitterelektroden w tiefer werden, steigt diese Sperrdurchbruchsspannung an. Zweckmäßigerweise wird bei dieser Ausführungsform der Ätzvorgang beendet, wenn die Sperrdurchbruchsspannung einen Wert von ungefähr 20 bis 70 Volt erreicht Die damit erhaltenen speziellen Werte der Sperrdurchbruchsspannung sind bei Verwendung unterschiedlicher Halbleitermaterialien und Ladungsträgerkonzentrationen verschieden. Zweckmäßigerweise beendet man das Ätzen der Rillen, wenn die Basis-Emitter-Durchbruchsspannung infolge des Eingrabens der Rillen (28) um die einzelnen Emitterzonen um ungefähr 50 bis 600% des ursprünglichen Wertes vor dem Einätzen der Rillen angestiegen ist
Zur Vervollständigung des Bauelementes wird an sämtlichen Emitterelektroden 26 des Stückchens 10' ein gemeinsamer elektrischer Anschluß (nicht gezeigt) angebracht Ein weiterer elektrischer Anschluß (nicht gezeigt) wird an den Basiselektroden 27 auf dem Stückchen 10' angebracht Die restlichen Verfahrensschritte der Montage der einzelnen Stückchen 10' mit nach unten gewandter Kollektorelektrode (Metallschicht 25) auf einem metallischen Systemträger sowie des Abkapseins der Anordnung erfolgen in üblicher Weise.
Ein Merkmal der Erfindung besteht darin, daß die elektrischen Eigenschaften des Bauelements durch Verändern der Tiefe der Rillen 28 beeinflußt bzw. eingestellt werden können. Diese Rillentiefe kann auf bequeme Weise dadurch festgelegt werden, daß man den Ätzvorgang dann beendet wenn die Sperrdurchbruchsspannung zwischen einer Emitterelektrode und einer benachbarten Basiselektrode einen vorbestimmten Wert erreicht hat
Es wurde überraschenderweise gefunden, daß durch Anbringen einer Rille oder eines Grabens um jede der diffundierten Emitterzonen die Leistung, die der Transistor ohne Sekundärdurchbruch verarbeiten kann, um ungefähr 100 bis 250% ansteigt Wenn beispielsweise ein herkömmlicher Transistor mit diffundiertem Emitter etwa von der im vorstehenden Beispiel beschriebenen Art eine Sperrvorspannung zwischen Kollektor und Emitter von 150 Volt erhält und ein Strom von 0,3 Ampere in der Durchlaßrichtung vom Emitter zum Kollektor in Form eines einzigen Impulses von einer Sekunde fließt, tritt der Sekundärdurchbruch auf. Im Gegensatz dazu konnte ein vergleichbarer Transistor gemäß dem vorliegenden Ausführungsbeispiel der Erfindung mit einer Rille um jede diffundierte Emitterzone (mit einer Rillentiefe von ungefähr 50 bis 95% der Tiefe des Emittergebietes) bei einer Sperrspannung von 150 Volt zwischen Kollektor und Emitter einen Strom von 0,6 bis 1,0 Ampere in dei Durchlaßrichtung vom Emitter zum Kollektor in einem einzigen Impuls von einer Sekunde verarbeiten, ohne daß der Sekundärdurchbruch auftrat Der genaue Wirkungsmechanismus aufgrund dessen Rillen um die diffundierten Emitterzonen die Widerstandsfähigkeil gegen den Sekundärdurchbruch erhöhen, ist noch nichi völlig klar. Man nimmt an, daß die Rillen bei einen Transistor mit mehreren getrennten Emitterzonen eine gewisse thermische Isolation zwischen des getrennt« Emitterzonen herstellen, so daß dadurch der Wider Stand des Bauelements gegen thermischen Durchbrucl verbessert wird.
Hierzu 2 Blatt Zeichnungen

Claims (5)

Patentansprüche:
1. Transistor mit erhöhter Widerstandsfähigkeit gegen Sekundärdurchbruch, bei dem in einer Basiszone gegebenen Leitungstyps unmittelbar an der einen Hauptoberfläche eines Halbleiterkörpers eine Emitterzone des entgegengesetzten Leitungstyps eindiffundiert ist, dadurch gekennzeichnet, daß der Umfang der diffundierten Emitterzone (21) von einer durchlaufenden Rille (28) umgeben ist, deren Tiefe 50 bis 95% der Tiefe der Emitterzone in der Basiszone beträgt, daß die Basiszone eine hochlehende (p+)> unmittelbar an die eine Hauptoberfläche (11) angrenzende Halbleiterschicht (17) enthält, deren Tiefe größer ist als die der Emitterzone (21), und daß die durchlaufende Rille (28) zwischen der Emitterzone (21) und eiper Basiselektrode (27) verläuft, mit der diese Basiszone (17) kontaktiert ist
2. Transistor nach Anspruch 1, dadurch gekennzeichnet, daß in der Basiszone (17) mehrere getrennte Emitterzonen (21) vorgesehen sind, von denen jede von einer durchlaufenden Rille (28) umgebenist
3. Transistor nach Anspruch 2, dadurch gekennzeichnet, daß die Basiszone (17) mit mehreren Elektroden (27) kpntaktiert ist und die durchlaufende Rille (28) die verschiedenen Elektroden voneinander sowie von den verschiedenen Emitterzonen (21) trennt
4. Verfahren zum Herstellen eines Transistors nach Anspruch 1, bei dem ein kristalliner Halbleiterkörper eines gegebenen ersten Leitungstyps mit mindestens einer Hauptoberfläche mit einer Basiszone des entgegengesetzten zweiten Leitungstyps unmittelbar an dieser Hauptoberfläche sowie mit einer diffundierten Emitterzone des gegebenen ersten Leitungstyps unmittelbar an dieser Hauptoberfläche versehen wird, dadurch gekennzeichnet, *o daß während des Ätzens der Rille (28) die Sperrdurchbruchsspannung zwischen der Basiszone (17) und der Emitterzone (21) gemessen wird und der Ätzvorgang dann unterbrochen wird, wenn die Sperrdurchbruchsspannung auf einen vorbestimmten Wert angestiegen ist
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß der Ätzvorgang so lange fortgesetzt wird, bis die Sperrdurchbruchsspannung ihren ursprünglichen Wert um ungefähr 50 bis 600% so übersteigt
DE1639373A 1967-01-20 1968-01-19 Transistor und Verfahren zu seiner Herstellung Expired DE1639373C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US61067067A 1967-01-20 1967-01-20

Publications (2)

Publication Number Publication Date
DE1639373B1 DE1639373B1 (de) 1971-10-21
DE1639373C2 true DE1639373C2 (de) 1978-11-09

Family

ID=24445964

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1639373A Expired DE1639373C2 (de) 1967-01-20 1968-01-19 Transistor und Verfahren zu seiner Herstellung

Country Status (5)

Country Link
US (1) US3448354A (de)
JP (1) JPS4921474B1 (de)
DE (1) DE1639373C2 (de)
FR (1) FR1551611A (de)
GB (1) GB1145120A (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3893228A (en) * 1972-10-02 1975-07-08 Motorola Inc Silicon pressure sensor
US4949150A (en) * 1986-04-17 1990-08-14 Exar Corporation Programmable bonding pad with sandwiched silicon oxide and silicon nitride layers
US8092734B2 (en) * 2004-05-13 2012-01-10 Aptina Imaging Corporation Covers for microelectronic imagers and methods for wafer-level packaging of microelectronics imagers
US9190549B2 (en) 2012-02-28 2015-11-17 International Business Machines Corporation Solar cell made using a barrier layer between p-type and intrinsic layers

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL91651C (de) * 1953-12-09
US2831787A (en) * 1954-07-27 1958-04-22 Emeis
US3088888A (en) * 1959-03-31 1963-05-07 Ibm Methods of etching a semiconductor device
NL301034A (de) * 1962-11-27
US3381182A (en) * 1964-10-19 1968-04-30 Philco Ford Corp Microcircuits having buried conductive layers
FR1483998A (de) * 1965-05-14 1967-09-13
US3341743A (en) * 1965-10-21 1967-09-12 Texas Instruments Inc Integrated circuitry having discrete regions of semiconductor material isolated by an insulating material

Also Published As

Publication number Publication date
DE1639373B1 (de) 1971-10-21
FR1551611A (de) 1968-12-27
US3448354A (en) 1969-06-03
GB1145120A (en) 1969-03-12
JPS4921474B1 (de) 1974-06-01

Similar Documents

Publication Publication Date Title
DE3141967C2 (de)
DE1614283C3 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE2640525C2 (de) Verfahren zur Herstellung einer MIS-Halbleiterschaltungsanordnung
DE102009034953B4 (de) Halbleitervorrichtung und Verfahren zu deren Fertigung
DE3229250C2 (de)
DE2904769C2 (de) V-Nut-MOS-Feldeffekttransistor
DE1197548C2 (de) Verfahren zum herstellen von silizium-halbleiterbauelementen mit mehreren pn-uebergaengen
DE2611363C2 (de) Diffusionsverfahren für eine Halbleiteranordnung
DE112019003790T5 (de) Superjunction-siliziumkarbid-halbleitervorrichtung und verfahren zum herstellen einer superjunction-siliziumkarbid-halbleitervorrichtung
DE977615C (de) Verfahren zur Herstellung eines fuer Signaluebertragungsvorrichtungen bestimmten Halbleiterelements
DE69518787T2 (de) Statischer Induktionsthyristor und dessen Herstellungsverfahren
DE102017209017A1 (de) Siliciumcarbid-Halbleitervorrichtung und Verfahren zum Herstellen einer Siliciumcarbid-Halbleitervorrichtung
DE2610828C2 (de) Thyristor mit passivierter Oberfläche
DE19824514A1 (de) Diode und Verfahren zu ihrer Herstellung
DE2523307C2 (de) Halbleiterbauelement
DE69420944T2 (de) Halbleitervorrichtung und herstellungsverfahren
DE10129289B4 (de) Halbleitervorrichtung mit einer Diode für eine Eingangsschutzschaltung einer MOS-Vorrichtung und Verfahren zu deren Herstellung
DE112016002613T5 (de) Leistungs-Halbleiterbauelement
DE3242736A1 (de) Verfahren zum herstellen feldgesteuerter elemente mit in vertikalen kanaelen versenkten gittern, einschliesslich feldeffekt-transistoren und feldgesteuerten thyristoren
DE112017008299T5 (de) Halbleitereinheit
DE102007009227B4 (de) Halbleiterbauelement mit gleichrichtenden Übergängen sowie Herstellungsverfahren zur Herstellung desselben
DE2453279C3 (de) Halbleiteranordnung
DE2340142A1 (de) Verfahren zum herstellen von halbleiteranordnungen
DE3024939A1 (de) Halbleiterbauelement hoher durchbruchsspannung
DE102011004475B4 (de) Herstellungsverfahren für eine Halbleitereinrichtung mit isoliertem Gate