DE1614893C3 - Verfahren zum Verbessern und Stabilisieren des Kennlinienverlaufes eines Halbleiterbaueiementes und Anwendungen hiervon - Google Patents

Verfahren zum Verbessern und Stabilisieren des Kennlinienverlaufes eines Halbleiterbaueiementes und Anwendungen hiervon

Info

Publication number
DE1614893C3
DE1614893C3 DE1967T0035346 DET0035346A DE1614893C3 DE 1614893 C3 DE1614893 C3 DE 1614893C3 DE 1967T0035346 DE1967T0035346 DE 1967T0035346 DE T0035346 A DET0035346 A DE T0035346A DE 1614893 C3 DE1614893 C3 DE 1614893C3
Authority
DE
Germany
Prior art keywords
semiconductor
phosphorus
components
containing atmosphere
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE1967T0035346
Other languages
English (en)
Other versions
DE1614893A1 (de
DE1614893B2 (de
Inventor
Karl 7100 Heilbronn Stadtler
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Telefunken Patentverwertungs GmbH
Original Assignee
Telefunken Patentverwertungs GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Telefunken Patentverwertungs GmbH filed Critical Telefunken Patentverwertungs GmbH
Priority to DE1967T0035346 priority Critical patent/DE1614893C3/de
Publication of DE1614893A1 publication Critical patent/DE1614893A1/de
Publication of DE1614893B2 publication Critical patent/DE1614893B2/de
Application granted granted Critical
Publication of DE1614893C3 publication Critical patent/DE1614893C3/de
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291Oxides or nitrides or carbides, e.g. ceramics, glass
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Weting (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

Die Erfindung betrifft ein Verfahren zum Verbessern und Stabilisieren des Kennlinienverlaufes eines Halbleiterbauelementes mit mindestens einem pn-Übergang, der an der Oberfläche des Halbleiterkörpers mit einer isolierenden Schicht passiviert ist. Ein derartiges Verfahren ist aus der Zeitschrift »IBM Journal«, September 1964, Seiten 376 bis 384, bekannt. Hierbei wird eine Schicht aus Phosphorsilikatglas, die im Laufe des Herstellungsverfahrens auf einer passivierenden Siliziumoxidschicht anläßlich einer Phosphordiffusion entstanden ist, auf dem Halbleiterbauelement belassen.
Es ist ferner bekannt (radio und fernsehen, 1962, Heft 3, S. 74 bis 78), daß das Oberflächenkombinationsverhallen von ungeschützten Germaniumoberflächen mit Phosphor beeinflußt werden kann. Ferner wurde bereits (IEEE Transaction on Eletron Divices, Vol. ED-13, No. 2, Februar 1966, S. 246 bis 255) das Verhalten eines sperrschichtfreien Siliziumkörpers untersucht, der an der Oberfläche mit einer Silizium-Dioxydschicht bedeckt ist. Hierbei wurde festgestellt, daß bei thermischer Nachbehandlung in Anwesenheit von Phosphor die Dichte der Störzustände im Bereich zwischen der Oxydschicht und dem Halbleiterkörper abnimmt.
Schließlich ist aus der DE-AS 11 86 950 ein Verfahren zum Entfernen von unerwünschten Metallen bzw. Störstellen aus einem Halbleiterkörper bekannt, bei dem auf die Oberfläche des Halbleiterkörpers, der lediglich mit einem normalen, also nicht mit einem passivierend wirkenden Oxid bedeckt ist, durch Behandlung in einer phosphorhaltigen Atmosphäre bei einer Temperatur von mehr als 1000°C eine Phosphoroxidschicht aufgebracht wird, die mit dem vorhandenen Oxid eine glasurartige Schicht bildet, die anschließend durch Ätzen entfernt wird. Bei dieser Behandlungstemperatur diffundieren die Metalle aus dem Halbleiterkörper aus und reagieren mit der glasurartigen Schicht. Die gebildeten Reaktionsprodukte werden zusammen mit der glasurartigen Schicht von der Halbleiteroberfläche entfernt. Das Verfahren dient dem Ziel, die Kennlinie eines pn-Übergangs so zu verbessern, daß ein »harter« Übergang erzielt wird.
Der Erfindung liegt die Aufgabe zugrunde, bei Halbleiterbauelementen, die einen insbesondere durch Diffusion hergestellten pn-Übergang aufweisen, der an der Oberfläche des Halbleiterkörpers mit einer isolierenden Schicht passiviert ist, die Kennlinienverläufe zu stabilisieren und das Durchbruchverhalten zu verbessern. Diese Aufgabe wird bei einem Verfahren der eingangs genannten Art erfindungsgemäß dadurch gelöst, daß das Halbleiterbauelement in einer phosphorhaltigen Atmosphäre bei einer Temperatur, die kleiner als die Diffusionstemperatur ist, behandelt wird, und daß anschließend der Oberflächenbereich der isolierenden Schicht in einer Ätzlösung abgetragen wird.
Das neue Verfahren eignet sich besonders zur Verbesserung des Durchbruchsverhaltens von Halbleiteranordnungen, die durch Diffusion hergestellt wurden. Hierunter sind besonders Planartransistoren und Planardioden zu verstehen. Die in einer Phosphoratmosphäre zu behandelnden Halbleiterbauelemente weisen an ihrer Oberfläche vorzugsweise eine die j Oberfläche und die an die Oberfläche tretenden pn-Übergänge schützende Siliziumdioxydschicht auf. Die einzelnen Zonen der Planarbauelemente werden vorzugsweise bereits vor der Phosphorbehandlung mit metallischen, ohmschen Kontakten versehen. Ferner können sich auf der Oberfläche der die pn-Übergänge bedeckenden, isolierenden Schicht metallische, zu den Halbleiterzonen führende Leitbahnen und passive Bauelemente, wie Widerstände und Kapazitäten, befin- j den. j
Es hat sich in Versuchen gezeigt, daß besonders bei ', hochsperrenden Halbleiteranordnungen, zu deren Her- j stellung von einem hochohmigen Grundmaterial ausgegangen wird, durch Anlagerung von geladenen, atomaren Teilchen oder Verunreinigungen an der Halbleiteroberfläche die Sperreigenschaften dieser Bauelemente ungünstig beeinflußt werden. Dieser Nachteil kann mit dem erfindungsgemäßen Verfahren vollständig beseitigt werden. So wurde das beschriebene Verfahren beispielsweise auf Planartransistoren angewandt, die runde Durchbruchskennlinien aufwiesen und bei einer Kollektor-Basis-Sperrspannung (Emitter offen) von 20 bis 40 Volt bereits Kollektorsperrströme
von 5 mA führten. Nach der Phosphorbehandlung und dem Abätzen des Oberflächenbereiches der auf der Halbleiteroberfläche befindlichen Siliziumdioxydschicht betrug der Sperrstrom dieser Bauelemente nur noch 500 pA bei einer Sperrspannung zwischen 280 und 300 Volt. Außerdem wiesen diese Transistoren sehr scharfe Durchbrüche auf.
Die Erfindung wird im weiteren noch an Hand eines Ausführungsbeispiels näher erläutert.
Die F i g. 1 zeigt in einer Schnittdarstellung einen Teil : einer Halbleiterscheibe 1, in die durch Diffusion eine Vielzahl von Planartransistoren eingebracht wurden. Die Transistoren weisen eine Emitterzone 2, eine Basiszone 3 und den Kollektorgrundkörper 4 auf. Die Oberfläche des Halbleiterkörpers ist mit einer die pn-Übergänge (5 und 6) passivierenden Siliziumdioxydschicht 7 bedeckt. In diese Siliziumdioxydschicht wurden Basis- und Emitterkontaktierungsfenster 8 und 9 eingebracht, durch die Aluminiumkontakte auf die Anschlußstellen der zugehörigen Halbleiterzonen auf- : gedampft wurden. Die Anschlußkontakte erstrecken sich als Leitbahnen 10 und 11 auf die Siliziumdioxydschicht.
Die Halbleiterscheiben 1 werden nach F i g. 2 in einen Ofen 12 eingeschoben, dessen Innentemperatur 450 bis 550°C beträgt. Als Trägergas wird Stickstoff (N2) verwendet, das durch eine Phosphorbromid (PBr3) enthaltende Flasche 13 in den Ofen eingeleitet wird. Auf diese Weise entsteht im Ofen eine phosphorhaltige Atmosphäre, der die Halbleiterscheiben 5 bis 20 Minu-
·' ten lang ausgesetzt werden. Unmittelbar nach der Wärmebehandlung der Halbleiterscheiben in der phosphorhaltigen Ofenatmosphäre werden die Halbleiterscheiben etwa 4 bis 6 Sekunden lang in gepufferte Flußsäure eingetaucht. In dieser Zeit werden etwa
·' 500 Λ der etwa 1 μιη dicken S1O2-Schicht an den nicht von Leitbahnen bedeckten Stellen abgetragen. Eine derart geringfügige Ätzung reicht aus, um die Inversionsschichten und Bandverbiegungen an der Halbleiteroberfläche verursachenden, ursprünglich an der Halbleiteroberfläche oder im Oxid angelagerten atomaren oder molekularen Teilchen zu entfernen, so daß die Halbleiterbauelemente nunmehr stabile und brauchbare Kennlinien aufweisen. Durch die Anwendung des erfindungsgemäßen Verfahrens ist es somit
• möglich, Halbleiterbauelemente, die sich bei einer * ersten Messung als an sich unbrauchbar erwiesen, in verwendbare Bauelemente mit den geforderten Kennlinienverläufen zurückzuführen. Das beschriebene Verfahren läßt sich auf Transistoren, Dioden, integrierte
". Halbleiterschaltungen oder andere Halbleiteranordnungen vorteilhaft anwenden.
Hierzu 1 Blatt Zeichnungen

Claims (8)

Patentansprüche:
1. Verfahren zum Verbessern und Stabilisieren des Kennlinienverlaufes eines Halbleiterbauelementes mit mindestens einem pn-Übergang, der an der Oberfläche des Halbleiterkörpers mit einer isolierenden Schicht passiviert ist, dadurch gekennzeichnet, daß das Halbleiterbauelement in einer phosphorhaltigen Atmosphäre bei einer Temperatur, die kleiner als die Diffusionstemperatur ist, behandelt wird, und daß anschließend der Oberflächenbereich der isolierenden Schicht in einer Ätzlösung abgetragen wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Temperatur bei der Behandlung in der phosphorhaltigen Atmosphäre 450 bis 5500C beträgt.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die Halbleiterbauelemente 5 bis # 20 Minuten lang in der phosphorhaltigen Atmosphäre behandelt werden.
4. Verfahren nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß zum Herstellen der phosphorhaltigen Atmosphäre Stickstoff als Trägergas durch einen mit Phosphorbromid gefüllten Behälter in einen die Halbleiterbauelemente enthaltenden Ofen geleitet wird.
5. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Ätzung in gepufferter Flußsäure in etwa 4 bis 6 Sekunden durchgeführt wird.
6. Anwendung des Verfahrens nach einem der Ansprüche 1 bis 5 auf durch Diffusion hergestellte Planarbauelemente, deren an die Halbleiteroberfläche tretende pn-Übergänge mit einer Siliziumdioxydschicht passiviert sind.
7. Anwendung des Verfahrens nach einem der Ansprüche 1 bis 5 auf durch Diffusion hergestellte Planarbauelemente, deren Halbleiterzonen bereits mit ohmschen Metallkontakten versehen und/oder auf die auf der Halbleiteroberfläche befindliche Isolierschicht Leitbahnen oder passive Bauelemente aufgebracht wurden.
8. Anwendung des Verfahrens nach einem der Ansprüche 1 bis 5 zur Verbesserung des Durchbruchsverhaltens von Planartransistoren oder PIanardioden.
DE1967T0035346 1967-11-28 1967-11-28 Verfahren zum Verbessern und Stabilisieren des Kennlinienverlaufes eines Halbleiterbaueiementes und Anwendungen hiervon Expired DE1614893C3 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE1967T0035346 DE1614893C3 (de) 1967-11-28 1967-11-28 Verfahren zum Verbessern und Stabilisieren des Kennlinienverlaufes eines Halbleiterbaueiementes und Anwendungen hiervon

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE1967T0035346 DE1614893C3 (de) 1967-11-28 1967-11-28 Verfahren zum Verbessern und Stabilisieren des Kennlinienverlaufes eines Halbleiterbaueiementes und Anwendungen hiervon

Publications (3)

Publication Number Publication Date
DE1614893A1 DE1614893A1 (de) 1970-05-27
DE1614893B2 DE1614893B2 (de) 1973-03-15
DE1614893C3 true DE1614893C3 (de) 1979-08-09

Family

ID=7559135

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1967T0035346 Expired DE1614893C3 (de) 1967-11-28 1967-11-28 Verfahren zum Verbessern und Stabilisieren des Kennlinienverlaufes eines Halbleiterbaueiementes und Anwendungen hiervon

Country Status (1)

Country Link
DE (1) DE1614893C3 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3900597A (en) * 1973-12-19 1975-08-19 Motorola Inc System and process for deposition of polycrystalline silicon with silane in vacuum

Also Published As

Publication number Publication date
DE1614893A1 (de) 1970-05-27
DE1614893B2 (de) 1973-03-15

Similar Documents

Publication Publication Date Title
DE2142146B2 (de) Verfahren zum gleichzeitigen Herstellen mehrerer Halbleiterbauelemente
CH623685A5 (de)
DE3016749A1 (de) Kontakt fuer mis-halbleiterbauelement und verfahren zu seiner herstellung
DE2633714C2 (de) Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung
DE1489240B1 (de) Verfahren zum Herstellen von Halbleiterbauelementen
DE1564412B2 (de) Verfahren zum Herstellen einer integrierten Schaltung mit Feldeffekttransistoren
DE2162445C3 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE1276607B (de) Verfahren zum stellenweisen Eindiffundieren von Zink und Cadmium in einen Halbleiterkoerper
DE3346239C2 (de)
DE2517252A1 (de) Halbleiterelement
DE1964837C3 (de) Verfahren zur Herstellung einer lichtemittierenden Halbleiterdiode
DE1614893C3 (de) Verfahren zum Verbessern und Stabilisieren des Kennlinienverlaufes eines Halbleiterbaueiementes und Anwendungen hiervon
DE1159098B (de) Halbleiterbauelement mit mindestens einem pn-UEbergang und Verfahren zum Herstellen
DE2235749C3 (de) Verfahren zum Herstellen eines Leitbahnenmusters
DE1292761B (de) Planar-Halbleiterbauelement und Verfahren zu seiner Herstellung
DE1614691B2 (de) Verfahren zum Herstellen von Halbleiterbauelementen
DE1589852A1 (de) Halbleiteranordnung und Verfahren zu seiner Herstellung
DE2855972A1 (de) Halbleiteranordnung
DE1439417B2 (de) Verfahren zum herstellen einer halbleiteranordnung
DE1514565B2 (de) Verfahren zur Herstellung von Halbleiteranordnungen
DE2028632A1 (de) Halbleiterbauelement
DE1614691C3 (de) Verfahren zum Herstellen von Halbleiterbauelementen
DE1809249A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE3827614C2 (de)
DE1439417C3 (de) Verfahren zum Herstellen einer Halbleiteranordnung

Legal Events

Date Code Title Description
SH Request for examination between 03.10.1968 and 22.04.1971
C3 Grant after two publication steps (3rd publication)
EHJ Ceased/non-payment of the annual fee