DE1614836C3 - Verfahren zum Herstellen einer Vertiefung in der Oberfläche eines Halbleiterkörpers und Anwendung dieses Verfahrens zum Herstellen eines Planartransistors - Google Patents
Verfahren zum Herstellen einer Vertiefung in der Oberfläche eines Halbleiterkörpers und Anwendung dieses Verfahrens zum Herstellen eines PlanartransistorsInfo
- Publication number
- DE1614836C3 DE1614836C3 DE19671614836 DE1614836A DE1614836C3 DE 1614836 C3 DE1614836 C3 DE 1614836C3 DE 19671614836 DE19671614836 DE 19671614836 DE 1614836 A DE1614836 A DE 1614836A DE 1614836 C3 DE1614836 C3 DE 1614836C3
- Authority
- DE
- Germany
- Prior art keywords
- recess
- producing
- semiconductor body
- etching
- etching solution
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 title claims description 9
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 238000005530 etching Methods 0.000 claims description 15
- 238000000034 method Methods 0.000 claims description 3
- 238000009792 diffusion process Methods 0.000 description 6
- 230000002401 inhibitory effect Effects 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N Silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 230000001105 regulatory Effects 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Description
Die Erfindung betrifft ein Verfahren zum Herstellen einer Vertiefung in der Oberfläche eines Halbleiterkörpers,
deren Boden zu dieser Oberfläche hin gewölbt ist.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren anzugeben, welches die Herstellung einer
solchen Vertiefung in einfacher Weise gestattet. Die Lösung dieser Aufgabe besteht nach der Erfindung
darin, daß die Vertiefung durch Ätzen erzeugt, hierfür eine Ätzlösung so hoher Konzentration verwendet wird.
daß die Reaktionswärme des Ätzvorgangs am Rand der Vertiefung eine höhere Temperatur der Ätzlösung
erzeugt als in der Mitte der Vertiefung, und während des Ätzens mit dieser Ätzlösung eine Bewegung der
Ätzlösung vermieden wird.
Dieses Verfahren findet beispielsweise zum Herstellen von Planartransistoren Anwendung, um die Hochfrequenzeigenschaften,
vor allem im Betrieb als Regeltransistoren zu verbessern, und zwar besteht die Anwendung darin, daß nach diesem Verfahren in die
diffundierte Basiszone eine Vertiefung mit zur HaIbleiterkörperoberfläche hin gewölbtem Boden geätzt
ίο und in diese Vertiefung die Emitterzone eindiffundiert
wird, so daß die Stirnfläche der Emitterzone die gleiche Wölbung wie der Boden der Vertiefung erhält.
Das Verfahren nach der Erfindung wird im folgenden in einem Ausführungsbeispiel an Hand der Fig. 1 bis 3
näher erläutert.
Zur Herstellung eines Planartransistors wird — vgl. Fig. 1 — ein Halbleiterkörper 1 vom Leitungstyp der
Kollektorzone auf seiner einen Oberflächenseite mit einer diffusionshemmenden Schicht 2 überzogen, die
beispielsweise aus Siliziumoxid oder aus Siliziumnitrid besteht. In die diffusionshemmende Schicht 2 wird ein
Diffusionsfenster 3 eingebracht, durch das die Basiszone 4 in den Halbleiterkörper 1 eindiffundiert wird.
Nach der Basisdiffusion wird — vgl. F i g. 2 — die im Bereich des Basisdiffusionsfensters 3 freiliegende
Halbleiteroberfläche wieder mit einer diffusionshemmenden Schicht 5 bedeckt, in die ebenfalls ein Fenster 6
eingeätzt wird. Dieses Fenster 6 dient zunächst dazu, in dem Halbleiterkörper t an der Oberfläche durch Ätzen
eine Vertiefung 7 herzustellen, deren Boden 8 zur Oberfläche hin gewölbt ist.
In die Vertiefung 7 wird — vgl. F i g. 3 — die
Emitterzone 9 eindiffundiert, deren Stirnfläche 10 dieselbe Wölbung erhält wie der Boden 8 der Vertiefung
7. Somit ist die Emitterzonenoberfläche konkav gekrümmt. Infolge dieser Wölbung der Stirnfläche 10
der Emitterzone 9 ist bei dem Planartransistor nach der F i g. 3 die Basiszone 4 am Rand (A) der Emitterstirnfläche
10, d. h. zwischen den Punkten A und B, dünner als im übrigen Bereich der Emitterstirnfläche 10, beispielsweise
zwischen den Punkten Cund D.
Hierzu 1 Blatt Zeichnungen
Claims (2)
1. Verfahren zum Herstellen einer Vertiefung in der Oberfläche eines Halbleiterkörpers, deren
Boden zu dieser Oberfläche hin gewölbt ist, dadurch gekennzeichnet, daß die Vertiefung
(7) durch Ätzen erzeugt, hierfür eine Ätzlösung so hoher Konzentration verwendet wird, daß die
Reaktionswärme des Ätzvorganges am Rand der Vertiefung (7) eine höhere Temperatur der Ätzlösung
erzeugt als in der Mitte der Vertiefung (7), und während des Ätzens mit dieser Ätzlösung eine
Bewegung der Ätzlösung vermieden wird.
2. Anwendung des Verfahrens nach dem Anspruch 1 zum Herstellen eines Planartransistors, dadurch
gekennzeichnet, daß nach diesem Verfahren in die diffundierte Basiszone (4) eine Vertiefung (7) mit zur
Halbleiterkörperoberfläche hin gewölbtem Boden (8) geätzt und in dieser Vertiefung (7) die
Emitterzone (9) eindiffundiert wird, so daß die Stirnfläche (10) der Emitterzone (9) die gleiche
Wölbung wie der Boden (8) der Vertiefung (7) erhält.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DET0034241 | 1967-07-01 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE1614836C3 true DE1614836C3 (de) | 1977-10-13 |
Family
ID=
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE1489240B1 (de) | Verfahren zum Herstellen von Halbleiterbauelementen | |
DE1614836C3 (de) | Verfahren zum Herstellen einer Vertiefung in der Oberfläche eines Halbleiterkörpers und Anwendung dieses Verfahrens zum Herstellen eines Planartransistors | |
DE1614836B2 (de) | Verfahren zum herstellen einer vertiefung in der oberflaeche eines halbleiterkoerpers und anwendung dieses verfahrens zum herstellen eines planartransistors | |
DE1521481B1 (de) | Anordnung zur Waermebehandlung von scheibenfoermigen Halbleiterkoerpern | |
DE1614800C3 (de) | Verfahren zum Herstellen eines Planartransistors mit Tetrodeneigenschaften | |
DE1058158B (de) | Verfahren zum Anbringen einer Legierungs-Elektrode auf einem halbleitenden Koerper | |
DE1464921B2 (de) | Verfahren zum herstellen einer halbleiteranordnung | |
DE3230945A1 (de) | Verfahren zum herstellen eines feldeffekttransistors | |
DE1910315C3 (de) | ||
DE1764759B2 (de) | Verfahren zum Kontaktiren einer Halbleiterzone | |
DE1937436A1 (de) | Verfahren zum Herstellen einer Halbleiteranordnung | |
DE1194506B (de) | Halbleiteranordnung mit flaechenhaften Kontaktelektroden | |
DE1514939A1 (de) | Verfahren zum Herstellen einer Halbleiteranordnung | |
DE1439618C3 (de) | Verfahren zum Herstellen einer Halbleiterdiode oder eines Transistors | |
DE1281037B (de) | Verfahren zum Herstellen eines Transistors | |
DE1564106B2 (de) | Verfahren zum herstellen eines feldeffekttransistorelementes | |
DE1564865C3 (de) | Verfahren zur Herstellung eines Transistors | |
DE2011701A1 (de) | Lateraltransistor | |
DE2703738A1 (de) | Verfahren zum strukturierten aetzen einer halbleiteranordnung | |
DE1963757B2 (de) | Verfahren zum Herstellen eines Mesa-Halbleiterbauelements | |
DE1544316B2 (de) | ||
DE1764908B2 (de) | Verfahren zur herstellung einer halbleiteranordnung | |
DE1514912B2 (de) | Verfahren zum Herstellen eines Transistors | |
DE1614818A1 (de) | Verfahren zum Herstellen einer Halbleiteranordnung | |
DE2021922B2 (de) | Verfahren zum herstellen einer halbleiteranordnung |