DE1614836C3 - Verfahren zum Herstellen einer Vertiefung in der Oberfläche eines Halbleiterkörpers und Anwendung dieses Verfahrens zum Herstellen eines Planartransistors - Google Patents

Description

Die Erfindung betrifft ein Verfahren zum Herstellen einer Vertiefung in der Oberfläche eines Halbleiterkörpers, deren Boden zu dieser Oberfläche hin gewölbt ist.

Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren anzugeben, welches die Herstellung einer solchen Vertiefung in einfacher Weise gestattet. Die Lösung dieser Aufgabe besteht nach der Erfindung darin, daß die Vertiefung durch Ätzen erzeugt, hierfür eine Ätzlösung so hoher Konzentration verwendet wird. daß die Reaktionswärme des Ätzvorgangs am Rand der Vertiefung eine höhere Temperatur der Ätzlösung erzeugt als in der Mitte der Vertiefung, und während des Ätzens mit dieser Ätzlösung eine Bewegung der Ätzlösung vermieden wird.

Dieses Verfahren findet beispielsweise zum Herstellen von Planartransistoren Anwendung, um die Hochfrequenzeigenschaften, vor allem im Betrieb als Regeltransistoren zu verbessern, und zwar besteht die Anwendung darin, daß nach diesem Verfahren in die diffundierte Basiszone eine Vertiefung mit zur HaIbleiterkörperoberfläche hin gewölbtem Boden geätzt

ίο und in diese Vertiefung die Emitterzone eindiffundiert wird, so daß die Stirnfläche der Emitterzone die gleiche Wölbung wie der Boden der Vertiefung erhält.

Das Verfahren nach der Erfindung wird im folgenden in einem Ausführungsbeispiel an Hand der Fig. 1 bis 3 näher erläutert.

Zur Herstellung eines Planartransistors wird — vgl. Fig. 1 — ein Halbleiterkörper 1 vom Leitungstyp der Kollektorzone auf seiner einen Oberflächenseite mit einer diffusionshemmenden Schicht 2 überzogen, die beispielsweise aus Siliziumoxid oder aus Siliziumnitrid besteht. In die diffusionshemmende Schicht 2 wird ein Diffusionsfenster 3 eingebracht, durch das die Basiszone 4 in den Halbleiterkörper 1 eindiffundiert wird.

Nach der Basisdiffusion wird — vgl. F i g. 2 — die im Bereich des Basisdiffusionsfensters 3 freiliegende Halbleiteroberfläche wieder mit einer diffusionshemmenden Schicht 5 bedeckt, in die ebenfalls ein Fenster 6 eingeätzt wird. Dieses Fenster 6 dient zunächst dazu, in dem Halbleiterkörper t an der Oberfläche durch Ätzen eine Vertiefung 7 herzustellen, deren Boden 8 zur Oberfläche hin gewölbt ist.

In die Vertiefung 7 wird — vgl. F i g. 3 — die Emitterzone 9 eindiffundiert, deren Stirnfläche 10 dieselbe Wölbung erhält wie der Boden 8 der Vertiefung

7. Somit ist die Emitterzonenoberfläche konkav gekrümmt. Infolge dieser Wölbung der Stirnfläche 10 der Emitterzone 9 ist bei dem Planartransistor nach der F i g. 3 die Basiszone 4 am Rand (A) der Emitterstirnfläche 10, d. h. zwischen den Punkten A und B, dünner als im übrigen Bereich der Emitterstirnfläche 10, beispielsweise zwischen den Punkten Cund D.

Hierzu 1 Blatt Zeichnungen

Claims (2)

Patentansprüche:

1. Verfahren zum Herstellen einer Vertiefung in der Oberfläche eines Halbleiterkörpers, deren Boden zu dieser Oberfläche hin gewölbt ist, dadurch gekennzeichnet, daß die Vertiefung (7) durch Ätzen erzeugt, hierfür eine Ätzlösung so hoher Konzentration verwendet wird, daß die Reaktionswärme des Ätzvorganges am Rand der Vertiefung (7) eine höhere Temperatur der Ätzlösung erzeugt als in der Mitte der Vertiefung (7), und während des Ätzens mit dieser Ätzlösung eine Bewegung der Ätzlösung vermieden wird.

2. Anwendung des Verfahrens nach dem Anspruch 1 zum Herstellen eines Planartransistors, dadurch gekennzeichnet, daß nach diesem Verfahren in die diffundierte Basiszone (4) eine Vertiefung (7) mit zur Halbleiterkörperoberfläche hin gewölbtem Boden (8) geätzt und in dieser Vertiefung (7) die Emitterzone (9) eindiffundiert wird, so daß die Stirnfläche (10) der Emitterzone (9) die gleiche Wölbung wie der Boden (8) der Vertiefung (7) erhält.