DE1537186A1 - Schaltungsanordnung zum Betreiben einer Verzoegerungsleitung als Umlaufspeicher - Google Patents

Description

Aktenzeichen der Anmelderin:

Docket 6935

Schaltungsanordnung zum Betreiben einer Verzögerungsleitung als Umlauf spe i ehe r

Die Erfindung betrifft eine Schaltungsanordnung zum Betreiben einer Verzögerungsleitung als Umlaufdatenspeicher, der mit einer Verarbeitungeeinheit, z. B. einem Rechenwerk, eine Datenschleife bildet«

Umlaufspeichersysteme in Form von magnetostriktivon Verzögerungsleitungen, elektromagnetischen Laufzeitgliedern und piezoelektrischen Laufzeitgliedern sind bekannt« Ein solches Informationsspeichersystem beruht auf der Wirkung, dai zur Speicherung von Daten elektrische Da· ten darstellende Impulse in mechanische Wellen umgeformt werden und über «in Lauf Mitglied laufen, dort verzögert bzw. k^isseitig gespei-

101110/1···

chert werden, am Ende der Verzögerungsleitung wieder in elektrische Impulse umgewandelt werden und dann auf den Eingang zurückgegeben werden. Dadurch ist es möglich, daß die einmal eingespeicherten Daten in einer solchen Schleife ständig umlaufen, bis sie gelöscht werden. Es ist auch bekannt, bei einem solchen Speichersystem elektrische Impulse gleichzeitig an mehrere, an bestimmten Punkten entlang einer aus einem Körper aus einem magnetos tr iktiven Material bestehenden Verzögerungsleitung liegende Spulen zu geben. Ein derartig beschriebenes Laufzeitglied ist z.B. in der DAS 1 219 976 beschrieben.

Weiterhin sind auch die bekannten genannten Verzögerungsspeicher in dem Taschenbuch der Nachrichtenverarbeitung von K, Steinbuch, Abs, 4,9 Laufzeitspeicher auf den Seiten 63? bis 643 näher beschrieben.

Die Umlaufspeicher systeme mit den bekannten Verzögerungsleitungen sind dafür bekannt, daß sie mit niedrigsten Kosten pro Bit arbeiten, so daß

sie

w insbesondere in Tischrechenmaschinen, Registrierkassen und Buchungsmaschinen, die eine relativ niedrige Speicherkapazität haben, sehr gern verwendet werden, weil eich dadurch ein günstiges Leiitungi/Preieverhältnie ergibt.

Um die Auerüüungekoften möglichst niedrig asu halten, werden in di* ;n Recheniyetemen im allgemeinen Serien-Rechenwerke verwendet, die eine

BAD ORIGINAL

109110/119«

relativ niedrige Arbeitsgeschwindigkeit haben. Da die Verzögerungsleitungen jedoch im Megaherzgebiet arbeiten und die Taktfrequenz eines derartigen Tischrechners bei ca. 100 kHz liegt, wird ein großer Teil der Speicherkapazität der Verzögerungsleitung vergeudet, weil die sie durchlaufenden Impulse bedingt durch die niedrige Arbeitsfrequenz des Rechners wesentlich größere Abstände haben als die an und für sich erreichbaren.

Bei einer Bit-Frequenz von z.B. 100 kHz stehen die Bits mit einem Abstand von 10 Mikrosekunden in der Verzögerungsleitung. Die meisten Verzögerungsleitungen arbeiten, wie gesagt, im Megaherz-Bereich, so daß die Bits einen Abstand von einer Mikrosekunde oder^reniger haben können. Wie dieses Beispiel zeigt, wird durch die niedrige Bit-Frequenz die vorhandene Speicherkapazität einer Verzögerungsleitung nur mit ca. 10% ausgenutzt, so daß 90% der gesamten Speicherkapazität verlorengeht.

Der Erfindung liegt deshalb die Aufgabe zu Grunde, eine Schaltungsanordnung für Laufzeitspeicher mit Rückkopplung β schleifen zu schaffen, die es ermöglicht, daß beim Zusammenarbeiten einer Verarbeitung β einheit mit einer wesentlich niedrigeren Arbeitefrequenz als der der Verzögerungsleitung die Bitdichte innerhalb des Laufzeitspeichers erhöht wird und damit eine wesentlich höhere Auenutzung der vorhandenen Speicherkapazität möglich ist, so daß sich die Kosten pro gespeichertes Bit wesentlich ver-

109810/1699 bad ^

ringern und ein Einsatz in Tischrechenmaschinen, Buchungsmaschinen und Registrierkassen mit sehr großem Vorteil möglich ist.

Die erfindungsgemäße Lösung der Aufgabe besteht nun darin, daß der Verzögerungsleitung mindestens zwei getrennte Datenschleifen nachgeschaltet sind, die voneinander verschiedene Daten von der Verzögerungsleitung aufnehmen, und daß sowohl am Eingang als auch am Ausgang der Verzögerungsleitung Steuer schaltungen für jede Schleife angeordnet sind, die die von den vorhandenen Schleifen in Serie einlaufenden Daten Bit für Bit ineinanderverschachteln bzw. die aus der Verzögerungsleitung auslaufenden ineinanderverschachtelten Daten trennen und in die jeweilig gewünschte Schleife leiten.

Der Vorteil der e r find ungs gemäß en Umlaufspeicher gegenüber den bekannten besteht im wesentlichen darin, daß trotz der relativ niedrigen Arbeitsgeschwindigkeit der mit dem Laufzeit spei eher zusammenarbeitenden Recheneinheit die Bitdichte innerhalb des Laufzeitspeichers so weit erhöht wird, daß nahezu eine hundertprozentige Ausnutzung der vorhandenen Speicherkapazität gegeben ist, wodurch der Preis pro gespeichertes Bit wesentlich verringert wird und ein Einsatz insbesondere in elektronischen Tischrechenmaschinen usw. mit sehr großem Vorteil möglich ist.

Ein weiterer Vorteil der erfindungsgemäßen Lösung besteht darin, daß

109810/1699 ^ßAD

durch die Aufteilung der Rückkopplungsschleife in zwei Schleifen oder in mehrere Schleifen eine einzige Verzögerungsleitung so ausgebildet ist, daß mehrere Register, die voneinander unabhängig löschbar sind und deren Daten ineinander überführbar sind, nur auf einer Verzögerungsstrecke dargestellt sind. Daraus ergibt sich, daß nicht für jedes Operandenregister getrennte Verzögerungsleitungen mit den dazugehörigen Wandlern und Ans teuerunge schaltungen erforderlich sind.

Die vorliegende Erfindung wird im folgenden anhand von Ausführungsbeispielen beschrieben. Es zeigen:

Fig. 1: ein schematisches Schaltbild dee erfindungsgemäßen Speicher-

Systems mit zwei Speicherschleifen,

Fig. 2: ein schematischee Schaltbild der Zeitgeber- und Steuerschaltung aus Fig. 1,

Fig. 3: ein Zeitschema einer Betriebsart des Systems, in der die

schraffierten Biteignale in Schleife 2 umlaufen und die nicht schraffierten in Schleife 1,

Fig. 4l ein Zeitichema, in dem die "Rechteverschiebung" des Sy

steme gezeigt wird, wobei die schraffierten Bite aus der

BAD ORIGINAL

109110/1609

Schleife 2 in die Schleife 1 und gleichzeitig die nicht schraffierten Bits aus der Schleife 1 in die Schleife 2 verschoben werden und

Fig. 5: ein Zeitschema, das die "Linksverschiebung" des Systems

zeigt, wobei die schraffierten Bits, die in Schleife 1 umlaufen, in die Schleife 2 verschoben werden und die nicht schraffierten Bits, die in Schleife 2 umlaufen, gleichzeitig

die

inJ Schleife 1 zurückgeschoben werden.

An den Ausgang einer Verzögerungsleitung 10 (Fig. 1), z.B. einer Ultra-Schall-Verzögerungs-Leitung oder einer magnetostriktiven Verzögerungsleitung, wird ein Abfühl- und Impulsformer-Verstärker 12 angeschlossen. Die Daten gelangen über eine Treiberschaltung 20, die von einer Oder-Schaltung 18 gespeist wird, auf die Verzögerungsleitung 10. Die Datenrückkopplungs-Schleife 1 enthält eine Und-Schaltung 22, die zur Prüfung an den Ausgang des Verstärkers 12 angeschlossen ist. Die Und-Schaltung 22 wird jedesmal zur Zeit B der in Fig. 3 dargestellten und im folgenden genauer beschriebenen Zeitgeber schaltung erregt« Das Ausgangs signal der Und-Schaltung 22 wird auf den Eingang einer bistabilen Kippschaltung DLl gegeben und der Aus gangs impuls der Kippschaltung DLl wiederum wird auf den Eingang der Verriege lungs schaltung LLl gegeben· Der Ausgangsimpuls von LLl wird »\ t

BAD ODIGiNAi.

109110/m*

die Datenverarbeitungsschaltung 24 übertragen. Eine derartige Schaltung kann z.B. ein seriell arbeitendes Voll-Addier -Subtrahier -Werk oder jede andere Schaltung sein. Der Ausgang der Datenverarbeitungsschaltung 24 wird auf den Eingang der Verriegelungsschaltung RH gegeben. Die in der Verriegelung RLl gespeicherten Daten werden wieder über eine Und-Schaltung 26, eine Oder-Schaltung 18 und eine Treiberschaltung 20 auf die Verzögerungsleitung 10 zurückgeleitet. Da die Ve rarbeitung s schaltungen 24 zu diesem Kreis gehören, ist die Schleife 1 die Verarbeitungsschleife.

Im System werden nur bistabile Kippschaltungen der herkömmlichen Art verwendet, bei denen ein positives Eingangssignal am Einschalteingang den Ausgang der Einschaltseite positiv macht und den Löschausgang negativ. Umgekehrt macht ein positives Eingangssignal am Löscheingang den Löschausgang positiv und den Ausgang der Einschaltseite negativ. Ein Einschalteingang kommt nicht zur Wirkung, wenn der Ausgang auf der Einschaltseite bereits positiv ist. Dasselbe gilt für den Löschein- und Ausgang.

Die Daten-Umlaufechleife 2 umfaßt die Und-Schaltung 14, die bistabile Kippschaltung DL2, die Verriegelungs β chaltung LL2, die Verriegelungs - schaltung RL2 und die Und-Schaltung 16. Wie aus der folgenden Beschreibung des Arbeitsprinzipe des Systemee hervorgeht, wird die Verzögerungs·

—_ — jj BAD ORIGINAL

109810/1690

leitung 10 durch die in Schleife 1 umlaufenden Daten und die in Schleife 2 umlaufenden Daten durch Zeitteilung mehrfach benutzt, d.h. die Schleifen 1 und 2 überlappen sich in der Verzögerungsleitung 10. Eine Zeitgeber- und Steuerschaltung 28 gibt alle Zeit- und Steuersignale, die zur Bewegung der Daten diirch die zwei Umlaufschleifen und den Austausch der Daten in den Schleifen nach einem Austauschen-Eingangs signal erforderlich sind. Außerdem erzeugt die Schaltung 28 Bit-Zeitsignale, die zur Kennzeichnung der umlaufenden Datenbits an die Verarbeitungs schaltung 24 gegeben werden. Sich gegenseitig ausschließende Signale werden auf den Leitungen 34 und 36 erzeugt und so der Datensatz gekennzeichnet, der in der Verarbeitungs schleife 1 umläuft.

Fig. 2 zeigt das Schaltbild der Zeitgeber- und Steuerschaltung 28. Ein mit konstanter Frequenz arbeitender Oszillator 46 erzeugt Impulse, als Basis-Zeitsignale 01 (Fig. 3), die im System verwendet werden. Eine Ve rriegelungs schaltung 42 spricht auf die 01-Signale an und erzeugt ein Paar einander entgegengesetzter Zeitsignale B und B. Eine Verriegelungsschaltung 44 spricht auf das B-Signal an \ind erzeugt einen zweiten Satz Zeitsignale X und X. Die vier Signale B, B und X, X werden dann auf eine sechsstellige Zeitgeber-Ringschaltung 48 gegeben.

Die Ringschaltung 48 enthält die sechs Verriegelungsschaltungen 50, 52, 54, 56, 58 und 60, die die sechs im System verwendeten Grund-

bad 109810/1699

signale Tl, T2, T4, Τ8, TSl, TS2 zur Kennzeichnung der Datenbits erzeugen. Ein vollständiger Arbeitsgang des Schaltringes 48 kann z. B. ein Datenzeichen darstellen, in dem die Signale Tl, T2, T4 und T8 ein-, zwei-, vier- und acht-werti.ge Bits in B-C-D-Schreibweise darstellen. Die Signale TSl und TS2 stellen Abstandsbits dar, die zur Zeitgebung verwendet werden und keinen Dateninhalt haben. Diese Abstandsbits werden für den Auetausch von Daten zwischen den beiden Schleifen gebraucht, wie im folgenden beschrieben wird. Außerdem können die Abstandsbits für den Betrieb der Ve rarbeitungs schaltungen 24 verwendet werden.

Die Schaltungen, die auf ein Austausch-Kommando ansprechen und die Daten zwischen den Schleifen 1 und 2 austauschen, werden durch einen monostabilen Kippschalter 62 gesteuert. Die beiden Auetauschoperationen werden in der vorliegenden Beschreibung "Rechtsverechiebung" und "Linksverschiebung" genannt und im folgenden genauer beschrieben. Grundsätzlich wird eine Rechts verschiebung ausgeführt, wenn die Und-Schaltung 66 ein Ausgangssignal des monostabilen Kippschalters 62 zugeleitet bekommt und gleichzeitig die Zeiteignale B₁ X und TSl erhält und dadurch den monostabilen Kippschalter 72 umschaltet. Dieser Austausch erfolgt, wenn die in Fig. 3 schraffiert dargestellten Bits in Schleife 2 umlaufen. Eine Linksverschiebung wird ausgeführt, wenn die Und-Schaltung 68 auf «in Ausgange signal des monostabilen Kippschalters 62

BAD

1OS81O/160I

- 10 -

anspricht und gleichzeitig die Zeitsignale B, X und T8 anliegen, wodurch die monastabile Kippschaltung 72 eingeschaltet wird. Dieser Austausch erfolgt, wenn die in Fig. 3 nicht schraffiert dargestellten Bits in Schleife 2 umlaufen. Die Verriegelungsschaltung 70 gibt Signale an die Ausgangsleitungen 34 und 36, die anzeigen, welcher Datensatz in den beiden Schleifen 1 und 2 umläuft.

NORMAL BE TRIE B

Der erfindungsgemäße Normalbetrieb des Systems wird in den Fig. 1, 2 und 3 dargestellt und im folgenden beschrieben. Unter "Normalbetrieb" versteht man, daß die in Schleife 1 umlaufenden Datenbits weiter in dieser Schleife umlaufen» Für Schleife 2 gilt analog dasselbe. Die im Zeitdiagramm in Fig. 3 dargestellten Signale SA, DLl, LLl, RL2, DL2, LL2, RL2 und DR sind die Ausgangssignale der in Fig. 1 dargestellten Teil-Schaltungen mit denselben Buchstaben. Das am Ausgang des Verstärkers 12 auftretende Signal SA enthält die aus der Verzögerungsleitung 10 stammenden Dafcenblts. Die anderen .Bitsignale wurden schraffiert dargestellt, um den Signalteü darzustellen, der in Schleife Z umläuft. Diese Tatiaeh'i wird waitar durch die Schraffur der Auegangssignale dargestellt, dlci durch dit» Teil-Schaltungen der Schleife 2_f die Verriegalungiichaltuiigen DL2.» t,L2 and RL« wr-seugt werden, Dae DR-Signal

BAD ORIGINAL

ist ebenfalls schraffiert dargestellt, um die verschiedenen Signale zu kennzeichnen, die aus der Schleife 1 (nicht schraffiert) und der Schleife 2 (schraffiert) auf die Verzögerungsleitung zurückgekoppelt werden. Zur Vereinfachung wurden die in den Diagrammen dargestellten Datenzeichen aus lauter Einerbits zusammengesetzt (mit Ausnahme der Abstandsbits, die niemals Einerbits enthalten) und in der Umlaufschleife 1 wird durch die Verarbeitungsschaltungen 24 keine Änderung dieser Bitstruktur vorgenommen«

Das erste Einerbit erscheint im Ausgangs signal SA, wenn B positiv ist, worauf die Und-Schaltung 22 ein positives Signal auf den Eingang der Verriegelungs schaltung DLl gibt, deren Ausgang dadurch positiv wird. Der positive Ausgang von Verriegelungsschaltung DLl schaltet die Verriegelungsschaltung LLl auf das Zusammentreffen von B und 01 um (beide müssen positiv sein). Das Zusammentreffen dieser beiden Signale wird durch das Signal mit der Bezeichnung B · Cl angezeigt, das am Ausgang einer der vier Und-Schaltungen 30 erscheint. Der Ausgang der Verriegelungsschaltung LLl wird auf die Verarbeitungsschaltungen 24 gegeben und das Zusammentreffen eines positiven Aus gangs signale β bei LLl mit dem Zeitgeberbit Tl zeigt den Verarbeitungse chaltungen 24 an, daß das wertniedrig ate Bit des Datensatzes den binären Wert 1 hat. Der Auegangepegel der Verriegelungsschaltung LL2 bleibt für zwei volle Arbeitsgänge des Signalee 01 oben, wodurch den Verarbeitungs-

BAD

109810/1699

Schaltungen 24 dieser Zeitraum zur Bearbeitung des Datenbits zur Verfügung steht« Zum Zeitpunkt B · Ol prüft die Verriegelungs schaltung RLl den Ausgang der Schaltungen 24 und speichert den Wert der dort erscheinenden Datenbits» Zum nachfolgenden Zeitpunkt B · 01 prüft die Und-Schaltung 26 den Atxsgang der Verriegelungs schaltung RLl und gibt, einen Bitimpuls, der das Ausgangs signal der Verriegelungs schaltung RLl darstellt, das auf die Oder-Schaltung 18 und von dort auf die Treiberschaltung 20 der Verzögerungsleitung gelangt. So kann man durch Vergleich der Verschiebung des ersten SA-Signales und des ersten DR-Signales die Verzögerung bei der "Rückkopplung" eines umlaufenden Datenbits vom Ausgang der Verzögerungsleitung 10 zurück auf deren Eingang feststellen. Wie gezeigt, entspricht die Verzögerungsperiode drei Arbeitsgängen von 01. Die nachfolgenden nicht schraffierten Bits 2, 4 und 8 des Zeichens werden durch die Und-Schaltung 22 genauso in die Schleife 1 geleitet, wie dieses gerade für das erste Bit beschrieben wurde»

Da die Und-Schaltung 14 während der positiven Teile des Signales B erregt wird, fühlt es die anderen (schraffierten) Datenbits ab, die im Ausgangssignal SA erscheinen. Diese Bits werden genauso in die Schleife 2 geleitet und laufen dort um, wie dies für die Schleife 1 bereits beschrieben wurde. Die einzelnen Teile der Schleife 2 arbeiten genauso wie die Schleife 1, sind jedoch um einen halben Takt von B gegen

BAD ORfQiM_AL ^l

109810/1699

Schleife 1 verschoben. Wie in Fig. 3 dargestellt, sind die Ausgangssignale der Bauteile der Schleife 2 DL2, LL2 und RL2 schraffiert dargestellt, um anzuzeigen, daß sie auf die schraffierten Datenbits in den SA-Signalen ansprechen. Es ist zu beachten, daß die Datenbits bei Rückkopplung auf den Eingang der Verzögerungsleitung (Signal DR) dort in derselben Reihenfolge erscheinen, wie sie aus der Leitung herauskommen (Signal SA). Die Überlappung ist immer dieselbe, d.h., nicht schraffierte Bits laufen vor schraffierten Bits. Diese Uberlappungsfolge bleibt immer gleich, wobei es keine Rolle spielt, in welcher Schleife die Daten laufen.

Der Ausgang der Verriegelungeachaltung LLl bildet die Bezugsbasis für die Zeitbitsignale Tl, T2, T4, T8, TSl und TS2. So wird also das Signal Tl zu dem Zeitpunkt positiv, wenn die Verriegelungsschaltung LLl auf das Einerbit des Datensignales anspricht und positiv wird, wie in Fig. 3 gezeigt. In ähnlicher Weise werden die Signale T4, T4 und T8 zu dem Zeitpunkt positiv, wenn die Verriegelungsschaltung LLl auf die Bits 2, 4 und 8 des Datensignals anspricht. Da in dem in Fig. 3 gezeigten Beispiel alle Datenbite den binären Wert 1 haben, wird die Verriegelungsschaltung LLl positiv und bleibt es auch für die Dauer aller vier Signale Tl bis T8. In der Darstellung des Ausgangseignales der Verriegelungsschaltung LLl in Fig. 3 sind die Zeitpunkte mit gestrichelten Linien dargestellt, an denen dieses Signal ne-

BAD ORIGINAL

108*10/1881

gativ würde, wenn die Yerriegelungsschaltung auf ein Datensignal mit dem binären Wert O anspricht und negativ wird. Bei der Darstellung der Signale von RLl, LL2 und RL2 wird die gleiche Kennzeichnung verwendet.

R E CH T S VE RS CHIE B U NG

Das Prinzip der Rechtsverschiebung ist in Fig* 4 dargestellt. Vor einer Rechtsverschiebung laufen die schraffiert dargestellten Bits in Schleife 2 um und die nicht schraffiert dargestellten in Schleife 1 gemäß dem oben beschriebenen Narmalbetrieb» Die Rechtsverschiebung kehrt diesen Zustand um, d,h» die schraffiert dargestellten Bits werden nach Schleife 1 und die nicht schraffiert dargestellten nach Schleife 2 übertragen.

Bei der Rechtaver Schiebung werden die Zeitsi&nale zu einem Zeitpunkt verschoben, zu dem in keiner Schleife Daten enthalten sind, d.h., zu dem betreffenden Zeitpunkt befinden sich in den beiden Rückkopplung sechleifen nur Abstandsbite Sl und S2, Das Verschieben der Zeitslgnale wird durch ein Auatausch-Eingangsiignal für die Zeitgebar schaltung 28 eingeleitet. Dieses Signal gelangt auf die monostabil? Kippschaltung 6E_£ dia daraufhin ein poüitivü» Auegivngsfif,·:'·'** ^v^vg;, da« etwa* l

1537185

dauert, als ein ganzer Arbeitsgang der Zeitgeber-Ringschaltung 48. Das Aus gang s signal der monostabilen Kippschaltung 62 setzt einen Teil der Bedingungen für die Und-Schaltungen 64, 66 und 68 und schaltet die Verriegelungsschaltung 70 um. Die von der Verriegelungsschaltung 70 kommenden sich gegenseitig ausschließenden Ausgangssignale auf den Leitungen 34 und 36 zeigen an, in welcher Rückkopplungsschleife sich die Datensätze zu jedem gegebenen Zeitpunkt befinden. Wenn also die Ausgangsleitung 34 positiv ist, befinden sich die schraffiert dargestellten Bits in Schleife 1 und die nicht schraffiert dargestellten in Schleife 2. Wenn die Ausgangsleitung 36 positiv ist, gilt das Gegenteil. Somit schaltet bei einer Rechtsverschiebung der Ausgang des mono stabil en Kippschalters 62 die Leitung 34 positiv. Dadurch wird eine zweite Eingangsbedingung für die Und-Schaltung 66 geschaffen.

Sobald die Signale B, X und TSl positiv zusammentreffen, erzeugt die Und-Schaltung 66 ein positives Ausgangs signal, das auf den monostabilen Kippschalter 72 'über die Oder-Schaltung 78 gelangt. Das daraufhin entstehende Ausgangs signal der monostabilen Kippschaltung 72 dauert etwas länger als 1 1/2 01-Gänge. Dieses Signal wird auf den Eingang der Und-Schaltung 64 gegeben, wodurch deren Ausgang positiv wird und der Inverter 65 ein negatives Signal auf den Eingang der Und-Schaltung 84 gibt. Auf diese Weise wird die Und-Schaltung 84 für einen Zeitraum gesperrt, der ausreicht, um ein Ausfiltern des in Fig. 4 mit X markier-

109810/1899 bad o

ten Ol-Signales am Eingang der Verriegelungsschaltung 42 zu verhindern. Dadurch wird der Zustand der B und B-Signale kurzzeitig eingefroren, so daß sie eine Rechtsverschiebung um l/2 Gang bewirken, wie in Fig. 4 dargestellt. Durch diese Verschiebung wird die Verriegelungs schaltung 44 für eine bestimmte Zeit gesperrt, so daß die Strom-Halbperioden der Signale X und X um l/2 Periode B gestreckt werden.

Nachdem das Ausgangssignal der monostabilen Kippschaltung 72 zeitlich abgelaufen ist und die Und-Schaltung 84 wieder 01 -Impulse auf die Verriegelungsschaltung 42 gibt, treten die Signale B, B, X und X wieder in ihrer ursprünglichen Reihenfolge auf. Durch diese Verschiebung der Zeitsignale wird jedoch die Und-Schaltung 14 erregt, wenn das erste (nicht schraffiert dargestellte) Datenbit des nächsten Zeichens aus der Verzögerungsleitung kommt. Dieses Bit wird dann in die Schleife 2 geleitet. Das erste schraffierte Bit wird durch die Und-Schaltung 22 in die Schleife 1 geleitet. Da nach der Zeitverschiebung der Betrieb der Und-Schaltungen 14 und 22 wie vorher weiterläuft, werden jetzt die schraffiert dargestellten Bits in Schleife i und die nicht schraffiert dargestellten Bits in Schleife 2 geleitet, was einer effektiven Umkehrung des Betriebes vor der Rechtsverschiebung gleichkommt. Wesentlich ist jedoch die Feststellung, daß bei Rückführung der Datenbits auf die Verzögerungsleitung durch die Treiberschaltung 20 die Bits in derselben Reihenfolge erscheinen wie vorher. In bezug auf die Verzögerungsleitung hat sich im Daten-

BAD *

109810/1699

umlauf keinerlei Änderung ergeben. Solange kein weiteres Austausch-Signal auf die Zeitgeberschaltung 28 gegeben wird, laufen die schraffiert dargestellten Bits in Schleife 1 und die nicht schraffiert dargestellten Bits in Schleife 2 weiter. Deswegen besteht auch keine Möglichkeit, die beiden'Zeichenarten miteinander zu mischen. Die beiden Datensätze bleiben auf jeden Fall getrennt, wobei die Anzahl der Rechts- und Linksverschiebungen keine Rolle spielt.

In der Darstellung der Fig. 4 ist weiter zu beachten, daß die Bit-Zeitsignale durch eine Verschiebung die Rechtsverschiebung kompensieren. So wird das TSl-Signal, das zum Zeitpunkt der Rechtsverschiebung auftritt, um einen halben B-Takt gestreckt, wodurch das nächste Tl-Signal um alle folgenden Bits mit Bezug auf den LLl-Ausgang zum richtigen Zeitpunkt erscheinen.

LINKSVERSCHIEBUNG

Bei der Links verschiebung werden die in Schleife 1 umlaufenden schiirffierten Datenbite nach Schleife 2 verschoben und die in Schleife 2 umlaufenden nicht ichraffierten Bits nach Schleife 1, Dieser Vorgang ist in Fig. 5 dargestellt. Die Verschiebung wird durch ein Λuet.iuech-Signal eingeleitet, die xu einem Zeitpunkt gegeben wird, wenn das Auegangiaignal

BAD

109810/1690

der Leitung 34 zur Verriegelungsschaltung 70 positiv ist. Das Austausch-Signal wird auf die monostabile Kippschaltung 62 geführt, die ihrerseits ein Ausgangssignal erzeugt, das teilweise die Bedingungen für die Und-Schaltungen 64, 66 und 68 setzt und die Verriegelungsschaltung 70 so schaltet, daß deren Ausgangsleitung 36 positiv wird. Das sich ergebende negative Signal auf der Leitung 34 sperrt die Und-Schaltung 66. Sobald jetzt die Signale B, X und T8 gleichzeitig auftreten, erzeugt die Und-SchaSung 68 ein positives Aus gangs signal, das auf die monostabile Kippschaltung 72 über die Oder-Schaltung 78 und weiterhin auf die monostabile Kippschaltung 76 gegeben wird. Das Ausgangs signal aus der monostabilen Kipp schaltung 72 erregt die Und-Schaltung 64 genauso wie das oben bei der Rechtsverschiebung beschrieben wurde, wodurch für die Und-Schaltung 84 während eines Zeitraumes eine Bedingung entfällt, der ausreicht, um die Übertragung des in Fig. 5 mit X markierten Ql-Inipulses auf den Eingang der Verriegelungs schaltung 42 zu verhindern.

Dadurch wird die Verriegelungsschaltung zeitweise außer Betrieb gesetzt und der Zustand des B-Signales für einen halben Takt eingefroren. Wenn das Ausgangs signal der Schaltung 76 zeitlich abgelaufen ist, erzeugt die Kippschaltung 78 ein positives Ausgangs signal, das über die Oder-Schaltung 82 a-a£ den Eingang der Verriegelungs schaltung 44 gegeben wird«. Diese schaltet den Zustand das X-Signalea ein und verhindert die Ausdehnung dec B-Signale» über eile Halbtakt-Verzögerung. Nach dem zeitlichem Ab-

ioe»io/m·

lauf des Ausgangs signale s der Schaltung 72 gibt die Und-Schaltung wieder Ol-Impulse und die B- und X-Signale wirken wieder wie beschrieben. Durch die Verschiebung nach links um einen l/2-B-Takt wird das erste nicht schraffierte Datenbit, das im Aus gangs signal FA erscheint, durch die Und-Schaltung 22 in die Schleife 1 geleitet und das erste schraffierte Datenbit durch die Und-Schaltung 14 in die Schleife Die Und-S chaltung en 14 und 22 laufen jetzt abwechselnd weiter wie früher und die nicht schraffierten Datenbits werden in die Schleife 1 zurtickübertragen und die schraffierten in die Schleife 2, wodurch der vorher in Verbindung mit Fig. 3 als Normalbetrieb bezeichnete Zustand wieder hergestellt wird.

Hier erscheint die nochmalige Feststellung wichtig, daß die Reihenfolge der Datenbits, die auf die Verzögerungsleitung durch die Treiberschaltung 20 zurückgeführt werden, ungestört ist und wie vorher erhalten bleibt, d.h. die nicht schraffierten Bits laufen vor den schraffierten.

Bei der LinksverSchiebung werden die Zeitgeberimpulse Tl, T2, T4, T8, TSl und TS2 wieder verschoben, so daß sie mit dem Ausgang von LLl synchron bleiben. Wie in Fig. 5 dargestellt, wird das Signal TSl durch die Linksver Schiebung um l/2-B-Takt verkürzt, wodurch das folgende TS2 -Signal und alle danach folgenden Zeitgeber signale einen halben B-Takt früher erscheinen und somit in Phase mit LLl bleiben.

BAD ORIGINAL

109810/1699

Während die oben beschriebene Ausführung nur zwei Umlaufschleifen aufweist, ist ein System mit mehreren Umlaufs chleif en nach dem aufgezeigten Prinzip ohne weiteres denkbar. Ein drei schleifiges System erfordert z.B. eine Multiplikation der Datenbits mit Dritteln in der Verzögerungsleitung und jeder gegebene Datanaustausch bracht nur ein Datenaustausch zwischen der Verarbeitungsschleife und der angewählten Schleife zu sein. Ein derartiger Austausch durch Verschiebung des Zeitbezugs signales zu einem Zeitpunkt, an welchem sich keine informationstragenden Datenbits in den Umlaufs chleif en befinden, erhält dieselbe Datenfolge in der Verzögerungsleitung aufrecht und man erreicht alle oben beschriebenen Vorteile, Selbstverständlich muß bei einem System mit drei oder mehr Umlaufs chleif en der Zeitimpulsgeber die nötigen Zeit-Steuerimpulse auf der Basis der Anzahl der im System verwendeten Schleifen liefern. Dadurch wird eine Änderung der oben beschriebenen und dargestellten Zeitgeber- und Steuer schaltungen erforderlich. Ebenso sollte in jedem System erfindungs gemäß die Verzögerungsleitung so gewählt werden, daß eine gleiche Anzahl von Bitpositionen für jede Umlaufschleife zur Verfügung steht.

^BAD

109810/1699

Claims (3)

Böblingen, 23. IQ. 1967 ru-hn PATENTANSPRÜCHE

1. Schaltungsanordnung zum Betreiben einer Verzögerungsleitung

als Umlauf-Datenspeicher, der mit einer Verarbeitungseinheit, z.B. einem Rechenwerk, einer elektronischen Tischrechenmaschine, eine Datenschleife bildet> dadurch gekennzeichnet, daß der Verzögerungsleitung (10) mindestens zwei getrennte Datenschleifen (1 und 2) nachgeschaltet sind, die voneinander verschiedene Daten von der Verzögerungsleitung aufnehmen, und daß sowohl am Eingang (20) als auch am Ausgang (12) der Verzögerungsleitung (10) Steuerschaltungen (RLl, 26 bzw. RL2, 16 und 18 bzw. 22, DLl und 14, DL2) für jede Schleife (I und 2) angeordnet sind, die die von den vorhandenen Schleifen (1 und 2) in Serie einlaufenden Daten Bit für Bit ineinander verschachteln bzw. die aus der Verzögerungsleitung (10) auslaufenden ineinanderverachachtelten Daten trennen und in die jeweilig gewünschte Schleife leiten,

2. Schaltungeanordnung zum Betreiben einer Verzögerungeleitung

nach Anspruch I, dadurch gekennzeichnet, daß die genannten Steuer »chaltungen für jede Schleife am Eingang (20) und am Ausgang (12) der Verzögerungsleitung (10) und die in einer Schlei-

*0β·10/16β· BAD ORIOiNAL

fe bzw. in mehreren Schleifen vorhandene Datenverarbeitungseinrichtung (24) von einer gemeinsamen Z ext Steuer einheit (28), die die zur Synchronisation der einzelnen Schleifen und der Verarbeitungseinheit erforderlichen Zeitsignale liefert, gespeist werden.

3. Schaltungsanordnung zum Betreiben einer Verzögerungsleitung

nach den Ansprüchen 1 und 2, dadurch gekennzeichnet, daß durch Vertauschen der von der gemeinsamen Zeitsteuereinheit (28) gelieferten Zeitsignale an den Steuer schaltungen der einzelnen Schleifen (1 und 2) ein Austausch der in den Schleifen umlaufenden Daten erreicht wird.