DE1514071A1 - Halbleiterschaltelement - Google Patents

Halbleiterschaltelement

Info

Publication number
DE1514071A1
DE1514071A1 DE19651514071 DE1514071A DE1514071A1 DE 1514071 A1 DE1514071 A1 DE 1514071A1 DE 19651514071 DE19651514071 DE 19651514071 DE 1514071 A DE1514071 A DE 1514071A DE 1514071 A1 DE1514071 A1 DE 1514071A1
Authority
DE
Germany
Prior art keywords
connections
districts
layer
switching element
switching elements
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19651514071
Other languages
English (en)
Other versions
DE1514071C3 (de
DE1514071B2 (de
Inventor
Lawrence Gregor
Campagna Frank John
Seraphim Donald Philip
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE1514071A1 publication Critical patent/DE1514071A1/de
Publication of DE1514071B2 publication Critical patent/DE1514071B2/de
Application granted granted Critical
Publication of DE1514071C3 publication Critical patent/DE1514071C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02258—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by anodic treatment, e.g. anodic oxidation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N97/00—Electric solid-state thin-film or thick-film devices, not otherwise provided for
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/049—Equivalence and options
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/053—Field effect transistors fets
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/085—Isolated-integrated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/118—Oxide films
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/15—Silicon on sapphire SOS

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Element Separation (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

■ . P 15739/ B 10796 1514071 amtl.Akts-.i
INTERNATIONAL BUSIiTESS MACHINES CORPORATION, Araionk, H. Ϊ. 10504, USA
Halbleiterschaltelement.
Die .Erfindung betrifffc ein Halbleiterschaltelement mit mehreren rasterartig mit Abstand zueinander angeordneten aktiven Schaltelementen und Verbindungen dazwischen, die auf einem isolierenden träger aufgeschichtet sind.
Bei Halbleitersahalteleinenten dieser Art sind die aktiven Schaltelemente, zum Beispiel Transistoren oder dergleichen, und die für die Schaltung erforderlichen Verbindungen, gegebenenfalls mit eingeprägten Widerständen und dergleichen, schichtweise auf einem isolierenden l'räger aufgedampft oder anderweitig schichtweise aufgebaut. Dadurch entsteht ein sehr gedrängt ausgebildetes Halbleiterschaltelement mit unter Umständen sehr vielen aktiven Schaltelementen, Schaltkreisen und dergleichen.
Aufgabe der Erfindung ist es, ein Halbleiterschaltelement dieser Art unter Beibehalt der gedrängten Bauweise so auszugestalten, daü Kopplungskapazitäten zwischen den Verbindungen möglichst vermieden werden. Die Erfindung ist dadurch gekennzeichnet, daß »wischen die aktiven Schaltelemente in einer Ebene mit diesen Schalt-
909820/0665
Α Seite / ' 29.11.65 meine Akte: P 15739/D1O796
amtl. Aktz.:
elementen isolierende Einsätze angeordnet sind.
Durch die isolierenden Einsätze werden nicht nur die aktiven Schaltelemente gegeneinander isoliert, sondern es ist auch die Möglichkeit gegeben, die Yerbindungsleitungen räumlich um die Stärke dieser Einsätze und elektrisch einander zu trennen, beziehungsweise kapazitiv zu entkoppeln.
Die aktiven Schaltelemente haben eine unvermeidbare Stärke. Für die Einsätze ist im Interesse einer möglichst hohen Entkopplung ebenfalls eine gewisse Stärke wünschenswert. Da auf der anderen Seite Halbleiterschaltelemente der infrage stehenden Art plattenförmig ausgebildet werden und aufeinander schichtbar sein sollen, ist eine planparallele Ausgestaltung wünschenswert. Ba nach der Erfindung die Einsätze zwischen den Schaltelementen angeordnet sind, können die Einsätze mit den aktiven Schaltelementen, abgesehen von Verbindungen und dergleichen, eine plane Oberfläche auf der dem" Träger gegenüberliegenden Seite bilden, ohne daß dadurch der mit den Einsätzen angestrebte Zweck beeinträchtigt wird, weil diese wegen der Stärke der aktiven Schaltelemente dann ebenfalls die erforderliche Stärke haben, Ba die andere Seite durch den isolierenden Träger gebildet wird und ohne weiteres planparallel zu der erwähnten Oberfläche ausgebildet werden kann, ist durch diese b-s™ vorzugte Weiterbildung der Erfindung ohne weiteres die Möglichkeit gegeben, das Halbleiterschaltelement nach der Erfindung als planparallele Scheibe auszugestalten, wie dies für die Anwendung wünschenswert ist.
Besonders günstige Verhältnisse hinsichtlich der Entkopplung sind bei der Erfindung erzielbar, wenn untere
909820/0665
BAD ORIGINAL
Seite J 29.11.65. 3 meine Akte: P 15739/D1O796 amtl.Aktz.:
Verbindungen zwischen einem Einsatz und dem Träger und obere Verbindungen auf der dem Träger abgewandten Seite eines Einsatzes vorgesehen sind. Die.Gesamtzahl der für eine Schaltung des HalbleiterschälteleiDentes erforderlichen Verbindungen liegt fest durch die dabei angestrebte Schaltung. Verteilt man diese Verbindungen, auf zwei Ebenen, zwischen denen die isolierenden Einsätze liegen, dann sind die einzelnen Verbindungen bei sonst gleichen Abmessungen hochgradiger entkoppelt. Man kann zudem einzelne Verbindungen, für die eine Kopplung besonders befürchtet wird oder für die eine Kopplung besonders nachteilig ist, auf verschiedenen Seiten eines Einsatzes anordnen und dadurch die gewünschte Entkopplung erzielen, ohne daß es dazu erforderlich ist, die räumlichen Abmessungen des Halbleiterschaltelementes zu vergrößern..
Die Erfindung wird nun anhand der beigefügten Zeichnung näher erläutert. In der Zeichnung zeigt
Figur 1 A in Draufsicht einen Teil eines Ausführungsbeispiels nach der Erfindung,
Figur 1 B den Schnitt B-B aus Figur 1 A1 Figur 1 C den Schnitt C-C aus Figur IA, Figur 1 D die elektrische Schaltung zu Figur 1 A υχΛ
Figur 2 im Schnitt verschiedene Stadien der Herstellung dieses Ausführungsbeispiels.
9 0 9 8 20/0665 SAD original
Seite jt 29.11.65
meine Akte: P 15739/D1O796 amti.Akts.:
In Piguren 1 A, 1 B und 1 C ist ein zusammengefasstes Halbleiterschaltelement nach der Erfindung dargestellt, dessen elektrische Schaltung in Figur 1 D angegeben ist. In den genannten Piguren sind gleiche Teile mit gleichen Bezugsziffern bezeichnet.
Pas Halbleiterschaltelement 1 aus Figur 1 ist scheibenförmig ausgebildet und weist einen Halbleiterkörper 1a aufi, der aus nvonokristallinem, p-typiger» Material besteht, eine orientierte Oberfläche hat und dessen Widerstand verhältnismässig hoch in der Größenordnung von 10 Ohm pro cm liegt. Kit 1b ist eine Schicht aus epitaxifcch gewachsenem n-typigem Halbleitermaterial bezeichnet, dessen Widerstand geringer ist und in der Größenordnung von 1 Ohm pro cm liegt. Der Halbleiterkörper 1a kann als isolierender Tragekörper angesehen werden und aus Glas bestehen. Hit T 1 bis T 4 sind npn-Transistoren bezeichnet, die durch einen Diffusionsproaess in den Bezirken A des Halbleiterschaltelementes aufgebaut sind und funktionell Über dünne metallische leiter, beziehungsweise Widerstände 5, über die Verbindungsbezirke B miteinander verbunden sind. Außerdem sind untere Verbindungsbezirke C vorgesehen, im Bereich derer untere Verbindungen nach einem bestimmten Muster zusammengeschaltet oind. Vorgesehene untere Verbindungen - 5 sind auch durch Diffusion aufgebaut. Wie weiter unten noch näher ausgeführt wird, bestehen die Bezirke A und C aus der Schicht 1b. Über die Verbindungsbezirke B er- . strecken sich dicke Einsätze 7 aus isolierendem Material, Die Einsätze 7 erstrecken sich, wie aus Figur 1 B und IC ersichtlich, bis an die Oberfläche des Halbleiterkörper 1a und isolieren die Verbindungen des Schaltelementes gegeneinander und verhindern auch kapazitive Einwirkungen der auf verschiedenen Seiten der Einsätze ?
909820/066 5
BAD OR!G!MAL
Seite J^V 29.11,65 meine Akte; P 15739/D1O796 amtl.Aktz.:
gelegenen Verbindungen. Außerdem reduzieren sie unerwünschte Kopplungen der verschiedenen Bezirke A über den Halbleiterkörper la.
Die Anordnung nach Figur 11 bis 10 wird in zwei Verfahrensschritten hergestellt. Im ersten Verfahrens-'schritt werden die Einsätze 7 und die Verbindungen 5 aufgebaut sowie die Bezirke A und C festgelegt. In ■dem zweiten Verfahrensschritt werden die Transistoren T 1 bis T 4 mit ihren Verbindungen aufgebaut. Wie aus der Zeichnung ersichtlich, sind die Tranaistoren T 1 bis T 4 vom Typ npn mit je einer Emitterelektrode, einer Basiselektrode und einer ICollekierelektrode im Bereich des betreffenden Bezirks A, Im Anschluß an den ersten Verfahrensschritt wird eine dünne Isolierschicht 9 über dem Halbleiterschaltelement 1 aufgebaut, die bei der Diffusion der Transistoren T 1 bis T 4 als Maske dient. Die isolierschicht 9 kann zum Beispiel eine thermisch aufgebaute Siliziunidioxydsciiicht sein, die hergestellt wird/ indem das Halbleiterelement.1 bei Temperaturen zwischen 950 und 1150 Grad Celsius einer Atmosphäre 'von Sauerstoff, Wasserdampf, Sauerstoff und Wasserdampf oder Kohlendioxyd ausgesetzt wird". Nachdem diese ScMci.t formiert ist ,-■ werden, mit üblichen Fotoverfahren Öffnungen 11 in die Schicht 9 eingeätzt, die für die Verbindungen 13 und 5 erforderlich sind. Hie Verbindungen.13 bestehen aus einem dünnen. IiIm. Wia in den Figuren 1 A und 1 B ersichtlich, besteht eine inverse,UND-Schaltung aus ■fJPranei.storen 'X-S, T2 und '13,- (leren Emitterelektrode über Verbindungen 13a, 13b und 1jje an eine nicht dargestellte Quelle von Eingangesignalexi angeschlossen sind. Die Basiselektroden dieser Tranaistoren T1, T2 und T3 sind über Verbindungen 13d, 13e und 13f"sowie' 5a geschaltet.
9098 20/0 66 5 >
BAD
Seite jf 29.11-65 O meine Akte: P 15739/D1O796 amtl.Aktz.:
Die Basiselektroden sind außerdem über die Verbindung 13g an die Spannungsquelle 15 angeschlossen. Der Verbindung 13g ist ein Widerstand 3 eingeprägt, indem diese Verbindung zum Beispiel aus Tantal aufgedampft ist. Die Kollekterelektroden der Transistoren Ϊ1, T2 und T3 und die Emitterelektrode des Transistors T4 sind über die Verbindungen 15 h, IJ i( 5 t, 5c, 13 j und 13 k zusammengeschlossen. Die Kollekterelektrode des Transistors T 4 ist über die Verbindung 13 1, der ein Widerstand 31 innewohnt, an die Spannungsquelle 15 angeschlossen. Das Ausgangssignal wird über eine Verbindung 13 m an eine Verbrauchervorrichtung, die nicht dargestellt ist, geleitet. Die unten gelegenen Verbindungen, zum Beispiel 5a, 5b und 5c, sind uneingeschränkt verfügbar, so daß hinsichtlich der Schaltung größte Freizügigkeit besteht.
Pur die hier als Beispiel angegebene Schaltung sind löcher 11 in die Isolierschicht 9 eingeätzt. Dies kann über ein fototechnisches Verfahren erfolgen. Durch diese löcher 11 ragen die elektrischen Verbindungen für die Elektroden der Transistoren T1 bis T4. Außerdem dienen einige der löcher 11 zur Durchführung von Verbindungen 13 zu den unten gelegenen Verbindungen 5. Anschließend wird ein dünner Film aus leitendem Material, zum Beispiel aus Aluminium, Molybdän oder dergleichen, auf die Isolierschicht 9 aufgedampft, die sich auch über die Löcher 11 und die dort hindurch ragenden Elektroden und Verbindungen erstreckt. Aus dieser dünnen Schicht weräen dann mit fototechnischen Verfahren durch Portätzen des überflüssigen Materials die Verbindungen 13 hergestellt·. Um dabei dan Widerstand 3 zu bilden, wird die Verbindung 13 g nicht durchgezogen und der Widerstand 3 als dünner PiIm in diese Verbindung eingesetzt.
9 09820/0665
BAD-ORIGINAL
•t Seite ^ . 29.11.65 ' meine Akte: P 15739/D1O796 amtl.Aktz.:
Das Halbleiterschaltelement nach Figur 1 A bis 10 unterscheidet sich wesentlich von Halbleiterschaltelement en nach dem Stande der Technik durch die Einsätze 7. Bei bekannten HalbleiterBchaltelementen sind in den den Bezirken B entsprechenden Bezirken die Oberflächen des Halbleiterschaltelementes unmittelbar mit einer der Isolierschicht 9 entsprechenden Isolierschicht von etwa 5000 Angström Stärke belegt. Hierdurch wird eine unerwünschte Kopplungskapazität hervorgerufen. Nach der Erfindung werden'dagegen ausgewählte Bezirke B vorher ausgeätzt, so daß die Bezirke A , in denen die Elektroden der aktiven Halbleiterschaltelemente untergebracht sind, und die Bezirke C, in denen untere Verbindungen liegen, in verschiedenen Niveaus liegen. In dem Niveau der Bezirke 0 können auch die unteren Verbindungen 5 durch Metallisierungsprozesse wie beschrieben aufgebaut werden. In den Mulden im Bereich der Bezirke B werden die Einsätze 7 aus isolierendem Material vorzugsweise anodisch aufgebaut, so daß vorzugsweise eine plane Oberfläche entsteht. Entsprechend werden die Verbindungen zwischen den aktiven Schaltelementen, also hier den Transistoren T 1 bis T 4,"in den Bezirken B plan aufgebaut. Die dünne Isolierschicht 9, die Über der ganzen Oberfläche des Halbleiterschaltelementes aufgebaut wird, isoliert die Verbindungen im Bereich der Bezirke A und C gegeneinander. Hierdurch ist auch sichergestellt, daß die Kapazität zwischen den oben gelegenen Verbindungen 13 und den unten gelegenen Verbindungen 5 minimal ist.
Ein bevorzugtes Herstellungsverfahren von Halbleiterschal telementen nach der Erfindung wird anhand der Figuren 2 A bis 2 H erläutert« Dabei werden bekannte und übliche
9 09820/0665
Seite ff 29.11.65
meine Aktet P 15739/^10796 amti.Akte.«
(Techniken verwendet. Duroh das zu beschreibende derßtellungöveriahren wird ein Halbleiterechftltelement erzeugt» bei dem die BeBirke 0 und die den Beiittkeh A au» Figur 1 entsprechenden Bezirke H mit der pitaxischen Schicht.1 b in·einer Ebene abschließen, .
Gemäß Figur 2 λ wird ein p-typiger Halbleiterkörper 1 a einer Silikontetrachloridatmosphäre (SiOl^) und einem Trägergas, zum Beispiel Wasserstoff.(H2), einer Temperatur im Bereioh zwischen 1100 und 1250 Grad Celsius ausgesetzt, so daß sich eine p-typige epitaxische Schicht 1 b in der Stärke von etwa 10 Micron bilden kann. Anschließend wird eine Schicht 17 aus negativem Fotowiderstand einat er ial Über der epitaxiechen Schicht 1 b aufgebaut und tfotolytisch durch ein programmiertes Partikelchenbombardement Öder duroh maskenloBe Entwicklung zu einer Maske verformt, die gegen Jtteflttesigkeiten widerstandsfähig ..ist. Diese verbleibende Maske erstreckt sich in den Bezirken R .über die epitaxieehe Schicht 1b, während die BeBirke B frei liegen. Anschließend wird die epitaxische Schicht 1 b selektiv geätzt, zum Beispiel durch eine Lösung aus Salpetersäure (HjRO5), Fluorsäure (HF) und Essigsäure (HO2H-O2) im Mischungsverhältnis 5 $ 2 t 1. Vorzugsweise wird die epitaxische Schicht 1 bj bo tief geätzt, daß die darunter liegende Oberfläche des Halbleiterkörpers 1 a, wie aus Figur 2 B ersichtlich> dort völlig frei liegt. Hierdurch ist eine maximale Isolation zwischen den Bezirken B erzielbar, da die betreffenden Bezirke nur über den hoch isolierenden Halbleiterkörper 1 a verbunden sind. Die Transistoren, die in den Bezirken A durch Diffusion aufgebaut werden, werden auf diese'Weise isoliert. Eine weitere Isolation entsteht
9 0.9820/0 66 5
Seite tf 29,11.65
meine Akteι P 15739/3)10796 aiotlUAktz.*
bei jedem Transistor durcli die pn-Verbindung swieoaen der n-typigen Kollekterelektrode und der p-typigen Diffusion im Bezirk A, Wenn die Säuremaske 17» wie in Figur 2 C dargestellt, entfernt ist, dann bleiben die Bezirke R, die aus der epitaxischen Schicht 1 b gebildet werden, mit gleichem Höhenniveau stehen und dazwischen liegen Vertiefungen, die sich durch die ganze epitaxi-Behe Schicht 1 b erstrecken und den Bezirken B entsprechen.
Wenn untere Verbindungen 5 zwischen den Bezirken R, entsprechend den Bezirken C aus Figur 1 A und 1 C vorgesehen sind, wird ein VerfahrensSchritt nach Figur 2 D vollzogen. Zwischen den Bezirken R, die den Bezirken A aus Figur 1 A und 1 B entsprechen, sind solche unten gelegenen Verbindungen 5 nicht erforderlich. Wo keine unten gelegene Verbindungen 5 vorgesehen sind, gibt es gemäß Figur 2 C nur Bezirke R, die den Bezirken A entsprechen und auf einem Höhenniveau liegen. Gemäß Figur 2 D wird eine dünne Oxydschicht 19 genetisch aufgebracht, die etwa 10,000 Angstrom stark ist. Zu diesem Zweck wird das Halbleitersehaltelement 1 gemäß Figur 2 C einer Wasserdampfatmosphäre bei etwa 1,000 Grad Celsius für mehrere Stunden ausgesetzt. Die Stärke der epitaxischen, Schicht 1 b geht dabei· durch den Öxydationsprozess etwas zurück, weil Material aus der epitaxischen Schicht 1b in di§ Oxidschicht 19 wandert. Mit 21 ist eine Öffnung bezeichnet. Für jede der unten gelegenen Verbindungen 5" ist eine solche öffnung 21 vorgesehen. Sie wird.in die Oxydsehieht 19 durch bekannte fototechniken eingeätzt. Jede.der Öffnungen 21 erstreckt sich bis in den OberfläehenbelriBiQh der benachbarten Bezirke R. Die Anordnung
Ο 18IQ/0 68
Seite yf 29.11.65 /0 meine Akte» P 15739/2)1079$ amtl.Aktz.:
gemäß Figur 2 D wird dann einer Atmosphäre von Phoephqrpentoxyd (PgOc) bei einer Temperatur von etwa 1050 Grad Celsius ausgesetzt. Dabei werden die unten gelegenen Verbindungen 5 aufgebaut. Anschließend wird die dünne Schicht 19 abgezogen.
In den folgenden Verfahrensschritten, entsprechend den Figuren 2 E bis 2 H, werden die Einsätze 7 in den Ausnehmungen der Bezirke B aufgebaut. Gemäß Figur 2 E werden diese Materialien anodisch aufgebracht, wie es zum Beispiel in einem Aufsatz unter dem Titel "Anodic. Formation of Oxide Films on Silicon", Verfasser P.F. Schmidt et al veröffentlicht in Journal of the Electrochemical Society, April 1957, auf Seite 230 bis 236ι beschrieben ist. Bei einem solchen Verfahren wird die Anordnung in Schwefelsäure (H2SO4) eingetaucht, und es wird eine Spannung in der Größenordnung von 200 bis 300 Volt an die Anordnung und eine geeignete Kathode, die zum Beispiel aus Platin bestehen kann, gelegt. Hydradisierte Sulfationen (SO4 ) werden aus dem Elektrolyt an die Oberfläche, an der der Aufbau stattfinden soll, gezogen. Sort findet eine Reaktion statt, so daß sich eine Schicht von Siliziumdioxyd bildet. Dieser Prozess wird solange fortgesetzt, bis die in Figur 2 E bis 2 G mit 7 bezeichnete Schicht so stark aufgebaut ist, das sie die Ausnehmungen im Bereich der Bezirke B voll ausfüllen kann. Die Stärke der epitaxischen §pjhicht 1 b und der imten gelegenen Verbindungen 5 wird dabei etwas verringert, da oberflächliche Materialien be.i der Formation der Schicht 7 in diese wandern. Gemäß Figur 2 F und 2 G werden die Teile der Schicht 7, die ttjigj? die Bezirke S hinausragen, mit konvention§llen fptawi$eistfindsv§rfahren entfernt* Gfemäß Figur 2 F wird
. Seite jf 29.11.65 meine Akte« P 15739/D1O796 amtl.Aktz.i
eine Eweite dünne Schicht 25 aus negativem Fotowideretjiiidematerial Ufoer der Schicht 7 geformt und im Bereich der BeBirke B, aber nicht vollständig Übereinstimmend mit den Bezirken B, freigelegt. Die Bohiohb ß5 bleibt an den Rändern der-Bezirke B noch stehen* um öpäter eine plane Struktur eu erzielen, wie dies weiter unten noch dargelegt wird* Die Schicht 25 wird dann entwickelt» und die Anordnung wird einer geeigneten A*tzflUesigkeit ausgesetzt, eo daß, wie aus Figur 2 ö ersichtlich, im Bereich der Bezirke R die Schicht ? fortgeätzt wird.
Ein schmaler Streifen 29 der Schicht 7 bleibt dabei oberhalb der Bezirke R stehen. Auf diese Weise ist sichergestellt, daß beim Ätzen nicht feile der Schicht entfernt werden, die unterhalb der endgültigen planen Oberfläche der Anordnung liegen. Wenn zum Beispiel die Schicht 25 auch die Streifen 29 freigegeben hätte, dann hätte die Ätzung auch in den Bereich der Kanten der Bezirke R vorstöseen können. Die Schicht 25 wird,dann entfernt» und anschließend wird die Oberfläche mechanisch geläppt und chemisch.poliert, zum Beispiel durch Eintauchen in Natronlauge (NaOH). Dabei werden die Streifen 29 der Schicht 7 entfernt, und es entsteht die plane Oberfläche äua Figur 2 M. Zuletzt wird dann eine dünne Oxydschicht 9 gemäß Figur 1 A über den Bezirken R und den dazwischen liegenden Einsätzen 7 aufgebaut. Diese Oxydschioht 9, kann während der Diffusion und Metallisation der monoIytischen Struktur nach . Figur 1 a als Maske dienen.
9 0 9 8 2 0/0865 \ η c
Jjjl·
meine Akte: P 15739/D1O796 aintl.Aktz.i
Cw-
Die nach der« Erfindung Torgesehenen Einsätze 7 können auf diese Weise geformt werden. Im Bereich der Bezirke A können die 'aktiven Schaltelemente, wie- zum Beispiel Transistoren, entsprechend aufgebaut werden. Durch die Einsätze 7 wird, wie bereits ausgeführt, ein vollkommen planer Aufbau ermöglicht bei gleichzeitiger Vermeidung von Schaltkapazitäten. Außerdem sind durch die Erfindung in vorteilhafter Weise die unten liegenden Verbindungen verfügbar.
909820/066 5

Claims (5)

A N S FR tt ■ 0 H E
1. Halbleiterschaltelement mit mehrerenv rasterartig mit Abstand zueinander angeordneten aktiven Schaltelementen und Verbindungen dazwischen, die auf einem isolierenden Träger aufgeschichtet sind, dadurch gekennzeichnet, daß zwischen die aktiven Schaltelemente (T) in einer Ebene mit diesen Schaltelementen isolierende Einsätze (7) angeordnet sind.
2» Halbleiterschaltelement nach Anspruch 1, dadurch gekennzeichnet, daß die aktiven Schaltelemente (-T) und die Einsätze (7), abgesehen von Verbindungen (5, 13), auf der dem Träger (1a) abgekehrten Seite eine plane Oberfläche bilden.
3. Halbleiterschaltelement nach Anspruch V und/oder 2, dadurch gekennzeichnet, daß untere Verbindungen (.5) zwischen einem Einsatz (7) und dem Träger (1a) und obere Verbindungen (13) auf der dem Träger abgewandten Seite eines Einsatzes vorgesehen sind.
4· Halbleiterschaltelement nach Anspruch 3.» dadurch gekennzeichnet, daiS die unteren Verbindungen (5)im Bereich von Bezirken (C) miteinander verbunden sind, die rasterartig zwischen"den aktiven Schaltelementen (T) verteilt angeordnet sind und in den Einsätzen (7)
9 0 9 8 2 0/0665
Seite / 29.11.65 meine Akte ϊ P15739/10796'; amtl.Aktz.s i
ausgespart sind.
5. Halbleitersehaltelement nach Anspruch 4» dadurch gekennzeichnet, daß die unteren Verbindungen (5) int Bereich der Bezirke (G) auf der dem Träger (Ta) abgekehrten Oberfläche geführt und dort elektrisch miteinander verbunden sind.
90 98 2 0/066 5
DE19651514071 1964-12-24 1965-12-03 Integrierte Halbleiterschaltung Expired DE1514071C3 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US421029A US3354360A (en) 1964-12-24 1964-12-24 Integrated circuits with active elements isolated by insulating material
US42102964 1964-12-24
DEJ0029511 1965-12-03

Publications (3)

Publication Number Publication Date
DE1514071A1 true DE1514071A1 (de) 1969-05-14
DE1514071B2 DE1514071B2 (de) 1974-07-04
DE1514071C3 DE1514071C3 (de) 1976-08-12

Family

ID=

Also Published As

Publication number Publication date
US3354360A (en) 1967-11-21
DE1514071B2 (de) 1974-07-04
GB1095413A (de)
CA948329A (en) 1974-05-28

Similar Documents

Publication Publication Date Title
DE2217538C3 (de) Verfahren zur Herstellung von Zwischenverbindungen in einer Halbleiteranordnung
DE2841467C2 (de) Programmierbarer Festwertspeicher
DE1514818C3 (de)
DE1614283C3 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE1930669C2 (de) Verfahren zur Herstellung einer integrierten Halbleiterschaltung
DE1764281C3 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE2729171C2 (de) Verfahren zur Herstellung einer integrierten Schaltung
DE2611158A1 (de) Verfahren zum herstellen von oeffnungen in siliciumkoerpern
DE1266406B (de) Verfahren zum Herstellen mechanisch halternder und elektrisch leitender Anschluesse an kleinen Plaettchen, insbesondere an Halbleiterplaettchen
DE1196296B (de) Mikrominiaturisierte, integrierte Halbleiterschaltungsanordnung und Verfahren zu ihrer Herstellung
DE1764378C3 (de) Integrierte Randschichtdiodenmatrix und Verfahren zu ihrer Herstellung
DE2920108A1 (de) Halbleiteranordnung mit einer anzahl in reihe geschalteter photoempfindlicher zellen
DE2823973A1 (de) Verfahren zur herstellung eines halbleiters und nach diesem verfahren hergestellter halbleiter
DE2340142B2 (de) Verfahren zur massenproduktion von halbleiteranordnungen mit hoher durchbruchspannung
DE1946302A1 (de) Integrierte Halbleiterschaltung
DE1614219A1 (de) Feldeffekttransistor mit isolierter Torelektrode
DE1514071A1 (de) Halbleiterschaltelement
DE2236510A1 (de) Monolithisch integrierbare speicherzelle
DE2403816B2 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE7130637U (de) Halbleiteranordnung auf einem halbleitertraeger
DE1514071C3 (de) Integrierte Halbleiterschaltung
DE2105164C2 (de) Halbleiterbauelement mit Basis- und Emitterzone und Widerstandsschicht und Verfahren zu seiner Herstellung
DE1614146B2 (de) Verfahren zum entfernen von unerwuenschten alkaliionen aus einer isolierenden schicht
DE2450902A1 (de) Elektrische durchfuehrungsleiter in halbleitervorrichtungen
DE2153889C3 (de) Beam-lead-Halbleiterbauelement und Verfahren zu seiner Herstellung

Legal Events

Date Code Title Description
SH Request for examination between 03.10.1968 and 22.04.1971
C3 Grant after two publication steps (3rd publication)
E77 Valid patent as to the heymanns-index 1977
8339 Ceased/non-payment of the annual fee