DE1499254C3 - Schaltung zur übertragung von digitalen Daten zwischen dem Hauptspeicher eines Rechenautomaten und zahlreichen peripheren Geräten mit einer Prioritätssteuerung - Google Patents

Description

Die Erfindung betrifft eine Schaltung zur Übertragung von digitalen Daten zwischen dem Hauptspeicher eines Rechenautomaten und zahlreichen peripheren Geräten, denen je ein Matrixelement mit einem Flipflop zugeordnet ist, das von einem den Zugriff zum Hauptspeicher ankündigenden Signal setzbar ist und im gesetzten Zustand Rufsignale an eine Prioritätssteuerung abgibt, wobei der Platz jedes Matrixelementes in der Matrix eine Prioritätsstufe des ihm zugeordneten, peripheren Gerätes festlegt.

Es ist eine Steuereinheit für einen digitalen Rechenautomaten mit einer Matrix aus 100 Flipflops bekannt, die in zehn Zeilen und zehn Spalten angeordnet sind und in Abhängigkeit von einem aus dem zugehörigen, peripheren Gerät kommenden Schaltsignal gesetzt werden können. Die übliche Funktion dieser Flipflops besteht darin, dem Rechenautomaten Kenntnis zu geben, daß ein peripheres Gerät, z. B. eine Bandeinheit, zu dem Hauptspeicher des Rechen-

5 6

automaten Zugang wünscht, um eine Gruppe von der in einer Reihe angeordneten Bandgeräte von Daten aus diesem herauszuholen oder in ihm zu spei- einem Drehschalter, der auch als Ringtaster arbeiten ehern. Die spezielle Aufgabe, die jedes Flipflop über- kann, bezüglich des von einigen Flipflops erzeugten nimmt, liegt darin, bloß die Tatsache festzuhalten, Rufsignals abgefühlt werden, wobei festgelegt ist, daß daß es gesetzt worden ist, und eine Auswertevorrich- 5 die Priorität vom Flipflop des ersten Bandgerätes der tung über diese Tatsache zu informieren. Die Flip- Reihe aus beim Weiterschalten zum benachbarten flops sind nacheinander abtastbar, damit festgestellt Flipflop um jeweils eine Stufe abnehmen soll. Sobald werden kann, welches Flipflop gesetzt worden ist. bei diesem Abtastvorgang das erste, ein Rufsignal Durch den Platz des einzelnen Flipflöps in einer sol- abgebende Flipflop vom Drehschalter erreicht wird, chen Abtastfolge wird die Prioritätsstufe des dem 10 wird er stillgesetzt und verbindet dabei mit Hilfe Flipflop zugeordneten, peripheren Gerätes festgelegt. seines weiteren, parallellaufenden Schaltarmes die Falls ein oder mehrere Flipflops in der Matrix von 48 Ein-/Ausgangsklemmen des Schieberegisters mit ihrem zugehörigen Gerät gesetzt sind, geben sie über dem Hauptspeicher des Rechenautomaten, dem zu-. ein UND- und ODER-Glied ein Rufsignal ab, wel- sätzlich auf einer gesonderten Bahn die Adresse desches einem außerhalb der Matrix liegenden Flipflop i₅ jenigen Bandgerätes übermittelt wird, dessen Flipflop zugeführt wird, das alle zwischen den übrigen Flip- gerade das ertastete Rufsignal abgibt, das also mit flops der Matrix und dem gemeinsamen ODER-Glied der höchsten Priorität ruft.

liegenden UND-Glieder sperrt, damit anschließend Diese bekannte Anordnung arbeitet nur so lange

keine weiteren gesetzten Flipflops wirksam werden zufriedenstellend, wie die Anzahl der peripheren können. Von dem außerhalb der Matrix liegenden, 20 Geräte, die mit dem Hauptspeicher Informationen umgeschalteten Flipflop wird außerdem über ein austauschen können, relativ gering bleibt. Mit einer UND-Glied und ein weiteres Flipflop ein Ringtaster zunehmenden Zahl der zur Ermittlung des mit der in Gang gesetzt, der die in je einer Spalte der Matrix höchsten Priorität rufenden peripheren Gerätes abliegenden Flipflops der Reihe nach in Richtung der zutastenden Flipflops vergrößert sich nämlich die abnehmenden Prioritätsstufe daraufhin untersucht, 25 Abtastzeitspanne, die der Ringtaster benötigt, um, im ob unter ihnen ein Flipflop gesetzt ist. Sobald eine Durchschnitt gesehen, das erste, ein Rufsignal abGruppe, die ein gesetztes Flipflop enthält, abgetastet gebende Flipflop ausfindig zu machen,
wird, wird vom gemeinsamen ODER-Glied ein wei- Aus der deutschen Auslegeschrift 1 152 837 ist eine

teres Rufsignal abgegeben, das den Ringtaster an Anordnung bekannt, bei der ebenfalls mehrere peridieser Flipflopgruppe festsetzt und einen weiteren 30 phere Geräte gemeinsam mit je einem ihnen zuge-Ringtaster einschaltet, der die in je einer Zeile der ordneten Hilfsspeicher geringer Kapazität in einer Matrix liegenden Flipflopgruppen der Reihe nach in Reihe nebeneinander zwischen zwei Sammelschienen Richtung der abnehmenden Prioritätsstufe daraufhin angeordnet sind, die zum Ein- bzw. Ausgang des prüft, ob sie das gesetzte Flipflop enthalten. Sobald Hauptspeichers laufen. Es ist vorgesehen, die Inforeine Gruppe, zu der das gesetzte Flipflop gehört, ab- 35 mationen zwiscehn den einzelnen Hilfsspeichern und getastet wird, wird vom ODER-Glied ein drittes Ruf- dem Hauptspeicher schnell, also normalerweise parsignal abgegeben, von dem die Adresse des gesetzten allel und zwischen dem jeweiligen Hilfsspeicher und Flipflops, dessen zugehöriges, peripheres Gerät folg- dem ihm zugeordneten peripheren Gerät langsam zu Hch die höchste Prioritätsstufe aufweist, von den bei- übertragen. Während die genannte Übertragung zum den nunmehr festgesetzten Ringtastern in ein Feld- 40 und vom Hauptspeicher stattfindet, können andere register eingelassen wird (britische Patentschrift Informationen zwischen den an der Übertragung 957 834). nicht beteiligten Hilfsspeichern und deren peripheren

Mit dieser bekannten Steuereinheit wird lediglich Geräten gleichzeitig langsam übermittelt werden. Von eine Adresse des peripheren Gerätes mit der höchsten jedem Hilfsspeicher ist eine Leitung zu einer mit Prioritätsstufe ermittelt. Der Nachteil besteht jedoch 45 logischen Schalt- und Verknüpfungsgliedern bestückdarin, daß die Steuereinheit entsprechend ihrem Er- ten Prioritätssteuerung geführt, die entsprechend dem mittlungsergebnis nicht die Übertragung der digitalen mit der höchsten Priorität rufenden Hilfsspeicher an Daten zwischen dem peripheren Gerät mit der hoch- diesen ein Schaltsignal zurückgibt, von dem ein am sten Dringlichkeitsstufe und dem Hauptspeicher ein- Ausgang des HilfsSpeichers liegender elektronischer leiten kann. 50 Schalter geöffnet wird, der dann eine Datenübertra-

Bei dem Gegenstand der deutschen Auslegeschrift gung zwischen diesem und dem Hauptspeicher er-1 163 579 sind vier Bandgeräte als periphere Geräte möglicht, während alle anderen Hilfsspeicher vom nebeneinander in einer Reihe angeordnet, die je mit Hauptspeicher abgetrennt bleiben,
einem Schieberegister versehen sind, das insgesamt Obgleich diese bekannte Prioritätssteuerung gegen-

48 Bitplätze aufweist. Dieses Schieberegister arbeitet 55 über der zuvor erläuterten durch den Fortfall des in Abhängigkeit vom Lese- bzw. Schreibvorgang als Ringtasters den Vorteil einer erhöhten Ermittlungs-Serien-Parallel- bzw. Parallel-Serien-Umsetzer; denn geschwindigkeit des mit höchster Priorität rufenden das Bandgerät kann nur Wörter aus 6 Bits verarbei- Hilfsspeichers besitzt, hat man doch zugeben müssen, ten, während die Ein-/Ausgabe in den bzw. vom daß sich die Anzahl der in einer Reihe angeordneten Hauptspeicher des Rechenautomaten parallel mit acht 60 peripheren Geräte und Hilfsspeicher bei dieser Art solchen Wörtern zugleich vorgenommen wird. So- Prioritätssteuerung nicht beliebig steigern läßt. Beibald beim Lesevorgang alle Bitplätze des Schiebe- spielsweise benötigt sie im Fall von 60 peripheren registers mit den zu übertragenden Informationen Geräten mit dem zugehörigen Hilfsspeicher 59 Kogefüllt sind, wird ein dem Schieberegister zugeord- inzidenzschaltungen, also UND-Glieder, bei denen netes Flipflop eingeschaltet, das ein einziges Ruf- 65 die Zahl der Eingangsklemmen von UND-Glied zu signal abgibt. Die Prioritätsstufe dieses Flipflops bzw. UND-Glied, ausgehend von der niedrigsten, also des im zugeordneten Bandgerätes ist dadurch fest- zwei, schrittweise um Eins bis zur Zahl 60 zunimmt, gelegt, daß die Flipflops der Reihe nach entsprechend UND-Glieder mit etwa 60 Eingangsklemmen sind

aber wegen der Sperrwiderstände ihrer Gleichrichter schlecht anwendbar. Zwar läßt sich ein solches UND-Glied in mehrere eine kleinere Anzahl Eingangsklemmen aufweisende UND-Glieder zerlegen; dann werden jedoch zusätzlich Regenerationsstufen benötigt, die den Aufbau der gesamten Prioritätssteuerung sehr verwickelt gestalten.

In der deutschen Patentschrift 1 152 837 ist eine weitere Prioritätssteuerung erläutert, in der zuerst ermittelt wird, welche Gruppe Hilfsspeicher von mehreren Gruppen, die sämtlich in Form einer Matrix angeordnet sein können, ein oder mehrere Rufsignale von höherer Priorität als die übrigen Gruppen abgibt, und in der dann das Ergebnis dieser Ermittlung als ein diese Gruppe Hilfsspeicher markierendes ¹S Signal in einen speichernden Codierer gelangt, in dem das Signal vorübergehend festgehalten wird. Falls innerhalb dieser Gruppe mehrere Hilfsspeicher gleichzeitig rufen, wird anschließend noch der mit der höchsten Priorität innerhalb dieser Gruppe rufende Hilfsspeicher ermittelt, zu dem ein einziges Wahlsignal zurückgeleitet wird, wobei der Codierer zurückgestellt wird.

Obgleich durch die aufeinanderfolgende Ermittlung der ranghöchsten Gruppe Hilfsspeicher und dann des ^a5 ranghöchsten Hilfsspeichers innerhalb der zuvor ermittelten Gruppe der Nachteil einer Anwendung von UND-Gliedern mit mehr als 50 Eingangsklemmen umgangen wird, wird doch zugegeben, daß mit 64 HilfsSpeichern oder, was dasselbe bedeutet, mit 64 peripheren Geräten eine oberste Grenze in der Praxis dieser Anordnungen erreicht zu sein scheint.

Der Erfindung liegt somit die Aufgabe zugrunde, die Leistungsfähigkeit einer Anordnung erheblich zu steigern, von der die Übertragung von Informationen zwischen dem Hauptspeicher und dem peripheren Gerät, dem unter zahlreichen solchen Geräten die höchste Prioritätsstufe zugeordnet ist, mit einer Serien-Parallel- bzw. Parallel-Serien-Umsetzung in Gang gesetzt wird.

Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß vom Matrixelement, das einen ans periphere Gerät angeschlossenen Serien-Parallel-Umsetzer bzw. Parallel-Serien-Umsetzer mit mindestens einem Register enthält, nach Füllung bzw. Entleerung ⁴S des letzeren gleichzeitig zwei Rufsignale des Flipflops an die Prioritätssteuerung abgebbar sind und daß von der Prioritätssteuerung entsprechend den beiden empfangenen Rufsignalen ein Speicherrufsignal an den Hauptspeicher und gleichzeitig an das mit der höchsten Priorität rufende Matrixelement zwei Wahlsignale als Koordinatensignale zurückführbar sind, von denen mehrere parallele Verknüpfungsglieder unter Ingangsetzung der parallelen Datenübertragung zwischen dem Hauptspeicher und dem Umsetzer einschaltbar sind.

Die wesentliche technische Bedeutung dieser Anordnung ist darin zu sehen, daß die Prioritätssteuerung im Zusammenwirken mit den Matrixelementen an das mit der höchsten Priorität rufende Matrixelement zwei Koordinatensignale liefert, die die Datenübertragung in bzw. aus dem Hauptspeicher auslösen. Durch dieses Zusammenwirken werden von einer Gruppe Matrixelemente gewisse Funktionen, nämlich die Ausgabe der Nachricht, übernommen, ⁶S daß sich unter ihnen das mit der höchsten Priorität rufende Matrixelement befindet. Die Übernahme solcher Funktionen durch die Matrixelemente bedingt eine Vereinfachung des Aufbaues der Prioritätssteuerung, so daß diese ohne Schwierigkeit so ausgebildet werden kann, daß unter Hunderten von peripheren Geräten das gerade mit höchster Priorität zur Datenübertragung mit dem Hauptspeicher selbsttätig ausgewählt werden kann.

Ausführungsbeispiele der Erfindung sind in der Zeichnung dargestellt und werden im folgenden näher erläutert. Es stellt dar

F i g. 1 ein Blockschaltbild der Anordnung zur Übertragung von digitalen Daten zwischen dem Hauptspeicher eines Rechenautomaten und mehreren peripheren Geräten,

F i g. 2 ein Blockschaltbild mit mehreren Matrixelementen für die Eingabe, in dem die Schaltung an einem Matrixpunkt ausführlich dargestellt ist,

F i g. 3 ein Blockschaltbild der Prioritätssteuerung,

F i g. 4 das Zeilen- und Spaltenwahlnetzwerk der Prioritätssteuerung im Zusammenwirken mit den Elementen einer Matrix,

F i g. 5 ein Blockschaltbild mit mehreren Matrixelementen für die Datenausgabe, in dem die Schaltung an einem Matrixpunkt ausführlich wiedergegeben ist, und

F i g. 6 und 7 Blockschaltbilder einer weiteren Ausführungsform von Matrixelementen für die Eingabe bzw. Ausgabe, in denen die Schaltung eines Matrixelementes ausführlich angegeben ist.

Die Anordnung zur Übertragung von digitalen Daten besteht gemäß F i g. 1 aus Prioritätssteuerungen 49 und zahlreichen Matrixelementen 30 bzw. 258 für die Ein- bzw. Ausgabe, die je an ein Telefonie- oder Telegraphiedaten lieferndes, peripheres Gerät 34 angeschlossen sind. Von einer Prioritätssteuerung 49 können zahlreiche, z. B. 64 Matrixelemente 30 und 258 bedient werden; die Prioritätssteuerung 49 übt auf die Übertragung der Daten zwischen den Matrixelementen und dem Eingabe- bzw. Ausgabekanal des Hauptspeichers 2 eines Rechenautomaten einen wesentlichen Einfluß aus. Außerdem enthalten die Matrixelemente 30 und 258 Vorrichtungen, über die die Daten zwischen dem peripheren Gerät 34 und dem Hauptspeicher 2 laufen. Zum Ingang- und Stillsetzen dieser Vorrichtungen müssen entweder Start- und Stopbits angewendet oder hintereinander zwei synchronisierende Zeichen empfangen werden.

Nun sei die Datenausgabe beträchtet, bei der die Daten über die Ausgabeleitungen des Hauptspeichers 2 mit Hilfe der Prioritätssteuerung 49 und der Matrixelemente 258 zu den peripheren Geräten 34 gelangen. Zuerst wird ein Befehl gesendet, der aus einem Funktionswort EFW besteht, das von einem Funktionssignal EF begleitet ist, das ein Matrixelement 258 anweist, zum Senden überzugehen. Dieses Matrixelement 258 bietet der Prioritätssteuerung 49 ein primäres Rufsignal PR zur Wahl der Zeile und ein sekundäres Rufsignal SR zur Wahl der Spalte an, die dann das Matrixelement 258 mit der größten Priorität festlegt und ein Signal ODR zwecks Aufforderung zur Datenausgabe zum Hauptspeicher 2 hin abgibt. Nach dem Empfang der Daten und eines Bestätigungssignals OA aus dem Hauptspeicher 2 werden die Rufsignale dieses Matrixelementes 258 beendet. Dieses Verfahren wiederholt sich (wenn man von dem Funktionssignal EF absieht), bis die Matrixelemente 258 ein Bit EOT aufnehmen, das das Ende der Ausgabe angibt.

Nun sei die Dateneingabe betrachtet. Das Matrix-

509686/395

element 30 für die Eingabe bietet beim Empfang eines . Zeichens aus dem peripheren Gerät 34 der Prioritätssteuerung 49 das primäre Rufsignal PR an, die dann das Matrixelement 30 mit der größten Priorität festlegt und ein Signal IDR zwecks Mitteilung der Eingabe an den Hauptspeicher 2 sendet. Das Matrixelement 30 unterbricht beim Empfang eines Bestätigungssignals IA aus dem Hauptspeicher 2 sein Rufsignal. Dieses Signal IA bedeutet, daß der Rechenautomat die Daten angenommen hat. Dieses Verfahren wird so lange wiederholt, wie die Matrixelemente 30 gültige Daten empfangen. Dem Empfang des ersten Zeichens können auch noch zwei hintereinander erscheinende synchronisierende Zeichen aus dem peripheren Gerät 34 vorausgehen. In diesem Fall sendet der Hauptspeicher 2 schließlich einen Funktionsbefehl an das Matrixelement, der es unterrichtet, daß es auf eine Synchronisierung warten soll. Diese Funktion beendet die Eingabe.

Zum Hauptspeicher 2 führen η Eingabe- bzw. Ausgabekar.äle, deren anderes Ende mit der Prioritätssteuerung 49 verbunden ist, die festlegt, welches Matrixelement 30 bzw. 258 die größte Priorität besitzt und unter den anderen ausgewählt wird. Im Eingabebzw. Ausgabekanal liegt ein Abtaster oder Wähler 14, der über je eine Leitung mit der Prioritätssteuerung 49 verbunden ist. Jeder Prioritätssteuerung sind zahlreiche Matrixelemente 30, 258 zugeordnet, die in 8 Zeilen und S Spalten angeordnet sind. Alle Matrixelemente sind an je ein peripheres Telefonie- und/ oder Telegrafiegerät 34 angeschlossen, was zur Vereinfachung der Figur nur neben den Matrixelernentcn der Zeile 7 dargestellt ist.

Γη Fig. 2 sind 32 Matrixelemente 30 als Blöcke 30', 30" bis 30" dargestellt. Sie arbeiten bei der Eingabe asynchron mit geringer Geschwindigkeit, so daß Start- und Stopbits benötigt werden. Somit gehört zu den in einer Leitung 182 der Reihe nach hereinkommenden Daten ein Startbit, das durch ein ODER-Glied 10 hindurchgeht, welches einen Taktgeber 12 mit zwei Phasen in Gang setzt. Von der zweiten Ausgangsklemme Φ2 des Taktgebers 12 wird ein Taktpuls über eine Leitung 16 einem UND-Glied 18 zugeführt, das einen Datenimpuls zu einem Abschnitt 22 eines Schieberegisters 20 hindurchläßt. Wenn dieser Impuls eine gültige Größe besitzt, wird die Stufe 07 gesetzt, deren Ausgangssignal über eine Leitung 28 ein Flipflop 31 setzt, das ein Signal durch das ODER-Glied 10 zum Taktgeber 12 hindurchläßt, der dann so lange in Betrieb gehalten wird, bis ein Stopbit empfangen wird.

Bei der nachfolgenden Phase Φ1 wird dieser Impuls von der Stufe 07 des Registerabschnittes 22 aus in die Stufe 07 eines Registerabschnittes 24 eingelassen. Bei der nächsten Phase Φ2 des Taktgebers wird wieder ein Bit der einzugebenden Daten in die erste Stufe 07 des ersten Registerabschnittes 22 eingeschoben. Ebenfalls werden zugleich alle Bits des zweiten Registerabschnittes 24 zur nächsten Stufe des ersten Registerabschnittes 22 geschoben. Dieser Vorgang dauert so lange an, bis das Startbit aus einer Stufe 0' des Registerabschnittes 22 über eine Leitung 32 austritt. Dieses Startbit geht bei der Phase Φ 2 des Taktgebers 12 durch ein UND-Glied 35 hindurch und setzt ein Flipflop 36. Das von diesem Flipflop 36 über eine Leitung 38 abgegebene Rufsignal PR läuft durch ein NICHT-Glied 40 und durch ein sich anschließendes Kabel 44 zu einem Zeilenwahlnetzwerk 48 der Prioritätssteuerung49 (Fig. 3) hindurch, das die Zeile der Matrix mit der höchsten Priorität festsetzt. Es gibt dann über eine Leitung 52 ein primäres Wahlsignal PS zu allen Matrixelementen dieser gewählten Zeile zurück. Dieses Wahlsignal PS läuft zu UND-Gliedern 42 und 56 (F i g. 2). Da gleichzeitig in das UND-Glied 42 das Rufsignal PR und das primäre Wahlsignal PS eintreten, wird über eine Leitung 46 ein sekundäres Rufsignal SR zu einem Spaltenwahlnetzwerk 50 der Prioritätssteuerung 49 gesendet. Somit können alle Matrixelemente der gewählten Zeile gleichzeitig die sekundären Rufsignale SR zum Spaltenwahlnetzwerk 50 übertragen. Dieses legt fest, welches Matrixelement in der gewählten Zeile die größte Priorität hat, und gibt ein sekundäres Wahlsignal SS über eine Leitung 54 allein zu dem speziellen Matrixelement zurück, an dem das primäre und sekundäre Wahlsignal PS und SS dann kombiniert werden, so daß von dem UND-Glied 56 aus übsr eine Leitung 58 ein Signal abgegeben werden kann, das verstärkende Verknüpfungsglieder 26 öffnet, von denen die Daten aus dem ersten Registerabschnitt 22 über eine Leitung 60 zum Hauptspeicher 2 hindurchgelasscn werden. Dieselben Impulse, die das Flipflop 36 setzen, gehen über eine Leitung 66 zum Flipflop 31 hindurch und löschen dieses, wodurch der Betrieb des Taktgebers unterbrochen wird. Der Hauptspeicher 2 gibt ein Eingabebestätigungssignal IA über eine Leitung 62 zurück, sobald er die ihm dars;ebote- ;:en Daten geprüft hat. Dieses Signal IA wird mit dem Ausgangssignal des UND-Gliedes 56 in einem UND-CHcd 64 kombiniert, das über eine Leitung 65 ein Signal abgibt, das das Flipflop 36 und außerdem alle Stufen des Registerabschnittes 22 löscht. Somit ist das Matrixelement 30' nun bereit, das r.iichslc Datenwort anzunehmen, dem ein Startbit vorausgeht.

Die Funktion des Zeilenwahlnetzwerkes 48

(Fig. 3) besieht darin, festzulegen, welche der acht Zeilen mit Matrixelementen die größte Priorität hat.

Die Ausgangssignale dieses Netzwerkes können auch von einem Leitwerk 53 in einen Binärcode überführt und als Bits 2^:! bis 2^r>, die die Nummer der gewählten Zeile angeben, dem Hauptspeicher 2 dargeboten werden. In ähnlicher Weise wird vom Spaltenwahlnetzwerk 50 festgelegt, welche Spalte (oder welches Matrixelement in der gewählten Zeile) die größte Priorität aufweist; auch seine Ausgangssignale können vom Leitwerk 53 in einen Binärcode überführt und über die Tafel 68 dem Hauptspeicher 2 als Bits 2° bis 2- angeboten werden, die im Binärcode die Nummer der gewählten Spalte angeben.

Die Elemente 30, 258 der Matrix (F i g. 1) sind derart gewählt, daß alle ungeradzahligen Spalten nur der Eingabe dienen. Da die Bits 2° bis 2² die Nummer einer Spalte angeben, ist am Bit 2° erkennbar, ob das betreffende Matrixelement der Eingabe oder Ausgabe dient; dieses Bit ist nämlich stets eine Eins, wenn die gespeicherte Binärzahl ungerade ist, also 100, 110, 101 oder 111 lautet; diese Binärzahlen sind den Dezimalzahlen 1, 3, 5 und 7 äquivalent. Das Bit 2° kann somit dem Hauptspeicher 2 anzeigen, ob ein Matrixelement zur Eingabe oder zur Ausgabe ruft. Gemäß Fig. 3 werden die Ausgangssignale des Bit 2" auch einem IDR-Netzwerk 70 zugeführt, das ein Signal an den Hauptspeicher 2 abgibt, um diesem mitzuteilen, daß ein Matrixelement 30 die Eingabe wünscht. Wenn ein Matrixelement 258 die Ausgabe vornehmen soll, liegt es in der geradzahligen Spalte 0,

11 12

2, 4 oder 6. Gemäß F i g. 3 werden nur die Signale Leitung 153 zu den Flipflops niederer Ordnung ge-

von den Elementen 258 einem ODER-Glied 84 zu- leitet, damit diese keine sekundären Wahlsignale SS

geleitet, das über ein ODR-Netzwerk 78 ein die abgeben können. Die. in der Leitung 153 laufenden

Datenausgabe ankündigendes Signal zum Haupt- Signale sperren also den Ausgang der Flipflops 154

speicher 2 sendet, das mitteilt, daß ein Matrixelement 5 und 156. Somit erzeugt nur das Flipflop 152 das se-

258 zur Ausgabe ruft. kundare Wahlsignal 55, das allen Matrixelementen

Nun sei die Arbeitsweise der Wahlnetzwerke 48 der Spalte 0 zugeführt wird. Während das Zeilen-

und 50 der Prioritätssteuerung 49 ausführlich in Ver- wahlnetzwerk 48 alle Elemente außer denen der

bindung mit Fig. 4 betrachtet, in der der Einfach- Zeile 0 sperrt, wird das sekundäre Wahlsignal 55

heit halber eine Matrix aus nur drei Zeilen und drei io über die Leitung 54 auch zu den Matrixelementen

Spalten dargestellt ist. Die Prioritätssteuerung nach 10 und 20 gesendet, was jedoch keine Wirkung hat.

Fig. 4 enthält zusätzlich einen Block mit den in den Im Element 00 wird das sekundäre Wahlsignal SS

Zeilen und Spalten angeordneten Matrixelementen aus der Leitung 54 mit dem primären Wahlsignal

00, 01, 02, 10, 11, 12, 20, 21 und 22, die mit dem PS aus der Leitung 52 kombiniert, damit das UND-

Matrixelement 30' der Fig. 2 identisch sind und 15 Glied 56 (Fig. 2) geöffnet wird und die Daten aus

über die Eingabeleitung 182 Daten erhalten. Seine dem Register 20 des Matrixelementes 00 mit der

innere Schaltung ist schematisch im Matrixelement höchsten Priorität zum Hauptspeicher 2 laufen kön-

00 angedeutet. Die Daten werden dem Register 20 nen.

und dem Flipflop 36 zugeführt, das lediglich nach In einer solchen Prioritätssteuerung mit einer Ma-

Aufnahme der Daten im Register 20 das primäre 20 trix aus Zeilen und Spalten bewirkt das Element mit

Rufsignal PR erzeugt, das in der Leitung 44 er- der größten Priorität, das ein primäres Rufsignal

scheint, sobald ein vollständiges Datenwort in dem PR abgibt, ein Sperrsignal, das alle Elemente niede-

Register 20 des Matrixelementes 00 enthalten ist. rer Ordnung sperrt, damit diese keine primären

Dieses Rufsignal PR und ein weiteres Rufsignal PR Wahlsignale PS zu den Elementen in den Zeilen

von einem anderen Matrixelement in der Zeile 0 25 niederer Ordnung leiten können. Da das primäre

werden einem ODER-Glied 98 zugeführt. Die pri- Wahlsignal PS, das zur gewählten Zeile zurückkehrt,

mären Rufsignale von den Matrixelementen der in ähnlicher Weise wirkt, bewirkt das Element mit

Zeile 1 werden einem ODER-Glied 100 und die von der größten Priorität in der gewählten Zeile ein Si-

den Matrixelementen der Zeile 2 einem ODER- gnal, das alle Elemente niedrigerer Ordnung sperrt,

Glied 102 zugeleitet. Die von den ODER-Gliedern 30 so daß keine sekundären Wahlsignale SS zu ihnen

98, 100 und 102 abgegebenen Signale werden über gelangen können.

je ein UND-Glied 92, 94 bzw. 96 an Flipflops 86, Wenn ein Matrixelement mit dem Hauptspeicher 2

88 und 90 des Zeilenwahlnetzwerkes 48 herange- in Verbindung steht und ein Element mit einer grö-

bracht. Die Ausgangssignale der ODER-Glieder 98, ßeren Priorität der Prioritätssteuerung ein Rufsignal

100 und 102 werden außerdem über je eine Leitung 35 PR anbietet, könnte die Prioritätssteuerung die EIe-

126, 128 bzw. 130 zu einer Schaltung (nicht gezeigt) mente niedrigerer Ordnung abschalten und somit

geführt, in der ein Zeitfestsetzungssignal (Takt) er- ihre Übertragung zum Hauptspeicher 2 unterbre-

zeugt und zu dem entsprechenden Flipflop 86, 88 chen. Da aber der Rechenautomat so schnell arbei-

bzw. 90 zurückgeschickt wird, das dann erregt und tet, daß er die Daten aus allen 32 Elementen für die

umgeschaltet wird. Infolgedessen wird von ihm ein 40 Eingabe annehmen und zu allen Elementen für die

Signal über eine Leitung 121 an einen Verstärker Ausgabe hin senden kann, bevor ein Datenzeichen in

106 hindurchgegeben, der es als primäres Wahlsi- dem Register der Elemente gebildet ist, tritt eine

gnal PS auf der Leitung 52 zu allen Matrixelemen- solche Überschneidung nicht auf. Ein Rechenauto-

ten dieser Zeile 0 zurückführt. Mit dem von dem mat, der ein Datenzeichen in 40 μβεΰ verarbeitet,

Flipflop 86 über eine Leitung 123 ausgegebenen Si- 45 wobei ein Datenbit 500 μ5εϋ lang sein kann (ein Da-

gnal werden die Flipflops 88 und 90 mit Hilfe eines tenzeichen aus 7 Bits kann dann 3500 μβεΰ lang

Verstärkers 110 bzw. 118 gesperrt, damit kein pri- sein), kann innerhalb seiner Rechenzeit die Daten

märes Wahlsignal PS zu den Matrixelementen der aller 64 Elemente verarbeiten, bevor ein vollständi-

Zeile 1 oder 2 gelangt. Das über die Leitung 123 ges Datenzeichen in den Registern der Elemente

kommende Signal läuft ferner über ein ODER-Glied 50 eingespeist ist. Damit diese Matrixelemente für die

112 und ein NICHT-Glied 114 und bildet in einer Eingabe und Ausgabe schneller arbeiten können,

Leitung 127 das Sperrsignal für den Verstärker 118. können noch Pufferregister Q angewendet werden,

Obwohl die Matrixelemente in allen Zeilen ein Ruf- die das Datenwort aus dem Rechenautomaten (wenn

signal PR abgeben, kehrt nur zu den Elementen der ein Element für die Ausgabe benutzt wird) oder aus

Zeile 0 als Zeile mit der größten Priorität das pri- 55 dem Eingaberegister 20 (wenn ein Element für die

märe Wahlsignal PS zurück, da das vom Flipflop 86 Eingabe benutzt wird) in paralleler Form annehmen,

in der Leitung 123 erzeugte Signal die Flipflops aller Somit können während der Rechenzeit alle anderen

anderen Zeilen sperrt. Elemente geprüft werden, bevor an ein solches EIe-

Wie bereits bemerkt, gelangt das über die Leitung ment Daten gesendet oder von diesem empfangen

52 zurückgeführte primäre Wahlsignal PS zu allen 60 werden. Sobald ein Zeichen vom Eingaberegister

Elementen der Zeile 0 und erzeugt am UND-Glied zum Pufferregister Q übertragen wird, kann dieses

42 das sekundäre Rufsignal SR. Diese Signale wer- Element unmittelbar ein weiteres Zeichen annehmen

den über je eine Leitung 46 zu einem ODER-Glied und durch Verschiebung von Bit zu Bit in die Par-

164, 166 bzw. 168 und einem Flipflop 152, 154 bzw. allelform bringen. In der Zwischenzeit wird das vor- 156 im Spaltenwahlnetzwerk 50 geführt. Hier läuft 6₅ angehende Zeichen in dem Pufferregister Q festge-

ein ähnlicher Vorgang ab, wie bezüglich des Zeilen- halten und kann auf das sekundäre Wahlsignal SS

wahlnetzwerkes 48 erläutert ist. Die von dem Flip- aus der Prioritätssteuerung 49 warten, bevor es zum

flop 152 abgegebenen Signale werden über eine Hauptspeicher 2 befördert wird.

13 14

Wenn der Hauptspeicher 2 über ein spezielles Ma- ab, das als zweites Eingangssignal der Setzklemme trixelement Daten aussenden möchte, gibt er auf des Flipflops 208 zugeführt wird, das daraufhin um-Leitungen 194 und 196 (Fig. 2, 3 und 5) das Funk- geschaltet wird. Die vom Flipflop 208 abgegebenen tionswort EFW (aus dem Bit 2° und dem 3-aus-7- Signale werden über eine Leitung 214 einem VerCode) und auf Leitungen 198 das EF-Leitsignal ab. 5 stärker 216 und einem UND-Glied 226 zugeführt. Der 3-aus-7-Code des Funktionswortes schreibt vor, Über die Leitung 218 werden die vom Verstärker welches Matrixelement 258 Daten empfangen soll. 216 kommenden Signale PR zur Prioritätssteuerung Das Bit 2° (Sendebefehl) zeigt dem gewählten EIe- 49 gegeben, von der ein primäres Wahlsignal PS zu ment an, was es zu tun hat, während die Leitsignale allen Matrixelementen 258 derselben Zeile zurück- EF die Anweisung geben, die befohlene Funktion zu 10 geschickt wird. Falls sich das als Block 258' dargeübernehmen. Das Matrixelement geht zum Senden stellte Element der Fig. 5 in dieser gewählten Zeile über, indem es über eine Leitung 218 das primäre befindet, wird zu ihm über die Leitung 222 das Si-Rufsignal PR zur Prioritätssteuerung 49 zurückgibt. gnal PS zurückgegeben, das als zweites Eingangs-Wenn sich dieses Element nun in der Zeile befindet, signal am UND-Glied 226 erscheint. Das vom UND-die die größte Priorität besitzt, empfängt es über 15 Glied 226 auf der Leitung 228 abgegebene Signal eine Leitung 222 das primäre Wahlsignal PS. Dann SR wird zur Prioritätssteuerung 49 geführt, die das gibt es das sekundäre Rufsignal SR an die Prioritäts- Spaltenwahlnetzwerk 50 enthält, von dem das Masteuerung 49 über eine Leitung 228 zurück. Wenn trixelement der gewählten Zeile mit der größten dieses Element in der Zeile die größte Priorität hat, Priorität festgestellt wird, und das zu diesem EIeempfängt es über eine Leitung 230 das sekundäre 20 ment das sekundäre Wahlsignal SS zurückschickt. Wahlsignal SS. Außerdem wird das Signal des Wenn das als Block 258'in Fig. 5 dargestellte EIe-ODR-Netzwerkes 78 (F i g. 3) an den Hauptspei- ment die größte Priorität besitzt, kehrt das Signal SS _A_ eher 2 gesendet, der dann die Daten in den Daten- über die Leitung 230 zu einem Entschlüsseier 224 '\ * leitungen 190 (Fig. 2, 3 und 5) einführt und außer- zurück, dessen zweites Eingangssignal das über die dem ein Bestätigungssignal OA über eine Leitung 25 Leitung 222 herangeführte primäre Wahlsignal PS 256 abgibt. Nachdem das Matrixelement 258 das ist, das außerdem am UND-Glied 226 liegt. Wenn Datenwort über die Leitungen 190 angenommen die Prioritätssteuerung das primäre Rufsignal PR hat, unterbricht es das Rufsignal für die Prioritäts- und das sekundäre Rufsignal SR empfangen hat, steuerung. Das Matrixelement 258 bietet dann, wenn sendet sie zum Hauptspeicher ein Signal, das diesen es bereit ist, der Prioritätssteuerung 49 zur Ausgabe 30 veranlaßt, die Daten über die Datenleitungen 190 ein weiteres Rufsignal an, und das Verfahren wie- zum Matrixelement mit der höchsten Priorität herderholt sich, bis der Rechenautomat durch Absen- auszugeben. Das Signal OA bestätigt die Datenausdung eines EOT-B'it 2⁹ über eine Leitung 192 den gäbe über eine Leitung 256 und beendet den Betrieb Betrieb beendet. Hierdurch kehrt das Matrixelement des Entschlüsselet 224, dessen Endsignal über eine 258 in seinen untätigen Zustand zurück. 35 Leitung 223 das Flipflop 208 löscht, wodurch die

Nun sei die Arbeitsweise des mit geringer Ge- Prioritätssteuerung 49 abgeschaltet wird und als

schwindigkeit asynchron arbeitenden Matrixelemen- Markierbit in die Stufe 2⁸ des Registerabschnittes

tes 258 zur Ausgabe im einzelnen betrachtet. Blöcke 242 eines Schieberegisters 240 eingeführt wird. Au-

258', 258" bis 258" stellen in F i g. 5 32 derartige ßerdem gelangt das Endsignal des Entschlüsselet

Elemente dar. 40 224 zu UND-Gliedern 232, wodurch die Daten über

Vom Hauptspeicher 2 des Rechenautomaten wird die Leitungen 190 ins Register 240 eintreten. Vom

zuerst der 3-aus-7-Code, der das gewünschte Matrix- Markierbit wird sichergestellt, daß die richtige An-

element aussucht, über die Leitung 194 (Fig. 2, 3 zahl Verschiebungen im Register 240 stattfindet,

und 5) und das £F-Leitsignal über die Leitung 198 Wenn das Markierbit bis zum Ende des /-Register-

abgesendet. Wenn diese beiden Signale einem UND- 45 abschnittes 242 verschoben ist, dient es als Stopbit.

Glied 200 angeboten werden, liefert dieses ein Signal Sobald die Daten über die UND-Glieder 232 in die

zur Setzklemme eines Flipflops 202. Über die Lei- Stufen des Registerabschnittes 242 eingelassen sind,

tung 196 gibt der Hauptspeicher 2 den Sendebefehl nimmt der Entschlüsseier 210 mindestens das in der

als Bit 2° ab, der ebenfalls der Setzklemme des Flip- Stufe 2⁸ des Registerabschnittes 242 befindliche

flops 202 zugeführt wird. Wenn diese beiden Signale 50 Markierbit wahr. Die von ihm abgegebenen Signale

gleichzeitig der Setzklemme des Flipflops 202 ange- werden einem Flipflop 236 über die Leitung 234

boten werden, wird es umgeschaltet und gibt ein zugeführt, das an ein UND-Glied 237 ein Signal ab-

Eingangssignal zur Setzklemme eines Flipflops 204 gibt, damit Taktimpulse, die durch eine Leitung 252

ab. Wenn das periphere Gerät 34 zum Empfang der von einem Oszillator (Fig. 3) herankommen, über

Daten aus dem Matrixelement 258 bereit ist, sendet 55 eine Leitung 238 in die Registerabschnitte 242 und

es über eine Leitung 206 ein Signal CTS, das die 244 gelangen. Die Daten in den Stufen 2° bis 2⁸ und

Freigabe zum Senden anzeigt und das andere Ein- in einem Startflipflop ST des Registerabschnittes

gangssignal zum Setzen des Flipflops 204 darstellt. 242 bestehen aus dem Startbit 0 (in 5T), den Daten

Vorausgesetzt, daß das Ausgangssignal des Flipflops in den Flipflops 2° bis V und dem Bit 1 in der

202 und das Signal CTS der Setzklemme des Flip- 60 Stelle 2⁸ als Markierbit. In der Phase Φ_ι der über

flops 204 angeboten werden, gibt letzteres über eine die Leitung 238 herankommenden Taktimpulse wird

Leitung 220 ein Signal ab, das als Eingangssignal der Inhalt des /-Registerabschnittes 242 zu den ent-

zum Setzen eines Flipflops 208 dient, das zur Daten- sprechenden Stufen eines S-Registerabschnittes 244

ausgabe auffordert. Ein Entschlüsseier 210 nimmt weitergeschoben. Somit gelangt der Startimpuls aus

über Leitungen 254 die Signale wahr, die anzeigen, 65 dem Startflipflop des Registerabschnittes 242 in ein

weiche Stufen eines Eingabe-Registerabschnittes 242 Startflipflop des Registerabschnittes 244 und läuft

entleert sind. Wenn alle Stufen leer sind, gibt der über eine Leitung 246 hinaus, die zu einem UND-

Entschlüsseler 210 über eine Leitung 234 ein Signal Glied 248 führt.

Da das Flipflop 204 noch gesetzt ist, ist das Sperrsignal, das über die Leitung 220 zum Gatter 248 herangeführt wird, beseitigt, so daß der Startimpuls durch das UND-Gatter 248 zur Leitung 250 hindurchgeht. Dieser Startimpuls zeigt dem peripheren Gerät an, daß dieses Matrixelement nun ein Zeichen zu senden beginnt. Bei jeder Phase 4\ der Taktpulse in der Leitung 238 wird der Inhalt des Registerabschnittes 242 zum Registerabschnitt 244 übertragen und bei jeder Phase Φ» der Inhalt der Flipflops des Registerabschnittes 244" um eine Bitstelle verschoben und zum Registerabschnitt 242 rückübertragen. Wenn das Schieberegister 240 ein vollständiges Wortzeichen verschoben hat, ist der Registerabschnitt 242 leer, wenn man von der Startstufe absieht, die durch das Mark'erbit gesetzt bleibt, das völlig durch den Registerabschnitt 242 zum Startflipflop ST geschoben ist. Der Entschlüsseier 210 zeigt an, wann die Stufen 2¹ bis 2⁸ leer sind und gibt über die Leitung 234 ein Signal ab. das nach Durchgang durch ein NICHT-Glied 235 zur Löschklemme des Flipflops 236 geführt wird, das die Taktpulse für die Ausgabe hereinkommen läßt. Sobald die Stufe 2° des Registerabschnittes 242 geleert ist, dadurch, daß das Markierbit zur Stufe 2° des Registerabschnittes 244 geschoben ist, wird das Flipflop 236 gelöscht, so daß die Taktpulse nicht weiter durch das UND-Glied 237 hindurchgehen können. Von diesem Zeitpunkt ab findet keine weitere Verschiebung im Schieberegister 240 mehr statt.

Wie bereits erwähnt, dienen die vom Entschlüsseier 224 über die Leitung 223 abgegebenen Signale der Löschung des Flipflops 208, wodurch die Rufsignale für die Prioritätssteuerung abgebrochen werden. Da nun der Entschlüsseier 210 Wahrnimmt, daß alle Stufen des Schieberegisters 240 leer sind, wird von einem durch ihn erzeugten, über die Leitung 234 laufenden Impuls das Flipflop 208 erneut gesetzt, von dem nun ein weiteres Rufsignal zur Prioritätssteuerung 49 übermittelt wird. Jedesmal, wenn ein Zeichen in die Serienform gebracht ist. fordert das Matrixelement 258' ein weiteres Zeichen in ähnlicher Weise an, bis der Hauptspeicher ein EOT-Bit 2⁹ auf der Leitung 192 sendet, das das Ende der Übertragung anzeigt. Dieses Bit ist von einem Signal OA auf der Leitung 256 begleitet, das die Ausgabe bestätigt. Mit Hilfe des Signals OA gibt der Entschlüsseier 224 über die Leitung 223 ein Signal ab, das gemeinsam mit dem Bit 2⁹ den Löschklemmen des Flipflops 202 zugeführt wird und dieses löscht. Von dem Flipflop 202 wird nun auch das Flipflop 204 gelöscht, das über die Leitung 220 das UND-Glied 248 sperrt und das Setzsignal vom Flipflop 208 wegnimmt. Somit empfängt das Matrixelement 258 die Daten aus dem Hauptspeicher 2 und überführt sie in die Serienform, bis ein EOT-Bit herankommt, durch das das Rufsignal für die Prioritätssteuerung abgebrochen wird, worauf das Matrixelement auf einen weiteren Befehl aus dem Hauptspeicher 2 wartet.

Zusammengefaßt erkennt das Matrixelement 258, das mit geringer Geschwindigkeit arbeitet, das vorgeschriebene Funktionswort EFW, von dem es aufgefordert wird, mit dem Senden zu beginnen. Dann wird die Prioritätssteuerung 49 mit einem primären bzw. sekundären Rufsignal PR bzw. SR aufgefordert, das Matrixelement 258 mit der höchsten Priorität festzustellen. Außerdem liefert sie an den Hauptspeicher 2 ein Signal, worauf dieser die Daten dem Matrixelement 258 anbietet, die vom Bestätigungssignal OA begleitet sind. Bei Empfang des Signals OA speichert das Matrixelement die vom Hauptspeicher kommenden Daten in einem Serienbildner und beendet die Rufsignale. Die mit dem Startbit ausgegebenen Daten werden als parallele Bits in dem Serienbildner aufgenommen. Das Matrixelement 258 überführt die Bits in die Serienform, die von Taktpulsen, die aus der Prioritätssteuerung kommen, zeitlich festgelegt wird. Als nächstes wird im Entschlüsseier 210 der Startimpuls für jedes Zeichen erzeugt und die Stopzeit festgesetzt. Zu Beginn der Stopzeit (wenn die Stufen 2¹ bis 2^H des Eingaberegisters leer sind) erzeugt der Entschlüsseier 210 ein Rufsignal für die Prioritätssteuerung 49. Zu Beginn jeder Stopzeitspanne fordert das Element Zeichen an, bis das ΖΪΟΓ-Zeichen empfangen wird. Dann wird das Flipflop 204 gelöscht, von dem dann eine Beförderung weiterer Bits aus dem Serienbildner zum peripheren Gerät 34 unterbunden wird. Der Serienbildner befördert das EOT-Zeichen, das ganz aus Markierungen, also Einsen ohne Startbit besteht, durch das Schieberegister 240, bis die Stufen 2^S bis 2° leer sind. Gleichzeitig unterbricht der Entschlüsseier 210 den Takt, so daß das Matrixelement 258 nun untätig bleibt, bis ein weiteres Funktionswort EFW zur Wiederaufnahme des Sendens auffordert.

Während die bislang erläuterten Ausführungsformen der Matrixelemente bei der Übertragung mit Start- und Stopbits arbeiten, sei nun eine weitere Ausführungsform eines Matrixelementes zur Eingabe betrachtet, dessen Betrieb beim Empfang zweier identischer synchronisierender Zeichen beginnt, die von dem peripheren Gerät 34 (Fig. 1) hintereinander über eine Datenleitung 297 gesendet werden. Von diesen Zeichen wird ein falscher Arbeitsbeginn infolge eines Rauschsignals vermieden. Wenn das Matrixelement nach Fig. 6 in den untätigen Zustand gebracht ist, nimmt es die beiden synchronisierenden Zeichen nacheinander wahr, erzeugt die beiden Rufsignale PR und SR, nimmt die beiden Wahlsignale PS und SS auf, erkennt das Ende der Verschiebung eines Zeichens in einem Serien-Parallel-Umsetzer und liefert die inneren Taktpulse. Der Serien-Parallel-Umsetzer ist ein in zwei Abschnitte 296 und 305 unterteiltes Schieberegister 315. Die Daten werden als Bits der Reihe nach aus dem peripheren Gerät 34 (Fig. 1) in diesem Umsetzer empfangen und in Parallelform in ein Q-Register 307 befördert, von wo sie parallel zum Haupt-

. speicher 2 des Rechenautomaten weiterbefördert werden. Das Q-Register 307 ist ein Wortpufferregister zwischen dem Serien-Parallel-Umsetzer und dem Hauptspeicher 2, das eine Weiterführung der Funktionen des Serien-Parallel-Umsetzers ermöglicht, ohne daß dieser auf die Datenannahme durch den Rechenautomaten zu warten braucht. Die Daten werden parallel in das ß-Register 307 eingespeist und diesem entnommen.

Wenn ein peripheres Gerät ein Signal in den TeIefonieleitungen erkennt, sendet es ein Signal SCR zu einem mit ihm verbundenen Taktgeber 348 des Matrixelementes, der dann abwechselnd Taktsignale der Phasen Φ, und Φ₂ erzeugt. Das Matrixelement kann nur dann mit dem Empfang beginnen, wenn es in nebeneinanderliegenden Zeitspannen über die Leitung 297 zwei identische synchronisierende Zei-

509686/395

17 18

chen empfängt. Wenn das erste Zeichen im Register- von ihm abgegebene Signal setzt zur Erzeugung des abschnitt 296 erscheint, wird es von einem UND- Befehls zwecks Übertragung der Daten vom Register-Glied 298 wahrgenommen, das über eine Leitung 299 abschnitt 305 zum ß-Register 307 wieder das Flipein Signal an ein UND-Glied 300 sendet. Wenn zwei flop 5 08, damit alle Daten aus dem Schieberegister Flipflops 302 und 304 gelöscht sind, geben diese über 5 315 zum ß-Register 307 gelangen. Gleichzeitig bildet Leitungen 303 und 308 Signale ab, die zusammen das Signal, das über die Leitung 310 und das Glied mit dem Signal in der Leitung 299 das UND-Glied 312 zum Registerabschnitt 296 herankommt, ein 300 zur Signalgabe veranlassen und ein Flipflop 508 Löschsignal für den Registerabschnitt 296. Dieses in der Phase Φ_χ setzen. Das vom Flipflop 508 abge- Signal löscht alle Stufen, mit Ausnahme der Stufen 2⁶ gebene Signal setzt zusammen mit dem Signal von io und 2⁷. Es wird außerdem über die Leitung 310 zu der Setzklemme des Flipflops 302 das Flipflop 304, einem UND-Glied geleitet, das der Setzklemme eines und das Flipflop 508 führt außerdem ein Signal über Flipflops 320 zugeordnet ist. Das zweite Eingangseine Leitung 310 einem UND-Glied 312 zu. Wenn signal für dieses UND-Glied ist das von der Löschdieses Signal gleichzeitig mit dem Taktpuls der klemme des Flipflops 302 abgegebene Signal. Das Phase Φ₂ auftritt, erzeugt das UND-Glied 312 in 15 dritte Eingangssignal zum Setzen des Flipflops 320 einer Leitung 314 ein Löschsignal, mit dem alle ist das im Löschzustand des Flipflops 304 abgeführte Stufen des Registerabschnittes 296 mit Ausnahme Signal. Wie erinnert sei, ist zu diesem Zeitpunkt das der Stufe 2⁶ gelöscht werden, die gesetzt wird und Flipflop 304 gesetzt, und somit ist das von ihm aus dann eine Eins oder das Markierbit enthält. Durch über die Leitung 308 laufende Signal ein Sperrsignal das Setzen des Flipflops 304 entsteht in der Leitung 20 für das UND-Glied des Flipflops 320. Damit das 308 ein Sperrsignal für das UND-Glied 300 und ein Flipflop 320 das primäre Rufsignal PR erzeugen Öffnungssignal, das durch ein ODER-Glied 316 und kann, muß sich folglich das Flipflop 304 im gelöscheine Leitung 318 zur Setzklemme eines Flipflops/08 ten Zustand befinden. Dies wird durch die Kombihindurchgeht, nation des vom Flipflop /08 in der Leitung 301 kom-Wenn die Datenimpulse über die Eingabeleitung 25 menden Signals mit dem Signal in der Leitung 299 297 in den Registerabschnitt 296 eingeschoben wer- herbeigeführt, das vom UND-Glied 298 über einen den, rückt das Markierbit, das vom Löschsignal in Negator 210 herankommt, wenn das Glied 298 kein der Stufe 2⁶ hergestellt ist, durch alle Stufen der Re- synchronisierendes Zeichen wahrgenommen hat. Von gisterabschnitte 296 und 305 vor, bis es aus der diesen beiden Signalen wird das Flipflop 304 geStufe 2° des Registerabschnittes 305 hinausgeschoben 30 löscht, das dann über die Leitung 308 zum Flipflop wird und an der Setzklemme des Flipflops / 08 er- 320 ein Signal liefert, das letzteres setzt. Wenn das scheint. Von diesem Signal und dem Öffnungssignal empfangene Zeichen ein synchronisierendes Zeichen aus dem ODER-Glied 316 wird das Flipflop/08 in ist, wird das Flipflop 320 nicht gesetzt, weil das FHpder Phase Φ₂ gesetzt. Das Flipflop 508 war wieder flop 304 weiterhin sperrt. Wenn das Flipflop 320 gegelöscht, weil zuvor das Flipflop 304 gesetzt und das 35 setzt wird, gibt es über eine Leitung 322 ein Signal-Öffnungssignal vom UND-Glied 300 weggenommen an einen Verstärker 324 und ein UND-Glied 326 ab. wurde. Nachdem das zweite Synchronisierzeichen Der Verstärker 324 liefert das primäre Rufsignal PR, empfangen und das Flipflop/08 gesetzt ist, wird von das über die Leitung 44 zur Prioritätssteuerung 49 einem Ausgangssignal an der Setzklemme des Flip- gesendet wird. Falls das Matrixelement 1 der F i g. 6 flops/08 das Flipflop 508 erneut gesetzt, während 40 mit größtem Vorrang ruft, wird das primäre Wahldas andere Ausgangssignal an der Löschklemme 301 signal PS über die Leitungen 52 und 328 zu den einem UND-Glied an der Setzklemme des Flipflops UND-Gliedern 326 und 330 zurückgegeben. Vom 302 zugeführt wird. Wenn dieses synchronisierende UND-Glied 326 wird dann das sekundäre Rufsignal Zeichen in den Registerabschnitt 296 eingeschoben SR über die Leitung 46 zur Prioritätssteuerung 49 und, weil es gültig ist, vom UND-Glied 298 wahr- 45 gesendet. Über die Leitungen 54 und 32 wird das genommen wird, wird ein Signal über die Leitung sekundäre Wahlsigrial zum UND-Glied 330 zurück-299 einem UND-Glied an der Setzklemme des Flip- geführt, dessen Ausgangssignal über eine Leitung 334 flops 302 zugeleitet; diese beiden Signale setzen in zur Löschklemme des Flipflops 320 gelangt. Außer-Verbindung mit dem Taktpuls in der Phase Φ_χ das dem wird es zu den UND-Gliedern 309 am Ausgang Flipflop 302. Zu diesem Zeitpunkt sind die Flipflops 50 des ß-Registers 307 geleitet, damit diese UND-302 und 304, sowie /08 und 508 gesetzt. Das Aus- Glieder die Daten vom ß-Register 307 über die Leigangssignal des Flipflops 508 bewirkt bei gesetztem tung 60 zum Hauptspeicher 2 hindurchgehen lassen. Flipflop 304 in der Leitung 310 ein Signal, das über Wenn der Rechenautomat die Daten geprüft hat, das UND-Glied 312 wiederum der Leitung 314 und schickt er ein Eingabebestätigungssignal IA über die dem Registerabschnitt 296 zum Löschen aller Stufen 55 Leitungen 62 und 336 zur Löschklemme des Flipmit Ausnahme der Stufe 2° zugeführt wird, in die flops 320 zurück. Vom Eingabebestätigungssignal IA eine Eins als Markierbit eingebracht wird. Das Aus- in Kombination mit dem Ausgangssignal des UND-gangssignal des Flipflops 508 wird ferner der Lösch- Gliedes 330 wird das Flipflop 320 gelöscht, und die klemme des Flipflops/08 zugeleitet, wodurch dieses zur Prioritätssteuerung 49 laufenden Rufsignale Flipflop/08 gelöscht wird. Vom Ausgangssignal des 60 werden beendet. Wenn das nächste Datenzeichen gelöschten Flipflops/08 wird das Flipflop 508 wie- über die Eingabeleitung 297 eingeschoben wird, wird der gelöscht. Zu diesem Zeitpunkt sind die Flipflops das Markierbit von der Stufe 2° des Register-302 und 304 gesetzt, aber die Flipflops/08 und 508 abschnittes 296 durch das Schieberegister 315 hinsind gelöscht. Das nächste Zeichen kann ein syn- durchgeschoben und das Flipflop/08 gesetzt, das chronisierendes Zeichen oder ein Datenzeichen sein. 65 seinerseits das Flipflop 508 setzt. Vom Flipflop 508 Das Markierbit in der Stufe 2° wird durch den Re- kann das Flipflop 304 nicht gesetzt werden, da das gisterabschnitt 296 vor den eingehenden Datenim- Flipflop 302 gesetzt ist und somit über die Leitung pulsen hergeschoben und setzt das Flipflop /08. Das 303 ein Sperrsignal zur Setzklemme des Flipflops 304

19 20

liefert. Das vom Flipflop 508 über die Leitung 310 bracht. Es kann also von einem einzigen synchroni-

abgegebene Signal bildet einen Befehl zur Übertra- sierenden Zeichen, das durch Rauschimpulse erzeugt

gung von Registerabschnitt 305 zum Q-Register 307, wird, nicht in Gang gesetzt werden und somit keine

der über das UND-Glied 311 läuft, das Flipflop 320 ungültigen Signale verarbeiten,

setzt und zugleich über das Glied 312 ein Signal zum 5 Zusammenfassend betrachtet, befinden sich im

Löschen des Registerabschnittes 296 bildet. Somit Matrixelement der F i g. 6 zu Anfang alle Flipflops

wiederholt sich diese Reihenfolge für alle über die 320, 302, 304, /08 und 508 im gelöschten Zustand.

Leitung 297 hereinkommenden Datenimpulse. Alle Wenn vom UND-Glied 298 das erste gültige synchro-

Datenimpulse, die als Serie in den Registerabschnitt nisierende Zeichen wahrgenommen wird, wird über

296 treten, werden durch den Registerabschnitt 305 io das UND-Glied 300 das Flipflop 508 gesetzt, das das

geschoben, bis alle Stufen besetzt sind; gleichzeitig Flipflop 304 setzt, dessen Ausgangssignal über die

wird das in die Parallelform übergeführte Daten- Leitung 308 und das UND-Glied 300 das Flipflop

zeichen parallel zum ß-Register 307 übertragen. Die 508 wieder löscht, wobei das Flipflop 304 im ge-

von der Prioritätssteuerung 49 kommenden primären setzten Zustand zurückbleibt. Vor dem Löschen des

und sekundären Wahlsignale PS und SS öffnen die 15 Flipflops 508 wird ein Signal zum Löschen des Re-

Gatter 309, wobei die Daten des Q-Registers 307 zum gisterabschnittes 296 erzeugt, das alle Registerstufen

Hauptspeicher 2 übertragen werden, und löschen ge- mit Ausnahme der Stufe 2⁶, in der ein Markierbit

meinsam mit dem Eingabebestätigungssignal IA das eingesetzt ist, und mit Ausnahme der Stufe V löscht.

Flipflop 320, wodurch die Rufsignale PR und SR be- Dieses Markierbit läuft dem nächsten gültigen syn-

endet werden. 20 chronisierenden Impuls durch den Registerabschnitt

Nachdem die Eingabe des letzten Datenzeichen 305 voraus und setzt das Flipflop/08, was durch das erfolgt ist, erkennt der Rechenautomat, daß er eine Setzen des Flipflops 304 möglich geworden ist. vollständige Mitteilung empfangen hat. Er gibt dar- (Durch das Setzen des Flipflops 304 läuft ein Signal aufhin ein Steuersignal EF über die Leitungen 198 über das ODER-Glied 316 und die Leitung 318 zur und 338 zum Matrixelement 1 zurück. Außerdem 25 Setzklemme des Flipflops / 08). Wenn das Flipflop wird in einer Leitung 340 ein 3-aus-7-Code ent- /08 vom Markierbit gesetzt ist, werden vor seinem wickelt, durch den das spezielle Matrixelement iden- Ausgangssigna] an der Löschklemme das Flipflop 302 tifiziert wird. Fernerhin sendet der Rechenautomat über die Leitung 301 und außerdem erneut das Flipüber eine Leitung 346 einen Impuls, nämlich das flop 508 gesetzt. Vom Ausgangssignal des Flipflops Bit 2-, um das Warten auf Synchronisierung anzu- 30 508 wird wiederum über das Glied 312 ein Signal zeigen. Das von einem UND-Glied 342 über eine Lei- zum Löschen des Registerabschnittes 296 erzeugt, tung 344 abgegebene Signal und dieser Impuls in der Außerdem löscht das Ausgangssignal des Flipflops Leitung 346 werden kombiniert und löschen das 508 das Flipflop/08, das seinerseits das Flipflop Flipflop 302, damit das Flipflop 320 von nun an nicht 508 löscht. Sonst bleiben die Flipflops 302 und 304 mehr gesetzt werden kann. Das Flipflop/08 kann 35 im gesetzten Zustand zurück. Dem nächsten Datenebenfalls wegen des Sperrsignals in der Leitung 318 zeichen geht wieder ein Markierbit voraus. Das Marnicht mehr gesetzt werden. Die Flipflops 320, 302 kierbit setzt das Flipflop / 08, das seinerseits das Flip- und 304 sowie 508 und/08 befinden sich nun im ge- flop 508 setzt. Vom Ausgangssignal des Flipflops löschten Zustand und erwarten die beiden nächsten, 508 wird ein Signal zum Löschen des Registerabhintereinander ankommenden, synchronisierenden 4° schnittes 296 erzeugt, das alle seine Stufen mit Aus-Zeichen zu Beginn eines weiteren Zyklus. nähme der Stufen 2⁶ und 2⁷ löscht. Außerdem

Nun sei angenommen, daß ein Rauschsignal in werden durch dieses Signal die Daten des Register-Form von Impulsen ein einziges synchronisierendes abschnittes 305 über Verknüpfungsschaltungen 5—>- Q Zeichen nachahmt. Das Rauschsignal wird als gül- zum Ö-Register 307 übertragen. Schließlich bildet es tiges synchronisierendes Zeichen vom UND-Glied 298 45 ein Endsignal für das Flipflop 320, das das primäre wahrgenommen, das über das UND-Glied 300 das Rufsignal PR hervorbringt. Wenn von der Prioritäts-Flipflop508 setzt, von dem das Flipflop 304 gesetzt steuerung 49 die beiden Wahlsignale PS und SS zuwird, dessen Ausgangssignal über die Leitung 308 das rückkommen, erzeugt das UND-Glied 330 ein Signal, UND-Glied 300 sperrt, wodurch das Flipflop 508 das die UND-Glieder 309 zwischen dem ß-Register wieder gelöscht wird. Dieser Zustand stimmt noch 50 307 und dem Hauptspeicher 2 öffnet. Vom Ausgangsmit dem nach dem Empfang eines gültigen synchro- signal des UND-Gliedes 330 wird das Flipflop 320 nisierenden Zeichens überein. Es sei nun jedoch an- zurückgestellt, wodurch die Rufsignale PR und SR begenommen, daß das zweite Zeichen kein synchroni- endet werden. Dem nächsten Datenwort geht wiedersierendes Zeichen, sondern ein zufälliges, aufs um das Markierbit voraus, worauf sich die Reihen-Rauschen zurückzuführendes Zeichen ist. Das Mar- 55 folge der Vorgänge wiederholt. Wenn der Rechenkierbit, das vom Flipflop 508 in der Leitung 310 als automat eine vollständige Mitteilung erkannt hat, Löschsignal des Registerabschnittes 296 erzeugt löscht er mit dem Signal EF, dem 3-aus-7-Code und wurde, wird nun durch den Registerabschnitt 305 ge- dem Bit 2² das Flipflop 302, von dem dann die Flipschoben und setzt das Flipflop/08. Das Ausgangs- flops 320 und /08 gesperrt werden, damit das erstere signal des Flipflops/08 kann jedoch nicht das Flip- 60 keine Rufsignale liefern und das letztere nicht geflop 302 setzen, da in der Leitung 299 kein synchro- setzt werden kann. Somit ist das Matrixelement ernisierendes Zeichen angezeigt wird. Das Ausgangs- neut gelöscht und wartet auf zwei weitere synchronisignal des Flipflops/08 wird außerdem der Lösch- sierende Zeichen.

klemme des Flipflops 304 mit dem Signal in der Lei- In F i g. 7 ist eine weitere Ausführungsform von

tung 299 zugeführt, was anzeigt, daß kein synchroni- 65 Matrixelementen zur Ausgabe dargestellt. Vom

sierendes Zeichen wahrgenommen ist. Diese beiden Rechenautomaten werden zugleich das Bit 2° als

Signale löschen das Flipflop 304, und das Matrix- Sendebit über eine Leitung 358, der 3-aus-7-Code auf

element wird in den gelöschten Zustand zurückge- einer Leitung 352 und das Leitsignal EF in einer Lei-

21 22

tung 354 zum Matrixelement übertragen. Ein UND- dessen Ausgangssignal an der Löschklemme und in

Glied 356 gibt dadurch zur Setzklemme eines Flip- der Leitung 381 das eine Öffnungssignal für ein

flops 360 ein Signal ab, das gemeinsam mit dem UND-Glied 428 bildet. Wenn die Stufen 2² bis 2⁸

Sendebit in der Leitung 358 das Flipflop setzt. Sein eines Registerabschnittes 416 entleert sind, wird dieser

Ausgangssignal in einer Leitung 362 oder das von 5 Zustand von einem UND-Glied 420 wahrgenommen,

einem Flipflop 365 in einer Leitung 364 abgegebene das über eine Leitung 422 ein Signal abgibt, das das

Signal erzeugt über ein ODER-Glied 366 in einer Lei- zweite Öffnungssignal des UND-Gliedes 428 und ein

tung 368 ein Signal RTS, das zum Senden auffordert Sperrsignal für ein UND-Glied 430 bildet. (Wenn

und zu dem peripheren Gerät 34 (Fig. 1) gelangt. eine Stufe 2² bis 2⁸ des Registerabschnittes 416 nicht

Wenn das letztere zur Aufnahme von Daten bereit- io gelöscht sein sollte, gibt das UND-Glied 420 ein

steht, sendet es über eine Leitung 370 ein Signal CTS, Sperrsignal an das UND-Glied 428 und ein öffnungs-

das seine Arbeitsbereitschaft anzeigt, zum Matrix- signal an das UND-Glied 430 weiter.) Falls jedoch

element zurück. Von einem Taktgeber 359 werden die Stufen 2- bis 2⁸ entleert sind, erzeugt das UND-

ununterbrochen Pulse mit der Phase Φ₁ und Φ₂ aus Glied 428 in der Leitung 424 ein Signal, das in die

einem Rechteckwellenzug SCT erzeugt, der vom peri- 15 Stufe 2⁸ eines Registerabschnittes 414 als Markierbit

pheren Gerät über eine Leitung 357 herankommt. und außerdem die Daten des ß-Registers412 durch

Das Signal CTS aus der Leitung 370 wird gemeinsam Verknüpfungsschaltungen 426 in die betreffenden

mit dem Ausgangssignal an der Löschklemme des Stufen des Registerabschnittes 414 einläßt.

Flip-Flops 360, das in einer Leitung 372 erscheint, - Das in der Leitung 424 laufende Signal, das die

einem UND-Glied zugeführt, von dem ein Flipflop 20 Übertragung vom Q-Register 412 zum Registerab-

374 gesetzt wird, dessen Ausgangssignal über eine schnitt 414 bewirkt, löscht auch das Flipflop 382, von

Leitung 376 als Öffnungssignal zu einem UND-Glied dessen Ausgangssignal dann das Flipflop 380 gelöscht

378 läuft. wird. Das vom letzteren über die Leitung 384 abge-

Vorausgesetzt, daß sich ein Flipflop 380, das die gebene Signal und das vom Flipflop 382 über die Leierneute Synchronisierung bestätigt, und ein Flipflop 25 tung 386 abgegebene Signal bilden wieder die für das 382 im gelöschten Zustand befinden und ihre Aus- UND-Glied 378 notwendigen Öffnungssignale, dessen gangssignale dann über je eine Leitung 384 bzw. 386 Ausgangssignal über den Verstärker 390 hinwegläuft dem UND-Glied 378 zugeführt werden, erzeugt das und das nächste primäre Rufsignal PR bildet, das letztere in einer Leitung 389 ein Signal, das durch über die Leitung 392 zur Prioritätssteuerung 49 geeinen Verstärker 390 hindurchgeht und in einer Lei- 30 langt.

tung 392 das primäre Rufsignal PR bildet. Fernerhin Zu diesem Zeitpunkt ist das Datenbit der Stufe 2° stellt es das Löschsignal dar, das alle Stufen eines in der Leitung 438 verfügbar und wird zu dem peri-Q-Registers 412 löscht. Unter der Annahme, daß pheren Gerät 34 (Fig. 1) durch ein UND-Glied 436 dieses Matrixelement in der Zeile liegt, die mit übertragen, das sich in der folgenden Weise öffnet: größtem Vorrang rufen kann, wird über eine Leitung 35 Das vom UND-Glied 428 über die Leitung 424 ab-394 das primäre Wahlsignal PS zu ihm zurückge- gegebene Signal gelangt auch zum Flipflop 365, das geben, wodurch die UND-Glieder 396 und' 398 ihr es gemeinsam mit dem Ausgangssignal des Flipflops eines Öffnungssignal erhalten. Da das über die Lei- 374 über ein UND-Glied setzt; das Flipflop 365 betung 389 vom UND-Glied 378 abgeführte Signal wirkt in der Leitung 391 ein Signal, von dem das ebenso am UND-Glied 398 auftritt, erscheint in einer 40 UND-Glied 436 geöffnet wird, damit die Daten über Leitung 400 das sekundäre Rufsignal SR, das zur die Bitstelle 2° und die Abgabeleitung 438 zu dem Prioritätssteuerung 49 gelangt. peripheren Gerät 34 gesendet werden. Von dem

Unter der Annahme, daß dieses Matrixelement in- ersten Taktpuls in der Phase Φ_Λ werden dann die

nerhalb der Zeile die größte Priorität besitzt, wird Daten der Bitstufen 2¹ bis 2⁸ desRegisterabschnittes

über eine Leitung 402 das sekundäre Wahlsignal SS 45 414 zu den entsprechenden Stufen des Registerab-

zurückgeschickt, das das UND-Glied 396 öffnen schnittes 416 übertragen.

könnte. Da ein Matrixelement zur Ausgabe die Da die Stufen des Registerabschnittes 416 zu höchste Priorität hat, sendet die Prioritätssteuerung diesem Zeitpunkt gefüllt sind, erzeugt das UND-49 an den Rechenautomaten das Signal ODR. Beim Glied 420 in der Leitung 422 ein Öffnungssignal für Empfang dieses Signals ODR bringt der Haupt- 50 das UND-Glied 430, das einen Taktpuls in der speicher 2 seine Daten in die Leitungen 406 hinein Phase Φ_ι über eine Leitung 432 hindurchlaufen läßt, und führt außerdem ein Ausgabebestätigungssignal Dieser Taktimpuls in der Phase Φ₁ stellt in einer Lei- OA zum Matrixelement zurück, wodurch angezeigt tung 434 einen Schiebeimpuls für die Stufen des Rewird, daß sich die Daten in den Leitungen 406 be- gisterabschnittes 414 dar, bei dem die Daten in den finden. Dieses Signal OA erscheint in der Leitung 404 55 Stufen 2¹ bis 2⁸ des Registerabschnittes 416 unter und bildet das dritte Öffnungssignal für das UND- Verschiebung um eine Bitstelle zu den Stufen 2° bis Glied 396, dessen Ausgangssignal UND-Glieder 410 V des Registerabschnittes 414 zurückgebracht werden, öffnet. Die Daten laufen über die Leitungen 406 und Bei jedem Taktpuls mit der Phase Φ₂ wird der Inhalt die UND-Glieder 410 in die entsprechenden Stufen 2° des Registerabschnittes 414 zum Registerabschnitt bis V des ß-Registers 412 hinein. Wenn alle drei 60 416 übertragen. Dieser Vorgang dauert so lange an, Öffnungssignale dem UND-Glied 396 zugeführt bis das Markierbit aus der Stufe 2⁸ des Registerabwerden, wird auch über eine Leitung 408 das Flipflop schnittes 414 über die Stufe2² des Registerabschnittes 382 gesetzt, das nun das über die Leitung 386 zum 416 in die Stufe 2¹ des Registerabschnittes 414 beför-UND-Glied 378 laufende Öffnungssignal unterbricht, dert ist. Wenn das Markierbit aus der Stufe 2² des wodurch die Rufsignale für die Prioritätssteuerung 49 65 Registerabschnittes 416 hinausgeschoben wird, fühlt beendet werden. . das UND-Glied 420 ab, daß die Stufen 2² bis 2⁸ des

Von dem Ausgangssignal an der Löschklemme des Registerabschnittes 416 entleert sind, und gibt über

Flipflops 382 wird außerdem das Flipflop 380 gesetzt, die Leitung 422 ein Sperrsignal ab, das das UND-

23 24

Glied 430 sperrt, wodurch die Zufuhr weiterer das UND-Glied 428 für das erste Zeichen das Signal

Schiebepulse in der Phase Φ_χ zum Registerabschnitt zur Überführung vom ß-Register 412 zum Register-

414 unterbunden wird. Hierdurch bleiben das letzte abschnitt 414 liefert, damit die neuen Datenbits in die

Datenbit in der Stufe 2° und das Markierbit in der Stufen des Registerabschnittes 414 geschoben werden

Stufe 2¹ des Registerabschnittes 414 zurück. In der 5 können.

Zwischenzeit hat die Prioritätssteuerung 49 über die Die Arbeitsweise dieser Ausführungsform eines Leitung 394 bzw. 402 die beiden Wahlsignale PS und Matrixelementes zur Ausgabe sei wie folgt zusam- SS zurückgegeben, während der Hauptspeicher 2 das mengefaßt: Von dem Hauptspeicher 2 des Rechennächste Datenzeichen angeboten hat, das vom Aus- automaten werden ein Wort EFJF, also das Leitsignal gabebestätigungssignal OA in der Leitung 404 be- ίο EF, der 3-aus-7-Code und das Sendebit 2° zugeleitet, gleitet ist; hierdurch liefert das UND-Glied 396 über das das Flipflop 360 des Matrixelementes setzt und die Leitung 408 ein Ausgangssignal, das die Gatter bewirkt, daß das Signal RTS zu dem peripheren Ge- 410 öffnet und die Daten über die Leitungen 406 zum rät gelangt. Wenn letzteres zur Datenannahme bereit ß-Register 412 hindurchgehen läßt; dieser Zyklus ist, gibt es das Signal CTS ab, das das Flipflop 374 wiederholt sich dann. Jedesmal, wenn das vom UND- 15 setzt. Von diesem Flipflop 374 wird bewirkt, daß das Glied 428 über die Leitung 424 abgegebene Signal primäre Rufsignal PR zur Prioritätssteuerung 49 gedie Übertragung vom ß-Register 412 zum Register- sendet wird. Falls dieses Matrixelement die größte abschnitt 414 bewirkt, fordert das Matrixelement ein Priorität besitzt, empfängt es die beiden Wahlsignale weiteres Datenzeichen aus dem Hauptspeicher 2 an, PS und SS, die, falls sie vom Ausgabebestätigungsda das Flipflop 382 und das Flipflop 380 gemeinsam 20 signal OA aus dem Hauptspeicher begleitet sind, die vom selben Signal gelöscht werden. Daten aus dem Hauptspeicher 2 durch die UND-

Wenn der Hauptspeicher 2 die Übertragung Glieder 410 zum ß-Register 412 überführen. Vom einer Mitteilung an das Matrixelement beendet hat, selben Signal werden die zur Prioritätssteuerung 49 sendet er ein letztes Zeichen, das nur aus Eisen in laufenden Rufsignale PR und SR beendet. Hierdurch den Datenbitstellen 2° bis V und 2⁹ besteht (die 25 werden auch die Flipflops 382 und 380 gesetzt; das Stelle 2⁸ wird nicht gebraucht). Vom Bit 2⁹ werden vom Flipflop 380 abgegebene Signal bewirkt die Abdie Flipflops 360 und 374 gelöscht. Die übrigen Bits gäbe eines Signals, das den Inhalt des ß-Registers 2° bis V werden in das ß-Register 412 eingespeist. 412 durch die Verknüpfungsschaltungen 426 zum Wenn das letzte Zeichen herausgeschoben ist, findet Registerabschnitt 414 überträgt und auch ein Marwegen des vom UND-Glied 428 über die Leitung 424 30 kierbit in die Stufe 2⁸ dieses Abschnittes einbringt,
kommenden Signals eine weitere Übertragung der Bei jedem Taktpuls in der Phase Φ., werden die Bits 2° bis 2⁷ vom ß-Register 412 zum Register- Daten vom Registerabschnitt 414 in die entsprechenabschnitt 414 statt. den Stufen des Registerabschnittes 416 überführt und

Das Ausgangssignal des UND-Gliedes 428 wird bei jedem Taktpuls in der Phase Φ_ν der über das auch über die Leitung 424 zum Flipflop 365 übertra- 35 UND-Glied 430 zugeführt wird, die in den Stufen des gen, wodurch dieses gelöscht und das Signal RTS für Registerabschnittes 416 befindlichen Daten um eine das periphere Gerät beendet wird. Außerdem wird Bitstelle verschoben und in den Stufen des Registerüber die Leitung 391 das UND-Glied 436 gesperrt, abschnittes 414 festgehalten. Dieser Schiebezyklus dessen Ausgangssignal dann einen ständigen »Mar- wird fortgesetzt, bis das Markierbit, das in die Stufe 2⁸ kierzustand« anzeigt und als Eins in der Leitung 4° des Registerabschnittes 414 eingebracht war, in der zum peripheren Gerät erscheint. Zu diesem Zeit- Stelle 2¹ dieses Abschnittes gespeichert ist. Gleichpunkt können weder das Signal zum Löschen des zeitig nimmt das UND-Glied 420 wahr, daß die Stu-Q-Registers 412 in der Leitung 389 noch das primäre fen des Registerabschnittes 416 entleert sind, und gibt Rufsignal PR in der Leitung 392 erzeugt werden, da ein Sperrsignal ab, das die Taktpulse in der Phase Φ_ί das UND-Glied 378 durch das Löschen des Flipflops 45 beendet. In der Zwischenzeit wurde beim Löschen 374 gesperrt ist. Das Ende des zu dem peripheren der Flipflops 382 und 380 das UND-Glied 378 geGerät über die Leitung 368 laufenden Signals RTS öffnet, damit das Matrixelement ein weiteres Datenzieht auch das Ende des von dem peripheren Gerät zeichen aus dem Hauptspeicher 2 anfordert und über die Leitung 370 herankommenden Signals CTS gleichzeitig das ß-Register 412 löscht, so daß dieses nach sich. Die 1-Bits des letzten Zeichens werden 50 ein neues Datenzeichen aufnehmen kann. Das neue auch durch den Parallel-Serien-Umsetzer 417 hin- Datenzeichen wird beim Empfang der beiden Wahldurchgeschoben, bis das Markierbit in der Stufe 2¹ signale PS und SS und des Ausgabebestätigungsdes Registerabschnittes 414 zur Ruhe kommt. Diesen signals OA in das ß-Register 412 eingespeist. Durch Zeitpunkt nimmt das UND-Glied 420 wahr, weil die die Kombination dieser drei Signale werden die Flip-Stufen 2² bis 2⁸ des Registerabschnittes 416 gelöscht 55 flops 382 und 380 gesetzt, wodurch neue Rufsignale sind, und liefert an das UND-Glied 430 ein Sperr- PR und SR unmöglich gemacht werden. Wenn der signal, von dem verhindert wird, daß der Schiebepuls Parallel-Serien-Umsetzer 417 das vorhergehende Zeiin der Phase Φ₁ den Stufen des Registerabschnittes chen hinausgeschoben hat, findet eine weitere Über- 414 zugeführt wird. Somit hört das Verschieben auf, tragung vom ß-Register 412 zum Registerabschnitt und das Markierbit verbleibt in der Stufe 2¹ des Re- 60 414 statt, und der Zyklus wiederholt sich. Vom gisterabschnittes 414. Die Bits des letzten Zeichens, Hauptspeicher 2 wird der Zyklus durch die Übertradie durch den Parallel-Serien-Umsetzer 417 gescho- gung des letzten Zeichens beendet, das eine Eins in ben werden, laufen nicht heraus, da das UND-Glied der Bitstelle 2⁹ aufweist, die die Flipflops 360 und 436 geschlossen ist. Das Markierbit in der Stufe 2¹ 374 löscht. Wenn das vom Flipflop 374 abgegebene des Registerabschnittes 414 läuft auch nicht über die 65 Signal mit dem letzten Signal zur Übertragung vom Leitung 438 hinaus, wenn das Matrixelement erneut ß-Register 412 zum Registerabschnitt 414 kombiniert erregt wird, weil das Flipflop 365 (das das UND- wird, wird das Flipflop 365 gelöscht, wodurch das Glied 436 öffnet) nicht eher gesetzt werden kann, bis Signal RTS, das zum peripheren Gerät läuft, beendet

wird. Das periphere Gerät bricht dann das dem Flipflop 374 zugeführte Signal CTS ab.

Ein neuer Zyklus kann erst beginnen, wenn dieses Signal CTS wieder vorhanden ist. Das UND-Glied 436 ist auch gesperrt und verhindert, daß die Daten

in Serie hinausgeschoben werden; außerdem bewirkt es einen ununterbrochenen Markierzustand in der Ausgabeleitung zum peripheren Gerät. Das Matrixelement bleibt nun untätig, bis ein weiteres Signal EF und der 3-aus-7-Code wahrgenommen werden.

Hierzu 7 Blatt Zeichnungen

Claims (11)

Patentansprüche:

1. Schaltung zur Übertragung von digitalen Daten zwischen dem Hauptspeicher eines Rechenautomaten und zahlreichen peripheren Geräten, denen je ein Matrixelement mit einem Flipflop zugeordnet ist, das von einem den Zugriff zum Hauptspeicher ankündigenden Signal setzbar ist, und im gesetzen Zustand Rufsignale an eine Prioritätssteuerung abgibt, wobei der Platz jedes Matrixelementes in der Matrix eine Prioritätsstufe des ihm zugeordneten peripheren Gerätes festlegt, dadurch gekennzeichnet, daß vom Matrixelement (30, 258), das einen ans periphere Gerät (34) angeschlossenen Serien-Parallel-Umsetzer (20; 315) bzw. Parallel-Serien-Umsetzer (240; 417) mit mindestens einem Register (22; 242; 305; 412) enthält, nach Füllung bzw. Entleerung des letzteren gleichzeitig zwei Rufsignale (PR und SR) des Flipflops (36; 208; 320; 374) an die Prioritätssteuerung (49) abgebbar sind, und daß von der Prioritätssteuerung (49) entsprechend den beiden empfangenen Ruf-Signalen (PR und SR) ein Speicherrufsignal (IDR bzw. ODR) an den Hauptspeicher (2) und gleichzeitig an das mit der hosten Prioritätsstufe rufende Matrixelement (30 bzw. 258) zwei Wahlsignale (PS und 55) als Koordinatensignale zurückführbar sind, von denen mehrere parallele Verknüpfungsglieder (26; 232; 309; 410) unter Ingangsetzung einer parallelen Datenübertragung zwischen dem Hauptspeicher (2) und dem Umsetzer (20; 240; 315; 417) einschaltbar sind.

2. Schaltung nach Anspruch 1, deren Prioritätssteuerung zwei Sätze Wahlsignale abgebender Signalgeneratoren enthält, dadurch gekennzeichnet, daß die Signalgeneratoren von Flipflops (86, 88, 90 bzw. 152, 154, 156) gebildet sind, deren Eingangsklemme über ein ODER-Glied (98, 100, 102 bzw. 164, 166, 168) mit den den Matrixelementen (30, 258) einer Zeile bzw. Spalte zugeordneten und die Rufsignale (PR und SR) abgebenden Flipflops (36; 208; 320; 374) verbunden ist, daß über die eine Ausgangsklemme der Flipflops (86, 88, 90 bzw. 152, 154, 156) in deren gesetzten Zustand ein Wahlsignal (PS bzw. SS) an die Matrixelemente (30, 258) der betreffenden Zeile bzw. Spalte zurückgebbar ist und daß dieser Ausgangsklemme mit Ausnahme beim ranghöchsten Flipflop (86, 152) ein logisches Verknüpfungsglied (110, 118 bzw. V) nachgeschaltet ist, das mit seiner zweiten Eingangsklemme an der anderen Ausgangsklemme des ranghöheren Flipflops (86 bzw. 152) oder über ein ODER-Glied (112) an der Ausgangsklemme mehrerer ranghöherer Flipflops (86, 88 bzw. 152, 154) angeschlossen ist und beim Empfang eines Signals an seiner zweiten Eingangsklemme das Wahlsignal blockiert.

3. Schaltung nach Anspruch 2 mit mehreren Matrixelementen für die Datenübertragung von den peripheren Geräten zu dem Hauptspeicher und mit mehreren Matrixelementen für die Datenübertragung von dem Hauptspeicher zu den peripheren Geräten, dadurch gekennzeichnet, daß die Leitungen (0 bis 7), über die das Wahlsignal (SS) zu den in den Spalten liegenden Matrixelementen (30, 258) von dem einen Satz Flipflops (152, 154, 156) zurückgebbar ist, abwechselnd an eins von zwei ODER-Gliedern (84, 53) mit einem nachgeschalteten Netzwerk (78 oder 70) angeschlossen sind, von dem beim Empfang des Wahlsignals (SS) das Speicherrufsignal (ODR oder IDR) erzeugbar ist, das zum Hauptspeicher (2) läuft und anzeigt, daß das gerade gewählte Matrixelement (30 oder 258) für die Datenübertragung in der einen oder anderen Richtung vorgesehen ist.

4. Schaltung nach Anspruch 1 mit einem •Matrixelement, das für die Datenübertragung von einem peripheren Gerät zum Hauptspeicher vorgesehen ist, dadurch gekennzeichnet, daß den die parallele Datenübertragung herbeiführenden Verknüpfungsgliedern (26; 309) ein UND-Glied (56; 330) vorgeschaltet ist, dem die beiden Wahlsignale (PS und SS) zuführbar sind, und von dessen Ausgangssignal die parallelen Verknüpfungsglieder (26; 309) einschaltbar sind.

5. Schaltung nach Anspruch 1 mit einem Matrixelement, das für die Datenübertragung vom Hauptspeicher zu einem peripheren Gerät vorgesehen ist, dadurch gekennzeichnet, daß den die parallele Datenübertragung herbeiführenden Verknüpfungsgliedern (232, 410) ein UND-Glied (224; 396) vorgeschaltet ist, dem die beiden Wahlsignale (PS und SS) und ein vom Hauptspeicher (2) kommendes Ausgabebestätigungssignal (OA) zuführbar sind, und von dessen Ausgangssignal die parallelen Verknüpfungsglieder (232, 410) einschaltbar sind.

6. Schaltung nach Anspruch 4, dadurch gekennzeichnet, daß das Schieberegister (20; 315) aus zwei Abschnitten (22, 24; 296, 305) je mit mehreren bistabilen Stufen besteht, von denen die erste Stufe (07; 2") des einen Abschnittes (22; 296) die Datenimpulse in Serie empfängt und über die entsprechenden Stufen des anderen Abschnittes (24; 305) durch alle Stufen des Abschnittes (22; 296) hindurch weiterschiebt, und daß beim Eintritt des ersten Impulses der Serie in die letzte bistabile Stufe (0'; 2°) des Registerabschnittes (22; 305) das Flipflop (36; 320) setzbar ist, das die Rufsignale (PR und SR) an die Prioritätssteuerung (49) abgibt.

7. Schaltung nach Anspruch 5, dadurch gekennzeichnet, daß das Schieberegister (240) aus zwei Abschnitten (242, 244) je mit mehreren bistabilen Stufen besteht, daß mit den Ausgangsklemmen einiger Stufen (2¹ bis 2⁸) des Abschnittes (242) ein Entschlüßler (210) in Form eines Verknüpfungsgliedes in Verbindung steht, das ein Signal abgibt, wenn sich alle diese Stufen im entleerten Zustand befinden, und daß von diesem Signal des Entschlüßlers (210) gleichzeitig mit einem Steuersignal (EF) und einem Adressensignal (z. B. im 3-aus-7-Code) aus dem Hauptspeicher (2) des Rechenautomaten das Flipflop (208) setzbar ist, das die Rufsignale (PR und SR) an die Prioritätssteuerung (49) abgibt.

8. Schaltung nach Anspruch 6, dadurch gekennzeichnet, daß ein vorgegebener Zug aus codierten Impulsen in Serie der ersten bistabilen Stufe (2⁷) des Registerabschnittes (296) zuführbar ist, daß mit den übrigen Stufen (2° bis 2°)

dieses Abschnittes (296) ein UND-Glied (298) verbunden ist, von dem in einem vorgegebenen Zustand der Stufen ein Schaltsignal erzeugbar ist, daß die codierten Impulse durch die Stufen dieses Abschnittes (296) so lange weiterschiebbar sind, bis durch das vom UND-Glied (298) erzeugte Schaltsignal ein Flipflop (304) setzbar ist, daß ein zweiter nachfolgender Zug aus codierten Impulsen in Serie der ersten Stufe (2⁷) des Abschnittes (296) zuführbar und durch die weiteren Stufen (2⁶ bis 2°) dieses Abschnittes (296) so lange weiterschiebbar ist, bis durch das vom UND-Glied (298) erzeugte, weitere Schaltsignal ein weiteres Flipflop (302) setzbar ist, daß Datenimpulse, denen ein Markierbit vorausläuft, in Serie der ersten Stufe (2⁷) des Abschnittes (296) zuführbar und durch die übrigen Stufen (2⁶ bis 2°) dieses Abschnittes (296) hindurchschiebbar sind, daß von einer bistabilen Schaltung (/08), das durchgeschobene Markierbit wahrgenommen und das Flipflop (304) löschbar ist, und daß die Ausgangsklemmen der beiden Flipflops (304 und 302) mit einem dritten Flipflop (320) verbunden sind, das die Rufsignale (PR und SR) erzeugt, wenn das Flipflop (304) gelöscht und das weitere Flipflop (302) gesetzt ist.

9. Schaltung nach Anspruch 5, dadurch gekennzeichnet, daß beim Eintreffen eines Signals (CTS) aus dem peripheren Gerät (34) gleichzeitig mit einem Steuersignal (EF) und mit Adressen-Signalen (z. B. im 3-aus-7-Code) im Matrixelement (258) das Flipflop (374) setzbar ist und die Rufsignale (PR und SR) zur Prioritätssteuerung (49) über ein UND-Glied (378) nur dann abgibt, wenn zwei weitere Flipflops (382 und 380) gelöscht sind, daß beim Empfang der beiden Wahlsignale (PS und SS) vom Ausgangssignal des UND-Gliedes (396) diese beiden Flipflops (382 und 380) setzbar sind, daß das Schieberegister (417) aus zwei Abschnitten (414, 416) je mit mehreren bistabilen Stufen besteht, wobei mit den Ausgangsklemmen einiger Stufen (2¹ bis 2⁸) des Abschnittes (146) ein Entschlüßler (420) in Form eines UND-Gliedes in Verbindung steht, das im entleerten Zustand dieser Stufen (2¹ bis 2») ein Signal an ein UND-Glied (428) abgibt, das beim Empfang eines Ausgangssignals aus dem gesetzten Flipflop (380) das Flipflop (382) löscht, von dessen Ausgangssignal dann das Flipflop (380) löschbar ist.

10. Schaltung nach Anspruch 6, dadurch gekennzeichnet, daß dem Schieberegister (20) des Serien-Parallel-Umsetzers eine Taktpulse in zwei Phasen (Φ_χ und Φ,) erzeugende Quelle (12), η bistabile, im Registerabschnitt (22) angeordnete Geräte (07 bis 00,0') und n — l bistabile, im Registerabschnitt (24) angeordnete Geräte (07 bis 00) zugeordnet sind, daß eine Einlaßleitung (182), über die die Datenworte durch Impulse in Serie einlaßbar sind, mit der Taktpulsquelle (12) und dem einen Gerät (07) des Registerabschnittes (22) verbunden ist, daß von einem den Datenworten vorausgehenden Startimpuls die Taktpulsquelle (12) einschaltbar ist, von der der Startimpuls in das Gerät (07) einspeisbar ist, daß der Startimpuls und die Datenimpulse bei der einen Phase ((P₁) der Taktpulsquelle (12) von Verknüpfungsgliedern aus den bistabilen Geräten des einen Registerabschnittes (22) in die bistabilen Geräte des anderen Registerabschnittes (24) übertragbar sind, daß von Verknüpfungsgliedern, die auf die andere Phase (Φ.,) der Taktpulsquelle (12) ansprechen, der Zustand der bistabilen Geräte des anderen Abschnittes (24), um eine Bitstelle verschoben, zu den bistabilen Geräten des ersten Abschnittes (22) rückübertragbar ist und daß beim Eintritt des Startimpulses in das «-te bistabile Gerät (0') des Registerabschnittes (22) die Taktpulsquelle (12) abschaltbar und ein Signal Verknüpfungsgliedern zuführbar ist, von denen der Zustand der Stufen (07 bis 00) mit Ausnahme der η-ten Stufe (0') des Abschnittes (22) parallel zu den Stufen des Abschnittes (24) übertragbar ist.

11. Schaltung nach Anspruch 7, dadurch gekennzeichnet, daß dem Schieberegister (240) des Parallel-Serien-Umsetzers eine Taktpulse in zwei Phasen (Φ_χ und Φ.,) liefernde Leitung (252) und je Registerabschnitt (242, 244) η bistabile Geräte (ST, 2° bis 2⁸) zugeordnet sind, denen die Datenworte als Bits parallel mit Ausnahme der n-ten Stufe (2⁸) und ein Markierbit der η-ten Stufe (28) zuführbar sind, daß von mehreren auf die eine Phase (Φ_χ) der Taktpulsleitung (252) ansprechenden Verknüpfungsgliedern die Bits und das Markierbit aus den Stufen (ST, 2° bis 2⁸) des Abschnittes (242) in die des Abschnittes (244) überführbar sind, daß von mehreren Verknüpfungsgliedern, die auf die andere Phase (Φ₂) der Taktpulsleitung (252) ansprechen, die Bits aus den Stufen des Abschnittes (244) zu den Stufen des Abschnittes (242), um eine Bitstelle verschoben, zurückführbar sind und daß mit den Ausgangsklemmen von /j—1 Stufen (2° bis 2⁸) des Abschnittes (242) der Entschlüßler (210) und ein Flipflop (236) verbunden sind, von dem in Abwesenheit des Markierbits in den « — 1 Stufen des Abschnittes (242) die Verknüpfungsglieder zur Übertragung und Verschiebung der Bits zwischen den beiden Abschnitten (242 und 244) abschaltbar sind.