DE1499245A1 - Elektronische Rechenanlage - Google Patents

Description

J5A R-JSörner- PATENTANWALT DlPL-ING. R. MDLLER-BORNER PATENTANWALT DIPL.-ING. HANS-H. WEY BERLIN-DAHLEM 33 ■ PODBIELSKIALLEE «8 8 MÖNCHEN 22 · Wl D E NMAYE RSTRASSE TEL. 0311 · 762907 · TELEGR. PROPlNDUS · TELEX 0184057 TEL. 0811 -225585 · TELEGR. PROPINDUS · TELEX 0524244

ρ ^. ag 245*1 Berlin, den 27.Dezember 1968

Ing» 0. Olivetti & C, S.p.A.,
Ivrea (Italien)

Elektronische Reohenanlage

Die Erfindung bezieht sioh auf elektronische Reohenanlagen, beispielsweise auf eine sogenannte Pult-Rechenanlage·

Beim Bau der bekannten Rechenanlagen der vorerwähnten Art liegt das grundlegende Beurteilungsmerkmal in der Umwandlung der in den mechanischen'Rechenanlagen verwendeten mechanischen Vorrichtnmgen in gleichwertige elektronische Kreise, durch die die Begrenzung dieser Rechenanlagen hinsichtlich ihrer Speicherkapazität und der Anzahl der verschiedenen möglichen Operationen nicht beseitigt wirdo Im einzelnen haben diese elektronischen Rechner entsprechend dem Modell der mechanischen Rechenanlage einen Aufbau, der im allgemeinen soviel Gruppen gleicher Elemente erfordert wie Dezimalstellen der Zahlen, auf die eingewirkt werden soll, so dass die Kosten und die Abmessungen des Rechners ausserst hoch sind» Ein Beispiel eines solchen Rechners ist in der deutschen Auslegeschrift 1 086 921 beschrieben. ■

Eine wesentliche Verringerung der Abmessungen, eine Steigerung der Speicherkapazität des Rechners und eine erhebliche Verminderung der gesamten Aufwendigkeit des Reohners

-2·

9098U7 1383

wird durch die Verwendung bekannter zyklischer Serienspeicher erreicht» die Zeichen speichern können, von denen jedes durch eine Anzahl von Bits dargestellt ist. Die mit dieser Art von zyklischen Speichern ausgerüsteten Rechner besitzen normalerweise eine Anzahl von parallel arbeitenden Serien-Speicherregistern. Die Verwendung einer solchen Anzahl von einzelnen Speichern erhöht ihre Kosten erheblich·

Es ist bereits vorgeschlagen worden, ζ·Β· in der U.S.Patentschrift 2 963 223, mehr als nur eine Zahl in einem einzelnen zyklischen Speicher anzuordnen, nämlich auf einer einzelnen Spur einer Magnettrommel· Diese Anordnung wird durch Versetzen bzw» Verschachteln der zu den verschiedenen entsprechenden Zahlen gehörenden Digits erreicht· Eine derartige Anordnung der Information ist jedooh auf den Pail beschränkt, in dem nur zwei Grossen oder Stellen vorhanden sind» Unter Verwendung von nur zwei Informationsstellen kann nur ein binärer Rechner aufgebaut werden. Es ist jedoch vorteilhaft, vor allem für einen für kaufmännische Zwecke vorgesehenen Rechner, eine Gemischt-Radix-Darsteilung der Zahlen zu wählen, insbesondere die sogenannte binär verschlüsselte Dezimal-Darstellungo Das führt dann zur Verwendung einer dritten Stelle in der Anordnung der Information, die in einer Vielzahl von Registern angeordnet sind, von denen jedes zum Speichern einer Vielzahl von aus einer Vielzahl von Bits bestehenden Zeichen vorgesehen ist·

Eine Anwendung der vorgenannten Eigenschaft des Versetzens der Digits auf einen Rechner mit drei Informationsstellen ist ζ·Β· in der britischen Patentschrift 767 236 beschrieben· Sie ist jedoch auf einen Rechner

-3-

90984 4/ 1 363

beschränkt, bei dem die Dezimal-Zeichen nicht binärerer schlüsselt sindο Nach der britischen Patentschrift 767 236 werden die verschiedenen Dezimaldigits versetzt, ohne die Binärdigits zu versetzen.» Mit anderen Worten» Benachbarte Binär-Steilen enthalten entsprechend die demselben Dezimaldigit gehörenden Bits, während benachbarte Dezimalstellen entsprechend die zu unterschiedlichen Registern gehörenden Dezimaldigits enthalten· Bei einem Rechner mit binarverschlüsselter Dezimaldarstellung ist es ausserhalb des Speichers für gewöhnlich zweckdienlich, die Zeichen jedes Registers und die Bits jedes Zeichens JLn Serie zu verarbeiten und die verschiedenen Register parallel zu verarbeiten· Mit anderen Worten: Jedes entsprechende Bit-Paar jedes entsprechenden Digit-Paars zweier Zahlen (Register), die zusammen in der arithmetischen Einheit verarbeitet werden sollen, werden gleichzeitig in diese arithmetische Einheit eingegeben. Wenn eine solche Verarbeitungsweise angestrebt wird, ist die versetzte Anordnung der Digits in dem Speicher nach der vorgenannten britischen Patentschrift 767 236 nicht brauchbar, da sie sehr aufwendige» an den zyklischen Speicher angeschlossene, Serien-Parallel- und Parallel-Serien-Wandler erfordern würde, um die Digits in eine solche Reihenfolge zu bringen, in der sie in der arithmetischen Einheit benötigt werden·

Darüberhinaus werden bei der Anordnung nach der britischen Patentschrift 767 236 die zu einem bestimmten Register gehörenden verschiedenen Bits den ausserhalb des Speichers liegenden Verarbeitungskreisen in einem nicht einheitlichen. Rhythmus eingegeben. Unter der Annahme, dass ein Zeichen aus b Bits besteht und jedes der η Register m Zeichen enthält, gibt der Speicher in die Verarbeitungskreise eine Kette von b Impulsen ein, die

—4«. 90984 4/1363

ί zeitlich mit der maximal zulässigen inneren Frequenz des Speiohers aufeinanderfolgen, gefolgt von einer Pause in den Impulsen von b»n Perioden dieser Frequenz· Das heisst, die maximale Impula-Wiederholungsfrequenz in den Verarbeitungskreisen ausserhalb des Speichers ist um vieles höher als die durchschnittliche Impuls-Wiederholungsfrequenz, folglich werden die Verarbeitungskreise sehr sohlecht ausgenutzt und es werden insbesondere mehr teure Kreise mit einer Eigengeschwindigkeit entsprechend der maximalen Frequenz} und nicht der JDurohsohnittsfrequenz, benötigt»

Ferner ist, abgesehen von Kostenfragen, die benötigte Impuls-Wiederholungsfrequenz fttr die Verarbeitungsmittel ausserhalb des Speichers trotz der geringen durchschnittlichen Verarbeitungsgeschwindigkeit übermässig hoch» Auf der anderen Seite kann, wenn weniger kostspielige und damit langsamere Verarbeitungskreise benutzt werden» der Vorteil der hohen Speicherkapazität des Speichers nicht ausgenutzt werden·

Diese Mängel werden durch den Rechner nach der Erfindung behoben, der mit einem zyklischen Serienepeioher mit η Registern versehen ist* die Je m Zeichen aus je b Bits enthalten können, wobei die Zeichen und die Bits jedee Registers in Serie verarbeitet werden und der dadurch gekennzeichnet ist, dass der Speicher aus einer einzigen Verzögerungsleitung besteht, die n.m.b Bits enthalten kann, wobei entsprechende Bits der verschiedenen Register in aneinander angrenzenden Stellen dieser Verzögerungsleitung gespeichert werden·

Die versetzte Anordnung der Signale in dem Speicher erlaubt es, alle Register des Rechners in eine einzige

9:0 9 8-4 4/ 136 3

·* 5 —

Verzögerungsleitung aufzunehmen, die mit einem einzigen Lesewandler und einem einzigen Sohreibwandler versehen ist, wobei die Kosten dea Speichers die Kosten einer Verzögerungsleitung mit nur einem Register nicht übersteigen· "Darttberhinaua ist es, da die Impuls-Wiederholungsfrequenz in der Verzögerungaleitung um ein Vielfaches grosser ist als in den anderen Kreisen des Rechners, möglich, gleichzeitig eine gute Ausnutzung der Speicherkapazität der Verzögerungsleitung zu erreichen, während in den anderen Teilen des Rechners langsam arbeitende Schaltkreise verwendet und somit die Kosten für die Reohenanlage erheblich herabgesetzt werden.

Eine weitere Verringerung der Schaltungskompliziertheit und der Kosten wird erfindungsgemäss dadurch erreicht, dass die Zähl- und Adressieroperationen in jedem Speieherregister ohne Verwendung spezieller Zähler oder Adressenregister, sondern lediglich mittels Verwendung von in dem Speicher aufgezeichneten Markierungsbits durchgeführt werden.

Darüberhinaus wirkt naoh einem weiteren Merkmal der Erfindung ein einfaches Verschieberegister, das b Bits enthält, als Pufferspeicher zum Übertragen von Zeichen in den und aus dem Rechner, als Verzögerungsleitung zum Verschieben der in dem Rechner gespeicherten Zahlen und als Zähler·

ferner ist zu bemerken, dass das Verhältnis von maximaler zur durchschnittlichen Impuls-Wiederholungsfrequenz noch ungünstiger wird, wenn nach der britischen Patentschrift 767 236 besondere Markierungsbits an das Ende der jedes Zeichen darstellenden Bits angeschlossen werden, um einige

90 9 8UUl136 3

I Operationen zu steuern» Im Gegensatz dazu kann gemäss der Erfindung eine beliebige Anzahl von Markierungsbita naoh den das Zeichen darstellenden Bits benutzt werden, ohne dieses Verhältnis ungünstig zu beeinflussen·

Eine wesentliche Steigerung der Betriebsgeschwindigkeit des Rechners naoh der Erfindung, dessen Betrieb in eine folge von Zuständen aufgegliedert ist, wird durch neuartige Mittel zur Steuerung und Taktsteuerung des Übergangs von einem Zustand auf den nächstfolgenden Zustand erreicht·

Diese Mittel brauchen nioht mit dem Speicherzyklus synchronisiert zu werden, wodurch die äusserste Verarbeitungsgeschwindigkeit wesentlich gesteigert wird.

Diese und weitere Merkmale und Ziele der Erfindung gehen aus der nachfolgenden Beschreibung hervor und sind in den beigefügten Ansprüchen herausgestellt·

Die Erfindung ist nachstehend anhand von in Mg* 1 bis 8 beschriebenen Ausführungsbeispielen näher erläutert· Es zeigen}

Fig» 1a und 1b ein Blockdiagramm der Kreise des Rechners gemäss einer Ausführungsform der Erfindung,

Pig· 2, wie fig· 1a und 1b zusammenzufügen sind,

Pig, 3 ein Zeitdiagramm einiger Taktsignale des Rechners nach fig. 1a und 1b>

Pig. 4 ein in einer Ausführungaform des Rechners nach der Erfindung verwendetes Addierwerk,

-7-909844/1363

Jig* 5 einen Kreis zur Steuerung der in. dem Rechner nach der Erfindung Verwendeten IlarkierungS"-bite,

1?ig· 6 eine Gruppe bistabiler .Vorrichtungen dee Rech ners nach Pig· la und

Sig» 7 teilweise einen Kreis zur Taktsteuerung des Ums ehält ens von einem Zustand auf den nächstfolgenden Zustand bei dem Rechner nach der Erfindung, und

fig· 8 ein Diagramm« das einige Zustandsfolgen des Rechners gemäss einer Ausführungsform der Erfindung veraasohaulioht·

Allgemeine Beaohrelbung

Der Rechner nach der Erfindung besitzt einen aus einer magnetostriktlven Verzögerungsleitung IiBR bestehenden Speicher mit beispielsweise 10 Registern I, Jy M, IT, R, Qf IT» Zf B, E* der mit einem einen ües ever stärk er 39 speieenden üesewandle.r 38 und einem von einem Sohreibverstärker 41 gespeisten Schreibwanaler 40 versehen ist·

Jedes Speicherregister besitzt beispielsweise 22 Dezimalstellen mit je acht Binärstellen, so dass jedes Register bis zu zweiundzwanzig 8-Bit-Zeichen speichern kann· Sowohl die Zeichen als auch die Bits werden in Reihe verarbeitet· Demzufolge läuft eine Reihe von 10*8*22 Binäraignalen in der Verzögerungsleitung LDR um·

Die auftretenden zehn ersten Binärsignale stellen das

-8-

909844/1363 ÖRKa*NAL INSPECTED

·* 8 —

erste Bit der ersten Dezimalstelle des !Registers".R, ΪΓ, M, J, I, Q, U, Z, D bzw· B dar, die darauffolgenden zehn nächsten Bihärsignale stellen das zweite Bit der ersten Dezimalstelle der jeweiligen Register dar usw·

Wenn beispielsweise angenommen wird, dass diese Binärsignale in der Verzögerungsleitung so aufgezeichnet werden, dass sie um 1 Mikrosekunde voneinander getrennt sind, so sind die zu einem bestimmten Register gehörenden Signale 10 Mikrosekunden voneinander getrennt, doho dass Jedes Register eine Reihe von 8·22 um 10 Mikrosekunden voneinander getrennten Binärsignalen enthält, wobei die zu den verschiedenen Registern gehörenden Binärsignalreihen um 1 Mikrosekunde zueinander versetzt sind.

Der Leseverstärker 39 speist einen Serien-Parallel-Umsetzer 42» der über zehn gesonderte Ausgangsleitungen ' IR, LM, LN, LJ, LI, LB, LD, LQ,LU und LZ zehn gleichzeitige Signale erzeugt, die die in derselben Binärstel-Ie derselben Dezimalstelle der jeweiligen zehn Register gespeicherten zehn Bits darstellen·

Demzufolge sind zu einem gegebenen Zeitpunkt zehn Signale, die das erste Bit der ersten Dezimalstelle der zehn Register darstellen, an den zehn Aüsgangsleitungen gleichzeitig vorhanden; zehn MifcroSekunden später zehn das zweite Bit der ersten Dezimalstelle darstellende Signale ah diesen Ausgangsleitungen vorhanden usw»

Jede Gruppe aus zehn an den Ausgangsleitungen des Umsetzers 42 gleichzeitig gelieferten Signalen wird nach ihrer Verarbeitung einem Parallel-Serien-Umsetzer 43 zugeführt, der den Schreibverstärker 41 mit diesen in ihrer

-9- , 909844/ 1363

vorherigen Reihenfolge um 1 Hikrosekunde voneinander getrennt erneut gespeicherten zehn Signalen speist» so dass der Wandler 40 diese Signale entsprechend der Arbeitsweise dee Rechners, entweder unverändert oder geändert, unter·Beibehaltung ihrer vorherigen gegenseitigen lage in die Verzögerungsleitung einschreibt» Somit ist klar» dass die einfache Verzögerungsleitung LUR in "bezug auf den ihren Inhalt verarbeitenden Aussenkreis einer Gruppe von zehn parallel arbeitenden Verzögerungsleitungen gleichwertig ist, die je ein einfaches Register enthalten und mit einer Ausgangsleitung IR, IM, IM, IJ"» II, IE, ID, IiQ₉ IU bzw» IZ sowie einer Eingangsleitung SH, SM, SF, SJ, SI, SE, SD, SQ, SIT bzw· SZ versehen sind*

Da die Verzögerungsleitungsspeioherung in ihrer Art zyklisch ist* wird der Betrieb des Rechners in aufeinanderfolgende Speicherzyklen aufgeteilt, wobei jeder Zyklus zweiundzwanzig Digitperioden G! bis G22 enthält und jede Digitperiode in acht Bitperioden T1 bis T8 aufgeteilt ist*

Ein Takt impulsgenerator 44 erzeugt an den Ausgangs- '' leitungen TI bis T8 aufeinanderfolgende Taktimpulsö* die je, wie in dem Zeit diagramm naoh Jig· 5 gezeigt»: eine eine entsprechende Bitperiode anzeigende Dauer haben. Mit anderen Worten ist der Ausgangaansohluaa T1 während der gesamten ersten Bitperiode jeder der zweiundzwanzig Digitperioden erregt, während der Ausgangsansohluss Ϊ2 entsprechend während der gesamten zweiten Bitperiode jeder der zweiundzwanzig Perioden erregt ist, uaw»

-10-

90 9844/1363 OR1G5NÄL INSPECTED

~ 10 -

Der Taktimpulsgenerator 44 ist» wie nachstehend noon näher erläutert, mit der Verzögerungsleitung IM in der Weise synchronisiert, dass der Beginn der n-ten Gattungsbitperiode der m-ten Gattungsdigitperiode mit '·-. dem Zeitpunkt zusammenfällt, zu dem die zehn in der j η-ten Binärstelle der m-ten Dezimalstelle der zehn Speioherregister eingelesenen zehn Bits an den Ausgangsleitungen des Serien-Parallel-Umsetzers 42 verfügbar zu werden beginnen. Diese Binärsignale werden in dem Umsetzer 42 für die gesamte Dauer der entsprechenden Bitperiode gespeichert» Während derselben Bitperiodewerden die durch Verarbeiten der zehn aus der Verzögerungsleitung LDB entnommenen Bits erzeugten zehn Bit» darstellenden Signale dem Parallel-Serien-Umsetzer 43 zugeführt und in die Verzögerungsleitung eingeschrie ben·

Im einzelnen erzeugt der Taktimpulsgenerator 44 im Verlaufe jeder Bitperiode zehn Impulse M1 bis M10 (Jig· 3)· lter Impuls IfI bestimmt die Leaezeit, d.h· den Zeitpunktι zu dem der öefien-Parallel-Umsetzer die zu der vorliegenden Bitperiode gehörenden Bits j verfügbar zu machen beginnt» während der Impuls M4 die JÜnaohreibaeit, d*h· den Zeitpunkt angibt» zu dem die :- verarbeiteten Bits zum Einschreiben in die Verzögerungsj leitung IDR dem Parallel-gerien-TJmsetzer 43 zugeführt

Der Caktimpulsgenerator 44 Besitzt einen Oszillator 45» dpi? im Betrieb einen Impttl avert euer 46 mit Impulsen vöi* Je» ?req.uenz defc Impulse Mt bis M10 speist» wobei tin^ 4uron dieaen ImpuloVeyteiieap geajiieister Ireq.ueneteiler 47 zum Erzeugen der XaktimpulBö 11 bis T8 eingerichtet '

90984 4/136

Der Oszillator 45 ist nur in Betrieb, solange eine bistabile Schaltung Ä.10 (Eige 6) erregt bleibt, die, wie nachstehend noch näher erläutert, durch in der Verzögerungsleitung LDR umlaufende Signale gesteuert wird·

Jede Dezimalstelle des Speichers LDR kann entweder ein Dezimaldigit oder einen Befehl enthalten· Im einzelnen können die Register I und J-, die als erstes bzw· zweites Befehlsregister bezeichnet sind, ein.Programm speichern, das eine Folge von vierundvierzig in die zweiundzwanzig Dezimalstellen des Registers I bzw« J eingeschriebenen Befehlen enthält ο

Die übrigen Register M, N, R, Z, U, Q, D, E sind normalerweise Zahlenregister, die je eine Zahl mit einer Höchstlänge von zweiundzwanzig Dezimaldigits speichern können· Jeder Befehl besteht aus acht jeweils in den Binärsteilen T1 bis Ϊ8 einer bestimmten Dezimalstelle gespeicherten Bits B1 bis B8. Die Bits B5 bis B8 stellen eine von sechzehn Operationen ?1 bis ΪΊ6 dar, während die Bits B1 bis B4 im allgemeinen die Adresse eines Operanden darstellen, auf dem diese Operation ausgeführt werden soll.

Jedes Dezimaldigit wird entsprechend einem binärversohlüsselten Dezimaleode in dem Reohner mit Hilfe von Tier Bits B5, B6, B7, ΒΘ dargestellt* In dem Verzogerungaleitungsspeicher LDR werden diese vier Bits in den letzten auftretenden vier Binärstellen T5, T6, T7 bzw« Τβ einer bestimmten Dezimalstelle aufgezeichnet, während die verbleibenden vier Binärstellen zum Speichern bestimmter Markierungsbits verwendet werden. Im einzelnen wird in dieser Dezimalstelle die Binärstelle 14 zum

90984W1363 BADOBIGINAL

Die Äinärate-lle T5 wird: zum Speichern e'inee-B5 vervfftnd'et _r dää füif alle Deiimal^igita" eineac 2faül ^iefön ^M0* und für all« Deainialdigiter Z'aihi gieioh "I* ±βϋ ► Die= Blöäratelle wir* atme Speichern efeeo Digit-Erkennüngsbits- B2 ■^eiwritniuA-tr ä&& in $«$&?: dtaarch ein Berzimaldig.it einer Zähl l-eaef-tzitent U#zintelatelle gleich ¹¹T"' und¹ in: jeder Äilll bedettfeend-em?)' unbesetzten Dezimalstelle

Its TZ,

eifordext die vollständig;· Darstellung eines a in d'ent' Speicher IDÄ die sieben Binärstel- J ^ ¹^ und Ϊ5 einer g-egebenen Dezi-

zum

ämmem

Sf
Mt Ie* im Mämäar_

»telieii

In. der na-chfolgentfen Beschreibung, ist ein in einer Binär* •teile· ar einer bestimmten Dezimalstelle eines Regiatere ΐϊ fteftßeichertee Bit mit B&b bezeichnet, während das beim. Hitnehnten dfetfes- Bits aus der tBrzosetungel-eltvLn^, erzielt e- Signal mit LBab bezeichnet ist·

eiraifÄ B

BAD ORIGINAL

~ 13 -

ein in der 22-ten 3>ezimalstelle 022 des Registers E gespeichertes Bit B1E =» "1" wird zum Anhalten des Generators 44 verwendet j ein in der η-ten Dezimalstelle des ->. Registers Έ gespeichertes Bit B1N » "1" zeigt an, dass während der Durchführung eines Programms der nächstfolgende auszuführende Befehl der in dieser η-ten Dezimalstelle des Registers I oder J gespeicherte Befehl istj ein in der η-ten Dezimalstelle des Registers M gespeichertes Bit B1M = "1" zeigt an, dass beim Eingeben einer Zahl über das Tastenfeld in das Register M das nächste eingegebene Dezimaldigit in der (n-1)-Dezimalstelle gespeichert werden soll, während beim Eingeben eines Befehls über das Tastenfeld der nächstfolgende Befehl in der η-ten Dezimalstelle des Registers I oder J gespeichert werden sollj dass beim Drucken einer in einem aus den Registern der Yerzögerungsleitung ausgewählten beliebigen Register gespeicherten Zahl⁷das nächste zu druckende Digit des in der η-ten Dezimalstelle dieses Registers gespeicherte Digit ist; dass beim Addieren von zwei Zahlen das Digit der in der η-ten Dezimalstelle des Registers U gespeicherten Summe danach duroli Addieren eines Püildigita, wie nachstehend noch näher erläutert» korrigiert wird· Ein in der η-ten Dezimalstelle des Registers U gespeichertes BLt BH * "1" zeigt an, dass die Ausführung eines Hauptprogramms beim n-ttn Befehl aus dem Register I oder J vor Beginn der Ausführung eines Unterprogramms unterbrochen worden ist» Deshalb werden die Markierungsbits B1R» B1E zur Darstellung feststehender Bezugsatellen in den verschiedenen . Registern (Anfang bzw· Ende)verwendet} dieMarkierungsbits BiE,B1M und B1U stellen verstellbare Bezugs st eilen in den Registern dar» Die Bits BTM werden bei Durchführung einer Addition ausserdem dazu verwendet, für jedV

-14-

90984Λ/1 363

-u-

Dezimalstelle eine zu einer auf dieser Dezimalstelle durchgeführte oder durchzuführende Operation gehörende _v Information aufzuzeichnen· .... .

Die Regenerierung sowie die Änderung und Verschiebung der Markierungsbits B1 erfolgen mit Hilfe eines Markierungsbit-Steuerkreises 37·

Die Rechenanl'age nach der Erfindung enthält ausserdem einen Binäraddierer 72, der mit zwei Eingangeleitungen 1 und 2 versehen ist zur gleichzeitigen Aufnahme von zwei zu addierenden Bits, die an der Ausgangsleitung 3 das Summenbit erzeugen· Im einzelnen enthält der Binäraddierer bei- einer in Jig, 4 dargestellten ersten Ausführungsform eine Binäraddiersohaltung 28, die an die Ausgangsleitungen S und Rb die Binärsumme bzw· den Binärübertrag liefern kann_f die durch das Addieren von zwei der .Eingangsleitung 49 bzw· der Eingangsleitung 50 zugleioh zugeführten Bits und des aus der Addition des näohstvorherigen Bitpaars entstehenden vorherigen Miiärübertragbita erzeugt werden, wobei das vorherige Binär-. Übertragsbit in einem aus eines bistabilen Kreis bestehen den ffbertragebit-Speicher A5 gespeichert wird· Die die beiden zu addierenden Bits darstellenden Signale dauern von dem Impuls HI bis zu dem Impuls XIO dar entsprechenden Bitperiode und die das Summenbit 3 und das Übertrags» bit Bit darstellenden signale treten mit ihnen !■ wesentlichen zugleich auf· Das vorherige Übertragbit wird in dem bistabilen Kreis A5 von dem Impuls AiO der näoh atvorherige» Bitperiode bis zu dem Impuls H10 der jetzigen Bitperiode gespeichert· . .;.-_:,; >

Das neue Übertragibiifexwjjrd/ in, einen J)lp|al)|.|fn Krsis. A4 ,. • -15-

909 8^4/136 3 r«£i? ' ■

«* If

fen, Im im M leepeic iiert Mil« Mi der das
i:tabilen. Γ reiff

·■ während der der

Di· Binsangaleitunf' I de· Binaraddierera 72 kann entwetf&ir ttüt&tf «tHar Iteü· titt tefrte* fe <$&§£ Mm eMä® lies et ζ er über *$m <2*t t *r 53 an die Eingange 1 eitung #' der Addierachaltung 48 an^eachloaaen aein. Somit ist da»· i» ersteren falle ^ edee Dezimal dig it ohne -

rt <i*tt iLidütrinr td;ßgegßtieit täkt&g vribrβιώί! Ιϋ fall«, da djlee:·« Difcit in Blnerverachlüsselung; dargestellt iat_f daa Ioaplerneut di*8e!i Digits zu 15 in den Addier er eingegebeii wird·

daa von einem erzeugt wird»; der eohreiben tat* .

Eli« AiXffgangsieitung; S d'es?

a»

setzer 57 angeaohlosaen werden, der das Ergänzen der

dtue-cfe

BAD ORIGINAL

H99245

leitung S auftretende Bit gleich "O" enterregt·

Demzufolge zeigt bei Beendigung der Addition von zwei Dezimaldigitβ während der η-ten Gattungadigitperiode der Umstand, dass die bistabile Schaltung 58 nach der letzten Bitperiode T8 dieser Digitperiode erregt bleibt, an, dass die Summenziffer grosser ist als neun und kleiner als sechzehn, so dass ein Dezimalübertrag auf die nächstfolgende Dezimalstelle erfolgen muss« über ein Gatter 62 wird das, das Vorhandensein dieses Dezimal-Übertrags anzeigende Ausgangssignal der bistabilen Schaltung 58 dem Übertragespeieher A5 zugeführt, der diesen Dezimalübertrag in der nächstfolgenden Digitperiode O(n+1) in das Addierwerk 48 eingeben kann·

Ein Dezimalübertrag auf die nächstfolgende Dezimalstelle muss auch erfolgen, wenn im Verlaufe der Bitperiode T8 der j etzigen Digitperiode On ein Binärübertrag Rb8 durch Addieren der beiden bedeutendsten Bits B8 erzeugt wird, da dieser Binärübertrag anzeigt, dass die Summenziffer grosser ist als 15· Die übertragung des Dezimalübertrags erfolgt in diesem Falle mit Hilfe der bistabilen Schaltungen A4 und A5 in der vorstehend, beschriebenen Weise·

Demzufolge bedeutet in allen fällen der Umstand, dass die bistabile Schaltung A5 nach der letzten Bitperiode T8 dieser Digitperiode On erregt ist, dass ein Dezimalübertrag aus dieser Digitperiode Cn auf die nächste Digitperiode C(n+1) erfolgen muss«

Sofern diese Digitperiode On die Digitperiode ist, in der das letzte (und bedeutendste) Dezimaldigit der Digits der beiden zu addierenden Zahlen auftritt, wird dieser

-17-

90984 4/136 3

BAD ORIGINAL

Dezimalübertrag über ein Gatter 63 in eine bistabile Schaltung RP eingespeichert· Demzufolge zeigt die bistabile Schaltung R]? in erregtem Zustand an, dass ein sioh'aus der Addition der beiden bedeutendsten Dezimaldigits ergebender Endübertragung vorliegt»

Der Rechner ist ausserdem mit einem Verschieberegister K mit acht Binärstufen K1 bis KB versehen. Bei Aufnahme eines Versohiebeimpulsea über den Anschluss 4 werden die in den Stufen K2 bis EB gespeicherten Bits jeweils in die Stufen K1 bis K7 verschoben, während die dann in den Eingangsleitungen 5, 6, 7» 8, 9, 10, 11, 12, 13 vorhandenen Bits jeweils in die Stufen K1, K2, K3» K4> K5, K6, K7, KB und nochmals KB übertragen werden.

Die durch den Impulsverteiler 46 (Mg¹· 1b) erzeugten Impulse M4 werden als Verschiebeimpulse für das Register K verwendet, das demzufolge während jeder Bitperiode einen Verschiebeimpuls, d*h· während jeder Digitperiode acht Verschiebeimpulse aufnimmt* Der Inhalt jeder Stufe des Registers K bleibt von dem Impuls 114 jeder Bitperiode bis zu dem Impuls M4 der nächstfolgenden Bitperiode unverändert· Somit ist klar, dass ein der Eingangsleitung 13 des Registers K während einer bestimmten Bitperiode zugeführtes Bit an der Ausgangsleitung 14 des Registers K nach acht Bitperioden, d.h» eine Digitperiode später, verfügbar ist, so dass unter diesen Bedingungen daa Register K wie ein Verzögerungsleitungaabachnitt mit einer einer Digitperiode entsprechenden Länge wirkt»

Durch Anschliessen des Speicherregisters I und des Verschieberegisters K in einer geschlossenen Sohleife₉ während alle übrigen Register mit ihren .Ausgängen zum

-18-909844/1363

μ- 18 -

Bilden einer geschlossenen Sohleife an ihre jeweiligen Eingänge unmittelbar angeschlossen bleiben, wird das Register X in bezug auf die übrigen Register effektiv um eine Digitperiode verlängert· In diesem verlängerten Register X wird die aus der Verzögerungsleitung zugleich mit der η-ten Dezimalstelle der übrigen Speicherregister, doh· während der η-ten Digitperiode seit des Entnehmens des den Taktimpulsgenerator 44 startenden Bits B1R entnommene Stelle üblicherweise als die n-te Dezimalstelle bezeichnet· Demzufolge wird der Inhalt des Registers X während jedes Speicherzyklus um eine Dezimalstelle verschoben, d.h» in bezug auf die anderen Register um eine Digitperiode verzögert·

Das Register K kann auf Grund seiner Fähigkeit, als Verzögerungsleitung zu wirken, gemäss den auf Seite 198 des Werkes "Arithmetic Operations in Digital Computers" von R· K. Richard, 1955, dargelegten Grundsätzen ausserdem als Zähler verwendet werden· Im einzelnen ist dieser Zähler, sofern «eine Ausgangsleitung 13 und seine Eingangsleitung 14 an die Auagangsleitung 3 bzw· an die Eingangsleitung 1 des Binäraddierers 72 angeschlossen sind, während die Eingangsleitung 2 des Addierers kein Signal aufnimmt, in der Lage, aufeinanderfolgende Zählimpulse zu Bählen, die der bistabilen Übertragaspeichervorrichtung A5 entsprechend dem nachfolgenden Kriterium zugeführt werden. Indem die in dem Register K enthaltenen acht Sits als eine Binärzahl mit acht Binärstellen angesehen werden, kann der bistabilen Schaltung A5 ein Zählimpuls zugeführt werden, sobald die unbedeutendste Binärstelle über die Ausgangeleitung 14 aus dem Register K entnommen wird» Demzufolge sind die Zählimpulse zeitlich um eine Digitperiode odtr ein Mehrfaches von ihr voneinander getrennt·

-19-90984 4/1363

~ 19 -

Ausaerdem kann das Register K als Pufferspeicher zum vorübergehenden Speichern einer Dezimalziffer oder des Adressenteils eines Befehls oder des Funktionsteils eines duroh eine Druckeinheit 21 zu druckenden Befehls wirken»

Beim übertragen von Daten oder Befehlen aus dem Tastenpult 22 in den Verzögerungsleitungsspeicher UJR kann das Register K ausserdem als Parallel-Serien-Umsetzer wirken·

Sie Reohenanlage naoh der Erfindung besitzt ausserdem einen Befehlsepeicher 16 Bit acht Binäretufen 11 bis 18 zum Speichern der jeweiligen Bits B1 bis B8 eines Befehle»

Die die Adressierbits B1 bis B4 dieses Befehls enthaltenden ersten vier Stufen 11 bis 14 speisen einen Adressendeooder 17 mit acht Ausgangsleitungen ΊΠ Ms TB, von denen je eine einem der acht adressierbaren Speicherregister entspricht und die erregt sind» wenn die Kombination der vier genannten Bits die Adresse dieses Registers darstellt» Die Adresse des Registers M wird durch vier Bits gleich ¹¹O" dargestellt, so dass das Register M automatisch adressiert ist, wenn nicht ausdrücklich eine Adresse gegeben wird· Die die Funktionsbits B5 bis B8 des genannten Befehls enthaltenden übrigen vier Stufen 15 bis 18 speisen einen Funktionsdecoder 18 mit einem Satz Ausgänge Fi bis F16, die alle erregt sind, wenn die Kombination der Bits B5 bis ΒΘ eine entsprechende Funktion darstellt·

Ausserdem können die Ausgänge der Stufen 11 bis 14 und die Ausgangsleitungen der Stufen 15 bis 18 über das Satter

90984/»/1363 BAD ORIGINAL

U9924S

19 "bzw. das Gatter 20 an die Eingangs leitungen der fl-e- .--.·-. weiligen Stufen K5 Ms -KB'-'des- Registers K angeschlossen, werden, um die in diesen Stufen gespeicherte Adresse bzw* die Sanktion aüszudr,uöken» ' . -,;

Ein schältungskreis 36 ist vorgesehen, um entsprechend verschiedenen nachstehend näher spezifizierten Mustern; die zehn Speicherregister, den Binäraddierer 72* das-Verschieberegister K und den Befehlsspeioher 16 wahl- . weise untereinander zu verbinden zum richtigen Steuern der Übertragung von Daten und Befehlen in die, und aus, den verschiedenen feilen der Rechenanlage»"Der Schal- ^r tungskreie 56 besteht aus einer Dioden-Matrix oder einer Transistor-UÖR-Glieder-Matrix oder einer keine Speichereigenschaften aufweisenden gleichwertigen Schaltvorriöhtung*

Ausserdem nrlrd durch den Öehaltungskreis 36 die Auswahl der Speicherregister entsprechend der durch den Decoder ^ 1t angezeigten vorliegenden Adresse vorgenommen·

Das iaatenpult* 22 zum Eingeben der: Daten unfl der Befehle ; und zur' Steuerung der verschiedenen funktionen de« ReOh-; nere enthält ein Zahlentastenfeld 65 mit zehn Zifferntasten 0 bis 9, die dazu dienen, über das Pufferregister C Zählen in daa Sp" eich erreg 1st er M einzuspeichern,; wobei gettäae einer bevörgugten Ausführungsförm das ,Register M das von dem Tastenzahlenfeld aus einzige zugängliche Speicherregister ist« Des Tastenpult 22 enthält: ausserdem ein Adressentastenfeld 68» das mit Taeten versehen ist, die je die Wahl eines entaprechenden Registers d.es Verzögerungsleitungsspeichers LDR steuern«

-21-

90984 A/1363

BAD ORIGINAL

Baa Taatenpult 22 enthält auaserdem ein Funktlonataatenfeld 69 >it Tasten, die je des Funktionateil eines der Befehle entsprechen, die der Rechner ausführen kann·

Die 'drei Tastenfelder 65» 68 und 69 steuern eine ■•chanische Decodereinrichtung, die aus Codierstäben besteht, die alt elektrischen Schaltern zusammenwirken, um an vier Leitungen H1, H2, H3, H4 vier Binärsignale zu erzeugen, die entweder die vier Bita einer auf dem Taatenfeld 65 eingestellten Dezimalziffer oder die vier Bita einer auf dem Tastenfeld 68 eingestellten Adresse oder die vier Bits einer auf dem Tastenfeld 69 eingestellten funktion darstellen, wobei die Decodereinrichtung auaaerdem eine Ausgangsleitung G1 oder G2 oder G3 erregen kann, um anzuzeigen, ob das Tastenfeld 65 oder daa Tastenfeld 68 bzw. daa Taatenfeld 69 betätigt worden ist·

Eine Kommataste 67 und eine Taste 66 für ein negatives algebraisches Vorzeichen erzeugen bei ihrer Betätigung unmittelbar ein Binäraignal in der Leitung T bxw· SV·

Einige der von der Beohenanlage naoh der Erfindung ausführbaren Befehle aind nachstehend aufgeführt, wobei der Buchstabe T das entsprechend der in dem Zeltfolgeumformer 16 festgehaltenen Adresse gewählte Register bedeutet!

Additions Übertragen der in dem gewählten legist er T gespeichert en Zahl in daa Register M, dann midieren de· Inhalts dos Registers Jf au dem Inhalt des Registers X und speichern des Ergebnisse· im ie* lefieter ϊ, d.h. symbolisch* Y—M₁(M+!!)-H|

12) Subtraktlont üntapreohend Y-

9098A4/1363

U99245

~ 22 -

93) Multiplikation! Y—M; (N-M)-N;

94) Division ι T--M; (MiM)-N;

95) übertragen aus Mt übertragen de· Inhalts des Registers K in das gewählte Register, d.h· N—Y;

F6) Übertragen in Hx übertragen des Inhalts des gewählten Registers in das Registern, d.h. Y—N;

17) Austausohs Übertragen des Inhalts des gewählten Registers in das Register N und umgekehrt, d.h.

18) Brückenι Ausdrucken des Inhalts des gewählten Registers Y;

19) drucken und Löschen: Ausdrucken des Inhalts des gewählten Registers Y und Löschen des Inhalts;

HO) Programmstopp: Anhalten der automatischen Ausführung des Programms und warten, bis der Bedienende Säten in das Tastenfeld eingibt} diese Daten in das gewählte Register Y einspeichern (danaoh kann entweder di· automatisch· ProgrammauafUhrung oder der Handbetrieb fortgesetzt werden)j

911) Ausaug aua das Register I einea dar araten durch di· la den -vorliegenden Befahl enthaltenen Adrease apaaifisiartan mrBtvn acht Zeiohen und Übertraf·η diasaa Zeichens in daa lefieter M|

912) fprung auf dan in daa Torliefanden Befahl apaaifiaiartem Proframmbafehl,

913) lprunf, bedingt·

leehenanlag· naah dar lrfin*unf Iiaa« sich wahlweiae ■o ainaiallen, da·· ale naah drei Arien» und awar ^ητοη

-23-Θ098ΑΑ/13Ι3

Hand", "automatisch" und "PrograinmeinspeiciieruaigiV.lii _;, Abhängigkeit davon, ob ein Schalter 23 mit drei Stellungen ein Signal PM» PA' oder IP erzeugt, arbeitet·

Alle vorerwähnten Befehle können bei automatisch en* Betrieb ausgeführt werden und die ersten neun-Befehle können auch bei Handbetrieb ausgeführt werden..

Während des Programmeinspeicherungsbetriebea,.bei dem daa Signal· IP auftritt, aind das Adressentastenfeld 68 und das Punktionatastenfeld 69 betätigbar zum Eingeben der Programnibefehle in die Register I und J über das Pufferregister K. Zu diesem Zweck können die Ausgänge H1 bis H4 der iastenfeld-Deoodereinrichtung über das Gratter 24 jeweils an die.Eingänge 8 bia 11 des Hegiatera K angeschlossen werden». Während dieser, Zeit ist das Tastenfeld 65 unwirksam (ausser Betrieb)»

Während des automatischen Betriebes,» bei dem das vorher in den Speicher LIR eingespeicherte Programm auageführt wird» sind das AdreBsentastenfeld und das Punktionatastenfeld unwirksam·

Der automatische Betrieb besteht aus einer Folge von Befehl-Subatituierphaaen und Befehl-Ausfünrphasen» Tm einzelnen wird während einer Substituierphaae ein Befehl aus dem Programmregiater I, J extrahiert und in den / Speicher 16 übertragen· Auf diese Phase folgt automatisch eine Ausführungsphase, in der der Rechner unter Steuerung durch den gespeicherten Befehl diesen Befehl ausführt· Auf.diese Ausführungsphase folgt automatisch eine Substituierphaäe für den nächstfolgenden Befehl, der.extrahiert und anstelle des vorherigen Befehls gespeichert wird

-24-

9 0 9 8 ■'* W 1 3 6 3 BAD ORIGINAL

14S§245

vme* Solange in clem Speicher 16 ein Mfmat mf.ru. ^ bleibt das durch den Adressenteil des Befehls angegebene &aihl©nrsgi#t-er fortlaufend gewählt, wobei die DeeodereinrichtMng 1S stetig das dem itanktionateil des Beffeihls entsprechende fjanktionssignal erzeugt· Während des automatischen Betriebes, ist normalerweise- aaieh das Sahleiatsstenffield äusser. Betrieb," da die ßeehenanlsge aaaeii den vorfaer in den Speicher eingespeicherten Daten arbeitet» Dieses Tastenfeld wird nur dann betätigt, wenn der zur Zeit gespeicherte irogramaibefehl der Haltebefehl f10 ist« Ss ist Skier» dass dieser Befehl die ferarbeitiaaag ψόώ. mehr Daten zulässt,als der Speicher der Eeehen-■anlsge enthalten kann* :

Beim Handbetrieb können das Zahlentastenfeld, das Äidreseentastenfeld und das Jftinktionstastenfeld alle wir&sam» d»h» in Betriefe, sein*-im einzelnen können" .gemäss Üeser Betriebsart (das Mress.entastenfeld unä das iHinkti©nstastenfeli von dem Bedienenden dazu verwendet werden» um .zu bewirken, dass übt E««iiner eine Folge von ■ Operationen entsprecbend einer beliebigen wäbrend äee automatiselien Betriebs auegefüiirten Folge ausfiilirt» 2u diesem Iweek gibt der Bedienende über das Tastenfeld eine Adresse und eine !"unktion ein, die demzufolge genau wie während einer Befehl—Subatituierpfaase bei automatischem Betrieb über das Gatter 70-bzw· 71 in dem Speicher 16 festgehalten werden. Darüber hinaus wird durch Eingeben dieses Befehls (Adresse und Funktion) in däe Tastenfeld automatisch eine Befehl-ÄUsfüßrpJiase eingeleitet* um diesen eingegebenen Befehl in einer» der Attaführungsphase des automatiacnen Betriebes entsprechenden Weise auszuführen· Kaofa Beendigung dieser Bfiefal-Auefübrphase stoppt der Sechner und wartet auf einen durch den Bedienenden Über das Tastenfeld eingegebenen neuen Befehl·

-25-9 0 9 8 A U J 1 3 6 3

BAD ORIGINAL

U992A5

~ 25 -

Wie vorstehend erwähnt, wird das zum Aufnehmen der Daten über das Tastenfeld spezialisierte Register M, sofern keine Adressentaste betätigt wird, automatisch adressiert» Demzufolge kann der Bedienende, wenn er über das Tastenfeld einen der den vier arithmetischen Grundoperationen entsprechenden Befehle F1, F2, F3, F4 eingibt, wählen, das Adressentastenfeld nioht zu betätigen, sondern anstelle dessen eine Zahl über das Zahlentastenfeld einzugeben· In diesem Falle wird die betreffende Operation nach der eingegebenen Zahl ausgeführt» Demzufolge kann während des Handbetriebes jede beliebige der in dem Funktionstastenfeld 69 niedergedrückten Tasten entsprechende arithmetische Operation, entweder nach einer vorher über das Zahlentastenfeld 65 in das Register M eingegebenen Zahl oder nach einer in einem mit Hilfe des Adressentastenfeldes gewählten Register gespeicherten Zahl ausgeführt werden»

Ausserdem hat sich gezeigt, dass während des automatischen Betriebes die in den Befehlen spezifizierten Funktionen nach den vorher in den Speicher eingespeicherten Daten ausgeführt werden» Vor dem Eindrücken des Schaltknopfes ATJT zum Starten der automatischen Programmäusführung kann der Bedienende, nachdem er die Rechenanlage auf Handbetrieb eingestellt hat, jedes dieser Ausgangsdaten eingeben, indem er zunächst die Daten über das Zahlentastenfeld in das Register M eingibt, dann die Adressentaste niederdrückt, die dem Register .entspricht, in dem die Daten gespeichert werden sollen,und dann die dem Übertragungsbefehl F5 entsprechende Funktionstaste niederdrückt»

Die Reohenanlage nach der Erfindung enthält ausserdent eine Gruppe bistabiler Schaltungen, die in Fig. 1t mit

-26-WD «MW«. _9098U/1363

H99245

Hilfe eines Kästchens 25 kollektiv und in Pig. 6 im einzelnen dargestellt sind» Diese bistabilen Schaltungen werden u.a· zum Speichern einiger innerer Zustände ' des Rechners verwendet» wobei die diese Zustände darstellenden Signale dieser bistabilen Schaltungen in dem Blockdiagramm nach Fig. 1 kollektiv mit A bezeichnet sind·

Im einzelnen wird die bistabile Schaltung AO während jedes Spei eherzyklus beim Entnehmen der ein Digitanzeigebit B2 gleich "1" speichernden ersten Bin^rstelle T2 aus dem Register M erregt, worauf sie beim Entnehmen der ein Digitanzeigebit B2 gleich "0" speichernden ersten Binärstelle P2 enterregt wird, so dass die bistabile Schaltung AO während des gesamten beim Entnehmen der in dem Register M gespeicherten Zahl verstreichenden Zeitintervalls erregt bleibt· Mit anderen Worten zeigt die bistabile Schaltung AO in jedem Speicherzyklus die Länge und die Lage der in dem Register M gespeicherten Zahl an» Es sei bemerkt, dass gemäss einem Merkmal der Erfindung diese Länge und diese Lage völlig veränderbar sind·

Die bistabilen Schaltungen Al und A2 sind in der Lage» eine entsprechende Anzeige der Länge und der Lage der in dem Register N bzw» Y gespeicherten Zahl zu geben, wobei T das zur Zeit adressierte und gewählte Register bezeichnet· Zu diesem Zweck werden die bistabilen Schaltungen A1 und A2 durch den Ausgang LN des Registers N bzw· duroh den Ausgang L des gewählten Registers Y gesteuert» Die Ausgänge der bistabilen Schaltungen AO und AL werden so kombiniert, dass sie ein signal A01 erzeugen, das während jedes Speieherzyklus von der Entnahmezeit des ersten Dezimaldigits aus den Dezimaldigits

-27-9 0 98 4Α/Λ.3 6 3

14SS24S

der Zahlen II und M lis ζην i&tmhmeaeit äes suZiet;zt auftretenden Desimaldigits dieser Dezimaldigits

Die bistabile Schaltung A3 wird·normalerweis® zwo. 3 scheinenden Anzeigen einer bestimmten DigitperAsd« verwendet, während der eine bestimmte Operation durchgeführt werden soll, wobei diese Anzeige insofern erzielt wird» dass die bistabile Schaltung während der genannten Digitperiode erregt, und während der anderen Digitperiod<en enterregt bleibt·

Die bistabile Schaltung A7 wird normalerweise ,zum !unterscheidenden Anzeigen «ines bestimmten Speioherzyklua oder eines Teiles davon während des Betriebes der Eingangs- und Aus gangs einheit en der See'henanlsge verwendet»

Di« bistabilen Schaltungen &6* AB, Ag werden sum Anzeigen von bestimmten Zuständen während der Ausfütorung bestimmter Befehle verwendet*

Die Funktion anderer- bistabiler Schaltungen der Gruppe 25 wird später beschrieben·

Die Eeohenanlage nach der Erfindung ist ausaerdem mit einer Foigesteuereinheit 26 mit einer Gruppe bistabiler Zustand-Anzeigeschaltungen PT bis Bn versehen, die einzeln erregt werden, so dass sich der Rechner jederzeit in einem bestimmten einer der zur Zeit erregten bistabilen Schaltungen Pt bifl ^n entsprechenden Zustand befindet» Bei seinem Betrieb geht der Rechner durch eine Folge von Zuständen, wobei er in federn Zu st·: nd bestimmte Grundoperationen ausführt« Die Folge dieser Zustände wird geariss einem mit Hilfe einer logischen Schaltung

-28-9O9-8ÄA/ 1313

27 hergestellten Kriteriums bestimmte Im einzelnen bestimmt diese Schaltung 27 aufgrund des durch die bistabilen Schaltungen P1 bis Pn über die Leitung P angezeigten augenblicklichen Zustandes der Reohenanlage, des zur Zeit in dem Speicher 16 gespeicherten und durch die Decodereinrichtung 18 über die Leitung P angezeigten Befehls und der durch die Gruppe von bistabilen Zustand-Festhalte-Schaltungen 25 über die Leitung A angezeigten augenblicklichen inneren Zustände der Reohenanlage, welcher Zustand folgen muss, und gibt eine Anzeige dieser Entscheidung durch Erregen des diesem Zustand entsprechenden Ausgangs 28· Darauf erzeugt eine Taktgeberschaltung 29 einen Zustandswechsel-Taktimpuls MG-, so dass eine der bistabilen Schaltungen P1 bis Pn entsprechend dem nächstfolgenden Zustand über das dem Ausgang

28 entsprechende G-atter 30 erregt wird, während alle verbleibenden bistabilen Zustands-Anzeigeech'ltungen der Gruppe P1 bis Pn enterregt sind.

Schreibwerk

Das Serienschreibwerk 21 besteht aus einer stetig umlaufenden Typentrommel, die für jede Druckspalte eine gesonderte Umfangsreihe aus Zeichen trägt, wobei jede Reihe einen Umfangebogen einnimmt,'damit ein Bogen (des Umfangs) frei von Zeichen bleibt« Ein normalerweise am rechten Ende der Druckzeile in Ruhestellung liegender Druckhammer lässt sich schrittweise parallel zur Achse der Typentrommel synchron mit der Drehbewegung der Typentrommel selbst so verstellen, dass er die aufeinanderfolgenden üruckspalten zum Seriendruck der Zeichen jeder Druckzeile erreicht»

Jede Druckzeile enthält eine mit einem .'^oil:.·■:. versehene

-29-

9 0 9 8 L L I 1 3 6 3

BAD

~ 29 -

Zahl, die auf ihrer linken Seite das entsprechende algebraische Vorzeichen und auf ihrer rechten Seite ein erstes die nach dieser Zahl ausgeführte Operation anzeigendes Punktionsζeichen und ein zweites die dieser Zahl zugeordnete Adresse angebendes Adressenzeichen hat. Demzufolge enthält die auf der Typentrommel vorhandene erste (am weitesten rechts liegende) Umfangsreihe aus Zeichen die Adressenzeichen Q, U, Z, D, E, M, N, R und die zweite Reihe die in dem Funktionstaatenfeld 69 enthaltenen IHinktionssymbole, wobei die verbleibenden Reihen, beginnend von der dritten, miteinander übereinstimmen und die zehn Dezimalziffern, das Komma sowie das Minuszeichen enthalten.

Jedes der Zeichen der Typentrommel, das entweder eine Dezimalziffer oder ein durch ein alphabetisches Zeichen oder ein besonderes Zeichen, wie beispielsweise ein algebraisches Vorzeichen und eine Interpunktion, dargestelltes Adressen- oder Funktionsaymbol sein kann, wird in dem internen Code der Rechenanlage mit Hilfe von vier Bits B5,B6, B7, B8 (oder B1, B2, B3, B4 im Pelle einor Adresse; dargestellt·

Die Anordnung der Zeichen auf der Typentrommel 1st so, dass bei Betrachtung dieser vier Bits B5 bis B8 jedes Zeichens als eine reine Binärdarsteilung der natürlichen Zahlen 0 bis 15 die Zeichen jeder Reihe ihre Druckstellung vor dem Druckhammer in der den natürlichen Zahlen abnehmend von 15 bis 0 entsprechenden Reihenfolge erreichen» Darüber hinaus wird jede Zeichenreihe parallel zur Achse der Typentrommel durch die gleiche Kombination von vier Bits dargestellt, so dass sie einer gleichen natürlichen Zahl zugeordnet ist ο Demzufolge

-30-

9098 A 4/1383 BAD ORIGINAL

U99245

lassen sich in jeder Umfangsreihe die Zeichen durch einfaches Zählen von ihnen zugeordneten Marken unterscheiden»

An der Typentrommel ist eine Taktgeberscheibe befestigt, die Taktmarken trägt, und mit einem Abfühlkreis zum Erzeugen eines Taktgebersignals OK, unmittelbar bevor jedes Zeichen der Typentrommel seine Drucksteilung vor dem Druckhammer erreicht, zusammenwirkt» Dieser Abfühlkreis kann ausserdem ein Signal ST erzeugen, das während jeder Umdrehung der Typentrommel während des gesamten durch den von den Zeichen eingenommenen Bogen beim Vorbeiwandern an dem Druckhammer verbrauchten Zeitintervalls vorhanden ist, so dass das Fehlen des Signals ST den Bruchteil jeder Umdrehung ausmacht, der dem leeren Bogen entspricht ur;d der Verstellung des Druckhammers von einer Druekspal"ce zur nächstfolgenden Druckspalte und dem Extrahieren des nächsten zu druckenden Zeichens entweder aus der Verzögerungsleitung LDR oder dem Befehlsspeicher 16 zugeteilt ist» Dieser Bruchteil jeder Umdrehung dauert zumindest einige Speicherzyklen an»

Anlaufen des Betriebes der Rechenanlage

Der Bedienende betätigt eine allgemeine Rückstelldrucktaste AG, so dass die bistabilen Schaltungen A6 bis A10 enterregt werden, während eine 8-Bit-Zahl, die die Srgänzung zu 256 der Zahl 21 darstellt, jeweils in die acht Stufen K1 bis KB des Registers K eingeschrieben wird»

Darauf betätigt der Bedienende für öle Dauer von wenigstens einigen Sp eic herzyklen eine Startdrucktaste AT»

-31-^909844/1383 BADOHiOINAL

~ 31 -

Der Anfang (die Vorderkante) des Signals AY "bringt die Maschine in den Zustand P21 und erregt die bistabile Schaltung A10, so dass der Taktimpulsgenerator 44 anläuft. In dem Zustand P21 verbindet der Schaltungskreis 36 den Bin^flraddierer 72 ständig, mit dem Register K, um in vorstehend beschriebener Weiee einen Zähler zu bilden, wobei ein Zählsteuerkreis 73 während jeder Digitperiode in der Bitperiode T1 über ein Gatter 30 einen Zählimpuls erzeugt, so dass der Zähler in diesem Zustand die aufeinanderfolgenden Digitperioden zählen kann, da in jeder Digitperiode sein Inhalt um eine Einheit vermehrt wird· Ausserdem erregt der Anfang (die "Vorderkante) des Signals AV die bistabile Schaltung A3, die danach in der nächstfolgenden Bitperiode T1 enterregt wird, so d^!.iSB sie also nur während der ersten Digitperiode G1 erregt bleibt· Des halb bewirkt der Markierungsbit-Steuerkreis 37, dass über ein Gatter 74 ein Markierungabit B1R « "1" in die erste Binärstelle (Bitperiode T1) der ersten Dezimalstelle (üigitperiode G1) des Registers R eingeschrieben wird·

Der Zähler zählt die aufeinanderfolgenden Digitperioden, bis sein Inhalt den Wert 256 erreicht. Dieser Umstsnd, der bei der ersten Bitperiode (Impuls 1"I) der 21-sten Digitperiode 021 eintritt, wird mit Hilfe des Vorhandenseins eines Binärübertrags Rb während der letzten Bitperiode T26 diener 21-aten Digitperiode festgestellt. Dadurch wird eine bistabile >ich--ltung Λ2? erregt, die danach während der gesamten 22-sten Digitperiode 022 erregt bleibt· Gesteuert durch cie/e bistabile Schaltung A?2 wird in iem Kreis 37 ein Gaiter 75 zum Schreiben eines Bits B1E » "1" in aer ernten Bitperiode 1'1 des Registers 3 geüffnet*

-32-

9098^4/1363 BAD ORIGINAL

U99245

~ 32 -

Darüber hinaus wird in der letzten Bitperiode T8 dieser 22-sten Digitperiode die bistabile Schaltung AIO durch * den·Impuls M10 enterregt, so dass der fäktimpulsgenera- ■'· ""'■ tor 44 anhalte'Demzufolge werden in dem Zustand P2t am "■ Anfang bzw. am -Ende einer leihe von zweiundzw'anzig Digit— ρ er iod en zw ei- Synchro nis ierungs bit s in di e V er zOgerungsleitung eingeschrieben, von denen äas Anfangsbit (Start-· bit) in das Register R und-das Endbit (Stoppbit) in" das' ' Register E eingeschrieben-wird» ""■-"- · '

In dem Zustand P21 zeigt die logische Schaltung 27, ohne Rücksicht· auf die· internen Bedingungen der Heehenanläge, '■ als nächstfolgenden Zustand den Zustand PO an»- · ''> ^;

Ausserdem wird während des nächstfolgenden Speieherzyfclus, wenn die bistabile Schaltung A10 durch das Startbit B1R *"1" erneut erregt wirdj über ein Gatter"-82 in dem' Zustandswechsel-iaktsteuerkreis'29 ein Signal MG er- zeugt, so dass die Reehenanlage effektiv in den Zustand . PO .gebracht-wird» -> ■ · ■■■-. . .. ;'-.-. :■" ■- ·

Syncfaroniaieren des Taktimpulsgeneratora 44 ^: · ■ ■ ■ --.- .mit-;.der .Verzögerungsleitung LDR : · '

Die in dem Anlaufzustand P21 der Reehenanlage in die Verzögerungsleitung IDR eingespeicherten vorerwähnten Synohronisierungabits B1R und BUS werden zum Synchronisieren des Taktimpulsgenerators 44 mit der Verzögerungsleitung zum Ausgleichen jeder Veränderung der Fortpflan-rzungszeit der Impulse an der Verzögerungsleitung oder in der Periode des Oszillators 45 verwendet·

Zu diesem Zweck erregt in jedem Speicherzyklus» der auf

9033.4A/1363

BAD ORIGINAL

U99245

~33 -

den Zyklua folgt, in dem die Synchroniaierungsbits in der Verzögerungsleitung aufgezeichnet worden sind, ohne Rücksicht auf den derzeitigen Zustand der Rechenanlage, das beim Entnehmen des Startsynchroniaierungsbita B1R erhaltene Leaeaignal LB1R die bistabile Schaltung A10 und enterregt das beim Entnehmen des Stoppsynchronisierungsbits erhaltene Lesesignal LB1E die bistabile Schaltung, so dass der durch diese bistabile Schaltung gesteuerte Taktimpulagenerator 44 während jedes Speicherzyklus für genau zweiundzwanzig Digitperioden wirksam bleibt, abgesehen von der belanglosen Phasendifferenz, die innerhalb eines einzelnen Sp ei eher zyklua zwischen der Verzögerungaleitung LDR und dem Taktimpulagenerator 44 erzeugt werden kann·

Die Phasendifferenz wird, sofern überhaupt eine solche vorhanden ist, am Beginn jedes Speicherzyklus ausgeglichen, da der Zeitpunkt, zu dem die Synohronisierungsbits B1R und B1E, nachdem sie aus der Verzögerungaleitung entnommen worden sind, wieder in die Verzögerungsleitung eingeschrieben werden, durch die von dem Taktimpulagenerator 44 aelbat erzeugten TaktSteuerimpulse zeitlich genau abgestimmt ist·

Demzufolge ist klar, dass die effektive Länge der Verzögerungaleitung LDR entsprechend der Impulsfortpflanzungszeit zwiachen den beiden Wandlern 40 und 38 plua der aus dem Impulaentnahmezeitpunkt M1 und dem Impulaeinschreibezeitpunkt M4 entatehenden Verarbeitungazeit grosser sein muss als die den zweiundzwanzig Digitperioden des Taktimpulageneratora 44 entsprechende Länge der Regiater, ao dass die sich an der Verzögerungsleitung fortbewegende Reihe aus 1Ο·8·22 Signalen nur einen Teil

-34-

9098U/1363
BAD ORIGINAL

U99245

~ 34 -

der Verzögerungsleitung besetzt und somit eine unbesetzte Strecke freilässt ι die entsprechend dem Unterschied zwischen den beiden Längen eine unveränderliche Länge

hat» ·

Demzufolge hat Jeder beim Entnehmen des Bits B1R aus der Verzögerungsleitung beginnende Speicherzyklus eine Dauer von zweiundzwanzig Digitperioden plus einem dem Längenunterschied oder der unbesetzten Strecke entsprechenden Le erze it int ervall» Y/ahrend dieses Zeit Intervalls tritt in den verschiedenen in dem Rechner festgehaltenen Signalen keine Veränderung auf und es wird kein Signal aus der Verzögerungsleitung entnommen oder in sie eingeschrieben, so dass der Betrieb des Rechners nach diesem" Leerintervall an genau derselben Stelle, an der er zu Beginn dieses Intervalls unterbrochen worden war, wieder aufgenommen wird, so dass das Vorhandensein dieser unbesetzten Strecke euf den Betrieb der Rechenanlage keinen Einfluss hat·

Eingeben einer Zahl in den Speicher über das Tastenfeld

Auf den Zustand P21 folgt der Zustand PO, in welchem die Daten über das Tastenfeld in den Speicher eingegeben werden können·

In dem Zustand PO verbindet der Schaltungskreis 36 das Speicherregister M ständig mit dem Verschieberegister K zum Bilden einer geschlossenen Schleife, so dass das Register M um eine Digitperiode verlängert wird· Währendde&seri aind alle verbleibenden Register mit ihrem Ausgang unmittelbar an ihren jeweiligen Eingang angeschlossen, um eine geschlossene Schleife zu bilden^ so dass ihr Inhalt fortlaufend wiedergewonnen ;/ird, damit

-35-9098.U/ 136 3

BAD

*» 35 -

er während der nachfolgenden öpeicherzyklen unverändert bleibt» Auch die lÄarkierungsbits Bl dies er.verbleibenden , Regie-ter v/.erden über den Steuerkreis 37 fortlaufend wiedergewonnen, . so dass der gesamte -Inhalt aller Register ausaer dem Register M während des Zustandes PO unverändert bleibt.

Das Taktsteuersignal MG» das das Umschalten des Rechners aus dem Zustend P21 in, den Zustand PO herbeiführt, stellt die bistabile Schaltung A40 auf ihren Ausgangszustand zurück· Der Bedienende betätigt entweder die Itinuszeichen'-taste 66 oder keine Taste in Abhängigkeit davon» ob die einzugebende Zahl negativ oder positiv ist· Im ersteren Falle bewirkt das durch die betätigte Taste erzeugte Signal SN, dass über ein Gatter 76 ein Hegativzeiehen-r bit B5 m «1« in die dritte Binärstelle aller. Dezimalstellen des Registers M eingeschrieben wird* Darauf be-^ tätigt der Bedienende die der einzugebenden ersten Bezimalziffer entsprechende Zifferntaste· Dadurch erzeugen die dem Tastenfeld 22 zugeordneten elektrischen Kontakte die vier diese Dezinialsiffer darstellenden Binärsignale Hi, H2, H3t H4 und ein Signal Gl,. das anzeigt, dass diese vier Signale zu einem über das Zahlentastenfeld 65 eingegebenen Zahlenzeicheft gehör eni Die Dauer dieses durch >■. das Tastenfeld erzeugten gesamten Signals beträgt mehr als ein Speicherzyklus· ■ ■. , ·

Der Anfang (die Vorderkante) des Signals Gl erregt die .·: bistabile Scheitung A7. Zu einem entweder, vor öder ·. hinter diesen Vorderkante auftretenden Zeitpunkt startet das in derVerzögerungHleitung umlaufende iSyiichEO-i ,. nisierungsbit-BIR. den Takt impulsgenerator 44» Während , , ^ des ersten durch den Generator 44 nach dem Erregen der bistabilien Vorrichtung A7 erzeugten Taktimpulses Tt

-56-

9 0 9 8 h 11 1 3 S 3
BAD

bewirkt der Impuls M4durch Öffnen dea Gatters 24, dass die Bits HL, H2, H3,. H4 und 01 von dem Tastenpult 22 aus in die jeweiligen Stuf en K4, K5, £6, K7 und K1 des Registers K. übertragen werden» Da das Niederdrücken der Taste in dem Tastenpult_22 nicht mit dem TaktimpulsgenErator 44 synchronisiert ist * kann dieser erste Taktimpuls .Tl mit der ersten.Bitperiode irgendeiner Digitperiade.Q (n+1) der zweiundzwanzig Digitperioden des derzeitigen Speicherzyklus zusammenfallen· Demzufolge enthalten bei Beginn dieses Taktimpulses T1 die Stufen Kl bis KB des Registers K die jeweiligen Binärstellen Bl bis BB der n-~feen Dezimalstelle des Registers-M«. Bei dem Impuls M4 dieser Bitperiode Ti werden die Bits der Binärstellen B2 bis B8 der η-ten Dezimalstelle und das Bit der ersten Binärstelle B1 der nächstfolgenden Dezimalstelle ö (n+1) in die jeweiligen Stufen El bis KB des Registers K übertragen. Bei dem gleichen Impuls M4 werden die Bits Hl, H2, H3, H4 und Gl aus dem Tastenpult 22.in dea Register K eingegeben· Dadurch werden diese Bits in die Binürstellen .B5, B6, B7, BS bzw·' B2 der η-ten Dezimalstelle On des Registers M eingeschrieben, von denen die vier erstgenannten Bita die eingegebene Ziffer darstellen und das fünfte Bit ein Ziffern-Anzeigebit ist ο Wie vorstehend erklärt, ist die Binärstelle B3 bereits durch ein ITorzeicfaenbit besetzt worden·

Demzufolge ist klar, dass das über das Tastenfeld eingegebene erste Digit ziellos in eine bestimmte n-te Dezimalstelle eingegeben wird, die,die erste Dezimalstelle ist» die nach der Betätigung der entsprechenden Taste zuerst .-den Lesev.T notier.. 38 und den Schreib-and! er 40 erreicht*

Ausserdem wird bei dieses Impuls M4- 5er ersten Bitperiode

BAD ORIGINAL

U99245

~ 37 -

P1 der Digitperiode C (n+i) der Ausgang SM des Markierungsbit-steuerkreises 37 erregt, da der Ausgang des G-atters 78 erregt ist β Demzufolge wird ein Markierungsbit B1M = "1" in die erste Binärstelle dieser n-ten Dezimalstelle des Registers M unmittelbar vor der aus dem Tastenfeld eingegebenen Ziffer eingeschrieben» Darüber hinaus erregt der Taktimpuls T1 die bistabile Schaltung A3, die danach durch den nächstfolgenden Impuls T1 enterregt wird und somit also nur während dieser (n+1) Digitperiode erregt bleibt, um die Digitperiode anzuzeigen, während der die auf dem Tastenfeld eingestellte Ziffer in das Register M eingegeben wird·

Der Taktimpuls T2 der Digitperiode ö (n+1) enterregt die bistabile Schaltung A7, um zu verhindern, dass das Digit im nächstfolgenden Zyklus nochmals in das Register M eingegeben wird, so dass dieses Digit.trotz der Tatsache, dass die entsprechende Taste während mehr als einem Speicherzyklus niedergedrückt gehalten, wird, nur einmal in das Register M eingegeben v/ird« Somit ist also klar, dass die Aufgabe der bistabilen Schaltung A7 in diesem falle darin besteht, beim Eingeben einer Ziffer über das Tastenfeld den ersten Speicherzyklus von de'n nachfolgenden Sp eich er zy kl en zu unterscheiden» Ausserdem erregt derselbe Taktimpuls T2 die bistabile Scheltung A40, die also auch während des Einsteilens der nächsten Ziffern auf dem Tastenfeld erregt bleibt, um die zuerst eingestellten Digits von den nachfolgenden zu unterscheiden» Dies geschieht deshalb, weil das erste eingegebene Digit ziellos in eine Dezimalstelle des Registers M eingeschrieben wird, während die nachfolgenden Digits entsprechend einer vorgeschriebenen Folge in die aufeinanderfolgenden Dezimalstellen dea. Registers M

-38-

909844/1363

BAD

~ 38 -

eingeschrieben werden müssen» Der Zweck der bistabilen Schaltung A4O liegt in der Bestimmung dieses Unterschiedes bei dem Digiteingebevorgang· Dieses erste eingegebene Digit läuft während der nachfolgenden Speicherzyklen in dem Register M und dem Register K um, die, wie vorstehend erläutert, zu einer geschlossenen Schleife miteinander verbunden sind· In dem Markierungsbit-Steuer kreis 37 wird bewirkt, dass auch die Markierungsbits B1M durch das Yerschieberegister gestuft werden, da sie von dem Ausgang LM des Registers M auf den Eingang 13 des Registers K übertragen werden, weil anstelle des Gatters 80 das Gatter 79 geöffnet ist, so dass dieses Bit B1M = "1" in der durch die erste eingegebene Ziffer besetzten η-ten Dezimalstelle aufgezeichnet bleibt, während das in der ersten Binärstelle der verbleibenden Dezimalstelle des Registers M weiterhin B1M = ¹¹O" bleibt.

Darauf wird das zweite Dezimaldigit der einzugebenden Zahl auf dem Tastenfeld eingestellt, die folglich die das Digit darstellenden Binärsignale H1, H2, H3, H4 und das Signal G1 erzeugt· </ie vorstehend erörtert, haben diese Signale eine Dauer, die mehr als ein Speicherzyklus beträgt»

Wie bei dem ersten eingegebenen Digit erregt der Anfang des Signals G1 die bistabile Schaltung a7· Beim Entnehmen des in der η-ten Dezimalstelle des Registers M, d»h· der durch das zuerst eingegebene Digit besetzten Stelle, aufgezeichneten Markierungsbit B1M = "1" wird die bistabile Schaltung A3 erregt· Die bistabile Schaltung A3 wird danach durch den nächstfolgenden Taktimpuls T1 enterregt, so dass sie nur während der η-ten Digitperiode erregt bleibt» die beim Entnehmen dieses Mar-

-39-

909844/13S3

BAD ORiOiNA!

U99245

kierungabits BlM « ⁿiⁿ aus der Verzögerungsleitung LDR beginnt· Ea sei bemerkt, dass beim Entnehmen dieses Bits B1M * "1% das am Anfang der η-ten Bezimalstelle des Re-, gistera M liegt* sich öle (n-1·) Dezimalstelle in dem Segister K befindet, während die (n-2·) Dezimalstelle gerade wieder in .das Register M, d#h* am Beginn der , Verzögerungsleitung eingeschrieben worden ist·

Beim Entnehmen dieses Markierungsbits B1M führt der Impuls M4 durch Öffnen des Gatters 24 das Öbertragen der Binär signale Hi, H2» H3, H4 und G1 von dem Zahlentastenfeld 65 in die Stufen K4» K5_f X6» K? bzw. K1 des Begisters K herbei·

Ausserdem wird in demMarlcierungsbit-Steuerkreis 37 das aus der η-ten Dezimalstelle des Registers. M ent-^ noramene Bit H1M * "1" über das durch die bistabile Schaltung A5 geöffnete Gatter unmittelbar auf den Ausgang SM übertragen, statt schrittweise durch das Register K geführt zu werden.

Demzufolge ist klar,. dass das M_arkierungabit BlM * "1" in der (n-1 ·) Dezimalstelle aufgezeiohne't wird und dass das zweite auf dem Tastenfeld eingestellte Digit ebenfalls in diese (n-1·) Stelle, d.h» in die Stelle eingeschrieben wird, die der Stelle, in die das erste Digit eingegeben worden -,ist-,:, vorangeht;·., '

Somit ist si ao kl or, dass das Markierungsbit BTM » "1" aus der η-ten Dezimalstelle in die (n-1·) Dezimalstelle verschoben .wird,- so dass _;«s. jederzeit bei Beginn des. ■ _; suletzt eingegebenen Digits wieder an seine Stelle ge~ , ; bracht werden k^nn« ;. . . ..-■_. ._-.- _:. . . ■ · .■■■■_■

8OS Bi ^/1363

BAD ORIGINAL '

Die bistabile Schaltung A? wird durch den nach "dein" Ent- '-· nehmen des ersten Markierungsbits BiM auftretenden ersten' Taktimpuls T2 enterregt. Dadurch wird' während der* nachfolgenden 3peieherzyklen die Wiederholung des Übertragungsvorgangs von 'dem Tastenfeld in <das Register K für ■'■ das auf dem Tastenfeld eingestellte Digit verhindert '-■■" und die erst en und zweit en Digits laufen einschliesslich des derzeitig dem zweiten Digit zugeordneten Mark!erungs— bits B1M r--Äi« in der durch die Register K und M gebil- · deten geschlossenen Schleife ümv ^; ' -

Entsprechend werden die nachfolgenden Digits" der· Zahl' ^: auf dem Tastenfeld' eingestellt' und in das Register M ■ · · eingegeben· Im allgemeinen wird jedes neueingegebene' ^:· ■■-Digit in die der Stelle des zuletzt eingegebenen Digits vorangehende. Dezimalstelle: eingeschrieben unter Berück- · sichtigung der Tatsache, dass; die Digits beginnend mit dem bedeutendsten .-eingegeben und beginnend mit dem un- bedeutendsten aus der: "Verzögerungsleitung, entnommen-und .■-■·. verarbeitet, werden» . _;. ..,-.·; ."

Ausserdem. wird jedesmal, wenn ein neues Digit über das ·.■ Tastenfeld eingegeben wird, äßa. Markierungsbit BIM..« .. . ; "1" von dem zuletz/fc eingegebenen Digit zu dem-neu. ein-:, . gegebenen. Digit verschoben, damit es möglich ist,, die : das zuletzt ,eiHgegebene Digit enthaltende Dezimalstelle folglich zu erkennen» ... . . , .

Es leuchtet ein, dass man in dieser Ph?_;se. des Betriebs der Rechenanlage infolge der Verwendung der verschiebbaren Markierungsbit ε auf jegliche Digit-Zählyorrichtung verzichten kann» . _ ,

Auch leuchtet ein, dass der Bedienende im Gegensatz zu

-41-

BAD ORIGINAL

~ 41 -

den "bisher bekannten Rechenanlagen auf dem Tastenfeld jede beliebige Zahl einstellen kann, ohne sich um ihr Ausrichten zu kümmern·

Zum Eingeben des Kommas betätigt der Bedienende nach dem Eingeben des Ganzzahlendigits die Taste 67» so dass ein Signal V mit einer Dauer von einigen Speicherzyklen erzeugt wird· Da das Digitanzeigesignal G1 nicht vorhanden ist, ist die bistabile Schaltung A7 und folglich auch die bistabile Schaltung A3 nicht erregt, so dass das das Tastenfeld mit dem Register K verbindende Gatter 24 geschlossen bleibt und der Mechanismus zum Verschieben des Markierungsbits B1M » "1" auf das nächstfolgende Dezimaldigit unwirksam ist·

Beim Entnehmen des dem Ganzzahlendigit zugeordneten Bits B1M = "1" das jetzt das zuletzt^eingegebene Digit ist, aus dem Speicher IiDR wird eine bistabile Schaltung A80 erregt* Die bistabile Schaltung A80 wird danach durch den nächstfolgenden Taktimpuls T1 enterregt, so dass bei Annahme, dass dieses Digit in eine bestimmte Dezimalstelle Om des Registers M eingegeben worden ist, diese bistabile Schaltung während der gesamten Digit-Periode Cm erregt bleibt« Demzufolge wird während der vierten Bitperiode T4 dieser Digitperiode Gm ein Kommaanzeigebit B4 » ¹M" über ein Gatter 81 in die Stufe K8 des Registers K eingegeben· Dieses Kommaanzeigebit wird also in die durch das Ganzzahlendigit besetzte Binärstelle T4 der Dezimalstelle eingeschrieben»

Vorstehend ist also erklärt worden, wie eine Zahl aus dem Tastenfeld 65 in das Register M des Speichers LDR eingegeben wird»

909844/1363

BAD ORIGINAL

Sofern der Bedienende in diesem Zustand PO anstelle einer Zahl auf dem Tastenfeld 65 eine Adresse auf dem Tastenfeld einstellt, so dass anstelle des Signals GM das Signal G2 erzeugt wird, ^?.verden die in diesem Falle diese Adresse darstellenden vier Bits H1, H2, H3, H4 über das Satter 70 in die jeweiligen Stufen 11, 12, 13, 14 des Befehl-Zeitfolgeumformers 16 übertragen. Somit nimmt der Rechner über die Decodereinrichtung 17 die Adresse Y1 bis Y8 des gewählten Registers auf·

Bei Handbetrieb folgt im zustand PO auf das Singeben einer Zahl und die Auswahl eines Registers stets das Eingeben einer Funktion über das Funktionstastenfeld 69· Die Betätigung des Tastenfeldes 69 erzeugt ein Sign&l G3, so dass die in diesem Falle die auf dem Tastenfeld eingestellte Funktion darstellenden vier Bits H1, H2, H3, H4 über ein Gatter 71 in die jeweiligen Stufen 15, 16, 17, 18 des Speichers 16 übertragen werden, so dass über die Decodereinrichtung 19 dem Rechner die auf dem Tastenfeld eingestellte IHznktion F1 bis F16 angezeigt wird» Ausserdem erregt der Anfang des Signals G3 ohne Rücksicht auf die Funktion eLne bistabile Schaltung A6, so dass in dem Zustandswechsel-Taktsteuerkreis 29 die Vorderkante des bei Beginn de» nächstfolgenden Speicherzyklus beim Anlaufen dea Takt impulsgenerator a 44 erzeugten Signals A10 über ein Gatter 83 ein Taktsteuersignal MG erzeugt, das bewirkt, dass der Rechner auf den nächstfolgenden Zustand umschaltet, der entsprechend dem besonderen auf dem Tastenfeld eingestellten, und in dem Zeitfolgeumformer 16 festgehaltenen derzeitigen Befehl bestimmt wird· Dasselbe Signal MG enterregt die bistabile Schaltung A6, die somit das unnötige Erzeugen weiterer Zustandswechsel-TaktSteuersignale MS in den fol-

-43-

9 0 9844/1363

BAD ORIGINAL

U99245

genden* Speicherzyklen "'-während des Signals; G-.3-. durch den ■ Steuerkreis 2S'verhindert* Ih dem nächstfolgenden Zustand führt die Rechenanlage den auf dem Tastenfeld eingestellten Befehl aus· ■---' :·,'■·-"-.■ .. :■-:■ . . ■

Übertragen einer Zahl in das und aus dem .. _: Speioherregister · · _;

Die Übertragungsoperationen zwischen den Registern und dem Speicher IER werden normalerweise in einem Zustand P2 mit einer Dauer von einem einzigen Speicherzylclus, d»h» von dem Starten des Oszillators 45 bis zu seinem nächsten Starten durchgeführt» Im einzelnen wird in diesem Zustand P2, sowohl bei Handbetrieb als auch bei automatischem Betrieb, der Befehl X angenommen, P6 in dem Speicher 16 gespeichert ,(das bedeutet, dass das derzeitig ausgewählte Register das Gattungsregister Y und die derzeitig festgehaltene Punktion Pfc ist); der Schaltungskreis 36 verbindet den Ausgang jedes Registers mit-Ausnahme des Registers N mit dem jeweiligen Eingang in einer geschlossenen Schleife, damit die stete .i/i ed er gewinnung seines Inhalts -herbeigeführt, wird,, und ferner den Ausgang des adressierten Registers Y , mit dem Eingang SN des Registers K, so dass ,.während . .. . .. ,· eines einzigen Speicherzyklus der Inhalt.des Registers Y in das Register N übertragen wird» , , .·. ,

Sofern der in dem Speicher 16 festgehialtene Befehl ,gleiqh Y, P7 ist, ,verbindet der Schal tungs kr eis 36 in. einer ge- , ■. sondertenrgeschlos^enen .schleife jedes Speicherregist.er, mit Ausnahm^ des Registers ¥, mit dem adressierten Register Y.zum_: Zwecke der-V/iederjev/irinung seines Inhalts und ferner den Ausgang .des Registers .N mit ,dem -Eingang ,

-44-

BAD ORIGINAL

* 44 -

dea gegigter-s Y ma §m iuagang ήββ Begister- f mit Eingang dea Registers S» ao gaga gea» inhalt etef Hegi§-|ei*s f im #aa legist er H und umgekehrt übertragen.

iii dem; Spelejie? 16 festgefeajtene Befetel ®n1igleich I₁ ft (idäiti©n)
ode? ¥,
f, f5

fepeia 3§ 5edea Regigtefi pi* Auaii^lipe «Jes Eegiat^ps M «i±t eiilfir gesöiiöepteji gesQfeiciaseiieJi S^iileif©■ g\m- attt WJed,epgewipn peinea Ifihalta Uiid ferne? «ien Ausgpng ä§| aelresa^ertep BegipteFS Y mit 4em Hingang äeji p.egiatep l_f ao daaa äew Jniiajt dea legiatera Y in daa Eegiatey

Jn ptllgBi fäll§n v4pd| göfe^n in dein Befehl keine dere Mresge angegeben ist_r daa llegistei» M

üttekaiaht darauf, waa für e|n Befehl:wsfarend

P2 durch den gpeieher geap§JLo|iert wiri| wif4 Wiederanläufen des ^rI'§k|impulegenerat§r3 44 |aa Satter 84 in ötni Ir^ig gQ geöffnet_f um einen gustandswe8hieJ«T8kt£iteuerimpula VS^_: ψλ erpeugen| der bewirk^! dass die Rephenenlage auf- den nach at feig enden dyreh d|§ des eig§ntliahga Jef§hls beitimtaten gugtanj

dem Spgichep¹ -\ξ>- dgr

des
Übertrage?! |e.§ ,infea^tg -4ea.Jßegi.st§r§ |f |n

-45

BAD ORIGINAL

~ 45 -

Jede andere Übertragungsoperation erfolgt in gleicher Weise»

Ausrichten der in dem Speicher gespeicherten Zahlen

Wie vorstehend erläutert, werden die Zahlen aus dem Tastenfeld ohne Rücksicht auf ihr Ausrichten in Bezug auf entweder die "bereits in den anderen Registern ge-' speicherten Zahlen oder irgendeine Bezugsstelle der Register selbst in das Register M eingegebene Vor Ausführung irgendeiner arithmetischen Operation werden die Zahlen, die verarbeitet werden sollen, in folgender Weise ausgerichtete

Im Vorstehenden wurde herausgestellt, dass durch Verbinden eines Registers des Speichers IDR mit dem Verschieberegister K zum Bilden einer geschlossenen Schleife der Inhalt dieses Speich erregisters in Bezug auf die anderen Speicherregister im Verlaufe jedes Speicherzyklus um eine Digitperiode verzögert wird» ·

Zunächst sei angenommen, dass die in dem Register M gespeicherte Zahl so ausgerichtet werden muss, dass ihr erstes Ganzzahlendigit (dem das Komma zugeordnet ist) in die- erste Dezimalstelle 01 gebracht wird·

In dem Ausrichtzustand P3 verbindet der Sohaltungakreis 36 den Ausgang und den Eingang des Registers, dessen Inhalt ausgerichtet werden soll, beispielsweise des Registers M, mit dem Eingang bzw· dem Ausgang des 'Verschieberegisters K und den Ausgang· Jedes der verbleibenden Speicherregister mit seinem jeweiligen Eingang· Dadurch wird in jedem Speicherzyklus der Inhalt des Re-

90 9 8 4,4/1 36 3

BAD ORiGINAL

H99245

gisters M in Bezug auf die verbleibenden Speicherregister um eine Digitperiode verzögert, bis während der (durch,-., daa Entnehmen des Markierungsbita B1R = "1" aus der Verzögerungsleitung identifizierten) ersten Digitperiode 01 eines bestimmten Speicherzyklus _rdas (durch Entnehmen eines Kommabits B4 * "1" aus der Verzögerungsleitung identifizierte) Komma ermittelt wird. Daa gleichzeitige Auftreten dieser beiden Leseimpulse erregt über einen in der Zeichnung nicht dargestellten Kreis die bistabile Schaltung A6, die in diesem Falle somit anzeigt, dass das erforderliche Ausrichten vorgenommen worden ist. Demzufolge erzeugt, da die bistabile Schaltung A6 erregt ist, in dem Kreis 29 beim nochmaligem Entnehmen des ersten Digits der Zahl M oder N die Vorderkante des Signals A01 über das Gatter 86 einen Zustandswechsel-Taktsteuerimpuls MG, der daa Umschalten des Rechners auf den nächstfolgenden Zustand bewirkt.

Entsprechend lässt sich bei einem Zustand P14 des Rechners eine Zahl verschieben, bis ihr bedeutendstes Digit sich in der ersten Dezimalstelle CT eines bestimmten Registers befindete Diese Ausrichtart wird beispielsweise beim Multiplizieren für den Multiplikator verwendet»

Entsprechend kann vor dem Ausdrucken einer in einem bestimmten Regiater' gespeicherten Zahl diese Zahl so ausgerichtet werden, dass sich ihr unbedeutendstes Digit in der ersten Dezimalstelle Ct dieses Registers befindet. Es leuchtet ein, dass dieser Ausrichtvorgang mindestens soviel Speicherzyklen erfordert, wie unbedeutende Nullen in dieser Zahl vorhanden sind, da die Zahl, während Jedes .Speicherzyklus um eine Dezimalstelle ver-

:...-).-} i... ■ > "-IJ; c -ii · ■ - ' ■■::■ M

909844/1363

U88248

zögert (2EU den bedeutendsten stell«** "Mk vefathoben)wird_f Demzufolge kann während dieses Au sr iehtvorgang^e beginnend von den bedeutendeten Stellen aus abgetastet werden, um vor dem Ausdrucken bei Jeden eine der unbedeutenden Hüllen zu beseitigen«

Be ist klar, dass im allgemeinen dureh Verwendung Markierungsbits die Zahlen entsprechend ausgerichtet werden können«

der al^ebraiaohenyorgeichen van jswei Zahlen

In de» Zustand P9 de» Reohners werden in dem Kreis 64 (?ig# 4> die Vorzeiohenbits Bj der beiden betreffenden Register abgenommen und ν erglichen * Sofern., einstiatnning vorliegt, wird eine am Anfang standee erregte bistabile Schaltung AB enterregt« Demzufolge zeigt der Umstand, dass nach dem Zustand P9 . die bistabile Schaltung A8 entweder erregt, bleibt oder nicht» an, ob die Vorzeichen der beiden überpritften Zahlen gleich sind oder nicht. Der Ausgang AJJJ) ciep Krei« ees 64 wird erregt, wenn entweder der Ad4ierbefehl Fl festgehalten und die bistabile Schaltung AS erregt ist, oder der Subtraktionsbefehl Ϊ2 festgehalten wird und bistabile Schaltung A8 enterregt ist·. .

und Subtraktion

A3nit-±OK 'ana fiG Subtraktion'von ^ei in' dem'He-- r'i^^:¥sv?· -K ^c-? reichert ^n" Zahlen' v^eräfeii nachfolgenden Regeln durchgeführt» Eine '"irklieiie/Väaiti-on r/irä'' " durebgeftihrtg 'renn entiveder eile \^r&Fz$tvhen de'*· Ze hl fen U und Ii bleich eind (feiatabile öeh.-'ltuftE AE ist erregt) und· 3er ierzeitie featgehaltsne Befehl FI "

9 Q 9 i 4 4 / 1 3 $ 3 bad original

ist oder die Vorzeichen der Zahlen Jf und U unterschiedlich eind (bistabile Schaltung A8 ist enterregt} und der derzeitig festgehaltene Befehl #2 (Subtraktion) ist· In den anderen Fällen wird effektiv eine Subtraktion durchgeführt« ■

Zum Durchfuhren einer Addition werden während eines ersten Speicherzyklus, in dem sich der Rechner in dem Zustand P5 befindet» die beiden Zahlen Ii und M digitweise zusammenaddiert», wobei auf die nächsthöhere Dezimalstelle ein Dezimalübertrag übertragen wird» wenn das Summendigit entweder grosser ist als 15 oder zwischen 10 und 15 liegt» wobei der erste Umstand durch das Vorhandensein eines durch das Addieren der bedeutendsten Bits B8 erzeugten Binärendübertrags E8 und der zweite Umstand durch die Erregung der bistabilen Schaltung 58 angezeigt wird· Zu diesem Zweck ist der Ausgang der bistabilen Schaltung 58 während der Ausführung einer Addition mit der Summierschaltung 48 über ein Gatter 62 verbunden· Das durch das Zusammenaddieren von zwei Zahlen in der vorstehend erörterten Weise erzielte Ergebnis ist insofern nicht richtig» als einige Digits dee Ergebnisses grosser als 9 sein können und somit in dem binärverschlüsselten Dezimalcode keine Bedeutung haben» so dass eine G-rundzahlkorrektur von dem Binärcode zu dem Binär-Dezimalcode vorgenommen werden muss· Zu diesem Zweck wird während des einzigen Speicherzyfclus, in dem sich der Rechner in dem dem Errechnen der unkorrigiertea Summe zugeteilten Zustand P5 befindet, in jeder Dezimalstelle ein Markierungsbit BIM aufgezeichnet, um die Art der an dem entsprechenden Sumaendigit vorzunehmenden Grundzahlkorrektur anzuzeigen, wobei im Verlaufe eines

-49-

909844/1383

BAD

. 49 -

nachfolgenden Speicherzyklua (in dem sioh der Rechner in dem Zustand p6 befindet) diese Summe entsprechend den durch die Markierungsbits gegebenen Anzeigen Digit für Digit korrigiert wird·

Im einzelnen wird bei der Addition während des zweiten Speicherzyfclus, in dem sich der Reohner in dem Zustand P6 befindet, jedes Digit der Summe von dem Binärcode auf den Binär-Dezimalcode durch Zuaddieren des Eülldigits +6 zu jedem Digit des Ergebnisses» das in dem ersten SpeicherZyklus (beim Errechnen der unkorrigier- ten Summe) einen Dezimalübertrag erzeugt hatte, korrigiert·

Demzufolge wird die Addition innerhalb von zwei Speicher.-zyfclen durchgeführt, in welohen sich der Heehner in dem Zustand Έ5 bzw· P6 befindet· '

Zum Durchführen der Subtraktion während des ersten Speicherzyklus, in welchem sioh der Rechner in dem Zustand Έ5 befindet, die Zahlen M und N zusammenaddiert, nachdem jedes Dezimaldigit der Zahl N auf 15 ergänzt worden ist β während dieses Zyklus wird nur dann ein Dezimalübertrag von einer Stelle auf die nächsthöhere Stelle übertragen, wenn das Summendigit für die erstgenannte Stelle grosser ist ala 15 (dieser Umstand wird duroh das Vorhandensein eines Binär-Endübertrags BS aus der höchsten Binärstelle Ϊ8 dieser Stelle angezeigt), wobei, sofern dieses Summendigit zwischen 10 und .15 liegt, kein Dezimalübertrag übertragen wird· Zu diesem Zweok wird das Satter 68 geschlossen gehalten, um zu vermeiden, dass der Ausgang der bistabilen Übertragsanzeige-Sohaltung 58 an die Summierschaltung 48 angeschlossen

-50-909844/136 3

BAD ORIGINAL

H99245

~ 50-

wird. Das fehlen eines sich aus der Addition der beiden bedeutendsten Dezimaldigita der Zahlen M bzw· N ergebenden Dezimal-Endübertraga Rf zeigt in diesem Zustand P5 an, dass die Zahl U kleiner ist als die Zahl N, während das Vorhandensein dieses Endübertrags anzeigt, dass die Zahl N kleiner ist als die Zahl H*

Im ersteren falle wird während des nachfolgenden Sp *ioherzyklus (in dem si oh der Reohner in dem Zustand P6 befindet) die Grundzahlkorrektur durchgeführt» indem entweder das fülldigit +6 oder +0 jedes Digit der unkorrigierten Summe in Abhängigkeit davon, ob in dem Zustand P5 beim Addieren der beiden bedeutendsten Sita 38 der entsprechenden Dezimalstelle ein Binärübertrag R8 erzeugt worden ist oder nicht, zugezählt wird· Ausserdem wird in. dem Zustand P6 jedes Digit der Summe bei seiner Korrektur erneut auf 15 ergänzt, so dass die Abziehoperation innerhalb der beiden Speioherzyklen zu Ende geführt wird· Wenn dagegen die Zahl N kleiner ist ala die Zahl If (dieser Umstand wird angedeutet duroh das Vorhandensein des Endübertraga Rf in dem Zustand P5) sind in dem Zustand P6 die jedem Digit des unkorrigierten Ergebniaaea hinzuauaddierenden fülldigita für die beiden vorerwähnten fälle +0 bzw· +10· Ausserdem wird in dem Zustand P6 das Ergebnis nioht erneut ergänzt, sondern statt dessen wird während eines neuen Speiohemyklua (in welchem der Reohner sich in dem Zustand P7 befindet) die Zahl +1 dem korrigierten Ergebnis hinzuaddiert, indem so ein neues Ergebnis erzielt wird, daa seinerseits während des nächsten Speicherzyklua (In welchem sich der Reohner in dem Zustand P8 befindet) von dem Binär- auf den BLnär-Desimalcode korrigiert wird* Demzufolge wird in diesem falle die Operation in vier (den vier Zuständen P5, P6_y P7 bzw· P8 entsprechenden) Speioherzyklon zu Ende geführt·

: -51-

909844/1363

BAD ORIGINAL

1489245

Der Betrieb der Eechenanlage während der Addition und der Subtraktion ist nachstehend im einzelnen beschrieben·

Haehdem die beiden Zahlen K und H in Bezug auf ihr Komma in den Zuständen £3 bzw· £14 ausgerichtet worden sind und nachdem die Vorzeichen der beiden Summanden im Zustand P9 überprüft worden sind» schaltet die Reohenanlage auf den Zustand P5 um. Während dieses Zuatandes gibt die bistabile Schaltung A8 weiterhin eine Anzeige hineichtlieh der Übereinstimmung der wie in dem Zustand £9 bestimmten Vorzeichen der beiden Summanden, so daββ in des Zustand V5 der Kreis 64 (fig* 4) ein Signal SOTOJ erzeugt» wenn entweder keine VorzeichenÜbereinetimmung vorliegt und der derzeitig gespeicherte Befehl Vt (Addition) ist oder eine Vorzelobenttbereinatimmung vorliegt und der derzeitig festgehaltene Befehl Ϊ2 ist (Subtraktion)* während in jedem anderen Palle der Kreis 64 ein Signal ASD erzeugt·

In dem Zustand P5 verbindet der Sohaltungsicreis 36 die Ausgänge Έ& und Uf der Register S und M ständig mit den beiden Eingängen 1 bzw« 2 des Binäraddierers 72» Ίβη Ausgang 3 dee Addierers alt dem Eingang 15 des Registers K und den Ausgang 14 des Registers K mit den Eingang SN des Registers N« Ausserdem 1st der Ausgang aller Speioherregiater» mit Ausnahme des Registers H» an den jeweiligen Eingang angeschlossen» Deshalb wird in diesem einen einzigen Speieherzyklue dauernden Zustand der Inhalt des Reglet era Κ» ohne serstört zu werden» zu dem Inhalt des Registers Ii hinzugezählt (addiert)» wobei der letztgenannte Inhalt in Abhängigkeit davon» ob das Signal SOTH oder ADD vorhanden ist» über die Komplementiereinrichtung 34 Digit für Digit (digltweiae) auf 15 ergänzt

-52-

909844/1363

BAD ORIGINAL

worden ist, wobei das Ergebnis über das Satter 55 in das Register Έ eingeschrieben wird, während der Inhalt aller anderen Register wiedergewonnen wird, damit er unverändert bleibt»

Genauer ausgedrückt» besteht die Verbindung zwischen den Eingängen 1 und 2 des Addierers und den Ausgängen. IM und EN der Register M und K nur während der Bitperioden T5» T6_t TT und T8 Jeder Digitperiode·

Während der werbleibenden Bitperioden 11, T2, T3 und T verbindet der Sohaltungefcreie 36 den Ausgang des Registers H unmittelbar mit dem Eingang des Registers K zum Umgehen des Addierers 72» so dass die Bits B1, B2» B3» 14 jeder Dezimalstelle» die in dieser Phase unverändert zu haltende Markierungsbake sind, wiedergewonnen werden»

Dagegen werden während der Bitperioden T5» 16, Γ7» TB der η-ten Gattungsdezimalstelle die Jeweiligen Bits B5» B6» B7_f B8 des entsprechenden Dezimaldigits der Zahl U. den jeweiligen Bits B5» B6, B7, B8 des entsprechenden Dezimaldigits der Zahl N hinzuaddiert (wobei die vier letztgenannten Bits beim Vorhandensein des Signals SOiS durch den Inverter 53 invertiert werden), wobei jedes Paar entsprechender Bits zusammen ait dem durch das Addieren des nächstvorherigen Bitpeares erzeugten und in der bistabilen Schaltung A5 festgehaltenen Binärübertrag dem Addierer zugeführt werden, so dass der Addierer in jeder Digitperiode während der Bitperioden T5, T6, Tl bzw· 18 vier, je ein Dezimaldigit der un~ korrigierten Summe darstellende Bits erzeugt· Infolge der vorstehend erläuterten Verbindung des Registers wird dieses unkorrigierte Summendigit, vorausgesetzt, dass es durch Addieren von zwei in der η-ten Dezimal-

-53-

9098^4/ 1383

BAD ORIGIN*¹-

~ 53 -

stelle der Reglet er M bzw· N gespeicherten Summandendigite erzeugt worden ist, in der (n~T·) Bezimal st el le des Registers N aufgezeichnet·

Während dieser η-ten Gattungsdigitperiode, d«h· genauer» am Ende ihrer letzten Bitperiode 18, wird die den Binärübertrag festhaltende bistabile Schaltung A5 normalerweise in Abhängigkeit davon, ob die Summe des letzten Digitpaares B8 einen Binärendübertrag RS erzeugt hat oder nicht, erregt oder nieht. Die bistabil· Schaltung A5 bleibt tfanaeh, wie üblioh, in erregtem Zustand, bis sie aus der bistabilen Schaltung A4 den neuen Binär-Übertrag erhält* der durch das zusammenaddieren dee nächstfolgenden Bitpaares, dessen Bits in diesem Falle die ersten Bits B5 der nächstfolgenden Digitperiode 0 (n-t-1) sind· Demzufolge leuchtet ein, dass die bistabile Schaltung A5 diesen Sinär-inMbertrag RS der η-ten Dezimalstelle dem Binär-Addierer 72 zuführen kann, wenn der Addierer das erste Bitpaar 15 der (tt+1·) Dezimalstelle erhält· Da dieser Binär-Endübertrag auaserdem das Vorhandensein eines Dezimalübertrags anzeigt, ist klar, dass diese bistabile Schaltung A5 ausserdem den Dezimalübertrag zwischen diesen beiden Dezimalstellen übertragen kann· Dies kommt sowohl bei der Addition (Signal ADD ist vorhanden) als auch bei der Subtraktion (Signal SOTT ist vorhanden) vor· Auaserdem ist bei der Addition, jedoch nicht bei der Subtraktion, das Gatter 62 während der unmittelbar auf die Bitperiode T8 folgenden Bitperiode 11 geöffnet, um die bistabile Schaltung 58 mit der bistabilen Schaltung A5 zu verbinden, so dass bei Addition, wenn der Addierer das erste Bitpaar B5 der (n+1o) Dezimalstelle empfängt, die bistabile Schaltung A5 dem Addierer einen Dezimalübertrag nicht nur zuführt,

-54-

9098U/1363

BAD ORIGINAL

wenn das Summendigit in der η-ten stelle grosser war als 15, sondern auch wenn dieses Summendigit zwischen 10 und 15 lag.

Deshalb zeigt in jedem lalle in dem Zustand F5 die Tatsache, dass die bistabile Schaltung A5 während der Bitperiode T1 der (n+1·) Digitperiode erregt ist, an, dass ein Übertrag von der η-ten auf die (n+1.) Dezimalstelle übertragen worden ist· In dieser Bitperiode 11 bewirkt der Markierungsbit-Steuerkreis 37» dass ein Markierungsbit B1K * »1·* über ein Satter 85 in die (n+1·) Dezimalstelle des Registers M eingeschrieben wird, wenn dieser· Dezimalübertrag in der η-ten Dezimalstelle erzeugt worden ist· Das gleiche erfolgt für jedes der aufeinanderfolgenden zu addierenden Digits· Bs sei bemerkt, dass dieses Markierungsbit über das Gatter 85 effektiv in die richtige Stelle eingeschrieben wird, da das Einschreiben in das Register N jetzt in Bezug auf das Einschreiben in das Register. M effektiv um eine Digitperiode verzögert ist auf Grund der Tatsache, dass in dem derzeitigen Zustand der Inhalt des Registers N durch das Register N und das Versohieberegister K umläuft, während der Inhalt des Registers K nur durch das Register K selbst umläuft·

Perner sei bemerkt, dass infolge der vorerwähnten Verbindung der Register H, K und H (das Register M ist mit seinem Eingang unmittelbar an seinen Ausgang angesohloseen, während das Register H mit seinem Eingang und seinem Ausgang an den Ausgang bzw· den Eingang des eine Digitperiode langen Registers K angeschlossen ist) am Ende des einen einzigen Speicherzyklus dauernden Zustand es P5 des in dem Register N gespeicherte unkorrigierte Ergebnis als in Bezug auf den Inhalt des Registers N

-55-

909844/1363

BAD ORIGINAL

H99245

«■* 55 ~

eine DigitPeriode verzögert auftritt·

Äur bei Subtraktion (signal SODT ist vorhanden) wird in der ersten Bitperiode Ϊ1, die auf die Digitperiode folgt» in der das letzte (und bedeutendste) Dezimaldigitpaar der Zahlen X und N addiert worden ist» dass durch Addieren dieses letzten Dezimaldigitpaares erzeugte Dezimalübertrag-Signal» sofern überhaupt vorhanden, Über das Satter 63 gesohioktn um die bistabile Sohaltung RJ zu erregen· Die bistabile Sohaltung HP zeigt danach während der nachfolgenden Speioherayklen das Vorhandensein dieses Endübertrage an, so dass der Umstand, dass diese bistabile Schaltung HF erregt oder nicht erregt ist» anzeigt, ob die Zahl H kleiner als die Zahl M war oder nicht·

Ss sei bemerkt» dass das (ratter 63 nur nach dem Verschwinden der die !Länge und die Stelle der Zahl 2t und X anzeigenden Signale A1 und AO geöffnet werden kann» so dass die bistabile Schaltung nur auf den» durch das Addieren des letzten Digitpaares erzeugten Endübertrag anspricht·

Bei Beendigung dieses Summierungszyklus erzeugt die Vor— derkante des Signals A01 über das G-atter 87 in dem Kreis 29 einen Zustandsweofasel-Taktsteuerimpuls MGf, der das umschalten des Rechners auf den nächstfolgenden Zustand bewirkt. Dieser Zustand ist, wie durch die logische Schaltung 27 bestimmt, der Zustand P6, der einen einzigen Speieherzyklus dauert und zum Korrigieren der Summe verbraucht wird·

Auf den Sustand P5 folgt ohne Rücksicht auf die internen Bedingungen des Rechners stets der Zustand P6·

-56-

9098*4/1363
ORIGINAL

In dem Zustand P6 verbindet der Schaltungskreis 56 das Register M mit dem legist er 3£ zum Bilden einer geschlossenen Schleife« so dass der Inhalt des Registers K in Bezug auf das Register N um eine Dezimalstelle verzögert ist· Da im vorherigen Zustand P5 der Inhalt des Segist era IT in Bezug auf das Register K um den gleichen Betrag verzögert worden war, werden die beiden Zahlen H und Κ also wieder in ihre vorherige Ausrichtung in Bezug auf das Koma gespeichert» Ausserdem verbindet der Schaltungakreie 56 die Eingänge 1 und 2 dee Addierers mit dem Ausgang MT des Registers H und mit dem Ausgang 52 eines fülldigit-Generators 31, sowie den Ausgang 5 des Addie-^ rers mit dem Eingang SN des Registers H» Wie vorstehend erläutert, wird das Markierungsbit B1M infolge der gegenseitigen Verschiebung der bei Beginn des Entnehmens der η-ten Dezimalstelle des Registers H aus der Verzögerungsleitung in diesem Sustand in den Registern M und IT gespeicherten Zahlen aus der Verzögerungsleitung entnommen» wobei dieses Markierungsbit anzeigt» welch« Art von Grundzahltorrektur an diesem n-ten Digit der In dem Register H gespeicherten unkorrigierten Summe vorzunehmen ist* Im einzelnen erregt das durch das Entnehmen dieses Markierungsbits aus dem Speicher BDR erzeugte Lesesignal IBtM die bistabile Schaltung A7 in Abhängigkeit davon, ob sein Wert "1" oder "0" ist, die bistabile Sohaltung A7 oder nicht» wobei die bistabile Schaltung A7 danach bei Beginn des nächstfolgenden Taktimpulsee 971 enterregt wird» so dass während der gesamten n-ten Digitperiode die bi stabile Schaltung A? anzeigt, welche Art von Korrektur an dem in dieser n-t en stelle des Registers K gespeicherten unkorrigierten Summendigit vorzunehmen ist·

Im einzelnen, ist bei Durchführung einer Addition (Signal

-57-

909844/1303 _BAD original

ADB vorhanden) die bistabile Schaltung Bf mit Sicherheit enterregt_r da» wie vorstehend erörtert» das Vorhandensein eines während des Zustandes P5 duroh das Zusammenaddieren des bedeutendsten Bigitpaares erzeugten Endüberürags Rf beim Addieren bedeutungslos ist»

Bei Addition wird im Zustand £6 der Ausgang S der Additlonssohaltung 48 an den Ausgang 3 dea Addierers 72 über das Gatter 35 angeschlossen, so dass die in diesem Zustand P6 erzeugte korrigierte Summe nicht erneut ergänzt wird· Ausserdem speist der fülldigit-Generator 31» während er den Eingang 49 der Additionasohaltung 48 mit dem Digit der η-ten Dezimalstelle des Registers N (unkorrigierte Summe) über das Gatter 52 speist» gleichzeitig den Eingang 2 mit dem TUIldigit 6» dessen Oodedarstellung B5 - 0, B6 - 1, B7 - T, 18 * 0 über das Gatter 33 unter der Voraussetzung erzeugt wird» dass sich die bistabile Sohaltung A? gleichzeitig in erregtem Zustand befindet* Wenn dagegen die bistabile Schaltung enterregt ist» speist der Generator 31 den Eingang 2 mit dem Dezimaldigit 0» das duroh vier Binärnullen dargestellt wird·

Bei Subtraktion (Signal SÖTI vorhanden) und sofern Int vorherigen Zustand P5 kein Dezimal-Endübertrag Rf erzeugt worden ist» so dass in diesem fall auch die bistabile Sohaltung Rf enterregt ist» ist in dem Zustand P6 der Ausgang S der Additionssohaltung 48 über das Gatter 56 und den Inverter 57 an den Ausgang 3 des Binäraddierers 72 angeschlossen» so dass jedes Bit B5» B6» B7» B8 der korrigierten Summe invertiert wird (und somit das durofe die vier Bits dargestellte Dezimaldigit erneut auf 15 ergänzt wird)» bevor es erneut in das

-58-

9098AA/13S3
BAD ORIGINAL

- 5β ~

Register I eingeschrieben wird· Sie Grundzahlkorrektur der Summe erfolgt» indem man jedem Digit der unkorrigierten Summe entweder das fülldigit 6 Über das Satter des Ptilldigitgenerators 31 oder, wie im vorherigen VaIl* 0 hinzuaddiert»

Wenn dagegen bei Subtraktion das Signal BT vorhanden ist» um anzuzeigen, dass in dem vorherigen Zustand P5 ein Dezimalendübertrag erzeugt worden war, wird die durch den Addierer 72 in dem Zustand P6 erzeugt« korrigierte Summe ohne Ergänzung über das Gatter 55 in das Register H eingeschrieben» Ausserdem erzeugt der fülldlgit-Senerator 31 in diesem falle» während die Additionfsohaltung 48 über das Satter 52 mit den Bits B5, B6, 17, 18 des in der η-ten Oattungs-Digitperiode des Registers E enthaltenen unkorrigierten Summendigits gespeist wird, zugleich Über das Satter 34 die die Dezimalsahl 10 darstellenden lita B5 «Ο, B6 « 1, B7 «0, B8 ■* 1, sofern sich die bistabile Schaltung A7 während dieser' Bigltperiode in ihrem enterregten Zustand befindet. Wenn dagegen die bistabile Schaltung A7 erregt ist» wird das durch vier Binärnullen dargestellte Dezimaldigit 0 zugeführt·

In allen drei vorerwähnten fällen (Addition, Subtraktion mit H kleiner als N, Subtraktion mit N kleiner als M) erzeugt während des Zustandes P6 die Torderkante des Signals AO1 über das Satter 87 des Kreises 29 einen Zuetandsweohsel-Xaktsteuerimpuls MS, der bewirkt, dass die Reohenanlage auf den nächstfolgenden Zustand umschaltet·

So ist in den beiden ersten fällen die Addition'bzw· die Subtraktion beendet, so dass die logische Schaltung 27

-59-909844/1363

BAD ORiQlNAL

als nächstfolgenden Zustand entweder den Zustand P17 (Extrahieren des nächstfolgenden. Befehls), sofern die Rechenanlage auf automatischen Betrieb eingestellt und der Befehl 11 (Addition) oder Ϊ2 (Subtraktion) derzeitig gespeichert ist» oder den Zustand P18 (Beginn des Ausdruckenβ des ersten Summanden) anzeigt» sofern der Rechner auf Handbetrieb eingestellt und der Befehl 71 (Addition) oder *2 (Subtraktion) derzeitig gespeichert ist.

Dagegen folgt im dritten Pail β» in welchem die bistabile Schaltung BF erregt bleibt» auf den Zustand 16 der Zustand P7„ in welchem die Zahl +1 dem in dem Hegist er H gespeichertem Ergebnis hinzuaddiert wird» und ein Zu» stand P8* in welchem die Digits des so erzielten neuen Ergebnisses von dem Binärcode auf den Binär-Dezimaloode korrigiert werden, wobei der Betrieb des Rechners in des Zuständen P7 unäp8 ähnlich dem Betrieb in dem Zustand P5 bzw· P6 ist· In dem Zustand £6 bewirkt die Torderkante des Signals A01, die anzeigt, dass keine weiteren Digits mehr zu addieren sind, das Umschalten des Rechners (siehe fig* ?) auf den nächstfolgenden Zustand* der entweder« wie vorstehend erläutert» der Zustand P17 oder der Zustand P18 oder ein anderer Zustand ist«

Was das Vorzeichen des Ergebnisses betrifft» so werden in dem Zustand P6 die in dem Register N aufgezeichneten Torzeichenbits ohne Xnderung wiedergewonnen, sofern in dem Zustand P5 kein Dezimal-Endübertrag RS erzeugt worden ist» während sie bei Vorhandensein des Endübertrags HP mit Hilfe nicht dargestellter bekannter Mittel invertiert werden» bevor sie in die Verzögerungsleitung LDR eingeschrieben werden· .

-60-

909 844/1363 BAD ORIGINAL

Gemäss einer zweiten» in der Zeichnung nicht dargestellten Ausführungsform der Rechenanlage nach der Erfindung, werden die Addition und die Subtraktion nach folgenden Regeln durchgeführt*

In einem e ret en Speicherzyklus (in welchem sich der Rechner in dem Zustand P40 befindet) wird nach dem Ergänzea jedes Digits der Zahl N auf 15 die Zahl Ii zu der Zahl N addiert zu dem einzigen Zweck, auf der Basis des Vorhandenseins eines Dezimal-Endübertrags RF zu bestimmen, ob N grosser ist als M oder nicht·

Der Betrieb des Rechners ist in diesem Zustand P40 im wesentlichen gleich dem Betrieb im Zustand P5 gemäss der ersten Ausfübrungsform bei Vorhandensein des Signals SOOJT» mit der Ausnahme, dass das Register N jetzt nicht an das Register K, sondern über den Addierer 72 an seinen Eingang angeschlossen ist*

Während des zweiten Speicherzyklus (in welchem der Rechner sich in dem Zustand P50 befindet) wird die Zahl M zu der Zahl N addiert, wobei die verschiedenen Digits der grösseren der beiden Zahlen M und H in Abhängigkeit davon» ob eine Subtraktion oder eine Addition durchgeführt wird» auf 15 ergänzt werden oder nicht» Zu diesem Zweck verbindet der Schaltkreis 36 in Abhängigkeit davon» ob das Signal Wf vorhanden ist oder nicht» entweder den Ausgang LN des Registers H und den Ausgang Iäi des Registers M mit dem Eingang 1 bzw.2 dee Addierers 72 oder umgekehrt· In einem dritten Speichereyklus (in dem der Rechner sich in dem Zustand P60 befindet) wird die Korrektur von dem Binärcode auf den Binär-Dezimaleode vorgenommen, indem jedem unkorrigierten Summendigit, das

-61-

909844/136 3

BAD ORIGINAL

~ 61 -

einen Binär-Endübertrag H8 erzeugt hat, dae Fülldigit +6 und jedem sonstigen unkorrigierten Summendigit das Fülldigit +0 zuaddiert wird· Bei Durchführung einer Subtraktion werden die Digits des Ergebnisses ausserdem erneut auf 15 ergänzt»

Die an dem in yig* 4 dargestellten Addierer vorzunehmenden Änderungen, um ihn für den Betrieb gemäss den vorstehenden Regeln verwendbar zu machen, liegen für den Fachmann auf der Hand»

Aus dem Vorstehenden ist klar* dass, sobald der Befehlsspeicher 16 den Befehl Γ, F1 (Addition) oder Y, F2 (Subtraktion) speichert, die Rechenanlage unter Steuerung durch den Folgesteuerkreis 26 automatisch durch eine Folge von Zuständen gehen kann, die gemäss der zweiten Ausführungsform des Addierers der Rechenanlage in Fig» 8 schematisoh dargestellt ist»

Im einzelnen enthält, ausgehend entweder von dem Zustand PO₉ in welchem der Befehl bei Handbetrieb auf dem Tastenfeld eingestellt wird, oder von dem Zustand P17, in welchem bei automatischem Betrieb dieser Befehl aus dem Speicher KJR extrahiert wird» die Additions- (oder Subtraktions-)folgeι

- den Zustand P2, in welchem der Inhalt des durch diesen Befehl adressierten Registers Y in das Register K über— tragen wird?

- die Zustände P3 und P14, in welchen die in dem Register M bzw* N gespeicherten Zahlen so ausgerichtet werden, dass ihr Komma in der ersten Dezimalst eile Gt liegt}

-62-

909844/1383 BAD ORIGINAL

» 62 -

Zustand P9» in welchem die beiden Zahlen Μ und N dahingehend überprüft werden» ob ihre algebraischen Vorzeichen miteinander übereinstimmen!

— den Zustand P4©» in welchem die beiden Zahlen M und N dahingehend überprüft werden» ob die Zahl M grosser, ist als die Zahl N oder nicht;

— den Zustand P50» in welchem die beiden Zahlen Ii und N zusammenaddiert werden;

* den Zustand P60» in welchem die Grundzahlkorrektur der so erhaltenen Summe vo!genommen wird·

Nach dieser' Folge kehrt der Rechner» sofern er auf automatischen Betrieb eingestellt ist» automatisch in den Zustand P17 zurück, in welchem der nächstfolgende Befehl extrahiert wird· Wenn er dagegen auf Handbetrieb eingestellt ist» geht er durch die Zuständefolge P18» P19» P22, während der die Zahl T ausgedruckt wird» worauf er in den Zustand PO zurückkehrt, in welchem der nächstfolgende Befehl auf dem Tastenfeld eingestellt wird·

Multiplikation und Division

Sofern der derzeitig in dem Speicher (statioiaor) 16 gespeicherte Befehl T, 23 (Multiplikation) ist» verläuft die Zuatändefolge des Rechners» entweder von dem Zustand PO (bei Handbetrieb) oder von dem Zustand Pl7 (automatischer Betrieb) ausgehend» über folgende Zustände (Pig· 8b):

— den Zustand P2, (mit einer Sauer γοη einem Speiohermyklua), in welchem die in dem durch diesen Befehl adressierten Register T (Multiplikand) gespeichert· Zahl in da> Register M übertragen wird;

-63-

009844/1383

BAD ORiG=NAL

den Zustand P3* ia welchem die in dem Register M (Multiplikand) gespeicherte Zahl wiederholt;verschoben wird» bis ihr dan iommabit B4 * ^M1" enthaltendes erste (unbedeutendste) Ganzzahldigit die erste Dezimalstelle C1 des Registers M erreicht j -

den Zustand PH» in welchem die in dem Register N (Multiplikator) gespeicherte Zahl wiederholt (für jeden Speichersyklus um eine Digitperiode) verschoben wird» bis ihr unbedeutendstes Digit die erste Dezimalstelle Ö1 des Registers N erreichtj

den (einen Speioherzyklua dauernden) Zustand 1*9» welchem die beiden miteinander zu multiplizierenden Zahlen auf ihre YorzeiohenübereinStimmung überprüft werden» während der Inhalt des Registers N (Multipli kator) in das Register & übertragen wird, damit das Register H ansohliessend das Produkt ansammeln kann;

den (einen Speicherzyklus dauernden) Zustand P4Q» in welchem die beiden Operanden dahingehend überprüft werden» wer von ihnen der grösste ist (dies ist zwar nicht beim Multiplizieren jedoch beim !Teilen von Bedeutung) ;

den (einen Speiohersyklus dauernden) Zustand PlO, In w el oh em das Digit des i» der von dem Komma des Multiplikanden besetzten Dezimalstelle gespeicherten Multiplikators, um eine Einheit vermindert wird, wäh rend der Multiplikator selbst um eine Digitperiode verzögert (d»h· seu der bedeutendsten Stelle hin verschoben) wird}

-64-

909844/1363
BAD ORIGINAL

H99245

- den (einen Speicherzyklua dauernden) Zustand P50, in welchem der Multiplikand M, der in dem Speicher N gespeicherten £ahl hinzuaddiert wird;

- den (einen Speicherzyklus dauernden) Zustand P60» in welchem die Grundzahlkorrekfcur der in dem vorherigen Zustand erhaltenen Summe vorgenommen wird·

Aus diesem Zustand P6O kehrt der Rechner in den Zustand P40 zurück, um die Teilfolge P40, P10, P50, P60 zu wiederholen» die, sofern η das bedeutendste Dezimaldigit des Multiplikators ist, n~mal wiederholt wird· Bs sei bemerkt» dass in den Zuständen P10» P50 bzw· P60 die in den Registern R, N und M gespeicherten Zahlen um eine Digitperiode verzögert, d»h· um eine Dezimalstelle zu der bedeutendsten Stelle hin verschoben sind, so dass nach jeder dieser Teilfolgen P40, PiO_t P50, P60 diese drei Zahlen in ihre vorherige Ausrichtung zurückgeführt werden· Nach der n-ten dieser Teilfolgen wird zum Verschieben des Multiplikators (Register R) und des Teilprodukt s (Register N) um eine Dezimalstelle zur bedeutendsten Stelle hin eine verringerte» die Zustände P40, P10, P50 umfassende» Teilfolge ausgeführt· In dem Zustand P50 dieser verringerten Teilfolge verbindet der Schaltungakreis 36 im Gegensatz zu dem normalen Betrieb des Rechners in dem Zustand P50 das Register M nicht mit dem Addierer 72» so dass die Zahl TS unverändert verschoben wird·

Danach werden» wie vorher erläutert» sofern das zweitbedeutendste Digit des Multiplikators m ist» m Teilfolgen P40, P10, P50_f P60 ausgeführt usw·

-65-

909844/1.363

BAD

~ 65 -

Durch nähere Überprüfung des Betriebes dee Rechners stellt aan fest» dass in dem Zustand F9 der Multiplikator über einen Binär invert er aus dem Register H auf das Register R übertragen wird» so dass jedes Dezimaldigit des Multiplikators selbst auf 15 ergänzt wirdo

In dem Zustand P1Q verbindet der schaltkreis 36 den Ausgang IiR des Registers R mit dem Eingang 1 des Addierers 72» dessen Ausgang an den Eingang 13 des Registers K angeschlossen ist» dessen Ausgang 14 wiederum mit dem Eingang SR des Registers R angeschlossen ist« um eine geschlossene Schleife zu bilden» Wenn der zweite Eingang 2 des Addierers 72 kein Signal erhält» wird der Inhalt des Registers R» ohne geändert zu werden, in dieser Schleife erneut in Umlauf gesetzt» so dass er in jedem Speicherzyklus um eine Digitperiode verzögert wird» Ausserdem kann unter diesen Bedingungen die SoMleifθ in der in der allgemeinen Beschreibung vorher erklärten Weise als Zähler wirken» um die für jedes Digit des Multiplikators durchgeführten Addierzyklen zu zählen· Im einzelnen sei daran erinnert» dass es» damit die Schleife als Zähler wirken kann» notwendig ist» die den Binär-Übertrag speichernde bistabile Schaltung A5 in der Bitperiode, in der das in dem Zähler enthaltene unbedeutendste Bit dem Addierer zugeführt wird» mit einem Zählimpuls zu speisen (d*h· einen Btnär-Übertrag zu simulieren)· Im vorliegenden Falle ist dieses Bit das Bit B5 des Dezimaldigits des jetzt mit Hilfe der Zählimpulse zu ändernden Multiplikators* Im vorliegenden Palle wird beim Entnehmen, des Kommabits B4 « "1^M aus dem Register M die bistabile Schaltung A5 zum Nachbilden dieses Binärübertrag» erregt, der dem Addierer 72 gleichzeitig mit dem ersten Bit B5 dieses Digits des Multiplikators zugeführt wird»

-66-

909844/1363

H99245

das, nachdem es auf 15 ergänzt worden ist, jetzt verarbeitet wird· Demzufolge wird das zuletzt erwähnte Digit sowohl während jeder Teilfolge aus den Zuständen P40, P10, P50, P60 als auch während jeder verringerten Teilfolge aus den Zuständen P40, PiQ₉ P50 um eine Einheit vermehrt·

Demzufolge wird» sofern das Digit des jetzt in Betracht gezogenen Multiplikators η ist» dieses Digit des Multiplikators naoh η Teilfolgen P4O_tP1O, P50, P60 gleioh 15· In der Zwisohenzeit beginnt der Rechner diese Teilfolge nochmals zu wiederholen, so dass in dem Zustand P10 dieses Digit des Multiplikators 16 wird, so dass ein Binär-Endübertrag R8 erzeugt wird» der aus der letzten Bitperiode T8 dieses Digits des Multiplikators kommt» Dieser übertrag erregt die bistabile Schaltung A6, die während des nachfolgenden Zustandes P50 sowohl den Schaltungskreis 36, um zu verhindern, dass das Register M an den Addierer angeschlossen wird, als auch den logischen Kreis 27 beeinträchtigt» um zu bewirken, dass auf den Zustand P50 der Zustand P40 anstelle des Zustandes P60 folgt, so dass die Zuständeteilfolge, die der Rechner duronläuft, in diesem falle die verringerte Folge P40, P10, P50 ist, in welcher das in dem Register N erzeugte Teilprodukt nicht geändert wird» und das Teilprodukt selbst zusammen mit dem Multiplikator versohoben wird· Unmittelbar naoh dem Erzeugen dieses Binärübertrags R8 wird die bistabile Schaltung A5 durch den Taktimpuls 3?2 enterregt zum Löschen des in ihr gespeicherten Übertrags, um zu verhindern, dass dieaer übertrag unnütz auf die anderen Stellen des Multiplikators übertragen wird, da diese anderen Stellen in dieser phase der Multiplikation nicht geändert zu werden brauchen*

-67-909844/1363

H99245

Ba sei "bemerkt, dass infolge dea Verschiedene des Multiplikators R während dieser verringerten Teilfolge P40, P10, P5Q das auf das soeben in Betracht gezogene Digit nächstfolgende Digit des Multiplikators in die Stelle verschoben wird, die der Stelle des Registers M entspricht, die das Komma des Multiplikanden enthält, und dass diese relative Ausrichtung des Multiplikators in bezug auf den Multiplikanden im Verlaufe der gesamten nachfolgenden Teilfolgen P40, P10, P50, P60 unverändert bleibt, bis auch das Teilprodukt aus dem nächstfolgenden Digit und dem Multiplikanden errechnet und akkumuliert ist, so dass das Kommabit B4 « "1" des Multiplikanden M als Marke zum Identifizieren des jetzt in Betracht zu ziehenden (zu verarbeitenden) Digits des Multiplikators R wirkt.

Nach dem Vorstehenden leuchtet ferner ein, dass die nach Beendigung des Errechnene des aioh auf das letzte (unbedeutendste) Digit des Multiplikators R beziehenden Teilprodukts ausgeführte verringerte Teilfolge P40, P10, P50 das Verschieben dieses letzten Digits um eine Stelle über das Komma des Multiplikanden M hinaus bewirkt» Demzufolge wird in dem nachfolgenden Zustand P40 während der Digitperiode, in welcher das Kommabit B4 des Registers M aus dem Speicher IjDR entnommen wird» aus dem Register R gleichzeitig kein Digit-Anzeigebit B2 m ^M1» entnommen· Beim Auftreten dieses Umstandes wird die bistabile Schaltung A9 durch das beim Entnehmen dieses Kommabits erzeugte Leseaignal erregt, so dass die bistabile Schaltung A9 den logischen Kreis 27 dahingehend beeinträchtigt, dass er daxen gehindert wird, als nächsten den Zustand PiO zu bestimmen· Somit endet die Mehrfachoperation. Dieser nächstfolgende Zustand ist» sofern der

-68-

909844/1363

BAD

Rechner auf automatischen Betrieb eingestellt ist, der Zustand P17 (Extrahieren des nächsten Befehls) oder, sofern der Rechner auf Handbetrieb eingestellt ist, der Zustand P18 (erster Zustand einer Folge P18, P19, P22, in der der Multiplikand Y ausgedruckt wird). Die Division wird gemäss dem wiederholten Subtraktionsverfahren in entsprechender Weise durchgeführt·

Ausdrucken einer in einem Register gespeicherten Zahl

Während der geaasten Druckphase, die für jede zu druckende Zahl aus der Zuständefolge P18, P19,P22 besteht, verbindet der Schaltkreis 36 das Register 8 mit dem Addierer 72 zu einer geschlossenen Schleife zum Bilden eines vorstehend beschriebenen Zählers» In dem Zustand P18 beim ersten Vorbeigang des typenfreien Bogens der Typentrommel unter dem Druckhammer erregt die Hinterkante dee Signals SI die bistabile Schaltung A7. Demzufolge ist während des ersten Zyklus der Vielzahl von in diesem typenfreien Bogen stattfindenden SpeieherZyklen die bistabile Schaltung A3 bei Beginn dee Signals A2 erregt» das das Zeitintervall identifiziert» in welchem die die in dem adressierten Register geepeloherte Zahl am Ausgang dieses Registers erscheint»

Danach wird die bistabile schaltung A3 durch den nächstfolgenden Taktimpuls T1 enterregt, so dass sie nur während des Entnehmens des ersten Digits der zu druckenden Zahl aus dem Speicher erregt bleibt» Da die bistabile Schaltung A3 erregt ist» wird die bistabile Schaltung AT danach enterregt»

In der durch das Erregen der bistabilen Schaltung A3

-69-

909844/1363

BAD ORIGINAL

H99245

identifizierten Digitperiode werden die eine zu druckende Adresse, d.h· die in dem Speicher 16 derzeitig gespeicherte Adresse, darstellenden Bits B1, B2,B5, B4 zum Auswählen des derzeitig adressierten Registers über das Gatter 19 den Stufen K5» K6, K7 bzw» EB des Registers K zugeführt* Nach dem Vorstehenden leuohtet ein, dass diese Übertragung während des Fehlens des Signals ST» d.h· während des Vorbeigangs des typenfreien Bogens der Typentrommel unter dem Druckhammer, stattfindet»

Unmittelbar bevor das erste Zeiohen der verschiedenen Typenreihen der Typentrommel den Druckhammer erreicht, erregt das entsprechende Zeiohenaignal CK aus der Taktsteuersoheibe die bistabile Vorriohtung A7, so dass folglich der zuerst auftretende Taktimpuls T5 das ueben eines Zählimpulses durch das Gatter 89 des Zählsteuerkreises 73 bewirkt· Duroh denselben Taktimpuls T5 wird die bistabile Sohaltung A7 enterregt·

Die nachfolgenden Taktsignale CK aus der Taktsteuerscheibe wirken auf den Rechner in gleicher Weise ein· Demzufolge ist klar, dass jedes Zeiohen-Taktsignal CK das Erzeugen eines einzelnen Zählimpulses bewirkt, obwohl das Zeitintervall zwischen zwei aneinanderangrenzenden Signalen OK mehr als eine Digitperiode beträgt, so dass in diesem Zustand P18 der Zähler zum Zählen der aufeinanderfolgenden Signale CK aus der Taktsteuerscheibe anstelle des Zählens der Digitperioden,wie in dem Zustand P21, wirksam ist* Ausserdem ist klar, dass die bistabile Sohaltung A7 darüber hinaus die Aufgabe des Ausgleichs der veränderlichen Phasendifferenz zwischen den Signalen CK aus der Taktsteuerscheibe und den

-70-

909844/1363

-. 70 *»

duroh den Taktimpulsgenerator 44 erzeugten !Hakt impuls en hat»

Der Zähler zählt die aufeinanderfolgenden Signale OK* Sofern die interne 4-Bit-Darstellung der zu druckenden Zeichen der natürlichen Zahl η entspricht, erreicht dtr Inhalt des Zählere bei Aufnahme von 16-nZählimpulsen den Wert 16, so dass in der Bitperiode T8 am Ausgang des Addierers 72 ein Binärübertrag R8 erzeugt wird·.Infolge der vorstehend erläuterten Anordnung der Zeiohen um die Typentrommel herum ist klar» dass dieser Übertrag dazu verwendet werden kann, die Betätigung des Druckhammers Über das Gatter 90 zu steuern, da das Zeichen der Typentrommel, das dieser Zahl η entspricht, gerade zu diesem Zeitpunkt den Hammer erreioht»

Danach verschwindet an einer bestimmten Stelle der Typentrommelumdrehung das Signal ST, so dass die bistabile Sohaltung A7 und somit auch die bistabile SchaltungA3 erneut erregt werden*

Es sei bemerkt, dass am Ende der Digitperiode» in welcher die bistabile Schaltung A3 sich in ihrem erregten Zustand befand, während des nächstvorherigen Torbeigangs des typenfreien Bogens der Typentrommel die bistabile Vorrichtung A6 erregt worden ist· Demzufolge ist die bistabile Schaltung A6 in der derzeitigen Digitperiode, während der die bistabile Schaltung A3 erregt ist, im erregten Zustand»

Demzufolge ist im vorliegenden falle das Register statt über das Gatter 19 über das Satter 20 an den Befehlsspeicher 16 angeschlossen· Somit werden in dem Zustand

9098AA/1363

P18 bein zweiten Torbeigang des typenfreien Bogenβ der Typentrommel unter dem Druckhammer in der durch die aioh in erregtem Zustand befindende bistabile Schaltung A3 identifizierten Bigitperiode die vier den Funktioneteil des derzeitig gespeicherten Befehls darstellenden Bits B5,B6, B7, 98 in die Stufen K5, K6, K7 bzw* KB dee Registers K eingeschrieben·

Darüber hinaus bewirkt in der durch die sich gleichzeitig in erregtem Zustand befindenden bistabilen Schaltungen A3 und A6 identifizierten Digitperiode der Taktimpulse 18» dass der Kreis 29 einen Zustandsweohsel-Taktsteuerimpuls MS erzeugtf der das Umschalten des Rechners auf den Zustand P19 bewirkt*

Danach wird, wenn der typentragende Bogen, der Typentrom« mel den Druckhammer erreicht» so dass die aufeinanderfolgenden Zeichen-TaktSteuersignale OK erzeugt werden» dieses Punktion «zeichen in der in Zusammenhang mit dem vorherigen Zeichen erläuterten Weise bedruckt»

Zn des Zustand Fl 9 verbindet der Schaltkreis 36 den Ausgang des derzeitig adressierten Registers mit dem Singang 15 des Registers K in der Digitperiode, in der das zu druckende zeichen aus der Verzögerungsleitung entnommen wird» Ausserdem sohliesst der Schaltkreis 36 alle Speicherregister einschliesslich des adressierten Registers zur Wiedergewinnung ihres Inhalts an eine gesondert α geschlossene Schleife an*

Is einzelnext wird bei Beginn des typenfreien Bogene der Typentrommel, während der Dach st folgend en Umdrehung der/ Typentrommel, die bistaMle Schaltung A7 erregt· Demzufolge erregt beim Entnehmen des ersten Digits der zu

-72-

909864/1363
BAD ORIGINAL

druckenden Zahl (drittes Zeichen der gedruckten Zeile) aus dem Register, das als in der m-ten Dezimalstelle gespeichert» angenommen wird die (die Länge und die Stelle der Zahl in dem adressierten Register anzeigende) Vorderkante des Signals A2 die bistabile Schaltung A3» die danach durch den nächstfolgenden Impuls 511 enterregt wird und somit also mir während der Digitperiode erregt bleibt» in welcher das zu druckende Digit aus der Verzögerungsleitung entnommen wird· Der Schaltkreis 36 wird in dent Zustand P19 durch die bistabile Sohaltung A3 so gesteuert» dass er den Ausgang des adressierten Registers an den Eingang 13 des Registers K nur dann ansohliesst* wenn diese bistabile Sohaltung A3 erregt ist» so dass die Bits B1 bis B8 des ersten Digits jeweils in die Stufen K1 bis BB dee Registers K eingeschrieben werden und dann in dem Register K über den Addierer 72 umlaufen·

Darüber hinaus enterregt bei erregtem Zustand der bistabilen Schaltung A3 der zuerst auftretende Taktimpuls T2 die bistabile Schaltung A7» so dass in den nachfolgenden, innerhalb des typenfreien Bogens der Typentrommelfallenden Speicherzyklen die bistabile Schaltung A3 nicht erneut erregt werden kann» so dass verhindert wird» dass das zu druckende Digit unnütz nochmals in das Register K eingegeben wird» Auaserdem erregt dasselbe die bistabile Schallung A3 enterregende Signal die bistabile Sohaltung A9» die danach durch den nächstfolgenden Taktimpuls T1 enterregt wird· Demzufolge bleibt die bistabile Sohaltung A9 während der für das Entnehmen des in der (m+1^ Dezimalstelle gespeicherten Digits aus der Verzögerungsleitung verbrauchten Digitperiode erregt, auf die unmittelbar das zu druckende und soeben in das

-73-

909844/1363

BAD ORiGiNAL

H99245

~ 73 -

Register K eingegebene Digit folgt, wobei diese bistabile Schaltung eioh in der Sitperiode Φ1 dieses zu druokenden Digits in ihrem enterregten Zustand befindet» Mit anderen Wörtern es bleibt jede der bistabilen Schaltungen A3 und A9 während jeder Umdrehung der Typentrommel für die Dauer einer einzigen Digitperiod· erregt,, wobei» genauer gesagt» während des Vorfceigangs des typenfreien Bogens der Typentrommel das während dieser Umdrehung zu druokende Digit bzw· das während der nächstfolgenden Umdrehung zu druokende Digit zum erstenmal am Ausgang der Verzögerungsleitung erscheint»

Wenn die bistabile Sohaltung Ag erregt ist, bewirkt der Markierungsbit-Steuerkreis 37, dass ein Markierungsbit B1M m »1« über das Gatter 88 in die (m+1·) Dezimalstelle des Registers H eingeschrieben wird» Danach wird dieses Markierungsbit B1M zum Identifizieren des während des nächsten Vorbeigange des typenfreien Bogens der Typentrommel zu druokenden nächsten Digits zum Zweoke seiner übertragung in das Register K verwendet»

Somit leuohtet ein, dass beim Drucken einer Zahl das Markierungsbit B1M m ⁿV* in jeder Umdrehung der Typentrommel um eine Dezimalstelle verschoben wird, um anzuzeigen, welohe Stelle der Zahl während dieser Umdrehung zu druoken ist»

Währenddessen wird beim Vorbeigang des typenbesetzten Bogens der Typentrommel unter dem Druokhammer dieses erste Digit der Zahl in vorstehend erklärter Weise gedruckt» Die nachfolgenden Digits werden in gleicher Weis« ausgedruckt»

-74·*

909844/1383

Während der durch die sieh in erregtem Zustand befindende bistabile Schaltung A9 identifizierten Digitperiod·» in der das bei des nächstfolgenden Umdrehung der Typontrommel zu druckende Diglä am Ausgang der Tersögerung·- leitung verfügbar wird, wird die bistabil« Schaltung in Abhängigkeit davon» ob das aus der Verzögerungsleitung entnommene Digit ein Kommabit 14 enthält oder nicht, erregt oder nioht· Die bistabile Schaltung A80 wird danach durch dasselbe Signal enterregt» das während der nächstfolgenden Umdrehung die bistabile Schaltung A9 in ihren Ausgangszustand bringt* folglich bleibt die bistabile Schaltung A80 erregt» bis bei der nächstfolgenden Umdrehung sowohl das während der nächstfolgenden Umdrehung zu druckende Digit als auch das nächstfolgende Digit aus der Verzögerungsleitung entnommen worden sind·

Nach dem Vorstehenden leuohtet ein, dass die bistabile Schaltung A9 au as er dem die Aufgabe hat» bei jeder Umdrehung das bei der nächstfolgenden Umdrehung zu druckende Digit zu identifizieren, so dass dieses Digit auf ein in ihm vorhandenes Kommabit B4 * "1" überprüft werden kann und dass das Ergebnis dieser Überprüfung den Zustand der bistabilen Sohaltung A80 beeinträchtigt» um den Betrieb des Schreibwerks bei der nächstfolgenden Umdrehung der Typentrommel zu ändern· Im einzelnen muss das Komma» sofern es bei der nächstfolgenden Umdrehung festgestellt wird» gedruckt und das Druok«n des dem Komma zugeordneten Digits verzögert werden» Zu diesem Zweck steuert während der nächstfolgenden Umdrehung beim Entnehmen des zu druckenden Digit» die sich in erregtem Zustand befindende bistabile Sohaltung A80 de* SO haltkreis 36 so» dass ein Übertragen dieses Digits in das Register K verhindert wird» so dass anstelle dieses Digits die Oodedarstellung des Kommas (0000) in da« Regleter K

-75-

8Ö98U/1363

«ingeaehrieben wird, um in dieser Umdrehung gedruckt zu werden. Ausserdem bewirkt, da die bistabile Schaltung A.80 erregt ist» der ltarkierungsblt-Steuerkreia 37· dase dae Markierungsbit B1M * "1" erneut in die Bezimaleteile dieses zu druckenden Digits eingeschrieben wird» statt dieses Markierungsbit auf die nächstfolgende Stelle zu verschieben» so dass während der nächstfolgenden Umdrehung der Typentrommel dieses Digit erkennbar 1st* Der Speiehersyklua· in welchem das letzte Digit der Zahl su seinem Drucken in das Register JC Übertragen wird» wird durch das Fehlen eines Digit-Anzeigebitβ Β2 « "1" in der durch die sich in erregtem Zustand befindende bistabile Schaltung A9 identifizierten Digitperlode (nächstes zu druckende Digit) identifiziert* Bei Feststellung dieser Situation sahaltet der Rechner auf den Zustand P22 um· in welchem dieses letzte Digit und das algebraische Vorzeichen in vorstehend erläuterter Weise gedruckt werden*

Bingeben eines Programms über das !Tastenfeld

Haohdem der Bedienende den Schalter 23 so eingestellt hat, dass das Signal' IP ("Programmeingab·¹¹) erzeugt wird, stellt er auf dem Adreasentastenfeld 68 und auf dem Funktionstastenfeld 69 die aufeinanderfolgenden Befehle des einzugebenden Programms ein·

Da daa Eingeben eines Programms Über das Tastenfeld in die Programmregister I und J dem Eingeben von Daten über das Tastenfeld in das Register M entspricht» ein Torgang also, der bereits vorstehend beschrieben wurde, ist eine weitere Beschreibung für den Fachmann offenslcht-11eh nicht erforderlich»

Bach dem Eingeben des Programme in den Speicher kann

-76-909844/1363

BAD

der Bedienende durch Betätigen einer Drucktaste AUT die automatische Ausführung dieses Programme anlaufen lassen·

Extrahieren eines Befehle

Nachdem das Programm in den Speicher LDR eingegeben worden ist» lässt die Betätigung einer Drucktaste AUT die Programmaueführung anlaufen·

Sie Betätigung dieser Drucktaste AUT versetzt den Rechner in den Zustand P17» in welchem der Schaltkreis 36 ausser dem Verbinden des Eingang« jedes Speicherregi** sters mit dem jeweiligen Ausgang zum steten Wiedergewinnen seines Inhalte den Ausgang des Registers I oder J (oder irgend eines anderen bei dem Übertragungsvorgang herangezogenen Befehlsregisters) mit dem Befehlsepeioher 16 nur während der Digitperiode» in welcher der zu extrahierende und auszuführende Befehl aus der Verzögerungsleitung entnommen wird» wobei diese Digitperiode durch die Erregung der bistabilen Schaltung A3 identifiziert wird»

Im einzelnen erregt in dem während der Betätigung der Drucktaste AUT auftretenden ersten ßpeioherzjrklus das den Oszillator 45 bei Beginn der ersten Bitperiode Pi der ersten Digitperiode 01 startende Synohronisierungs-Mt B1R * "1" die bistabil· Schaltung A3» die danach am Bnde der Bitperiode ti enterregt wird· Ausserdem erregt der Beginn des Signals AUT die bistabil« Schaltung Alt die in erregtem Zustand bewirkt, dass das Befehlsregister I adressiert und über den Schaltkreis 36 ausgewählt wird» wobei das Befehlsregister S seinerseits adressiert und ausgewählt wird, wenn die bistabile

-77-

909844/1363 _

BAD ORIGINAL

~77 -

Schaltung AI enterregt lsi;· BU bistabile Schaltung AI wirkt wie ein Adreeatnaähler, die in Reihenfolge die aufeinanderfolgenden Befehlsregister I, J adre·- eiert, da Aas Programm normalerweise ausgeführt wird» indem zunächst der Reihe nach alle in dem Register I gespeicherten aufeinanderfolgenden Befehle und dann alle in dem Register J gespeicherten aufeinanderfolgenden Befehle ausgeführt werden·

Demzufolge ist während der ersten Digitperiode 01 dl« Ausgangsleitung II des Befehlsregisters I sit des Befehlsspeioher 16 verbunden, so dass die aoht Bits B1 Ms B8 des ersten Befehls jeweils in die aoht Stufen 11 Ms 18 des Speichers 16 eingeschrieben werden, in welohem sie aufbewahrt werden, bis naoh Ausführung des ersten Befehls der nächstfolgende Befehl extrahiert wird*

Ausserdem erregt in dieser ersten Digitperiode 01, da die bistabile Schaltung A3 erregt ist» der Taktimpuls Φ8 die bistabile Sohaltung A9, die danach durch den nächstfolgenden Taktimpuls T8 enterregt wird· Demzufolge kann die bistabile Sohaltung A9» indem sie sioh in ihrem erregten Zustand befindet, die auf die Digitperiode des jetzt extrahierten Befehls nächstfolgende Digitperiode identifizieren*

Wenn die bistabile Sohaltung A9 erregt ist, bewirkt der Markierungsbit-steuerkreis 37, dass ein Markierungsbit B1M « »1» über dae Gatter 91 in die zweite Dealmalsteile 02 des Registers H eingeschrieben wird, da· eine Harke darstellt, die dazu verwendet wird, den zu extrahierenden nächstfolgenden Befehl zu identifizieren, der 1» vorliegenden falle der aweit· Befehl ist* Auaaerd·» erregt, da die bistabil· Sohaltung A9 erregt ist» dir

909844/1363 OBlGlNAL INSPECTED

-78-

Taktimpuls 3Π der zweiten Digitperiode 02 die bistabile Schaltung 16, um anzuzeigen, da·· der zu extrahierende Befehl erkannt und extrahiert worden 1st· Denaufolge bewirkt am Ende dee ßpeiohersyklus die Tordtrkant· de· Signale A1O, da·· da· Gatter 33 des Kreises 29 ein Zuatandeweehael-Üaktsteuersignal IfS erzeugt, da· da· Umaehalten dee Heohnera auf den nächstfolgenden Zustand bewirkt, der durch die logische Schaltung auf des Baaie de· soeben extrahierten und gespeicherten Befehl· identifiziert wird» Dieser nächstfolgende Zustand ist der erste Zustand einer Zuständefolge* während der der Befehl ausgeführt wird»

An Ende der Ausführung de· ersten Befehls wird durch den Jolgesteuerkreis 26 bewirkt, dass der Reohner automatisch in den zustand P17 zurückkehrt, in welchem der zweite Befehl extrahiert wird usw»

Im allgemeinen kehrt der Reohner am Ende der Zuständefolge, in weloher der n-te Befehl ausgeführt worden ist, automatisch unter steuerung durch die Beendigung der entsprechenden Operation anzeigend· Signal« in den Zustand P17 zurüok· In dem einen einzigen Spei eherzyklus dauernden Zustand P17 wird die Verzögerungsleitung abgetastet, um in dem Register I oder J den zu extrahierenden Befehl auszusuchen, der der (n+1·) Befehl ist* Das Erkennen dieses Befehls erfolgt auf Qrund de· Vorhandenseins des Varklerungsbits B1M · "1* in der (n+1·) Dezimalstelle de· Registers K* Beim Intnehmen die··· MairkieYungsoit· B1M au· der Verzögerungsleitung wird die Mstabile Schaltung A3 erregt» u» die Digitperiod· au identifizieren» in der der iu extrahierende !•fehl aa Ausgang der Verzögerungsleitung IDR geliefert wird* Unter Steuerung durch die bistabil· Boß alt ung A3

0008 U /1383 ORiGHNALlNSPECTEO

H99245

rerbindet der gohaltkreis 36 den AuBgang dee Registers I oder J mit dem Befehleapeioher 16 nur während dieser Digitperiode· Auf arund der Erregung der bistabilen Schaltung A3 wird die bistabile Schaltung A9 folglioh erregt, um die nächstfolgende Digitperiode 0 (n+2) zu identifizieren, so dass in dem Markierungsbit-Bteuerkreia 37 ein Markierungebit B1N - "1" über das Gatter 9t in diese Digitperiode 0 (n+2) eingesohrieben wird, so dass dieses Markterungsbit von dem derzeitig extrahierten (n+1·) Befehl auf den nächstfolgenden zu extrahierenden (n+2») Befehl verschoben wird»

Sofern der vorerwähnte n-te Befehl der letzte (22·) Befehl des Registers I ist» wird die bistabile Schaltung A9» die in dem Zustand F17 in jedem Falle während der auf die Digitperiode dee derzeitig extrahierten Befehls nächstfolgenden einzigen Digitperiode stets erregt ist» während der ersten Digitperiode Ot erregt» in welcher das den nächstfolgenden ßpeioherzyklue startende Bynohronislerungsbit BiB « *1^Μ aus dem Speicher entnommen wird* Das gleichzeitige Vorliegen dieser beiden Fälle (Erregung der bistabilen Schaltung A9t Entnehmen des StartbitB (B1R) bewirkt, daee die bistabile BefehlereglBter-Adressier-Sohaltung Al in ihren enterregten Zustand umschaltett so dass in den nachfolgenden Zuständen F17 anstelle des Befehlsregister« I das Befehlsregister J adressiert und ausgewählt wird· Der Markierungsbit-ßteuerkreie 37 bewirkt, wie üblich, dass ein Markierungabit BtK * *1* Über das Gatter 91 in die auf den derzeitig emtrahierten Befehl nächstfolgende i#zimalstelle (im vorliegenden Falle Ö1) eingeschrieben wird, so dass danach der erste Befehl des Registers J extrahiert wird·

-8Q-

9098A4/1363

BAD ORIGINAL

H99245

~ 80 -

Es ist also klar, dass die Verwendung eines an der Verzögerungsleitung verschiebbaren Markierungsbits es möglich macht, das Register I und J der Reihe nach abzutasten, um die in ihnen gespeicherten Befehle des Programms einzeln zu extrahieren, wobei dasselbe Markierungsbit beim Erreichen des Endes eines Befehlsregisters wirksam wird, einen Befehlsregister-Auswählzähler AI fortzusehalt en zum Adressieren dee nächstfolgenden Befehlsregist ers·

Sprungbefehl

G-emäss einer Ausführungsform der Erfindung sind bei dem Sprungbefehl die vier, wie bei jedem anderen Befehl, zum Darstellen des Punktionsteils F12 des eigentlichen Befehls verwendeten vier Bits B5, B6, B7, B8 gleich B5 « B6 - B7 ■ B8 m "1"·

Das Vorhandensein dieser 4-Bit-Kombination in einem Befehl dee Programms zeigt an, dass der Befehl selbst eine Sprungoperation während der Ausführung des Programms betrifft· In diesem Befehl stellen die Bits B1 und B2 eine Adresse dar, während die Bits B3 und B4 dazu verwendet werden, um die Art des Befehls weiter zu spezifizieren»

Im einzelnen ist, sofern B3 « B4 * "1", der Befehl kein wirklicher Befehl, da er bei seinem Eingeben in den Speicher 16 nicht die Durchführung irgendeiner Operation durch den Rechner bewirkt· Dagegen ist dieser Befehl lediglich ein in der Programmbefehlsfolge als Bezugsstelle verwendeter "Bezugsbefehl", so dass es unter den 44 Befehlen des in den Registern I und J gespeicherten Programms möglich ist, einige Bezugsstellen herzustellen,

-81-

90984A/1363

H99245

die durch je einen Bezugabefehl dargestellt sind· Ea· gibt in Abhängigkeit von dem Wert der Bits BI und B2 des Bezugsbefehls, die die "Adresse" diesta Bezugsbefehls bestimmen, vier verschiedene Arten von Bezugsbefehlen· Jeder Bezugsbefehl markiert den Anfang eines Unterprogramme, so dass die Bezugsbefehle die Aufgabe von das Programm in Unterprogramme aufteilenden Markierungen haben·

Sofern B3 m "O" ist, ist der Befehl ein wirklicher Sprungbefehl, wobei der Sprung in Abhängigkeit davon, ob B4- · "1" oder "0" ist, bedingt oder unbedingt ist·

Jeder dieser während des Zustandea P17 dea Rechners, wie jeder andere Befehl, aus der Verzögerungsleitung extrahierten und in dem Speicher 16 gespeicherten Sprungbefehle bewirkt, dass der Reohner auf den Zustand P23 umschaltet, in welchem die Programmregister I und J zum Aussuohen eines Bezugsbefehls mit der in dem gespeicherten Sprungbefehl spezifizierten Adresse, d.h» dessen Bits B1 und B2 gleich den entsprechenden Bits dieses Sprungbefehls sind, abgetastet werden· Im einzelnen werden in diesem Zustand P23 während eines ersten Speicherzyklus die in dem ersten Speicherregister I gespeicherten aufeinanderfolgenden Befehle aus der Verzögerungsleitung entnommen und neben ihrer Wiedergewinnung einem in der Zeichnung nicht dargestellten und dem Fachmann wohlbekannten Komparator zugeführt· Dieser Komparator kann eine Reihe von acht, einen Befehl darstellenden Bits aufnehmen und, sofern dieser Befehl als dem erforderlichen Bezugsbefehl gleich ermittelt wird, d.h. dass seine sämtlichen Bite B3, B4,B5,B6, BT und B8 gleioh "1" und die Bits B1 und B2 gleioh den Bits B1 und B2 des derzeitig gespeicherten Sprungbefehls sind, ein Ausgangssignal erzeugen·

-82-BAD ORfGINAL 9 O 9 8 U A / 1 3 δ 3

Bi β β er Komparator kann beispielsweise aus einen Hnärkomparator bestehen» von dem ein Eingang an den Ausgang dea derzeitig adressierten und ausgewählten Registers zur Aufnahme dieser Reihe von acht Bits jedes abgetaateten Befehls angeschlossen ist» wobei sein anderer !ingang durch eine logische 3ohaltung gespeist wird» dit die funktion 11 »II + Τ2·Ι2 + 15 + Ϊ4 + T5 + 16 + 17 + T8 wirksam werden lässt» in der T1 bis T8 die durch dam Iaktimpulsg«n»rator 44 erzeugten Taktimpuls· und Σ1 und 12 di· Ausgänge der beiden entsprechenden Stufen d·· Befehlsspeiohers 16 sind» wobei der Comparator aal Aufnahme von zwei gleichzeitigen Bit· mit unterschiedlichen Werten an «einen Eingängen ein Auagangaaignal erzeugen kann» Dies·· Ausgangaaignal wird zum Enterregen einer- bistabilen Schaltung verwendet, dl· bei !«ginn jeder Digitperiode durch die Taktimpulse erragt wird· Es leuchtet somit ein» dass am Ende jeder Dlgitperiod· diese bistabile Schaltung in Abhängigkeit davon» ob der derzeitig abgetastete Befehl mit dem erforderlichen Bezugabefehl zusammenfällt oder nicht» erregt wird oder nicht» Sofern ein Zusammenfallen vorliegt» bewirkt diese bistabil· Schaltung» dass die Markierungsbit-Steuereinheit ein Markierungsbit B1H ■ »1» ia die nächstfolgende Dezimalstelle einschreibt, um anzuzeigen» dass der zu extrahierende nächst· Befehl (erste Befehl des erforderlichen Unterprogramms) der in dieser Stelle gespeicherte Befehl ist· Zum Zwecke des Extrahierens und Speioherns dieses ersten Befehls des Unterprogramms schaltet der Rechner bei Feststellung dieser Koinzidenz auf den Befehl-Entnahmezustand P1? um, so dass die Ausführung dieses Unterprogramms beginnt·

Uar nach Beendigung dieses Unterprogramms zu dem unterbrochenen Hauptprogramm zurückzukehren, ist es möglich,

-83-9 0 9 8 4 4 /-1 3 6 3

BAD ORiOIMAL

«■ 83 -

entweder an das Ende dieses Unterprogramms gemäss einer bekannten Technik einen geeigneten Sprungbefehl zu setzen oder ein Markierungsbit B1U * "1^H zu verwenden, das beim Unterbrechen de» Hauptprogramms in dem Register U aufgezeichnet wird, so dass der in dem ffiauptprogramm zuletzt ausgeführte Befehl des Register I oder J markiert wirdc Zu diesem Zweck wird in dem Zustand P17 beim Extrahieren eines Sprungbefehls im Gegensata zu der vorstehend erläuterten Verfahrensweise das Markierungsbit B1N « ⁿ^ⁿ nicht auf die nächstfolgende Dezimalstelle des Registers S₉ sondern statt dessen in die entsprechende Stelle des Registers U mit Hilfe von bekannten und in der Zeiohnung nicht dargestellten Mitteln verschoben»

Nach einem Merkmal der Erfindung können die Bezugsbefehle bei Handbetrieb ausserdem zum Durchführen bestimmter Unterprogramme verwendet werden· Zu diesem Zweck ist da« Tastenpult mit vier den vier möglichen "Adressen" der jeweiligen Bezugsbefehle entsprechenden Unterprogrammtasten V1,V2, V3» V 4 versehen, so dass jeder Unterprogramirta8te ^M bis Ύ4 eine durch die beiden Bite B1 und B2 dargestellte "Adresse" zugeordnet ist·

Bei Handbetrieb Kann der Bedienende, während der Rechner sich in des Zustand PO befindet, in welchem er auf das Einstellen eines neuen Datums und eines neuen Befehle auf de» Tastenpult 22 wartet, eine der vier Unterprogrammtaeten V1 bis Y4 betätigen. Das Betätigen einer dieser vier Tasten bewirkt, dass die Bits B3 * B3 * "O" und B 5 « B6 · B7 ■ B8 « "1" jeweils in die Binärstufen 13 bis 18 des Befehlsspeichers 16 über einen in der Zeichnung nicht dargestellten Kreis eingeschrieben werden

-84-

9098i W-1363

*♦ 84 -

und dass die dieser Taste entsprechenden Adressenbits B1 und B2 in die Stufe 11 bzw. 12 eingeschrieben werden· Demzufolge leuchtet ein, dass in dem Zustand PO die Betätigung einer der Unterprogrammtasten V1 bis V4 die Extraktion eines unbedingten Sprungbefehls aus der Verzögerungsleitung in den Befehlsspeicher 16 simuliert* Ausserdem bewirkt die Betätigung dieser Unterprogrammtastet dass der Rechner in den Zustand P23 umschaltet, in dem ein aus dem Tastenpult gegebenes Signal die bistabilen Schaltungen P1 bis Pn unmittelbar durch Erregen der anderen bistabilen Schaltungen in diesen Zustand versetzt· Wie vorstehend erläutert, werden in diesem Zustand P23 die Programmregister I und J nach einem Bezugsbefehl mit der gleichen Adresse B1, B2 der Jetzt betätigten Unterprogrammtaste abgesucht, wobei beim Auffinden dieses Bezugsbefehls die Rechenanlage automatisch zum Extrahieren des ersten Befehls des Unterprogramme, dem dieser Bezugsbefehl vorangeht, auf den Zustand P17 umschaltete

Da die Ausführung dieses Unterprogramms automatisch erfolgen muss, muss die Betätigung der Unterprogrammtasten V1, V2, V3, V4 bewirken, dass der Schalter 23 aus der Stellung PM (von Hand) auf die Stellung PA (automatisch) umschaltet· Demzufolge ist klar, dass der Schalter zwetekmässigerweise durch eine bistabile Schaltung«rsetzt werden kann, die beim Niederdrücken der Unterprogrammtaste erregt und bei Beendigung des Unterprogramms enterregt wird·

Umschalten auf den nächstfolgenden Zustand

Nachstehend ist der Aufbau und die Arbeiteweise der logischen Schaltung 29 zum Erzeugen der Zustandftweohsel-

9 O 9 8 Λ 4 / 1 3 6 3

Takteteuerimpulse MG beschrieben, indem diejenigen Zustände, beispielsweise der Additionszustand P5» im einzelnen in Betracht gezogen werden, in welchen eine Zahl aus der Verzögerungsleitung, beginnend mit dem unbedeutendsten ihrer Digita, einmal entnommen werden muss»

Auf Grund der zyklischen Art des Verzögerungsleitungsapeichers wäre es möglich, zu bewirken, dass der Rechner an einer vorbestimmten feststehenden Stelle de« Spelcherzyklus, d*h» beim Entnehmen einer vorbestimmten feststehenden Stelle der Speioherregister aus der Vor- , zögerungaleitung, von einem Zustand auf den nächstfolgenden Zustand umschaltet» Beispielsweise kann der Zustandsweoheel am Ende des Speicherzyklua gesteuert durch das Synchronisierungsbit S1E * "1" erfolgen, das duroh Erregen der bistabilen Schaltung AiO^yden Taktimpulegenerator 44 anlaufen lässt» Dies ist bei einigen Zuständen, beispielsweise dem Zustand PO (Eingeben eines Datums oder eines Befehls von dem Taatenpult her), dem Zustand F2 (Übertragen einer Zahl in ein und aus eine» Register), dem Zustand P21 (Aufzeichnen der Synohroniaierungsbits B1R und BtE vor der Rechenoperation in die Verzögerungsleitung), dem Zustand P17 (Extrahieren eines Befehle), der Fall·

Jedooh kann es, wie vorstehend erläutert, vorkommen, dass das erste (unbedeutendste) Digit einer Zahl in irgendeiner Dezimalstelle des wichtigen Registers .aufgezeichnet wird, beispielsweise hat bei Addition die Zahl, die so ausgerichtet worden ist, dass sich ihr Komma in der ersten Stelle 01 des Registers befindet, ihr unbedeutendstes Digit in der Stelle 0(22-m-i), wenn m die Anzahl Digits hinter dem Komma ist* Deshalb muss der Additionszuatand P5 zwei Speicherzyklen dauern,

«86-90984 A/1363

damit das gesamte Digit dee Summanden aus der Verzögerungsleitung entnommen werden kann*

Erfindungsgemäae ist die Bstriebsgeschwindigkeit der Rechenanlage nach der Erfindung wesentlich insofern erhöht, als in einigen fällen der Zustandweohsel seitlich so gesteuert ist, dass er bei Beginn der in Betracht stehenden Zahlen, d.h· beim Entnehmen des unbedeutendsten Digits dieser Zahlen auftritt· Wie in Hg» gezeigt» erzeugt in den der Addier operation zugeordneten Zuständen P5, P6, ?7, ΡΘ die logische Schaltung 29 in Auswirkung der Tor der kante des Signals A01 einen Zustandsweohael-Taktsteuerimpuls, der die Länge und die Stelle der Summanden in der Verzögerungsleitung anseigt» Durch diese Anordnung wird die Dauer dieser Zustand· in der Weise verringert» dass sie gleich der Dauer eines einzigen Speieherzyklus ist· Das Zeitintervall, für ias der Rechner in einem dieser Zustände verbleibt» lässt sich in bezug auf den Beginn des Speicherayklus (Start des Synohronieierungabits PfR) in Abhängigkeit von de* Länge und der Stelle der betreffenden Zahl in den wichtigen !»gistern veränderbar verschieben»

Die mit Hilfe dieser Anordnung erzielten Vorteile stellen β ich bei Betrachtung der Multiplizier- und der Dividieroperation heraus, da diese Operationen aus wiederholten Additionen und Subtraktionen bestehen·

Aufteilen der Speicherregieter

Gemäss einer Ausführungsform, der Erfindung lassen sioh die Register Q, U, Z₉ Dt Έ zum Speichern von zwei kurzen Zahlen in zwei Teile aufteilen· Zu diesem Zweck wird als Dauermarke in der ersten Binärstelle (Bitperiode) einer

-87-

90984 4/1363

BAD ORIGINAL

U99245

feetetehenden Dezimalstelle (Digitperlode) des Registers Z, beispielsweise der Stelle 012, ein Markierungsbit

B1Z m ^M1« aufgezeichnet·

Eine in der Zeichnung nicht dargestellte bistabile Schaltung wird beim Entnehmen des den Oszillator 45 zu Beginn jedes Speicherzyklus startenden Synohroniserungsbita B1R «t ^N1^(I erregt, und danach beim Entnehmen dieses feststehenden Markierungabits B1Z *> ⁿ1^N enterregt, so dass di· bistabile Schaltung den ersten Teil jedes Speicherzyklus identiflsieren und Ihn von seinem zweiten Teil unterscheiden, d»h· den ersten Teil jedes Speicherregietere identifizieren und ihn von seinem zweiten Teil unterscheiden kann.

Da jeder Befehl vier Adressbite B1 bis B4 enthält, kann man die drei Bits B2 bis B4 zum Identifizieren einer der acht Adressen Y1 bis ΤΘ der acht adressierbaren Register Q» U, Z, D, E» M, N₉ R verwenden, während das verbleibende Bit B1 zum Adressleren entweder de· ersten oder des zweiten Teiles des gleichzeitig durch diese drei Bits B2 bis B4 adressierten Registers verwendet wird·

Die aufteilbaren Register Q₉ U₉ Z₉ D₉ S sind niemals unmittelbar an arithmetischen Operationen beteiligt· Mit anderen Wörtern Ihr Inhalt wir* (mit Ausnahme der Mark!erungsbit* B1) niemals unmittelbar geändert, wobei in jedem Speicherzyklus dieser Inhalt entweder ohne Veränderung wiedergewonnen oder in die oder aus den Registern M oder H Übertragen wird·

Demzufolge kann jeder der beiden Teile jedes Registers Q, U, Z, D, E durch den Schaltkreis 36 unter Steuerung

909844/1363

H99245

~ 88 -

des derzeitig in dem. Befehlespeicher 16 gespeicherten Adressbits B1 adressiert und ausgewählt werden» Im einzelnen verbindet der Schaltkreis 36, sofern dieses gespeicherte Bit B1 « "1" ist, das derzeitig durch den gespeicherten Befehl adressierte aufteilbare Register Q, U, Z, D oder E, entweder mit dem Register K oder dem Register M (in Abhängigkeit von dem Funktionsteil dieses gespeicherten Befehls) nur dann, wenn diese bistabile Schaltung erregt ist, so dass die Übertragungsoperation nur auf oder aus dem ersten Teil dieses aufteilbaren Registers durchgeführt wird, während, sofern das ge~ speicherte Bit B1 « "0" ist, die Verbindung nur bei enterregter bistabiler Schaltung erfolgt, so dass die Übertragungsoperation nur auf oder aus dem zweiten Teil des aufteilbaren Registers erfolgt·

Es ist selbstverständlich, dass vor jeder Übertragungs-Operation auf einen und aus einem gewählten Teil eines aufteilbaren Registers an der in ihm gespeicherten Zahl geeignete Ausrichtoperationen vorgenommen werden· Bei der in der allgemeinen Beschreibung erörterten Ausführungsform war jede Adreseentaste bei ihrer Betätigung zum Eingeben von vier Adressbits B1 bis B4 in den Reohner wirksame Gemäss einer anderen Ausführungsform ist jede Adressentaste zum Eingeben nur der drei zum Adressieren eines Registers verwendeten Adressbits 12 bis B4 wirksam, wobei eine besondere Aufteiltaste zum Eingeben des verbleibenden Adressbits B1 vorgesehen ist, so dass sich über das Tastenfeld normalerweise jeder beliebige Teil eines beliebigen aufteilbaren Registers adressieren lässt·

Gemäss einer anderen Ausführungsform kann das Adressbit B1 in Abhängigkeit von seinem Wert wirksam sein, um zu

-89-9 0 9 3 4 4 / 1 3 6 3

U99245

bewirken, dass die Übertragungaoperation beim Entnehmen entweder des Startbits B1R (Beginn des Speicherzyklus) oder des Markierungsbits B1Z (Beginn der zweiten Hälfte des Speicherzyklus) beginnt, wobei in beiden fällen die Übertragungeoperation bis zum Ende des Zyklus fortgesetzt wird β

Gemäss einer weiteren bevorzugten Ausführungsform der Erfindung dauert der SpeieherZyklus 24 Digitperioden anstelle von 22, wie vorher beschrieben, wobei jedes Register entweder eine 22-Digit-Zahl oder zwei 11-Digit-Zahlen speichern kann» In diesem Falle sind die Digitperioden C12 und 024- leer, üb dem Reehner genügend Zeit «im Feststellen eines Überlaufs während der arithmetisohen Operationen au geben· Diese Anordnung führt au Änderungen, die dem Faohmann geläufig sind· Es sei bemerkt, dass das Verlängern dee Speie'hereyklus auf 24 Digitperioden nur eine Änderung der bei Beginn des den Rechner startenden Zustandee P21 in das Register K eingeschriebenen Zahl bedingt, da infolge der Verwendung von Markierungsbits in der Verzögerungsleitung beim normalen Betrieb des Rechners kein Digitzähler verwendet wird·

Speichern von Eindigit-Zahlen

Gemäss einer Ausführungsform der Erfindung erlaubt ein Befehl T11, jede Dezimalstelle de· Registers als ein unabhängiges Register zu betrachten, um eine bei einigen Rechenvorgängen als konstanten Wert zu verwendende Eindigit-Zahl zu speichern* Die Ausführung des Befehls 3Ί 1 besteht aus dem Aufsuchen und dem Übertragen der durch die Adres3bits dieses in dem Speicher 16 gespeicherten Befehls adressierten Eindigit-Zahl· Es leuchtet ein, das» das Aufsuchen erfolgen kann, indem zunächst diese Adress-

-90-

90984 k /1363

U99245

bite in da» Register K übertragen werden, worauf dieses Register an eine den Addierer einschliessende geaohlöeeene Sohleife angeschlossen wird» um einen Zähler zu bilden und dann, beginnend von der ersten Digitperiode 01, die aufeinanderfolgenden Digitperioden gesählt werden, um die dieser Adresse entsprechende Digitperiode zu identifizieren·

Abrunden

In dem Zustand P9, der während der vier arithmetischen Grundoperationen de» Vergleichen der Vorzeichen der * Operanden zugeteilt ist, ist es möglich, in der Verzögerungsleitung ein Markierungebit aufzuzeichnen, um ansuxelgen, welche Anzahl von Digits in dem Ergebnis nicht zu beachten ist· Zu diesem Zweck wird diese Anzahl s von Digits von Hand an einem in der Zeichnung nicht dargestellten Schalter eingestellt» Beim Umschalten des Rechners auf den Zustand P9 wird diese Zahl β in das Register K eingegeben, das an eine den Addierer 72 einsohliessende geschlossene Schleife angeschlossen ist zum Bilden eines Zählers* Danach zählt der Zähler, wie in dem Zustand ?21, die aufeinanderfolgenden Digitperioden, bis der Zählwert nach β Digitperioden einen vorbestimmten Wert erreicht·.

Dt*üreis 37 spricht auf den diesen Zählwert erreichenden Zähler in der Weise an, dass in der derzeitigen Digitperiode des Registers N ein Markierungsbit B1H m "1" eingeschrieben wird, das danach dazu verwendet wird, die zu vernachlässigenden Digits des Ergebnisses zu unterscheiden·

Weohsel-Serien-Parallel-Umaetzer Gemäss einer anderen Ausführungaiorm der Rechenanlage

-91-

90 98 44/1363

nach der Erfindung werden der Serien-Parallel-Umsetzer 42 und der Parallel-Serien-Umsetzer 43 insofern vereinfacht» als sie anstelle einer Gruppe von 10 Bits eine Gruppe von 5 Bits auf einmal umsetzen können· In diesem fall werden die Lesesignale der Register Q, U, Z, D, E an den Ausgängen des Umsetzers 42 eine halbe Bitperiode vor den fünf Binärsignalen der anderen fünf Register gleichzeitig verfügbar gemacht· Es leuchtet ein, dass es mit Hilfe einer einzigen bistabilen Schaltung möglich ist» das lesesignal der derzeitig adressierten Register Q, TJj Z, Dt E für die Dauer einer halben Bitperiode zu speichern, um es gleichzeitig mit dem entsprechenden Signal der Register I, J, M, N, R verfügbar zu machen«

Dies macht es möglich, den Inhalt eines gewählten Registers Q, U, Z, D,E auf ein beliebiges Register der anderen Gruppe zu übertragen·

In diesem Falle tritt das Zeitintervall, in welchem der Taktoezillator 45 unwirksam bleibt» in der Mitte der Digitperiode C1 auf.

Andererseits kann jeder der Serlen-Parallel-Umsetzer 42 und 43 aus einer mehrere Anzapfungen aufweisenden elektromagnetischen Verzögerungsleitung bestehen, die sehn aufeinander benachbarte Anzapfungen besitzt, die in einem dem Zeitintervall zwischen zwei einander benachbarten sich an der Verzögerungsleitung entlang bewegenden Bits entsprechenden Abstand voneinander getrennt angeordnet sind, wobei die elektromagnetische Verzögerungsleitung als Abschluss der magnetostriktiven Verzögerungsleitung angeschlossen ist·

-92-

9 0 9 8 ί -Ι/1363

Zur Erfindung gehört alles dasjenige» was in der Beschreibung enthalten und bzw· oder in der Zeichnung dargestellt ist» einschliesslich dessen, was abweichend von den konkreten Ausführungsbeispielen für den Fachmann naheliegt*

Pat entansp rüch e:

JB/Hi/Bf - 16 839 -93-

9 09 8 A A/138 3

Claims (1)

1. U99245

   ~ 93 -

   Patentansprüche t

   Elektronische Rechenanlage mit einem zyklischen Serienspeicher mit η Registern, die je m Zeichen aus je 1) Bits enthalten können, wobei die Zeichen und die Bits jedes Registers in Serie verarbeitet werden, dadurch gekennzeichnet, dass der Speicher aus einer einzigen Verzögerungsleitung besteht, die n*m»h Bits enthalten kann, wobei entsprechende Bits der verschiedenen Register in aneinander angrenzenden Stellen dieser Verzögerungsleitungg- * speichert sind»

   Reohenanlage nach Anspruch 1, dadurch gekennzeichnet, dass jede Serienreihe aus n^f sich in der Verzögerungsleitung entlang bewegenden und jeweils zu n* der η Register gehörenden einander benachbarten Bits zum Entnehmen aus der Verzögerungsleitung in Parallelform umgesetzt, parallel verarbeitet und vor dem erneuten Einschreiben in die Verzögerungsleitung erneut in Serienform umgesetzt wird* wobei die arithmetischen Register der Rechenanlage in diesen n^f Registern enthalten sind·

   Reohenanlage nach Anspruch 2, dadurch gekennzeichnet, dass η' gleich η ist»

   Reohenanlage nach Anspruch 2, dadurch gekennzeichnet, dass 2η· gleich η ist»

   Reohenanlage nach Anspruch 2, dadurch gekennzeich- '.

   net_t dass die Verzögerungsleitung zumindest an einem Ende in einer elektromagnetisohen Verzöge—

   -94-

   9098 4 4/1363

   1A99245

   rungeleitung mit einander- benachbarten Anzapfungen, endet» die in einem Abstand entsprechend dem Zeitintervall zwischen zwei sich an der Verzögerungeleitung entlangbewegenden, einander benachbarten Bits voneinander getrennt angeordnet sind*

   6. Reohenanlage nach Anspruch 4» die mit n¹ Ausgangsleitungen versehen ist, um die n¹ Bits parallel zu liefern, dadurch gekennzeichnet» dass sie mindestens eine bistabile Schaltung enthält» die wahlk weise an eine der Ausgangsleitungen angeschlossen werden kann» um das betreffende Bit mindestens solange zu speichern, bis das nächstfolgende Bit an dieser Ausgangsleitung auftritt·

   7· Rtchenanlage nach einem der Ansprüche 1 bis 6, bei der Markierungsbits b¹ der b Bits jedes Zeichens zum Markieren vorbestimmter Stellen der η Register verwendet werden, dadurch gekennzeichnet, dass die in einem der n-R_egister gespeicherten Markierungsbits zum Markieren vorbestimmter Stellen eines anderen dieser η Register verwendet werden·

   8. Rechenanlage nach Anspruch 7» dadurch gekennzeichnet, dass die in dem Register gespeicherten Markierungsbits zum Markieren vorbestimmter entsprechender Stellen mindestens einer Gruppe dieser Reglettr verwendet werden, wobei dieses Markieren» abhängig von der Identität des Registers, in welchem sie gespeichert sind, eine andere Bedeutung hat·

   9· R|öhenanlage nach Anspruch 7» dadurch gekennzeichnet, dass eines der Markierungsbitβ Jeder Stelle eines beetimaiten Registers zum Markieren eines be-

   -95-909S44/1363

   ~ 95 _

   liebig bedeutenden. Digits einer in diesem Register gespeicherten Zahl verwendet wird, um ea von unbedeutenden Nullen zu unterscheiden·

   10. Reohenanlage nach Anspruch 7» 8 oder 9, dadurch gekennzeichnet, dass jedes Zeichen entweder einen durch b Bits dargestellten Befehl oder ein durch b-b¹ Bits dargestelltes Digit enthält♦

   11· Sechenanlage nach einem der Ansprüche 1 bis 10, die mit einem Taktimpulegenerator zur Taktsteuerung sowohl des Terarbeitens der aus der Verzögerungsleitung entnommenen Informationaimpulse als auch des Einschreibens dieser Informationeimpulse in die Verzögerungsleitung versehen ist, dadurch gekennzeichnet, dass dieser Taktimpulsgenerator nur für einen Bruchteil jedea Speicherzyklus wirksam ist, wobei in jedem Speicherzyklus das Arbeiten dieses Taktimpulsgenerators unter Steuerung durch in der Verzögerungsleitung gespeicherte Signale begonnen wird·

   12. Reohenanlage nach Anspruch 11, dadurch gekennzeichnet, dass der Taktimpulsgenerator, wenn er wirksam ist, eine ununterbrochene Folge von Digitperioden bestimmt, wobei das Arbeiten dee Taktimpulsgenerator unter Steuerung durch ein in der Verzögerungsleitung gesteuertes stoppsignal unterbrochen wird, das zeitlich von dem Startsignal so getrennt ist, dass der Taktimpulsgenerator im Verlaufe jedes Speicherzyklua für m Digitperioden wirksam ist* um die Länge der Register abzugrenzen·

   -96-

   BADORlOiNAL 9 0.98^/1383

   ~ 96 -

   15* Rechenanlage nach Anspruch 12, dadurch .gekennzeich^ net, dass sie |Tittel zum Speichern des Startsignals und dee Stoppsignals vor dem Arbeiten der anlage enthält*

   14· Rechenanlage nach einem der Ansprüche 1 bis 13 die mit einer eine Zu stände folge bestimmenden steuereinheit versehen ist» und Mittel zur Taktsteuerung dee Übergangs aus einem Zustand in den nächstfolgenden Zustand enthält, so dass jeder Zustand der Rechenanlage in der Weise gesteuert ist, dass vorbestimmte Grundoperationen durchgeführt werden, dadurch gekennzeichnet, dass die laktsteuermittel in Bezug auf den Speicherzyklus synchron sind·

   15· Reohenanlage nach Anspruch 14, dadurch gekennzeichnet, dass die Taktsteuermittel durch das Entnehmen entweder des bedeutendsten oder des unbedeutendsten Digits der Zahlen, nach welchem die Operationen durchzuführen sind, gesteuert werden·

   JB/ln/Hf - 16 839

   9 Q 9 e '-: K /13 6 3 BAD ORIGINAL