DE1499194A1 - Speichersystem - Google Patents

Description

1499^94

Anmelderin? Stuttgart, den 20* Juli 1965

Hughes Aircraft Company P"12>1 S/¥ Centinela and £eale Street
Culver City, Ca., USA

Speichersystem .

Die Erfindung bezieht sich auf digitale Rechenmaschinen und speziell auf ein Speichersystem, das den gleichsei tigen Zugriff zum Speicher von mehreren» voneinander unabhängigen Stellen aus ermöglicht.

ORlQtNAL

Digitalrechner weisen gewöhnlich einen inneren Magnetspeicher auf, der über ein Adressenregister aufgerufen wird, um gespeicherte Worte auszulesen und In Datenregister zu übertragen oder um neue Informationen rom Ifetenregister an einen bestimmten Wortplat« dee Speichers su übertragen. Der Speicherlann τοη versohl edenen Stellen aufgerufen und gesteuert werden» beispielsweise von dem arithmetischen Rechenwerk oder von äußeren Geräten. Wenn ein einziges Speichersystem Verwendung findet, ist ein üblicher Rechner nicht in der Lage, zugleich, mehrere Funktionen au β zufuhr en, well der Speicher su einer bestimmten Seit nur von einer einzigen Stelle gesteuert und benutst werden kann· Die Einbeziehung τοη mehreren getrennten Speichern In einen Rechner erfordert eine unerwünscht große Ansrnhl τ on Steuerschaltung en und Programmen, um su gewährleisten, daß zuverlässig die richtigen Speicher sur richtigen *eit aufgerufen werden. Wenn eine größere Ansah! von Speichern benutzt wird und jeder Speicher Ton mehreren Stellen aus aufgerufen werden kann, wird der Aufwand an komplizierten Steuerschaltungen,den jede Stelle benötigt, um den Zustand der anderen Stellen zu kontrollieren, übermäßig groß. Wenn eine große Ansah! von getrennten Speichern in einem konventionellen System benutzt wird, 1st weiterhin ein übermäßiger

BAD

U99194

Aufwand an logischen Schaltungen erforderlich, um getrennte Adressen einer Vielzahl von Speichern zuzuführen. Weiterhin verlangt bei einen Echtzeit-System, bei dem die Infoimationen periodisch von äußeren Anordnungen auf den Speicher übertragen werden, die Programmierung des Rechners, daß die neuen Daten in ein gemeinsames Speichersystem eingebracht werden.

Durch die .Erfindung wird nun ein Speichersystem für Rechenmaschinen geschaffen, das die wünschenswerten Eigenschaften eines Systems mit einem einzigen Speicher und eines Systems mit einer Vielzahl getrennter Speicher in sich vereinigt. Dabei sieht die Erfindung ein System von Speicherbänken vor, das einen gleichzeitigen Zugriff zum Speicher von einer Vielzahl verschiedener Stellen her ermöglicht.

Durch die Erfindung wird ein Speichersystem mit einer Vielzahl von Speicherbänken oder Speichermodulen geschaffen, von denen verschiedene von einer Vielzahl von Stellen gleichzeitig aufgerufen werden können und welches System den Zugriff zu der gleichen Bank von verschiedenen Stellen aus nach einem bestimmten Vorrangverhältnis ermöglicht.

9098A4/13SI

Durch die Erfindung wird weiterhin erreicht, das dae Speichersystem die Rechentätigkeit blookiert, wenn der Speicher von einer Stelle mit höherem Vorrang aufgerufen wird. Weiterhin wird durch die Erfindung ein Rechensyetem mit einer Vielsahl von Stellen geschaffen, die den Speicher im wesentlichen unabhängig voneinander aufrufen können. Das erfindungegemäfle Speichersystem hält dabei die Vielzahl von Stellen unter Kontroll·, die den Speicher im wesentlich«! unabhängig voneinander aufrufen·

Bei dem erfindungegemäßen System spricht die Vielsahl im wesentlichen unabhängiger Speioherbänke auf eine gemeinsame Adreesier-Anordnung an·

Insgesamt wird durch die Erfindung sin äußerst betriebssicheres System von Speioherbänken geschaffen, das eine Vielzahl von Modulen uofmßt und dem Rechner ein Arbeiten gestattet, während irgendein spezieller Modul repariert wird.

Kurs gesagt, umfaßt das in Bänke aufgeteilte Speichersystem nach der Erfindung eine Vielsahl unabhängig voneinander arbeitender Speichermodule oder -bänke, von denen jede ein Adressen-Register, ein Diäten-Register,

909844/ 1 36%

eine Bankwähleinheit, eine Üefehlsechaltung und eine &Uckkopplungaschaltung aufweist. Das Speichersystem kann in Abhängigkeit von einer Vielzahl unabhängiger Operationsteilen arbeiten» wie z.B. der Recheneinheit, des Eingabe-Ausgabe-Werkes und äußerer Geräte. Das

Abruf ein»r

System kann weiterhin auf einen/äußeren Funktion

durch die Recheneinheit reagieren, um an das Eingabe-AuBgabe-Werk Informationen zu liefern. Die

jeder Bank spricht auf Adressen-Sammelleitungen der Recheneinheit, Sammelleitungen des Eingabe-Ausgabe-Werkes, Befehlsleitungen der Recheneinheit und Befehleleitungen des Eingabe-Ausgabe-Werkee an, die der Vielzahl von Speicherbänken.gemeinsam sind. Sin zur Identifizierung der Bank dienender Adreesenteil wird den VähleiBheitea · zugeführt, welche die Übertragung der gemeinsamen Speicheradresse auf das Adressenregister der gewählten Bank steuern. Die WahleinheiV trennt und verarbeitet die Speicheraufrufe nach einem bestimmten Rangverhältnis, das beispielsweise dem Bingabe-Ausgabe-Werk einen Vorrang über die Recheneinheit und dem^SLöereW^inktion . einen Vorrang über andere Arten von Auf trägeozubllligen kann. Dae Da-tenregieter jeder Bank ist über die Datenwähleinheit selektiv mit einer gemeinsamen Daten-Sammelleitung verbunden, um Informationen von der Recheneinheit und

»- 6 —

von dem Eirigabe-Ausgabe-Werk zu den Adreesenregistern und Informationen von den Adressenregietern zur Recheneinheit und zu dem Eingabe-Ausgabe-Werk zu Übertragen* Sie Befehlsschaltung jeder Bank umfaßt einen Speicherphasenzähler, der normalerweise in Phase mit einem Phasenzähler der Recheneinheit gehalten wird, der dazu dient, die Operationen des Rechners zu steuern. Die RUckkopplungsschaltung'jeder Speicherbank führt dem Phasenzähler der Recheneinheit Signale tu, um den Phasenzähler zu blockieren und anderere ei te Rechenoperationen zu verhindern, wenn eine bevorrechtigte Stelle Zugang zur gleichen Speicherbank fordert, die von der Recheneinheit aufgerufen ist. Auf einen bevorrechtigten Aufruf des Bingabe-Auegabe-tferkee wird ein laufender Speloherzyklus, der von der Recheneinheit auegelöst worden iet, abgeschlossen, bevor deal Eingab*» Auegabe-Werk der Zugang zu dieser Speicherbank für die gewünschte Anzahl von Speicherzyklen freigegeben wird. Wenn die Recheneinheit und das Bingabe-Ausgabe-Verk verschiedene Speicherbänke aufrufen, operieren diese beiden Stellen im wesentlichen unabhängig voneinander, bo daß ein gleichzeitiger Zugriff zum Speichersystem ton mehreren verschiedinen Stellen her erfolgt.

Weitere Einselheiten und Ausgestaltungen der Br findung

U99194

3ind der folgenden Beschreibung zu entnehmen« in der die Erfindung an iiand des in der Zeichnung dargestellten AuBführunpsbeiepieles näher beschrieben und erläutert wird. Es zeigen:

Fig. 1 ein schematiBches Blockdiagramm des Systeme von Speicherbänkem nach der Erfindung im Zusammenwirken mit einem Digitalrechner,

Fig. 2 ein schematisches Blockdiagramm, das, das System ▼on Speicherbänken nach Fig. 1 mit weiteren Einzelheiten zeigt,

Fig. 3 ein schematieeheβ Blockdiagramm eines ersten Tel· les einer der Speicherbänke nach Fig. 1,

Fig. 4 ein schematischee Blockdiagramm eines zweiten Teiles einer der Speicherbänke nach Fig. 1,

Fig. 5 ein schematisches Blockdiagramm eines dritten Teiles einer der Speicherbänke nach ?ig. 1,

Fig. 6 ein schematisches Schaltbild eines NA ITD-Ga tt ere, das zur Ausführung logiecher Funktionen bei den erfindungsgemäßen System Verwendung finden kann,

909844/13Sl

BAD ORIGtNAL

Fig. 7 ein echematiechee Blockdiagramm eines Flip-Flop, der bei dem erfindungsgemäßen Syetem Verwendung finden kann,

Fig. 8 ein sohematisohes Blockdiagramm dee Adressen-

regietera naoh Fig. 2, das in einem der Speioherbänke Anwendung findet,

Pig. 9 ein echematieohee Logik-Diagramm der Wähleinheit

naoh Pig. 2 für eine erste der Speicherbänke,

Flg. 10 ein Bchematiechee LogMDiagramm einer Wähleinheit

naoh Fig. 2 für eine «weite der Speicherbanke,

Flg. 11 ein echematieohee. Blockdiagramm der Speioherphasensähler-Flip-Flops für eine der Speioherbänke naoh Fig. 2,

Fig. 12 ein eohematisohes Logikdiagramm eines Teiles der Steuerschaltungen nach Fig. 2,

Flg. 13 ein Bchematiechee Logik-Blookdiagranm dee Schreibcyklus-Flip-Flop, der in der Steuerschaltung der

9098U/138I

c/.

ersten der Speioherbänke nach Fig. 2 Verwendung findet,

Fig. H ein schemati8ehe8 Logik-Blockdiagramm der Eingabe-Ausgabe-Zyklue-Fllp-Flops, die in der Steuerschaltung der ersten der Speicherbänke nach Pig. 2 Verwendung finden,

Fig. 15 ein echematisches Logik-Blockdiagramm des Rechen-Zyklus-Flip-Flop, der in der Steuerschaltung der ersten Speicherbank nach Fig. 2 Verwendung findet,

Fig. 16 ein Logik-Blockdiagramm der Rückkopplungseinheiten nach Fig. 2,

Fig. 17 ein Logik-Blockdiagramm eines Seiles der Datenwähleinheit nach Fig. 2, das zur Übertragung der Daten auf die Sammelleitung der Recheneinheit dient,

Fig. 18 ein Logik-Blockdiagramm eines Teiles der Datenwähleinheit nach Fig. 2, dae zur Übertragung von Daten auf das Eingabe-Auegabe-Werk dient,

Fig. 19 ein Logik-Blockdiagramm eines Teiles des Adressen-

909844/138*

U99194

- ίο -

registers einer, ersten Speicherbank nach Pig. 2, das zur Übertragung von Adressen von der Recheneinheit und dem Eingabe-Ausgabe-Werk dient,

Pig. 20 ein schematieeh.ee Logik-Blockdiagramm der Datenregister in einer ersten der Speicherbänke nach Fig. 2,

Fig. 21 ein sohematisches Logik-Blockdiagramm des in dem System naoh Fig. 1 verwendeten Phasenzähler der Recheneinheit,

Fig. 22 ein schematisches Logik-Blockdlagramm von Gattern rur Bildung von Steuersignalen der Recheneinheit, ~~

Fig. 23 ein eohematisohee Logik-Blockdiagramm von Gattern, die Steuereignale liefern, um die Funktion des Systems naoh Fig. 1 während eines äußeren Funktionsbefehles zu ermöglichen oder au blockleren,

Fig. 24 ein schematieches Logikdiagramm von Gattern zur Bildung eines Auftrage« - der Recheneinheit in dem System nach Fig. 1,

Pig. 25 ein schematisches Logikdiagramm von Gattern zur Bildung von Steuersignalen, die zur übertragung der Rechenadresse auf Speicheradressenregister in dem Syetem nach Flg. 1 dienen,

Fig. 26 ein schematisches Logikdiagramm von Gattern zur Bildung von Steuersignalen zum Aufruf eines Einschreibsignalee durch die Recheneinheit nach Fig. 1,

^{909844/1 3M}

-A

H99194

Fig· 27 ein βohematleches Logikdiagramm von Gattern eur Bildung von Signalen zur Steuerung äußerer Funktloneni

Pig. 28 ein Logikdiagramm von Gattern Bur Bildung von Steuersignalen, die in dem Datenregister der ersten Speioherbank naah flg. 2 Verwendung finden, .

Fig· 29 ein sohematlsohea Diagramm von Signal-

• pannungen al· Funktion der fceit mir Erläuterung der Operation eine« 8peiohtreyklue in dem System naoh Pig. 2,

Fig. 30 ein sohematieohes Diagramm τοη Wort- und Adresseniormen« dl· in de· «rfindungsgemäOen System Verwendung finden kennen.

Flg. 31 ein· tabelle, welche die Phaeenbeiiehungen swieohen dem SpeloherphaBensahler und dem Pnaeeneähler der Recheneinheit bei der Auswahl einer gemeinsamen Bank sowohl von dar Recheneinheit als auoh von dem KLngabe· Ausgabe-Verk Teraneohaulioht,

Fig. 32 ein Bohematisohes Diagramm won Signal··

•pannunipnele Funktion der ^zeit sur weiteren Erläuterung der Operation dee Spelohersystsmes naoh der Brf indung und

Fig. 33 ein achematischee Diagramm Ton ßigncl - ■ . spannunoaiSIs Funktion der Seit sur weiteren ErIauttrung der Operation des erflndungsgemäSen Systemes von

Speicherbänken.

909844/1361 ./.

BAD ORIGINAL

U99194

Wie aus Fig. 1 der Zeichnung ersichtlich, weist das Speichersystem nach der Erfindung zwei Speicherbänke oder Module 10 und 12 (memory banks or modules) auf, die magnetische Speichereinheiten 14 und 16 (memory array units) zur Speicherung von Informationen in magnetischen Kernen, dünnen Schichten, magnetischen Drahten oder anderen geeigneten Speicheranordnungen umfassen. Ss let zu bemerken, daß zur Vereinfachung der Beschreibung in der Zeichnung nur zwei Bänke 10 und 12 dargestellt sind, obwohl das erfindungsgemäße Prinzip bei jeder beliebigen Ansah! von Speioherbänken anwendbar ist und beispielsweise eine in Pig. 1 gestrichelt angedeutete weitere Speieherbank 15 vorgesehen werden könnte. Weiterhin sind bei der Verwirklichung der Erfindung alle Arten von Speichern verwend- .bar, die in Rechnern benützt werden· Die Speichereinheiten 14 und 16 können in bekannter Weise eine Vielzahl von Zellen oder Wortplätzen aufweisen, in denen entweder Inetruktionsworte, äußere Befehlsworte oder Informationsworte beispielsweise als binäre Zustände gespeichert werden können. Adressenregister 18 und 20 (address registere) speichern vorübergehend binäre Wortadressen und führen sie den zugeordneten Speichereinheiten 14 und 16 zu. Ähnlich speichern Datenregister 22 und 24 (data registers) vorübergehend binäre Informationen,

909844/138*

o/.

BAD

H99194

die entweder aus der zugeordneten Speichereinheit ausgelesen weiden sind oder in diese Einheit eingegeben werden sollen., Der Rechner kann einen Puffer (buffer) oder B-Register 28, ein Addierwerk 30 (adder), beispielsweise ein Parallel-Addierwerk, und einen Akkumulator (accumulator) oder A-Register 32 aufweisen. Ein Sequenzregister 34 (sequencer) kann der arithmetischen Recheneinheit (arithmetic unit = AU) zugeordnet sein, welche die Register 28 und 32 sowie das Addierwerk 30 umfaßt · Das AU-Sequenzregister 34 ,erzeugt Taktsignale oder logische Steuersignale zur Aueführung der Operationenfolge, wie es in der einschlägigen Technik bekannt ist. Das Programmsteuerwerk (program control unit = PCU), das zum Zwecke der Erläuterung des Speichersystemes nach der Erfindung als Teil der arithmetischen Recheneinheit "betrachtet werden kann, kann einen Befehlszähler 38 (program counter), ein Befehlsregister (command register) oder C-Register 40 und ein PCU-Sequenzregister 42 (program control unit sequencer) umfassen. Das PCU-Sequenzregister 42 kann einen Phasenzähler (program oontrol unit phase counter), der von den Flip-Flops XO1 und X02 gebildet wird, und einen PCU-Niveauregler (program control unit level controller) umfassen, der von Flip-Flops XO3 bis XO6 gebildet wird. Der Befehlszähler 38 kann beispielsweise Flip-Flops PO bis P17 enthalten. Es kann ein Schiebe-

909844/1361

»AD ORIGINAL " ·/·

H99194

register 44 (shift register counter) zum Speichern von Digitalwerten vorgesehen sein, die von Instruktionen abgeleitet sind, um die Anzahl der Iterationen oder auszuführenden arithmetischen Operationen zu bestimmen. Es versteht sich, daß das Eingabe-Aubgabe-Werk 46 geeignete Zwischenglieder (interface equipment) und äußere Anordnungen wie beispielsweise Hagnetbandvorrichtungen, Magnetband- oder Magnetplattengeräte umfassen kann. Die Rechenmaschine umfaßt eine Uhr 48, an die eine mit Abgriffen versehene Verzögerungsleitung 50 angeschlossen ist, um in Intervallen zwischen den Impulsen der Uhr Taktimpulse zu erzeugen* Die Uhr 48 kann einen Steueroszillator und geeignete impulsformende Kreise aufweisen, wie es in der einschlägigen Technik bekannt ist. Die erforderliche Energie kann der Rechenmaschine und dem Speichersystem von einem üblichen, nicht dargestellten Netzgerät her zugeführt werden, das an die Speicher, Register und anderen Elemente der Maschine eine geregelte

bwohl

Gleichspannung anlegt. Es sei erneut bemerkt, Programmsteuerwerk der Vorrichtung nach iig. 1 als von dem Rechenwerk getrennt beschrieben worden ist, diese beiden Einheiten für die Zwecke der Erfin-

arlthmetis ehe β werden dung allgemein als/Rechenwerk betrachteij^ da das Programmsteuerwerk im wesentlichen Befehle für die

909844/136%

ο/ ο

arithmetischen Operationen liefert.

Das Reohensystem nach. Pig. 1 bewirkt den Zugriff zu einer ausgewählten Speioherbank wie der Bank 10 oder 12 auf Grund einer Adresse, die entweder -ψ@η der Recheneinheit, der das Programmsteuerwerk hinzugerechnet wird, oder von dem Eingabe-Aus gabe-Werk 46 geliefert wird, das eine beliebige Anzahl äußerer Vorrichtungen wie Magnetband- oder Lochetreifengerate oder eine andere Signalquelle wie ein Radar- oder Kommunikationseyetem umfassen kann. Die arithmetische Recheneinheit kann die Speicher durch Lieferung einer Adresseaus dem Befehlszähler 38 auf die Vielfachleitung 54 oder aus dem B-Register 28 .auf die Vielfachleitung anrufen, während dae Eingabe-Ausgabe-Werk (l/O-Werk) dae Speichersystem durch Lieferung einer Adresse auf der Vielfachleitung 58- anruft. Informationen werden den Datenregistern 22 und 24 von dem Eingabe-Ausgabe-Werk 46 über eine Vielfachleitung 45 zugeführt und von dem Eingabe-Ausgabe-Werk über eine Vielfachleitung 43 empfangen. Wie im folgenden noch erläutert wird, haben die Ypη der Recheneinheit und dem Eingabe-Ausgabe-Werk gelieferten Adreesen einen Anteil, der allen Speicherbänken gemeinsam ist, und einen weiteren Anteil, der zur Auswahl einer bestimmten Speicherbank dient. Der

909844/1381 BAD ORIGINAL ./.

in üblicher Weise arbeitende Rechner leitet Instruktionen Ton den Speicherbänken 10 oder 12 in Abhängigkeit von Steuersignalen, die von dem PCtJ-Sequenzregi-Bter 42 erzeugt werden, aus der im Befehlszähler 38. enthaltenen Adresse ab· Das Iicutruktjto/ftrcrd dann von dem ausgewählten Datenregieter 22 oder 24 über die Leiter . . einer Sammelleitung 47 in das B-Regi-9ter 28 luid dft·. O-Begieter 40 Übertragen. Dabei wird eint Adresse eine· Operanden in das B-Register 28 übertragen. Kinlge Ate des Xne.truktionswortee können den Befehleteil nja& gewisse andere Site die Operanden-Adresse bilden, wie es allgemein bekannt ist. Die Operanden-Adresse,, die uB^ereoaaSt|eein kann, wird dann von dein B-Regieter über die. Tlelfaohleitung 56 su einem ausgewählten Adreesenregieter 18 oder 20 übertragen und ein Operand oder ein Inforaatlonewort wird dann dem B-Register 28 Über die Leiter :. ier Sammelleitung 47 ■ in Abhängigkeit von dem PCU-Sequensregister 38 zugeführt, das auf den Inhalt dee O-Regieters 40 anspricht. ^eSi Abruf ein« äußeren Funktion — . durch die arithmetische Einheit wird dem Eingabe^Ausgäbe-Werk 46 über die leitung 43 ein Befehl von der Adresse zugeführt, welche _: die Recheneinheit liefert. Die Punktion des Befehlszählers 38 besteht darin, die Adresse der als nächstes abzurufenden Instruktion zurückzuhalten, so daß die

909844/13·%

BAD ORlQfNAL

Adresse jeweils um 1 erhöht wird, als ob nach dem Abfragen jedes Instruktionswort durch, daa Addierwerk 30 geleitet würde. Von der Recheneinheit können Daten auf die Speicherbänke 10 und 12 über die Leit·* - · einer Sammelleitung 55 übertragen werden· Sas PCU-Sequenzregiater 38 erzeugt Steuersignale, die in einem richtigen zeitlichen Verhältnis zu den Signalen der Uhr 48 stehen und das Abrufen einer Instruktion sowie das Abrufen eines Operanden aus dem Speicher ebenso bewirken wie sie andere Rechenoperationen steuern. Wie in der einschlägigen Technik bekannt, enthalten die Speicher und Steuerregister Flip-Flops, die auf die Signale der Binär-Informationen ansprechen und so aufeinander abgestimmt sind, daß sie die Signale nach einem Taktsystem steuern.

Sie nächste Operation bei der Auewertung der Instruktion, beispielsweise einer arithmetischen Instruktion, besteht in der Ausführung einer arithmetischen Operation" auf den Operand im B-Register 28, was prinzipiell unter der Steuerung des AU-Sequenzregisters 34 erfolgt. Dabei kann der in dem C-Regiater 40 gespeicherte Befehl das AU-Se^uenzregister 34 steuern. Das Teilergebnis kann in dem A-Register 32 gespeichert werden, während die nächste Instruktion dem Speicher in Abhängigkeit

909844/13$! _/

U99194

γοη der Adreiae im Befehle zähler 38 entnommen wird. Die Wirkungsweise eines Digitalrechners bei der Ausführung seitlloh aufeinanderfolgender Schritte sowie arithmetischer und anderer Operationen ist allgemein bekannt·

Pig. 2 zeigt nähere Einzelheiten der Speicherbänke. Die Adressenregister 18 und 20 der beiden Bänke 10 und 12 können beide 13 its einer Adresse empfangen, die nach Durchlaufen geeigneter Gatter über die AU-Adreeeen-Sammelleitung 57 und die I/O-Adresaen-Sammelleitung 58 zugeführt werden, bei welohen Sammelleitungen es sich um Vielfachleitungen handelt, die noch erläutert werden. Den einzelnen Speicherbänken

(select networks)

und 12 zugeordnete Wähleinheiten 70 und 72^sind jeweils an die AU-Adresser-Sammelleitung 57, die I/O-Sammelleitung, eine I/O-Abfrageleitung 74 und eine AU-Abfrageleitung 76 angeschlossen. Die Wähleinheiten 70 und können auf ein 31t einer 14 Bit-Adresse eines Systems mit zwei Bänken oder auf zwei 3its einer vollständigen 15-3it-Adresse bei einem System mit drei oder vier Bänken ansprechen, um das entsprechende Adressenregister zu beaufschlagen und denAnraaldaae»elnen Vorrang zu geben. Bs versteht sich, daß in Abhängigkeit von der Anzahl benutzter zusätzlicher Speicherbänke, wie dev Bank t3*

SAD

U99194'

jede Ansah! von ate benutzt werden kann, die nach

werden »j der Erfindung den Wähleinheiten«e«»fUhrt /"Den Spei cherbänken 10 und 12 zugeordnete Steuereinheiten 78

(oontyol network*) und 80 enthalten Flip-Flops E101 Die E106 und B 201 bis B206. Wie später in eineelnen erläutert wird, bilden beispielsweise in. der Speioherbank 10 die Flip-Flops X101 und £102 einen mod-rier-Speicher phasenzähler« Flip-Flop BIO? bildet einen Lese-Schreib -Steuex^flip-Flop. Flip-Flop 8104 ftwlgt an« daß der gerade ablaufende Spelohersjklus einen Eingabt-Ausgabe-Zyklus darstellt, Flip-Flop B105 zeigt an, daß der gerade ablaufende Spelohersyfclus dae Ergebnis eines arithmetischen Aufrufes ist. und Flip-Flop E106 dient mir übertragung der Ausgangesignale des Datenregietera 22 auf die 1/0-Vielfaohleitung

Den 3peioherbänktn sugeordnete Informationsvrähler 82 und (data sei·otlern networks)

84/enthalten ·* datier , die diejenige Information

bestimmen, empfangen und übertragen, die der entsprechenden Speioherbank direkt zugeordnet istο Jeder der

("ands") Informationswähler überträgtjdie Bits des entsprechenden Datenregisters beim Zusammentreffen mit ausgewählten Signalen der Flip-Flops E104 und E106 der entsprechenden Steuereinheit. Sie Bits, die von den jeweiligen Speicherbänken abgegeben werden, werden über eine Oder-Verknüpfung

909844/1381

BAD ORIGINAL

den gemeinsamen Äuegangeleitungen der Sammelleitung 43 augeführt. Die Signale des Flip-Flop £105 und die Informations bits sind ebenfalls durch eine Oder-Beziehung miteinander verknüpft, um Ausgangesignale auf die Ausgangsleitungen der Informations-Sammelleitung 47 zu geben. Die Eingangsleitungen der Sammelleitungen 55 und 45 werden '':: ähnlicher Welse gesteuert, wie es im folgenden im einzelnen noch beschrieben wird«, Es sind

(feedback networks)

Rückkopplungsschaltungen 79 und 81/vorgesehen, um Steuersignale wie beispielsweise EAU dem PCU-Sequenzregister 42 der Recheneinheit zuzuführen und arithmetische Operationen zu verhindern, wenn die ausgewählte Speieherbank von einer bevorrechtigten Adresse aufgerufen wird oder wenn die ausgewählte Speicherbank gerade in einen OperationsZyklus einbezogen ist. Die Datenreglster 22 und 24 können beispielsweise jeweils Flip-Flops D100 bis D117 und D200 bis D217 enthalten, wenn der Rechner von einem 18 Bits umfassenden Wort Gebrauch macht.

Die Fig. 3, 4 und 5 zeigen die Speichereinheit 14 der Speloherbank 10 sowie das Datenregister 22, das Adressenragieter 18 und andere Steuerelemente, deren Anordnung noch im einzelnen beschrieben wird* Es versteht sich,

o/.

909844/1361

daß die Speichereinheit 16 und die ihr zugeordneten Elemente der Bank 12 in gleicher Weise ausgebildet sind vde die Elemente in den Fig. 3, 4 und 5, abgesehen davon» daß Steuer- und taktsignale der Bank 12 in der Weise benutzt werden, wie es im folgenden beschrieben wird. Die Speichereinheit 14 enthält eine

(storage array)
Speicheranordnung 8% die eine Vielzahl von Magnet-

' kernen, wie äen Kern 88, enthalten kann, welche Hagnetkerne beispielsweise in Worigiätzen in der X-Hichtung angeordnet sind und von denen jeder eine Adresse, beispielsweise 000 und 860 aufweist» Sie Auswahl eines Wortplatzes oder einer Zelle wird durch die Auswahl

(X-drive~lin·)
'X-I ■ *

einer A-L eitungA beispielsweise der Leitung 90, und

-*- (Y-drive-line) einerVielzahl von Y-Leitung en/, beispielsweise'der Leitung 92, bewerkstelligt. Wie bekannt, kann ein Lesen dadurch erfolgen, daß alle Kerne, die sich an einer Koinzidenzstelle von ausgewählten X- und Y-Leitungen befinden, in den "Null"-Zustand gebracht werden uad dabei das Umschalten der Kerneabgetastet^^fehrend das Einschreiben dadurch erfolgen kann, daß alle Kerne "an den ausgewählten Stellen in den Zustand "Eins" gebracht werden, es sei denn, daß auf einer Leitung wie der Leitung 91 ein Blockierimpuls anwesend ist, der das Einschreiben einer "Eins" verhindert, Die Auswahl der X-Eichtung kann mit einer Vielzahl von X-Lese-Schreib-

0/·

SchÜleil SJjund einer'Vielzahl von X-Rückstell-"tjeetuxn BWitchere)
ß Entsprechend kann die Auswahl

in der Y-Richtung mit Hilfe einer Vielzahl von Y-Leee-Schreib-Schalteift98 und einer Vielzahl von Y-Rück3tell-8chaltern100 erfolgen. Wie bekannt, sind die X-Leitungen 90 an jedem Ende in einem gemeinsamen Anschluß gruppiert} so daß eine einzelne Leitung mit einem Minimum an Schaltkreisen ausgewählt werden kann· Sie Y-Leitungen sind an einem ihrer Enden in der gleichen Weise gruppiert. Sas Adressenregister 18, das zum Zwecke der Erläuterung in Seilen 102, 104, 105 und 107 dargestellt ist, liefert Adressensignale an die X-Lese-Schreib-Schalter 94 und die X-RUckstell-Sehalter 96. Ebenso führt es den Y-Lese-Schreib-Schaltem 98 und den Y-Rückstell-Schaltern Adressen zu. Die jeweilige Adresse wird dem AdresBenregister 18 auf der Vielzahl der Leiter der Sammelleitungen 57 und 58 nach Fig. 2 zugeführt.

Zur Anlegung von Stromimpulsen halber Amplitude über die X-Lese-Schreib-Schalter 94 und die Y-Lese-Schreib-Schalter 98 sind an diese Schalter jeweils eine Lese-

(read current βeure·)

Stromquelle 108 bzw. eine Lese-Stromquelle HOjjiber geeignete Leitungen angeschlossen. Es ist zu bemerke^ daß die Anordnung nach den Fig. 3, 4 und 5 eine Koiftai-

909844/138! ./.

BAD

denz*Wählanordnung darstellt, wie sie in der Technik wohlbekannt ist, daß jedoch andere Arten von Wählanordnungen bei Torrichtungen nach der Erfindung benutzt werden können, beispielsweise Anordnungen mit einer linearen Wahl der Speicherzelle« Zum Blockieren des Einschreibens einer "Sine", d.h. sum ^Einschreiben von "Null", sind auf das Datenregister 22 ansprechende

(inhibit-drivere)

Blockier-Treiberstufen 114/vorgesehen, die Blockierimpulse halber Amplitude durch eine Vielzahl von Leitungen wie 91 schicken. So kann beispielsweise eine Blockierleitung wie die Leitung 91 mit einem Kern jedes Wortplatzes gekoppelt sein, welche Kerne sieh an Stellen gleicher binärer Bedeutung befinden. Weiterhin 1st durch jeden Kern eine Leseleitung wie 118 geführt, welche die abgefragten Signale einer Vielzahl von Leeeveretärkarn 1ffi* auffuhrt. Jede Leseleitung wie 118 kann mit einem Kern gleicher binärer Bedeutung einer jeden Speicherzelle gekoppelt sein. Die den Leaererstärkern 120 augeführten Signale gelangen Über (kitter

wie 121 su dem Datenregleter 22 und werden in Abhängigkeit von Auswerte-Impulsen. die von einem Auswerte-

( strobe dock ^m·rator) impulsgenerator 124/erzeugt und den Ϊaktsignal-Einßange klemmeri (PIc · 7) der Flip-Flops des Registers zugeführt werden, in das Register eingeschrieben·

909844/136$

Sie Zeitsteuerung der Speichereinheit 14 umfaßt eine lakt-Flip-Flop-Sohaltung 124 eur Steuerung der Lese-Stromquelle 108 und eine iakt-Flip-Plop-Schaltung 126 zur Steuerung der Schreib-Stromquelle 110. Wie bekannt, erfolgt die Wahl an den Xfese-Schreib-Sehaltern 94 und 98 sowie den Ruckstell-Schaltern 96 und 100 vor der Zuführung von StromimpulBen· In üblicher Weise fließen die Stromimpulse, die durch die X-und Y-Leitungen in Abhängigkeit von der Leseetromquelle 108 und der Schreibet romquell β 110 hindurchgeführt werden, während des Lesens und des Schreibens in entgegengesetzten Richtungen.

Bevor die Erläuterung der Speichereinheit 14 fortgesetzt wird, sei bemerkt, daß die Erfindung den Gebrauch einer NAND-Logik (negiertes Und) ermöglicht. Es versteht sich jedoch, daß das erfindungsgemäße Prinzip auch bei jeder anderen Art eines logischen Systems anwendbar ist, beispielsweise bei einem "Und"-Diodengatter und "Oder"-Diodengatter verwendenden logischen System. Weiterhin sind die Prinzipien der Erfindung nicht auf die Anwendung bei binären Systemen beschränkt, sondern sind gleichfalls anwendbar bei jeder Art eines Digitalsyst ems. Ein typisches NAND-Gatter, das in der in Pig. 6 gezeigten Weise benutzt werden kann,

o/.

9Q98U/138Y

»AD

hat die Eigenschaft, ein "false"-Ausgangssignal zu erzeugen, wenn alle Eingangssignale "true" sind, und ein ¹¹ true"-Ausgangssignal zu erzeugen, wenn ein beliebiges der Eingangssignale "false" ist. Die Ausdrücke "false" und "true" entsprechen der .üoolschen Notation. Die Niveaus, die bei dem System nach der Erfindung benutzt werden können, betragen beispielsweise +5 V für das ¹¹ true"-Niveau und 0 V für das Grund- oder "false"-Niveau. V/ie in der Technik bekannt, wirkt ein NAND-Gatter, wie es in Fig. 6 gezeigt ist, sowohl als/"Und"-Gatter als auch als "Oder"-Gatter, 3e nach der Weise, wie ihm die Signale zugeführt werden. Wird von dem Gatter ein Koinzidenzzustand abgeleitet, wenn alle Eingangssignale den Zustand "true" annehmen, wirkt das NAND-Gatter als "Und"-Gatter, bei dem das Ausgangssignal "false" den Koinzidenzzustand darstellt. Wenn das NAND-Gatter in Verbindung mit EingangsSignalen benutzt wird, die normalerweise den Zustand "true" haben, so daß sieh ein Ausgangssignal "false" ergibt, und daß ein Ausgangs signal "true" erzeugt v/ird, wenn irgendein Eingangssignal den Zustand "false" annimmt, wirkt das Gatter als "Oder"-Gatter. Zur Erzeugung einer legation eines einzelnen Signales kann das NAND-

entweder Gatter dazu benutzt werden»/eine "Und"-Punktion

Reaktion auf ein positiv werdendes Eingangssignal (das Ausgangssignal ist normalerweise "true" und

909844/138! ,

SAD ORIQtNAL ^o/'

1499144

- 2f> -

ändert sich in "false" unter der Wirkung eines auf das ¹¹ true "-Ni v eau ansteigenden Eingangssignales) Oder . unter der Wirkung eines negativ werdenden Eingangssignales einer "Oder"-Punktion auszuführen (das Ausgangssignal ist normalerweise "false" und geht in daa "true"-Niveau über, wenn ein Eingangssignal auf das "false"-Niveau abfällt). Obwohl es sich also versteht, daß der gleiche Gatteraufbau nach Fig. 6 bei allen dargestellten Gattern verwendet werden kann, werden verschiedene Symbole benutzt, je nachdem, ob das NAND-Gatter als "Oder^w-Gatter oder als "Un*"-Gatter wirkt. So zeigt das Symbol des Gatters 128 in dem Takt-Flip-Flop 124 für die Leaestromquelle an, daß das NAND-Gatter als "Und"-Gatter wirkt und daß ein Ausgangssignal mit dem "false"-Niveau erzeugt wird, wenn alle Eingangssignale sich auf dem "true"-Niveau befinden. Das Symbol des Gatters 132, das an der Eingangsseite einen gekrümmten Abschnitt aufweist, stellt ein WAtfD-üatter dar, das als "Uäer"-Gatter wirkt, d.h.,daß das Eingangssignal sich auf dem "false"-Niveau befindet, sofern nicht ein beliebiges oder alle der Eingangssignal "false" sind, um ein Ausgangssignal auf dem

an dieser Stelle "true"-Niveau zu erzeugen. Es ist/weiterhin zu erwähnen, daß ein Flip-Flop der in Fig. 7 gezeigten Art in dem System nach der Erfindung benutzt werden kann»

BAD

U99194

- 27 -

Der Flip-Flop nach Fig. 7 spricht auf jedes Signal an einer Informations-Eingangsklenmie an» das zu einer Takt-■eit dae "falaeⁿ-Nlreau annimmt, wenn das Signal an einer Steuer -Einßangeklemme "true" ist und der Flip-Flop in den Zustand "Sine" gesetzt werden soll. Der Flip-Flop enthält komplementäre "true"- und "false"-Ausgangsklemmen und es wird das Signal an der "true"-Auegangeklemme eines Flip-Flop Q ale Q bezeichnet und dae Signal an der "false"-Auegangeklemme als OQ.

Der Takt-Flip-Flop 124 für die Lesestromquelle enthält Gatter 132 und 134, die als "Oder"-Gatter wirken und deren Ausgangsklemmen jeweils mit der Bingangsklemme dee anderen Gatters verbunden sind. Das Gatter 128, das als "Und"-Gatter wirkt, spricht auf ein Signal ΡΗΪ101 an, dae von dem Speioherphasenzähler der Bank 10 geliefert wird, und auf ein Signal 1DELNE106, das von der Verzögerungsleitung 50 nach Fig. 1 herrührt, um einer zweiten Eingangeklemme des Gatters 132 ein Signal zuzuführen. Ein ale "Und"-Gatter dienendes Gatter 136 spricht auf Signale 0ΡΗΎ101 und 1DELNE103 an» um Signal· einer zweiten Bingangsklemine dee Gatters 134 zuzuführen. Der Takt-Flip-Flop 126 für die Schreibstromquelle enthält 4*tter 140 und 142, die ale "Oder"-Gatter wirken und Ausgangeklemmen haben, die jeweils mit einer Eingangskleame des

909844/1361 ^BAD ORIGINAL

anderen Gatters verbunden sind. Gatter 144 und 146 wirken als "Und"-Gatter und sind Jeweils an die JSingangskleiuinen der Gatter 140 und 142 angeschlossen und sprechen jeweils auf Signale ΡΗΥΊ03 und 1DELNE104 bzw. ΡΗΪ100 und 1DELNE108 an. Die Ausgangsklemmen der Gatter 132 und 140 sind jeweils an die Lesestromquelle 108 und die Schreibstromquelle 110 angeschlossen, um ihnen Signale 1EMQ109 und 1EMQ110 zur richtigen zeitlichen Steuerung zuzuführen, wie es im folgenden beschrieben wird.

Beim Betrieb der Flip-Flop-Anordnungen, die in dem erfindungscemäßen System verwendet werden, gibt jedes der beiden NAND-Gatter 132 und 134 der Schaltung 124 nur dann ein "fal8e"-Ausgangasi£nal ab, wenn beide Eingangssignale "true" sind, so daß eine Koinzidenz von "true"-Eingangssignalen am Gatter 123 ein "false"-Signal an das Gatter 132 abgibt, das seinerseits der Eingangsklemme des Gatters 134 ein "true"-Signal zufUhrt. Das von dem Gatter 136 erzeugte Signal ist dann "true", so daß das Gatter 134 in dem Zustand bleibt, in dem sein Ausgangssignal "false" ist. Das Gatter 132 wird von dem Gatter 134 auf einem "true"-Au3gangssignal gehalten, wenn das Ausgangssignal des Gatters 128 auf das "true"-Niveau Übergeht, so daß ein stabiler Zustand

909844/138%

BAD

besteht, bis die Koinzidenz von "true"-Signalen am Gatter 136 dort ein "false"-Signal erzeugt. Das Gatter 132 erzeugt dann ebenfalls ein "false"-Signal, um

den Zeitsteuerimpuls auf seiner Ausgangsleitung zu beenden, und das Gatter 134 wird so gehalten, daß es ein "true"-Ausgangssignal abgibt und so den zweiten

stabilen Zustand bewirkt.Der Takt-Flip-Flop 126 für die Schreibstromquelle arbeitet in gleicher Weise und wird deshalb nicht gesondert erläutertο

Die Zeitsteuerung für die Lese-Schreib-Schalter 94 und 98 sowie die Rückstell-Sehalter 96 und 100 während des Lesene wird mit Hilfe einer Lesezeit-Steuerschaltung 150 bewirkt, welche NAND-Gatter 152 und 154 enthält, die als "Oder"-Gatter einer Flip-Flop-Anordnung wirken und deren Ausgangsklemmen jeweils mit der Eingangskiemme des anderen Gatters verbunden sind. Weitere NAilD-Gatter und 158 wirken als "Und"-Gatter und sind mit den Eingangsklemmen der entsprechenden Gatter 152 und 154 verbunden. Das Gatter 156 spricht auf Signale PHY101 und 1DBLNE105 an, während das Gatter 158 von Signalen 0PHY101 und einem Zeitsignal voii der Uhr 48 nach Fig. 1 gesteuert wird. Die Ausgangsklemme des Gatters 152 führt ein Taktsignal 1EMQ106 den Schaltern 94, 98, 100 und 96 zu. Für die Zeitsteuerung der Lese-Schreib-Schalter 94 und und der Rückstell-Sehalter 96 und 100 während des Sohreibens ist eine Schreibzeit-Steuerschaltung 164 vor-

9098U/13BI

BAD OWQWAL ·/·

1499134

gesehen, die NAND-Gatter 166 und 168 umfaßt, die als "Oder^Gatter wirken und deren Ausgangsklemmen jeweils mit der Eingangsklemme des anderen Gatters verbunden sind und die jeweils auf weitere NAND-Gatter 170 und 172 ansprechen. Das NAND-Gatter 170, das als "Und¹¹-Gatter wirkt, spricht auf Signale PHX" 103 und 1DELNE103 an, während das ebenfalls als "Und"~Gatter wirkende NAND-Gatter 172 auf Signale ΡΗΪ100 und 1DELNE108 anspricht. Die Ausgangsklemme des Gatters 166 führt ein Taktsignal 1EMQ107 den Schaltern 94, 96, 98 und 100 zu.

Eine Blockieraeit-Steuerschaltung 188 umfaßt NAND-Gatter 190 und 192, die als "Oder"-Gatter wirken und deren Ausgangsklemmen mit der Eingangskiemme des anderen Gatters verbunden sind und die jeweils auf ein NAND-Gatter 194 bzw, 196 ansprechen, die beide als "Und"-Gatter wirken. Das Gatter 194 empfängt Signale PHT102 und 1DELNE109 und das Gatter 196 empfängt Signale PIß" 100 und 1DELNE106. Das Signal 1EMQ1Q8 an der Ausgangsklemme des Gatters wird der Blockier-Treiberstufe 114 zugeführt, um die Funktion dieser Stufe zeitlich zu steuern.

Die "true"-Ausgangskiemme des Lese-Schreib-Flip-Plop E103 ist über ein NAND-Gatter 218 geschaltet, das als Hegator für Gatter wirkt, die beispielsweise wie das Gatter 121

908844/13«·

- 31 -

In Verbindung mit den von dem Leseverstärker 120 augeführten Signalen als "Und"-Gatter wirken₀ Wenn eich*der Flip-Flop £103 im Zustand »Null« befindet, läuft ein normaler Lese-RückBohreibzyklus ab, d.h. daß die Ausgangs signale des Speichers dem Patenregister als Signale SAHLIOO bis SAML 108 und SAML109

werden bis SAML117 zugeführt/ Wenn jedoch der Flip-Flop E103 in den Zustand "Eins" gebracht wurde, ist der Speicherauegang blockiert und ee können neue Säten entweder aus der Recheneinheit oder dem Eingabe-Ausgabe-Werk über die Sammelleitungen 55 oder 45 dem Datenregister 22 zugeführt werden.

Der AuBwertalmpuls-Generator 122 wird so gesteuert, daß er Auswertimpulse während der Phase 2 jedes Speicherzyklus erzeugt. Die Steuerung wird von einem NAND-Gatter 222 vorgenommen, das auf ein Signal PHSf 102 anspricht. Das rfAND-Gatter 222 spricht zur Zeit der Phase 2 eines Lese Zyklus an und führt den Auswerteimpuls-Generator 122 ein Signal 0ΡΗΪ102 zu.

Nunmehr soll an Hand Fig. 6 ein typisches NAND-Gatter, das bei dem erfindungsgemäßen System Verwendung finden kann, im einzelnen beschrieben werden, bevor die Systembeschreibung fortgesetzt wird. Mehrere Eingangsklemmen

BAD OWOMltf 0 * β * * ' m ♦

260 und 262 sind über den Kathoden-Anoden-Pfad entsprechender Dioden 264 und 266 an eine'Leitang 280 angeschlossen, die ihrerseits über einen Widerstand 282 an eine auf +15 V liegende Klemme 284 angelegt ist. Weite'rhin ist die Leitung 280 über einen Widerstand mit einer Leitung 288 verbunden, die ihrerseits über einen Widerstand 290 mit einer auf -15 V liegenden Klemme 292 verbunden ist. Die Leitung 288 ist weiterhin mit der Basis eines npn-Transistors 294 verbunden, dessen Emitter an Masse gelegt ist, während der Kollektor über einen Widerstand 296 mit einer Klemme 298 verbunden iet, die auf +5 V liegt. Zwischen der Basis des Transistors 294 und der Leitung 280 kann ein Kondensator 300 vorgesehen sein» um die Anstiegszeit des Transistors zu vermindern, wenn die Vorspannung so gewählt ist, -daß er sich im leitenden Zustand befindet. Eine Ausgangsklerame 302 des Gatters ist mit dem Kollektor des Transistors 294 verbunden. Beim Betrieb bewirkt ein "false"-Signal von OV, das einer beliebigen der beiden Eingangskiemnen 260 und 262 zugeführt wird, daß ein Strom von der Klenme 284 durch den Widerstand 282 und die entsprechende Diode bzw» Dioden fließt, so daß der Transistor 294 in einem nicht leitenden Zustand gehalten wird und an der Klemme 302 ein Signal von +5 V, also ein "true"-Signal erscheint. Wenn die den beiden

9 0 9 8 U / 1 3 6 ♦ .

Eingangsklemmen 260 und 262 zugeführten Signale "trus" sind, es sich aloo um eine Spannung von +5 If handelt, sind die Spannungsverhältniase an den Dioden 264 und 266 von solcher Art* daß beide Dioden nicht leitend sind und an der Basis des Transistors 294 eine positive Spannung aufrechterhalten wird, die den Transistor in den leitenden Zustand bringt. In diesem Zustand erscheint an der Klemme 302 annähernd das Masaepotential, also ein Signal vom "false"-Niveau. Wie oben erläutert, ■wirkt das NAND-Gatter nach Fig. 6 als "Und"-Gatter und s erzeugt ein "false"-Ausgangssignal nut dann, wenn alle jSingangs signale sich auf dem "true"-Niveau befinden. Wenn jedooh alle Eingangsklemmen normalerweise auf dem ^lrtrue"-Niveau gehalten werden, um das "falser-Signal an der Ausgangsklemme 302 aufrechtzuerhalten, arbeitx-t das Gatter als "Od er "-Gatter,, das ein "true'^-Ausgangssignal abgibt," wenn ein beliebiges oder alle der Eingangssignale auf das ^Irf al se" -Nrv eau übergehen. Y/enn es als Negator für ein ins Pooitirs gehendeeEingangssignal dient, d,h, wenn sein Ausgangssignal sieh normalerweise auf dem "is rue "-Niveau bei inde-u, können alle unbenutzten

dee Gatters iiaili Fig. 6 an eine Span-

^s von +5 f angelegt sein_o Dann bewirkt das in den Zustand "true" übergehende Eingangssignal an der einzigen aktiTen

· daß das Aus gangs ο ignal in den

909844/1381 ,

BAD ORIGINAL

Zustand "false" übergeht, was gleich der Funktion des NAND-Gatters ist, yexm es eine "Und"-Punktion ausübt. Wenn das NAiiB-Gatter na-^h Fig. 6 als Hegator für ein ins Negative gehendes Eingangssignal dient, wobei das Ausgangssignal normalerweise "false" ist, werden alle unbenutzten Eingangssignale an ein Niveau von +5 Y angelegt und ein Übergang des einzigen aktiven Einganges in den Zustand "false"¹ bewirkt, daß das Aus gangs signal in den Zustand "true" übergeht, was der Wirkungsweise des NAND-Gatters bei der Funktion als "Oder"-Gatter gleich ist. Je nachdem, ob das Gatter nach Fig. 6 normalerweise das Ausgangssignal "true" oder "false" aufweist, sind die in dem dargestellten System benutzten Symbole diejenigen einer "Und"-Funktion oder einer "Oder"-Funktion.

Fig. 7 aeigt einen Flip-Flop, der in dem erfindungsgemäßen System Verwendung finden kann und der .NAND-Gatter 506 und 308 aufweist, die als "Oder"-Gatter wirken. Die Ausgangsklemme deß Gatters 506 ist sowohl mit dem"false"-Ausgang 309 als auch mit der Eingangsklemme des Gatters 308 verbunden. Ähnlich ist die Ausgangsklemme des Gatters 308 mit dem "true"-Ausgang 310 und der Eingangaklemme des Gatters 306 verbunden. Das Umschalten der Gatter 306 und 308 wird duroh NAND-Gatter 312 und 3U ge-

909844/138 1 „/.

zn ■ ■ .

- 35 -

steuert, die als "Odex^-Gatter arbeiten und jeweils über eine Verzögerungsleitung 316 bzw. 318 an die Eingangsklemmen der entsprechenden NAND-Gatter 306 und 308 angeschlossen sind. Die Ausgangsklenme des Gatters 312 ist über Leitungen 319 und 320 mit einer Eingangsklemme des Gatters 314 verbunden. An die Gatter 312 und 314 ist weiterhin über eine Klemme 322 eine Taktimpulsquelle und Über eine Klemme 324 eine Steuerimpulsquelle angeschlossen. Die Informationen darstellenden Eingangssignale I werden über Leitungen wie 326 und 328 dem Gatter 312 zugeführt. Zur Anpassung an Verzögerungen zwischen den der Leitung 320 zugeführten Informationssignalen und dem Taktsignal lot ein Kondensator 330 zwischen der Masse und einer Eingangskiemme des Gatters 314 angeordnet". Unbenutzte Eingänge des Gatters 312 sind auf das konstante "true"-Niveau von +5 V {-elegt.

Im Betrieb wird der Flip-Flop nach Fig. 7 so benutzt, daß die Informationen darstellenden Eingangssignale I auf den Leitungen 326 und 328 normalerweise "true" sind, so daß bei Vorhandensein von Takt- und Steuersignalen das Signal auf der Leitung 320 "false" ist. . Auf den Eingangsleitungen wie 326 und 328 ist bei Fehlen einer Koinzidenz an danit verbundenen, nicht dargestellten

9098AA/136I
BAD ORIQiNAL

NAND-Gattern normalerweise das Signal "true". Das Signal auf der Leitung 319 ist immer "true", ausgenommen zu einer Taktzeit, wenn es den Zustand "false" annimmt, um den Flip-Flop in den "false"-Zustand zu setzen, wenn alle Informations-Eingangesignale- "true" und auch das Steuersignal "true" sind. Wenn jedoch eines der Informationssignale zur Taktzeit "falee" ist, ist das Signal auf der Leitung 319 "true" und der Flip-Flop wird in den "true"-Zustand gebracht oder bleibt in diesem "true"-Zustand. Wenn sich der Flip-Flop beispielsweise in dem "false"-Zustand befindet, während an der Klemme 309 ein "true"-Signal von +5 V anliegt, sind die beiden Eingangssignale des Gatters 308 "true", so daB dem Gatter 306 zusammen mit dem Signal auf der Leitung 319» das normalerweise "true" ist, das an der Klemme 310 des Gatters 308 auftretende "false"-Signal zugeführt wird. Wenn eines der Informationssignale auf den Leitungen 326 und 328 zur Taktzeit "false" ist, bleibt das Signal auf der Leitung 319 "true". Als Folge davon wird von dem Gatter ein ^alse"-Signal erzeugt, so daß das Gatter 308 ein "true"-Ausgangssignal abgibt. Infolgedessen bildet das Gatter ein "falee"-Signal, welches das Gatter 308 in dem Zustand erhält, in dem es ein "true"-Signal erzeugt. Das Signal auf der Leitung 319 bleibt nach Ablauf der Takt-

9 0 9 8 4 4/1361

H99194

zeit "true", so daß von dem Gatter 306 das "false"-Ausgangssignal und am Gatter 308 das "true"-Ausgangssignal aufrechterhalten wird, das den stabilen "Eins"-Zustand des Flip-Flop darstellt. Der Flip-Flop arbeitet in gleichartiger Weise, wenn,er vorher einen "true"-Zu8tand gespeichert hatte und die Informations-Eingangs signale und das Steuer-Eingangssignal zur Taktzeit alle "true" waren, um das Gatter 306 in einen solchen Zustand zu bringen, daß es ein positives, also ein "true"-Au8gangeeignal abgibt, welchen dem gespeicherten ^HJiull"-Zustand entspricht. Bie Verzögerungsleitungen 316 und 318 bewirken eine Verzögerung des Eingangssignales, so daß zu Beginn eines Taktintervalles Informationen von den Klemmen 309 und 310 sicher abgenommen und während des gleichen Taktintervalles neue Informationen eingeschrieben werden können. Es sei bemerkt, daß das Signal an der Eingangskiemme 324 für die Steuerimpulse zur Taktzeit "true" sein muß, \ienn der Flip-Flop seinen Zustand ändern soll. Wenn das Signal an der Steuer-Eingangskiemme 324 zur Taktzeit "false" ist, behält der Flip-Flop seinen vorhergehenden Zustand bei, weil das Signal auf der leitung 319 "true" bleibt und das von dem Gatter 314 erzeugte Signal auf dem "true"-Niveau verharrt. Wenn weiterhin

909844/138%

das Signal an der Steuer-Eingangsklemme 324 auf dem "true"-Niveau gehalten wird, wird der Flip-Flop zur Taktzeit in den "true"-Zustand zurückgesetzt und wirkt ale Verzögerungs-Flip-Flop, wenn alle Informations -Eingangs signale "true" sind.

Wie aus Fig. 8 ersichtlich, enthalten die Adressenregister 18 und 20 nach Fig. 2 jeweils beispielsweise dreizehn Flip-Flops Y105 bis Y117 und Y205 bis Y217, welche die Bite der dreizehn hinteren Stellen der 15 Bits umfassenden Adresse speichern, die nach den Prinzipien der Erfindung Verwendung finden soll Die Adresse von 13 bits stellt eine Platzbezeichnung für ein bestimmtes Wort in jeder von mehreren Speicher bänken dar, welche Bänke mit Hilfe von Selektionsschaltungen ausgewählt werden, welche beispielsweise auf das 14. und 15. Bit der Adresse ansprechen oder, bei der nur zwei Speicherbänke benutzenden dargestellten Anordnung^nur auf das 14. Bit. Wenn in Fig. auch nur das Adressenregister 18 dargestellt ist, versteht es sich, daß das Adreseenregister 20 einen gleichartigen Aufbau hat, abgesehen davon, daß die benutzten Steuersignale der Wähleinheit 72 entnommen werden statt der Wähleinheit 70. Die NAND-Gatter 332 und 334 wirken als "Und"-Gatter, deren Ausgangsklemmen

909844/138* /

o/.

.-.... BAD

U99194

miteinander verbunden Bind, um eine "Oder"-Funktion zu bilden, bevor das Signal der Informations-Eingangsklemme des Flip-Flop Y-105 zugeführt wird. Bei der Verwendung von zwei NAND-Gattern nach Fig. 6, die als "Und"-Gatter wirken und ein "false"-Signal erzeugen, wenn die'Eingangssignale alle "true" sind,erhält ein von dem leitenden Transistor 294 schon eines der beiden Gatter erzeugtes "false"-Signal auf der gemeinsamen Auegangeleitung ein "false"-Signal aufrecht Demnach bildtn die beiden NAND-Gatter, die als "Und"-Gatter wirken und wie dargestellt mit einem Flip-Flop Y105 zusammengeschaltet sind, eine ¹¹Oder"-Furiktion. Das Gatter 332 spricht auf ein Signal RAQ1 an, das einenarithmetischenAuftrag freigibt und von der Wählechaltung 70 abgeleitet ist, und auf ein arithmetisches Arlreesensignal ADR05 an. Das Gatter spricht auf ein Signal KEQI an, das einen Auftrag ßec Eingabe-

Ausgabe-Werkes freiglt*#ind auf ein Adressensignal LRMAB05 für einen Eingabe-Ausgabe-Leitungsempfänger. Jeder der Flip-FlppjY106 bis Y117 spricht auf eine gleichartige Gatter-Anordnung an wie der Flip-Flop Y105 und empfangt dit gemeinsamen Signale RAQ1 und REQ1. Die Gatter jedes Flip-Flop empfangen jedoch verschiedene Adressen-Signale wie ADR10 und LRMAB10 für den Flip-Flop Y110 und ADR17 und LRKAB17 für den Flip-Flop Y117.

909844/ 1 361

./. BAD ORIGINAL

U99194

In dem Adressenregister 20 der Bank 12 werden die gleichen Adressen, beispielsweise ADR05 oder LRMAB05 und ADR17 oder LRI-IABI7 den Plip-Plops Y205 und Y217 zugeführt, wie es in Fig. 2 angegeben ^s t. Dagegen sind die Steuersignale, die den den Gattern 332 und 334 gleichartigen Gattern der Flip-Flops Y205 bis Y217 zugeführt werden, entsprechend ein Signal RAQ2 zur Freigabe einee arithmetischen Auftrages· für:die Bank 12 und ein Signal REQ2 zur Freigabe einee Auftrages des

Eingabe-Ausgabe-Werkes« Die Steuersignale, die den Steuerklemmen der Flip-Flops Y105 bis Y117 und Y205 bis Y217 zugeführt werden, sind entsprechend PBY100 und PHY200/ die in Abhängigkeit von den Speicherphasenzählern erzeugt werden und sich bei der letzten Phase eines Speicherzyklus ändernο

Gemäß den Fig. 9 und 10 enthält die Wähleinheit 70 Gatter 340 und 342, die als "Und"-Gatter wirken. Das Gatter 340 spricht auf ein Abruf-Signal XTC der Recheneinheit (fig«.23) für eine äu3ere Funktion und ein Speicherphasensignal PBY100 an, das am Ende eines Speicherzyklus auftritt. Das Gatter 342 wird von d.ern Signal PBY100, einem Speicherabfragesignal MYG01 der Recheneinheit und einem Signal 0REQ1 beaufschlagt,

bevorrechtigter Auftrag des welches vorhanden ist, wenn ein /Eingabe-Ausgabe-

nioht zur Abfertigung freigegeben wird«, 9 0 9 8 4 4/1381

U99194

Weiterhin sprechen beide Gatter 340 und 342 auf die erste'geltende Stelle der Adresse an, die sich im "Nuir'-Zustand befindet, d.h. auf das Signal 0ADR04, 4aie«inen Auftragsiür di· . -r.i Bank 10 darstellt. ISB versteht eich, daß die Prinzipien der Erfindung auf jede beliebige Anzahl vpn Speicherbänken anwendbar ist, obwohl in der dargestellten Vorrichtung¹ nur zwei Speicherbänke gezeigt Bind, so daß nur ein einsiger Bit 0ADR04 benötigt wird., um zwischen den beiden dargestellten Speicherbänken zu unterscheiden. Würden dagegen beispielsweise vier Speicherbänke verwendet, müßten die Stellen 3 und 4 eines 13 Bit umfassenden Wortes in den zur Auswahl der Bank dienenden Signalen verwendet und den entsprechenden Gattern, wie den Gattern 340 und 342, zugeführt werden. Das Gatter 346 wirkt als "Oder^8t«Gatter und empfängt als Eingang Signale OXTI¹I von Gatter 340 und Signale 0SMC1 von Gatter 342, um das Freigabe-Signal RAQ1 für einen Auftrag an. die. Bank 10 durch die Recheneinheit zu bilden. Die Wähleinheit 70 enthält weiterhin ein Gatter 348, das als "Ünd"-Gatter wirkt und .auf ein Speicherabfragesignal MAR des Eingabe-Ausgabe-Werkes, ein Signal

eines Auftragssignalee für 0CDE17, das das Fehlen eine äußere Punktion anzeigt, das Signal ΡΗΪ100 und das Adressen-Bit des Eingabe-Ausgabe-Werkes 0LRMAB04 anspricht, um ein

909844/

Signal OREQ1 zu erzeugen. Ee ist zu erwähnen, daß bei der Verwendung von mehr als zwei Bänken zusätzliche Adressenaignale wie OLRMABO3 oder LRMAB03 dem Gatter 348 zugeführt werden. Auf das Ausgangs signal 0REQ1 des Gatters 348 spricht ein NAND-Gatter 350 an, das als legator dient und das Signal REQ1 für die Bank erzeugt, das den Auftzsg des Eingabe-Ausgabe-Werkes freigibt.

Die Vähleinheit 72 für die Bank 12 enthält die Gatter 341 und 3431 von denen das Gatter 341 auf die Signale XTC, ADR04 und PHY200 anspricht, während das Gatter 343 auf Signale ΡΗΪ200, MYC01, ADRO4 und 0REQ2 anspricht„ Die beiden Gatter bilden zusammen mit einem als "Oder"-Gatter wirkenden NAND-Gatter 345 das Signal RAQ2, das den Auftrag des Rechenwerkes freigibt. Ein Gatter 347 spricht auf die Koinzidenz von Signalen MAR, 0CDE17, PHT200 und LRMAB04 an, um ein Signal dem NAND-Gatter 349 zuzuführen und ein Signal REQ2 zu bilden, welches einen freigegebenen Auftrag ctep Eingabe-Ausgabe-Werkes an die Bank 12 darstellt. Es sei bemerkt, daß das Adressen-bit 04 "true" sein muß, wenn die Speicherbank 12 ausgewählt werden soll.

Die Steuereinheit 78 enthält, wie in Fig. 11 darge-

909844/1381 ./.

U99194

stellt, Phasenzähler-Flip-Flops E101 und E102, von denen der Flip-Flop E101 die letzte bit-Stelle des mod -vier-Phasenzählers darstellt. Die Informations-BingangBklemmen des Flip-Flop E101 eprechen auf Signale QSMC1, ORKQ1 und OXTFI an, von denen eines den Zustand "false" annimmt, um einen Speicherzyklus in Gang eu setzen. Während des Zählens spricht der Informationseingang auch auf das Signal OPHY102 an, wenn des in "false" übergeht. Es ist zu bemerken, daß das

für den Speioher-Startsignal SMC / eyklus in Abhängigkeit von einem freigegebenen Auifcxag der Recheneinheit "true" wird

freigegebenen und die Signaler RBQ1 und XTF in Abhängigkeit/Aufträgen des Eingabe-Ausgabe-Werkes und freigegebenen Fremdauftrugen

den Zustand "true" annehmen. Der Steuereingang des Flip-Flop E101 spricht auf ein "true^w-Signal in konstanter Höhe von +5 V an. Der Informations eingang des Flip-Flop E102 epricht auf das Signal OPlEf 101 an. Der Steuereingang des Flip-Flop E1O2 reagiert auf das Signal E101, das von dem Flip-Flop E101 abgeleitet ist. Die Anordnung der Flipr-Flops E201 und E2O2 bei der Steuereinheit 80 für die Bank ist der Anordnung bei der Steuereinheit 78 gleich, abgesehen davon, daß an die Stelle der Informationssignale 05MC1, 0REQ1, 0XTF1 und 0ΡΗΓ102 für den Flip-Flop E101 die Signale 0SMC2_f 0REQ2, 0XTF2 und 0PHT202

ÖQ9844/136*

BAD ORIGINAL V·

U99194

treten. Ähnlich treten an die Stelle der Signale ΡΗΓ100 und E101 beim Flip-Flop E202 die Signale PHJf 200 und E201.

Wie aue Fig. 12 ersichtlich, werden die Speicher-Phaeensignale für die Kontrolleinheit 78 der Bank 10 durch eine Gatterstruktur gebildet, welche ein ale "Und"-Gatter wirkendes NAND-Gatter 356 aufweist, das auf Signale 0E101 und 0E102 anspricht, um einem NAND-Gatter 558 ein Signal OPKV100 zuzuführen, das als legator dient und ein Signal PIIY100 bildet. Ein als "Und"-Gatter wirkendes NAND-Gatter 360 erzeugt ein Signal 0PHY101 in Abhängigkeit von Signalen E101 und 0E102. Das Signal OPHY101 wird einem NAND-Gatter 362 zugeführt, das als Negator zur Erzeugung eines Signales PHY101 dient. Ein weiteres IIANE-Gatter 374, das ebenfalls als "Und"-Gatter dient, spricht auf Signale OEI01 und E102 an, um ein Signal OPIiY 102 zu bilden, das über ein NAND-Gatter 366 zur Anwendung gelangt, das als Hecator dient und ein Signal PIIY102 bildet.

Ein als "Und"-Gatter dienendes NAND-Gatter 368 spricht auf Signale E101 und Ε1Ο2 an und bildet ein Signal 0PHY103, das einem NAND-Gatter 370 zugeführt wird,

90 9844/1381

■/.

BAD OWQWAL

U99194

da« aid·, .ν . ..■-:·. dient und das Signal ΡΗΪ103 "bildet. Die Gatter zur Erzeugung der Phasensignale der Steuereinheit 80 Bind den Gattern nach Pig. 12 gleich, abgesehen davon, daß die Eingangssignale von den PIi p-Plops E201 und E202 abgeleitet und die Phasensignale mit PHY200, ΡΗΪ201, ΡΗΪ202 und PHY203 bezeichnet werden_o Weiterhin ist in Pig. 12 ein NAND-Gatter 365 dargestellt, das auf Signale 0E201 und 0E202 anspricht, um ein Signal 0PHY200 einem NAND-Gatter 367 zuzuführen, das als ;*--v. r dient und das Signal ΡΙΙΪ200 erzeugt. Die Gatter zur Erzeugung der Signale PHY201, ΡΗΪ202 und PHY 20 3 folgen dem gleichen Schema, das für die Steuereinheit 78 erläutert worden ist.

Wie aus den Pig. 13_r H und 15 ersichtlich, umfaßt die " Steuereinheit 78 einen Einsehreib-Speicherzyklue-Plip-Plop E103, einen Eingabe-Ausgabe-Zyklus-Plip-Plop E104, einen AU-Zyklus-Plip-Plop E105 und einen Eingabe-Ausgabe-Da1ien.-Schalter«.Plip-Plop £106. Der 3?lip-PIo ρ E 103 spricht mit seinen Info rma tioneeingängen auf Signale 03AB103 und 0SXE103 an, die durch entsprechende, alar "und»ü-Gatter wirkende HAHD-Gatter 374 und 376 erzeugt werden. Das Gatter 374 empfängt Eingangssignale MYC10, die einen Speicherbefehl der Recheneinheit anzeigen, und Signale SMC1, die von einem NASD-Gatter 378 erzeugt werden, das ale Megator dient

ο/

und auf ein Signal 0SMC1 reagiert. Das Gatter 376 spricht auf ein Signal REQ1 an, das einen Auftrag des Eingabe-Ausgabe-Werkes freigibt, und auf ein Signal MWR, das einen Schreibbefehl des Eingabe-Ausgabe-Werkes darstellt. Das Signal PHY100 wird dem Steuereingang des Flip-Flop E103 zugeführt. Der Flip-Flop EIU3 wird in den Zustand "Jäins" gebracht, um einen übergang des Signalee von dem Leseverstärker zum Datenregister ssu verhindern, wenn es gewünscht wird, neue Informationen vom Datenregieter in den Speicher einzuschreiben. Die Informations-Eingangsklemme des Flip-Flop E104 spricht auf Signale OXTF1 und OREQ1

den Abruf
an, von denen das erste/einer äußeren Funktion und das zweite einen gewährten Auftrag des Elngabe-Ausgabe-Werkes darstellt. Der Steuereingang des EIngabe-Ausgabe-Zyklus-Flip-Flop E104 spricht auf das Signal PHY100 an₃ Damit dieaa Information dem Eingabe-AuBgabe-Werk erst einen Saktnauh dem Stellen des Flip-Flop EIO4 zugeführt wird, spricht der Daten-Eingabe-AuBgabe-Schalt-Flip-Flop E106 mit seinem Informationseingang auf das Signal 0E104 an, während Bein Steuereingang auf einem "true"-Niveau von +5V gehalten wird. Der AU-Zyklus-Flip-Flop E1Ü5 spricht mit seinen Informationseingängen auf ein Freigabe-Signal OSMC1 für einen Auftrag der Recheneinheit an und mit seinem Steuer-

909844/1381

- 47 -

eingang auf das Signal PHY100. In der Steuereinheit 80 Bind die Signale und zugeordneten Gatter der Flip-Flopa E203, E204, E2O5 und E206 gleich wie diejenigen der Flip-Flops E103, E104, E105 und E106, abgesehen von den Bezeichnungen E203, E204, E205 und E2Ü6 und daß diese Flip-Flops auf die Steuersignale der Bank 12 ansprechen, also die Signale REQ2, 0REQ2, OSMC2 und PHY200.

Fig. 16 zeigt die RUckkopplungsschaltungen 79 und 81, die einen Daten-Bestätigungs-Flip-Flop UAK aufweisen, der den Empfang von Daten aus dem Eingabe-Ausgabe-Werk dadurch bestätigt, daß er dem Werk ein Signal BAK zuführt und an seinen InformationB-Eingangsklemmen auf Signale FTS2U3 und FYS103 anspricht, von denen das Signal HfS 103 von einem NAND-Gatter 382 entwickelt wird, das als "Und"-Gatter wirkt und Signale 0E102 und 0E104 von der Bank 10 aufnimmt. Das Signal HS203 wird von einem NAND-Gatter 383 gebildet, das auf Signale 0E202 und 0E204 in der Bank 12 anspricht. Der S-freuereingang des Flip-Flop DAK ist an ein "true"-Niveau von +5 V angeschlossen. Der "false"-Auegang des Flip-Flop DAK führt sein Signal ODAK einem NAND-Gatter 384 zu, das als Äegator dient und das Signal DAK bildet, welches das Daten-Bestätigungssignal iet,

90 9844/1361 /

BAD ORiGiNAL /

U99194

6ae νοα den Rückkopplungskreisen 79 und 81 gebildet wir*.

Zur Entwicklung eines Datenübertragungssignales DTG führt ein als Negator dienendes NAND-Gatter 388, das auf das Signal XTC anspricht, das Signal OXTC einem NAND-Gatter 390 zu, das als "Und"-Gatter dient. Diesem Gatter 390 werden weiterhin Signale PHY101 und E104 augeführt, die anzeigen, daß eine Eingabe-AuBgabe-Operation freigegeben worden ist. Das Gatter 390 führt dann seinerseite ein Signal 0DTG100 einem Gatter 392 zu, welches das Signal DTG bildet. Dem Gatter 392 wird weiterhin ein Signal 0DTG200 für die Bank 12 zugeführt, damit es ein Datenübertragungs-Freigabesignal DTG bildet, das anzeigt, daß eine Datenübertragung von der Bank 12 auf das Eingabe -Ausgabe— , Werk freigegeben ist. Ein NAND-Gatter 391 des Rückkopplungekreise8 81 spricht auf Signale OXTG₁ ΡΗΪ201 und E204 an, um das Signal 0DTG200 zu bilden. Ein NAND- Gatter 394 des Rückkopplungskreises 79 arbeitet als "Und"-Gatter und spricht auf Signale XTC, PHY101 und E104 der Bank 10 an, um ein Signal OECC100 einem NAND-Gatter 396 zuzuführen, das als "Oder"-Gatter wirkt. Ein gleichartiges Signal OECC200 von dem Rückkopplungskreis 81 wird dem Gatter 396 zugeführt, des ein Signal

909844/13» ♦

BAD

U99194

« 49 -

ECC bildet, das anzeigt, daß ein äußerer Befehl in das Eingabe-Ausgabe-Werk einläuft. Ein NAND-Gatter

397 des Rückkopplungskreises 81 spricht auf Signale XTC, PHY201 und E204 an, um das Signal 0EGC200 zu bilden. Ein als "Oder'^Gatter dienendes NAND-Gatter

398 spricht auf' Signale OEIO5 und OE2O5 der entsprechenden Bänke 10 und 12 an, um ein Rückkopplungssignal EAU zu bilden, das dem Phasenzähler des Rechenwerkes anseigt, daß der nachgesuchte Rechen-Byklus freigegeben wurde.

Die Informationswähler 82 und 84» die den Sammelleitungen der Recheneinheit Daten zuführen, enthalten wie aus Fig. 17 ersichtlich NAND-Gatter 404 und 406, die als "Und"-Gatter arbeiten und jeweils auf Signale EIO4 und D100 bzw. Signale E204 und D200 ansprechen, um ein Signal OBASOO einem NAND-Gatter 408 zuzuführen, das als "Oder"-Gatter wirkt und das Signal BASOO erzeugt. Die Signale D100 und D200 werden durch die Flip-Flops der letztgültigen Stelle der entsprechenden Datenregister 22 und 24 erzeugt, während das Signal BASOO das Informations'signal darstellt, das einer der Leitungen der Sammelleitung 47 der Recheneinheit zugeführt wird (Pig. 2). Entsprechende Gatter-Anordnungen für die anderen 17 Bits des 18 Bit umfassenden Wortes

Η9919Λ

erzeugen Signale BAS01 bis BAU 17. NAND-Gatter 405 und 417, von denen das eine auf die Signale E1o4 und DI17 und das andere auf die Signale E204 und D217 anspricht, erzeugen an der Auagangsklemme des Gatters 409 das Signal BAS17. Wie durch ein gestricheltes NAHD-Gatter 410 angedeutet, können zusätzliche Speioherbänke in gleicher Weise auf jedem Bit-Niveau gesteuert werden»

Wie aus Pig. 18 ersichtlich, umfassen die Teile der Informationewähler 82 und 84, die zum Zuführen von Daten zu.den Leitern der Sammelleitungen des Eingabe-, Ausgabe-Werkea dienen, NAND-Gatter 414 und 416, die als "Und"-Gatter arbeiten und vor; denen das eine auf Signale E106 und D100 von der Bank 10 und das andere auf Signale E206 und D200 von der Bank 12 anspricht. Die Gatter 414 und 416 führen ein Signal ODBItIOO einem NAND-Gatter 418 zu, das als "Oder"-Gatter wirkt und ein Signal BTJSOO entwickelt, welches das Datensignal ist, das einem der Leiter der Eingabe-Ausgabe-

wlrd.f Sammelleitung 43 (Fig. 2)augefQhrtJIn gleicher Weise werden Daten, die jede Bit-Stellung des 18 Bit umfas-

daratellea»
senden Reehenwortesjtüber Gatter dem Eingabe-Aus gäbe-.

Werk als Signale BUS01 bis BUS 17 zugeführt. Wie bei dem NAND-Gatter 417 angedeutet, das zur Erzeugung des

909844/1381 ,

OHJQlNAk

U99194

Signalee BUSU4 dient, kann ein zusätzliches Gatter wie 430 für jede Bit-Stelle vorgesehen sein, wenn mehr als zwei Speicherbänke naoh den Prinzipien der Erfindung Anwendung finden.

Die Adresse, die den Speicherbänken 10 und 12 von der Recheneinheit zugeordnet wird und die beispielsweise eine BLt-Steilung 05 hat, kann entweder von dem BefehlBiähler 36 (Fig. 1) oder dem B-Register naoh Fig. 1 entwickelt werden. Wie aus Fig. 19 ersichtlich, Bind NAND-Gatter 440 und 442 vorgesehen, die als "Und"-Gatter wirken und von denen das eine auf Signale MYC02 und P05 vom Befehlszähler und das andere auf Signale MY.C03 und B05 vom B-RegiBter anspricht, um ein Signal 0ADR05 einem «NAND-Gatter 444 zuzuführen, das als Heget or wirkt und ein Signal ALR05 abgibt. Ein Leiter der AU-Adressen-Sammelleitung 57 (Fig. 2) empfängt die letzte Stelle der Adresse oder das Signal ADRO5 der 13 Bit umfassenden Adresse, das dem Adressenregister zugeführt werden kann. Eine Gatter-Anordnung, die der Anordnung nach Fig. 17 gleich ist, ist für jede der anderen Bit-Stellen 6 bis 17 der insgesamt 13 Bit umfassenden Speicheradresse vorgesehen. Der zur Auswahl der Bank dienende Teil der Adresse, wie beispielsweise ADR04,

909844/138*

U99194

wird ebenfalls von einer gleichartigen Gatter-Anordnung gebildet. Es sei erneut bemerkt, daß bei dem dargestellten System nur H Bits zur Adressierung des Speichers benutzt werden, weil nur zwei Sänke zu steuern sind, und daß in Übereinstimmung mit den Prinzipien der Erfindung 15 oder mehrBits benutzt werden können· Die Adresse aus dem Einjabe-Ausgäbe-Tferk wird-beispielsweise von äußeren Vorrichtungen den 14 leitern der I/O-Adreseen-Yielfaehleitung 58 nach Fig. zugeführt, wobei 13 Bits den Sattem des Adreesenregistera ( Fi<T. 8) ale Si-nale wie 1RHABO5 und ein Bit den Wähleinheiten 70 und 72 (Pig. 9 und 10) zugeführt werden_e

Wie aus Fig. 20 ersichtlich, enthält das Datenregister 22 der Speicherbank 10 Flip-Flops D100 bis D117. Das Flip-Flop D100 spricht an seinen Informationseingängen auf ein Signal OSAML100 an, das von dem Leseverstärker 120 (Fig.^v4) gebildet wird, wenn Informationen aus dem Speicher ausgelesen werden, und auf ein Signal OSDMI00, wenn neue Daten in das Datenregister entweder von der Recheneinheit oder dem Eingabe-Ausgabe-Werk eingeschrieben werden. Ein NAND-Gatter 4-41, das als "Und"-Gatter v/irkt, spricht auf ein Signal BOO des B-Registers und ein Signal MYC106 an,

.909844/136« ./.

BAO OftlGfNAL

das einen Auftrag für einen Eins ehr eib-Zyklus des Rechenwerkes anzeigt (Pig. 28). Ein als "TJnd«-Gatter arbeitendes NAND-Gatter 443 spricht auf das Datensignal LBKDBOO des Eingabe-Ausgabe-Werkes und ein Signal MYC107 an, das einen Auitag für einen Einachreib-Zyklue des Eingabe-Ausgabe-Werkes darstellt (Pig. 28). Die Steuerklemmen der Flip-Flops D100 bis D11.7 Bind an das "true"-Niveau von +5 V angeschlossen. Eine gleichartige Gatter-Anordnung ist bei jedem der Flip-Flops D101 bis D117 vorgesehen, abgesehen d&Ton,. das*-* die Datensignale der Recheneinheit und des Eingabe-Ausgabe-Werkes sich auf entsprechenden Bit-Äüwane befinden. Die Flip-Flops D200 bis D217 des Datenregisters 24 der Bank 12 sind den in Fig. gezeigten Flip-Flops gleich, abgesehen davon, daß ihnen die Signale ΜΪ0206 und MYG207, die nicht dargestellt sind, zugeführt werden anstatt der Signale MYC106 und MYC107.

Wie aus Fig. 21 ersichtlich, enthält der Phasenzähler des Programmsteuerwerk-Sequenzregisters 42 (Fig. 1) Flip-Flops X01 und X02, von denen der Flip-Flop XO1 die letztgültige Stelle des vierphasigen Zählzyklus darstellt. Der Flip-Flop X01 spricht an seinen Eingangsklemmen auf Signale OMYCOI1, 0PHA2 und OMYCO13 an,

90984 A/136$

während an seinem Steuereingang ein "true"-Signal anliegt. Der Flip-Flop X02 spricht an seinen Informations -Eingangsklemmen auf ein Signal OPHA1 und sein Steuereingang auf ein Signal XO1 an.

Die Decodierung der PhasenSteuersignale der Flip-Flops XO1 und X02 durch die Anordnung nach Fig. 22 erfolgt mit Hilfe eines NAND-Gatters 450, das als "Und^-Gatttr arbeitet und auf die Signale 0X01 und 0X02 anspricht, um ein Signal OPHAOO zu bilden, das einem NAND-Gatter 460 zugeführt wird, das als "Oder"-Gatter wirkt. Bin weiteres als "Und^Gatter dienen-, des NAND-Gatter 462 spricht auf Signale 0X02, XO1 und OBAU an, um ein Signal OPHAO1 einem Gatter 460 zuzuführen. Das Gatter 462 hält das Signal PHAO auf dem "true"-Niveau, wenn sich der Phasenzähler im Zustand 01 befindet und das Signal EAU "false" 1st, weil ein Auftrag der Recheneinheit an den Speicher nicht freigegeben wurde. Das Signal PHAO wird aufrechterhalten, um den Rechner an einer weiteren Tätigkeit zu hindern, bis der Auftrag an den Speicher freigegeben ist. Das Signal BAU wird in dem NAND-Gatter 464 einer Negation unterworfen, um ein Signal OEAU zu bilden. Das Gatter 460 leitet sein Signal PHA 0 über ein NAND-Gatter 466 weiter, das als Negator dient, um das Signal OPHAO zu bilden. In einem

909844/ 13 8t

NAHD-Gatter,468, das als "Und"-Gatter dient und auf Signale 0X02, XO1 und EAU anspricht, wird ein Signal OPHA1 entwickelt, das einem als lieget or dienenden NAND-Gatter 470 zugeführt wird, weiches das Signal PHA1 bildet. Das Signal PlIA 1 nimmt infolgedessen nicht das "true"-Niveau an, ehe das Speicher-Rückkopplungssignal EAU "true" wird. Ein NAND-Gatter 474, das als "Und"-Gatter dient, spricht auf Signale X02 und 0X01 an, um ein Signal OPHA2 zu bilden, das einem NAND-Gatter 476 zugeführt wird, das als Negator dient und ein Signal· PHA2 bildet. Ein als "Und"-Gatter dienendes NAND-Gatter 478 spricht auf Signale XO1 und X02 an und bildet ein Signal OPHA3, das einem NAND-Gatter 480 zugeführt wird, das als Negator dient und das Signal PHA3 bildet.

Bei der Anordnung naoh Pig. 23 wird ein Signal 0GTXO56 von einem NAND-Gatter 484 gebildet, das als "Und"-Gatter wirkt und auf Signale OECC und XTG anspricht. Ein als Negator dienendes NAND-Gatter 486 spricht auf das Rückkopplungssignal ECC an und bildet das Signal OEOC. Ein NAND-Gatter 488 spricht als "Und"-Gatter auf ein äußeres Funktionscode-Signal CDE17 und ein Computerniveau-Steuersignal LEV04 an, um ein Signal OXT zu bilden und einem NAND-Gatter 490 zuzuführen, das als Negator

90 9 844/138*

BAD Ofl/QfNAL *^/a

dient und daraus das Signal XTC bildet. Das Signal OGTXO56 ist ein zur Steuerung des Rechners dienendes Signal, das den Flip-Flops des PGU-Sequenzregistera 42 (Pig. 1), beispieleweise den Flip-Flops X03 bis X06, sugeführt wird, um dem Rechner einen normalen Arbeitsfortgang Xu erlauben, wenn dieses Signal "true" ist. Wenn das Signal BCC "false" ist, hat die Recheneinheit einte äußeren Funktionsauftrag den Zugang au dem Speicher nicht freigegeben, so daß die Tätigkeit des Rechners angehalten wird, bis das Signal ECC "true" wird. Das Signal JSCC wird "true", wenn dem äußeren Funktionsauftiqg stattgegeben wird und der Rechner kann zum nächsten Operationenschritt übergehen und beispielsweise einen Recheneinheit-Speicher-Zyklus aufrufen. Das Signal XTO, das ebenfalle "true" sein muß, damit das Signal OGTXO56 "false" ist, hängt von dem Signal CDE17 ab, das von dem äußeren Operationscode abgeleitet ist, und von dem Signal LEV04, das einen Wartezustand des Rechners darstellt, wenn dem Speichersystem ein äußerer Speicherzugeführt wird.

Wie aus Fig. 24 ersichtlich, wird ein Steuersignal MYCO1, bei dem es sich um einen von der Recheneinheit gelieferten Speicheraufruf handelt, von einem NAND-Gatter 494 gebildet, das als Negator dient und auf ein Signal OMYCO1

9098U/13 6I

BAD OWGtNAL

anspricht» Ein als "Und"-Gatter dienendes NAND-Gatter 496 bildet das Signal OMYCO1 in Abhängigkeit von Signalen 0LEV04 und PHAO, wenn der Rechner sich in dem richtigen Zustand befindet, um einen Speicherauftrag auszuführen.

Bei der Anordnung naoh Eig. 25 dient ein NAND-Gatter 508 ale "Ünd"-Gatter und spricht auf Signale LBVOO und PHAO an, um ein Signal 0MYC02 einem NAND-Gatter 510 zuzuführen, das als Negator dient und aa.a Signal MYG02 bildet, bei dem es sich um einen Befehl der Recheneinheit handelt, dan Inhalt des Befehlszählers in ein Adressenregister zu übertragen. Das Signal LEVOO iat ein Steuersignal, welches anzeigt, daß der Reohner im richtigen Zustand ist, den Inhalt des Befehlszählers in das Adressenregister zu übertragen. Ein als "Und"-Gatter dienendes NAND-Gatter 514 spricht auf Signale PHAO und OLEVOO an, um ein Signal OMYCQ3 zu bilden. Ein NAND-Gatter 516 wirkt als Negator und bildet aus dem Signal 0NYC03 das Signal MYC03t welches das Steuersignal bildet, um den Inhalt des B-Registers in das Adreesenregister des Speichere zu übertragen. Die Zustandssignale und die Codesignale werden von dem POU-Sequenzregiatex¹ 42 und dem Befehlsregister 40 nach Fig. 1 geliefert und sind von der Art der Steuer- oder Taktsignale, die all«'

909844/1361 *ad OfitatNAL

H9919A

gemein dazu benutzt werden, um zeitlich aufeinanderfolgende Operationen des Rechners zu steuern.

Sie in Fig. 26 dargestellte Gatter-Anordnung, die zur Bildung eines Signales MYC10 dient, das einen AU-Spei cher-Schreibbefehl darstellt, enthält ein Gatter 528, das als Negator wirkt und auf ein·Signal 0CDS27 anspricht , um ein Signal CDS27 zu bilden, das zusammen mit dem Taktsignal LEV02 einem NAND-Gatter 530 zugeführt wird, das als "Und"-Gatter wirkt und ein Signal OSTR bildet. Auf das Signal OSTR spricht ein NANB-Gatter 542 an, das als Negator dient und das Signal GMC101 bildet, das zusammen mit dem Signal PlIAO einem NAND-Gatter 544 zugeführt wird, daa aeinerseits als »Und"-Gatter wirkt und das Signal OMYC10 bildet. Ein ale Negator dienendes NAND-Gatter 546 bildet aus dem Signal OMYC10 das Signal MYO10 zur Steuerung eines Schreibbefehles der Recheneinheit.

Die Anordnung nach Fig. 27 weist eine Gatter-Anordnunj;

auf ^

zur Bildung eines Code-17-oder CDET7-Signalee£ das

einen äußeren Funktionsbefehl darstellt™¹⁰*⁰

NAND-Gatter ^f, clas als "Und"-Gatter eingesetzt ist

und in Abhängigkeit von Signalen CDE19 und CDE97 ein

Signal 0CDE17 einem NAND-Gatter 552 zuführt, daa als

Negator dient und das Signal CDE17 bildet. Das Signal

90984 4/ 136 ♦

BAD OBK»NAL

H99194

CDEI9 kann .von dem ersten zweier Jujbs des Befehlsregisters 40 (Fig. 1) abgeleitet werden, während das Signal CDE97 von den drei letzten gültigen Stellen dieses Befehlsregisters abgeleitet werden kann. Die Kombination bildet dann den Instruktionscode für den Rechner. Zur Bildung des Signales CDEI9 ist ein NAND-Gatter 558 vorgesehen, das als "Und"-Gatter wirkt und in Abhängigkeit von Signalen OCOO und CO1, die von den im C-Register 40 gespeicherten Informationen abgeleitet Bind, ein Signal OCDE19 einem NAND-Gatter 560 zuführt, das als Negator dient und das Signal CDB19 bildet. Ein als "Und"-Gatter dienendes NAND-Gatter 546 spricht auf die Inatruktionscode-Signale C02, C03 lind C04 an, die in dem. Befehlsregister 40 (Pig. 1) gespeichert sind, um ein Signal OCDE97 einem NAND-Gatter 566 zuzuführen, das seinerseits das Signal CDE97 bildet. Infolgedessen wird ein^Instruktionscode 01111 in dem dargestellten Rechner als CDE17 entschlüsselt und stellt eine äußere Instruktion für einen Punktionsbefehl dar.

Wie aus Pig. 28 ersichtlich, wird das Eineehreib-Taktsignal MYC106 der Recheneinheit, das von der Steuereinheit 78 geliefert wird, von einem NAND-Gatter 553 gebildet, das auf ein Signal ΟΜΥΌ106 anspricht. Ein

909844/13 S-I BAD

H99194

NAND-Gatter 555 spricht als "Und"-Gatter auf ein Speicherlesezeit-Phasensignal PHY102, ein Rechensyklussignal E105 und ein Sehreibzykluesignal E103 an, um ein Signal OMTC106 zu bilden. Zur Entwicklung eines Eingabe-Ausgabe-Werk-Einschreibtaktsignales MYC107 ist ein als "Und"-Gatter wirkendes NAND-Gatter 557 vorgesehen, das in Abhängigkeit von einem Speicherphaeensignal PHY101, einem Eingabe-Aus gabe-Zyklussignal E104 und einem Schreibzyklussignal E103 ein Signal OMYC107 bildet, das in einem NAND-Gatter 559 eine Negation erleidet, um das Signal MYC107 au bilden. Die Signale MYC106 und MYC107 werden in der Steuereinheit 78 entwickelt, während Signale MYC206 und MYC207 in der Steuereinheit 80 durch eine gleichartige, nicht dargestellte Gatter-Anordnung gebildet werden.

Im folgenden wird an Hand der Fig. 29 sowie der Fig. 3$ 4, 5, 11 und 12 der Ablauf eines Speicherzyklus in Abhängigkeit von den Flip-Flops E1O2 und IJ101 des Speicherphasenzählers mehr im einzelnen erläutert. Wenn der Ablauf auch im Bezug auf die Speicherbank 10 erläutert wird, versteht es sich, daß die Speicherbank in der gleichen Weise arbeitet. Der Ruhezustand am linde eines Spei eherzyklus, also der Zustand PHYOO, wird gebildet, wenn beide Flip-Flops E1o1 und E102 sich im

9098U/-138*

BAD

"Null"-Zustand befinden. Das Steuersignal für den Flip-Flop E101 ist "true", so daß der Flip-Flop E101 entweder von dem "true" werdenden Speicherzykluaötartsignal BMC, einem "true" werdenden, gewährten Auftrag ■ REQ1 des Eingabe-Ausgabe-Werkes oder ' dem "true" werdenden äußeren Funktionswortjin diesem

in den Zustand "true" getriggert wird. Daher geht der Speicherzähler bei dem nächsten Taktimpul8.eine3 Signales 570 in den ZustandPTIY über und bildet das Signal PHROI · Beim nächsten Taktimpuls wurden das Signal E101 "true" und das Signal ΟΡΗΪ1Ο1 "false", um den Flip-Flop E102 in den Zustand "true" oder "Eins" zu bringen. Da das Eingangesteuersignal des Flip-Flop E101 im Zustand "true" gehalten wird und alle Eingangsinformationssignale "true" sind, wird der Flip-Flop EtO1 in den "Null"-Zustand zur gleichen Taktzeit zurückgesetzt. Infolgedessen ist der Speicherphasenzähler im Zustand ΡΗΥΌ2 und bildet das Signal PKf 102. Im nächsten Haupttakt ist da» Signal 0ΡΗΪ1ϋ2 "false", so daß der Flip-Flop E101 ^n den "Eins"-Zustand gesetzt wird. Auch das Signal $101 ist "falee", so daß »der Flip-Flop E1Ü2 in dem "Ein^*-Zustand gehalten wird. Der Speicherphasenzähler ist infolgedessen im Zustand PHKfcund es wird das auf dem "true"-Niveau liegende Signal ΡΗΪ103 gebildet. Im nächsten

909844/13Sf

Haupttakt werden die Flip-Flops E101 und E102 zurückgestellt, weil das Signal S101 und alle Eingangs-InformationBsignale "true" sind. Infolgedessen befindet sich der Phasenzähler in dem Ruhezustand und es wird dae Signal PHY100 eines VTellenfoxm 578 gebildet und aufrechterhalten, bis ein weiterer freigegebene* Auftrag ' · ^SMC» ^REQ oder XTF einem ausgewählten 3pelcher zugeführt wird.

Wie dae Diagramm naoh Fig. 29 zeigt, können durch cfce Signal 570 dargestellte Taktimpulse beispielsweise alle 0,45 MikroBekunden erzeugt werden* Die Zeltopanne zwischen aufeinanderfolgendm.Taktimpuls»ist durch Signale wie DBME101 und DELNE109 in zehn gleiche Intervalle unterteilt. Diese Signale worden von der Verzögerungsleitung 50 (Fig„ ■?) zu Zeiten gebildet, die in Pig. 29 durch entsprechende vertikale Linien wie 572 und 574 angedeutet sind« Die vier Phasen eines Speicherzyklus für die Speicherbank 10 oder 12 sind PHYOO, PHYO1, PHY02 und PHY03. Das Signal PHY100 mit dem Verlauf 578 wird von den Gattern nach Fig. 12 in Abhängigkeit von den Signalen OE101 und 0E102 gebildet, die "true" sind. Ein SpeicherzykluB-Startsignal SMC mit dem Verlauf 580, das einen zugelasse-

Heohenwerkea
nen Auf trog doe Xdarsteilt, kann nach einer Negation

909844/1361 ,

θ/ r

Η99194

dem Flip-Plop E101 zugeführt werden', um den Zähler in die Phase ΡΗΥΌ1 zu bringen. Die leseschalter der Leee-Sohreib-Sohalteinheiten 94 und 98 und die Rücketelledhalteinheiten 96 und 100 werden in Abhängigkeit von einem Taktsignal mit dem Verlauf 582 während der Phasen PHTO1 und„PH¥02 und in Abhängigkeit von

durohj der Leeezeit-Steuerschaltung 150^geschaltet. Die Adresse mit dem Verlauf 584 wird von dem Adressen- register 18 den Zuhälteinheiten 94» 96, 98 und 100 während der Phase ΡΗΓ01 zugeführt. Das Leeöfcaktfc-Flip-Flop 126 (Fig. 3) bildet einen Lesβtaktimpuls der Form 586 kurz nach dem Öffnen der Lese- und Rückstell-Sehalter, um einen Leeestronmiipuls halber Amplitude im wesentlichen zeitgleich zu dem Impuls der Form 586 durch die Lese-Schreib- und Rückstell-Schalter und durch die Kerne des ausgewählten Wortes in der X- und der Y-Richtung zu senden. Daher werden alle 18 Kerne des gewählten Wortes in den magnetischen "Null"-Zustand geschaltet oder bleiben in diesem Zustand, um an die Leseleitungen einen Impuls abzugeben, die mit denjenigen Kernen verknüpft sind, die den Zustand "Eins" gespeichert hatten. Wählimpulse der Form 587 leiten die gelesenen Signale in das Datenregister 22, wie es da β - .589 zeigt.

909844/1381 BAD «<GtNA

Während der Sohreibphasen ΡΚΪ03 und PHYOO wird ein Blockler-Impuls mit dem Verlauf 588 von einer Blockierzeit-Steuerschaltung 168 (Fig. 4) der Blokkler-Treiberstufe 114 (Fig« 4) zugeführt, wenn in dem Datenregister 22 eine "Null" gespeichert ist. Zum Einschreiben einer "Null" oder zum Blockieren de» Bins ehr eibene einer "Eine" werden im wesentlichen seitlich mit dem Impuls der Form 588 zusammenfallende Blockieretromimpülse auf Blockierleitungen wie die Leitung 91 nach Fig. 4 gegeben, die mit jeder Üt-Stelle des aufgerufenen Wortplatzes gekoppelt sind. Kurz nach der Bildung des Blocklef-Impulses 588 wird ein Sehreib-Sehaltimpuls der Form 599 von der Schreibzeit-Steuerschaltung 164 (Fig. 5) gebildet, um die Schreibe ehalt er in den Einheiten 94,-96» 98 und 100 zu öffnen, die von dem Inhalt des Adressenregisters 18 ausgewählt worden sind. Ein von der Verzögerungsleitung gebildetes Zeitintervall nach der Bildung des Taktimpulses der Form 590 wird ein Scbjreib-Taktsignal der Form 594 von der Sohreibtakt-Bchaltung 126 (Fig. 3) der Schreibstromquelle 110 zugeführt, um einen Stromimpuls im wesentlichen gleichseitig zum Impuls der Form 594 durch die ausgewählten X- und Y-Treiberleitungen hindurchzuleiten, um alle unblockierten Kerne in den Zustand "Eins" zu

9098 44/138!

schalten. Der Ablauf eiries jeden Speicherzyklus erfolgt in gleicher Weise, wenn er durch eines der Signale 0SMG1, 0REQ1 oder OXTF1 ausgelöst worden ist.

Der Aufbau des Instruktionswortes, das bei einem System nach der Erfindung. Verwendung finden kann, ist in 3?ig. 30 durch ein Rechteck 598 veranschaulicht und umfaßt die Bits 0 bis 4» die den Operationscode bilden» der auf das Befehlsregister 40 übertragen wird, die ft.te 5 bis 7/die den das Indexregister auswählenden Seil bilden, und endlich die bits 8 bis 17» welche die Adresse des nächsten in Abhängigkeit von der Instruktion aufzurufenden Operanden.bilden. Wie bekannt, definiert jeder Operations- code einen bestimmten Befehl, und es wird dieser Code in dem G-Register 40 während der Ausführung des Befehles festgehalten, bis das nächste Befehlswort dem Speicher entnommen und ein neuer Instruktionsteil dem C-Register 40 zugeführt wird. So steuert beispielsweise der Code 17 einen äußeren Punktionsablauf, bei dem die Recheneinheit den Speicher veranlaßt, den Inhalt eines Speicherwortes, das von der Adresse des Instruktionswortes spezifiziert worden ist, dem Ein<gabe-Ausgabe-Werk zuzuführen. Die Operanden-Adresse

909844/138» _{BAD 0R|QINAL}. ./.

H99194

kann beispielsweise dadurch gebildetι. werden, daß dft« Y-VeId dem Inhalt eines Index-Regietem der von dem K-FeId gebildet wird, hinzuaddiert wird. Das BLt Yi kann besagen, daß der Inhalt des Befehlszählers 38 dem Y-FeId hinzuzuaddleren ist, um die benötigte Operanden-Adresse zu bilden. Es ist zu bemerken, daß die Prinzipien der Erfindung bei Systemen anwendbar sind, welche die Operanden-Adresse durch andere Anordnungen entwickeln, beispielsweise durch die Verwendung der unveränderten elf 31 ts in dem Adressenteil des aus dem Speicher entnommenen Operanden« Ein Wortrechteck 600 zeigt den Aufbau eines Operanden, der in dem Speicher enthalten und auf Grund der Adresse aufgerufen werden kann, die entweder von der Recheneinheit oder dem Eingabe-Ausgabe-Werk geliefert wird. Dieser Operand kann beispielsweise das ßLt erster Stelle als Zeichen-Bit und die 17 weiteren Sits zur Kennzeichnung der Größe der gespeicherten Zahl verwenden. Die Adresse eines in einer der Bänke enthaltenen Wortes, die dem Adressen-Register 18 entweder von der Recheneinheit oder von dem Singabe-Ausgabe-VTerk zugeführt wird, enthält ₉ wie durch das Rechteck 602 angedeutet, die 13 3its 5 bis 17. Das 3it 4 kann zur Auswahl der Bank benutzt werden, wenn das System zwei Bänke aufweist.

909844/13St

BAD ORIGINAL

Wenn weitere Bänke vorgesehen sind» beispielsweise drei oder vier, können die ft.te 3 und 4 eur Bankauewahl Verwendung finden. Es können auch weitere Bits zur Bankauswahl benutzt werden, wenn es die Anzahl der nach der Erfindung vorwendeten Bänke erfordert.

Bei der weiteren Erläuterung der Funktion des erfir.-dungsgemäßen Systeme 1st zu erwähnen, daß der PCU-Phasenzähler nach Fig. 21 normalerweise in Phase mit den SpeioherphasenBählern EO1 und £02 (Pig. 11) gehalten wird« Der Flip-Flop X01, der das letztstellige Fit darstellt, wird in den Zustand "Eins" gebracht, wenn das Signal 0ΜΪ001 "false¹¹ wird, wie es Fig. 24 zeigt. Das Signal 0MTC01 wird "false¹·, sofern 0IEV04 "true" ist und PHAO zu Beginn des Zyklus ebenfalls "true" ist. Infolgedessen wird im ersten £akt der Flip-Flop XO1 in den Zustand "Eins" gebracht und der Zähler geht vom Zustand 00 in den Zustand 01 über. Ist das Signal EAU "true" und zeigt dadurch an, daß ein Rechenzyklus freigegeben wurde, wird das Signal PHA1 in der in Fig. dargestellten Weise gebildet. Im nächsten "akt sind alle Eingangs^-Informations signale am Flip-Flop X01 "true", so daß dieser Flip-Flop in den Zustand "Null" surttokgestellt wird. Da das Signal PHAO in diesem Takt "false" ist, ist dae Signal 0MYC01 "true", wie es aus

909844/138*

Fig. 24 ersichtlich ist. In diesem Takt wird auch der Flip-Flop X02, an dessen Steuerklemme ein "true"-Signal anliegt» in den Zustand "Eins" gebracht, weil das Signal OPHA1 "true" ist. Infolgedessen befindet sich der Zähler im Zustand 10 und das Signal PHA2 ist auf dem "true¹¹-Niveau. Während dee nächsten Taktes geht der Flip-Flop XOI in den Zustand "Eins" über, weil das Signal 0PHA2 "false" iet, und der Flip-Flop X02 behält •einen Zustand "Sine", weil das Signal XO1 sich auf den "fale·"-Niveau befindet. Daher bildet der Zähler in diesen Takt das Signal EHAJ auf dem "true¹!-Niveau, Im nächsten Takt wird der Flip-Flop XO1 zurückgestellt, -weil alle Eingangs-Informationssignale "true" sind, und der Flip-Flop X02 wird zurückgestellt, weil das Signal 0PH1 "true" ist. Damit ist das Steuersignal X01 "true", um ein "true"-Signal FHAO zu bilden.

Wie aus Fig. 22 ersichtlich, wird das Signal PHAO von dem Gatter 462 gebildet, wenn das Signal EAU "false" ist und die Flip-Flops X02 und X01 in dem 01-Zustand Bind. Ist EAU "falBe", wird das Signal PHA1 nicht gebildet, weil an der Eingangsklemme des Gatters 468 das ^rtfalse^ll-Signal anliegt. Wie im folgenden noch be-Bchrieben wird, wird, dieser von dem Gatter 462 gebildete Zustand dazu b»««ht, it* Rechner in einem

909844/13¹St

»Aß

blockierten Zustand und den Zähler im Zustand 01 zu halten. Beim normalen Zählen iai das Signal PHAO "true", wenn 0X01 und 0X02 am Gatter 450 "true" sind. Es wird dann das Signal PHAO von dem Signal EAU, das "false¹¹ ist, aufrechterhalten, obwohl der PGU-Zähler seinen Zustand in 01 geändert hat und in diesem Zustand gehalten wird» bis ein Reohen-Speicher-Zyklus freigegeben wird. Des Signal PHA1 wird dann "true¹¹, sofern die Signale 0X02, XOI und EAU alle "true" sind. Das Signal PHfc* ist "true·, wenn X02 und 0X01 "true" sind oder der Zähler sich in dem 10-Zustand befindet. Das Signal PHA5 ist "true", wenn die Signale X01 und X02 "true" sind, d.h. wenn die Flip-Flops im Zustand 11 sind.

Der PCTJ-Phasenzähler X01 und X02 und der Speicher-Phasenzähler EO1 und E02 schließen beide einen Speicherzyklus im Zustand 00 ab und bleiben in diesem Zustand, bis entweder von der Recheneinheit oder vondem Eingangs-Aus gangs-Werk ein Auftrag empfangen wird. Wie aus Fig.· 9 ersichtlich, wird ein Freigabeeignal RAQ1 für einenAuttrag *n Jpfnk 10 vom Rechenwerk entweder in Abhängigkeit von einem äußeren Funktions-Auftrag . XIG oder einem Rechen-Aufkr&e ΜΪ001 gebildet, wenn der Speicher sich in der richtigen Phase PHYIOO befindet, um auf den Auftrag su «agieren, .90 9

H99194

und wenn die betreffende Bank aufgerufen wird, wie es beispielsweise bei der Bank 10 durch das Signal ADR04 der Fall ist. Das Signal ΧΪ0, das anzeigt, daß ein äußerer Befehl in den Speicher einläuft, wird •nach Pig. 23 in Abhängigkeit von einem Signal CDB17 gebildet, das den Rechner-Instruktionseode für einen äußeren Funktionsbefehl darstellt, und von dem Signal LEV04, das einen Wartezustand des Rechners darstellt, der durch die Flip-Flops XO 3 bis X06 bestimmt ist.

Ein Freigabe »Signal HBQ1 für einen an die Bank 10 gerichteten Auftrag de« Bingabe-Ausgabe-werkea (FIg, 9) oder ein entsprechendes Signal B3Q2 für die Bank 12 (Flg. 10) wird in Abhängigkeit von einem Auftrags-Anmeldesignal MAH des Eingabe-Ausgabe-tferkes gebildet, wann der Speicher in Bereitschaft steht, was durch das Signal ΡΗΪ100 angezeigt wird, und sich in der richtig angesprochenen Bank befindet, wan beispielsweise bei der Bank 10 durch 0LRMAB04 bestimmt ist. Das Signal MAR kann von dem Eingabe-Ausgabe-Werk oder einer Vorrichtung wie einem Bandlesegerät geliefert werden. Die Gatter-Anordnung nach Fig. 9 ermöglicht eine Vorrangsteuerung, durch die einem äußeren Funktionsbefehl XfG der erste Vorrang gegeben wird, das Signal RAQ1 auf dem "true"-Miveau zu bilden, wenn 0CDE17 dem Gatter zugeführt wird. Die zweite Stelle der Rangfolge erhält

9 09 8-4 4/ 136 t ·Λ

ORIGINAL

1489194

• ■ " . «■ 71 -

dir Auftrag LlAR dee Eingabe-Aufl^be-Jerke·, wann daa Signal OBSni dem Setter 342 zugeführt wird. Si· dritte Stell« erhält dünn «inen Auftrag >1IYCO1 der Bedieneinheit. Auf einen Auftrag UIOOI der Bedieneinheit oder einen externen Funktionen befehl ISO wird durch einen Befehl BAfI der Recheneinheit, eofern Oat Signal JHTI00 "true· let, die Adreeee in das Adressen-Regirter übertragen, wie ee ng· β zeigt· . Weiterhin wird auf ein Signal OSM01, das gemäß Fig. 9 in der auegewählten Bank gebildet wird, der AU-Zyklus-Flip-Flop, beispielsweise E105 (Fig. 12), in den Zustand "Bins" geeetzt, wenn der Speicher im Ruhezustand, „ also in der Bank 10 in Zübtand PHY100 let. Dem Flip-Flop £101 dee Speloherphasenzählers (Fig. 11) wird ebenfalle das Signal OSMC1 zugeführt, so daß der Flip-Flop in den Zustand "Elrvj'* gebracht wird und daa Signal PHYI01 (Fig. 11) bildet. l)ae dem Flip-Flop X01 auf "falee"-Niveau zugeführte Signal 0MYC01 stellt diesen Flip-Flop in den Zustand "Eins" und es wird*das Signal PHA1 gebildet. Wenn von der Recheneinheit ein Speicher-Sinaohreib-Zyklus befohlen wird, wird der Flip-Flop BIO? (Fig. 13) in Abhängigkeit von dem Signal MYC10, das "true" let und in den Gattern nach Fig. 26 gebildet β tin kann, in den Zustand "Eine" gesetzt. Der Speiohtrphaeenzähler und auch der PCU-Phaeenzähler setzen dean ihre Zählung durch diä Phasen 2,3 und 0 fort. In Ab-

909844/136.% ¹W ORKMNAL

H99194

hänglgkeit von dem Signal PHY100 werden die Flip-Flops £105 und £105 in dem letzten Takt Eurückgesteilt, wenn OSMC1 nicht "false" ist, d.h. wenn ein weiterer Befehl des Rechenwerkes nicht freigegeben ist.

Wenn ein Speioher-Binsehreib-Zyklus von der Recheneinheit befohlen und der Flip-Flop £105 in den Zustand "Eina" gesetzt ist, wird von den Gattern wie 121 (Fig. 4) verhindert, daß die während des Leseabsohnittes des Zyklus abgefragte Information auf das Datenregister 22 übertragen wird. Denn ist £105 "true" und in Koinzidenz mit den Signalen HBf 102_; £105 und £105 (Flg. 28), die ebenfalls "true" sind, und die Daten werden beispielsweise von dem B-Register der Recheneinheit auf das Datenregister nach Fig. 20 übertragen. Ist das Signal ΜΪ010 "false", wird ein Speicher-Lesezyklus ausgeführt, da das Flip-Flop E103 nicht gestellt ist und die Daten auf der AU-Sammelleitung zur Zeit ΡΗΪ102 nicht in das Datenregister geleitet werden (Fig. 28). Ein aus dem Speicher ausgelesener "Eins"-Zustand wird in Form der Negation OSAMLOO bis OSAML17 dem Datenregister zugeführt, um die Flip-Flops bei'einer zur Lesezeit abgetastete "Eine" in den Zustand "true" zu setzen.- Während der Schreibphase des Zyklus wird die in dem Datenregieter vorhandene Information in den aufgerufenen Wort-

9098-44/13-61 %

»AD

platz zurückgeschrieben. Wie in Jig. 17 dargestellt, wird der Inhalt des Datenregisters auf die einzelnen Leiter der Sammelleitung der Recheneinheit und in das B-Regiater gegeben,"wenn E105 "true" ist. Wenn beispielsweise D100 und E105 "true" sind, ist auch BASOO »true¹¹, und wenn D100 "false" ist, ist auch BASOO "false". Es iet zu bemerken, daß die Daten auf der AU-Sammelleitung verfügbar sind, sobald sie in das Datenregister eingegeben sind, Wenn von der Recheneinheit ein Sohreibzyklus befohlen worden ist, wird die Information in dem Datenregister ebenso auf die Aü-3ammelleitung gegeben, wird jedoch nicht von der Bedieneinheit gebraucht.

Auf einen externen Funktionsbefehl XTO (Fig. 23) wird das Aufruf-Signal RAQ1 der Recheneinheit für die Bank (oder entsprechend RAQ2 für die Bank 12) durch die Gatter nach den Pig« 9 und 10 gebildet» Der AU-Zyklus«- Plip-Plop E105 wird nicht gestellt, weil dieser Zyklus auf das Eingabe-Ausgabe-Werk zu übertragen ist. Der Eingabe-Ausgabe-Flip-Plop E104 (Fig» H) wird in den Zustand "Eins" gebracht, weil das Signal 0XTP1 "false" ist, welches Signal von den Gattern nach Pig. 9 gebildet wird. Der Plip-Plop EIO1 des Speicher-Phasenzählers wird infolge des Signales 0XTF1 in den Zustand "Eins"

909844/136* BAD OWQtNAL

gesetzt und je nach der durch das Signal ADR04 (Fig. 9 und 10) ausgewählten Speicherbank wird das Signal PHY101 oder PiDf201 gebildet. Die Flip-Flops XO1 und X02 des PGU-Phasenzählers ändern ihren Zustand nicht.

Da die CDB17-und LEV04-Signale "true" sind (Fig. 23), ist das Signal XTC "true", und da ΡΗΠ01 und E104 "true" sind» ist auch das Signal EGC "true", wie es Fig. 16 seigt. Das Signal ECC wird dem Eingabe-Ausgabe-Werk zugeführt, um anzuzeigen, daß ein äußerer Befehl mit einer von der Recheneinheit ausgewählten Adresse von dem Speicher kommt. Die Flip-Flops X01 und X02 ändern ihre Zustände nicht. Wie in Fig. 23 gezeigt, sind XSC und ECC "true", so daß das Signal OGTXO56 "true" ist und der Recheneinheit erlaubt, mit weiteren Operationen fortzufahren. Weiterhin ist das Signal EAU "false", weil es sich nicht um einen Rechenzyklus handelt, da der Flip-Flop E105 oder E2O5 nicht in den Zustand "Eins" gesetzt worden ist. Da EAU "false" ist, ist das Gatter 468 nach Fig. 22 nicht beaufschlagt, weil X01 und X02 ihre Zustände nicht ändern, so daß das Signal OPHAO "true" bleibt. In dem dargestellten System wird das Signal ΜΪ010 nicht gebildet, weil die Daten, auf das Eingabe-Ausgabe-Werk zu über-

909 844/138* ' ·/·

OWGINAL

- 75 ■ -

führen sind. Die Adresse wird infolge des Signales BAQI oder HAQ2 auf das Adressen-Register (Fig. 8) Übertragen. Wenn der Flip-Flop £104 oder £204 in den Zustand ^MEins" gebracht wird, wird ein die Datenübertragung freigebendes Signal DIQ (Fig. 16) dem Eingabe-Auegabe-Werk zugeführt.

Demnach läuft der Spei eher zyklue ab und die Recheneinheit kann andere Operation^nfunaandere Speicherbefehle

erteilen . Wie aus Fig. 23 ersichtlich, ist XTG "true*, bo daß die Recheneinheit den Speicher angerufen hat. Venn SCO wahrend der Periode PHT101 "true" wird, wird

6*8 Signal

der Speiche rauftrag freigegeben und JQgTOJ S 6 ist "true", bei dem es sich um ein Steuersignal handelt, das dem Programm-Steuerwerk und der Recheneinheit gestattet, weitere Schritte oder andere Operationen auszuführen.

Im nächsten Takt, nachdem £104 in den Zustand "Eins" gesetzt worden 1st, wird der Flip-Flop £106 des Eingabe-Ausgabe-Dat en-Schalters (Fig. 14) in den Zustand "true" gesetzt. Demnach wird, wie in Fig. 18 dargestellt, die Information aus dem Datenregister auf die Eingangs-Ausgänge-Leitungen wie BUSOO übertragen. Es ist zu beachten, daß der Flip-Flon E103 für den Einschreibzyklus nicht in den Zustand "Eins" gebracht wird, weil

909844/1361
BAD

1498194

da· Signal KT010 nicht "true" iet, eo daß die abgefragte Information duroh den Ltetrerettricer al· Signal· 08AML100 bie OSAMtI17 auf da· Datenregieter übertragen wird· Xnfolgedeaaen wird der außer· Funktionebefehl auegefUhrt und die Recheneinheit einschließlich dee Frogrejm-Qtouerwerkee aind frei» um andere Operationen auaeuftihran Oder andere Speiohereyklen auflurufen·

Auf mg «··

der in der Rangfolgt in Jeder dtr eimeXntn Speioherbänke die «weite

Stelle einnimet, kann «u Gleicher ^Aeit wie ein Rechen-Auftrag de· «ykluebefehl auftreten. Per/lingabe-Auegabo-ferkee hat

jegea-

rang/ui

tea Torrang/tiber de« Rtohen»tf ehl und beginnt an Bndt dta laufenden Sptiohers/klue, eofem ein solcher Zyklua in der auegevihlten Bank.gerade auegeführt'wird. Wie ▼erstehend dargelegt, hat ein äußerer Punktionebefehl

Auftrag dee den Vorrang eowohl über einen/Singabe-Auegabe-Nerkee ale auoh

Rechenwerkeβ Auftrag XAR dea übtr tintn Auftrag dee/ Ein/Eingabe-Auegabe-Werke· wird VOB de« lingabe-Auegabe-Werk einem Gatter 348 naoh fig. 9 und der au β gewählt en Bank eugefUhrt, die duroh die Bankwtihlndreeat LItKABOΊ boatimmt let, und ee wird ein Bingabe-Auegabe-Befehl REQ1 oder RKQ2 auf dem ^Htrue"-lliTeau gebildet. Ale Folge davon wird der Flip-Flop EIOI (oder E2Ü1) dee äpeloher-Fhaeensählere in den luetand "Kin»^M gebracht und ob wird da· Signal PlIY

909 844/1381

BAD OWQWAL

(oder ΡΗΪ2Ο1) gebildet. Auf dan Signal OHKQ1, das "false" 1st, wird der Eingabe~Ausgabe-Fllp-Flop K104 (Fig. U) in den Zustand ¹¹BInS" gesetzt und auch der Flip-Flop E103 für den Einsohreib-Zyklus wird in den Zustand "Bins" gebracht, wenn dem Gatter 376 nach Fig. 13 von dem Bingabe-Auegabe-Werk ein Schreibbefehl MWR zugeführt wird. Wenn jedoch aus dem Speicher Informationen nur ausgelesen werden sollen, wird der Flip·· Flop £103 nicht gesetzt, weil ein Signal MWR auf dem' "true^M~Iilveau fehlt. Wie in Fig. 8 gezeigt, spricht dao Adreoaen-Iiegiater auf RiS^ 1 und auf diejenigen der Signale LIiMIiO¹J bis LIiMAB 17 auf der Bingabe-Ausgabe-Leitunc an, die "true¹* sind» um einen Adressen-Flip-Flop in den "Bins"-Zustand zu bringen, und auf diejenigen der genannten Signale, die "false" sind, um eint "Null" auf den Flip-Flop des Adresaon-ReciBbero zu Übertragen. Der PCU-PhaiienzähLer mit dnn Flip-Flops X01 und X02 wird während dieses Rinßabe-Auagafoe-ilefeh~ les und Upeicherzykluo nioht beeinflußt.

Während des nächsten i'nktea wird der Flip-Flop E106 nach dem ätellen des Flip-Flop K1D4 in den "Eins"-Zuetand gesetzt, so daß Daten auf die Kingabe-Ausgabeüammelleitungen während der Lesephase des Speioherayklus von der Gatter-Anordnung nach Fig. 18 übertra-

909844/13SI ·/·

-Tawerden können. Die Daten werden unabhängig davon, ob ein Lwn tier Schreiben befohlen 1st, der EIngange-AuegangB-Sammelleitung zugeführt» Wenn ein ΰöhrelb-Zy)clue auseufUhren int, wird der Flip-Flop S103 (Fig. 13) in den Zuetand "ü^ine" geeetat und das Signal MYC107 (Fig. 28) ist "true", wenn den Signal PlCf 101 "true" lot, eo daO die von den Signalen LRMDBOO bis LRMDB17 dargestellten Daten, die in den Speicher einzuschreiben sind, von den Kingange-AuB-gange-Leitungen auf das Datenregleter, also die Flip-Flop» D100 bie D117 (Flg. ?O) der gewählten Bank Übertragen werden. Der Speicherphaeeneähler durchlauft den ZykluB bis das Signal FHIOO, uoforn die Bank 10 ausgewählt wurde, gebildet ν/ΙτΊ.

dem Speicher Wenn/ein Befehl MY001 der Rochen einholt r.u ΊβΓ gleichen

wie ein Eingabe-Auogabo-Bofehl ΜΛΗ ppm^ldet wlr'l, wird in der auf gerufenen itorik oln i'-'^n»! I?AO1 odor RAQ2 nicht gebildet, wenn dft« ülgnnl i-v.fv,o oder YIUVu'* "true" lot, well an den Gatter 342 nnoh Tif;. ') oder dem Gatter 343 nach Fig. 10 das Ui^nni opvyji anliegt

Wenn ein Speicherstyklun gerade abläuft, geht bclepleleweiee daß Signal RSQI oder RAQI nicht auf das Niveau "true", ehe der laufende Upeicherr.ykluß abgeeohloeeen 1st, well dao älgnal ΗΙΪ100 am Gatter 34? anliegt, £0

9098AA/136I '/*

BAD

1411194

UtI tu fctftthttn, 4*1 btle Aufruf twtltr vertohledener Bftakt die balata Bank· umtbhänßlg auf Befehle rtagltrtn, dl· tut vertchitdenen Qutlltn ttaauten, und tin gltlthttl tiger tugtag iu dt· Sptlohtrtyttta ttattfin-4tt. Wtmn «1· btldta Itfthlt btltpltltweitt an der gltltntn Bftak τοΓΠ·β·η, beliBlelewel·· mi dtr τοη takviua-tu «ufg«ruf«iM Bank 10, bXtltt d··

1AQ1 «fftU·· UJ* 4er Π1 B-FlOf 1101 wird nieht «« ·ΛΒβ"-Ι«·%·40 ftvment· »er Flip-Flop Xo 1

ρβΓ ftmf «Um* IMtUt, Jtdooh wird dtr lutUnd i«r FIlHfItH lOt und X01 la Fi₁. 22 «1· fhao *nt-

4t 119 "tott" 1·%· 9m Signal SAU, dat Ute »ttut· VlH, vean dtr Fllp-Fiep I105 In dtn »aint« gettttt wird, well HK)1 "ftlte" wird, nllt 4M 81üMd FUAO au/ "true\ bit dtr Bingmbe-Auoftbt-^yklue abgteohlotetn let, Infolßtdeteen wird dtr Rtohatr daran gehindert, In dtn naohfolgendtn Euttand Ubereugehen, WIt aut dtr Tafel naoh Flg. 51 trelohtllth let, wird dtr Hip-Flop XOI In dtn Zu et and ^NBlnt^H gttttt« und dat w.* jTtsl PHA ü β ο long β gebildet, wit dat Signal EAU "falte" bleibt und der roU-Phattniähler unttttlg oder blooklert iut, während der Kln^abe-Auegabe-Zyklue bew. die Kln^alje-Auigabe-ZyKlen vollendet werden. Ua der FHj-KlOp X01 gettellt wird, bevor dat ttyttta dta Keohnera eine Anaei^e eihält, duO ein AU-

9098447

BAD

Speicherbefehl freigegeben worden ist, wird das Signal EAU benötigt, um den PCU-Phasenzähler zu verriegeln, ble ein AU-Befehl freigegeben wird. Infolgedessen sind der Speieherphaeenzähler und der PCU-Phasenzähler während der drei Schritte dieser Operation nicht in Phase. Oegen Bafle der Abfertigung dee vorrangigen Auftrag«« oder der vorrangigen Auftrugwie beispielsweise eines Eingabe-Auegabe-Befehles, wird das Signal EAU "true"

aus und der AU-Zyklus schreitet von PHA1/fort, wobei die beiden Phasenzähler in Phase gehalten werden« Es ist erneut zu beachten, daß die Signale RAQ1 oder RAQ2 nur dann blockiert werden, wenn ein Befehl von dem Eingabe-AuBgabe-Werk für die gleiche Speicherbank vorliegt. Veiter ist zu beachten, daß wenn ein bevorrechtigter äußerer Auftrag voAegt, das Signal RAQ1 oder RAQ2 gebildet wird, weil es sich dabei um einen Befehl der Recheneinheit zur Übertragung eines Wortes auf daa Eingabe-Ausgabe-Werk handelt. Bei dem dargestellten System können Eingabe-Ausgabe- und äußere Punktione-Befehle oder ein Rechenbefehl und ein Eingabe-Ausgabe-Befehl gleichzeitig vorkommen, jedoch ruft die Recheneinheit nicht gleichzeitig einen Rechenzyklus und einen äußeren Punktionszyklus auf. Die Prinzipien der Erfindung sind jedoch bei einer beliebigen Anzahl von Bänken und einer beliebigen Anzahl von Befehlsquellen anwendbar.

909644/136*

3AD

Die Wirkungsweise dee Speichersystemes bei der Reaktion

Auftrag· der des

auf/Reohentinbilt und/Bingabe-Ausgabe-leries soll nun an Hand des Diagrammes nach Fig. 32 näher erläutert werden. Auf Grund eines AU-Speicherbefehles MYGO1 der Form 600, das «ur Taktzeit 599 auftritt, wird das . Signal EAU mit der Form 604 im nächsten Takt 601 "true". Zu gleicher ^zeit gehen die Plii>-Flops X01 und XO2 in den Zustand 0i über und es wird das Signal PHA1 gebildet, Zur Zeit 599 wird die Adresse den Adresaenleitungen zugeführt, wie es durch das Signal 603 veranschaulicht wird. Zur Zeit 601 wird auch der Speicherzyklus bei einer ausgewählten Adresse begonnen, wie es das Signal. 606 zeigt, das die Adresse in dem Y-Register angibt und über die Zeiten 610, 612 und 614 andauert und zur Zeit 616 endet. Zur Zeit 616 fällt auch das Signal EAU der Form 604 auf das "false"-Niveau ab. Zur Taktzeit 610 werden Daten von den Leitern der AU-Saoraelleitung auf das Datenregister übertragen, wie es durch das Signal' 605 angedeutet wird. Zur Zeit 610 werden Daten von dem Datenregi3ter auf die AU-Sammelleitun£i übertragen, wie es das Signal 607 anzeigt. Zur Taktzeit 612 oder auch schon früher kann ein-Speicherauftrag MAR des Eingaba-Ausgabe-Werkes mit einer Form 620 von der Wählsohaltung empfangen werden, die eine durch das Signal 622 angedeutete Eingabe-Ausgabe-Adresse wie z.B. LRMAB04 aufweiet,

BAD ORIGINAL 909844/1381 ,

_ durch welche die gleiohe Bank 10 ausgewählt wird, die gegenwärtig von der Recheneinheit aufgerufen wird. Da die gewählte Speicherbank auf Grund eines ■Befehles der Recheneinheit in Betrieb 1st, werden das MAR-Signal und der Speioher-Schreibbefehl MWR mit der Wellenform 624 aufrechterhalten, bia der ablaufende Speicherzyklus vollendet ist« Zur Zeit 614 kann ein weiterer Speicherauftrag MIfC01 der

Ibm 600 gemeldet werden, jedoch wird wegen den Vorrangverhaltnieeen in der Wählschaltung zur Zeit 616 auf Grund des MAR-Signales ein Eingabe-Ausgabe-· Zyklus ausgelöst.Während der Taktzeiten 626, 628,

■ 630 und 632 wird ein Bingabe-Ausgabe-Zyklus ausgeführt, während die Recheneinheit wartet, weil das Signal BAQI "false" bleibt. Zur Zeit 616 wird ein eine Datenübertragung freigebendes Signal DTG der form 640 dem Eingabe-Ausgabe-Werk au dessen Steuerung zugeleitet. Da das Signal MWR dei

Pom 621 "true" geworden ist» wird auch ein

Daten-Bestatigungssignal DAK der Porm 642

gebildet und dem Eingabe-Ausgabe-Werk zur Taktzeit 628 zugeführt. Die Daten werden in das Datenregister zur Taktzeit 616 übertragen, wie es durch da« Signall .■-..· 644 veranschaulicht ist. Zur Zeit 632 ist der Eingabe-Ausgabe-Zyklue abgeschlossen und, wie ee das

909844/135* ·/·

BAD OKiGlNAL

149919«

MAB-eignal fler l For» 620 neigt, liegt

kein Befahl für einen weiteren Eingabe-Auagabe-Zyklue Tor. Ea wird daher ein AU-Zyklus auf Grund dee Signalea HX.C04-- der Vorm 600 eingeleitet. Ba kann

dar Befehl für einen Laeezyklua vorliegen, aο daß keine Daten in das Datenregieter übertragen werden. Via durch flae Signal 603 veranschaulicht, wird

eine Adresse den Leitern der AU-Adreasen-Sammelleitung Bur Takteelt 614 zugeführt und aufrechterhalten, bis aie naoh dar Taktβeit 632 auf das Adressen-Register übertragen wird, was durch dag Slcnol 606 varanaohaulicht wird. Dar AU-Zyklua läuft während der Taktaalten 646, 648 und 650 ab und endet im Takt 652. Baten werden flen Leitern der AU-Sammelleitung zur Takteeit 646 übertragen, was durch das Signal veranaohaulicht wird. Ba let bu erwähnen, daß das Speichereyklus-Startsignal SMC der Vorm

su den Zelten 599 und 630 gebildet wird. Das Signal BMJ, das die Gewährung eines AU-Spelcheraufrufee anselgt, wird zur Taktzeit 632 "true" und wird eur Zeit 652 wieder "false". Nach der Vollendung dee AU-Zyklus eur Zelt 652 ist kein Speicheraufirae durch Signale ΗΪ001 oder MAR und auch kein äußerer Punktionebefehl vorhanden. Infolgedessen befindet eich das Speichersystem während der folgenden Taktzeiten 652 und 654 in einem Ruhezustand und es wird von dem PCU-Phaaen-

909844/1361

1491194

- 64 - ■ ■ '

•Ihltr «at Signal WUO gebildet. Kurz aaoh Btglaa «ti fakttt 654 «ir« tin Sptlthtrauftrag MTOO1 ait «tr to» COO gebildet un4 t» wirt «or fit it 656 tia Atf-fyklut angeregt. Sat ltfO*81gaal «tr torn 645 «ir« ie wtttntlithta gltlthstitig tu «ta\ MlCOI-ligaal «tr fora 600 ctbildtt, ua dta 8ptiohtrijkl«t iu ttartta» «a« «at lAQ-Blgaal «tr Worm 604 wir« tor Takttti« 65t ««rut·· Mt fonttkta« %ttoaritbtata Optratioata_f «it dit Btdiaguagta Ttrantohan* lioata« «it ^ti gltlehttltictr fufahruaft tiatt Auftraget •owoal «tr ltehtatiahtit alt auch «tt lingalit-Auagalt-Wtrkts •a «tr gltiohta 8p«iQhtr%aak Torll«g«n· atigta» «al «tr ltthta>tfthl aofrtehttrhalwaa wir«, bit »lit nagafct«AUs- gabt-Btf«hl· «itgtfjlhrt tla«₉ und daB tia Eiagabe-Auigalit- Btfehl auegtftthrt wird, aobald tin laufender Rechenayklut abgetchioeetn lit.

Wenn von der Recheneinheit und dem fiincabe-Ausgabe-Werk Ttrtehledene Bänke engeeproohen werden« wird dae MYCO1- 81gnal der form 600 zur Takteeit 616 ^Nfalee^H _t wie te durch eine gestrichelte Linie 659 angedeutet 1st, und das Signal SMC der Form 64? wird zur Taktzelt 614 "true"» wie ea durch den gestrichelten Impuls 660 angedeutet ist. Wenn aleo

90984A/13S1

SAD

verschiedene Bänke aufgerufen sind, wird der Reehensyklus in der einen Speicherbank ausgeführt, während der Eingabe-Ausgabe-Zyklus in der anderen Speicherbank abläuft, ohne dafi die Recheneinheit warten müßte, bie alle Bingabe-Ausgabe-Zyklen oder andere bevorrechtigte Auftragin anderen Bänken abgefertigt wiren.

An Hand Pig. 33 soll die Wirkungsweise des erfindungsgemäßen Speichersystem*» weiter für den Fall erläutert werden, daß sowohl ein Befehl des Rechenwerkes als auch ein äußerer Funktlonebefehl vorliegt. Zur Zeit 670 mag ein Signal MYC01 der Vorm 672 einen Auftragder Recheneinheit freigeben,der sich über die mit den Taktzeiten 674» 676, 678 und 680 beginnenden Takte erstreckt. Bas Signal EAU ist "true", wie es durch das Signal 682 veranschaulicht wird, ebenso v/ie die Speicheradresse in den Datenregiater, welche die Form 684 hat, die für eine Wortadresse in der. Bank"1O charakteristisch ist. Zur Taktzeit 680 nimmt ein äußeres Funktionssignal XTF der . Form 690 das Niveau "true" an und zur Zeit 688 wird ein Signal ECC der Form 692 gebildet. Das Flip-Flop E101 wird zugleich in den "true"-Zustand gebracht, wie es durch das Signal 696 veranschaulicht wird. Bin äußerer Funktionsbefehl, ein Wort vom Spei-

909844/1381

U99194

- .86 -

ober auf dae Eingabe^Auegabe-Werk zu übertragen, wird während der Takte ausgeführt, die mit den Saktaeiten 688, 700, 702 und 704 beginnen und zur Taktzett 706 enden.· Weiterhin wird zu einer Taktzeit, wie, beispielsweise zur Zeit 700, ein Rechenbefehl ICTCOI gebildet und aufrechterhalten, bis der externe Funktionasyklus vollendet ist, weil die gleich· Bank sowohl von dem äußeren Punktionsbefehl als auch von dem Befehl der Recheneinheit aufgerufen ist. Ss ist zu beachten, daß während der mit den Taktzeiten 702 und 704 beginnenden Zeitspanne der PCU-Phasenzähler den Zustand 01 angenommen hat und das Signal PHAO bildet. *

Wenn die Speicheradresse eine andere Speicherbank auswählt, beispielsweise die Bank 12* wie es durch Sas

Signal 710 angedeutet ist, hat ein weiterer Befehl

aufweist MYOOI 4er Recheneinheit, der die Form 672/zur Takt seit 700 einen Rechenayklus zur Polce, der zugleich mit den Beginn des externen Punktionszyklus in der Bank 10 beginnt. Infolgedessen fällt das Signal MYCOI all, nie es durch das gestrichelte Signal 712 angedeutet ist, und das Signal EAU der Form 712 ist während der Taktperioden, die mit den Taktzeiten 702, 704| 706 und 716 beginnen, "true". Wenn also versohl**

9Q98U/13M ·/«

UNIU

«μ TmrtdMtmen ttoUta mr l«it «iffwnf«ι «Hi«, durehlluft dtr KHT-fM*«M«fal·* die AM« fBAi, HIS₁ IBU «al

f«l MUT f**M4t TOl

««M rafc*i«MM Sfa^tetiflk· eufftnif« 4M ftifMl mtH wUitoa «ta ttktMit«n HM»·* «i· W HfOh I«· MlMl 7» «li«.

Ton i#t «ai·»·» Aif trie· α / «1· ftforderttn 8ρ

/ «1· ftforderttn 8ρ·ΐ-ual·» dt» BftdlnguQc, dft· 4·-

4· BMk tiuff«i«f«a vtrdta kmnn, ν·ηη dl· Torreoht·-

^•iiaenagflB uad dl· !«dlneaae» dft· ·1η lauftndtr 8p«loli«n7klu· TöllMidtt ISt₁ erfüllt sind.

«ard· dftsnftoh «In In Bänke unterteilt·· Spticher-

tti Moh dtr BrflnduBg bttohrittotn, bti dtai athrtrt 8p«lftbtrbMakt ·ο ftn§eordn«t sind« daß ·1· τοη «thrtrtn unftbhangigta Btrtlohtn Sattn empfangen und an dieet Bereiche Daten abgeben können. Jede Bank odtr Jeder Sptlohexmodul arbeitet unabhängig von dem anderen, eo dftfi getrennte Speiohtrbänke zugleich aufgeruftn werden kunntn. Die Bereiche, die einen Zugang zu den Speicherbanken fordern, arbeiten im wesentlichen unabhängig

90984-4/1361 ./.

BAO ORIGINAL

U99194

- 68 -

voneinander und dlt Speioherbänke wählen Bereiohe alt tinea bestimmten Vorrang aus, wobei sie benötigte Büokkopplungssignale bilden. Die Bedieneinheit wird τοη den Speloherbänken überwacht und an einer Vortsetetung Ihrer* Operationen gehindert, wenn bei der gleichen B pe loher bank ein Auftrag fUr einen bevorrechtigten Zugriff sum Speicher vorliegt· Venn die Beoheneinheit einen Speiohersrklue für da· Bingabe-Auegabe-Verk fordert und auoh erhält, wird •le but Ausführung anderer Operationen freigegeben· Venn ein Auftrag einer Speicherten! angeleitet wird, wird «rat •In laufender ßpeioherayklue dieser Bank vollendet, bevor der Auftrag auegeführt wird, und ee wird dieeer Auftrag nur dann auegeführt, wenn er bevorrechtigt let. Dl· Adree-■·η, die für alle Bänke gen eine am sugeftthrt werden, enthalten einen Bankwählteil, auf den die aufgerufene Bank aneprioht. Dae erflndungegemäBe Sjatem ernugllcht es jedes von mehreren Bereionen jede beliebige Bank ansufuxen, ohne dafl Steueranordnungen benötigt werden, die eur Yer-TOllatändlgung Ihrer Operationen Wartβeelten fürdl· a»- deren Bereiche verlangen.Da* erfindungegemäße Speichere/ -■tem ermöglicht demnach eine hohe Arbeitegeschwindigkeit des Reohnere bei einem Minimum an Steuerkreisen·

09844/1361

«AD OWQtNAL

Es versteht eich, daß die Erfindung nicht auf die dargestellten Ausfuhrungsbeispiele beschränkt ist, sondern Abweichungen davon möglich sind, ohne den Rahmen der Erfindung zu verlassen. Solche Abweichungen können sich insbesondere daraus ergeben, daß bei Ausführungsformen der Erfindung nur einzelne der Erfindungsmerkmale für sich oder mehrere in beliebiger Kombination Anwendung finden.

909844/1381 IAD OWQiNAI. _o/.

Claims (5)

Patentansprüche

1) Speichersystem alt mehreren Speicherbänken und mehreren die Speicher aufrufenden Stellen, dadurch gekennzeichnet, daß die Stellen (46, 28, 38) mit den Speicherbänken (10, 12, 13) derart gekoppelt sind, dafl sie ihnen Auftrag· zuleiten, daß «wischen jeder Stelle und den Bänken Adresslereinheiten (18, 20) angeordnet sind und in jeder Bank eine Wähleinheit (70, 72) vorgesehen ist, welche Wähleinheiten auf die Adressiereinheiten und die Aufträge ansprechen und von denen jede eine Vorrang-Steuereinheit (340, 342, 346, 348, 341,

^v 343, 345, 347) enthält, die, wenn mehrere Stellen die gleiche Bank aufrufen, diesen Stellen den Zugriff zu der Bank nach einem bestimmten Vorrangverhältnis ermöglicht und die, wenn mehrere Stellen verschiedene der Bänke aufrufen, diesen Stellen den Zugang zu den Bänken zu gleicher 2eit ermöglicht.

2) System nach Anspruch 1, dadurch gekennzeichnet, daß die Wähleinheiten (70, 72) der Bänke (10, 12) 4t eine Steuereinheit (73, 80) enthalten, die auf

909844/13S1 ^ο/β

BAD

H99194

Befehle verschiedener au der gleicht η Z tit dit glelohe Bank anrufander 8ttlltn anspricht und •In· bestimmte $ieeer Stellen (28, 38) blockiert, «Sfcrend tintr anderen dtr Zugriff au dtr Bank fvelgegeben wird.

3) SyMiB naeh Aeepeuoh 1, dadurch gekennzeichnet, dll^i leak (1Of 1t) in Ipeiohersyklen arbeitet la* 4in ▲dreMan-ftegiettr (18, 20) und tint Steuer- «|aüit$. (TSt «Ο) ortfellt· da· Jede Stelle (46, StV 98) elJl&aie Blake gUlolMm Auft»*t,

... ., eln^ftlle Unkt glelehe Adreeee und eine BanlnAhladreeet bildet, daB jede der Vorrang' Steuereinheiten auf einen Auftrag und eine beetlante Bankwählädreeee anspricht, um die fUr alle Bänke

gleiehe Adreeee dem entsprechenden Adressen-Register auBuführen und der entsprechenden Stelle den Zugriff BU der auegewählten Speicherbank zu ermöglichen, und swar derart, daB jede der Vorrang-Steuereinheiten τοr einem Speiohereyklue auf eine bestimmte der Bankwähladressen und auf die Auftrüge . τοη mehreren Stellen anapricnx, um cuJÄZugrliT bu der gleichen Speioherbank nacheinander nach einem beet immt en Yorrangrerhältnis und su Terschiedenen der Speicherbänke gleiohseitic eu ermöglichen·

909844/1361 ^ _0WQ1NAU ./.

4) Sy·tee naoh Anepruoh 3, dadurch gekennzeichnet, daß jede Speioherbank (10, 12) einen Rttckkopplungskreis (79, 81) und jede der Steueaiinheiten (78, 60) einen 8pei«herphe>sensähler (£101, £102, 1201, 1202) umfaßt, dafl die eine der Stellen τοη einer Recheneinheit (28, 38), die einen Syetee-Phaeeneähler (X01, X02) enthält, und eine ander· der Stellen τοή einem lingabe-Auegabe-Werk (46) gebildet wird, daß die Recheneinheit und da· Eingabe-*ittgsb»*erk jeweile Mittel sur Zuleitung der Aufrufbefehle su den Wahleinheiten (70, 72) der epeioherbtnke und «eitere Mittel ($7, 58) mir Euleituag der Baakwthladreeee und der für alle Sänke gleiches Adreeie jeveil· mir Vorrang-Steuereinheit (340, 342, 346, 348, 341f 343, 345, 347) und euj» Adreeeen-&egiater (18, 20) jeder der Bänke aufweist, dafl jede der Vorrang-Steuereinheiten auf einenAuftr&g . mit dem höchsten Vorrang und auf eine Bankwtthladreeee der entsprechenden Stelle aneprioht und tie gleifth· Adresse des Adressenregister der entsprechenden Bank EUfUhTt₁ und daß das Rechenwerk weitere Mittel umfaßt, die die RUokkopplungskreise Kit den Syetem-Phaeeneähler τerbinden und den 8ystesi-PhBβensähler blockieren, wenn Auftrage des Ungabe-Ausgabe-Verkes und der Recheneinheit

09844/ 1361 ^e/*

8AD

▼or Beginn dee Speloherzyklue an der gleiohen 8ptlcherbank glelehzeitlg vorliegen, und den Systea-Pnaeenzähler freigegeben, wenn der Auftrag des Eln^abe-Ausgfcbe-ferke· τοη der Speicherbank ausgeführt

5) System nach Anspruch, 3, daduroh gekennzeichnet, daß β loh unter den die Speicher aufrufenden Stellen eine Recheneinheit (38, 28) und ein Eingabe-AuBgabe-Yerk (46) befindet und jede Speioherbank ein Datenregiiter (22, 24), einen Flip-Flop (£105) für den Auftrogder Recheneinheit und einen Flip-Flop (£104) fur den Auftrages Eingab e-A us gab e-Verkes.enthält, dad eine Vielzahl erster Leiter (47)» die zur Zuführung von*Daten von den Datenreglstem jeder der Speicherbänke zu der Recheneinheit dienen, und eine Vielzahl zweiter Leiter (43)t die zur Zuführung τοη Baten von den Datenregistern jeder der Speloherbanke zu dem Singabe-Ausgabe-Werk dienen, vorgesehen sind, daß in jeder Speioherbank mehrere erste Gatter (404, 406, 405, 40?) zur Ausführung einer "Und"-Punktion vorhandfn sind und jedes der ersten Gatter Bit ein·* anderen Flip-Flop des Datenregisters der ent-

I09844/13M ^BAD

.94- H99194

■preehenden Bank und. außerdem alt dem auf den Auftrag dee Becherwerk·β anaprechenden flip-flop (B 105) dieser BeAk gekoppelt ist, daJ'weiterhin in jeder Speicher bank mehrere »weit· Satter (414_f 416) «ur AusfUhrmng einer «Und"-funktlon rerfaamden sind und jede» der «weiten Gatter alt einem anderen flip-flop des Datenregiaters der entsprechenden Bank und außerdem mit dem auf den Auftrag des Eingabe-Ausgabe-Werkes ansprechenden fllpflej (1104) dieser Bank gekoppelt 1st, daß außerdem mehreffe 4*1**· fatter (408, 409) vorgesehen sind, ron denen Jedee eine *U4e?"«abaktion jauaführt und je dee swieohen einem anderen der erstem flatter und einem anderen der erstem leiter angnos&uet ist, umd 4*8 endlich mehrere Tierte Gatter (418, 417) Torhanden sind, rom denen jedes .eine "Oder"-funktlon ausführt und jsdee swisohen eine« anderem der «weiten gatter und eines anderen der «weiten leitungen angeordnet ist·

8AD

Leerseite