DE1489245B1 - Verfahren zum Herstellen von Flaechentransistoren aus III-V-Verbindungen - Google Patents

Verfahren zum Herstellen von Flaechentransistoren aus III-V-Verbindungen

Info

Publication number
DE1489245B1
DE1489245B1 DE19641489245 DE1489245A DE1489245B1 DE 1489245 B1 DE1489245 B1 DE 1489245B1 DE 19641489245 DE19641489245 DE 19641489245 DE 1489245 A DE1489245 A DE 1489245A DE 1489245 B1 DE1489245 B1 DE 1489245B1
Authority
DE
Germany
Prior art keywords
layer
insulating material
dopant
semiconductor wafer
parts
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19641489245
Other languages
English (en)
Inventor
Winifred Flatley
Daniel Stolnitz
Becke Hans Werner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
RCA Corp
Original Assignee
RCA Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US281559A external-priority patent/US3255056A/en
Application filed by RCA Corp filed Critical RCA Corp
Publication of DE1489245B1 publication Critical patent/DE1489245B1/de
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291Oxides or nitrides or carbides, e.g. ceramics, glass
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Led Devices (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

1 2
Die Erfindung betrifft ein Verfahren zum Her- f) das Halbleiterplättchen in einer dotierungsstoff-
stellen von Flächentransistoren aus kristallinen Platt- freien, nicht oxydierenden Atmosphäre erhitzt
chen von III-V-Verbindungen mit einer schmalen wird, so daß ein Teil des Dotierungsstoffes aus der
Basiszone von sehr niedriger Leitfähigkeit. Plättchenoberfläche sowohl in die zweite Isolier-
Bekanntlich eignen sich außer den üblichen Halb- 5 Stoffschicht als auch tiefer in das Innere des Halbleiterelementen wie Germanium und Silicium auch leiterplättchens diffundiert wird,
bestimmte kristalline Verbindungen als Halbleitermaterial für die Herstellung von Flächentransistoren. Da verfahrensgemäß der Dotierungsstoff zunächst Hierzu gehören die sogenannten III-V-Verbindungen, nur in die erste Isolierschicht eindiffundiert wird, wie z. B. die Phosphide, Arsenide und Antimonide des io konzentriert er sich weitgehend in dieser Schicht, und Bors, Aluminiums, Galliums und Indiums. Einige zwar in deren oberem Teil. Wenn dann im nächsten dieser Verbindungen, wie z. B. Galliumphosphid, Schritt dieser Dotierungsstoff aus der ersten Isolierhaben einen zu hohen Bandabstand, während bei schicht bzw. durch diese hindurch in das Plättchen einanderen Verbindungen, wie z. B. dem Indiumanti- diffundiert wird, ergibt sich eine sehr geringe Dotiemonid, der Bandabstand zu niedrig ist. Als am besten 15 rungsstoff konzentration im Plättchen. Und zwar nimmt für Halbleiterbauelemente mit gleichrichtender Sperr- die Konzentration vom Oberflächenbereich der Isoschicht geeignete III-V-Verbindungen gelten derzeit lierstoffschicht in Richtung nach dem Inneren des Indiumphosphid und Galliumarsenid. Plättchens progressiv ab. Wenn dann nach dem Ent-
Es ist bei der Herstellung von Siliciumhalbleitern fernen der ersten Isolierstoffschicht und dem Aufbekannt, die Halbleiteroberfläche mit z. B. einer ao bringen der zweiten Isolierstoffschicht der abschlie-Siliciumdioxydschicht teilweise gegen das Eindiffun- ßende Diffusionsvorgang erfolgt und dabei ein Teil dieren von Dotierungsstcff abzudecken, während bei des ohnehin schwach konzentrierten Dotierungsstoffes einer anderen Ausführungsform dieses Verfahrens der vom Oberflächenbereich des Plättchens nach außen Dotierungsstcff, speziell Gallium, vollständig durch in die zweite Isolierstoffschicht rückdiffundiert und die Isolierstcffschicht hindurchdiffundiert. Dieses Ver- 25 andererseits nach innen tiefer ins Plättchen hineindiffunfahren eignet sich aber natürlich nicht für die Her- diert, wird dadurch die Dotierungsstoffkonzentration stellung von Flächentransistoren aus III-V-Verbin- im Plättchen noch weiter verringert. Auf diese Weise düngen mit schmaler Basiszone von sehr niedriger ergibt sich im fertigen Transistor ein sehr schmales Leitfähigkeit. Basisgebiet, so daß ein großer Teil der Ladungsträger,
Weiter ist ein Verfahren zur Herstellung von Halb- 30 die vom Emitter in die Basiszone injiziert werden, eine leiterkörpern, insbesondere aus Silicium, bekannt, bei hinreichend lange Lebensdauer hat, um durch die welchem zunächst die Oberfläche des Halbleiter- Basiszone zu diffundieren und den Basis-Kollektorkörpers mit einer die Eindiffusion des Dampfes eines Übergang zu erreichen. Ferner ergibt sich ein hohes Fremdstoffes verhindernden Oxydschicht beschichtet, Verhältnis des Emitterleitvermögens zum Basisleitanschließend die Oxydschicht teilweise mit einer ätz- 35 vermögen, beispielsweise von ungefähr 20:1 bei Zimbeständigen Maske versehen, die nicht maskierten mertemperatur (ungefähr 20° C), d. h. eine Basiszone Oberflächenteile der Oxydschicht weggeätzt, die Maske sehr niedrigen Leitvermögens. Im allgemeinen ist es entfernt, dann ein die Leitfähigkeit nach Größe oder sehr schwierig, eine kontrolliert niedrige Dotierungs-Typ ändernder Fremdstoff in die vom Oxyd befreiten Stoffkonzentration in Halbleiterkörpern aus III-V-Ver-Oberflächenteile als Dampf eindiffundiert und schließ- 4° bindungen wie Galliumarsenid zu erzeugen. Durch das lieh die restlichen Teile der Oxydschicht entfernt vorliegende Verfahren wird dieses Problem jedoch in werden. Auch dieses Verfahren, bei dem die Oxyd- außerordentlich zufriedenstellender Weise gelöst,
schicht als Maske, die das Eindiffundieren von Fremd- Vorzugsweise bestehen die beiden Isolierstoffstoff in die von ihr abgedeckten Oberflächenteile des schichten aus Siliciumoxyd oder Titanoxyd. Dabei Siliciumkörpers verhindert, dient, eignet sich nicht für 45 kann, wenn das Halbleiterplättchen aus n-leitendem die Herstellung von Flächentransistoren aus III-V- Galliumarsenid oder Indiumphosphid besteht, als Verbindungen mit sehr schmaler Basiszone von hoher Dotierungsstoffquelle Zinkdampf verwendet werden. Leitfähigkeit. Wenn das Halbleiterplättchen aus η-leitendem GaI-
Der Erfindung liegt die Aufgabe zugrunde, Flächen- liumarsenid besteht, können dabei die beiden Isoliertransistoren aus III-V-Verbindungen mit einer sehr 50 stoffschichten aus Siliciumoxyd bestehen und nach schmalen Basiszone von hoher Leitfähigkeit, bei denen dem zweiten Erhitzen die zweite Isolierstoffschicht entein hohes Verhältnis der Emitterleitfähigkeit zur fernt werden. Das zweite Erhitzen erfolgt vorzugsweise Basisleitfähigkeit besteht, herzustellen. in der Weise, daß im Gebiet der Plättchenoberfläche
Erfindungsgemäß wird diese Aufgabe dadurch ge- ein Restüberschuß von Zink über η-leitende Verun-
löst, daß 55 reinigungen von weniger als 5 · 1017 Zinkatomen pro
Kubikzentimeter verbleibt.
a) auf die Oberfläche des Halbleiterplättchens eine In Weiterbildung der Erfindung werden bestimmte erste Isolierstcffschicht aufgebracht wird; Teile der zweiten Isolierstoffschicht entfernt; die rest-
b) in diese Isolierstcffschicht ein den Leitfähigkeits- liehen Teile dieser Schicht mit einer Phctolackschicht typ ändernder Dotierungsstoff eindiffundiert wird; 60 abgedeckt; bestimmte Teile dieser Schicht mit einer
c) das Halbleiterplättchen in einer dotierungsstoff- Maske abgedeckt; die unmaskierten Teile dieser freien, nicht oxydierenden Atmosphäre erhitzt Schicht polymerisiert; die nicht polymerisierten Teile wird, so daß ein Teil des Dotierungsstcffes aus der dieser Schicht sowie die freiliegenden Teile der zweiten ersten Isolierstcffschicht in das Halbleiterplätt- Isolierstoffschicht unter Freilegen eines entsprechenden chen eindiffundiert; 65 Teils der Plättchenoberfläche entfernt; die restlichen
d) die erste Isolierstcffschicht entfernt wird; Teile der Photolackschicht entfernt und in den frei-
e) auf die Oberfläche des Halbleiterplättchens eine liegenden Teil der Plättchenoberfläche ein zweiter den zweite Isolierstcffschicht aufgebracht wird; Leitfähigkeitstyp ändernder Dotierungsstoff eindiffun-
diert. Dabei können die restlichen Teile der zweiten Isolierstoffschicht entfernt, auf die Oberfläche des Halbleiterplättchens eine dritte Isolierstoffschicht aufgebracht, bestimmte Teile dieser Schicht unter Freilegen zweier Bereiche der Plättchenoberfläche entfernt und diese beiden Bereiche elektrisch kontaktiert werden. Vorzugsweise verwendet man dabei als ersten Dotierungsstoff Zink und als zweiten Dotierungsstoff Zinn, wobei ein η-leitendes und ein p-leitendes Gebiet auf der Plättchenoberfläche freigelegt werden können.
In den Zeichnungen zeigen
F i g. 1 bis 14 schematische Querschnittansichten eines Halbleiterplättchens, die die aufeinanderfolgenden Verfahrensschritte bei der Herstellung eines Halbleiterbauelementes nach der Erfindung veranschauliehen, und
F i g. 15 ein Verfahrensschema für bestimmte Verfahrensschritte bei der Herstellung eines Flächentransistors gemäß einer Ausführungsform der Erfindung.
Gemäß einer bevorzugten Ausführungsform des Verfahrens nach der Erfindung wird zunächst ein Halbleiterplättchen oder -scheibchen 10 (F i g. 1) aus einer kristallinen III-V-Halbleiterverbindung mit mindestens einer Hauptfläche 11 hergerichtet. Als Halbleitermaterial verwendet man vorzugsweise Indiumphosphid oder Galliumarsenid. Im vorliegenden Falle besteht das Scheibchen 10 aus monokristallinem Galliumarsenid. Das Scheibchen hat eine Fläche von ungefähr 1,016 mm2 und eine Dicke von ungefähr 0,1778 mm. Die genaue Größe und Form des Scheibchens 10 ist nicht kritisch. Das Halbleiterscheibchen kann entweder vom n-Leitungstyp oder vom p-Leitungstyp oder eigenleitend oder vom Kompensationstyp sein. Im vorliegenden Falle ist das Scheibchen 10 vom n-Leitungstyp.
Nunmehr wird nach einem bekannten Verfahren auf die Hauptfläche 11 des Scheibchens eine Schicht 12 aus einem isolierenden Oxyd, beispielsweise Siliciumoxyd, Titanoxyd od. dgl., aufgebracht. Im vorliegenden Falle besteht die Isolierschicht 12 aus Siliciumoxyd, das in der Weise aufgebracht wird, daß man eine Siloxanverbindung thermisch zersetzt und die dampfförmigen Zersetzungsprodukte der Siloxanverbindung über das Scheibchen leitet. Die Schicht 12 hat zweckmäßigerweise eine Dicke von ungefähr 1000 bis 10 000 Ä.
Anschließend wird (F i g. 2) ein den Leitungstyp in III-V-Verbindungen ändernder Dotierungsstoff nur in die Siliciumoxydschicht 12 eindiffundiert. In F i g. 2 bis 7 sind die Verteilung und die Konzentration des Dotierungsstoffes qualitativ durch die gestrichelten Bereiche 13 angedeutet. In F i g. 9 bis 14 sind um der besseren Übersichtlichkeit willen die Verteilung und die Konzentration des Dotierungsstoffes weggelassen, da sie hier jeweils genauso sind wie in F i g. 7. Im vorliegenden Falle wird als Dotierungsstoff Zink verwendet. Das Scheibchen 10 wird bei ungefähr 725° C in einer nicht oxydierenden Atmosphäre, beispielsweise in Argon, in Gegenwart einer Quelle von Zinkdämpfen genügend lange (ungefähr 4 Minuten haben sich als geeignet erwiesen) erhitzt, um einen Teil des Dotierungsstoffes 13 (im vorliegenden Falle Zink) in die Siliciumoxydschicht 12 einzudiffundieren.
Die Temperatur und Zeitdauer dieses Erhitzungs-Vorganges reichen jedoch nicht aus, um dem Dotierungsstoff vollständig durch die Siliciumoxydschicht 12 in das Scheibchen 10 zu diffundieren. Der Dotierungsstoff 13 bleibt daher im obersten Bereich der ersten Siliciumoxydschicht 12, d. h. in dem nicht unmittelbar an die Scheibchenfläche 12 angrenzenden Bereich konzentriert.
Anschließend wird (F i g. 3) das Scheibchen 10 in einer nichtoxydierenden Atmosphäre, die gänzlich frei von Dotierungsstoff ist, nacherhitzt. Die Zeitdauer und die Temperatur dieses Erhitzungsvorganges wählt man so, daß der in der Siliciumoxydschicht 12 vorhandene Dotierungsstoff vollständig durch die Schicht 12 sowie eine kurze Strecke (nur ungefähr 0,4 Mikrometer) in das Scheibchen 10 diffundiert. Im vorliegenden Falle erhitzt man das Scheibchen 10 ungefähr 4 Stunden lang auf ungefähr 800° C. Dabei wird das zinkdiffundierte Scheibchengebiet 14 in den p-Leitungstyp übergeführt, wobei zwischen dem unmittelbar an die Siliciumoxydschicht 12 angrenzenden Bereich dieses Gebietes 14 und dem η-leitenden Hauptteil des Scheibchens 10 eine gleichrichtende Sperrschicht oder ein pn-Übergang 15 gebildet wird.
Nunmehr wird (F i g. 4) die erste Siliciumoxydschicht 12 entfernt, so daß das Scheibchen 10 wie gezeigt zurückbleibt. Das Entfernen der Siliciumoxydschicht 12 kann zweckmäßigerweise durch Ätzen in konzentrierter Fluorwasserstoffsäure oder einem Fluorwasserstoffsäure enthaltenden Ätzmittel geschehen.
Nunmehr wird (F i g. 5) auf die Fläche 11 des Scheibchens 10 eine zweite Siliciumoxydschicht 22 aufgebracht. Dies kann in der gleichen Weise wie das Aufbringen der ersten Siliciumoxydschicht 12 oder mit Hilfe irgendeines anderen geeigneten Verfahrens geschehen.
Anschließend wird das Scheibchen 10 erneut in einer nicht oxydierenden Atmosphäre erhitzt. Im vorliegenden Falle erhitzt man das Galliumarsenidscheibchen 10 ungefähr 24 Stunden lang bei ungefähr 9000C in Argon. Dabei diffundiert ein Teil des Dotierungsstcffes (im vorliegenden Falle Zink) aus dem Gebiet 14 in die zweite Siliciumoxydschicht 22 (F i g. 6), zugleich diffundiert ein anderer Teil des Dotierungsstoffes noch tiefer in das Scheibchen ein, so daß das p-Gebiet im Scheibchen dicker wird.
Dieser kombinierte Auswärts- und Einwärtsdiffusionsvorgang hat zur Folge, daß die Konzentration des Dotierungsstoffes im p-Gebiet abnimmt und insbesondere die Dotierungsstoffkonzentration an der Oberfläche 11 des Scheibchens 10 sich stark verringert. Der verbleibende Überschuß an Zinkatomen über die η-Verunreinigungen im Bereich der Scheibchenoberfläche verringert sich dadurch auf weniger als 5 · 1017 Zinkatome pro Kubikzentimeter. Das dickere und weniger stark dotierte p-Gebiet des Scheibchens 10 ist in F i g. 6 bei 14' angedeutet. Dieser Verfahrensschritt bewirkt, daß der gebildete pn-Übergang tiefer in das Scheibchen 10 hineingeschoben wird als der ursprüngliche pn-Übergang 15; der neue pn-Übergang ist in F i g. 6 bei 15' angedeutet. Das Gebiet 14' hat im vorliegenden Falle eine Dicke von ungefähr 0,8 Mikrometer.
Anschließend werden bestimmte Bereiche der Siliciumoxydschicht 22 nach irgendeinem geeigneten Verfahren, beispielsweise mit Hilfe der photolithographischen oder Lichtdrucktechnik entfernt. Der übrigbleibende Teil der Schicht 22 wird als Diffüsionsmaske verwendet. Die Siliciumoxydschicht 22 (F i g. 7) wird mit einem Film 23 aus einem Photolackmaterial, beispielsweise einem Bichromatprotein wie Bichromatalbumin, Bichromatacacin od. dgl., überzogen. Auch
5 6
handelsübliche lichtempfindliche Ätzschutzmassen kön- dierenden Atmosphäre, beispielsweise in Wasserstoff,
nen für diesen Zweck verwendet werden. erhitzt, um die restlichen Teile der Schicht 45 an das
Die Photolackschicht 23 wird mit einer geeigneten Scheibchen anzulegieren. Auf diese Weise werden Maske abgedeckt. Die unmaskierten Teile der Photo- (F i g. 13) das n-Gebiet 16 mit einem metallischen Konlackschicht werden belichtet und dadurch polymeri- 5 takt 18 und das p-Gebiet 14' mit einem metallischen siert und gehärtet. Die unbelichteten Teile der Photo- Ringkontakt 19 kontaktiert. Anschließend wird der lackschicht werden mit einem geeigneten organischen Mittelteil der Scheibchenfläche 11 einschließlich der Lösungsmittel wie Xylen od. dgl. entfernt, und der Elektroden 18 und 19 mit einer geeigneten Schutzdadurch freigelegte Teil der Siliciumoxydschicht 22 masse 46 beispielsweise aus Paraffinwachs oder Apiewird weggeätzt. Auf diese Weise entsteht in der io zonwachs abgedeckt. Die andere Hauptfläche des Siliciumoxydschicht 22 ein Loch 24 (F i g. 8), durch Scheibchens 10 wird in ähnlicher Weise mit einer das ein beispielsweise kreisförmiger Bereich der Säureschutzschicht 46 abgedeckt.
Scheibchenfläche 11 freigelegt wird. Anschließend wird das Scheibchen 10 in ein ge-
Anschließend wird (F i g. 9) der restliche Teil der eignetes Ätzmittel eingetaucht, so daß der Ober-Photolackschicht 23 mit Hilfe eines geeigneten Ab- 15 flächenbereich des Scheibchens mit Ausnahme der mit Streifmittels wie Methylenchlorid od. dgl. entfernt und der Schutzmasse 46 abgedeckten Teile weggeätzt wird, das Scheibchen 10 in einer Atmosphäre, die einen den Auf diese Weise entsteht auf dem Scheibchen eine Leitungstyp in III-V-Verbindungen ändernden Dotie- Mesa 20 (F i g. 14). Dann nimmt man das Scheibchen rungsstcff enthält, erhitzt. Im vorliegenden Falle ver- aus dem Ätzmittel heraus und wäscht es und entfernt wendet man als Dotierungsstcff Zinn, das in III-V-Ver- 20 die Schutzmasse 46 mit Hilfe eines geeigneten Lösungsbindungen wie Galliumarsenid den n-Leitungstyp her- mittels. Die restlichen Verfahrensschritte des Anvorruft, bringens von Zuleitungsdrähten an die Kontakte 18
Da Galliumarsenid dazu neigt, beim Erhitzen zu und 19 sowie der Montage auf einem Systemträger
dissoziieren und Arsendämpfe zu entwickeln, erhitzt und der Kapselung der Anordnung erfolgen nach in
man das Scheibchen 10 vorzugsweise in einer At- 25 der Halbleitertechnik bekannten Methoden und wer-
mosphäre, deren Arsendampfdruck bei den angewen- den hier nicht im einzelnen beschrieben. Wenn die An-
deten Temperaturen größer ist als der Druck des durch Ordnung als npn-Transistor betrieben wird, arbeitet
die Dissoziation erzeugten Arsendampfes, wodurch das Gebiet 16 als Emitter, das Gebiet 14' als Basis und
verhindert wird, daß das Scheibchen Arsen verliert. der Rest des Scheibchens 10 als Kollektor.
Im vorliegenden Falle wird das Scheibchen un- 30 Bei den erfindungsgemäß hergestellten Halbleitergefähr 10 bis 60 Minuten lang auf ungefähr 950° C in bauelementen beträgt die effektive Konzentration der einer Atmosphäre erhitzt, die eine so große Menge an Zinnatome (Donatoratome) im Emittergebiet un-Arsendämpfen enthält, daß der Partialdruck des gefähr 1 · 1019 Zinnatome pro Kubikzentimeter, wäh-Arsens ungefähr 0,5 Atmosphären beträgt. rend die Konzentration der Zinkatome (Akzeptor-Ais Folge dieses Diffusionsschrittes diffundiert eine 35 atome) an der Oberfläche des Basisgebietes weniger als ausreichende Menge an Zinn in den freiliegenden Teil 5 · 1017 Zinkatome pro Kubikzentimeter beträgt. Auf der Scheibchenfläche 11, um ein Scheibchengebiet 16 diese Weise wird ein günstiges Verhältnis der Emittervom η-Typ zu bilden. Das Scheibchengebiet 16 hat im leitfähigkeit zur Basisleitfähigkeit erhalten, was einen vorliegenden Falle eine Dicke von ungefähr 0,4 Mikro- guten Wirkungsgrad der Ladungsträgerinjektion ermeter und ist vollständig vom zinkdiffundierten p-Ge- 40 gibt. Ferner ist bei den erfindungsgemäß hergestellten biet 14' umgeben. An der Grenzfläche zwischen dem Halbleiterbauelementen die Dicke des p-Basisgebietes n-Gebiet 16 und dem p-Gebiet 14' entsteht eine gleich- 14' nicht nur viel kleiner, als es bisher möglich war, richtende Sperrschicht oder ein pn-Ubergang 17. nämlich nur ungefähr 0,4 Mikrometer zwischen dem
Die restlichen Teile der Siliciumoxydschicht 22 Emitter- und dem Kollektorgebiet, sondern auch sehr werden nunmehr durch Läppen oder Schleifen oder 45 gleichmäßig und reproduzierbar, so daß das Verfahren mit Hilfe eines geeigneten Ätzmittels wie konzen- sich für die Massenfertigung eignet,
trierter Fluorwasserstoffsäure entfernt, so daß das Gemäß dem obigen Ausführungsbeispiel herge-Scheibchen 10 mit zwei gleichrichtenden Sperrschich- stellte Galliumarsenidtransistoren zeigten im Betrieb ten 15' und 17, wie in Fig. 10 gezeigt, zurückbleibt. Leistungsverstärkungen von ungefähr 12Dezibel bei Nunmehr wird auf die Scheibchenfläche 11 eine dritte 50 einer Frequenz von 50 Megahertz. Außerdem stellte Siliciumoxydschicht 32 aufgebracht (F i g. 11). Mit sich unerwarteterweise heraus, daß die elektrischen Hilfe der obengenannten Lichtdrucktechnik werden Eigenschaften der erfindungsgemäß hergestellten Tran-Teile der Siliciumoxydschicht 32 entfernt, so daß eine sistoren über den Temperaturbereich von 4° K, der vollständig innerhalb des zinndiffundierten η-Gebietes Temperatur des flüssigen Heliums, bis 5700K über-16 liegende Mittelcffnung 44 sowie eine umgebende, 55 raschend stabil bleiben.
vollständig innerhalb des zinkdiffundierten p-Gebietes Das vorstehend beschriebene bevorzugte Ausfüh-
14' liegende Ringoffnung 43 entstehen. rungsbeispiel der Erfindung ist nicht im einschränken-
Nunmehr wird (F i g. 12) nach irgendeinem geeig- den Sinne aufzufassen. Für das Scheibchen oder
neten Verfahren, beispielsweise durch Aufdampfen, Plättchen kann man beispielsweise auch andere
ein metallischer Film 45 auf die Siliciumoxydschicht 32 60 kristalline Halbleitermaterialien aus III-V-Verbin-
sowie auf die freiliegenden Teile der Scheibchen- düngen verwenden. Ebenso kann man andere Dotie-
fläche 11 innerhalb der Öffnungen 43 und 44 auf- rungsstoffe für III-V-Verbindungen, beispielsweise
gebracht. Die Metallschicht 45 kann beispielsweise aus Cadmium, Selen, Tellur od. dgl., verwenden.
Silber, Chrom, Gold od. dgl. bestehen. Die nicht auf Während gemäß dem vorstehenden Ausführungs-
der.Scheibchenfläche 11 aufliegenden Teile der Metall- 65 beispiel ein Transistor vom npn-Typ hergestellt wurde,
schicht 45 werden anschließend nach dem üblichen kann man unter Anwendung bekannter Akzeptoren
Abdeck- und Ätzverfahren entfernt. und Donatoren den Leitungstyp der verschiedenen
Sodann wird das Scheibchen 10 in einer nicht oxy- Gebiete auch umkehren, so daß entsprechende
pnp-Transistoren erhalten werden. Auch die Formgebung des Emitterkontaktes und des Basiskontaktes kann gewünschtenfalls geändert werden, beispielsweise indem man den Emitterkontakt und den Basiskontakt in Form zweier dicht beabstandeter Rechtecke oder mit ungerelmäßiger Umrißform ausbildet, so daß die Umfangslänge der Kontakte ohne Vergrößerung ihrer Gesamtfläche vergrößert wird.

Claims (9)

Patentansprüche:
1. Verfahren zum Herstellen von Flächentransistoren aus kristallinen Plättchen von III-V-Verbindungen mit einer schmalen Basiszone von sehr niedriger Leitfähigkeit, dadurch gekennzeichnet, daß
a) auf die Oberfläche des Halbleiterplättchens eine erste Isolierstoffschicht aufgebracht wird;
b) in diese Isolierstoffschicht ein den Leitfähigkeitstyp ändernder Dotierungsstoff eindiffundiert wird;
c) das Halbleiterplättchen in einer dotierungsstofffreien, nicht oxydierenden Atmosphäre erhitzt wird, so daß ein Teil des Dotierungs- a5 stoffes aus der ersten Isolierstoffschicht in das Halbleiterplättchen eindiffundiert;
d) die erste Isolierstoffschicht entfernt wird;
e) auf die Oberfläche des Halbleiterplättchens eine zweite Isolierstoffschicht aufgebracht wird;
f) das Halbleiterplättchen in einer dotierungsstofffreien, nicht oxydierenden Atmosphäre erhitzt wird, so daß ein Teil des Dotierungsstoffes aus der Plättchenoberfläche sowohl in die zweite Isolierstoffschicht als auch tiefer in das Innere des Halbleiterplättchens diffundiert wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die beiden Isolierstoffschichten aus Siliciumoxyd oder Titanoxyd bestehen.
3. Verfahren nach Anspruch 2, bei dem das Halbleiterplättchen aus η-leitendem Galliumarsenid oder Indiumphosphid besteht, dadurch gekennzeichnet, daß als Dotierungsstoffquelle Zinkdämpfe verwendet werden.
4. Verfahren nach Anspruch 3, bei dem das Halbleiterplättchen aus η-leitendem Galliumarsenid besteht, dadurch gekennzeichnet, daß die beiden fsolierstoffschichten aus Siliciumoxyd bestehen und daß nach dem zweiten Erhitzen die zweite Isolierstoffschicht entfernt wird.
5. Verfahren nach Anspruch 3 oder 4, dadurch gekennzeichnet, daß das zweite Erhitzen in der Weise erfolgt, daß im Gebiet der Plättchenoberfläche ein Restüberschuß von Zink über n-leitende Verunreinigungen von weniger als 5 · 1017 Zinkatomen pro Kubikzentimeter verbleibt.
6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß bestimmte Teile der zweiten Isolierstoffschicht entfernt werden; die restlichen Teile dieser Schicht mit einer Photolackschicht abgedeckt werden; bestimmte Teile dieser Schicht mit einer Maske abgedeckt werden; die unmaskierten Teile dieser Schicht polymerisiert werden; die nicht polymerisierten Teile dieser Schicht sowie die freiliegenden Teile der zweiten Isolierstoffschicht unter Freilegen eines entsprechenden Teils der Plättchenoberfläche entfernt werden; die restlichen Teile der Photolackschicht entfernt werden und in den freiliegenden Teil der Plättchenoberfläche ein zweiter den Leitfähigkeitstyp ändernder Dotierungsstoff eindiffundiert wird.
7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß die restlichen Teile der zweiten Isolierstoffschicht entfernt werden; daß auf die Oberfläche des Halbleiterplättchens eine dritte Isolierstoffschicht aufgebracht wird; daß bestimmte Teile dieser Schicht unter Freilegen zweier Bereiche der Plättchenoberfläche entfernt werden und daß diese beiden Bereiche elektrisch kontaktiert werden.
8. Verfahren nach Anspruch 6 oder 7, dadurch gekennzeichnet, daß als erster Dotierungsstoff Zink und als zweiter Dotierungsstoff Zinn verwendet werden.
9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß ein η-leitendes und ein p-leitendes Gebiet auf der Plättchenoberfläche freigelegt werden.
Hierzu 1 Blatt Zeichnungen COPY
009 540/269
DE19641489245 1963-05-20 1964-05-13 Verfahren zum Herstellen von Flaechentransistoren aus III-V-Verbindungen Pending DE1489245B1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US281559A US3255056A (en) 1963-05-20 1963-05-20 Method of forming semiconductor junction
US542573A US3321682A (en) 1963-05-20 1966-04-14 Group iii-v compound transistor

Publications (1)

Publication Number Publication Date
DE1489245B1 true DE1489245B1 (de) 1970-10-01

Family

ID=26960946

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19641489245 Pending DE1489245B1 (de) 1963-05-20 1964-05-13 Verfahren zum Herstellen von Flaechentransistoren aus III-V-Verbindungen

Country Status (6)

Country Link
US (1) US3321682A (de)
JP (1) JPS4841066B1 (de)
BE (1) BE648179A (de)
DE (1) DE1489245B1 (de)
GB (1) GB1066088A (de)
NL (1) NL6405525A (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4611388A (en) * 1983-04-14 1986-09-16 Allied Corporation Method of forming an indium phosphide-boron phosphide heterojunction bipolar transistor
US4529996A (en) * 1983-04-14 1985-07-16 Allied Coporation Indium phosphide-boron phosphide heterojunction bipolar transistor

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1080697B (de) * 1957-08-07 1960-04-28 Western Electric Co Verfahren zur Herstellung von Halbleiterkoerpern einer Halbleiteranordnung

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL247746A (de) * 1959-01-27
US3060327A (en) * 1959-07-02 1962-10-23 Bell Telephone Labor Inc Transistor having emitter reversebiased beyond breakdown and collector forward-biased for majority carrier operation

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1080697B (de) * 1957-08-07 1960-04-28 Western Electric Co Verfahren zur Herstellung von Halbleiterkoerpern einer Halbleiteranordnung

Also Published As

Publication number Publication date
US3321682A (en) 1967-05-23
BE648179A (de) 1964-09-16
NL6405525A (de) 1964-11-23
JPS4841066B1 (de) 1973-12-04
GB1066088A (en) 1967-04-19

Similar Documents

Publication Publication Date Title
DE1056747C2 (de) Verfahren zur Herstellung von mehreren p-n-UEbergaengen in Halbleiterkoerpern fuer Transistoren durch Diffusion
DE4231310C1 (de) Verfahren zur Herstellung eines Bauelementes mit porösem Silizium
DE2133978B2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE1086512B (de) Verfahren zum Herstellen eines gleichrichtenden UEberganges in einem Siliziumkoerper
DE2711562A1 (de) Halbleiteranordnung und deren herstellung
DE1292256B (de) Drift-Transistor und Diffusionsverfahren zu seiner Herstellung
DE2056220A1 (de) Verfahren zur Herstellung einer elektn sehen Anordnung, und Anordnung hergestellt nach dem Verfahren
DE2917455A1 (de) Verfahren zur vollstaendigen ausheilung von gitterdefekten in durch ionenimplantation von phosphor erzeugten n-leitenden zonen einer siliciumhalbleitervorrichtung und zugehoerige siliciumhalbleitervorrichtung
DE1073632B (de) Drift-Transistor mit einer Zonenfolge P-N-P bzw. N-P-N und Verfahren zu seiner Herstellung
DE2031333C3 (de) Verfahren zum Herstellen eines Halbleiterbauelementes
EP0005185B1 (de) Verfahren zum gleichzeitigen Herstellen von Schottky-Sperrschichtdioden und ohmschen Kontakten nach dotierten Halbleiterzonen
DE2019655C2 (de) Verfahren zur Eindiffundierung eines den Leitungstyp verändernden Aktivators in einen Oberflächenbereich eines Halbleiterkörpers
DE2517690B2 (de) Verfahren zum Herstellen eines Halbleiterbauelements
DE2718449C2 (de)
EP0020998A1 (de) Verfahren zum Herstellen eines bipolaren Transistors mit ionenimplantierter Emitterzone
DE1489240B1 (de) Verfahren zum Herstellen von Halbleiterbauelementen
DE1564423C3 (de) Verfahren zum Herstellen eines doppelt diffundierten Transistors sowie nach diesem Verfahren hergestellter Transistor
DE1930423B2 (de) Verfahren zur Herstellung eines Halbleiterbauelementes
DE1489245B1 (de) Verfahren zum Herstellen von Flaechentransistoren aus III-V-Verbindungen
EP0003330A1 (de) Verfahren zum Herstellen von hochintegrierten Halbleiteranordnungen mit aneinandergrenzenden, hochdotierten Halbleiterzonen entgegengesetzten Leitungstyps
DE1816082B2 (de)
DE1564170B2 (de) Halbleiterbauelement hoher schaltgeschwindigkeit und ver fahren zu seiner herstellung
DE1644025A1 (de) Halbleiter-Anordnung mit diffundierten Zonenuebergaengen
DE10125368A1 (de) Bauelement mit differentiellem negativem Widerstand und Verfahren zu dessen Herstellung
DE2021460A1 (de) Verfahren zur Herstellung von Halbleiteranordnungen