DE1474037C3 - Paritätsprüfverfahren und -prüfeinrichtung für datenverarbeitende Maschinen - Google Patents

Paritätsprüfverfahren und -prüfeinrichtung für datenverarbeitende Maschinen

Info

Publication number
DE1474037C3
DE1474037C3 DE1474037A DE1474037A DE1474037C3 DE 1474037 C3 DE1474037 C3 DE 1474037C3 DE 1474037 A DE1474037 A DE 1474037A DE 1474037 A DE1474037 A DE 1474037A DE 1474037 C3 DE1474037 C3 DE 1474037C3
Authority
DE
Germany
Prior art keywords
bits
group
bit
parity
sum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE1474037A
Other languages
German (de)
English (en)
Other versions
DE1474037A1 (de
DE1474037B2 (de
Inventor
Richard Brewster Wappingers Falls Godfrey
Stanley Herbert Poughkeepsie Pitkowsky
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE1474037A1 publication Critical patent/DE1474037A1/de
Publication of DE1474037B2 publication Critical patent/DE1474037B2/de
Application granted granted Critical
Publication of DE1474037C3 publication Critical patent/DE1474037C3/de
Expired legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/50—Adding; Subtracting

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computational Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Analysis (AREA)
  • Pure & Applied Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Computing Systems (AREA)
  • Mathematical Optimization (AREA)
  • Detection And Correction Of Errors (AREA)
  • Error Detection And Correction (AREA)
DE1474037A 1963-06-25 1964-02-14 Paritätsprüfverfahren und -prüfeinrichtung für datenverarbeitende Maschinen Expired DE1474037C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US290486A US3342983A (en) 1963-06-25 1963-06-25 Parity checking and parity generating means for binary adders

Publications (3)

Publication Number Publication Date
DE1474037A1 DE1474037A1 (de) 1969-01-23
DE1474037B2 DE1474037B2 (de) 1973-08-30
DE1474037C3 true DE1474037C3 (de) 1974-04-11

Family

ID=23116221

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1474037A Expired DE1474037C3 (de) 1963-06-25 1964-02-14 Paritätsprüfverfahren und -prüfeinrichtung für datenverarbeitende Maschinen

Country Status (6)

Country Link
US (1) US3342983A (enExample)
BE (1) BE649675A (enExample)
CH (1) CH432066A (enExample)
DE (1) DE1474037C3 (enExample)
NL (1) NL142799B (enExample)
SE (1) SE319031B (enExample)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1081665A (en) * 1965-04-05 1967-08-31 Ibm Data processing device
US3531631A (en) * 1967-01-11 1970-09-29 Ibm Parity checking system
US3476923A (en) * 1967-01-13 1969-11-04 Ibm High speed multi-input adder
US3555255A (en) * 1968-08-09 1971-01-12 Bell Telephone Labor Inc Error detection arrangement for data processing register
FR2056229A5 (enExample) * 1969-07-31 1971-05-14 Ibm
US3659089A (en) * 1970-12-23 1972-04-25 Ibm Error detecting and correcting system and method
US3699323A (en) * 1970-12-23 1972-10-17 Ibm Error detecting and correcting system and method
US3925647A (en) * 1974-09-30 1975-12-09 Honeywell Inf Systems Parity predicting and checking logic for carry look-ahead binary adder
US3986015A (en) * 1975-06-23 1976-10-12 International Business Machines Corporation Arithmetic unit for use in a digital data processor and having an improved system for parity check bit generation and error detection
JPS5283046A (en) * 1975-12-30 1977-07-11 Fujitsu Ltd Check system of error detection circuit
US4304002A (en) * 1978-11-23 1981-12-01 International Computers Limited Data processing system with error checking
US4234955A (en) * 1979-01-26 1980-11-18 International Business Machines Corporation Parity for computer system having an array of external registers
US4879675A (en) * 1988-02-17 1989-11-07 International Business Machines Corporation Parity generator circuit and method
DE10084213B4 (de) * 1999-12-29 2006-03-23 Systemonic Ag Anordnung und Verfahren zur Steuerung des Datenflusses

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3078039A (en) * 1960-06-27 1963-02-19 Ibm Error checking system for a parallel adder
US3196260A (en) * 1961-05-03 1965-07-20 Ibm Adder
US3145293A (en) * 1961-06-05 1964-08-18 Ibm Bi-directional binary counter
US3222652A (en) * 1961-08-07 1965-12-07 Ibm Special-function data processing
US3196259A (en) * 1962-05-09 1965-07-20 Sperry Rand Corp Parity checking system

Also Published As

Publication number Publication date
SE319031B (enExample) 1969-12-22
NL6406850A (enExample) 1964-12-28
DE1474037A1 (de) 1969-01-23
BE649675A (enExample) 1964-10-16
CH432066A (de) 1967-03-15
US3342983A (en) 1967-09-19
NL142799B (nl) 1974-07-15
DE1474037B2 (de) 1973-08-30

Similar Documents

Publication Publication Date Title
DE2060643C3 (de) Schaltungsanordnung zur Korrektur von Einzelfehlern
DE2916710C2 (enExample)
DE3125048C2 (enExample)
DE69114881T2 (de) Analysevorrichtung zur Rettung von Halbleiterspeicherfehlern.
DE1237363B (de) Arithmetisch-Logische-Einheit
DE2712224A1 (de) Datenverarbeitungsanlage
EP0400179B1 (de) Verfahren und Vorrichtung zum internen Paralleltest von Halbleiterspeichern
DE1474037B2 (de) Paritaetspruefverfahren und -pruefeinrichtung fuer datenverarbeitende maschinen
DE2361512C2 (de) Schaltungsanordnung zur Prüfung eines Additionsresultates
DE69317766T2 (de) Fehlerkorrekturgerät für digitale Daten zur Korrektur von Einfachfehlern (sec), von Doppelfehlern (ded) und Vielfacheinzelbytefehlern (sbd) und zur Korrektur von Einzelbytefehlern ungerader Anzahl (odd sbc)
DE2144685A1 (de) Fehlerkorrektursystem für ein digitales Rechenwerk mit zugeordneten Quellenregistern
DE102006005817B4 (de) Fehlererkennungsvorrichtung für einen Adressdecoder und Vorrichtung zur Fehlererkennung für einen Adressdecoder
EP0257362A1 (de) Addierer
DE2302061A1 (de) Assoziativspeicher
DE1187403B (de) Verfahren und Einrichtung zur logischen Verknuepfung zweier Operanden
DE3750756T2 (de) Ausführung von Fehlererkennung unter Verwendung eines ungebrauchten Modulo-m-Kodes.
EP0031025B1 (de) Fehlererkennungs- und -korrektureinrichtung für eine logische Anordnung
DE3853708T2 (de) Gerät zur Korrektur von einfachen Bitfehlern und zur Erkennung von doppelten Bitfehlern bei Datenübertragung.
WO2001022225A1 (de) Verfahren und schaltungsanordnung zum speichern von datenworten in einem ram modul
DE1937259A1 (de) Selbstpruefende Fehlererkennungsschaltung
DE69637427T2 (de) Verfahren und Gerät zur Erkennung doppelter Eintragungen in einer Nachschlagtabelle
DE2500201C2 (de) Programmgesteuerte Anordnung zur Durchführung von Operationen an den Zeichen einer Zeichenfolge
DE69907622T2 (de) Verfahren zur Fehlerkorrektur in einem in einer Mehrpegelspeicherzelle gespeicherten Binärwort, mit einer Minimumanzahl von Korrekturbits
DE1281193B (de) Schaltungsanordnung zur Erzeugung eines Pruefbits
DE3443272A1 (de) Verfahren und anordnung zur fehlererkennung in datenverarbeitungsanlagen

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
E77 Valid patent as to the heymanns-index 1977