DE1474037B2 - Paritaetspruefverfahren und -pruefeinrichtung fuer datenverarbeitende maschinen - Google Patents

Description

3 4

gebildete Endsumme ein Richtigkeitssignal zu er- die USA.-Patentschrift 3 078 039 zu verweisen. Der¹ zeugen, wobei die Erzeugung eines Wortunrichtigkeits- artige Anordnungen (vgl. F i g. 1) umfassen als Addiersignals im Falle einer zyklischen Verschiebung der mittel Halbaddierstufen 11, ferner Anordnungen 14 Operandengruppen unterdrückt wird. ^: und 15 zum Voraussehen eines in einer Bitstelle bzw; ' Diese Aufgabe wird bei einem Verfahren der ein- 5 einer Bitgruppe auftretenden Übertrags und eine Stufe gangs genannten Art dadurch gelöst, daß zur Verar- 12 zur Bildung der vollen Summe und ein Resültatbeitung von Operanden, die je aus einer Mehrzahl register 13; es sind ferner vorgesehen eine Prüf stufe 17 mehrstelliger Informationsbitgruppen mit jeder Gruppe zur Prüfung der Überträge, ein Generator 19 zur BiI-zugeordneten Paritätsbits bestehende Wörter sind, die dung eines Paritätsbits für das Endresultat und eine von dem ersten Halbaddierer gelieferten Halbsummen- io Exklusiv-ODER-Stufe 110. Zusätzlich dazu finden eine informationsbits in einer Halbsummenprüfstufe grup- Halbsummenprüfstufe 16 und eine Stufe 18 zur Vorpenweise mit den Gruppenparitätsbits der beiden Ope- ausbestimmung der Gruppenparitätsbits Anwendung. Tanden verglichen werden und diese Prüfstufe für die ί In den F i g. 2 a bis 2 c sind die bei einer Anordnung Bitgruppen maßgebliche Gruppenrichtigkeitssignale gemäß Fig. 1 zur Verarbeitung gelangenden Wort-Tind ein für das Halbsummenwort maßgebliches Wort- 15 formen dargestellt. Beispielsweise soll angenommen richtigkeitssignal erzeugt und daß für das in dem zwei- werden, daß jedes Wort aus 25 Binärstellen besteht, ten Halbaddierer gebildete Vollsummenwort in einer die in Gruppen von je 5 Bits unterteilt sind. Dabei be-Paritätsbiterzeugerstufe Gruppenparitätsbits erzeugt deutet das eine Bit einer jeden 5 Bits umfassenden •werden und diese Gruppenparitätsbits mit den in einer <Jruppe das Gruppenparitätsbit für die 4 übrigen Bits Cruppenparitätsbit-Vorausbestimmungsschaltung für 20 der Gruppe.

das Vollsummenwort gebildeten Grupperiparitätsbits Es soll des Beispieles halber angenommen werden, ■ "verglichen werden und daß bei einer mit zyklischer daß die Paritätsbits so gewählt sind, daß sich die j Operandenverschiebung ohne Verschiebung der Grup- Summe der 1-Bits in jeder Gruppe ungerade ergibt, penparitätsbits und daher fehlender Übereinstimmung In Fig. 2 a umfaßt das Operandenwort ACEG die der Gruppenparitätsbits mit den Operandenbitgruppen 25 vier Gruppen A, C, E und G. Jede Gruppe umfaßt "verbundenen Paritätsprüfung Wortgruppenunrichtig- 5 Bits, von denen die 4 den Zwecken der Information keitssignale der Halbsummenprüfstufe unterdrückt dienenden Bits von 1 bis 4 beziffert sind und das auf- : werden. tretenden Gruppenparitätsbit durch den Buchstaben P Der durch die Erfindung erreichte technische Fort- bezeichnet ist. In ähnlicher Weise umfaßt die Gruppe C j schritt liegt darin, daß bei beschränktem apparate- 30 die folgenden 5 Bits: CA, C3, Cl, Cl und CP. F i g. 2b mäßigem Aufwand eine Fehleranzeige erreicht wird, stellt ein zweites Operandenwort BDFH dar, welches j "wenn sich üblicherweise nicht äußernde einander korn- in ähnlicher Weise wie das Operandenwort ACEG aufpensierende Fehler in den zu verarbeitenden Operan- gebaut ist. Das Additionsergebnis der Operandenden und deren Ergebnisse auftreten, und daß bei beab- worte ACEG und BDFH, ohne Berücksichtigung der sichtigten zyklischen Verschiebungen der Wortgruppen 35 Paritätsbits ist in Fig. 2 c dargestellt. Das das Resul-Unrichtigkeitssignale nicht abgegeben werden. Eine tat charakterisierende Wort ist in ähnlicher Weise aufEinrichtung zur Vorausbestimmung der Gruppen- gebaut, wie die Operandenworte, wobei jedes Bit mit paritätsbits für das erfindungsgemäße Verfahren ist im Ausnahme des Paritätsbits, einen Betrag aufweist, der Anspruch 2 gekennzeichnet. der Binärsumme der beiden Operandenwortbits + dem '·-■· Die Vornahme von zyklischen Verschiebungen der 40 Übertrag ist, sofern von der nächst niedrigeren Bitdie Information wiedergebenden Bitstellen bei Ope- stelle, die sich rechts befindet, ein Übertragsbit überranden, die durch mehrstellige Bitgruppen mit züge- tragen wird. Beispielsweise besteht die Gruppe CD ordneten Paritätsbits gebildet sind, bildet gemäß der des; Resultatwortes, welches aus den Operanden-•Veröff entlichung in der Zeitschrift »IBM Technical gruppen C und D gebildet wurde, aus den nachfolgen-Disclosure Bulletin«, Sept 1961, S. 14, ein Mittel zur 45 den Bits: CDA, CD3, CDI, CDI und CDP. Das Pari-Ermittlung von Fehlerquellen in Speicherregister- tätsbit der Gruppe CD ist mit CDP bezeichnet, womit ■anordnungen datenverarbeitender Maschinen. angedeutet wird, daß dieses Bit eine Funktion der Nachfolgend werden an Hand der Figuren Aus- Informationsbits ist, welche in den Wortgruppen C ■führungsbeispiele der Erfindung näher erläutert. Von und D auftreten. F i g. 3 a und F i g. 3 b zeigen 2 Opeden Figuren zeigt 50 randenworte, bei denen in Bezug aufeinander die In-F i g. 1 ein Blockschaltbild eines der Erfindung ent- -formationsbits verschoben wurden. Das Operandensprechenden beispielsweisen Addierwerkes, VfortBDFH ist identisch mit dem WortBDFH, wel-■ F i g. 2a, 2b und 2c die Form von zwei Operanden- ches in F i g. 2b dargestellt wurde. Es wurden indessen Wörtern und eines Resultatwortes, ' die Informationsbits des Wortes ACEG nach links F i g. 3 a, 3 b die Form von zwei Operandenwörtern 55 zyklisch verschoben, in bezug auf das Wort BDFH. gemäß Fig. 2 a und 2b, nachdem die Informations- An sichist die Größe der Verschiebung willkürlich gewörter des Operandenwortes der F ig. 2 a um zwei wählt, dasWort ACEG ist hier um zwei Bitstellen vef- ^!Bitstellen zyklisch nach links verschoben wurden* schoben dargestellt. Die stationär gehaltenen Paritäts-F i g. 4 eine Halbaddierer-Schaltungsänordnung, bei bits sind infolge der Verschiebung nicht mehr den entder das Auftreten eines Übertrags vorausberechnet -60 sprechenden Informationsbits zugeordnet. Beispielswird, ^: ·■■·" ■ weise tritt das Paritätsbit EP mit der HalbgruppeLE "Fi g. 5 eine Schaltungsanordnung zur Prüfung von und der Halbgruppe G verbunden auf und hat nach Halbsummen und - ■■■ ' :. - ■; .: / -\vie vor einen Wert, welcher die Summe der 1-Bits ih "^;Figi6 eine Schaltungsanordnung, die einen Teil der entsprechenden Gruppei?ungerade hält. '■■■■■ Ί-μ ' >einer die Summenparität voraussagenden· Schaltüngs- ⁵ i Unter Bezugnahme auf F i g. 1 soll ein AusführungS-■anordnungbildet. ^{: :: :}- ■ . "· ; beispiel der Erfindung im Zusammenhäng mit einer ^; Hinsichtlich eines Rechenwerkes^ das-parallel ar- «Äddiervorrichtung kurz beschrieben werden. ■'■'... ' .·. "beitet und die Übeftragsbildung voraussieht, ist auf ^ Es soll sich.hierbei uin -die Summenbildüng von

5 6

Operandenworten gemäß F i g. 2a und F i g. 2b Leitungen 121 und 116 auftreten. Während des vierten handeln, die gleichzeitig der Halbsummiervorrichtung Schrittes wird die Übertragsprüfstufe 17 ebenfalls in 11 an den Eingangsklemmen zugeführt werden. Dem- Tätigkeit gesetzt und prüft die Richtigkeit der Überentsprechend tritt in dem Resultatsregister 13 das in träge auf der Leitung 122. Während eines fünften Fig. 2 c wiedergegebene Resultat auf. Während der 5 Schrittes werden das Resultat in das Resultatregister 13 Berechnung des Resultates in der Addiervorrichtung über die Leitung 118 und die vorausgesagten Gruppenliefert die Halbsummen-Prüfvorrichtung 16 ein Signal paritätsbits über die Leitung 128 eingegeben. Während auf der Leitung 123, welches anzeigt, ob irgendeine des fünften Schrittes leitet der Paritätsbitgenerator 19 Gruppe, die der Addiervorrichtung zugeleitet wurde, von jeder Gruppe des Resultats ein Gruppenparitätseinen Fehler enthält. Die Halbsummen-Prüfvorrich- *<· bit ab, welches mit den vorausgesagten Gruppentung 16 liefert daher auf der Leitung 124 ein Signal, paritätsbits in der Exklusiv-ODER-Stufe 110 verweiches anzeigt, ob in dem Wort ein Fehler vorhanden glichen wird.

ist. Die Übertrags-Prüfvorrichtung 17 liefert ein Signal Während des dritten Schrittes untersucht die Halbauf der Leitung 125, welches anzeigt, ob die in der summenprüfvorrichtung 16 die Paritätsbits der Ope-Addiervorrichtung gemäß F i g. 1 gebildeten Über- »s randenwörter der Leitung 117 mit der auf der Leiträge korrekt sind. Die zur Voraussage des Summen- tung 112 zugeführten Halbsummeninformation. Diese Paritätsbits vorgesehene Voraussagestufe 18 sagt für Untersuchung wird im nachfolgenden noch näher jede Gruppe des Resultatwortes das Gruppenparitäts- unter Bezugnahme auf F i g. 5 erörtert werden und bit voraus. Wenn in das Resultatregister 13 das Resul- besteht aus einer Serie Exklusiver ODER-Operationen. tatwort eingeführt wird, erzeugt der Paritätsgenerator ao Die Exklusiven ODER-Operationen sollen ein End-19 für jede Gruppe des Resultatwortes ein echtes resultatl liefern, wenn ein Fehler festgestellt wird. Paritätsbit. Ein Signal tritt auf der Leitung 130 auf, Wenn die Exklusive ODER-Stufe, welche die Paritätswenn das vorausgesagte Paritätsbit und das tatsäch- bits sämtlicher Halbsummen untersucht, ein 1-Bit als liehe Paritätsbit in irgendeiner Gruppe unterschiedlich Ausgangssignal liefert, so tritt ein Signal auf der Leisind, was anzeigt, daß das Resultat falsch ist. Wenn in 25 tung 123 auf, welches anzeigt, daß die Gruppe nicht Bezug aufeinander verschobene Operanden gemäß richtig ist, während ein auf der Leitung 124 auftretenden F i g. 3 a und 3 b verwendet werden, so ist mit einer des Signal anzeigt, daß, wegen der falschen Gruppe, Ausnahme die Arbeitsweise der in F i g. 1 dargestellten das Wort falsch ist.

Anordnung dieselbe. Im Falle verschobener Ope- Falls die Operandenparitätsbits nicht zusammen

randen werden die Signale auf der Leitung 123 der 30 mit ihren entsprechenden Informationsbits auftreten,

Halbsummen-Prüfvorrichtung nicht berücksichtigt, was bei den in den Fig. 3a und 3b dargestellten

und nur die Unrichtigkeitsangabe für das ganze Wort, Worten der Fall ist, entsteht für die Halbsummenprüf-

welche auf der Leitung 124 auftritt, wird ausgenützt. vorrichtung, trotzdem ein Fehlersignal auf der Lei-

Es soll nunmehr die Wirkungsweise der F i g. 1 kurz tung 124.

in fünf willkürlich gewählten Arbeitsschritten be- 35 Während des vierten Schrittes sind die Übertragsschrieben werden. prüfstufe 17 und die das Summenparitätsbit voraus-Während des ersten Arbeitsschrittes werden die sagende Stufe 18 in Tätigkeit. Die Übertragsprüf-Operandenworte parallel, wie durch die Buchstaben stufe 17 nützt die auf der Leitung 131 auftretenden der Eingangsklemmen gekennzeichnet ist, in die Halb- Informationen aus, um die Überträge vorauszusagen, Summiervorrichtung 11 eingegeben. Beispielsweisewer- 40 welche auf der Leitung 122 auftreten sollten. Die Stufe den die Gruppe A des Wortes ACEG und die Gruppe B erzeugt ein Signal auf der Leitung 125, wenn Uberdes Wortes BDFH beide in die Gruppe AB der Halb- träge, die auf der Leitung 122 erzeugt werden, nicht summier-Vorrichtung 11 eingegeben. Während eines richtig sind. Die den Summenparitätsbits vorausbilzweiten Schrittes liefert die Halbsummier-Vorrichtung dende Stufe 18 arbeitet nach den Gesetzmäßigkeiten, 11 die Information auf der Leitung 111 zur Verar- 45 die im Zusammenhang mit Fig. 6 erklärt werden beitung durch die weiteren Stufen. Während eines sollen, und es werden auf der Leitung 128 Paritätsbits dritten Schrittes empfängt die Stufe 15 zur voraus- erzeugt, welche den Binärwerten der Bitgruppen in dem schauenden Erzeugung der zwischen aufeinanderföl- Resultatsregister 13 entsprechen,
genden Gruppen auftretenden Gruppenübertragsbits Mehrfache sich gegenseitig kompensierende Fehler Informationen von der Halbsummierstufe 11 auf der 50 werden entweder durch die Halbsummenprüfvorrich-Leitung 115 und erzeugt diese Gruppenübertrags- tung 16 oder durch die den Summenparitätsbits vorbits CG auf der Leitung 121. Während des dritten aussagende Stufe 18 festgestellt. Es kann beispielsweise Schrittes empfängt auch die Stufe 14 zur voraus- ein Fehler in einem Eingangsoperandenwort, infolge schauenden Erzeugung von Bitüberträgen Informatio- eines kompensierenden Fehlers, in der die volle Summe nen von der Halbsummierstufe 11 auf der Leitung 114 55 bildenden Stufe 12 der Feststellung in den die Paritätsund erzeugt die Bitstellenüberträge CB auf der Lei- bits der Summe prüfenden Stufen 18, 19 und 110 enttung 120, Während des dritten Schrittes tritt die Halb- gehen; trotzdem wird in einem solchen Fall auf der summenprüfvorrichtung 16 ebenfalls in Tätigkeit und Leitung 124 ein ein fehlerhaftes Resultat anzeigendes prüft die Richtigkeit der Operandenwörter und der Signal erzeugt.

Arbeit der Halbsummiervorrichtung 11. Während des 60 Es soll nunmehr die Halbsummierstufe 11 unter vierten Schrittes verwendet die die volle Summe er- Bezugnahme auf F i g. 4, welche ein logisches Blockzeugende Stufe 12 die Informationen, die auf den schaltbild einer typischen Gruppe AB darstellt, erLeitungen 119 und 113 zugeführt werden, und erzeugt örtert werden. Für jedes Bit in jeder Gruppe der Halbauf der Leitung 118 entsprechende Resultatbits. Wäh- summierstufe 11 tritt der Stromkreis doppelt auf. Der rend des vierten Schrittes wird auch für jede Gruppe 65 Zweck einer Gruppenhalbsummenstufe besteht darin, des Resultatwortes ein Gruppenparitätsbit auf der für jedes Bit der Gruppe das Halbsummenbit der Leitung 128 durch die Paritätsbit-Voraussagestufe 18 Gruppe ÄS¹, das ein Exklusiv-ODER-Bit ist, das auf Grund der Informationen erzeugt, die auf den Generatebit G, das ein UND-Bit ist, und das Propa-

gatebit P, das ein ODER-Bit ist, zu erzeugen. Derartige Schaltungsanordnungen sind in der Literatur weitgehend bekannt. In F i g. 4 werden zwei einander entsprechende Bits Al und Bl der beiden Operandenworte ACEG und BDFH über die Leitungen 419 und 420 zugeführt. Eine UND-Stufe41 verarbeitet diese Information und liefert auf der Leitung 43 das Generatebit Gl, welches den Operandenbits A1 und Bl entspricht. Eine ODER-Stufe42 liefert auf der Leitung 44 das Propagatebit Pl entsprechend denselben Operandenbits. Ähnliche Schaltungsanordnungen liefern Generatebits auf den Leitungen 49, 410 und 411 und Propagatebits auf den Leitungen 412, 413 und 414 nach Maßgabe der übrigen Operandenbits der Gruppen A und B. Eine UND-Stufe 47 erhält Eingangssignale über die Leitung 46 und die Umkehrstufe 45 und liefert auf der Leitung 48 das Halbsummensignal HSl entsprechend den Operandenbits A1 und Bl. Da die Halbsumme der beiden Operandenbits definiert ist, durch eine Exklusive ODER-Funktion der beiden Operandenbits, bilden die Stufen 41,42,45 und 47 zusammen eine Exklusive ODER-Stufe. Es werden auch Signale auf den Leitungen 416, 417 und 418 erzeugt, welche die Halbsummen entsprechend den anderen Operandenbits der Gruppen A und B bilden. Die Halbsummenprüfstufe 16 ist in F i g. 5 dargestellt. Der Zweck der Halbsummenprüf stuf e 16 besteht darin, daß das Auftreten von Fehlern angezeigt wird, welche in den Informationen auftreten, die der die Halbsumme bildenden Stufe 11 zugeführt werden, bzw. von der genannten Stufe erzeugt werden. Der Halbsummenprüf stuf e 16 werden sämtliche Operandenparitätsbits und sämtliche Halbsummenbits, die in der Halbsummenstufe 11 erzeugt wurden, zugeführt. Exklusive ODER-Stufen 50, 51, 52 und 53 haben je sechs Eingangsklemmen, die in F i g. 5 der Einfachheit halber als nur drei Leitungen dargestellt sind. Die Operandenparitätsbits AP und BP der Bitgruppen A und B werden den beiden entsprechend bezeichneten Eingangsklemmen der ODER-Stufe 50 zugeführt, während die vier Halbsummensignale HSl, HS2, HS3 und HS4 der Gruppe AB den vier Eingangsklemmen zugeführt werden, die nur in Form der einzigen Lei tungHS-AB in Fig. 5 dargestellt sind. In gleicher Weise sind die Exklusiven ODER-Stufen 51, 52 und 53 aufgebaut. Die Exklusive ODER-Stufe 57 erhält die Ausgangssignale der Leitungen 58, 59, 510 und 511 der Exklusiven ODER-Stufen 50, 51, 52 und 53 zugeführt. Ein positives 1-Bitsignal auf der Ausgangsleitung 515 zeigt an, daß eine oder mehrere der zugeführten Operandenworte, die zur Verarbeitung gelangten, falsch sind.

Es ist wünschenswert, die bestimmte Gruppe festzustellen, in welcher der durch das Signal auf der Leitung 515 angezeigte Fehler . aufgetreten ist. Zu diesem Zweck sind ODER-Stufen 54, 55 und 56 vorgesehen, welche mittels der Leitungen 513 und 512 so miteinander verkettet sind, daß auf der Leitung 514 angezeigt wird, daß eine Gruppe unkorrekt ist, wobei die unkorrekt arbeitende Gruppe bzw. die Gruppen durch Signale auf einer der Leitungen 58, 59, 510 und 511 angezeigt wird. Die Signale auf diesen 5 Leitungen nehmen indessen an, daß sämtliche Paritätsbits der Operandenworte in korrekter Weise den entsprechenden Operandenwortgruppen zugeordnet sind, Verhältnisse wie sie für die Fig. 2a und 2b vorliegen.

ao Wenn diese Annahme indessen nicht richtig ist, beispielsweise eine Verschiebung der Operanden in Bezug aufeinander gemäß Fig. 3a und 3b stattgefunden hat, so wird ein normalerweise vorliegendes Signal, das die Bedeutung »keine Wortverschiebung« hat, von den Torstufen in den Leitungen 514, 58, 59, 510 und 511 unterdrückt. Das auf der Leitung 515 für ein falsches Wort auftretende Signal ist indessen stets

richtig. *

Eine Stufe 18 zur Vorausbestimmung des Summengruppenparitätsbits, beispielsweise der Summengruppe AB, ist in F i g. 6 gezeigt, wobei auch hier die Größe dieser Gruppe willkürlich angenommen ist. Der Zweck der Stufe 18 besteht in der Voraussage eines Paritätsbits ABP für die aus 4 Bits bestehende Summen- gruppe AB, die durch Addition der Operandenwortgruppen A und B gebildet wird. Die dargestellte Schaltung bildet eine Verbesserung einer ähnlichen Schaltungsanordnung gemäß der älteren deutschen Patentschrift 1281193. Die hier dargestellte Schaltungsstufe 18 erhält von der Halbaddierstufe der F i g. 4 die Halbsummenbitgruppe HS₁ bis HS_t und die Generatebitgruppe G₁, G₂ und die Propagatebitgruppe P₁ bis P₃ zugeführt; ferner wird ein Übertragungssignal CGin von der Stufe 15 zugeführt, die dem Zweck dient, den Gruppenübertrag im voraus zu berechnen. Die in F i g. 6 dargestellte Schaltungsanordnung ist durch die nachfolgende logische Beziehung

(P₁ Y P₂ Y P₃ Y HSd V (G₁ · HS₂ ■ HS₃ + G₂ ■ HS₃) Y (HS₁ · CG_in + HS₂ · HS₃ · CG_in)

charakterisiert.

Die Exklusive ODER-Stufe 61 und die UND-Stuf en 62, 63, 64 und 65 überwachen die Eingangssignale zur Gruppe AB und erzeugen auf den Leitungen 68, 69, 610, 611 und 612 Signale, die die ODER-Stufen 66 und 67 und die Exklusive ODER-Stufe 68 steuern, so daß auf der Leitung 615 ein im voraus berechneter Paritätsbit ABP erscheint. Die halbkreisförmigen Eingangssignale zu den UND-Stufen 62, 64 und 65 sind »Unterdrückungse-Impulse. Der vorausgesehene Paritätsbit wird, in Anbetracht der Einfachheit der durch die oben genannte Gleichung zugelassenen Schaltungsanordnung, ungefähr in dem Zeitpunkt geliefert, in welchem die Addiervorrichtung die entsprechende Summengruppe liefert.

Nunmehr soll das Ausführungsbeispiel im einzelnen unter Bezugnahme auf die beiden Operandenworte erklärt werden; es soll zunächst vorausgesetzt werden, daß die Worte in ihrer ursprünglichen Form zugeführt werden, und danach soll betrachtet werden, daß die Worte in Bezug aufeinander zyklisch versetzt sind. Die Worte ACEG und BDFH, wie sie ursprünglich zugeführt wurden, sowie das sich ergebende Resultat, sind in Tabelle I dargestellt.

Tabelle I:

Wort	4 3 2 1	P	4 3 2 1	P	4 3 2 1	P	4 3 2 1	P
ACEG BDFH Resultat	110 0 0 0 0 1 1110	1 0 0	1111 0 10 0 0 10 0	1 0 0	0 10 0 1111 0 0 11	0 1 1	10 0 1 0 110 1111	1 1 1

Wenn das Wort ACEG um eine halbe Gruppe, d. h. um zwei Informationsbitstellen in bezug auf das Wort BDFH nach links verschoben wird, ergibt sich das in Tabelle II dargestellte Resultat.

Tabelle II:

ACEG	η	η	1	1	1	1	1	η	1	ι	η	η	1	0	η	0	1	1	1	1
BDFH	0	η	η	ι	0	0	1	η	η	0	ι	1	1	1	ι	0	1	1	0	1
Resultat	0	1	0	1	1	0	0	1	0	0	0	0	0	1	0	1	1	0	1	0

Die Spalten in den Tabellen I und II sind durch die Ordnungszahl eines Bits innerhalb der Wortgruppe charakterisiert, während die Linien das Wort charakterisieren. In der Tabelle I sind beispielsweise die Bits des Wortes ACEG, in der Gruppe A also in der Darstellungsweise A4, A3, Al, Al, AP gegeben durch: 11001. Dieselben fünf Bitstellen sind bei zyklischer Verschiebung, von dem Paritätsbit abgesehen, in der Tabellen gezeigt und lauten wie folgt: 00111. Aus Gründen der größeren Übersichtlichkeit soll die nachstehende Behandlung, soweit möglich, auf die Gruppen A und B beschränkt bleiben. Es wird ferner angenommen, daß von der nächsten rechtsbenachbarten Stufe der Addiervorrichtung ein Übertrag nach außen nicht abgegeben wird.

In dem ersten, in der Tabelle I dargestellten Fall, werden die Worte ACEG und BDFH in die die Halbsumme bildende Stufe 11 eingegeben. Unter Bezugnahme auf F i g. 4 bewirkt die Gruppe A, welche in den Bitstellen A 4 bis A1 die Eingangsbits 1100 liefert, und die Gruppe B, welche in den Bitstellen B4 bis Bl die Eingangsbits 0001 liefert, eine Halbsumme, welche durch die Ausgangsbits HS4 bis HSl gebildet wird und die folgenden Bits umfaßt 1101, sowie das Propagatesignal, welches die Bits P4 bis Pl umfaßt und die Form hat 1101 und das Generatesignal, welches die Bits G4 bis Gl der Form 0000 hat. In F i g. 5 kombiniert die dort dargestellte Halbsummenprüfvorrichtung sämtliche Operandenparitätsbits und sämtliche Halbsummensignale in den Exklusiven ODER-Stufen 50, 51, 52, 53 und 57. Die Exklusive ODER-Stufe 50 kombiniert die Binärzahlen 101101, welche die Bits AP, BP und HS4 bis HSl darstellt, in getrennten paarweisen Exklusiven ODER-Operationen. Es tritt ein O-Bit auf der Leitung 58 auf und zeigt an, daß weder die Gruppe A noch die Gruppe B falsch ist. Wenn ein 1-Bit, beispielsweise ein Paritätsbit, umgekehrt wäre, so wäre ein 1-Bit auf der Leitung 58 erschienen und hätte angezeigt, daß diese betreffende Gruppe falsch ist. In dem betrachteten Beispiel treten O-Bits auf sämtlichen Leitungen 58, 59, 510 und 511 auf und haben zur Folge, daß O-Bits auf den Leitungen 514 und 515 erscheinen und zeigen an, daß sämtliche Gruppen korrekt sind und daß daher die Worte richtig waren und die Halbsummen richtig sind. Betrachtet man F i g. 6, indem man die Eingangsleitungen von oben nach unten betrachtet, so wird das folgende Signal zugeführt: 1011001011101. Es ist zu beachten, daß bei dem in der Tabelle I dargestellten Beispiel der auf die Gruppe AB übertragene Übertrag CG in diesem Falle ein Bit 1 ist. Die Exklusive ODER-Stufe 68 liefert daher einen BitO auf der Leitung 615, und dieses Bit bildet ein vorausgesagtes Paritätsbit ABP für das Resultat der Wortgruppe AB. In gleicher Weise liefern die für die Bitgruppen CD, EF und GH vorgesehenen Schaltstufen im voraus berechnete Paritätsbits CDP = 0, EFP = 1 und GHP = 1. In F i g. 1 liefert die die volle Summe bildende Stufe 12 Bitgruppen an das Resultatsregister 13 und den Paritätsbitgenerator 19, welche die in F i g. 1 wiedergegebenen Bits aufweisen. Der Paritätsbitgenerator 19 erzeugt von diesen Resultatgruppen Paritätsbits, welche über die Leitung 127 zu den Exklusiven ODER-Stufen 110 geleitet werden. Da die Paritätsbits auf den Gruppen beruhen, welche in der Tabelle I dargestellt sind, sind sie dieselben, wie die Bits, welche die zur Vorausbestimmung der Paritätsbits vorgesehene Stufe 18 liefert, und es ergibt sich ein O-Bit auf der Ausgangsleitung 130, welches anzeigt, daß das Resultatwort in dem Resultatregister 13 korrekt ist. Wenn sich ein Fehler in der die volle Summe bildenden Stufe 12 ergeben hätte, so würde ein 1-Bit auf der Leitung 130 erscheinen und das Auftreten eines Fehlers anzeigen. Es ist zu beachten, daß zwei auftretende Fehler, beispielsweise ein Fehler in der die Halbsumme bildenden Stufe 11 und ein anderer Fehler in der die volle Summe bildenden Stufe 12 zur Folge haben, daß das Auftreten eines Fehlers durch die Halbsummenprüfvorrichtung 16 angezeigt wird.

Unter Bezugnahme auf die Tabelle II soll nunmehr die Arbeitsweise der Schaltungsanordnung wiederholt werden, wenn das Operandenwort ACEG um zwei Informationsbitstellen nach links verschoben ist. Die Operandenworte ACEG und BDFH werden der die Halbsumme bildenden Stufe 11 zugeführt, wobei, dem zuvor erörterten Beispiel der F i g. 4 folgend, sich in den Bitstellen 4 bis 1 die Bits 0011 und 0001 ergeben. Die sich ergebenden Ausgangsbits in den Bitstellen 4 bis 1 sind wie folgt: das Halbsummenbit0010, das Propagatebit 0011 und das Generatebit 0001. In F i g. 5 führen die Ausgangsleitungen 59 und 511 der Exklusiven ODER-Stufen 51 und 53 1-Bits, weil in den Operandenworten die Paritätsbits nicht den betreffenden Gruppen zugeordnet sind. Man erkennt indessen aus F i g. 5, daß auf der Ausgangsleitung 515 der Exklusiven ODER-Stufe 57 ein O-Bit auftritt, welches anzeigt, daß die zugeführten Worte und die erhaltenen Halbsummenworte richtig sind. Es wurde bereits vorstehend erwähnt, daß bei einer zyklischen Verschiebeoperation die Signale der einen Fehler der Gruppen anzeigenden Leitungen nicht beachtet werden, was dadurch erfolgt, daß das Signal auf der Leitung »keine Wortverschiebung« unterdrückt wird. In F i g. 6 erhält die Stufe 18 zum Voraussagen des Summenparitätsbits die nachfolgenden Signale, von oben nach unten betrachtet: 1100010000100. Es ist zu beachten, daß nunmehr ein Gruppenübertrag CG in die Gruppe AB bei den Werten der Tabelle II stattfindet. Es wird ein 1-Bit auf der Leitung 615 als Wert des Paritätsbits ABP erzeugt. Das Resultatsregister wird, wie zuvor beschrieben wurde, mit dem Resultat angefüllt, welches die die vollständige Summe liefernde Stufe 12 erzeugt, und ferner wird, gemäß Tabelle II das von der Stufe 18 zur Erzeugung des Summenparitätsbits

gelieferte Bit im Resultatsregister 13 zugeführt. Die Paritätsbits, welche in dem Paritätsgenerator 19 erzeugt wurden, werden mit dem Werte verglichen welcher die Stufe 18 zur Voraussage des Summenparitätsbits geliefert hat, wobei die auf der Leitung 128 auftretenden Werte über die Exklusiven ODER-Stuf en 110 einen O-Bit auf der einen Fehler im Resultat anzeigenden Linie 130 erzeugen.

Die im vorstehenden Teil beschriebene Anordnung zur laufenden Prüfung einer Addiervorrichtung ar-

beitet mit einer Genauigkeit, die man bisher nicht erreichte. Die Prüfstufen arbeiten auch dann, wenn die Operanden in bezug auf die betreffenden Paritätsbits, sowie in bezug aufeinander, verschoben werden. Die S Anordnung gestattet auch das Auftreten mehrfacher Fehler festzustellen, welche bei den bisher üblichen Prüfvorrichtungen nicht festgestellt werden konnten. Die im Rahmen der Erfindung zur Anwendung gelangenden Stufen arbeiten mit sehr hoher Wirkung ίο und sehr schnell.

Hierzu 1 Blatt Zeichnungen

Claims (2)

Patentansprüche· ' richtung zur. Vorausbestimmung der Gruppenparitäts- ' bits für das bezeichnete Verfahren. '■'' ''

1. Paritätsprüfverfahren für datenverarbeitende In datenverarbeitenden Maschinen werden arith-Maschinen mit Paralleladdierwerk zum Addieren metische Rechenoperationen, wie Additionen,^: an Opevon mehrstelligen binärverschlüsselten Operanden 5 randen ausgeführt, die binärverschlüsselt sind und mit Paritätsbits, bestehend aus zwei in Serie ge- deren Binärstellen die Operandenwörter bilden. Parischalteten Parallelhalbaddierern, umfassend je eine tätsanzeigemittel werden verwendet, um die Resultate Halbaddiererstufe für jede Bitstelle, und unter Ver- auf Richtigkeit zu überprüfen. Eine Binärstelle ist entwendung von Fehlerprüf stufen für die Halbsummen weder durch ein Signal »0« oder ein Signal »1« charak- und für die Überträge des ersten Halbaddierers und io terisiert und wird nachfolgend als Bit bezeichnet. Die für die Vollsumme, da durch .gekenn- einen Operanden bildenden Wörter und auch das ein zeichnet, daß ·■ zur Verarbeitung von Ope- Resultat charakterisierende Wort bestehen aus solchen randen, die je aus einer Mehrzahl mehrstelliger Bits, die numerische Informationen darstellen, und aus Informationsbitgruppen mit jeder Gruppe züge- solchen Bits, die die Parität charakterisieren,
ordneten Paritätsbits bestehende Wörter sind, die 15 Durch die Zeitschrift »IBM Technical Disclosure von dem ersten Halbaddierer (11) gelieferten Halb- Bulletin«, Sept. 1961, S. 14, ist es bekannt, je ein Parisummeninformationsbits (HS-AB, HS-CD usw.) tätsbit innerhalb eines aus einer Mehrzahl Binärstellen in einer Halbsummenprüfstufe (16) gruppenweise bestehenden Wortes je einer Gruppe von Bits zuzumit den Gruppenparitätsbits der beiden Operanden ordnen. Wenn beispielsweise ein Wort 16 numerische verglichen werden und diese Prüfstufe für die Bit- 20 Bits umfaßt, so sieht man vier zusätzliche Bits vor, um gruppen maßgebliche Gruppenrichtigkeitssignale für jede Gruppe von vier numerischen Bits ein Pari-(514,58,59,510,511) und ein für das Halbsummen- tätsbit zu bilden. Die Paritätsbits haben einen solchen wort maßgebliches Wortrichtigkeitssignal (515) er- Wert, daß die Summe der »1«-Bits in jeder Gruppe, zeugt und daß für das in dem zweiten Halbaddierer das betreffende Paritätsbit eingerechnet, ungerade aus-(12) gebildete Vollsummenwort in einer Paritäts- 25 fällt; falls es anders gewünscht wird, könnte man die biterzeugerstufe (19) Gruppenparitätsbits erzeugt Festlegung auch so treffen, daß die Summe gerade auswerden und diese Gruppenparitätsbits mit den in fällt.

einer Gruppenparitätsbit-Vorausbestimmungs- Es sind auch arithmetische Fehlerprüfeinrichtungen

schaltung (18) für das Vollsummenwort gebildeten bei Addierwerken bekannt, die das Paritätsbit für ein

Gruppenparitätsbits verglichen werden, und daß 30 zu bildendes Resultat voraussagen und dieses voraus-

bei einer mit zyklischer Operandenverschiebung gesagte Paritätsbit mit dem tatsächlich für das ge-

ohne Verschiebung" der Gruppenparitätsbits und bildete Resultat maßgebliche Paritätsbit vergleichen,

daher fehlender Übereinstimmung der Gruppen- Wenn sich das vorausgesagte und das tatsächliche Pari-

paritätsbits mit den Operandenbitgruppen ver- tätsbit unterscheiden, so wird dadurch angezeigt, daß

bundenen Paritätsprüfung Wortgruppenunrichtig- 35 ein Fehler aufgetreten ist. In gewissen Fällen jedoch

keitssignale der Halbsummenprüfstufe (16) unter- tritt die Anzeige eines solchen Paritätsbitfehlers nicht

drückt werden. auf, obwohl in der Operandenverarbeitung ein Fehler

2. Einrichtung zur Vorausbestimmung der aufgetreten ist, während in anderen Fällen die Anzeige Gruppenparitätsbits für ein Paritätsprüfverfahren eines Fehlers auftritt, obwohl die überwachte Apparatenach Anspruch 1, dadurch gekennzeichnet, daß aus 4° gruppe tatsächlich keinen Fehler geliefert hat. Das den Informationsbits (A...B) der beiden Ope- Unterbleiben einer Fehleranzeige erfolgt, wenn zwei randenwörter durch UND-Verknüpfung (»;«) einander sich kompensierende Fehler auftreten. An-

bzw. ODER-Verknüpfung (»+«) bzw. Exklusiv- dererseits kann eine falsche Fehleranzeige sich bei einer γα/

ODER-Verknüpfung(»Y«) in dem ersten Halb- richtigen Arbeitsweise der überwachten Apparate- L* ν

addierer (11) gebildete Generatebits (G₁,. G₂, ..,.) 45 gruppe ergeben, wenn die Paritätsbits den zugehörigen

bzw. Propagatebits (P₁, P₂, ...) bzw. Halbsummen- Bitgruppen nicht in richtiger Weise zugeordnet sind.

bits (HS₁, HS₂, ...) und die in einer Gruppenüber- Die USA.-Patentschrift 3 078 039 zeigt ein Parallel-

tragsermittlungsstufe (15) gebildeten Gruppenüber- addierwerk zum Addieren von je durch eine Mehrzahl

tragsbits (CGiTi) zur Bildung des Summen-Gruppen- ■ Binärstellen gebildeten Operanden mit Paritätsbits,

,'paritätsbits ABP entsprechend der logischen Glei- 50 bei der in jeder Bitstelle des Addierwerkes die gebilde-

^v chiing miteinander" verknüpft werden: ten Halbsummen bzw. Summen und Überträge pari-

j^ßp _ (ρ "γ ρ Yp YJy₁S)Y tätsmäßig verarbeitet und dadurch auf Fehler geprüft

.;_² . ⁸ . . . werden.Wird in irgendeiner Bitstelle ein Fehler festge-

(G₁ ⁱ HS₂'HS₃ + G₂ -HS₃) Y stellt, so erzeugen sämtlichen Bitstellen zugeordnete

(HS₁ · CGin'+ HS₂ - HS₃ · CGin). 55 ODER-Stufen ein Fehleranzeigesignal, wenn ein Feh-

■ '->·:: ler in der Bildung einer Halbsumme, der Bildung eines

Übertrags oder der Bildung einer Vollsumme festge-

..· ,;. .stellt wurde. Dadurch, daß bei dieser bekannten Schal-Die Erfindung bezieht sich auf ein Paritätsprüfver- ' tüng^ jeder Bitstufe mehrere Fehlerprüf stuf en zugefahren für dätenverarbeitende Maschinen mit einem 60 ordnet sind, ist der schaltungsmäßige Aufwand be-Paralleladdierwerk zum Addieren von mehrstelligen trächtlich. -^" j binärverschlüsselten Operanden mit Paritätsbits, be- Aufgabe der Erfindung ist es, in einem Parallel- ' ! stehend aus zwei in Serie geschalteten Parallelhalb- addierwerk, in dem die zu verarbeitenden Operanden " ^J addierern, umfassend je eine Halbaddiererstufe für je durch eine Mehrzahl mehrstelliger Binärgruppen ί jede Bitstelle, und unter Verwendung von Fehlerprüf- 65 mit Paritätsbits gebildet sind, für das Ergebnis der ;;'ΐ \ stufen für die Halbsummen und für die Überträge des Halbaddierstufe des Addierwerkes ein Wortrichtig- ' ^ ! ersten Halbaddierers und für die Vollsumme. Die Er- keitssignal und Gruppenrichtigkeitssignale und Über- ^r::' j findung bezieht sich auch auf eine Paritätsprüfein- tragsrichtigkeitssignale zu erzeugen und ferner für die :;,