DE1424742C - Einrichtung zum Umspeichern von Zeichen - Google Patents

Description

Die vorliegende Erfindung betrifft eine Einrichtung abgelesenen Bits'in äen Speicher der Datenverarbeizum Umapelchern von Zeichen, deren Bits spalten- tungaaniage ist ledöcn nicht möglich, wenn der weise mit einem M Zellen und N Spalten von Bit- Speichor der Datenverarbeitungsanlage wortorganispeicherpiatzen enthaltenden ersten Speicher geepel- siert, also nur zeichenweise adress erbar ist. De Umchert sind, In einen nur zellenweise zugreffbaren 8 speicherung der Daten der Karte in einen Zwischenzwelten Speicher mit In mindestens N Zellen und speicher, der ebensoviel Bitspelcherplatze wie die M Spalten angeordneten BitspeieherpllUzen, in denen Karte enthtilt und dessen Inhalt rasch in den Hauptdie Zeichen zeilenweise gespeichert sind, mit einer speicher Übertragen werden kann, ist in apparativer Lesevorrichtung zum zeilenweisen Lesen der Speicher- Hinsicht unwirtschaftlich, da ein solcher Zwischenstellen des ersten Speichers und mit einem Puffer- *o speicher wegen der vielen Speicherstellen und der speicher zur Speicherung der jeweils aus einer Zeile entsprechend aufwendigen Lese- und Schreibvorrichdes ersten Speichers parallel herausgelesenen Bits. tungen relativ teuer ist.

Insbesondere betrifft die Erfindung eine Einrichtung Der vorliegenden Erfindung liegt dementsprechend zum Umspeichern von Daten von einer Lochkarte in die Aufgabe zugrunde, eine einfache und wirtschafteinen schnell arbeitenden Speicher einer Datenverar- 15 liehe Einrichtung der eingangs genannten Art anzubeitungsanlage. geben, die hinsichtlich der Codeformate sehr anKarteikarten, insbesondere Lochkarten, werden passungsfähig ist.

oft als externes Speichermedium oder zur Eingabe Gemäß der Erfindung wird dies bei einer Einrich-

oder Ausgabe in Verbindung mit programmgesteuert tung der eingangs genannten Art erreicht durch eine

ten elektronischen Datenverarbeitsanlagen verwendet, ao Lese- und RUckspeicherschaltung zum parallelen

Die genormten Lochkarten enthalten zwölf Zeilen übertragen der Bits jeweils einer Zeile des zweiten

von Bitspeicherplätzen, die achtzig Spulten bilden, Speichers in ein M-stuftges Register und zum Rück-

in denen jeweils ein Zeichen von Löchern gespeichert speichern des Inhalts dieses Registers in die vorher

werden kann. gelesene Zeile des zweiten Speichers, ein Schaltnetz

Elektronische Datenverarbeitungsanlagen arbeiten »5 zum bitseriellen Übertragen des Inhalts des Pufferdagegen im allgemeinen mit einem anderen Zeichen- Speichers in die der gelesenen Zeile des ersten Speiformat und einer anderen Speicherorganisation. _cners entsprechende Stufe des Registers und einer Häufig werden Zeichen durch sechs Bits mit einem Taktgeberschaltung, die die Übertragung eines Bits zusätzlichen Paritätsbit dargestellt, und der Speicher aus dem Pufferspeicher in das Register veranlaßt, der Datenverarbeitungsanlage ist zeilenweise zugreif- 30 wenn im Register die Bits aus derjenigen Zeile des bar, und jede Zeile kann zwei Zeichen enthalten, die zweiten Registers gespeichert sind, die der Spalte des ihrerseits die Information einer Spalte der Lochkarte ersten Speichers, aus der das betreffende Bit stammt, darstellen. entspricht.

Die Zeit für das Lesen einer Lochkarte kann da- Weiterbildungen der Erfindung sind in den Unter-

durch verkürzt werden, daß man die Karte nicht 35 ansprüchen gekennzeichnet.

Zeichen für Zeichen, also spaltenweise, sondern Dieser Lösung liegt also die allgemeine Idee zu-

zeilenweise liest. Bei einer aus der französischen gründe, den Inhalt des Hauptspeichers Zeile für Zeile

Patentschrift 1160 861 bekannten Einrichtung, die in ein Register zu übertragen und dort jeweils durch

auf diesem Prinzip arbeitet, wird die von einer Loch- das der zugehörigen Spalte des ersten Speichers ent-

karte abgelesene Information unter gleichzeitiger 40 sprechende Bit der gelesenen Zeile dieses ersten

Codeumsetzung in einem Kernspeicher gespeichert. Speichers zu ergänzen und die betreffende Zeile dann

Die Information wird dabei von der Lochkarte zeilen- wieder an ihren ursprünglichen Platz im zweiten

weise abgelesen und in einen Zwischenspeicher über- Speicher zurückzuspeichern.

tragen, aus dem sie bitseriell herausgelesen wird. Die Ein Ausführungsbeispiel der Erfindung wird im

aus dem Zwischenspeicher herausgelesenen Bits wer- 45 folgenden an Hand der Zeichnung näher erläutert; es

den zusammen mit der aus dem Hauptspeicher her- _2ejgt

ausgelesenen Information einem Codeumsetzer zu- F i g. 1 eine Teilansicht einer üblichen Lochkarte geführt, der mit Hilfe zusätzlicher Information über mit achtzig Spalten und zwölf Zeilen,
die Spalte und Zeile des betreffenden Bits und die F i g. 2 ein Blockschaltbild einer Einrichtung gezeitliche Lage der in einer bestimmten Spalte auf- 50 _mäß einer Ausführungsform der Erfindung,
tretenden Bits ein entsprechendes Codezeichen im F i g. 3 ein Blockschaltbild von Eingangstorschal-Format des Hauptspeichers erzeugt und in diesem tungen, N Oder-Stufen und eines Registers, die speichert. alle in dem gestrichelten Block 100 in F i g. 2 enthal-

Mit dieser bekannten Einrichtung ist keine direkte ten sind.

Übertragung der Information von der Lochkarte in 55 Fig.4 ein Blockschaltbild der Kontrollstufen74

den Speicher der Datenverarbeitungsanlage möglich, in Fig. 2,

da die Codeumsetzung einen notwendigen Bestand- Fig. 5 ein Blockschaltbild einer für die in Fig. 1

teil der bekannten Umspeichcrung darstellt. Dies hat dargestellte Einrichtung geeignete Vergleichsstuff

den Nachteil, daß die bekannte Einrichtung nur für und

ein ganz spezielles Kurtcncodefoimat und ein speziel- 60 Fig. 6 ein Funktionsdiagramm der in Fig. 5 dar

les Spcichercocleformat verwendbar ist. gestellten Vergleichseinrichtung.

Bei einer direkten Umspeicherung der Daten der Ein kartenföriniger Aufzeichnungsträger (im fol

Karte in den Speicher der Datenverarbeitungsanlage gcnden kurz »Lochkarte«), der den einen der beidei

ohne Änderung des Codeformats ist man dagegen erwähnten Speicher darstellt, möge N Spalten um

hinsichtlich der Codeformate völlig frei, da man die 65 M Zeilen besitzen. Die Bit-Speicherplätze der Karti

Umcodierung ohne weiteres durch das Programm bc- sind die Schnittpunkte der Zeilen und Spalten. Eim

wirken kiinn. allgemein übliche Karte 14 ist in Fig. 1 dargestell

Die zeilenweise Umspeicherung der von der Karte und besitzt achtzig senkrechte Spalten entlang de

3 T 4

Lilngssolto der Karte 14, jede Spalte umfaßt zwölf serle dienen zur Kontrollo, wie noch genauer be· Speicherplätze, die die einzelnen Zeilen bilden. Die schrieben werden wird.

Daten können als Löcher 15 oder als Markierungen Die Toktgeberoinrichtung 26 kann beispielweise «n den gewünschten Speicherplätzen dargestellt wer- eine nicht dargestellte, undurchsichtige Scheibe sein, den. Das Loch 15« liegt beispielsweise im Schnitt- a die mit Schlitzen versehen 1st und mit einer optischen punkt der ersten Spalte und der zehnten Zelle, In Einrichtung zusammenwirkt, die auf die Schlitze anjcder Spalte der Karte 14 kann ein Zeichen in einem spricht und entsprechende elektrische Signale erzeugt. Zwölfstellencode gespeichert sein, und jedes verschio- Die Scheibe kann mechanisch mit dem Kartcntrunsdene Zeichen wird durch eine bestimmte Lochkombi- portmechanismus 16 so gekuppelt sein, daß die nation oder Markenkombination in einer Spalte dar- to Scheibe einen Umlauf vollführt, wenn eine Karte 14 gestellt. Obgleich die Erfindung im folgenden In Ver- um eine einer Datenroiho entsprechende Strecke bindung mit der in Fig. 1 dargestellten Karte 14 be- weitertransportiert wird. Solche Taktgebereinrtahschrieben werden soll, ist die Erfindung natürlich Hingen sind bekannt, so daß sich eine weitere Benicht auf die Verwendung solcher speziellen Karten Schreibung erübrigt. Der vordere Rund der Karte 14 als Eingangsspeicher beschenkt und ist auch unab- >5 kann zur Erzeugung eines Signals für die Freigabe ha'ngig von dem gewählten Verschlüsselungsschema. des Ausgangs der Taktgebereinrichtung 26 hcran-Es ist auch nicht nötig, daß der Speicher der Rechen- gezogen werden.

anlage für die Behandlung von Daten in Zeichen- Die durch die Taktgebereinrichtung 26 erzeugte format ausgelegt ist. Impulsserie enthält einen »Deckungs«- oder »Auf-

Dic Datenübertragungseinrichtung ist in F i R. 2 im ao tast«-Impuls zur Freigabe der Ausgänge der Lesc-Blockschaltbild als Teil einer Datenverarbeitungs- stat^;on 24. Der Deckungsimpuls liegt zeitlich so, dall anlage dargestellt. Die Karten 14 werden einzeln in er auftritt, wenn sich eine Kartenreihe in der Lese-Pfeilrichtung durch einen Kartentransportmechanis- stellung befindet. Der erste Deckungsimpuls tritt bei mus 16 transportiert. Die Karten 14 können beispiels- einer Karte 14 dann auf, wenn die erste Zeile einer weise durch ein Rollenpaar 18, das durch den For- *5 Karte 14 durch die erste Gruppe 24 a der Abfühldermechanismus 16 angetrieben wird, in an sich be- elemente abgetastet wird; der dreizehnte Deckungskannter Weise gefördert werden. Die Kartentransport- impuls tritt auf, wenn die letzte Zeile einer Karte 14 einrichtung 16 wird durch ein Lesesignal gesteuert, durch die zweite Gruppe 24 b der Abfühlelemente das von der nicht dargestellten Rechenanlaeie stammt wahrgenommen wird. Der Deckungsimpuls stellt den und über einen Steuer-Flip-Flop 20 zugeführt wird. 3° obenerwähnten Befehl zur Freigabe der Ausgänge der Der Flip-Flop 20 hat einen Einstell-und einen Rück- Lesestaiion 24a, 24b zu den Speichern 30 bzw. 32 Stellausgang S bzw. R, die jeweils durch Signale von dar.

der Rechenanlage gesteuert werden, die den 1- bzw. Ein zweiter Ausgang der Taktgebercinrichtung 26

O-Eingangsklemmen zugeführt werden. ist mit einem Eingang einer Oder-Stufe 38, die zwei

Die Karten 14 werden an einer Lesestation 24 35 Eingänge besitzt, verbunden. Der zweite Eingang der vorbeigeführt, die beispielsweise zwei parallele Grup- Oder-Stufe 38 kann aus einem Taktimpuls von einer pen 24a, 24 b von optischen Abfühlelementen ent- ähnlichen Taktgebereinrichtung 84 einer Vorrichtung halten kann. Diebeiden Gruppen 24 a, 24 b enthalten zum Lochen oder Markieren von Karten, die noch jeweils achtzig Abfühlelemente zur Ablesung einer beschrieben werden wird, stammen. Der Ausgang der Datenzeile, und jede Gruppe kann als getrennte Lese- 4<> Oder-Stufe 38 wird einem Taktimpulsgenerator 40 station angesehen werden. Die Gruppen 24a, 24b der zugeführt, der beispielsweise ein Oszillator sein kann, Abfühlelemente haben voneinander einen Abstand der an eine angezapfte Verzögerungsleitung angevon einer Lochreihe und erlauben somit ein gleich- schlossen ist. Der Taktimpulsgenerator 40 liefert für zeitiges Ablesen von zwei benachbarten Datenzeilen jeden Taktgeberimpuls, der seinem Eingang von der der Karte 14. Die Ausgangssignale der zweiten 45 Oder-Stufe 38 zugeführt wird, N Serien (in diesem Gruppe 24 b von Abfühlelementen werden auf einen Falle also achtzig) von Taktgeberimpulsen CTl bis Steuerbefehl parallel in einen ß-Speicher 30 für N Bits CP 5.

über ein vieladriges Kabel 28 übertragen. Die Aus- Der Taktgeberimpuls CPl wird einem /V-Zeichen-

gangssignale der ersten Gruppe von Abfühlelementen Zähler 44 zugeführt, der beispielsweise ein Binärwerden ebenfalls auf Befehl gleichzeitig und parallel 5o zähler sein kann, der ein binäres Ausgangssignal zu einem Λ-Speicher 32 für N Bits über ein mehr- liefert. Der Zähler 44 erhält N Eingangsimpulse für adriges Kabel 34 übertragen. Die Speicher 30, 32 jede abgelesene Datenzeile und stellt sich nach Erkönnen /V-stufige Schieberegister sein. N ist dabei die reichen der Zahl N zurück. Der Ausgang des Zählers Anzahl von Spalten der Karte 14 und beträgt achtzig, 44 wird einer Entschlüsselungseinrichtung 46 zugewenn die in Fi g. 1 dargestellte Karte verwendet wird. 55 führt, deren Ausgang die Adressen für einen schnell Eine Taktgebereinrichtung 26 ist mit dem Kartei,- arbeitenden Speicher 50 bildet. Die Entschlüsselungstransportmechanismus 16 synchronisiert. Die Zeit- einrichtung 46 kann beispielsweise ein Dioden-Degebereinrichtung liefert eine Reihe von elektrischen codierer und der Schnellspeicher 50 eine Magnet-Impulsen (mindestens zwei), wenn eine Datenzeile an kernmatrix sein. Solche Hinrichtungen sind bekann der Gruppe 24α oder 24 b der Abfühlelemente vorbei- ⁶° und sollen daher nicht näher beschrieben werden, läuft. In Wirklichkeit werden für jede Karte 14 drei- Das binäre Ausgangssignal des N-Zeichen-Zähler

zehn Impulsserien erzeugt, zwölf Serien sind mit dem 44 wird außerdem einer Gruppe von Zuordnungs Ablesen der zwölf Datenzeilen der Karte durch die stufen 54 zugeführt, die auf die Binärzahl N anspre erste Gruppe 24a von Abfühlelementen synchroni- chen und bei CPS ein Ausgangssignal liefern, wem siert und die dreizehnte Serie ist mit dem Ablesen der 65 der Zähler 44 die Zahl N gezählt hat. Geeignet letzten Datenzeile der Karte durch die zweite Gruppe Schaltungen für Zuordnungsstufen sind bekannt 24 b der Wahrnehmungselemente synchronisiert. Die beispielsweise USA.-Patcntschrift 2 926 337). Di -/weite Lesestation 24 b und die dreizehnte Impuls- Ausgangsklemme der Zuordnungsstufe 54 ist mit der

Auslöseeingang einem M + 1 Zeilenzählers 56 ver- außerdem einer Gruppe von Kontrollstufen 74 zubunden, der beispielsweise als Ringzähler ausgebildet sammen mit dem zweiten bis M + 1 Ausgang der sein kann. Der Zähler 56 stellt sich nach M + 1 Zähl- Zeilenzähler 56 zugeführt, wie genauer in Fig. 4 erschrilten zurück, also in diesem Falle nach dreizehn läutert ist. Das einzige Ausgangssignal der Kontroll-Zählschritten. 5 stufen 74 wird zusammen mit dem seriellen Aus-' Die Takigeberimpulsc CP 2 werden der Vorschub- gangssignal des B-Speichers 30 einer Vergleichseinoder Verschicbcklemmc A des A-Speichers 32 züge- richtung 78 zugeführt. Die im B-Speichcr30 gespeiführt. um die Information von diesem zeitlich serien- chertc Information wird serienmäßig durch die Taktmäßig zu steuern. Der Ausgang des A -Speichers 32 geberimpulse CP3 vorgeschoben. Als drittes Einwird gleichzeitig einer Gruppe von M Eingangstor- iö gangssignal erhält die Vergleichseinrichtung 78 die schaltungen 60 zugeführt, die in Fig. 3 genauer dar- Taktgeberimpulse CP 4. Eine geeignete Vergleichsgestellt sind. Die ersten M Ausgänge des Zeilenzäh- einrichtung 78 ist in F i g. 5 genauer dargestellt. Die Fers 56 sind mit getrennten Eingangs-lJnd-Stufcn 60 Kontrollstufcn 74 und die Vergleichseinrichtung 78 J verbunden. Ein dritter Eingang für die Und-Stufen 60 prüfen die Richtigkeit der letzten vollständigen Da- f besteht aus dem »Lcsc-Ausgang« 20' von der 15 tenspalte, die im Schnellspeicher 50 gespeichert wor- j Klemme t des Steuer-Flip-Flops 20. Die Ausgänge den war. Zur weiteren Klarstellung ist die zweite j der Und-Stufen 60 sind über ein mehradriges Kabel Zeile der Daten der Karte in dem /!-Speicher 32 ge- j 62 mit entsprechenden Eingängen von Oder-Stufen speichert, wenn die erste Zeile der Kartendaten im j 64 verbunden. Bei jedem CP 2-Taktgeberimpuls wer- B-Speicher30 gespeichert ist. Während die zweite den zwei Zeichen, entsprechend einer Spalte der ao Datenzeile über die Oder-Stufen 64 und den Daten-Karte 14. von dem Schnellspcichcr 50 abgefragt und speicher 62 in den Schnellspeicher 50 übertragen j entsprechenden Oder-Stufen 64 zugeführt, die ge- wird, wird die erste Datenzeile, die schon im Schnell- j nauor in Fig. 3 dargestellt sind. speicher 50 gespeichert ist, durch die Verglcichsein- j Oder-Stufen sind bejkannt. sie besitzen einen Aus- richtung 78 mit dem Ausgang des B-Spcichers 30 j gang und zwei oder mehrere Eingänge; ein Ausgangs- 25 verglichen. _ j signal tritt immer dann auf. wenn sich einer oder Im B-Speicher 30 sind keine Daten gespeichert, j mehrere der Eingänge in einem bestimmten Zustand wenn die erste Datenzeile vom /4-Speicher 32 in den ; befinden. Und-SÜifen sind ebenfalls bekannt, sic be- Schnellspeicher 50 übertragen wird. Auch der sitzen einen Ausgang und zwei oder mehrere Ein- Schnellspeicher 50 enthält anfänglich keine Daten, gange und liefern dann und nur dann cfh Ausgangs- 30 Während der Übertragung der ersten Datenzeile von signal, wenn alle Eingänge erregt sind. der Karte 14 führt daher die Vergleichseinrichtung '

"Die Ausgangssignaic der Λί Oder-Stufen 64 wer- 74 eine Leerprüfung aus. Die Übertragung der ersten

den parallel als Eingangssignale einem Register 68 Datenzeile der Karte auf die richtigen Bitstellen des

zugeführt, der beispielsweise"eine Gruppe von Λ/ ge- Schnellspeichers 50 in nach den ersten achtzig Serien

trennten binären .Speicherstufen, wie Flip-Flops, ent- 35 der Impulse des Taktimpulsgenerators 40 beendet,

halten kann. Die Stufen des Registers 68 werden Die im Schnellspeicher 50 gespeicherte erste Daten- ;

durch den Taktgeberimpuls CP5 zurückgestellt. zeile von der Karte 14 wird dann durch nie Ver- |

Wie bereits erwähnt wurde, kann die Karte 14 gleichscinrichtung78 mit der ersten Datenzeile der i

zwölf Zeilen und achtzig Spalten enthalten, jede Karte verglichen, die in dem B-Speicher 30 gespei- :

Spalte kann zur Speicherung eines getrennten Zei- 40 chert ist. während die zweite Datenreihe von der ■

chens in Form einer Kombination von Löchern oder Karte gleichzeitig vom /!-Speicher 32 in den Schnell- j

Markierungen in den zwölf Speicherplätzen der speicher 50 übertragen wird. Dasselbe geschieht wäh- I

Spalte dienen. Der Schnellspeicher 50 der nicht dar- rend der Übertragung der folgenden Datenzeilen der |

{•ostollten Datenverarbeitungsanlage kann mit Daten Karle. Nachdem die Übertragung der zwölften, d. h. (

arbeiten, die die Form von Zeichen mit sechs oder 45 der letzten Datenzeile der Karte vollendet ist, wird

mehv Bit* besitzen, und der Speicher 50 kann so die zwölfte Datenreihe der Karte durch die zweite

organisiert sein, daß ein Zeichenpaar jeweils zur Gruppe 24b der Abfühlelemcnte abgefragt und auf

gleichen Zeit gespeichert oder abgefragt werden den ß-Speichcr übertragen. Der/!-Speicher 32 ist zu

kann. Jodes Paar zweier solcher Zeichen kann die in diesem Zeitpunkt frei. Die zwölfte Datenzeile, die

einer Spalte der Karte 14 enthaltene Information so schon auf den Schnellspeicher 50 übertragen worden

speichern. Angenommen, jedes Zeichen der Rechen- war. wird dann während der dreizehnten Serie von

nnlafe bestehe aus sieben Bits, und die zwei zusatz- achtzig Taktgeberimpulsen in der Vergleichscinrich-

liehcn Bits, jeweils eins für ein Zeichen eines Paares. tung78 mit dem serienmäßigen Ausgang des ß-Spei-

möjion für eine gerade ooer ungerade Parität der im chcrs 30 verglichen.

Speichor 50 gespeicherten Zeichen Verwendung fin- 55 Die im Schnellspeicher 50 gespeicherten Daten der

den. Die angesammelten Λ/ Datenbits vom Register Karte besitzen üblicherweise ein anderes Codeformat,

68 können parallel einem Paar von Paritütspenerato- ah in der Rechenanlage selbst verwendet wird. Am

ren 70 zugeführt werden, die die richtige Parität für zweckmüßigsten wird die Datenverarbeitungsanlage

jede Gruppe von Λί 2. d. Ii. sechs Datenhils des Spei- durch eine entsprechende Programmierung in die

chersSO liefern. Geeignete Paritätsccneratorcn sind 60 Inge gesetzt, diesen Code zu verarbeiten. Spezielle

bekannt, beispielsweise aus der l'SA.-Patcntschrift Codeumsetzer werden dadurch überflüssig, und der

2 Wo °."7. Die Ausgangssignale der Paritütsgenera- Aufwand, auch an Mechanik, wird dementsprechend

toron 70 und die Af Auscnngssignnle des Registers 68 kleiner, besonders, wenn mit verschiedenen Schlüs-

worden dem Schnellspeicher 50 zugeführt und in die- selschcmata für die Karten gearbeitet wird. In cnt-

sem in den ursprünglichen ZeichcnplUtzcn cntspre- 63 sprechender Weise kann auch der Ausgang der

eheml dem (7'4-Tiiktgebcrimpuls gespeichert. Der Datenverarbeitungsanlage durch eine entsprechende

Tnktiicbcrimpuls ΓΡ.1 steuert den Paritatsftcncrator. Programmierung dem jeweils verwendeten Karten-

Die Auspitnp^ignalc des Registers 68 werden code nngcpaßt werden, und die umgearbeiteten Hr-

₇ — 8

gebnisse können kurzzeitig in dem Schnellspeicher 50 £SffiÄ R» SA^

für die Übertragung gespeichert werden S ^-Speicher 32 herausgelesen sind.

Die vorliegende Einrichtung kann auch dazu die mabig * _der ^_{n Und}__Stufe 102b ist er-

nen, Daten von dem Sctadge^MjJ^ f^{er C} ^ ^ ^ _{der Uen Zeile aus}

Kartenlocher oder eine K?^rtenma*f/^UKtⁿäe_r dem/!-Speicher 32 herausgelesen werden

tung zu übertragen. In diesem Falle liefert^der dem λ ap _Und__Stufen102a bis 102 sind

SteSer-Flip-Flop 20 ein Steuersignal an der Null- J^^J^ Eingängen einer glichen Ausgangsklemme, das einer Gruppe,von-^gW AnzaM von Oder-Stufen 106a bis 106/ mit jeweils

torschaltungen 82 zugeführt wird. Am !-Ausgang ist Anzan _verbunden. _Die Oder-Stufen erhal-

dann kein Lesesignal vorholen. ^D^

schleusen 82 weiden außerdem die Abgänge des «a a J _{dem Schnellspeiche}r 50 über em

Datenspeichers 68 und die ersten M Ausgang Jes m-to ^ ^ _{Ausgangss gna d}er Zeilenzählers 56 zugeführt Die ™j£™2^ Sn Und-Stufe 102a ergänzt also beispielsweise so

CPl bis CF 5 werden durch den Taktimpulsgeneraor gk>i „seanEssienal vom Schnellspeicher 50. SmSsynclMDi-teniDgdmchdiiTntgdto^ >s ^_enn ^m^Sf S_nreihe aus dem Vstelligen

gesteuert, das von einer Taktgeberemnchtung 84 Wennι me zw _h ^_n ^ _{wird der Aus}.

ftammt, die synchron «^^^βί £*S zweiten Stufe 102* der zweiten Oder-Stufe

Markierungseinrichtung 86 lault Die Tauberem ga g zugeführt, um das m2-Ausgangssignal vom

richtung 84 liefert eben als einen De£ugmpute ^₁._{so m} g^.

an eine einreihigeAbfuhlstatio96 im Kartenlocher. Datenspeicher68 ist in Fig.3 als eine An-

Diese Abfühlstation kann eirJ ff ^eJ£™_d°_e zahl von bistabilen Flip-Flop-Stufen HOa bis 110/

zellen, wie oben beschrieben ^J* ^S¹'^ dargestellt. Jede dieser Flip-Flop-Stufen erhalt an

Ausgänge dieser Photozellen werden parallel dem g ^ _{Ausgangssignal einer ge}.

tf-stelligen B-Speicher 30 zugeführt. " Oder-Stufe 106a bis 106/. Der Taktgeber-

Der Ausgang «^.An««i|jonAalggM ß wird _a5 «J» _{wird dem Rückst}eHeingang R aller FUp-

als serienmäßiger Emgang «nem Λ(^^μ ^po^ P· _no/ jyj^ _{Die ersten} sechs

eher 88 zugeführt, der durch die Ta^ktgebe"rnpuise ™P^S _{UQ/ Uefern} ^_{6 Daten für die}

CP4 weitergeschaltet wird. Die Ausgangssi^ak des «g^gP^ _eines ^_4n, _{des erwähnten} Spei- SpeichersC werden^parallel einer_JgJ» ^^ ₃₀ cherzeichenpaares. Die Ausgänge der anderen sechs

verstärkern 92 zugeführt, die^/.ur Spe sungvonmcn _{3 opsl}i₀g bis HO/ liefern die Daten fur die

dargestellten Stanzspulen in «^J^gg^gSg JS. Stmbii des anderen Zeichens des Paares.

86 dienen. Ein dritter Ausgang der Z«^«™;™* ^_{6 zwm} Flip-Hop-Ausgänge sind mit dem Schnell-

tung84 wird dem ^S^?S&?££^£ Richer 50 und den Paritätsgeneratoren 70 ver-

C-Speichers88 ^geführt und J5^1U ^ f^r 35 bunden. Die Ausgänge der Paritätsgeneratoren70 zurück, nachdem ^eine _uP^at.^erre*5_p ^ge'f_, ν stellSee sind mit dem Schnellspeicher 50 verbunden und he-C-Speicher 88 kann **&*Z™™ J SS Sn das siebte Bit für jedes Zeichen des Paares. Die

Ausgangssignal der Taktgebereinnchtung 84 RontiSlstufen74 (Fig. 2) verbunden. Die Kontrollgegeben. «!„,!«Λ,ΐιΗΜ der Eineangstor- 45 stufen 74 sind in Fig. 4 in Blockform als eine An-Fig.3 zeigt em B|«*«d>d™w ^de'¹⁵Jg³^_6n. _{zahl von} Und-Stufen 114a bis 114/ mit eweils zwei schaltungen 60. ^attr^^ndf^ⁿ _A^_ch T_s Gestrichelte Eingängen dargestellt, die Anzahl entspricht der Anspeichers 78 die in Fig. "⁸AJlJSSK ShTdJJ Zeilen der Speicherkarte 10. Die Und-Stufer, Rechteck 100 dargestellt f.-^mlS?^tni. Π4β bis 114/ erhalten jeweils die Ausgänge vor tungen60 enthalten M Unä^^^iSaiie^10 50 getrennten Flip-FlopsHOa bis 11©/ des Datcnspei jeweils eine für jede der M j'f'¹J" ^d" ^^!„^ ⁵ ?_hers68. Der zweite bis dreizehnte (d. h. der M ♦ 1 Die zwölf Und-Stufen IWa Wi IW/«2J»*en^« cners «, _{Zdlcnzäh!ers} ^ _ist ^, _{den Und}._s,_ufer

zwölf Zeilen in der in Fig. 1 ^df^r8«^teUten £*J_n ^₄* _bf_s „₄; verbunden, so daß die erste Und

karte, d.h. ^„^"j^SuH^vu KS Stufe 114a ein Steuersignal vom C2-Ausgang de Stufe des AMtclligen ^,-Sp««¹*™³;.'¹I c_tuf_enio2a ss 2Mhlere56 erhält, wenn die zweite Datenreihe au

al» erster Eingang zugletch aHer^™? Und- tem N-stelligen ^-Speicher 32 herausgeschobe,

bis 102/ zugeführt. Der zv^te Eingang «« una AnordnunkHefert die Möglichkeit. di<

Stufen 1st der ΐ£^βΑχΊ'* £" ft ^Α _βΧ% S Reihe der Daten der Karte, die schon in

klemme 1 des Steuer-HlHion· W JJ^^,,,,. iSchnellspeichcr 50 gespeichert i«t, mit den Daten de

Ausgänge, in diesem Fallel 2 des M + l zeilen » Pj_he ^ ^ _{die |m N}^_|e||^_M| fl^pciche

zählersFe lind Ubc^r ^d" " ^^r^_nT_s„_f^iM_e bis 30 gespeichert sind, zu vergleichen. In entsprechen

jeweils getrennten. iUgchörij^wUnd-Swfenirae ms *u ι ρ« _die ^ _Und^_{(ufe n4/ e}i

102/ veibunden. ^« ^A.^usf ⁿ8^e _s5₀* ^bdes ZeileS- Steuersignal vom C3-Auegang des Zdlcnz»hler« *

j^Affl^^ ^4^dfinei5r^{lkdcrDatcnaus}*"^^Spck

iTartc abgefühlt wird. Nur^ VjJJJ₁ ¹S₁' ZcSunk« die Oalcn dcTzwcitcn Zdle der Karte un ^dh ΑΛΛίΚΒίΒΤΪΑ die Lcn werden HmM au» dem «-Speichvc i

9 10

die Vergleichseinrichtung 78 übergeführt. Nur eine bis CP S auslöst, jeweils eine Gruppe für jede Spalte

der Und-Stufen 114 a bis 11.4/ liefert zu einem be- der Karte 14. Der erste Taktgeberimpuls CP1 löst

stimmten Zeitpunkt ein Ausgangssignal. Die Aus- einen Zeichenzähler 44 aus, der die Adresse für den

gänge der Und-Stufen werden einer Oder-Stufe 118 Schneilspeicher 50 liefert. Das erste Paar von Zei-

über ein vieladriges Kabel 120 zugeführt. 5 chen im Schnellspeicher 50 wird beispielsweise adres-

Eine geeignete Vergleichseinrichtung 78 ist in siert, wenn der Zeichenzähler die Zahl 1 registriert. Blockform in Fig. 5 dargestellt. Der Ausgang der Der TaktgeberimpulsCP2 bringt dieses Zeichenpaar Oder-Stufe 118 in Fig. 4 wird einem Eingang einer aus dem Schnellspeicher 50 heraus und schiebt Und-Stufe 124 mit drei Eingängen zugeführt, außer- gleichzeitig die Daten im N-stelligen /!-Speicher 32 dem ist der Ausgang an eine Umkehrstufe 126 an- io um eine Stelle weiter. Dieses Zeichenpaar entspricht geschlossen. Der Ausgang der Umkehrstufe 126 ist der Kartenspalte, die das Datenbit enthält, das dann an einen Eingang einer zweiten Und-Stufe 128 mit aus dem N-stelligen /4-Speicher 32 herausgeschoben drei Eingängen angeschlossen. Der serienmäßige wird. M Eingangsschleusen 60 gewährleisten unter Ausgang des N-stelligen B-Speichers 30 wird direkt Steuerung des Zeilenzählers 56, daß das Ausgangseinem zweiten Eingang der zweiten Und-Stufe 128 15 bit vom A -Speicher 32 in die richtige Reihenlage die- und einer Umkehrstufe 130 zugeführt. Der Ausgang ses Zeichenpaares eingesetzt wird. Das ergänzte Zeidieser Umkehrstufe 130 ist mit einem zweiten Ein- chenpaar wird kurzzeitig im Register 68 gespeichert, gang der ersten Und-Stufe 124 verbunden. Den drit- Die Paritätsbits der Zeichen des Schnellspeichers 5© ten Eingängen der Und-Stufen 124, 128 wird der können gewünschtenfalls zu dem Block P im Daten-Taktgeberimpuls CP 4 zugeführt. Die Ausgänge der ao speicher 63 herausgebracht werden.
Und-Stufen 124,128 sind an eine Oder-Sfufe 132 mit Die Ausgangssignale des Registers 68 werden dem zwei Ausgängen angeschlossen, die anzeigt, daß bei Schnellspeicher 50 und den Paritätsgeneratoren 7ffi der Datenübertragung ein Fehler unterlaufen ist, zugeführt. Die Parität wird zum Zeitpunkt CP 3 herwenn an ihrem Ausgang ein Ausgangssignal er- gestellt. Das ergänzte Zeichenpaar und die entsprescheint. »5 chenden Paritätsbits werden auf ihren ursprüng-

F i g. 6 zeigt eine Funktionstabclle für die in liehen Plätzen im Schnellspeicher 50 unter Steuerung F i g. 5 dargestellte Vergleichseimichtung. Die Und- durch den Taktgeberimpuls CP 4 gespeichert. Der Stufe 124 liefert nur dann ein Ausgangssignal, wenn Taktgeberimpuls CP5 löscht das Register 68.
an allen ihren Eingängen geeignete Eingangssignale Das zweite Paar von Zeichen, entsprechend der anliegen. Dieser Zustand tritt beim Auftreten des 30 zweiten Spalte der Karte 14 wird durch die nächste Taktgeberimpulses CP 4 nur dann ein, wenn der Gruppe von Taktgeberimpulsen CPl bis CP 5 aus Ausgang von der Oder-Stufe 118 hoch ist, was einer dem Schnellspeicher 50 herausgelesen und ergänzt, binären Eins entspricht und der Ausgang vom wenn eine Ergänzung durch das nächste Ausgangsbit B-Speicher 30 niedrig ist, entsprechend einer binären des /V-stelligen A -Speichers 32 erforderlich ist. Die-Null. Der Ausgang der zweiten Und-Stufe 128 ist bei 35 ses Verfahren wird so lange durchgeführt, bis die ge- CP 4 hoch, nur wenn der Ausgang des B-Speichers samte erste Datenzeile der Karte 14 vom A -Speichel 30 hoch ist, entsprechend einer binären Eins, und 32 in den Schnellspeicher übertragen ist. Die der Ausgang der Oder-Stufe 118 niedrig ist, entspre- Übertragung der ganzen ersten Zeile der Karte chend einer binären Null. Es ist also ersichtlich, daß ist nach der achtzigsten Gruppe von Taktgeberdie Oder-Stufe 132 immer dann ein Fehlersignal Ue- 40 impulsen vom Taktgeber 40 vollendet. Der Zeichenfert, wenn zwischen den Eingangssignalen der zähler 44 wird dann automatisch zurückgestellt Vergleichseinrichtung 78 keine Übereinstimmung und der Zeilenzähler wird auf die Zahl zwei weiterherrscht, geschaltet.

Die in F i g. 2 dargestellte Einrichtung kann in Die zweite Zeile der Daten der Karte befindet siel

zwei verschiedener Weisen betrieben werden. Die 45 dann in der Lage, die eine Abfühlung durch die ersK

erste Möglichkeit besteht darin, daß die gespeicherte Lesestation 24a erlaubt. Gleichzeitig wird die erst«

Information von einer Karte 14 abgefragt und in den Zeile der Karte 14 durch die zweite Lesestation 24/

Schneilspeicher 50 übertragen wird. Die zweite abgefühlt. Der nächste Deckungsimpuls steuert dit

Möglichkeit besteht darin, die Information aus dem Zuführung der Daten der ersten und zweiten Zeil·

Schneilspeicher 50 mittels einer Locheinrichtung 86 50 der Karte zu den Speichern 32 bzw. 30. Die zweiti

auf eine Karte zu übertragen. Datenzeile, die nun im /V-stelligen ^-Speicher 32 ge

Zuerst soll die Übertragung der Information von speichert ist, wird in die Speicherposition der Bit

der Karte auf den Schneilspeicher betrachtet werden. der zweiten »Spalte« des Schnellspeichers 50 einge

Der Arbeitszyklus beginnt, wenn dem Transport- setzt unter Leitung der M Eingangsschleusen 61

mechanismus 16 der Befehl zum Lesen erteilt wird. 55 während der nächsten achtzig Gruppen von Takt

Eine Karteikarte 16 wird dann an der ersten Lese- geherimpulsen. Gleichzeitig wird die erste Datenzeil

station 24 α vorbeigeführt. Ein erster Deckungsimpuls des Schnellspeichers 50 durch den Komparator?!

von der Taktgebercinrichtung 26 gibt die Ausgänge mit dem Inhalt des /V-stelligen B-Speichers 30 ver

der ersten I .escalation 24« frei, wenn die erste Zeile glichen. Die Kontrollstufen 74 leiten unter Steuerun der auf dur Karte 14 gespeicherten Daten abgefragt βο des Zeilcn/ählers 56 die Bits der ersten Datenzeil

wird, und die Daten der ersten Zeile werden parallel des Schnellspcichers zu dieser Zeit zu der Vergleichs

auf den /V-stelligen A -Speicher 32 übertragen. Diese einrichtung 78.

Du te η sollen in die erste »Spalte« des Schnellspci- Die Maschine arbeitet in der beschriebenen Weis

chers50 übertragen werden. Zu diesem Zeitpunkt weiter, bis die Übertragung der letzten Datenzeil

ist der /V-stdlific W-Spcicheir 30 frei. 6s der Karte 14 in den Schnellspeicher 50 beendet is

Auf den DeckungHimpuls vom Taktimpulsgeneru- Die lct/tc Datenzeile der Karte 14 befindet sich dan

lor 26 folgt ein Impuls im den Haupttaktgeber 40, in einer Lage, in der sie an der zweiten Lescstatio

der iicht/ίμ Ciruppen von TaktgeberimpulsenCPI 24/) abgetastet werden kann. An der ersten Lese

Claims (3)

station 24 α werden zu diesem Zeitpunkt keine Daten abgelesen. Die Ausgangssignale der zweiten Lesestation 24 b werden parallel in den /V-stelligen B-Speicher 30 durch den nächsten Deckungsimpuls eingeschrieben. Diese Daten werden während der nächsten achtzig Gruppen von Taktgebe rimpulsen mit den bereits übertragenen Daten der letzten Datenreihe des Schnellspeichers 50 verglichen. Zu diesem Zeitpunkt findet jedoch kein Ergänzen der Daten des Schnellspeichers 50 statt, da die Und-Stufen 102a bis 102/ nicht erregt sind. Die Kontrollstufen 74, die Vergleichseinrichtung 78, der /V-stellige B-Speicher 30 und die zweite Lesestation 24 b können natürlich entfallen, wenn auf eine Kontrolle der Richtigkeit der übertragenden Daten verzichtet werden soll. Die im Schnellspeicher 50 gespeicherten vollständigen Daten der Karte können durch eine Programmierung der Datenverarbeitungsanlage umcodiert werden, um in der Anlage verarbeitet werden zu können. In entsprechender Weise kann der Ausgang der Datenverarbeitungsanlage durch eine entsprechende Programmierung umgewandelt und im Kartencodeformat oder -schlüssel in den Schnellspeicher iiO eingeschrieben werden, um dann auf eine Karte herausgelesen zu werden. Wenn die Einrichtung in umgekehrter Weise arbeitet, d. h., wenn die Daten auf Karten übertragen werden sollen, wird der Betrieb durch einen Lochungsbefehl vom Steuer-Flip-Flop 20 eingeleitet. Die Kartentransporteinrichtung 16, die Taktgebereinrichtung 26, die Lesestationen 24 und die Eingangstorschaltungen 60 sind außer Betrieb, da der Steuer-Flip-Flop20 an sie keinen Ablesebefehl lie-, fert. Eine Taktgebereinrichtung 84 in der Kartenlocheinrichtung liefert jedoch eine Serie von Steuerimpulsen für jede Datenzeile, die in der Karte gelocht wird. Ein Taktgeberimpuls wird durch die Oder-Stufe 38 im Taktimpulsgenerator 40 zu dessen Auslösung zugeführt. Der Taktimpulsgenerator 40 liefert achtzig Gruppen von Taktgeberimpulsen CPl bis CP S für jeden Auslöseimpuls. Der Taktgeberimpuls CP1 löst den Zeichenzähler 44 wie im vorher beschriebenen Falle aus, und das Ausgangssignal des Zeichenzählers 44 wird zur Adressierung des Schnellspeichers 50 entschlüsselt. Jeder Taktgeberimpuls CP 2 bringt ein verschiedenes Paar von Zeichen aus dem Schnellspeicher 50 in das Register 68. Die Ausgangssignale des Datenspeichers werden einzeln einer gleichen Anzahl von Ausgangstorschaltungen 82 zugeführt, die Und-Stufen mit drei Eingängen enthalten können, die eine einzige Oder-Stufe speist. Der Zeilenzähler 56 liefert ein Freigabesignal an die Und-Stufe, die der abgelesenen Datenreihe entspricht. Der einzige Ausgang der Ausgangstorschaltung 82 ist als Serieneingang mit dem /V-stelligen C-Speicher 88 verbunden. Die Information im C-Speicher 88 wird von jedem CP4-Taktgeberimpuls um eine Stelle weitergeschoben. Nachdem N, d.h. achtzig Bits in den C-Speicher 88 eingeschrieben worden sind, wird ein Steuerimpuls einer Gruppe von N Lochungsverstarkern 92 zugeführt, wobei die Ausgange des N-stelligen C-Speichers 88 nn die Stonzeinrichtnnp 92 geschaltet werden. Diese Ausgangssignale können beispielsweise Stanzspulen In bekannter Weise steuern. Nach dem Stanzen wird der C-Speicher 88 vor dem Ablesen der nächsten Datenzeile nus dem Schnellspeicher 50 durch einen Steuerimpuls von der Taktgebereinrichtung 64 gelöscht. Die Datenreihe der Karte wird unmittelbar nach der Lochung durch eine Lesestation 96 abgefühlt. Der nächste Deckungsimpuls überträgt die Ausgangssignale der Lesestation 96 parallel in den A/-stelligcn .B-Speicher 30, bevor die nächste Datenzeile aus dem ■Schnellspeicher 50 abgefragt wird. Während die zweite Datenzeile vom Schnellspeicher 50 herausgelesen wird, wird die erste Datenzeile in diesem mit dem Inhalt des /V-stelligen B-Speichers 30 durch die Vergleichseinrichtung 78 verglichen. Die Datenübertragungseinrichtung ist in Verbindung mit einer Kartenbehandlungsmaschine beschrieben worden, die für Karten mit achzig Spalten und zwölf Reihen bestimmt sind. Man kann natürlich auch Karten anderer Größe verwenden, ohne den Rahmen der Erfindung zu überschreiten. Wenn man andere Karten verwendet, kann es natürlich nötig ao werden, die Kapazität der verschiedenen Zähler, Speicher usw. entsprechend zu ändern. Es können auch andere Speichermedien als Karten bei der Ausübung der Erfindung Verwendung finden. a5 Patentansprüche:

1. Einrichtung zum Umspeichern von Zeichen, deren Bits spaltenweise in einem M Zeilen und /V Spalten von Bitspeicherplätzen enthaltenden ersten Speicher gespeichert sind, in einen nur zeilenweise zugreifbaren zweiten Speicher mit in mindestens N Zeilen und M Spalten angeordneten Bitspeicherplätzen, in denen die Zeichen zeilenweise gespeichert sind, mit einer Lesevorrichtung zum zeilenweisen Lesen der Speicherstellen des ersten Speichers und mit einem Pufferspeicher zur Speicherung der jeweils aus einer Zeile des ersten Speichers parallel herausgelesenen Bits, gekennzeichnet durch eine Lese- und Rückspeicherschaltung zum parallelen Übertragen der Bits jeweils einer Zeile des zweiten Speichers (50) in ein M-stufiges Register (68] und zum Rückspeichern des Inhaltes dieses Registers in die vorher gelesene Zeile des zweiter Speichers, ein Schaltnetz (60, 64) zum bitserieller Übertragen des Inhalts des Pufferspeichers (32] in die der gelesenen Zeile des ersten Speicher; (14) entsprechende Stufe des Registers (68), unc eine Taktgeberschaltung (40), die die Ubertra gung eines Bits aus dem Pufferspeicher (32) ir das Register (68) veranlaßt, wenn im Register dii Bits aus derjenigen Zeile des zweiten Speicher: (50) gespeichert sind, die der Spalte des erstei Speichers (14), aus der das betreffende Bi

SS stammt, entspricht.

2. Einrichtung nach Anspruch 1, dadurch ge kennzeichnet, daß das Pufferregister (32) ein N stufiges Schieberegister ist.

3. Einrichtung nach Anspruch 1 oder 2, da durch gekennzeichnet, daß die Vorrichtung (24 zum zeilenweisen Lesen der Speicherplätze (Ii des ersten Speichers (14) zwei aufeinanderfol gende Zeilen des ersten Speichers gleichzeitig / lesen gestattet und mit einem zweiten Puff01 speicher (30) zum parallelen Speicher der Bits ai der zweiten gelesenen Zeile gekoppelt ist und du der zweite Pufferspeicher (30) sowie das Regist« (68) mit einer Vergleichsstufc (78) zum bitserie

1*

It*

Λ. ,

iQji Verglelülv/ijes Inhftlis^e .»weiten,Pi

speicher? mit dsp im; YWMfft >ä#f'WUW^UW ' < ^ί( ' " '

der _cQ.nt?p'r9standeii StijfQ-·$1ρ* Rqgisfer^ Wi) ,■■' ■ '' >ί

$!ts geHqppelt ist, , ., a . ·.

Hierzu 1 Blau Zelchnwigen