DE1296181B - Decodierer fuer Puls-Code-Modulationsanlagen - Google Patents
Decodierer fuer Puls-Code-ModulationsanlagenInfo
- Publication number
- DE1296181B DE1296181B DEA57229A DEA0057229A DE1296181B DE 1296181 B DE1296181 B DE 1296181B DE A57229 A DEA57229 A DE A57229A DE A0057229 A DEA0057229 A DE A0057229A DE 1296181 B DE1296181 B DE 1296181B
- Authority
- DE
- Germany
- Prior art keywords
- counting
- amplitude
- counter
- logic circuit
- segment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/742—Simultaneous conversion using current sources as quantisation value generators
- H03M1/745—Simultaneous conversion using current sources as quantisation value generators with weighted currents
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
1 2
Die vorliegende Erfindung betrifft einen Decodierer Zählstufe mehr aufweist als für die Decodierung der
in Puls-Code-Modulationsanlagen mit an einer stück- in ρ Stellen dargestellten Amplitudenwerte notwendig
weise linear zusammengesetzten Kennlinie vorgenom- ist, und wenn die logische Schaltung bei Erkennen
menen Kompandierung, bei dem vom übertragenen dieses Segments für die ersten in den ρ Stellen darrt-stelligen
Codewert m Stellen die Segmente und 5 gestellten Amplitudenstufen in die zusätzliche Zähl-
p Stellen den Amplitudenwert darstellen. stufe eine logische 0 und für die zweiten in den
Für die Puls-Code-Modulationsanlagen (PCM-An- ρ Stellen dargestellten Amplitudenstufen und für alle
lagen) liegt es nahe, die Codierung und die Decodie- nachfolgenden Segmente eine logische L einschreibt,
rung mit einem gleichartigen Verfahren vorzunehmen, Vorteilhaft ist es auch, wenn für mehrere in einen
so wird beispielsweise bei Verwendung einer Codie- io Abschnitt zusammengefaßte Segmente jeweils ein
rung nach der Zählmethode auch die Decodierung Stromkreis in der Stromquelle vorgesehen ist und die
nach der Zählmethode ausgeführt. Bei der Codierung Segmentschaltung innerhalb eines Abschnitts durch
nach der Zählmethode wird das zu übertragende Umschalten der Zählgeschwindigkeit erfolgt.
Signal bekanntlich komprimiert, damit die hohe An- Vorteilhaft ist es dabei, wenn die Umschaltung der
Signal bekanntlich komprimiert, damit die hohe An- Vorteilhaft ist es dabei, wenn die Umschaltung der
zahl von Amplitudenstufen in der zur Verfügung 15 Zählgeschwindigkeit durch die logische Schaltung bestehenden
Zeit mit einer möglichst tiefen Zähl- wirkt ist.
frequenz auszählbar ist. Aus verschiedenen Gründen An Hand der Zeichnung wird nachfolgend die Erwurde
die Kompression an einer Kennlinie vorge- findung in einem Ausführungsbeispiel mit einem
nommen, die segmentweise linear zusammengesetzt 13segmentigen Binärcode näher erläutert. Dabei zeigt
ist. Die Codierung muß daher auf eine Weise erfol- 20 F i g. 1 eine Kompressor-Kennlinie,
gen, bei der im Codewort eine Adresse enthalten ist, F i g. 2 ein Blockschema eines Decodierers,
gen, bei der im Codewort eine Adresse enthalten ist, F i g. 2 ein Blockschema eines Decodierers,
die im Decodierer erkennbar ist und, durch logische Fig. 3 ein Code-Schema eines 13segmentigen
Mittel ausgewertet, die richtige Zuordnung eines Binärcodes.
Segments der Kompander-Kennlinie gestattet. Es ist Die Kompressor-Kennlinie in Fig. 1 läßt die
üblich, bei einem Codewort für einen gefalteten Code 25 sieben Segmente A bis G erkennen. Auf der rechten
mit acht Bits das achte Bit als Vorzeichenanzeige zu Seite ist die Anzahl Zählschritte mit ihrer zugeordverwenden.
Die übrigen sieben Bits gestatten die neten Wertigkeit angegeben. Die Beschriftung ist da-Übertragung
von 27 = 128 Informationen in jeder bei so auszulegen, daß beispielsweise im Segment D
Polarität. Davon können beispielsweise die ersten 16 Zählschritte mit je einer Wertigkeit von 8 entvier
Bits für 16 Informationen über die Amplituden- 30 halten sind.
höhe und die Bits fünf, sechs und sieben für acht Im Decodierer muß diese Kennlinie als Komander-
Adressen verwendet werden. Heute wird vielfach die kennlinie verwendet werden. Es ist somit notwendig,
Kompressorkennlinie aus 13 Segmenten zusammen- auf Grund einer Adresse das betreffende Segment der
gesetzt, was bei einem gefalteten Code sieben Seg- Kennlinie aufzufinden und die Amplitude durch die
mente für eine Polarität ergibt. Ferner wird im Seg- 35 codierte Anzahl Schritte aufzubauen,
ment für die Amplitudenstufen 0 bis 31 die Kenn- Das Blockschema in Fig. 2 zeigt einen Weg, um
ment für die Amplitudenstufen 0 bis 31 die Kenn- Das Blockschema in Fig. 2 zeigt einen Weg, um
linie nicht geknickt, so daß alle diese 32 Stufen die Decodierung in dieser Weise auszuführen: Das
gleichgewichtig ausgezählt werden. Indem die vier PCM-Signal wird über eine Leitung 11 einem 8stelliersten
Bits nur eine eindeutige Zuordnung von gen Schieberegister Sch zugeleitet, an das der Schiebe-16
Amplitudenstufen gestatten, muß in diesem Seg- 40 takt aus einer Impulszentrale IZ über eine Leitung 12
ment die Zählung mit fünf Bits durchgeführt werden. gegeben wird. Jede dieser acht Stellen 1 bis 8 weist
Dies muß in der logischen Auswertung berücksichtigt einen Ausgang auf, mit dem der Zustand der bewerden.
treffenden Stelle angezeigt wird. Diese Ausgänge
Die Erfindung bezweckt die Schaffung eines De- sind je mit einem Eingang eines UND-Tores Ul bis
codierers, der mit der Zählmethode arbeitet und mit 45 U 8 verbunden. Die anderen Eingänge dieser UND-der
oben beschriebenen Aufteilung des Codewortes Tore Ul bis t/8 sind über eine Leitung 13 auf einen
die Segmente der Kompanderkennlinie festlegt, um Ausgang einer Impulszentrale/Z geführt. Die Ausdamit
die Zählfrequenz klein zu halten. gänge der UND-Tore t/l bis U4 wirken auf vier
Erfindungsgemäß wird dies dadurch erreicht, daß Zählstufen eines fünfstufigen Zählers Z und die Auszur
Speicherung des empfangenen Codewortes ein 50 gänge der UND-Tore US bis U8 auf eine logische
«-stelliges Schieberegister vorgesehen ist, von dem Schaltung LS. Die logische Schaltung LS weist drei
m Speicherelemente mit einer logischen Schaltung Ausgänge auf, von denen der eine mit einer Leitung
und ρ Speicherelemente einzeln mit den Ziffernstellen 20 auf die fünfte Stufe des Zählers Z einwirkt, ein
eines p-stelligen elektronischen Impulszählers ver- zweiter über eine Leitung 14 mit einer Stromquelle
bunden sind und der Zähler zur Auszählung des 55 SQ und der dritte über eine Leitung 21 mit einem
in den ρ Speicherelementen gespeicherten Wortes Umschalter S 2 in Verbindung steht. Der Zähler Z
eingerichtet ist und mit einer durch den Zähler selbst erhält über eine Leitung 15 Impulse aus der Impulsfür
die Dauer des Zählvorganges leitend geschalteten zentrale IZ. Die Ausgänge der fünf Zählstellen des
Torschaltung in Verbindung steht, daß ferner ein Zählers Z sind über Umkehrschaltungen in einem
über die Torschaltung mit durch die logische Schal- 60 UND-Tor U 9 zusammengefaßt, dessen Ausgang
tung ausschaltbaren Stromquellen verschiedener über eine Leitung 16 mit der Stromquelle SQ und
Stromstärken verbundenes Stromspeicherelement vor- über eine Leitung 22 mit der Impulszentrale/Z verhanden
ist und daß die Ladung des Stromspeicher- bunden ist.
elements die Amplitude des übertragenen Code- Der Impulszentrale/Z werden über eine Leitung
Wortes ist. 65 19 die Synchronisationssignale der PCM-Anlage zu-
In Weiterbildung der Erfindung ist es vorteilhaft, geleitet. Über eine Leitung 17 werden Impulse auf
wenn für die Auszählung der Amplitudenstufen im die Stromquelle SQ und über eine Leitung 18 auf
nichtkomprimierten Segment der Impulszähler Z eine einen Steuereingang eines Kurzschlußschalters 51 ge-
io
führt. Ausgangsseitig von der Stromquelle ist ein Kondensator C angeschlossen, der mit dem Kurzschlußschalter
51 überbrückt ist. Die beiden Anschlüsse des Kondensators C sind mit einem Operationsverstärker
OV verbunden, der mit zwei Ausgangen für positive und negative Polarität versehen
ist. Diese Ausgänge sind mit dem Umschalter S 2 wahlweise mit einer Anschlußklemme PAM zur Abnahme
eines impulsamplitudenmodulierten Signals verbindbar.
Die Arbeitsweise des Decodierers nach Fig. 2 wird unter Zuhilfenahme des Code-Schemas in
F i g. 3 beschrieben.
Das Schieberegister Sch erhält über die Leitung 11 das regenerierte unipolare PCM-Signal. Die Ein-Schreibung
erfolgt mit Hilfe von Schiebetaktimpulsen aus der Impulszentrale IZ über die Leitung 12. Nach
der vollständigen Einschreibung des Code-Wortes werden die UND-Tore i71 bis 178 mit Impulsen aus
der Impulszentrale IZ über die Leitung 13 leitend ge- ao schaltet. Der Inhalt des Schieberegisters wird in die
logische Schaltung LS und in den Zähler Z eingegeben. Der Zähler Z ist dabei derart aufgebaut, daß
er von einem beliebigen Zählerstand aus rückwärts bis zur Stellung 00 ... 0 zählen kann. Die logische
Schaltung arbeitet nach der nachstehenden Wahrheitstabelle.
7 | Bit Nr. 6 |
5 | Segment |
0 | 0 | 0 | Al |
0 | 0 | L | A2 |
0 | L | 0 | B |
0 | L | L | C |
L | 0 | 0 | D |
L | 0 | L | E |
L | L | 0 | F |
L | L | L | G |
35
40
Das Segments muß in zwei halbe Segmente Al
und A 2 unterteilt werden, da mit vier Bits nur 16 Amplitudenstufen zählbar sind, das Segment A
aber deren 31 aufweist. Diese Unterteilung geschieht mit der fünften Stelle des Zählers Z, in die über die
Leitung 20 von der logischen Schaltung LS für das Halbsegment A1 eine logische 0 und für das Halbsegment
A 2 und alle folgenden Segmente eine logische L eingeschrieben wird.
Über die Leitung 14 wird die Segmentinformation (Adresse) der Stromquelle SQ zugeleitet. Diese
Stromquelle besitzt entsprechend der Anzahl Segmente sieben Kreise, die verschiedene Stromstärken
führen. Über die Leitung 17 erteilt die Impulszentrale IZ den Befehl, durch den der mit der logischen
Schaltung LS ausgewählten Kreis in der Stromquelle SQ an den Ausgang angeschlossen wird. Damit wird
der Kondensator C geladen. Gleichzeitig werden dem Zähler Z über die Leitung 15 Zählimpulse abgegeben.
Der Zahler Z zählt nun rückwärts bis zur Stellung 0 0 0 0 0. Diese Stellung wird über das UND-Tor Ü9
und weiter über die Leitung 16 der Stromquelle SQ und über die Leitung 22 der Impulszentrale/Z mitgeteilt.
Dadurch wird der Ladestromkreis des Kondensators C unterbrochen, und es werden alle weiteren
Zählimpulse unterdrückt. Die Spannung über dem Kondensator C gelangt über den Operationsverstärker
OV und über den durch die Vorzeichenindikation aus der logischen Schaltung LS über die
Leitung 21 gestellten Umschalter 52 auf den Ausgang PAM, wo nun die wahre Amplitude abrufbereit
ist. Sobald dieser Amplitudenwert abgefragt worden ist, wird der Kondensator C mit Hilfe des Kurzschlußschalters
51 entladen und für den nächsten Decodiervorgang vorbereitet.
Wird gemäß diesem Beispiel vorgegangen und in jedem Segment eine eigene Stromstärke auf den Kondensator
C gegeben, so muß der Zähler höchstens von der Zahl 31 rückwärts auf Null zählen, die Zählfrequenz
kommt damit bei 24 Kanälen je System unter 10 MHz zu liegen. Die Impulszentrale IZ wird
einfacher, und damit werden auch an die Bauelemente des Zählers Z geringere Anforderungen gestellt.
Dafür wird die Stromquelle SQ aufwendiger, da sie sieben verschiedene Stromkreise beinhalten
muß.
In einer anderen Lösung könnte daneben vorgesehen werden, daß mehrere Segmente zu einem Abschnitt
zusammengefaßt würden, wobei für jeden Abschnitt ein Stromkreis in der Stromquelle SQ vorzusehen
wäre. Die logische Schaltung LS müßte dann neben der Auswahl des Stromkreises noch die Umschaltung
der Zählgeschwindigkeit vornehmen.
In dieser Beschreibung wurde ein Ausführungsbeispiel angegeben, bei dem der Zähler Z von der direkt
eingespeicherten Zahl rückwärts auf Null zählt. Ebensogut könnte ein Zähler Z vorgesehen sein, in
den das übertragene Signal invertiert eingeschrieben würde und der dann vorwärts bis zur Stellung 11111
zählen müßte. Die fünfte Stelle des Zählers zur Unterscheidung der beiden Halbsegmente A1 und
A 2 müßte dann ebenfalls mit einem invertierten Signal
beaufschlagt werden.
Selbstverständlich wäre neben einem 8stelligen Code auch die Verwendung von anderen Code, z. B.
einem 7stelligen Code, möglich.
Claims (4)
1. Decodierer in Puls-Code-Modulationsanlagen mit an einer stückweise linear zusammengesetzten
Kennlinie vorgenommenen Kompandierung, bei dem vom übertragenen n-stelligen Codewort
m Stellen die Segmente und ρ Stellen den Amplitudenwert darstellen, dadurch gekennzeichnet,
daß zur Speicherung des empfangenen Codewortes ein n-stelliges Schieberegister
{Sch) vorgesehen ist, von dem m Speicherelemente (5 bis 8) mit einer logischen Schaltung
(LS) und ρ Speicherelemente (1 bis 4) einzeln mit
den Ziffernstellen eines p-stelligen elektronischen Impulszählers (Z) verbunden sind und der Zähler
(Z) zur Auszählung des in den ρ Speicherelementen gespeicherten Wertes eingerichtet ist und mit
einer durch den Zähler (Z) selbst für die Dauer des Zählvorgangs leitend geschalteten Torschaltung
(U9) in Verbindung steht, daß ferner ein über die Torschaltung (U 9) mit durch die logische
Schaltung (LS) anschaltbaren Stromquellen (SQ) verschiedener Stromstärken verbundenes
Stromspeicherelement (C) vorhanden ist und daß die Ladung des Stromspeicherelements (C) die
Amplitude des übertragenden Codewortes ist.
2. Decodierer nach Anspruch 1, dadurch gekennzeichnet, daß für die Auszählung der Am-
plitudenstufen im nichtkomprimierten Segment
der Impulszähler (Z) eine Zählstufe (5) mehr aufweist, als für die Decodierung der in ρ Stellen
dargestellten Amplitudenwerte notwendig ist, und daß die logische Schaltung (LS) bei Erkennen
dieses Segments (A) für die ersten in den ρ Stellen dargestellten Amplitudenstufen (^41) in die zusätzliche
Zählstufe (5) eine logische 0 und für die zweiten in den ρ Stellen dargestellten Amplitudenstufen
(A 2) und für alle nachfolgenden Segmente (B bis G) eine logische L einschreibt.
3. Decodierer nach Anspruch 1, dadurch gekennzeichnet, daß für mehrere in einen Abschnitt
zusammengefaßte Segmente jeweils ein Stromkreis in der Stromquelle vorgesehen ist und die
Segmentschaltung innerhalb eines Abschnitts durch Umschalten der Zählgeschwindigkeit erfolgt.
4. Decodierer nach Anspruch 3, dadurch gekennzeichnet, daß die Umschaltung der Zählgeschwindigkeit
durch die logische Schaltung (LS) bewirkt ist.
Hierzu 1 Blatt Zeichnungen
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CH558667A CH455876A (de) | 1967-04-19 | 1967-04-19 | Decodierer für Puls-Code-Modulationsanlagen |
Publications (1)
Publication Number | Publication Date |
---|---|
DE1296181B true DE1296181B (de) | 1969-05-29 |
Family
ID=4296049
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DEA57229A Pending DE1296181B (de) | 1967-04-19 | 1967-10-30 | Decodierer fuer Puls-Code-Modulationsanlagen |
Country Status (4)
Country | Link |
---|---|
CH (1) | CH455876A (de) |
DE (1) | DE1296181B (de) |
FR (1) | FR1567361A (de) |
NL (1) | NL142033B (de) |
-
1967
- 1967-04-19 CH CH558667A patent/CH455876A/de unknown
- 1967-10-30 DE DEA57229A patent/DE1296181B/de active Pending
-
1968
- 1968-03-27 NL NL686804294A patent/NL142033B/xx unknown
- 1968-04-18 FR FR1567361D patent/FR1567361A/fr not_active Expired
Non-Patent Citations (1)
Title |
---|
None * |
Also Published As
Publication number | Publication date |
---|---|
CH455876A (de) | 1968-05-15 |
FR1567361A (de) | 1969-05-16 |
NL6804294A (de) | 1968-10-21 |
NL142033B (nl) | 1974-04-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0253950B1 (de) | Monolithisch integrierter Digital/Analog-Wandler | |
DE2333299C3 (de) | Schaltungsanordnung zur Umsetzung von Analog-Signalen in PCM-Signale und von PCM-Signalen in Analog-Signale | |
DE2451983A1 (de) | Digital-/analogwandler | |
DE3149494C2 (de) | ||
EP0029490B1 (de) | Verfahren zur Umwandlung von linear codierten digitalen Signalen in nicht linear codierte digitale Signale gemäss einer dem A-Gesetz oder dem My-Gesetz gehorchenden Mehrfachsegmentkennlinie | |
DE2202110B2 (de) | Einrichtung zum Überwachen einer Anzahl von Meldestellen | |
EP0019821B1 (de) | Verfahren und Anordnung zur Übertragung einer Binärfolge | |
DE1234054B (de) | Byte-Umsetzer | |
DE1965398B2 (de) | Schaltungsanordnung für ein Leuchtwechselzahlenfeld | |
DE1296181B (de) | Decodierer fuer Puls-Code-Modulationsanlagen | |
DE2337132C3 (de) | Schaltungsanordnung zur Anzeige der Überschreitung wenigstens eines Grenzwertes durch ein digitales, binär codiertes Meßsignal | |
DE2703570C2 (de) | ||
DE1170466B (de) | Verfahren zum Betrieb von Mehrdekaden-Zaehlern und Vorrichtung zur Ausuebung des Verfahrens | |
DE1524513A1 (de) | Anzeigesystem | |
DE3104528C2 (de) | Verfahren zur Umwandlung linear codierter PCM-Worte in nichtlinear codierte PCM-Worte und umgekehrt | |
DE2119387C3 (de) | Schaltungsanordnung zur adressenabhängigen Ausgabe von Meldungen in Einrichtungen der Fernwirktechnik | |
DE2840555A1 (de) | Schaltungsanordnung zur messung der periodendauer einer impulsfolge, deren verwendung und schaltungsanordnung nach dieser verwendung | |
DE1233009B (de) | Reversierbare Zaehlschaltung | |
DE2361105C3 (de) | Impuls-Generator | |
DE2057903A1 (de) | Impulsfrequenzteiler | |
DE2309532C3 (de) | Digital/Analog-Wandler | |
DE1524263B2 (de) | Schaltung zum pruefen eines binaerzaehlers | |
DE2446244C2 (de) | Schaltungsanordnung zum Einschreiben bzw. Auslesen von Informationen | |
EP0045075A1 (de) | Verfahren zur Umwandlung von linear codierten digitalen Signalen in nichtlinear codierte digitale Signale gemäss einer dem A-Gesetz gehorchenden Mehrfachsegmentkennlinie | |
DE2207094B2 (de) | Logische Schaltungsanordnung insbesondere für die Steuerung von automatischen Fertigungseinrichtungen |