DE1248167B - Verfahren zur Herstellung eines Halbleiterbauelements durch Einlegieren einer Elektrode in einen Halbleiterkoerper aus Germanium - Google Patents

Verfahren zur Herstellung eines Halbleiterbauelements durch Einlegieren einer Elektrode in einen Halbleiterkoerper aus Germanium

Info

Publication number
DE1248167B
DE1248167B DEP25418A DEP0025418A DE1248167B DE 1248167 B DE1248167 B DE 1248167B DE P25418 A DEP25418 A DE P25418A DE P0025418 A DEP0025418 A DE P0025418A DE 1248167 B DE1248167 B DE 1248167B
Authority
DE
Germany
Prior art keywords
cadmium
tin
gallium
solder
alloy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DEP25418A
Other languages
English (en)
Inventor
George Luther Schnable
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Space Systems Loral LLC
Original Assignee
Philco Ford Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US829436A external-priority patent/US3005735A/en
Application filed by Philco Ford Corp filed Critical Philco Ford Corp
Publication of DE1248167B publication Critical patent/DE1248167B/de
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Die Bonding (AREA)
  • Electroplating And Plating Baths Therefor (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

BUNDESREPUBLIK DEUTSCHLAND
DEUTSCHES
PATENTAMT
AUSLEGESCHRIFT
Int. Cl.:
HOll
Deutsche Kl.: 21 g -11/02
Nummer: 1 248 167
Aktenzeichen: P 25418 VIII c/21 j
Anmeldetag: 25. Juli 1960
Auslegetag: 24. August 1967
Die Erfindung betrifft ein Verfahren zur Herstellung eines Halbleiterbauelements durch Einlegieren einer Elektrode in einen Halbleiterkörper aus Germanium, bei welchem in einem Oberflächenbereich des Halbleiterkörpers ein Legierungsmetall oder -metallgemisch unter Bildung einer aus einer Halbleiter-Metall-Legierung bestehenden Rekristallisationszone einlegiert wird. Derartige Legierungselektroden finden bei Halbleiteranordnungen, wie beispielsweise bei Transistoren oder Halbleiterdioden, vielfach Anwendung, insbesondere als legierte p-n-Übergänge mit Richtleitwirkung, etwa der Emitteroder Kollektorelektrode von Transistoren oder der Gleichrichterelektrode von Halbleiterdioden.
Legierungselektroden der genannten Art sind an sich bekannt. Bisher sind als Legierungsstoffe zur Herstellung von legierten p-n-Übergängen von Legierungs- und Mikrolegierungsflächentransistoren und -dioden aus n-Germaniumkörpern oder eigenleitenden Germaniumkörpern fast ausschließlich das Akzeptormetall Indium und Legierungen aus diesem verwendet worden. Indium schmilzt jedoch bei einer verhältnismäßig niedrigen Temperatur (155° C) und hat eine verhältnismäßig geringe thermische Leitfähigkeit (0,057 cal cm/sec cm2 °C). Da Indium schon bei 155° C schmilzt, können mit Indium hergestellte Transistoren und Dioden nicht bei Temperaturen wesentlich oberhalb IOO0C verwendet oder aufbewahrt werden. Werden beispielsweise Transistoren mit mit Indium legierten Kollektorübergängen mit solchen Kollektorströmen betrieben, daß die durchschnittliche Temperatur des Transistors in der Nähe von 100° C liegt, so steigt die Temperatur in bestimmten begrenzten Bereichen des Indiumkollektors häufig auf Werte über 155° C. An diesen »Heißstellen« schmilzt das Indium und beginnt, das daran angrenzende Germanium aufzulösen. Als Folge hiervon durchdringt das geschmolzene Indium häufig die äußerst dünne Gennanium-Basis-Schicht des Transistors und schließt den Kollektor mit dem gegenüberliegenden Emitter kurz, wodurch der Transistor zerstört wird. Wegen der geringen Wärmeleitfähigkeit des Indiums leitet die indiumhaltige Elektrode die Wärme nur langsam von dem p-n-Übergang, in welchem sie erzeugt wird, ab. Aus diesem Grund und weil Indium schon bei 155° C schmilzt, muß die maximale Verlustleistung, bei welcher mit Indium hergestellte Transistoren und Dioden betrieben werden können, verhältnismäßig niedrig gehalten werden, um eine bleibende Beschädigung derartiger Anordnungen durch Überhitzung zu vermeiden.
Ferner bereitet es wegen des niedrigen Schmelz-
Verfahren zur Herstellung eines
Halbleiterbauelements durch Einlegieren
einer Elektrode in einen Halbleiterkörper aus
Germanium
Anmelder:
Philco-Fort Corporation,
eine Gesellschaft nach den Gesetzen des Staates
Delaware, Philadelphia, Pa. (V. St. A.)
Vertreter:
Dipl.-Ing. C Wallach, Dipl.-Ing. G. Koch
und Dr. T. Haibach, Patentanwälte,
München 2, Kaufingerstr. 8
Als Erfinder benannt:
George Luther Schnäble,
Lansdale, Pa. (V. St. A.)
Beanspruchte Priorität:
V. St. v. Amerika vom 24. Juli 1959 (829 436) --
punktes von Indium auch Schwierigkeiten, eine Anordnung mit einem unter Verwendung von Indium legierten p-n-Übergang bei der Herstellung im Vakuum auszuheizen, um aus ihren Elektroden und aus dem Halbleiterkörper unerwünschte Verunreinigungen wie beispielsweise Einschlüsse von bei der Herstellung verwendeten Gasen, Salzen und Lösungsmitfei zu entfernen. Als Folge davon haben derartige Anordnungen häufig nur verhältnismäßig kurze Betriebslebensdauer, da sie durch die auch nach der Ausheizung noch vorhandenen Verunreinigungen zunehmend vergiftet werden.
Der vorliegenden Erfindung liegt die Aufgabe zugrunde, die geschilderten Nachteile von Halbleiteranordnungen mit Legierungseiektroden nach dem Stand der Technik zu überwinden. Durch die Erfindung sollen Legierungselektroden der genannten Art geschaffen werden, welche bei der Herstellung die Anwendung höherer Temperaturen zulassen und für die fertiggestellte Halbleiteranordnung ebenfalls die
709 638/425
Aufbewahrung bzw. den Betrieb bei höheren Temperaturen gestatten als dies bisher der Fall war.
Zu diesem Zweck ist gemäß der Erfindung vorgesehen, daß als Legierungsmetall für die Herstellung und Dotierung der Rekristallisationszone Kadmium oder ein Kadmium enthaltendes Metallgemisch verwendet wird, welches neben Kadmium noch Zinn, Zinn und Gallium, Zinn und Aluminium, Zinn und Aluminium sowie Gallium, Gallium, Aluminium oder Aluminium und Gallium enthält.
Es ist bereits ein Verfahren zur Herstellung von legierten p-n-Übergängen bekannt, bei welchem Aluminium oder Antimon als Dotierungsmaterial auf einen Germanium- oder Siliziumhalbleiterkörper aufgebracht und auf eine oberhalb der Eutektikumstemperatur des Dotierungsmaterials und des Halbleiterkörpers, jedoch unterhalb des Schmelzpunktes des Halbleitermaterials liegende Temperatur erhitzt wird, worauf man die so erhaltene Zweistofflegierung langsam auf eine noch oberhalb der eutektischen Temperatur liegende Temperatur abgekühlt wird, wobei der den p-n-Übergang bildende Rekristallisationsbereich entsteht; zur Vermeidung übermäßiger mechanischer Spannungen und dadurch bedingter eventueller Rißbildungen in dem Halbleiterkörper als Folge des Erhitzens und Abkühlens ist bei dem bekannten Verfahren vorgesehen, daß man die Zweistofflegierung, während sie auf der erwähnten gerade noch oberhalb der eutektischen Temperatur liegenden Temperatur gehalten wird, mit einem geschmolzenen Metall übergießt, das einen niedrigen Schmelzpunkt besitzt, mechanisch weich und mit dem geschmolzenen Dotierungsmaterial nur unvollständig mischbar sein soll; unter anderem kommt auf Grund seiner Eigenschaften auch Kadmium als derartiges Übergußmittel in Frage. Die das Überzugsmetall enthaltenden Außenschichten werden nach dem vollständigen Abkühlen der Gesamtanordnung durch Ätzung wieder entfernt und sodann die Außenzuleitungen angebracht. Bei dem bekannten Verfahren dient somit das Kadmium ausschließlich als Weichmacherübergußmetall, das erst nach der Bildung des die eigentliche p-n-Legierungsschicht darstellenden Rekristallisationsbereich auf diesen aufgebracht wird und lediglich das Auftreten übermäßiger mechanischer Spannungen bei dem nachfolgenden vollständigen Abkühlvorgang verhindern soll. An der die eigentliche p-n-Schicht bildenden Dotierungszone ist das Kadmium bei dem bekannten Verfahren nicht beteiligt. Insbesondere enthält der fertiggestellte p-n-Übergang bei dem bekannten Verfahren, da die kadmiumhaltigen Außenschichten abschließend wieder weggeätzt werden, praktisch kein Kadmium mehr. Die Verwendung von Kadmium als Dotierungsmetall bei der Herstellung von Legierungsp-n-Übergängen gemäß der Erfindung ist der Entgegenhaltung nicht zu entnehmen.
Die Verwendung einiger der obengenannten Aktivatorsubstanzen, die gegebenenfalls neben Kadmium bei dem Verfahren gemäß der Erfindung verwendet werden können, insbesondere von Gallium und Aluminium, ist an sich bekannt.
Gemäß einer bevorzugten Ausführungsform der Erfindung erfolgt die Herstellung der Legierungselektrode in der Weise, daß eine Metallmenge aus dem Kadmium bzw. aus dem Kadmium enthaltenden Metallgemisch in an sich bekannter Weise auf den für die Legierungselektrode vorgesehenen Ober-
flächenbereich des Halbleiterkörpers aufgebracht und so weit erhitzt wird, daß sich eine Schmelze aus dem Legierungsmetall und dem Halbleitermaterial bildet und daß diese Schmelze sodann unter seine Solidustemperatur abgekühlt wird, wodurch unmittelbar unterhalb der Oberfläche die Rekristallisationszone entsteht. Eine bevorzugte Verfahrensführung besteht dabei darin, daß der für die Legierungselektrode vorgesehene Oberflächenbereich des Halbleiterkörpers
ίο vor dem Aufbringen des Legierungsmetalls mit einem Überzug aus Kadmium versehen wird, und daß das Legierungsmetall anschließend so weit erhitzt wird, daß sich eine Schmelze aus dem Legierungsmetall, dem genannten Kadmiumüberzug und dem darunter befindlichen Bereich des Germaniumhalbleiterkörpers bildet.
Das Verfahren gemäß der Erfindung hat den besonderen Vorteil, daß gleichzeitig mit der Herstel· lung der eigentlichen Legierungselektrode die Ver-
ao bindung einer äußeren Zuleitung mit der Legierungselektrode in einem Arbeitsgang erfolgen kann; zu diesem Zweck wird der für die Legierungselektrode vorgesehene Bereich des Germaniumhalbleiterkörpers mit einem Kadmiumüberzug versehen und zwi- sehen die äußere Zuleitung und dem Kadmiumüberzug das Legierungsmaterial eingebracht, so daß beim Legieren die Zuleitung befestigt wird. Das Einbruvgen des Lots zwischen das Ende der äußeren Zuleitung und den Kadmiumüberzug erfolgt dabei zweckmäßig in der Weise, daß das mit dem Halbleiterkörper zu verbindende Ende der äußeren Zuleitung mit dem Lot überzogen und dieser mit der Lotperle versehene Bereich der äußeren Zuleitung sodann gegen den mit dem Kadmiumüberzug versehene Bereich des Halbleiterkörpers gelegt wird. Der Kadmiumüberzug kann vorzugsweise auf galvanischem Wege, beispielsweise durch elektrolytische Strahlplattierung, auf die Halbleiterkörperoberfiäche aufgebracht werden.
Da das Kadmium-Germanium-Eutektikum bei 319° C schmilzt, d. h. 164° C oberhalb des Schmelzpunktes von Indium, können die Verbindungen mit der Kadmiumelektrode unter Verwendung von Loten hergestellt werden, deren Solidustemperatur wesentlieh höher als die von Loten ist, wie sie zur Befestigung von Leitern an indiumhaltigen Elektroden verwendet werden können.
Kadmium bzw. die angegebenen Kadmium enthaltenden Metallgemische besitzen Akzeptoreigenschäften und ergeben daher bei Herstellung an einem n-Halbleiterkörper einen p-n-Übergang.
Das Verfahren gemäß der Erfindung ist jedoch nicht auf die Herstellung von Legierungselektroden an η-Germanium beschränkt. Es eignet sich beispielsweise auch zur Herstellung eines p-n-Überganges an einem p-Germaniumhalbleiterkörper; 2x1 diesem Zweck braucht lediglich das Legierungsmaterial zusätzlich eine Donorsubstanz in hinreichender Menge enthalten, welche die Akzeptoreigenschaften des Kadmiums und eventuell anderer Legierungsbestandteile mit Akzeptoreigenschaften überkompensiert.
Schließlich eignet sich das Verfahren ersichtlich auch zur Herstellung einer ohmschen Elektrode an einem p-Germaniumkörper.
Die nach dem Verfahren gemäß der Erfindung hergestellten Legierungselektroden besitzen gegenüber den bisher bekannten wesentliche Vorteile. Da die obengenannten Lotlegierungen erst bei wesent-
lieh oberhalb des Schmelzpunktes von Indium liegenden Temperaturen zu schmelzen beginnen, können damit hergestellte Halbleiteranordnungen bei entsprechend höheren Temperaturen im Vakuum ausgeheizt werden; die Oberfläche des Germaniumhalbleiterkörpers kann daher besser von Verunreinigungen befreit werden, als dies bisher bei mit Indium hergestellten Anordnungen praktisch möglich war. Ferner können die gemäß der Erfindung hergestellten Halbleiterbauelemente wesentlich höhere Betriebsund Lagertemperaturen vertragen, ohne daß eine Auflösung von Teilen ihrer Elektroden eintritt. Da ferner Kadmium eine Wärmeleitfähigkeit von etwa 0,22 cal cm/sec cm2 °C, d. h. eine etwa 4mal so große Wärmeleitfähigkeit wie Indium besitzt, können derartige Bauelemente je Volumeneinheit wesentlich mehr Wärme für einen gegebenen zulässigen Temperaturanstieg des p-n-Überganges ableiten als ein mit Indium legiertes Bauelement.
Das Verfahren nach der Erfindung wird an Hand der folgenden Beschreibung von Ausführungsbeispielen der Zeichnung erläutert. In dieser zeigen
Fig. 1 bis 3 schematische Schnittdarstellungen eines gemäß der Erfindung hergestellten Transistors in verschiedenen Stadien seiner Herstellung,
Fig.4 eine schematische Schnittdarstellung einer anderen Ausführangsform eines Transistors,
F i g. 5 bis 7 schematische Schnittdarstellungen einer Diode in verschiedenen Herstellungsstadien.
F i g. 1 zeigt einen teilweise fertiggestellten Transistor, der ein rechteckiges Plättchen 10 aus n-Germanium mit einem spezifischen Widerstand von etwa 1 Ohm-cm als typischen Wert besitzt, dessen Länge etwa 0,18 cm, dessen Breite 0,125 cm und dessen Dicke 0,125 mm betragen. An dem Plättchen 10 ist eine dünne Basisschicht 12 herausgearbeitet, beispielsweise durch elektrolytische Strahlätzung in solcher Weise, daß einander gegenüberliegende koaxiale Vertiefungen entstehen, deren Oberflächen 14, 16 in wesentlichen ebene Bereiche haben, die parallel zueinander in einem sehr geringen Abstand von beispielsweise etwa 2,5 · IO-3 cm voneinander verlaufen. Eine üblicherweise als Nickellasche ausgebildete Basiselektrode 18 ist an dem einen Ende des Plättchens 10 mit Hilfe eines Lotkörpers 20 befestigt, der einen im wesentlichen ohmschen Kontakt ergibt und z. B. aus Zinn—Blei mit einem Arsengehalt von etwa 0,5 Gewichtsprozent oder einem Bleit(Iot) mit einem Antimongehalt von etwa 2 Gewichtsprozent besteht.
Auf die Oberflächen 14 bzw. 16 des Plättchens 10 werden Scheibchen 22 bzw. 24, die im wesentlichen aus reinem Kadmium bestehen, aufgebracht, beispielsweise im elektrolytischen Strahlplattierverfahren. Die Scheibe 22, unterhalb welcher der Emitterübergang erzeugt werden soll, hat etwas kleineren Durchmesser als die Scheibe 24, unterhalb der der Kollektorübergang hergestellt werden soll. In einem typischen Fall hat die Scheibe 22 einen Durchmesser von etwa 0,1 mm, die Scheibe 24 einen solchen von etwa 0,15 mm.
Als nächstes wird in dem unter der Scheibe 22 liegenden Bereich des Plättchens 10 ein Emitter-Mikrolegierungs-p-n-Übergang erzeugt. Zu diesem Zweck wird das im Elektroplattierverfahren mit einem Kügelchen 28 aus einem Zinn-Kadmium-Gallium-Lot versehene Ende eines Nickelzuleitungsdrahtes 26 koaxial gegen die Kadmiumscheibe 22 gelegt.
Vorzugsweise liegt der Kadmiumgehalt des Kügelchens 28 zwischen etwa 15 und etwa 20 Gewichtsprozent; der Galliumgehalt beträgt etwa 1,5 Gewichtsprozent. Ein derartiges Lot beginnt bei etwa 170° C zu schmelzen. Das Kügelchen 28 wird sodann geschmolzen, indem es durch Strahlung oder Wärmeleitung über den Draht 26 beispielsweise auf eine Temperatur von etwa 300° C erhitzt wird, derart, daß das Kügelchen 28, die Scheibe 22 und ein ίο außerordentlich dünner Bereich des Halbleiterkörpers unmittelbar unterhalb der Scheibe 22 eine Schmelze bilden. Fast unmittelbar nach Bildung dieser Schmelze wird die Erhitzung abgebrochen und die Schmelze unter ihre Solidustemperatur abgekühlt. Als Folge dieser Abkühlung bildet sich in einem Bereich des Plättchens 10 unterhalb der Scheibe 22 ein rekristallisierter Bereich 30, der nur etwa 2,5 · IO-5 mm dick ist und eine verhältnismäßig hohe Galliumkonzentration aufweist. Auf Grund dieser ao verhältnismäßig hohen Galliumkonzentration ist der Bereich 30 durch ein vorzügliches Injektionsvermögen für Defektelektronen trotz seiner außerordentlichen Dünne ausgezeichnet. Außerdem wird der Zuleitungsdraht 26 mit dem Plättchen 10 im Bereich 30 durch einen Lötsaum 32 fest verbunden.
Sodann wird der Kollektor-p-n-Übergang hergestellt, indem man das Ende eines Zuleitungsdrahtes 34 mit einem daran befestigten Kügelchen 36 eines Zinn-Kadmium-Lotes koaxial gegen die Kadmiumscheibe 24 legt, das Kügelchen 36 sodann so weit erhitzt, daß eine Schmelze aus dem Kügelchen, der Scheibe 24 und einem dünnen darunterliegenden Bereich des Plättchens 10 entsteht, und diese sodann unter ihre Solidustemperatur abkühlt. Vorzugsweise enthält das Kügelchen 36 etwa 35 Gewichtsprozent Kadmium. Durch diese Verfahrensschritte wird in dem Plättchen 10 ein rekristallisierter Bereich 38 (vgl. F i g. 3) von p-Leitfähigkeit erzeugt und der Zuleitungsdraht 34 durch einen Lotsaum 40 fest damit verbunden. Die Akzeptorsubstanz in diesem p-Rekristallisationsbereich stellt das Kadmium der Scheibe 16 und des Kügelchens 36 dar.
Der elektrolytisch mit dem Kügelchen 28 aus dem Legierungsmaterial versehene Draht 26 kann nun mit dem Plättchen 10 verbunden werden, indem man die bereits oben beschriebenen Arbeitsschritte: Lötung und Abkühlung ausführt. Da die benutzte, auch Ammoniumchlorid enthaltende Plattierungslösung bei 140° C verhältnismäßig zähflüssig ist, bleibt eine Schicht dieser Lösung an dem Kügelchen 28 bei der Herausnahme aus der Lösung haften. Diese Schicht wirkt als vorzügliches Flußmittel für die folgende Lötung, so daß zur Erzielung einer guten Lötung kein zusätzliches Flußmittel an dem Kügelchen 28 oder der Scheibe 22 angewandt zu werden braucht.
Das Kügelchen 36 aus Zinn-Kadmium-Lot wird auf galvanischem Wege auf das Ende des Zuführungsdrahtes 34 nach dem in der USA.-Patentschrift 2818 375 beschriebenen Verfahren aufgebracht.
Die vorstehende Beschreibung betrifft Aufbau und Herstellungsverfahren eines Mikrolegierungstransistors mit einer homogenen, n-halbleitenden Basisschicht 12. Mit dem Verfahren nach der Erfindung können jedoch auch hinsichtlich des Aufbaues andere Bauelemente hergestellt und das angegebene Legierungsmetall kann auch bei anderen Verfahren als dem Mikrolegierungsverfahren benutzt werden. In dieser Hinsicht wird auf Fig. 4 verwiesen, die in
Teildarstellung einen nach der Erfindung hergestellten Mikrolegierungsleistungstransistor mit einer Diffusionsbasisschicht zeigt. Dieser Transistor weist ein Plättchen 50 aus η-Germanium mit einem Bereich 52 hohen spezifischen Widerstandes von beispielsweise 20 Ohm-cm und Bereichen 54 und 56 mit niedrigerem spezifischem Widerstand auf. Im einzelnen hat jeder der Bereiche 54 und 56, die im typischen Fall in der Weise hergestellt werden, daß man einen Dotierungsstoff vom η-Typ, beispielsweise gasförmiges Arsen, in die Oberflächen des Plättchens eindiffundieren läßt, einen spezifischen Widerstand von nur etwa 0,0005 Ohm-cm an der Außenoberfläche des Plättchens. Dieser spezifische Widerstand nimmt von den Oberflächen des Plättchens 50 aus mit zunehmendem Abstand annähernd exponentiell zu und wird schließlich gleich dem hohen spezifischen Widerstand des Bereichs 52 in etwa 2,5 · IO-3 mm Entfernung unterhalb dessen Oberfläche.
Wie aus der F i g. 4 ersichtlich, sind zwei gegenüberliegende, im wesentlichen koaxiale Vertiefungen 58 und 60 im elektrolytischen Strahlverfahren in das Plättchen 50 geätzt. Die Vertiefung 58 ist flach, derart, daß ihre Oberfläche 62 völlig innerhalb des Bereiches 54 mit niedrigerem spezifischem Widerstand liegt, während die Vertiefung 60 tief ist, so daß ihre Oberfläche 64 ganz durch den Bereich 56 hindurch weit in den Bereich 52 einschneidet. In Fällen, in denen ein bei hohen Kollektorspannungen zu betreibender Transistor gewünscht wird, wird der Bereich der Oberfläche 64, welcher der Oberfläche 62 am nächsten kommt und in welchem die Kollektorp-n-Schicht erzeugt werden soll, so hergestellt, daß sie innerhalb des Bereiches 52 mit hohem spezifischem Widerstand liegt, wie dies in Fig.4 dargestellt ist. In Fällen, in denen ein bei verhältnismäßig niedrigen Kollektorspannungen zu betreibender Transistor erwünscht ist, wird derjenige Teil der Oberfläche 64, welcher der Oberfläche 62 am nächsten kommt, so hergestellt, daß er innerhalb der Schicht 54 mit niedrigerem spezifischem Widerstand hegt. Vorzugsweise sind diejenigen Teile der Oberflächen 62 und 64, innerhalb welcher die Emitter- und Kollektor-p-n-Schichten angebracht werden sollen, im wesentlichen eben und zueinander parallel.
Zur Herstellung eines Basisanschlusses an den Bereich 54 des Plättchens 50 wird an diesem eine Nickelscheibe 65 angebracht, d. h. im elektrolytischen Strahlplattierverfahren aufgalvanisiert, und ein Zuleitungsdraht 66 an die Scheibe 65 mit einem Kadmium-Zinn-Lot 68, das etwa 35 Gewichtsprozent Kadmium enthält, angelötet.
Die Emitter- und Kollektorübergänge in dem Plättchen 50 werden in der oben bereits mit Bezug auf den in den F i g. 1 bis 3 dargestellten Transistor beschriebenen Weise erzeugt. Kurz gesagt werden (nicht dargestellte) Kadmiumscheiben im elektrolytischen Strahlplattierverfahren auf die Oberflächen 62 und 64 aufgalvanisiert. Das mit einem Lot, aus 15 bis 20 Gewichtsprozent Kadmium, etwa 1,5 Gewichtsprozent Gallium und dem Rest Zinn bestehend, überzogene Ende eines Drahtes 70 wird gegen die auf die Oberfläche 62 plattierte Kadmiumscheibe gelegt. Dieses Lot wird sodann so weit erhitzt, daß es mit der Kadmiumscheibe und einem darunterliegenden, extrem dünnen Bereich des Bereiches 54 legiert und die Schmelze fast unmittelbar danach unter ihre Solidustemperatur abgekühlt wird,
wodurch der rekristallisierte Bereich 72 entsteht und der Zuleitungsdraht 70 mit diesem durch einen Lotsaum 74 verbunden wird.
Zur Erzeugung eines Kollektorüberganges und zur Befestigung eines verhältnismäßig massiven Silberstiftes 76 an dem mit diesem p-n-Übergang verbundenen rekristallisierten Bereich wird das Ende 78 des Silberstiftes 76 mit einem im wesentlichen aus etwa 60 Gewichtsprozent Kadmium und etwa 40 Gewichtsprozent Zinn bestehenden Lot überzogen. Das Ende 78 wird sodann gegen die auf der Oberfläche 64 plattierte Kadmiumscheibe gelegt und das Lot auf eine Temperatur erhitzt, welche ausreicht, daß das Lot, die Scheibe und ein dünner darunterliegender Bereich des Bereichs 52 eine Schmelze bilden. Beim Abkühlen dieser Schmelze entsteht ein rekristallisierter Bereich 80, der Kadmium als eine Akzeptorverunreinigung enthält. Der Stift 76 ist mit diesem rekristallisierten Bereich durch den Lötsaum 82 verao bunden. Hierauf wird die gesamte Vorrichtung durch elektrolytische Ätzung des dem Lötsaum 82 benachbarten Oberflächenbereichs 64 mit einem Strahl einer wäßrigen Kaliumhydroxydlösung gereinigt. Sodann wird der Metallstift in innigem thermischem Kontakt mit dem (nicht dargestellten) metallischen Gehäuse des Transistors befestigt.
Im Betrieb des Transistors dient dieses Gehäuse zur Ableitung der im Kollektorübergang erzeugten und über den Silberstift 76 wirksam an das Gehäuse übertragenen Wärme. Da der wärmeleitende Silberstift 76 an dem Plättchen 52 mittels eines Zinn-Kadmium-Lotes befestigt ist, wird die Wärme auf den Stift 76 viel besser übertragen, als dies bei einer Anordnung, in welcher der Silberstift mittels eines Indiumlotes befestigt ist, möglich ist. Der Leistungstransistor nach Fig. 4 kann daher bei höheren Leistungen betrieben werden als ein mit einem Indiumlot hergestellter Transistor gleicher Abmessungen.
Nach einer weiteren Ausführungsform des Verfahrens kann der p-n-Übergang so hergestellt werden, daß eine Pille aus der angegebenen Kadmiumlegierung auf den Halbleiterkörper gelegt und in diesen einlegiert wird. Dieses zuletzt genannt Verfahren wird nun an Hand der F i g. 5, 6 und 7 im einzelnen beschrieben.
F i g. 5 zeigt im einzelnen ein Plättchen 100 aus η-Germanium, auf dessen einer Oberfläche eine Tablette 102 aus Kadmium liegt. Das Plättchen 100 hat einen spezifischen Widerstand von etwa 1 Ohm-cm. Da Kadmium verhältnismäßig schwache Akzeptoreigenschaften hat, die leicht durch die Gegenwart von Donorfremdatomen überdeckt werden können, soll das Kadmium der Tablette 102 von hohem Reinheitsgrad sein, d. h., es darf praktisch keine Donorsubstanzen enthalten, damit ein p-n-Übergang entsteht.
Beim Abkühlen des geschmolzenen Kadmium-Germanium-Gemisches unter dessen Solidustemperatür entsteht ein rekristallisierter p-Bereich 104 in dem Plättchen 100, der aus mit Kadmium dotierten Germanium besteht und einen p-n-Übergang 106 (s. F i g. 6) aufweist. Zur Fertigstellung der Diode wird eine aus Nickel bestehende Basislasche 108 an der gegenüberliegenden Oberfläche des Plättchens 100 mit einem Lot 110 befestigt, das zweckmäßig aus Zinn oder einer der oben erwähnten Blei-Arsen-: oder Blei-Antimon-Legierungen besteht. Ferner wird

Claims (1)

mit dem Kadmiumtupfen 114 ein Zuleitungsdraht 112 durch einen Lötsaum 116 verbunden, der beispielsweise aus Zinn oder Zinn und Kadmium besteht. Da die Diode mit Metallen, deren Schmelzpunkte wesentlich höher als der von Indium liegen, hergestellt ist, kann die Diode zulässigerweise bei Temperaturen betrieben werden, die wesentlich oberhalb der Temperaturen liegen, bei welchen indiumhaltige Anordnungen ungefährdet betrieben werden konnten. Ferner können diese Dioden wegen der verhältnismäßig hohen Wärmeleitfähigkeit von Kadmium die in ihnen erzeugte Wärme besser ableiten als eine Diode gleicher Größe mit Indium als Legierungsmetall. In den vorhergehenden Beispielen ist für das zur Herstellung des Mikrolegierungs-Emitter-Überganges jedes der beschriebenen Transistoren verwendete Lot eine Zusammensetzung von zwischen etwa 15 und 20 Gewichtsprozent Kadmium, etwa 1,5 Gewichtsprozent Gallium und dem Rest Zinn angegeben, eine Legierung, deren Solidustemperatur bei etwa 170° C liegt. Es sei jedoch hervorgehoben, daß die Bestandteile dieses Lotes nicht notwendigerweise in den angegebenen Verhältnissen vorliegen müssen. Beispielsweise kann aus dem Lot das gesamte Kadmium fortgelassen werden. Unter diesen Bedingungen erhält man ein Lot, das etwa 98,5 Gewichtsprozent Zinn und etwa 1,5 Gewichtsprozent Gallium enthält und bei etwa 230° C schmilzt. Da dieses Zinn-GalliumLot bei einer verhältnismäßig hohen Temperatur schmilzt, kann man zur Erleichterung der Lötung die Kadmiumscheibe und das Lotkügelchen mit einem im wesentlichen aus 1 Gewichtsteil Zinkchlorid auf 1 Gewichtsteil Wasser bestehenden Flußmittel versehen. Erhitzt man dann das Lotkügelchen auf eine Temperatur oberhalb 230° C, so entsteht eine Schmelze aus dem Kügelchen der Kadmiumscheibe und einem darunterliegenden Bereich des Germaniumplättchens. Durch Abkühlung dieses Gemisches unter seine Solidustemperatur nahezu unmittelbar nach der Bildung des Gemisches entsteht in dem Plättchen eine mit Gallium angereicherte extrem dünne Rekristallisationszone mit einem p-n-Übergang, der ein vorzügliches Löcherinjektionsvermögen besitzt. Auch kann in allen vorstehend beschriebenen Zinn-Gallium- und Zinn-Kadmium-Gallium-Loten das Gallium durch Aluminium ersetzt werden. Da Aluminium bei den üblichen Löttemperaturen, d. h. bei etwa 300° C, eine größere Festlöslichkeit im Germanium hat als Gallium, können die genannten Lote einen geringen Gehalt an Aluminium als an Gallium haben. Um p-n-Übergänge mit gutem Löcher-Injektionsvermögen zu erhalten, braucht so die Aluminiumkonzentration in einem Zinn-Aluminiumoder Zinn-Kadmium-Aluminium-Lot nur zwischen , etwa 0,05 und etwa 0,2 Gewichtsprozent zu betragen, während der bevorzugte Bereich der Galliumkonzentration in Zinn-Gallium- oder Zinn-Kadmium-Gallium-Loten zwischen etwa 0,5 und etwa 1,6 Gewichtsprozent liegt. Ferner können Gallium und Alu- ι minium nebeneinander als Dotierungssubstanzen in jedem der genannten Zinn- bzw. Zinn-Kadmium-Lote verwendet werden. Um die mechanische Festigkeit des Lotes aufrechtzuerhalten, sollte der Galliumgehalt etwa 1,6 Gewichtsprozent nicht über- < schreiten. Schließlich kann jedes der vorgenannten Lote in gleicher Weise zur Erzeugung sowohl eines Kollek- tor- als auch eines Emitterüberganges verwendet werden. Bei den oben an Hand der Fig. 1 bis 3 beschriebenen Transistoren werden die Kollektorübergänge vorzugsweise unter Verwendung eines Zinn-Kadmium-Lotes mit einem Gehalt von etwa 35 Gewichtsprozent Kadmium und einem Schmelzpunkt von etwa 177° C erzeugt. Dieses Lot wird verwendet, weil es etwas weniger als den eutektischen Anteil ίο Kadmium enthält und daher beim Schmelzen das Bestreben hat, schnell die darunterliegende Kadmiumscheibe aufzulösen. Diese schnelle Auflösung ist erwünscht, weil sie die schnelle Ausbildung der Schmelze von Lot, Scheibe und darunterliegendem Germaniumbereich fördert. Es können jedoch auch Kadmium-Zinn-Lote anderer Zusammensetzungsverhältnisse wie vorstehend angegeben verwendet werden. Wo zum Beispiel erhöhte Wärmeleitfähigkeit der Gleichrichtelektrode erwünscht ist, kann dies durch Erhöhung der Kadmiummenge in dem Lot über 35%, beispielsweise 60% Kadmium für den Lötsaum 82 (s. F i g. 4) erzielt werden. Falls Elektroden gewünscht werden, die erst bei noch über der eutektischen Temperatur von Zinn-Kadmium-Legierungen liegenden Temperaturen schmelzen, können andere Metalle und Legierungen als Lot verwendet werden. Beispiele derartiger anderer Lote sind die Kadmium-Blei-Legierung, deren Eutektikum 82,6 Gewichtsprozent Blei enthält und bei 248° C schmilzt, die Kadmium-Zink-Legierung, deren Eutektikum 17,4 Gewichtsprozent Kadmium enthält und bei 266° C schmilzt, die Kadmium-Thallium-Legierung, deren Eutektikum 82,9 Gewichtsprozent Thallium enthält und bei 203,5° C schmilzt, reines Thallium, das bei 303,6° C schmilzt, sowie die Kadmium-Gold-Legierung, deren niedrigstschmelzendes Eutektikum 87% Kadmium enthält und bei 309° C schmilzt. Zusätzlich enthält jedes der genannten Lote Gallium und/oder Aluminium als Aktivatorsubstanzen. Ferner kann man einen p-n-Ubergang in einem aus p-Germanium bestehenden Körper erzeugen, indem man als Legierungsmaterial eine Kadmium-Legierung mit einer Solidustemperatur über 155° C verwendet, die eine Donatorsubstanz in hinreichender Menge enthält, um die Akzeptoreigenschaften des Kadmiums und anderer Akzeptormetalle, die in der Legierung vorhanden sein mögen, zu überkompensieren. Beispielsweise kommt für dieses Legierungsmaterial eine Legierung aus Kadmium und Antimon in Frage, die zwischen etwa 2 und etwa 5 Gewichtsprozent Antimon enthält und eine eutektische Temperatur von etwa 290° C hat, oder die eutektische Kadmium-Arsen-Legierung, die etwa 0,3 Gewichtsprozent Arsen enthält und bei etwa 320° C schmilzt. Diese beiden letztgenannten Legierungen können auch zur Herstellung von Kontakten mit im wesentlichen ohmschen Eigenschaften an n-Germanium verwendet werden. Alternativ können auch >o Arsen oder Antimon als Dopersubstanzen jeder der vorgenannten Zinn-Kadmium-, Blei-Kadmium-, Thallium-Kadmium-, Zink-Kadmium- oder Gold-Kadmium-Legierungen zugefügt werden. ;5 Patentansprüche:
1. Verfahren zur Herstellung eines Halbleiterbauelements durch Einlegieren einer Elektrode in einen Halbleiterkörper aus Germanium, bei
709 638/425
DEP25418A 1959-07-24 1960-07-25 Verfahren zur Herstellung eines Halbleiterbauelements durch Einlegieren einer Elektrode in einen Halbleiterkoerper aus Germanium Pending DE1248167B (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US829436A US3005735A (en) 1959-07-24 1959-07-24 Method of fabricating semiconductor devices comprising cadmium-containing contacts
US134352A US3186879A (en) 1959-07-24 1961-08-28 Semiconductor devices utilizing cadmium alloy regions

Publications (1)

Publication Number Publication Date
DE1248167B true DE1248167B (de) 1967-08-24

Family

ID=26832237

Family Applications (1)

Application Number Title Priority Date Filing Date
DEP25418A Pending DE1248167B (de) 1959-07-24 1960-07-25 Verfahren zur Herstellung eines Halbleiterbauelements durch Einlegieren einer Elektrode in einen Halbleiterkoerper aus Germanium

Country Status (4)

Country Link
US (1) US3186879A (de)
DE (1) DE1248167B (de)
GB (1) GB958795A (de)
NL (1) NL252974A (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3463972A (en) * 1966-06-15 1969-08-26 Fairchild Camera Instr Co Transistor structure with steep impurity gradients having fast transition between the conducting and nonconducting state
US3584268A (en) * 1967-03-03 1971-06-08 Xerox Corp Inverted space charge limited triode
DE2132254A1 (de) * 1970-06-30 1972-01-05 Texas Instruments Inc Verfahren zum Montieren elektronischer Vorrichtungen
US3769563A (en) * 1972-05-03 1973-10-30 Westinghouse Electric Corp High speed, high voltage transistor
US3771028A (en) * 1972-05-26 1973-11-06 Westinghouse Electric Corp High gain, low saturation transistor
US3777227A (en) * 1972-08-21 1973-12-04 Westinghouse Electric Corp Double diffused high voltage, high current npn transistor

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1005646B (de) * 1953-10-26 1957-04-04 Western Electric Co Verfahren zur Erzeugung von grossflaechigen, rissefreien Halbleiter-p-n-Verbindungen
FR1140519A (fr) * 1954-12-23 1957-07-24 Gen Electric Co Ltd Fabrication de semi-conducteurs
FR1141491A (fr) * 1954-11-24 1957-09-03 Philips Nv Système d'électrodes
DE1036392B (de) * 1954-02-27 1958-08-14 Philips Nv Transistor mit Mehrstoffemitter

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2496692A (en) * 1947-03-20 1950-02-07 Westinghouse Electric Corp Selenium rectifier
US2742383A (en) * 1952-08-09 1956-04-17 Hughes Aircraft Co Germanium junction-type semiconductor devices

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1005646B (de) * 1953-10-26 1957-04-04 Western Electric Co Verfahren zur Erzeugung von grossflaechigen, rissefreien Halbleiter-p-n-Verbindungen
DE1036392B (de) * 1954-02-27 1958-08-14 Philips Nv Transistor mit Mehrstoffemitter
FR1141491A (fr) * 1954-11-24 1957-09-03 Philips Nv Système d'électrodes
FR1140519A (fr) * 1954-12-23 1957-07-24 Gen Electric Co Ltd Fabrication de semi-conducteurs

Also Published As

Publication number Publication date
NL252974A (de)
US3186879A (en) 1965-06-01
GB958795A (en) 1964-05-27

Similar Documents

Publication Publication Date Title
DE1086350B (de) Verfahren zur Herstellung einer Halbleiteranordnung, z. B. eines Siliziumgleichrichters
DE112014002345B4 (de) Halbleitervorrichtung und Herstellungsverfahren für die Halbleitervorrichtung
DE1292260B (de) Silicium-Halbleiteranordnung mit Legierungselektroden und Verfahren zu ihrer Herstellung
DE976348C (de) Verfahren zur Herstellung von Halbleiterbauelementen mit pn-UEbergaengen und nach diesem Verfahren hergestellte Bauelemente
DE1084381B (de) Legierungsverfahren zur Herstellung von pn-UEbergaengen an der Oberflaeche eines Halbleiterkoerpers
DE1464622A1 (de) Halbleiterbauelement
CH359211A (de) Silicium-Halbleitervorrichtung
DE1093484B (de) Verfahren zur Herstellung von Halbleiterbauelementen, insbesondere pnp- oder npn-Leistungstransistoren
DE1236660B (de) Halbleiteranordnung mit einem plattenfoermigen, im wesentlichen einkristallinen halbleiterkoerper
DE1248167B (de) Verfahren zur Herstellung eines Halbleiterbauelements durch Einlegieren einer Elektrode in einen Halbleiterkoerper aus Germanium
DE1508356A1 (de) Thermoelektrische Anordnung und Verfahren zur Herstellung dieser Anordnung
DE2943863A1 (de) Halbleiterbauelement und verfahren zur kontaktierung eines teilbereichs einer halbleiterflaeche
DE1113519B (de) Siliziumgleichrichter fuer hohe Stromstaerken
DE1125551B (de) Verfahren zur Herstellung eines legierten pn-UEbergangs sehr geringer Eindringtiefe in einem Halbleiterkoerper
DE4306871C2 (de) Lötverbindung und Verfahren zu ihrer Herstellung
DE1298387C2 (de) Halbleiter-Anordnung
DE1116827B (de) Verfahren zur Herstellung einer Halbleiteranordnung mit mindestens einer Legierungselektrode
DE1266510B (de) Halbleitervorrichtung mit einem Halbleiterkoerper mit mindestens einem Kontakt und Verfahren zum Herstellen
DE1414540C (de) Halbleiteranordnung
DE1170758B (de) Verfahren zur Herstellung einer Halbleiter-anordnung
DE1197551B (de) Verfahren zum Herstellen von Halbleiter-anordnungen fuer grosse Stromstaerken, insbesondere von Silizium-Leistungsgleichrichtern
DE2041448C3 (de) Eleetrolumineszenzeinrichtung und Verfahren zu deren Herstellung
DE1483293C (de) Legierung fur eine Siliziumdiode mit ubersteüer Grenzflache und veränderlicher Kapazität und Verfahren zu ihrer Herstel lung
AT232132B (de) Halbleiteranordnung
DE1283975B (de) Verfahren zur sperrfreien Kontaktierung von p-leitendem Galliumarsenid