DE1116827B - Verfahren zur Herstellung einer Halbleiteranordnung mit mindestens einer Legierungselektrode - Google Patents

Verfahren zur Herstellung einer Halbleiteranordnung mit mindestens einer Legierungselektrode

Info

Publication number
DE1116827B
DE1116827B DES67522A DES0067522A DE1116827B DE 1116827 B DE1116827 B DE 1116827B DE S67522 A DES67522 A DE S67522A DE S0067522 A DES0067522 A DE S0067522A DE 1116827 B DE1116827 B DE 1116827B
Authority
DE
Germany
Prior art keywords
alloy electrode
silicon
carrier plate
electrode
gold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DES67522A
Other languages
English (en)
Inventor
Dipl-Phys Reimer Emeis
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DES67522A priority Critical patent/DE1116827B/de
Priority to CH145761A priority patent/CH399598A/de
Priority to FR853694A priority patent/FR1331912A/fr
Priority to GB9184/61A priority patent/GB897077A/en
Publication of DE1116827B publication Critical patent/DE1116827B/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01094—Plutonium [Pu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Description

DEUTSCHES
PATENTAMT
S 67522 Vfflc/21g
ANMELDETAG: 11. MÄRZ 1960
BEKANNTMACHUNG DER ANMELDUNG UND AUSGABE DER AUSLEGESCHRIFT:
9. NOVEMBER 1961
Die Erfindung betrifft ein Verfahren zur Herstellung einer Halbleiteranordnung mit einem einkristallinen plattenförmigen Halbleiterkörper und mit mindestens einer Legierungselektrode, die auf einer Trägerplatte mittels einer Metallauflage befestigt wird, deren Schmelztemperatur wesentlich höher ist als die Schmelztemperatur der Legierungselektrode. Erfindungsgemäß wird zunächst die Metallauflage der Trägerplatte mit geformten Erhebungen (Stollen), insbesondere nach Art eines Musters, versehen und dann die Metallauflage mit der Legierungselektrode bei einer zwischen den beiden Schmelztemperaturen liegenden Temperatur zusammenlegiert.
Das Verfahren nach der Erfindung beruht auf folgenden Beobachtungen und Überlegungen: Es ist bekannt, zur Herstellung einer Legierungselektrode eine Dotierungsstoff enthaltende Goldfolie in einem vorzugsweise einkristallinen, verhältnismäßig schwach dotierten Siliziumgrundkörper bei einer Temperatur von 700 bis 800° C einzulegieren. Dabei wird ein Teil des Siliziumgrundkörpers gelöst und eine Gold-Siliziumschmelze gebildet. Bei der Abkühlung wird durch Rekristallisation Silizium aus der Schmelze wieder ausgeschieden, welches sich an das ursprünglich noch nicht gelöste Silizium, das dabei als Impfling wirkt, anlagert. In das rekristallisierende Silizium werden Atome des Dotierungsstoffes mit eingebaut, so daß ein hochdotierter Bereich und gegebenenfalls, beispielsweise bei einem p-leitenden Siliziumgrundkörper und einem η-Leitung erzeugenden Dotierungsstoff, ein p-n-Übergang an der Grenzfläche zwischen dem unverändert gebliebenen Teil des Siliziumgrundkörpers und der rekristallisierten Siliziumschicht entsteht. Die Schnittlinie der p-n-Grenzfläche mit der Oberfläche des Halbleiterkörpers befindet sich in einem geringen Abstand vom Rand der Goldelektrode.
Es ist ferner bekannt, zur Erhöhung der Widerstandsfähigkeit des Halbleiterkörpers gegen Wärmespannungen während des Betriebes oder beim Kontaktieren den so vorbereiteten Halbleiterkörper auf einer Trägerplatte mit einem ähnlichen Wärmeausdehnungskoeffizienten, vorzugsweise aus Molybdän, zu befestigen. Die Trägerplatte kann zwecks besserer Haftung des Gold-Silizium-Eutektikums mit einer Metallauflage versehen sein, wobei als Auflage für eine Trägerplatte aus Molybdän vorteilhaft Silber gewählt wird.
Beim Zusammenlegieren der so vorbereiteten Molybdänträgerplatte mit der Elektrode der Halbleiterscheibe, bei dem beide beispielsweise auf etwa 400° C erhitzt werden und infolgedessen das Eutektikum der Elektrode wieder aufgeschmolzen wird, Verfahren zur Herstellung
einer Halbleiteranordnung
mit mindestens einer Legierungselektrode
Anmelder:.
Siemens-Schuckertwerke Aktiengesellschaft,
Berlin und Erlangen, Erlangen, Werner-von-Siemens-Str. 50
Dipl.-Phys. Reimer Emeis, Ebermannstadt (OFr.), ist als Erfinder genannt worden
können jedoch Schwierigkeiten auftreten, die an Hand der Fig. 1 näher erläutert werden sollen. Die Beseitigung der Schwierigkeiten nach dem erfindungsgemäßen Verfahren durch entsprechende Oberflächengestaltung der Metallauflage der Trägerplatte ist in Fig. 2 bis 4 veranschaulicht. Fig. 5 zeigt ein Ausführungsbeispiel einer Halbleiteranordnung, bei der das Verfahren nach der Erfindung angewendet werden kann.
Die Fig. 1 zeigt einen. Teil einer Halbleiteranordnung, beispielsweise eines Gleichrichters, mit einem scheibenförmigen Siliziumhalbleiterkörper 2 und mit einer Dotierungsstoff enthaltenden, einlegierten Goldelektrode 3 mit einem p-n-Übergang, dessen Verlauf durch eine strichpunktierte Linie 2 α angedeutet ist. Auf der oberen Flachseite der goldhaltigen Legierungselektrode 3 ist eine Molybdänträgerplatte 4 auflegiert, die zur besseren Haftung an der Elektrode 3 mit einer Silberauflage 6 versehen ist. Die Silberauflage kann beispielsweise mittels einer Lötfolie 5 auf die Molybdänträgerplatte 4 hart aufgelötet sein.
Beim Zusammenlegieren der Molybdänträgerplatte 4 mit der Goldelektrode 3 werden beide Teile mit mäßigem Druck zusammengepreßt. Das flüssige GoId-
109 738/331
Silizium-Eutektikum kann dabei zwischen der Halbleiterscheibe 2 und der Silberschicht 6 der Molybdänträgerplatte 4 seitlich herausgequetscht werden, so daß es am Rande der Silberauflage 6 eine Wulst auf der Siliziumscheibe bildet. DerWärmedehnungskoeffizient des Gold-Silizium-Eutektikums ist wesentlich größer als derjenige des Siliziums. Infolgedessen zieht sich bei der Abkühlung nach der Erstarrung der Gold-Silizium-Schmelze das Gold-Silizium-Eutektikum stärker zusammen als das Silizium des Halbleiterkörpers. Dadurch treten Wärmespannungen im Silizium auf. Diese Wärmespannungen können zur Bildung von Rissen 8 und zur Zerstörung des Halbleiterkörpers 2 führen. Bei dem vorliegenden Verfahren wird das Austreten des Gold-Silizium-Eutektikums und damit die Rißbildung im Halbleiterkörper durch die besondere Oberflächengestaltung der Silberauflage 6 verhindert.
Ein Ausführungsbeispiel der Oberflächengestaltung der Silberauflage ist in Fig. 2 dargestellt. Sie zeigt ein Waffelmuster der Silberauflage 6, das in einfacher Weise z. B. durch Aufpressen eines mit Längs- und Querrillen 9 bzw. 10 versehenen Stempels hergestellt werden kann.
Fig. 3 stellt einen Querschnitt durch die Silberauflage 6 mit einem benachbarten Bereich der Halbleiteranordnung dar. Die Breite der Rillen wird vorteilhaft so gewählt, daß der gegenseitige Abstand der trapezförmigen Stollen 11 groß ist gegenüber ihrer mittleren Dicke. Die Tiefe der eingedrückten Rillen und damit die Höhe der Stollen 11 kann dann zweckmäßig so gewählt werden, daß sie nicht wesentlich größer als die Dicke des Gold-Silizium-Eutektikums ist. Bei dieser Bemessung der Stollenhöhe wird der Zwischenraum zwischen den Stollen von der beim Zusammenlegieren durch das nochmalige Aufschmelzen der Elektrodenlegierung entstehenden Schmelzflüssigkeitsmenge gerade etwa ausgefüllt. Durch Versuche wurde festgestellt, daß bei einer Dicke des Eutektikums von etwa 70 μ, einer mittleren Dicke der pyramidenstumpfförmigen Stollen von etwa 100 μ und einem Mittenabstand der Stollen von etwa 300 μ mit einer gewählten Stollenhöhe von etwa 90 bis 100 μ der Zwischenraum zwischen den Stollen vom Eutektikum gerade etwa ausgefüllt wird.
Fig. 4 zeigt ein Ausführungsbeispiel mit einer Silberauflage, deren Oberfläche durch Einpressen von Längsrillen in Form eines Sägezahnmusters gestaltet ist. Bei dieser Ausführung muß die Höhe der Zähne bzw. die Tiefe der Rillen angenähert gleich der doppelten Dicke des Gold-Silizium-Eutektikums sein, bei einer Eutektikumdicke von etwa 70 μ also etwa 140 μ betragen.
In einer p-leitenden Siliziumscheibe 12 der Fig. 5 ist durch einen Legierungsprozeß auf der Unterseite eine borhaltige Goldfolie einlegiert, die eine borhaltige Gold-Silizium-Legierungsschicht 13 und einen ihr vorgelagerten, mit Bor hochdotierten, p-leitenden Bereich 13 α aus bei der Abkühlung rekristallisiertem Silizium geschaffen ist. Die Legierungstemperatur kann dabei etwa 700 bis 8000C betragen. Im gleichen Arbeitsgang wird auf der Oberseite durch Einlegieren einer scheibenförmigen, Antimon enthaltenden Goldfolie eine antimonhaltige Gold-Sili- 6g zium-Legierungsschicht 14 und ein mit Antimon dotierter, η-leitender Bereich 14 a des Halbleiterkörpers 12 hergestellt. Getrennt und unabhängig von dem vorbeschriebenen Arbeitsgang wird eine etwa 3 mm dicke Molybdänträgerplatte mit einer Silberauflage 16 versehen. Diese Silberauflage kann beispielsweise aus einer etwa 100 μ dicken Silberfolie bestehen, die mittels einer Lötfolie 17 auf die Molybdänträgerplatte 15 bei etwa 8500C hart aufgelötet werden kann. Die Lötfolie 17 kann beispielsweise aus einem Kupfer-Silber-Eutektikum mit einem Zusatz von etwa 4% Nickel und etwa 4°/o Mangan bestehen. Die Silberschicht 16 der so vorbereiteten Molybdänträgerplatte 15 wird bei einer Temperatur von etwa 400 bis 500° C mit der Legierungsschicht 13 der Siliziumscheibe 12 zusammenlegiert. Im gleichen Arbeitsgang wird auf der oberen Flachseite der Siliziumscheibe 12 eine Molybdänplatte 19, die in gleicher Weise wie die Trägerplatte 15 auf der einen Flachseite mit einer Silberauflage 20 versehen ist, mit der Gold-Silizium-Legierungsschicht 14 zusammenlegiert. Die Silberauflage 20 ist mittels einer Lötfolie 21, welche aus dem gleichen oder ähnlichem Material wie die Lötfolie 17 bestehen kann, auf die Molybdänträgerplatte 19 hart aufgelötet. Die mit der Legierungsschicht 14 zusammenlegierte Seite der Silberauflage 20 besitzt eine Oberfläche, wie sie beispielsweise in Fig. 2 dargestellt ist. Die Molybdänplatte 19 ist auf der oberen Flachseite mit einem Kupferbecher 22 hart verlötet, in welchem das Ende einer flexiblen Zuleitung beispielsweise eingepreßt werden kann.
Im Ausführungsbeispiel nach Fig. 5 wurde eine Halbleiteranordnung mit einem Halbleiterkörper aus Silizium mit einer einlegierten goldhaltigen Elektrode gewählt. Das Verfahren nach der Erfindung kann aber in entsprechender Weise-aueh beiränderen Halbleitermaterialien als Silizium und mit anderen Metallen für die Legierungselektrode angewendet werden. So kann z. B. bei Germaniumkörpern mit Indium als Elektrodenmetall die Molybdänträgerplatte mit einer Bleiauflage versehen sein. Dann wird vorteilhaft die Bleiauflage mit Erhebungen, z.B. in Form eines regelmäßigen Musters, versehen, bevor sie mit der Indiumelektrode bei etwa 2000C zusammenlegiert wird.
Als Material für die Trägerplatte kommen außer Molybdän auch noch Wolfram und Chrom sowie Tantal in Betracht.

Claims (3)

PATENTANSPRÜCHE:
1. Verfahren zur Herstellung einer Halbleiteranordnung mit einem einkristallinen plattenförmigen Halbleiterkörper und mit einer Legierungselektrode, die auf einer Trägerplatte mittels einer Metallauflage befestigt wird, deren Schmelztemperatur wesentlich höher ist als die Schmelztemperatur der Legierungselektrode, dadurch ge kennzeichnet, daß zunächst die Metallauflage der Trägerplatte mit geformten Erhebungen (Stollen) versehen und dann die Metallauflage mit der Legierungselektrode bei einer zwischen den beiden Schmelztemperaturen liegenden Temperatur zusammenlegiert wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Metallauflage mit einem Rillenmuster mit Sägezahnquerschnitt versehen und die Höhe der Zähne gleich der doppelten Dicke der Legierungselektrode gewählt wird.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Erhebungen als Kegeloder Pyramidenstümpfe mit gegenseitigen Abständen, die groß im Verhältnis zu ihrer mittleren Dicke sind, und mit einer Höhe, die wenig größer als die Dicke der Legierungselektrode ist, ausgebildet werden.
In Betracht gezogene Druckschriften: Deutsche Auslegeschrift Nr. 1018 557.
Hierzu 1 Blatt Zeichnungen
DES67522A 1960-03-11 1960-03-11 Verfahren zur Herstellung einer Halbleiteranordnung mit mindestens einer Legierungselektrode Pending DE1116827B (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DES67522A DE1116827B (de) 1960-03-11 1960-03-11 Verfahren zur Herstellung einer Halbleiteranordnung mit mindestens einer Legierungselektrode
CH145761A CH399598A (de) 1960-03-11 1961-02-08 Verfahren zur Herstellung einer Halbleiteranordnung
FR853694A FR1331912A (fr) 1960-03-11 1961-02-23 Procédé de fabrication d'un dispositif semi-conducteur en silicium
GB9184/61A GB897077A (en) 1960-03-11 1961-03-13 A process for use in the production of a semi-conductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DES67522A DE1116827B (de) 1960-03-11 1960-03-11 Verfahren zur Herstellung einer Halbleiteranordnung mit mindestens einer Legierungselektrode

Publications (1)

Publication Number Publication Date
DE1116827B true DE1116827B (de) 1961-11-09

Family

ID=7499620

Family Applications (1)

Application Number Title Priority Date Filing Date
DES67522A Pending DE1116827B (de) 1960-03-11 1960-03-11 Verfahren zur Herstellung einer Halbleiteranordnung mit mindestens einer Legierungselektrode

Country Status (3)

Country Link
CH (1) CH399598A (de)
DE (1) DE1116827B (de)
GB (1) GB897077A (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1206086B (de) * 1961-11-17 1965-12-02 Bbc Brown Boveri & Cie Verfahren zum Herstellen einer grossflaechigen Weichlotverbindung zwischen einer Elektroden-platte eines Halbleiterelements und einem metallischen Traeger
DE1272457B (de) * 1963-07-18 1968-07-11 Philips Patentverwaltung Verfahren zum Herstellen einer Halbleiteranordnung
DE3937810C1 (en) * 1989-11-14 1991-03-07 Eupec Europaeische Gesellschaft Fuer Leistungshalbleiter Mbh & Co Kg, 4788 Warstein, De Carrier plate with soft-soldered circuit substrate - has spacing wires of approximately same coefft. of thermal expansion as solder to limit loading of substrate

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012107482A2 (en) 2011-02-08 2012-08-16 Abb Research Ltd Power semiconductor module
EP2528092A1 (de) * 2011-05-27 2012-11-28 ABB Research Ltd. Halbleiterbauelement

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1018557B (de) * 1954-08-26 1957-10-31 Philips Nv Verfahren zur Herstellung von gleichrichtenden Legierungskontakten auf einem Halbleiterkoerper

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1018557B (de) * 1954-08-26 1957-10-31 Philips Nv Verfahren zur Herstellung von gleichrichtenden Legierungskontakten auf einem Halbleiterkoerper

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1206086B (de) * 1961-11-17 1965-12-02 Bbc Brown Boveri & Cie Verfahren zum Herstellen einer grossflaechigen Weichlotverbindung zwischen einer Elektroden-platte eines Halbleiterelements und einem metallischen Traeger
DE1272457B (de) * 1963-07-18 1968-07-11 Philips Patentverwaltung Verfahren zum Herstellen einer Halbleiteranordnung
DE3937810C1 (en) * 1989-11-14 1991-03-07 Eupec Europaeische Gesellschaft Fuer Leistungshalbleiter Mbh & Co Kg, 4788 Warstein, De Carrier plate with soft-soldered circuit substrate - has spacing wires of approximately same coefft. of thermal expansion as solder to limit loading of substrate

Also Published As

Publication number Publication date
GB897077A (en) 1962-05-23
CH399598A (de) 1965-09-30

Similar Documents

Publication Publication Date Title
EP0182184B1 (de) Verfahren zum blasenfreien Verbinden eines grossflächigen Halbleiter-Bauelements mit einem als Substrat dienenden Bauteil mittels Löten
DE1141029B (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE1046198B (de) Legierungs-Verfahren zur Herstellung von elektrischen Halbleitergeraeten unter Pulvereinbettung
DE1149826B (de) Verfahren zum Anbringen eines elektrischen Anschlusses an einer Halbleiteranordnung
DE1236660C2 (de) Halbleiteranordnung mit einem plattenfoermigen, im wesentlichen einkristallinen halbleiterkoerper
DE3005662A1 (de) Kontaktelement und herstellungsverfahren hierzu
DE1116827B (de) Verfahren zur Herstellung einer Halbleiteranordnung mit mindestens einer Legierungselektrode
DE1113519B (de) Siliziumgleichrichter fuer hohe Stromstaerken
DE2747087C2 (de) Elektrischer Kontakt und Verfahren zu dessen Herstellung
DE1172378B (de) Verfahren zur Herstellung einer elektrisch unsymmetrisch leitenden Halbleiteranordnung
DE1539638B2 (de) Halbleiterbauelement
DE1282195B (de) Halbleiterbauelement mit gesinterter Traeger-Zwischenplatte
DE2238569B2 (de) Verfahren zum loeten einer halbleiterplatte
DE1166383B (de) Halbleiteranordnung
DE1540268B2 (de) Verfahren zur herstellung einer thermodruckverbindung zwischen metallen und nicht metallischen stoffen und vorrichtung zur durdurchfuehrung des verfahrens
AT222700B (de) Verfahren zur Herstellung einer Halbleiteranordnung aus Silizium
DE1277967C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung, insbesondere einer thermoelektrischen Halbleiteranordnung
DE1199408B (de) Verfahren zum Herstellen von Halbleiterbau-elementen und nach diesem Verfahren hergestelltes Halbleiterbauelement
AT232132B (de) Halbleiteranordnung
DE1191044B (de) Verfahren zur Herstellung von Halbleiteranordnungen, wie Silizium-Flaechengleichrichter, -Transistoren oder Halbleiterstromtore
DE1118889B (de) Halbleiteranordnung mit einem einkristallinen, plattenfoermigen Halbleiterkoerper
AT234842B (de) In ein Gehäuse eingeschlossene Halbleiteranordnung
AT201666B (de) Verfahren zur Herstellung von elektrischen Halbleitergeräten
DE1170758B (de) Verfahren zur Herstellung einer Halbleiter-anordnung
DE1298387B (de) Halbleiter-Anordnung