DE1170758B - Verfahren zur Herstellung einer Halbleiter-anordnung - Google Patents

Verfahren zur Herstellung einer Halbleiter-anordnung

Info

Publication number
DE1170758B
DE1170758B DES62315A DES0062315A DE1170758B DE 1170758 B DE1170758 B DE 1170758B DE S62315 A DES62315 A DE S62315A DE S0062315 A DES0062315 A DE S0062315A DE 1170758 B DE1170758 B DE 1170758B
Authority
DE
Germany
Prior art keywords
solder
semiconductor
connection
producing
soldered
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DES62315A
Other languages
English (en)
Inventor
Dipl-Ing Udo Lob
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to DES59764A priority Critical patent/DE1176451B/de
Application filed by Siemens AG filed Critical Siemens AG
Priority to DES62315A priority patent/DE1170758B/de
Priority to DES64746A priority patent/DE1200102B/de
Priority to FR804712A priority patent/FR1234698A/fr
Priority to GB30937/59A priority patent/GB929836A/en
Priority to CH7805159A priority patent/CH431722A/de
Publication of DE1170758B publication Critical patent/DE1170758B/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B23K35/30—Selection of soldering or welding materials proper with the principal constituent melting at less than 1550 degrees C
    • B23K35/3006—Ag as the principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Description

BUNDESREPUBLIK DEUTSCHLAND
DEUTSCHES
PATENTAMT
AUSLEGESCHRIFT
Internat. Kl.: B 23 k
Deutsche Kl.: 49 h-26/01
Nummer:
Aktenzeichen:
Anmeldetag:
Auslegetag:
S 62315 VI a/49 h
26. März 1959
21. Mai 1964
Die vorliegende Erfindung bezieht sich auf ein verbessertes Verfahren zur Herstellung von Halbleiteranordnungen, deren Halbleiterelement zunächst an mindestens einer seiner einlegierten Elektroden mit einem Körper aus einem Werkstoff von etwa gleichem thermischem Ausdehnungskoeffizienten wie der Halbleiterkörper und über jenen Körper mit einem weiteren Körper von anderem thermischem Ausdehnungskoeffizienten verlötet ist.
Der weitere Körper im vorstehenden Sinne kann dabei z. B. ein Teil eines die Halbleitervorrichtung einschießenden Gehäuses sein. Dieser weitere Teil kann aber auch z. B. ein Hilfsanschlußkörper sein, der an dem Halbleiterelement an einem Zwischenkörper aus einem Werkstoff, der in seinem thermischen Ausdehnungskoeffizienten demjenigen des Halbleiterkörpers möglichst benachbart liegt, gegenüber derjenigen Oberfläche befestigt ist, über welche das Halbleiterelement von einer Grundplatte bzw. dem Gehäuseteil getragen wird. Im letzteren Falle kann der weitere Körper z. B. ein becherförmiger Kupferzylinder sein, in welchem der eigentliche Anschlußleiter ζ. Β. von biegsamem Charakter eingelötet oder durch eine Quetschverbindung mit ihm mechanisch verbunden wird.
Die Erfindung geht von der Erkenntnis aus, daß an eine solche Lötverbindung eine Reihe von Anforderungen zu stellen sind, die sich teils in einer verbesserten Fertigung, teils in einem verbesserten betriebsmäßigen Verhalten der Halbleiteranordnung begründen.
So erscheint für eine solche Lötverbindung ein solches Hartlot erwünscht, welches vor seiner Anwendung leicht zu einem Körper bestimmter Formgebung verarbeitbar ist. Vielfach wird bei der Fertigung von Halbleiterelementen derart vorgegangen, daß mechanisch zu verbindende Teile gewöhnlich zunächst stapelartig zusammengestellt werden und dann zwischen diesen übereinandergeschichteten Teilen der Löt- bzw. Legierungsprozeß durchgeführt wird. Ein solches Element des Stapels bildet dann eine als Lot benutzte Zwischenlage, die mit folienartigem Charakter zur Anwendung gelangt. Hierdurch läßt sich nämlich erreichen, daß im Stapelaufbau die Lotschicht in vorbestimmter Weise relativ dünn gewählt werden kann, denn sie ist im Halbleiterelementeaufbau vielfach eine Strecke im Wege der Abführung der an dem Halbleiterelement betriebsmäßig anfallenden Jouleschen Wärme oder auch zugleich im elektrischen Stromzuführungsweg, und sie soll daher auch unter diesem Gesichtspunkt als Wärmewiderstand oder/und elektrischer Widerstand möglichst kurz ausfallen.
Verfahren zur Herstellung einer Halbleiteranordnung
Anmelder:
Siemens-Schuckertwerke Aktiengesellschaft,
Berlin und Erlangen,
Erlangen, Werner-von-Siemens-Str. 50
Als Erfinder benannt:
Dipl.-Ing. Udo Lob, München
Es liegt ferner im Interesse einer gleichmäßigen Beanspruchung des Halbleiterelementes, daß die Lotschicht möglichst überall über ihre gesamte Flächenausdehnung eine gleichmäßige Stärke aufweist.
Um eine solche Fertigung zu fördern, d. h. auf einfache Weise aus dem Lotwerkstoff eine maßhaltige Folie gleichmäßiger Dicke herstellen zu können, insbesondere durch einen Walzprozeß, soll daher das Lot einen möglichst duktilen Charakter aufweisen.
Als eine weitere erwünschte Eigenschaft des Lotwerkstoffes an Halbleiterelementen wurde erkannt, daß es auch nach seiner Benutzung, also als eine Verbindungsstrecke und als mechanisches Verbindungsmittel zweier solcher genannter Körper an einer Halbleiteranordnung bei den in Frage kommenden Betriebsverhältnissen mechanisch stabile Eigenschäften aufweist, d. h. insbesondere bei wechselnden Temperaturbeanspruchungen der Lötverbindungsstellen, die bei einem Halbleiterelement je nach seinem betriebsmäßigen Einsatz mit mehr oder minder großer Häufigkeit auftreten können, seine innere Festigkeit und Bindung gegenüber den miteinander zu verbindenden Körpern nicht verliert, denn hierdurch würden dann für das Halbleiterelement wesentliche thermische und elektrische Nachteile zur Entstehung gelangen, die eine wesentliche Herabsetzung seiner Lebensdauer oder seiner Zerstörung im Gefolge haben würden.
Als ein weiterer Gesichtspunkt für die notwendigen Eigenschaften eines solchen für eine Lötverbindung an der angegebenen Stelle benutzten Hartlotes kann sich ein relativ niedriger Schmelzpunkt als zweckmäßig erweisen, damit es im Verlaufe der Durchführung von Arbeitsprozessen anderer Zweck-
409 590/256
bestimmungen an der Halbleiteranordnung bzw. dem Halbleiterelement zur Anwendung gelangen kann.
Die vorgezeichnete Aufgabe bei der Herstellung von Halbleiteranordnungen der eingangs angegebenen Art läßt sich nach dem erfindungsgemäßen Verfahren dadurch lösen, daß jeweils für die Durchführung der gegenseitigen Hartlötverbindung zwischen dem mit der einlegierten Elektrode verbundenen Körper aus Molybdän, Tantal oder Wolfram einerseits und dem weiteren Körper aus Eisen oder Kupfer andererseits ein Lot, bestehend aus 65% Silber, 27% Kupfer, 4% Mangan und 4% Nickel unter Berücksichtigung der dabei üblichen Toleranzen, in Form einer dünnen maßhaltigen Folie gleichmäßiger Dicke eingelegt und dann der Verlötungsvorgang durchgeführt wird.
Durch den Zusatz von Mangan zum Lot gelingt es einerseits, das Schmelzlot in seiner Schmelztemperatur herabzusetzen; andererseits gelingt es aber gleichzeitig gerade durch den Zusatz von Mangan an Stelle irgendeines anderen Zusatzes, für das Lot selbst im Interesse seiner leichten Bearbeitbarkeit einen duktilen Charakter aufrechtzuerhalten. Die Arbeitstemperatur bzw. Löttemperatur eines solchen Schmelzlotes liegt etwa in dem Temperaturbereich von etwa 770 bis 950° C. In diesem Intervall können sich die höheren Werte bei Verlötungen mit Kupfer als geeignet erweisen, während bei Verlötungen z. B. der Grundplatte bzw. der Hilfsträgerplatte eines Halbleiterelementes mit einem Gegenkörper, also z. B. eines aus Eisen bestehenden Gehäuseteiles der Halbleiteranordnung bereits die niedrigen Temperaturwerte in diesem Intervall ausreichen. Dieses Lot hat auch bei seiner Anwendung für Verlötungen an Halbleitervorrichtungen nach den angegebenen Temperaturwerten die vorteilhafte Eigenschaft, daß es, wie es als Bedingung aufgestellt wurde, eine relativ niedrige Arbeitstemperatur bzw. Löttemperatur aufweist, so daß das für den Lötprozeß günstige Intervall sich weitgehend mit demjenigen Bereich überlappt, in welchem der Legierungsvorgang an einer Halbleitervorrichtung mit einem Halbleiter auf der Basis eines Halbleiters aus Silizium vorzunehmen ist, um die entsprechenden Elektrodenmaterialkörper mit dem Halbleiterkörper zu verbinden und dabei in dem Halbleiterkörper die entsprechend verschieden dotierten Zonen der elektrischen p- bzw. η-Leitung zu erzeugen. So liegt der günstige Temperaturbereich für die Durchführung solcher Legierungen beispielsweise in dem Intervall von 750 bis 850° C, wenn, wie angegeben, ein Halbleiterkörper aus Silizium mit Gegenelektrodenkörpern z. B. aus Gold-Antimon und Aluminium legiert werden soll und die Trägerplatte auf der Aluminiumseite der Halbleiterplatte aus Wolfram besteht. Es ist zu erkennen, daß nach dem angegebenen Bereich für die Arbeits- bzw. Löttemperatur des Lotes und dem einzuhaltenden Temperaturbereich für eine einwandfreie Legierung des Halbleiterkörpers mit seinen Elektrodenkörpern diese beiden Temperaturbereiche einander weitgehend überlappen. Es kann also sowohl die Legierung des Halbleiterelementes als auch gleichzeitig das Verlöten seiner Tragplatte mit einem weiteren Träger bzw. einem Gehäuseteil unmittelbar in vorteilhafter Weise in dem gleichen Arbeitsprozeß innerhalb eines relativ großen Temperaturintervalls durchgeführt werden und beide ihrer Zweckbestimmung nach verschiedenen Arbeitsprozesse an der Halbleiteranordnung somit sicher in einwandfreier Weise verlaufen, weil das entsprechende Lot ohne weiteres für die Durchführung eines solchen Arbeitsprozesses in einer vorbestimmten erwünschten Weise vorher vorbereitet werden kann. Beim betriebsmäßigen Einsatz weist aber außerdem eine in dieser Weise verlötete Halbleiteranordnung ein stabiles Verhalten in der mechanischen Verbindung ihrer verlöteten Teile auf.
Zur näheren Erläuterung eines erfindungsgemäßen
ίο Ausführungsbeispieles wird nunmehr auf die Figur der Zeichnung Bezug genommen.
In dieser bezeichnet 1 einen Gehäuseteil, der z. B. aus Kupfer besteht. Auf diesem befindet sich eine Folie 2 aus dem erfindungsgemäßen Lot. Auf diesem Lot ist eine Trägerplatte 3 aus Wolfram angeordnet. Auf dieser Platte 3 wiederum liegt eine Folie 4 aus einer Silber-Antimon-Legierung oder einer Gold-Antimon-Legierung. Auf dieser Folie 4 ist die Siliziumhalbleiterplatte 5 vom n-Leitungscharakter angeordnet. Die Halbleiterplatte 5 trägt eine Aluminiumfolie 6. Auf dieser ist eine Platte 7 aus Wolfram angeordnet. Auf dieser wiederum liegt eine Folie 8 aus dem gleichen Lot wie die Folie 2. Auf dieser Folie 8 ist ein becherförmiger Körper 9 aus Kupfer angeordnet, in dessen Hohlraum z. B. ein biegsamer, nicht besonders angedeuteter Anschlußleiter eingesetzt und durch einen Lot- oder einen Preß- oder Quetschvorgang befestigt werden kann. Eine in dieser Weise geschichtete Anordnung kann in einem einzigen thermischen Behandlungsprozeß in einem Ofen an ihren Teilen zu einer baulichen Einheit verbunden werden. Dabei geht gleichzeitig außer der gegenseitigen mechanischen Verbindung der übereinandergeschichteten Teile an und in der Halbleiterplatte 5 ein solcher Legierungsprozeß vor sich, daß entsprechend dotierte Zonen und ein p-n-Übergang geschaffen wird und auf diese Weise z. B. als ein Produkt ein Flächengleichrichter erhalten wird, der durch eine Ergänzung des Gehäuseteiles 1 durch weitere Gehäuseteile in eine nach außen gasdichte Kapselung eingeschlossen werden kann, die gegebenenfalls vorher mit einem Schutzgas, wie z. B. Stickstoff, gefüllt werden kann. Diese Lotfolien 2 bzw. 8 sind dabei aus dem erfindungsgemäßen Lot hergestellt.
Um die Anordnung in ein gasdichtes Gehäuse einzuschließen und dabei eine zweckmäßige Verbindung zwischen dem Gehäuseteil 1 und einem Gehäuseteil
10 vornehmen zu können, ist der Grundplattenkörper 1 an seinem äußeren Rande mit einem Absatz 1 α versehen. An diesem ist ein besonderer Ring
11 aus Eisen aufgelegt und durch eine Lötverbindung mit dem Körper 1 verbunden, z. B. unter Anwendung des Silber-Kupfer-Eutektikums als Lot. Dieser Ring ist an seiner oberen Fläche mit einer ringförmigen Erhebung 11a versehen. Diese soll die Funktion einer Schweißwarze erfüllen, wenn die beiden Körper 10 und 11 durch einen elektrischen Widerstandsverschweißungsprozeß miteinander verbunden werden. In dem Gehäuseteil 10 ist dann in üblicher Weise eine isolierte Durchführung für die Herausführung des elektrischen Anschlusses von dem Anschlußkörper 9 vorgesehen, was nicht besonders angedeutet ist.
Es waren an sich Lote für rostsichere Stähle bekannt, welche zur Erreichung einer in ihrer Farbe nicht von derjenigen der verlöteten Gegenstände bzw. Teile abweichenden und daher nicht sichtbaren Lot-
fuge sowie zur Erreichung einer bestimmten chemischen Widerstandsfähigkeit aus 30 bis 70% Mangan, 10 bis 60 '% Kupfer und 10 bis 5010Zo Nickel bestehen und je nach Wahl der anteiligen Zusammensetzung Schmelzpunkte zwischen 850 und 1150° C besitzen. Mit einer Zusammensetzung von 40% Mangan, 50% Kupfer und 10% Nickel war ein solches Lot mit einem Schmelzpunkt von 900° C bekannt. Zur Anpassung bzw. Beeinflussung des Schmelzpunktes, der Leichtflüssigkeit, der Färbung oder der Legierungsfähigkeit war es bekannt, Zusätze eines oder mehrerer der Metalle Kobalt, Eisen, Chrom, Silber, Aluminium oder Zink beizugeben mit einem Gesamtanteil bis 30% und als Lötmittel im Sinne eines Flußmittels ein Gemisch von Borax oder Borsäure zu benutzen.
Miteinander zu verlötende rostfreie Stähle liegen aber bei einer Halbleiteranordnung nicht vor.
Zur Hartlötung von Bauteilen in der Hochvakuumtechnik und Schaffung eines von Metallen mit niedrigem Siedepunkt, wie Zink und Cadmium, freien Lotes, jedoch von niedrigem Schmelzpunkt, ist einer Zweistofflegierung aus Silber und Kupfer, deren Schmelzpunkt bei eutektischer Zusammensetzung bei 779° C liegt, ein dritter Legierungsanteil aus rund 5% Zinn zur Herabsetzung des Schmelzintervalls auf 743 bis 760° C beigegeben und dabei erkannt worden, daß eine Steigerung des Zinnanteils zwar eine weitere Herabsetzung der Schmelztemperatur ermöglichte, jedoch eine Versprödung zur Folge hatte. Zur Vermeidung dieser Mängel wurde eine in der Nähe des Eutektikums liegende Legierung mit dem als reines Metall einen ausreichend hohen Siedepunkt besitzenden Indium bekannt, bestehend aus 15 bis 45% Kupfer, 5 bis 15% Indium, Rest 45 bis 80% Silber, vorzugsweise aus 64,4% Silber, 25,6% Kupfer und 10% Indium, welche die Durchführung von Lötungen bereits bei 680° C ermöglicht, und die neben den genannten Komponenten noch bis 1% an weiteren Legierungsbestandteilen aus Nickel oder Mangan oder beiden enthalten kann, um dem Lot noch andere spezielle Eigenschaften, wie diejenigen der Benetzungsfähigkeit von Wolfram, Molybdän usw., zu geben.
Bei einem solchen Zusatz von Indium zu dem Lot würde es zweifelhaft sein, ob durch dieses bei seiner Anwendung in einer elektrischen Halbleiteranordnung dabei in thermischer Abhängigkeit auftretenden Beanspruchungen auf mechanische Wechselfestigkeit Scherfestigkeiten erreicht werden können, wie sie sich bei Anwendung der vorliegenden Erfindung bei Halbleiteranordnungen und für die mechanische Beständigkeit dieser Anordnungen ergeben haben.
Es war ferner tabellenmäßig eine Silberhartlotlegierung aus 65% Silber, 28% Kupfer, 5% Mangan und 2% Nickel mit einem Schmelzpunkt von 1385 und einem Fließpunkt von 1445° F oder entsprechend etwa 750 bzw. 780° C bekannt.

Claims (4)

Patentansprüche:
1. Verfahren zur Herstellung einer Halbleiteranordnung, deren Halbleiterelement zunächst an mindestens einer seiner einlegierten Elektroden mit einem Körper aus einem Werkstoff von etwa gleichem thermischem Ausdehnungskoeffizienten wie der Halbleiterkörper und über jenen Körper mit einem weiteren Körper von anderem thermischem Ausdehnungskoeffizienten verlötet ist, dadurch gekennzeichnet, daß jeweils für die Durchführung der gegenseitigen Hartlötverbindung zwischen dem mit der einlegierten Elektrode verbundenen Körper aus Molybdän, Tantal oder Wolfram einerseits und dem weiteren Körper aus Eisen oder Kupfer andererseits ein Lot aus 65% Silber, 27% Kupfer, 4% Mangan und 4% Nickel in Form einer dünnen maßhaltigen Folie gleichmäßiger Dicke eingelegt und dann der Verlötungsvorgang durchgeführt wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Lot zur Herstellung der Lötverbindung zwischen der Trägerplatte und des Aufbaues des Halbleitersystems und einem weiteren Träger, wie z. B. einem an der Bildung des das Halbleiterelement einschließenden Gehäuses beteiligten Körper benutzt wird.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Lot zur Herstellung der Lötverbindung zwischen einem Hilfsanschlußkörper der Halbleiteranordnung, an welchem ein weiterer Anschlußleiter befestigt wird, und der einen Elektrode des Halbleiterelementes benutzt wird.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß das Lot zur Herstellung der Lötverbindung zwischen dem Hilfsanschlußkörper in Becherform, in welchem der Anschlußleiter etwa vom biegsamen Charakter, wie einer Litze, einem Seil oder geflochtenen Band, mit einem Ende eingesetzt und durch einen mechanischen Prozeß oder einen Lötprozeß mit jener Hohlkörperform verbunden wird, und der einen Elektrode benutzt wird.
In Betracht gezogene Druckschriften:
Deutsche Patentschriften Nr. 460 241, 925 987;
»Material and Methods« vom 31. Juni 1950, S. 65.
Hierzu 1 Blatt Zeichnungen
409 590/256 5.64 © Bundesdruckerei Berlin
DES62315A 1958-09-10 1959-03-26 Verfahren zur Herstellung einer Halbleiter-anordnung Pending DE1170758B (de)

Priority Applications (6)

Application Number Priority Date Filing Date Title
DES59764A DE1176451B (de) 1958-09-10 1958-09-10 Verfahren zur Herstellung eines Halbleiter-bauelementes
DES62315A DE1170758B (de) 1958-09-10 1959-03-26 Verfahren zur Herstellung einer Halbleiter-anordnung
DES64746A DE1200102B (de) 1958-09-10 1959-09-04 Verfahren zur Herstellung eines Halbleiter-bauelementes
FR804712A FR1234698A (fr) 1958-09-10 1959-09-09 Liaison par soudage entre un élément en molybdène, tantale ou tungstène et un autre élément d'un métal différent et soudure pour effectuer cette liaison
GB30937/59A GB929836A (en) 1958-09-10 1959-09-10 Making a semi-conductor device by a process that includes soldering
CH7805159A CH431722A (de) 1958-09-10 1959-09-10 Verfahren zur Herstellung einer Halbleiterbauelementeanordnung

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DES59764A DE1176451B (de) 1958-09-10 1958-09-10 Verfahren zur Herstellung eines Halbleiter-bauelementes
DES62315A DE1170758B (de) 1958-09-10 1959-03-26 Verfahren zur Herstellung einer Halbleiter-anordnung
DES64746A DE1200102B (de) 1958-09-10 1959-09-04 Verfahren zur Herstellung eines Halbleiter-bauelementes

Publications (1)

Publication Number Publication Date
DE1170758B true DE1170758B (de) 1964-05-21

Family

ID=27212635

Family Applications (3)

Application Number Title Priority Date Filing Date
DES59764A Pending DE1176451B (de) 1958-09-10 1958-09-10 Verfahren zur Herstellung eines Halbleiter-bauelementes
DES62315A Pending DE1170758B (de) 1958-09-10 1959-03-26 Verfahren zur Herstellung einer Halbleiter-anordnung
DES64746A Pending DE1200102B (de) 1958-09-10 1959-09-04 Verfahren zur Herstellung eines Halbleiter-bauelementes

Family Applications Before (1)

Application Number Title Priority Date Filing Date
DES59764A Pending DE1176451B (de) 1958-09-10 1958-09-10 Verfahren zur Herstellung eines Halbleiter-bauelementes

Family Applications After (1)

Application Number Title Priority Date Filing Date
DES64746A Pending DE1200102B (de) 1958-09-10 1959-09-04 Verfahren zur Herstellung eines Halbleiter-bauelementes

Country Status (4)

Country Link
CH (1) CH431722A (de)
DE (3) DE1176451B (de)
FR (1) FR1234698A (de)
GB (1) GB929836A (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2841940B2 (ja) * 1990-12-19 1998-12-24 富士電機株式会社 半導体素子
WO2003043082A1 (en) * 2001-11-12 2003-05-22 Sumitomo Special Metals C0., Ltd. Package for electronic parts, lid thereof, material for the lid and method for producing the lid material
CN109175783A (zh) * 2018-10-31 2019-01-11 无锡日月合金材料有限公司 一种四元合金钎料

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE460241C (de) * 1926-07-24 1928-07-07 Deutsche Edelstahlwerke Ag Lot fuer rostsichere Staehle
DE925987C (de) * 1952-10-28 1955-04-04 Eugen Dr-Ing Duerrwaechter Verwendung von Silberlegierungen als Hartlot fuer die Hochvakuumtechnik

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE501792C (de) * 1926-12-23 1930-07-04 Philips Nv Loeten von Wolfram und Molybdaen
DE483275C (de) * 1927-11-22 1929-09-26 Leopold Rostosky Dr Legierung zum Schweissen von Nichteisenmetallen oder deren Legierungen und zum Hartloeten von Schwermetallen
GB671079A (en) * 1949-11-16 1952-04-30 Richard Chadwick Improvements in or relating to solders
BE558969A (de) * 1956-07-04

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE460241C (de) * 1926-07-24 1928-07-07 Deutsche Edelstahlwerke Ag Lot fuer rostsichere Staehle
DE925987C (de) * 1952-10-28 1955-04-04 Eugen Dr-Ing Duerrwaechter Verwendung von Silberlegierungen als Hartlot fuer die Hochvakuumtechnik

Also Published As

Publication number Publication date
FR1234698A (fr) 1960-10-19
CH431722A (de) 1967-03-15
DE1176451B (de) 1964-08-20
GB929836A (en) 1963-06-26
DE1200102B (de) 1965-09-02

Similar Documents

Publication Publication Date Title
DE1086350B (de) Verfahren zur Herstellung einer Halbleiteranordnung, z. B. eines Siliziumgleichrichters
DE1141029B (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
WO2005082569A1 (de) Verfahren zum schweissen artungleicher metallischer fügepartner, insbesondere von aluminium-kupfer-verbindungsstellen
DE1149826B (de) Verfahren zum Anbringen eines elektrischen Anschlusses an einer Halbleiteranordnung
DE1180851B (de) Verfahren zum Herstellen einer Halbleiteranordnung, z. B. eines Transistors oder einer Diode
DE3005662C2 (de) Verfahren zur Herstellung eines Kontaktelementes
DE2517347A1 (de) Kontaktkoerper und herstellungsverfahren hierzu
DE2937051A1 (de) Flachpaket zur aufnahme von elektrischen mikroschaltkreisen und verfahren zu seiner herstellung
DE102006005271A1 (de) Lötlegierung und eine unter Verwendung derselben hergestellte Halbleitervorrichtung
DE2747087C2 (de) Elektrischer Kontakt und Verfahren zu dessen Herstellung
DE1170758B (de) Verfahren zur Herstellung einer Halbleiter-anordnung
DE1113519B (de) Siliziumgleichrichter fuer hohe Stromstaerken
DE1621258B2 (de) Kontaktstueck aus einem leitenden traeger aus einem unedlen metall und einem dreischichtigen verbundkontaktkoerper sowie dessen herstellungsverfahren
DE1282195B (de) Halbleiterbauelement mit gesinterter Traeger-Zwischenplatte
DE2145113A1 (de) Verfahren zum Verbinden zweier Körper durch Hartlöten
DE1248167B (de) Verfahren zur Herstellung eines Halbleiterbauelements durch Einlegieren einer Elektrode in einen Halbleiterkoerper aus Germanium
DE102015226746A1 (de) Lot, Lotmetallpulver und Verfahren zum Fügen von Bauteilen
DE1614653C3 (de) Halbleiteranordnung hoher Strombelastbarkeit
DE1298387C2 (de) Halbleiter-Anordnung
DE948265C (de) Schmelzleiter mit Auftragsmasse fuer elektrische Sicherungen
DE1110323C2 (de) Verfahren zur Herstellung von Halbleiteranordnungen
DE102013109588A1 (de) Aufschmelz-Verbindungsverfahren
DE1120603B (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE1167162B (de) Lot zum Verloeten von Teilen, von denen eines Gold enthaelt, und Verfahren zum Loeten mit diesem Lot
DE1483293C (de) Legierung fur eine Siliziumdiode mit ubersteüer Grenzflache und veränderlicher Kapazität und Verfahren zu ihrer Herstel lung