DE1203024B - Schaltungsanordnung fuer einen aus einer Kombination von Vervielfachungsstromkreisenaufgebauten Multiplikator - Google Patents

Schaltungsanordnung fuer einen aus einer Kombination von Vervielfachungsstromkreisenaufgebauten Multiplikator

Info

Publication number
DE1203024B
DE1203024B DEF19304A DEF0019304A DE1203024B DE 1203024 B DE1203024 B DE 1203024B DE F19304 A DEF19304 A DE F19304A DE F0019304 A DEF0019304 A DE F0019304A DE 1203024 B DE1203024 B DE 1203024B
Authority
DE
Germany
Prior art keywords
circuits
multiplication
circuit
doubling
multiplier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DEF19304A
Other languages
English (en)
Inventor
Dipl-Ing Toshio Ikeda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to DEF19304A priority Critical patent/DE1203024B/de
Publication of DE1203024B publication Critical patent/DE1203024B/de
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/491Computations with decimal numbers radix 12 or 20.
    • G06F7/498Computations with decimal numbers radix 12 or 20. using counter-type accumulators
    • G06F7/4983Multiplying; Dividing
    • G06F7/4986Multiplying; Dividing by successive multiplication or division by 2

Landscapes

  • Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Complex Calculations (AREA)

Description

  • Schaltungsanordnung für einen aus einer Kombination von Vervielfachungsstromkreisen aufgebauten Multiplikator Die Erfindung betrifft eine Schaltungsanordnung für einen aus einer Kombination von Vervielfachungsstromkreisen aufgebauten Multiplikator. Die Schaltungsanordnung nach der Erfindung ist insbesondere für Relaissystemrechenmaschinen gedacht.
  • Bei elektrischen Rechenmaschinen wird vielfach das Resultat eines Multiplikationsvorganges dadurch ermittelt, daß zunächst eine Reihe von Vielfachen des Multiplikanden aufgestellt werden und daß bei dem Multiplikationsbetrieb selbst eines der im voraus errechneten Produkte herausgegriffen und weiter verarbeitet wird. Soll dieses Verfahren auf eine Relaisrechenmaschine übertragen werden, dann ist ohne weiteres einzusehen, daß. die Zahl der zu verwendenden Relais sehr groß wird, so daß sich auch der Aufbau der ganzen Maschine wesentlich verkompliziert. Außerdem sind die bekannten Schaltungen zur Lösung'der genannten Aufgabe im allgemeinen auf einen ganz bestimmten Zahlencode (Zahlenschlüssel, Zahlenschnur) ausgerichtet und die fertigen Schaltkreise können nur mit großem Aufwand für einen anderen Code bereitgestellt werden.
  • Die Schaltungsanordnung nach der Erfindung löst die genannten Nachteile mit einem sehr einfachen Schaltungsaufbau und bringt gleichzeitig den wesentlichen Vorteil mit sich, daß bei den verschiedensten Zahlencodes (z. B. Dual- oder Dezimalschlüssel) die Anordnung in der fast gleichen Ausbildung verwendet werden kann.
  • Die Schaltungsanordnung nach der Erfindung besteht aus einer Mehrzahl gleichartiger, hintereinandergeschalteter Vervielfachungsstromkreise, denen der Multiplikand zur Vervielfachung zugeführt wird. Zur Gewinnung des Produktes werden dann gemäß der Erfindung durch Wahl der Summe (bzw. Differenz) die Ausgangswerte der Vervielfachungsstromkreise in einem Addierwerk zusammengefaßt. Dies kann im besonderen über eine oder mehrere Torschaltungen erfolgen.
  • Die Schaltungsanordnung kann besonders einfach dadurch verwirklicht werden, daß drei gleichartige Verdopplungsstromkreise verwendet werdenk Ein Verdopplungsstromkreis kann nämlich nicht nur für Dezimal- und Dualzahlen, sondern auch für alle anderen Zahlensysteme besonders einfach aufgebaut werden. Die Schaltungsanordnung nach der Erfindung ist hierbei so ausgebildet, daß die Verdopplungsstromkreise in Reihe geschaltet sind und jeder Ausgang kombiniert mit einem anderen je nach der Art der durchzuführenden Rechnung zum Additionsstromkreis gegeben werden kann. Gemäß der Erfindung wird also das Multiplikationsergebnis einer Zahl mit einem Multiplikator kleiner als 10 als die Verbindung der Summe oder Differenz des mit 1, 2, 4 oder 8 multiplizierten Multiplikanden angesehen. Der Rechenbetrieb selbst erfolgt dadurch, daß für die Rechnung die einzelnen Teilprodukte durch nacheinander vorgenommenes Multiplizieren gewonnen werden und daß die Teilprodukte dann addiert oder subtrahiert werden. Da nach der Erfindung drei gleichartige Verdopplungsstromkreise in Reihe hintereinandergeschaltet werden, entstehen an der Ausgangsseite dieser Stromkreise die Zahlen 2n, 4n, 8 n unter der Voraussetzung, daß der Multiplikand durch n ausgedrückt ist. Da aber bekanntlich jede Zahl bis 10 durch die Kombination von 1, 2, 4, 8 dargestellt werden kann, kann dies auch mit dem Multiplikator erfolgen, und die gewünschte Multiplikation geschieht dann einfach dadurch, daß die Ausgänge der Vervielfachungsstromkreise zusammen mit dem ursprünglichen Multiplikanden wahlweise zu den Additions-und Subtraktionsstromkreisen gegeben werden und dort je nach Wahl addiert oder subtrahiert werden. Sollte der Multiplikator größer als 9 sein, dann kann eine Multiplikation dadurch erreicht werden, daß das geschilderte Verfahren wiederholt wird, sofern man nicht durch die Anordnung weiterer Vervielfachungsstromkreise das Ergebnis auf einmal ermitteln will.
  • Da ein Stromkreis zur Verdopplung einer Zahl oder gegebenenfalls auch zur Vervielfachung verhältnismäßig einfach aufgebaut werden kann, arbeitet die Schaltungsanordnung nach der Erfindung sehr viel einfacher und wirtschaftlicher als die bekannten Anordnungen. Außerdem kann insbesondere ein Verdopplungsstromkreis sehr einfach einem bestimmten Zahlencode angepaßt werden.
  • An Hand des in der in der Zeichnung dargestellten Ausführungsbeispiels wird die Schaltungsanordnung nach der Erfindung noch näher erläutert. Die Schaltskizze zeigt einen Rechenstromkreis mit seinen wichtigsten Grundelementen, bei dem Verdopplungsstromkreise gemäß dem Erfindungsgedanken kombiniert sind. Der Additions- und Subtraktionsstromkreis ist mit AM bezeichnet. Die beiden Torschaltungen tragen den Buchstaben G, und mit GC ist der Stromkreis bezeichnet, der die beiden Tore wahlweise zu steuern in der Lage ist. Die Verdopplungsstromkreise tragen die Buchstaben A, B, C. Diese Verdopplungsstromkreise sind gemäß der Erfindung vollkommen gleichartig aufgebaut und sind in Reihe hintereinandergeschaltet.
  • Wird nun dem Stromkreis A eine Zahl n eingangsseitig zugeführt, so entsteht auf der Ausgangsseite die Zahl 2 n. Diese Zahl liegt, wie dargestellt, an der rechten Torschaltung G zusammen mit der ursprünglichen Zahl n. Gleichzeitig wird die Zahl 2n dem Verdopplungsstromkreis B zugeführt, so daß auf der Ausgangsseite dieses Stromkreises B die Zahl 4 n entsteht. Diese Zahl liegt nun an der linken Torschaltung G zusammen mit der über den Verdopplungsstromkreis C zugeführten Zahl 8 n. Insgesamt sind also zwei Torschaltungen vorgesehen, von denen die eine die Zahlen n und 2 n und die andere die Zahlen 4 n und 8 h zusammenfaßt. Die Tore werden durch den Torsteuerstromkreis, und zwar abhängig von dem diesem Stromkreis über die Klemme p zugeführten Multiplikator gesteuert. Es sei angenommen, daß der Multiplikator 6 betragen soll. In diesem Fall wird die Zahl 6 als die Summe aus zwei der Zahlen von 1, 2,4 und 8 angesehen, d. h. als die Summe von 4 und 2. Der Torsteuerstromkreis öffnet dementsprechend die beiden Torschaltungen G so, daß unmittelbar die Zahlen 2n und 4n zur Addition in den Additions-und Subtraktionsstromkreis AM gelangen können.
  • Die Schaltungsanordnung nach der Erfindung wurde an Hand eines Multiplikationsvorganges erläutert. Nach demselben Verfahren kann natürlich auch ein Divisionsvorgang und sogar das Ziehen einer Quadratwurzel durchgeführt werden. Hierzu wird bei der Division eingangsseitig, also an der Stelle, an der bei der Multiplikation der Multiplikand zugeführt wird, der Divisor eingeführt, wobei der Dividend in dem Speicher, der in der dem Additions- und Subtraktionsstromkreis folgenden Stufe vorgesehen ist, gespeichert wird. An der -Klemme p des Torsteuerstromkreises GC werden die Zahlen 1 bis 9 in passender Reihenfolge eingeführt und von der Ausgangsseite der Verdopplungsstromkreise über die Torschaltungen und den Additions- und Subtraktionsstromkreis wird die Entscheidung der Größe zwischen diesen Zahlen und dem Dividenden vorgenommen, so daß der entsprechende Quotient in dem Torsteuerstromkreis GC bestimmt wird und von diesem Stromkreis gegebenenfalls für eine Speicherung abgenommen werden kann. Die weitere Division kann dann durch Wiederholung dieses Verfahrens fortgesetzt werden.
  • Die Ermittlung der Quadratwurzel wird in fast gleicher Weise vorgenommen.

Claims (2)

  1. Patentansprüche: 1. Schaltungsanordnung für einen aus einer Kombination von Vervielfachungsstromkreisen aufgebauten Multiplikator, insbesondere für Relaissystemrechenmaschinen, d a d u r c h g e -k e n n z e i c h n e t, daß eine Mehrzahl im Aufbau identischer, hintereinandergeschalteter Vervielfachungsstromkreise, vorzugsweise Verdopplungsstromkreise, vorgesehen ist, denen der Multiplikand zur Vervielfachung zugeführt wird und daß zur Gewinnung des Produktes durch Wahl der Summe (bzw. Differenz) die Ausgangswerte der Vervielfachungsstromkreise (Verdopplungsstromkreise) in einem Addierwerk zusammengefaßt werden.
  2. 2. Schaltungsanordnung nach -Anspruch 1, dadurch gekennzeichnet, daß drei gleiche Stromkreise zur Verdopplung des Multiplikanden und zwei Torschaltungen vorgesehen sind, wobei an der einen Torschaltung das Ein- und Zweifache, und an der anderen Torschaltung das Vier- und Achtfache Produkt des Multiplikanden anliegt. In Betracht gezogene Druckschriften: Deutsche Patentschrift Nr. 876 479; deutsche Auslegeschrift Nr. 1046 917; USA.-Patentschrift Nr. 2192 003; . Synthesis of Electronic Computing and Control Circuits Cambridge Mass. Harvad University Press 1951, S. 195 bis 201; Buch von C. W. Tompkins, J. H. Wakelin und W. W. S t i f l e r »High-Speed Cornputing Devices« McGraw-Hill Book Comp., Inc., New York-Toronto London 1950, S. 37 bis 43, 110 bis 113.
DEF19304A 1956-01-17 1956-01-17 Schaltungsanordnung fuer einen aus einer Kombination von Vervielfachungsstromkreisenaufgebauten Multiplikator Pending DE1203024B (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DEF19304A DE1203024B (de) 1956-01-17 1956-01-17 Schaltungsanordnung fuer einen aus einer Kombination von Vervielfachungsstromkreisenaufgebauten Multiplikator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DEF19304A DE1203024B (de) 1956-01-17 1956-01-17 Schaltungsanordnung fuer einen aus einer Kombination von Vervielfachungsstromkreisenaufgebauten Multiplikator

Publications (1)

Publication Number Publication Date
DE1203024B true DE1203024B (de) 1965-10-14

Family

ID=7089278

Family Applications (1)

Application Number Title Priority Date Filing Date
DEF19304A Pending DE1203024B (de) 1956-01-17 1956-01-17 Schaltungsanordnung fuer einen aus einer Kombination von Vervielfachungsstromkreisenaufgebauten Multiplikator

Country Status (1)

Country Link
DE (1) DE1203024B (de)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2192003A (en) * 1934-05-10 1940-02-27 Ibm Accounting machine
DE876479C (de) * 1948-09-22 1953-05-15 Ibm Deutschland Elektrische Multiplikations- und Divisionseinrichtung
DE1046917B (de) * 1953-04-20 1958-12-18 Nat Res Dev Multiplikationsschaltung fuer elektronische Binaerziffer-Rechenmaschinen

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2192003A (en) * 1934-05-10 1940-02-27 Ibm Accounting machine
DE876479C (de) * 1948-09-22 1953-05-15 Ibm Deutschland Elektrische Multiplikations- und Divisionseinrichtung
DE1046917B (de) * 1953-04-20 1958-12-18 Nat Res Dev Multiplikationsschaltung fuer elektronische Binaerziffer-Rechenmaschinen

Similar Documents

Publication Publication Date Title
DE1549476C3 (de) Anordnung zur Ausführung von Divisionen
DE2246968A1 (de) Einrichtung zur kombination, insbesondere multiplikation, zweier gleitkommazahlen
DE2353421B2 (de) Elektronischer rechner
DE1236834B (de) Rechengeraet
DE2034841C3 (de) Matrixanordnung für Digital-Rechenanlage
DE4101004A1 (de) Paralleler multiplizierer mit sprungfeld und modifiziertem wallac-baum
DE1499281B1 (de) Rechenmaschine fuer logarithmische Rechnungen
DE2619307A1 (de) Multipliziereinrichtung
DE1499174B1 (de) Dividiervorrichtung fuer Digitalrechner
DE1190705B (de) Elektronische Vierspeziesrecheneinheit
DE1203024B (de) Schaltungsanordnung fuer einen aus einer Kombination von Vervielfachungsstromkreisenaufgebauten Multiplikator
DE2046685A1 (de) Einrichtung zum Konvertieren einer Dezimalzahl in eine Binarzahl
DE1126163B (de) Verfahren und Vorrichtung zur Multiplikation
DE1125685B (de) Rechenmaschine
DE2142636C3 (de) Rechenwerk für die Durchführung digitaler Multiplikationen
DE1954913C3 (de) Steuertastatur für einen Tischrechner
DE1549461C3 (de)
DE1181459B (de) Multiplikationsschaltung fuer elektronische Zifferrechenmaschinen
DE1234055B (de) Anordnung zur Addition oder Subtraktion
DE1774483A1 (de) Binaeres Multiplizierwerk
DE1269392B (de) Einrichtung zur Division von Dezimalziffern
DE1963030C3 (de) Anordnung zum Umsetzen einer Binärzahl in eine tetradisch codierte Dezimalzahl in einem Rechner
DE1136143B (de) Geschaeftsmaschine zur Errechnung von Zinsen
DE1524146C (de) Divisionseinrichtung
DE1075346B (de) Schaltungsanordnung zur Multiplikation zweier Zahlen, insbesondere innerhalb von Relaisrechenmaschinen