DE1162487B - Verfahren zur Herstellung von einlegierten pn-UEbergaengen eines Hochfrequenz-Flaechen-Transistors - Google Patents

Verfahren zur Herstellung von einlegierten pn-UEbergaengen eines Hochfrequenz-Flaechen-Transistors

Info

Publication number
DE1162487B
DE1162487B DEN17976A DEN0017976A DE1162487B DE 1162487 B DE1162487 B DE 1162487B DE N17976 A DEN17976 A DE N17976A DE N0017976 A DEN0017976 A DE N0017976A DE 1162487 B DE1162487 B DE 1162487B
Authority
DE
Germany
Prior art keywords
temperature
vacuum
alloy
junctions
semiconductor body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DEN17976A
Other languages
English (en)
Inventor
Takanori Koshio
Susumu Yoshida
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Publication of DE1162487B publication Critical patent/DE1162487B/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B31/00—Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor
    • C30B31/04—Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor by contacting with diffusion materials in the liquid state
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/24—Alloying of impurity materials, e.g. doping materials, electrode materials, with a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Bipolar Transistors (AREA)

Description

BUNDESREPUBLIK DEUTSCHLAND
DEUTSCHES
PATENTAMT
AUSLEGESCHRIFT
Internat. Kl.: HOIl
Deutsche Kl.: 21g-11/02
Nummer: 1 162 487
Aktenzeichen: N 17976 VIII c / 21 g
Anmeldetag: 3. März 1960
Auslegetag: 6. Februar 1964
Die Erfindung betrifft ein Verfahren zur Herstellung von Transistoren, insbesondere von legierten Hochfrequenz-Flächen-Transistoren.
Es ist bekannt, daß zum Erreichen hoher Grenzfrequenzen die Basiszone sehr dünn gemacht werden muß. Weiterhin wirkt sich die Verminderung der Kollektorkapazität in gleicher Richtung aus und kann dadurch erreicht werden, daß die Fläche des pn-Überganges verhältnismäßig klein gehalten wird.
Der ersten Forderung steht entgegen, daß bei einer sehr dünnen Basischicht die zulässige Sperrspannung zwischen Kollektor und Emitter herabgesetzt wird. Eine Verkleinerung der Fläche des pn-Überganges ist möglich, jedoch wird dieser durch die Verlustleistung des Transistors wiederum eine Grenze gesetzt.
Um diese Forderungen möglichst gut zu erfüllen, wird bei einem bekannten Verfahren Indium auf die Kristallfläche (111) eines Germaniumkristalls nach dem Aufstreichen eines organischen Flußmittels bei niedriger Temperatur aufgebracht, und die pn-Über- ao gänge werden anschließend in einer schwach oxydierenden Atmosphäre langsam durch Temperaturerhöhung gebildet.
Weiterhin ist ein anderes Verfahren bekannt, bei dem das Legieren bei etwa 550° C in einer oxydierenden Atmosphäre ohne Verwendung eines Flußmittels erfolgt, nachdem die Kristallfläche in Wasserstoff bei etwa 300° C mit dem Legierungsmaterial benetzt wurde.
Diese beiden bekannten Verfahren sind kompliziert und haben den besonderen Nachteil, daß die Entfernung des Flußmittelrückstandes schwierig ist, da das vollständige Entfernen des angesaugten Gases aus der Zuführungsvorrichtung nicht ohne weiteres möglich ist. Mit diesen bekannten Verfahren konnten bisher die pn-Übergänge nicht so sauber hergestellt werden, wie es zum Erreichen des für die Basisdicke günstigsten Wertes notwendig gewesen wäre; der pn-übergang war nicht eben wie die Oberfläche des Halbleiterkörpers, sondern war gebogen und hatte eine Napfform, wodurch die Basisdicke an einigen Stellen sehr dünn und an anderen Stellen wiederum etwas dicker war. Durch diese dünnen Stellen wurde dann die maximale Durchbruchspannung zwischen Kollektor und Emitter bestimmt. Aus diesem Grunde konnte eine weitere Verminderung der Basisdicke nicht erreicht werden.
Die nach diesen Verfahren hergestellten Flächentransistoren besaßen eine maximale Grenzfrequenz von 20 bis 30 MHz.
Der vorliegenden Erfindung liegt nun die Aufgabe zugrunde, ein Verfahren anzugeben, durch das die Verfahren zur Herstellung von einlegierten
pn-Übergängen eines Hochfrequenz-Flächen-Transistors
Anmelder:
Nippon Telegraph & Telephone
Public Corporation, Tokio
Vertreter:
Dipl.-Ing. A. Boshart, Patentanwalt,
Stuttgart N, Birkenwaldstr. 213 D
Als Erfinder benannt:
Susumu Yoshida,
Takanori Koshio, Tokio
Beanspruchte Priorität:
Japan vom 6. Mai 1959 (Nr. 13997, 13998)
Fläche des pn-Überganges sehr eben gemacht werden kann, so daß die Dicke der Basis an allen Stellen gleich ist und somit auf einen sehr kleinen Wert gebracht werden kann. Das Verfahren zur Herstellung von in die (lll)-Ebene eines einkristallinen Halbleiterkörpers einlegierten pn-Übergängen eines Hochfrequenz-Flächen-Transistors besteht nach der Erfindung darin, daß das Legierungsmetall zunächst im Vakuum zu einer Kugel geschmolzen und dann in festem Zustand im Vakuum oder in einer Edelgasatmosphäre auf die (lll)-Oberfläche des Halbleiterkörpers aufgelegt wird und daß der Halbleiterkörper und das Legierungsmetall anschließend schneller als 120° CAnin bis auf eine Temperatur etwas unterhalb der Legierungstemperatur erwärmt und dann kurzzeitig um etwa 20 bis 30° C abgekühlt werden und anschließend mit 20° C/min auf die Legierungstemperatur erwärmt werden, die während einer von der Menge des Legierungsmetalls abhängigen, zum Einlegieren ausreichenden Zeit konstant gehalten wird, und daß schließlich eine langsame Abkühlung von maximal 15° C/min bis auf eine Temperatur von etwa 300° C im Vakuum oder in einer Edelgasatmosphäre erfolgt
Bei einem solchen Verfahren kann die Ausdehnung des Kollektor-pn-Überganges etwa 0,3 mm im Durchmesser betragen.
Mit dem erfindungsgemäßen Verfahren ist die Herstellung von Flächentransistoren mit einer solchen
409 507/318
gleichmäßigen, dünnen Basisschicht möglich, daß etwa eine Grenzfrequenz von 100 MHz erreicht wird. Trotz dieser extrem dünnen Basisschicht ist die Spannungsfestigkeit der nach diesem Verfahren hergestellten Transistoren sehr hoch.
Die Erfindung wird nun an Hand der Fig. 1 bis 3 beispielsweise näher erläutert. Es zeigt
F i g. 1 einen Querschnitt durch die pn-Ubergänge eines Flächentransistors,
heizen in der zweiten Stufe des Verfahrens ist das Indium beinahe gesättigt, so daß ein weiteres Eindringen der Legierung verhindert wird. Die vordere Spitze der Legierung wird durch eine (lll)-Kristallfläche begrenzt. Auf diese Weise wird der bei den bisher bekannten Verfahren auftretende Effekt vermieden, daß das auflegierte Indium eine napfförmige Zone bildet. Dieser Nachteil tritt z. B. bei anfänglich langsamer Erhöhung der Temperatur auf. Bei dem
Fig. 2 ein Temperatur-Zeit-Diagramm für das er- io erfindungsgemäßen Verfahren bildet das Indium dafindungsgemäße Verfahren, gegen einen ebenen, gleichmäßigen pn-übergang in
Fig. 3 ein Diagramm der Sperrkennlinien bei ver- eine (lll)-Fläche des Germaniumkristalls
schiedenen Versetzungsdichten des verwendeten Da das Legieren im Vakuum erfolgt, werden
Halbleiterkristalls. gleichzeitig alle in dem Germanium, dem Indium und
In F i g. 1 a ist ein Flächentransistor mit gewölbten 15 in der Zuführungsvorrichtung enthaltenen Gase entpn-Übergängen und in Fig. Ib ein Flächentran- fernt, so daß die Ausdehnung der Legierung und sistor mit ebenen pn-Übergängen dargestellt. B be- damit der pn-Übergänge nahezu vollständig eben zeichnet die Basis, E den Emitter und C den Kollek- ist. Während des Legierens ist ein Wechsel der Atmotor. sphäre nicht notwendig, wodurch das Verfahren er-
In Fig. 3 ist der StromE als Funktion der in Sperr- 2° erheblich vereinfacht wird. Ebenso braucht die richtung an den pn-übergang angelegten Spannung V Schmelzstelle während des Legierungsprozesses nicht dargestellt. Die Durchbruchspannung (durch den mehrfach gekühlt zu werden, sondern es genügt eine Kennlinienknick charakterisiert) wird bei den pn- einmalige Umsteuerung der Temperatur.
Übergängen nach der Fig. la durch die Breite der Wird ein Material mit hoher Versetzungsdichte des
Stelle bestimmt, an der der Abstand zwischen Emitter 25 Kristallgitters verwendet, so wird das Eindringen des und Kollektor am geringsten ist. Die Mindestbreite Legierungsmetalls in die Halbleiteroberfläche gedieser Stelle hängt deshalb von der gewünschten hemmt. In diesem Falle kann die Bildung der pnmaximalen Betriebsspannung ab. Eine weitere Ver- Übergänge besser gesteuert werden, wodurch die ringerung der Basisstärke, was zur Erhöhung der Grenzfrequenz des so hergestellten Transistors er-Grenzfrequenz wünschenswert wäre, ist also wegen 30 heblich vergrößert werden kann,
der maximalen Betriebsspannung nicht möglich. Im folgenden werden die einzelnen Verfahrens-
Außerdem ist die Basis an allen anderen Punkten stufen an einem Ausführungsbeispiel näher erläutert, stärker so daß die Laufzeit der Träger zum Kollek- κ&^ Indium wird füf den Emitter
tor und vom Emitter zur Basis sehr groß werden ^ Q2 UQd deQ Kollektor ^ Q3mm
kann. Auch aus diesem Grunde kann die Grenzfrequenz nicht weiter erhöht werden. Bei den ebenen pn-Übergängen (Fig. Ib) ist der Abstand dieser Flächen voneinander über die gesamte Breite gleich groß. In diesem Falle ist also die Basisschicht überall gleich dünn, so daß bei gegebener maximaler Sperrspannung die Grenzfrequenz sehr hoch ist.
Bei dem erfindungsgemäßen Verfahren wird eine bestimmte Menge Legierungsmetall, z. B. Indium, im Vakuum zu einer Kugel geschmolzen. Diese Kugel wird auf die (lll)-Oberfläche des vorgeformten Halbleiterkörpers gelegt und mit Hilfe entsprechender Vorrichtungen in dieser Lage gehalten. Dann werden diese Teile bei einem Vakuum von etwa 10~5 mm Hg entsprechend dem in Fig. 2 angegebenen Temperaturschema aufgeheizt. Dies geschieht zunächst bis kurz unterhalb der zum Legieren erforderlichen Temperatur. Das Aufheizen soll schneller als 120° C/min erfolgen. Nach dem Benetzen des Halbleiterkörpers wird die Temperatur um 20 bis 30° C herabgesetzt.
etwa kugelförmig im Vakuum ge-
Anschließend wird die Temperatur mit 20° C/min auf die Legierungstemperatur erhöht und dann je nach der Menge des aufzulegierenden Indiums auf dieser Temperatur konstant gehalten. Anschließend erfolgt eine langsame Abkühlung auf etwa 300° C. Das Abkühlen soll maximal mit 15° C/min erfolgen. Unterhalb dieser Temperatur von 300° C kann die Anordnung dann auf natürliche Weise abkühlen.
Bei diesem Verfahren wird das Indium während des raschen Aufheizens geschmolzen und wird noch nicht mit Germanium gesättigt. Dadurch wird das Germanium benetzt, und das Legierungsmetall kann ausreichend einlegieren. Bei dem langsamen AufDurchmesser
schmolzen.
2. Anschließend wird η-leitendes Germanium vom η-Typ mit einem spezifischen Widerstand von 0,7 Ω · cm und einer Versetzungsdichte von 30 000 Versetzungen pro Quadratzentimeter genau zu einer Kristallgitterfläche (111) geschnitten und auf eine Stärke von 150 μ geschliffen. Für das Schleifen in der letzten Stufe wird z. B. Alundum Nr. 4000 verwendet. Dann wird der Germaniumkörper in kleine Teilchen aufgespalten und mit einer Ätzflüssigkeit auf 45 μ geätzt.
3. Die Indiumkugeln von 0,2 bzw. 0,3 mm Durchmesser werden auf das Germaniumstück aufgebracht und mit einer Graphitvorrichtung zusammengehalten und in einen Vakuumofen gebracht.
4. Der Legierungsvorgang erfolgt entsprechend dem Temperatur-Zeit-Diagramm der Fig. 2. Die Maximaltemperatur beträgt 500° C und wird etwa 6 Minuten lang aufrechterhalten.
5. Anschließend wird ein mit einem Loch von 0,55 mm Durchmesser versehener ringförmiger Basisanschluß bei einer Temperatur von 350° C mit einem Zinnlot auf die Emitterseite der Basis aufgelötet.
6. Nach der Zusammensetzung wird noch einmal geätzt und der Transistor in ein Gehäuse eingebaut.
Bei diesem hier beschriebenen Ausführungsbeispiel wird ein Transistor hergestellt, der eine Basisbreite
von 3,5 μ, eine Durchbruchspannung zwischen dem Emitter und dem Kollektor von 17 V und eine Grenzfrequenz von 100 mHz besitzt. Die Stromverstärkung des Transistors in Basisschaltung ist 0,995 und die Kollektorkapazität des Transistors etwa 4 pF. Bei diesem Ausführungsbeispiel wurde das Legieren im Vakuum durchgeführt. Statt des Vakuums kann jedoch auch ein Edelgas mit hohem Reinheitsgrad verwendet werden, wobei die Temperatursteuerung ebenfalls nach dem Diagramm der Fig. 2 durchzuführen ist.

Claims (2)

Patentansprüche:
1. Verfahren zur Herstellung von in die (IH)-Ebene eines einkristallinen Halbleiterkörpers einlegierten pn-Übergängen eines Hochfrequenz-Flächen-Transistors, dadurch gekennzeichnet, daß das Legierungsmetall zunächst im Vakuum zu einer Kugel geschmolzen und dann in festem Zustand im Vakuum oder in einer Edelgasatmosphäre auf die (lll)-Oberfläche des Halbleiterkörpers aufgelegt wird und daß der
Halbleiterkörper und das Legierungsmetall anschließend schneller als 120° C/min bis auf eine Temperatur etwas unterhalb der Legierungstemperatur erwärmt und dann kurzzeitig um etwa 20 bis 30° C abgekühlt werden und anschließend mit 20° C/min auf die Legierungstemperatur erwärmt werden, die während einer von der Menge des Legierungsmaterials abhängigen, zum Einlegieren ausreichenden Zeit konstant gehalten wird, und daß schließlich eine langsame Abkühlung von maximal 15° C/min bis auf eine Temperatur von etwa 300° C im Vakuum oder in einer Edelgasatmosphäre erfolgt.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Ausdehnung des Kollektorpn-Überganges etwa 0,3 mm im Durchmesser gewählt wird.
In Betracht gezogene Druckschriften:
Französische Patentschrift Nr. 1109 535;
»Trans. Technology«, Vol. Ill, S. 182, 183,
und 190.
Hierzu 1 Blatt Zeichnungen
DEN17976A 1959-05-06 1960-03-03 Verfahren zur Herstellung von einlegierten pn-UEbergaengen eines Hochfrequenz-Flaechen-Transistors Pending DE1162487B (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1399859 1959-05-06

Publications (1)

Publication Number Publication Date
DE1162487B true DE1162487B (de) 1964-02-06

Family

ID=11848881

Family Applications (1)

Application Number Title Priority Date Filing Date
DEN17976A Pending DE1162487B (de) 1959-05-06 1960-03-03 Verfahren zur Herstellung von einlegierten pn-UEbergaengen eines Hochfrequenz-Flaechen-Transistors

Country Status (3)

Country Link
US (1) US3114664A (de)
DE (1) DE1162487B (de)
NL (2) NL122950C (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1439480B2 (de) * 1964-12-01 1976-07-08 Siemens AG, 1000 Berlin und 8000 München Transistor und verfahren zu seiner herstellung

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1109535A (fr) * 1954-07-30 1956-01-30 Csf Perfectionnements aux procédés de fabrication des jonctions nu-p

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2788299A (en) * 1954-03-10 1957-04-09 Sylvania Electric Prod Method of forming junction transistors
US2900584A (en) * 1954-06-16 1959-08-18 Motorola Inc Transistor method and product
US2850412A (en) * 1954-08-13 1958-09-02 Sylvania Electric Prod Process for producing germaniumindium alloyed junctions
US2932594A (en) * 1956-09-17 1960-04-12 Rca Corp Method of making surface alloy junctions in semiconductor bodies
US3009841A (en) * 1959-03-06 1961-11-21 Westinghouse Electric Corp Preparation of semiconductor devices having uniform junctions

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1109535A (fr) * 1954-07-30 1956-01-30 Csf Perfectionnements aux procédés de fabrication des jonctions nu-p

Also Published As

Publication number Publication date
NL122950C (de)
US3114664A (en) 1963-12-17
NL249303A (de)

Similar Documents

Publication Publication Date Title
DE1292256B (de) Drift-Transistor und Diffusionsverfahren zu seiner Herstellung
DE1127488B (de) Halbleiteranordnung aus Silizium oder Germanium und Verfahren zu ihrer Herstellung
DE2055162A1 (de) Verfahren zur Isolationsbereichbil dung im Halbleitersubstrat einer monohthi sehen Halbleitervorrichtung
DE1764155C3 (de) Verfahren zum Herstellen eines Halbleiterbauelementes aus einem Siliciumkörper
DE976348C (de) Verfahren zur Herstellung von Halbleiterbauelementen mit pn-UEbergaengen und nach diesem Verfahren hergestellte Bauelemente
DE2019655A1 (de) Verfahren zur Halbleiterherstellung und zur Herstellung eines dotierten metallischenLeiters
DE1116321B (de) Verfahren zum Einlegieren der Emitterelektrode eines Transistors
DE1093484B (de) Verfahren zur Herstellung von Halbleiterbauelementen, insbesondere pnp- oder npn-Leistungstransistoren
DE3339393C2 (de) Verfahren zur Herstellung einer unterhalb einer äußeren hochdotierten Zone liegenden s-n-Zonenfolge einer Halbleiterstruktur aus Silicium
DE1162487B (de) Verfahren zur Herstellung von einlegierten pn-UEbergaengen eines Hochfrequenz-Flaechen-Transistors
DE2209534B2 (de) Halbleiterbauteil mit einem einen pn-übergang aufweisenden Halbleiter-Schichtkörper und Verfahren zu dessen Herstellung
DE1063279B (de) Halbleiteranordnung aus einem Halbleiterkoerper mit flaechenhaftem innerem pn-UEbergang und mit mehr als drei Elektroden
DE1227562B (de) Verfahren zum Herstellen von Tunneldioden nach Esaki fuer hohe Frequenzen mit kleinerPN-UEbergangsflaeche und nach diesem Verfahren hergestellte Tunneldioden
DE1130525B (de) Flaechentransistor mit einem scheibenfoermigen Halbleiterkoerper eines bestimmten Leitungstyps
DE2639364B2 (de) Thyristor
AT233119B (de) Halbleiteranordnung mit einem im wesentlichen einkristallinen Halbleiterkörper
DE1194065B (de) Halbleiterbauelement mit teilweise fallender Charakteristik und Betriebsschaltung
CH406439A (de) Halbleiteranordnung mit einem im wesentlichen einkristallinen Halbleiterkörper
DE1091672B (de) Diffusionsverfahren zur Herstellung einer Halbleiteranordnung
DE1110321B (de) Legierungsverfahren zur Herstellung einer Halbleiteranordnung mit einem Siliziumkoerper
DE1268744B (de) Verfahren zum Herstellen eines pn-UEbergangs durch Legieren
AT234844B (de) Halbleiter-Bauelement mit einem im wesentlichen einkristallinen Halbleiterkörper und vier Zonen abwechselnden Leitfähigkeitstyps
CH392697A (de) Verfahren zur Herstellung von einlegierten pn-Übergängen eines Hochfrequenz-Flächen-Transistors
AT254268B (de) Verfahren zum gleichzeitigen Herstellen von mindestens zwei Halbleiterbauelementen aus einem scheibenförmigen Halbleiterkristall
DE1221362B (de) Verfahren zum Herstellen einer Halbleiteranordnung