DE2209534B2 - Halbleiterbauteil mit einem einen pn-übergang aufweisenden Halbleiter-Schichtkörper und Verfahren zu dessen Herstellung - Google Patents

Halbleiterbauteil mit einem einen pn-übergang aufweisenden Halbleiter-Schichtkörper und Verfahren zu dessen Herstellung

Info

Publication number
DE2209534B2
DE2209534B2 DE2209534A DE2209534A DE2209534B2 DE 2209534 B2 DE2209534 B2 DE 2209534B2 DE 2209534 A DE2209534 A DE 2209534A DE 2209534 A DE2209534 A DE 2209534A DE 2209534 B2 DE2209534 B2 DE 2209534B2
Authority
DE
Germany
Prior art keywords
layer
semiconductor
semiconductor layer
temperature
zones
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE2209534A
Other languages
English (en)
Other versions
DE2209534A1 (de
Inventor
Jiri Manhattan Beach Calif. Sandera (V.St.A.)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Northrop Grumman Space and Mission Systems Corp
Original Assignee
TRW Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TRW Inc filed Critical TRW Inc
Publication of DE2209534A1 publication Critical patent/DE2209534A1/de
Publication of DE2209534B2 publication Critical patent/DE2209534B2/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/93—Variable capacitance diodes, e.g. varactors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/028—Dicing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/051—Etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

Die Erfindung bezieht sich auf einen Halbleiterbauteil mit einem ein^n pn-übergang aufweisenden Halbleiter-Schichtkörper, bei dem auf einer ersten Halbleiterschicht des n-Leitungstyps eine zweite Halbleiterschicht desselben Leitungstyps, jedoch mit einem höheren spezifischen Widerstand als der der ersten Schicht in einer einen relativ hohen Q-Wert gewährleistenden Dicke aufgebaut ist, zwischen einer metallischen Schicht und der zweiten Halbleiterschicht eine dritie Halbleiterschicht des p-Leitungstyps angeordnet ist, die mit der zweiten Halbleiterschicht den pn-übergang bildet, die zweiten und dritten Halbleiterschichten in der Nähe des pn-Übergangs mit wenigstens einer Passivierungsschicht überzogen sind, in der eine wenigstens einen Teil der metallischen Schicht freilegende öffnung ausgebildet ist und die elektrischen Anschlüsse mit der ersten Halbleiterschicht und durch die öffnung in der Passivierungsschicht mit der metallischen Schicht hergestellt sind. Ferner bezieht sich die Erfindung auf ein Verfahren zur Herstellung eines solchen Halbleiterbauteils.
Für verschiedene Anwendungsfälle von Halbleiterbauteilen, so z. B. in Varaktordioden, werden die Eigenschaften eines abrupten Übergangs, d. h. der sprungartigen Änderung des Dotierniveaus am Übergang, angestrebt. Eine typischen Eigenschaft eines Varaktors mit abruptem Übergang ist seine hohe Kapazitätsänderung bei vorgegebener Änderung der Vorspannung.
Eine andere, gerade bei Varaktoren erwünschte Eigenschaft ist ein hoher Güte-(£>-)Wert bei hohen Frequenzen. Aus IEEE Transactions on Electron Devices, Band ED-18, Nr. 2, Februar 1971, S. 109 bis 115, ist es bekannt, daß bei einem Halbleiterbauteil der eingangs angegebenen Gattung der Q-Wert durch Verminderung der Dicke der epitaktischen zweiten Halbleiterschicht erhöht werden kann.
Aus der DT-AS 1 246 890 ist ein Diffusionsverfahren zum Herstellen eines Halbleiterbauelements, insbesondere einer Kapazitätsdiode mit einem sogenannten retrograden pn-übergang bekannt, bei dem nach Aufbringen eines ersten, zu einem bestimmten Leitungstyp führenden Dotierstoffs auf eine Oberfläche eines entgegengesetzt dotierten Halbleiterkörpers eine epitaktische Schicht auf der Oberfläche des Halbleiterkörpers gezüchtet wird. Danach wird der Halbleiterkörper auf Diffusionstemperatur derart erwärmt, daß in der epitaktischen Schicht ein pn-übergang entsteht, bei dem die Dotierstoffkonzentration auf wenigstens einer Seite mit zunehmender Entfernung vom pn-übergang rapid abnimmi. Da bei Diffusionsverfahren die Einstellung des Dotierstoffprofils und die Steuerung des Diffusionsablaufes technisch aufwendig und schwierig ist (FR-PS 1 587 452), wird in jüngster Zeit insbesondere bei der Herstellung von Varaktoren den Legierungsübergängen gegenüber Diffusionsübergängen dd Vorzug gegeben.
Aus der US-PS 3 082127 ist ein Verfahren zur Herstellung von p-leitenden Legierungszonen auf η-leitendem Silizium bekannt, bei dem auf bestimmten Teilen einer η-leitenden Schicht eine metallische Schicht mit ohmschem Kontakt aufgebracht, auf einem anderen abgegrenzten Teil der Oberfläche der η-leitenden Schicht eine Schicht aus Aluminium und Boroxyd niedergeschlagen und der Schichtkörper auf eine Temperatur zwischen 670 und 790° C für eine Dauer von wenigstens 30 Sekunden und sodann durch Steigerung der Körpertemperatur auf 950 bis 10500C erwärmt und schließlich abrupt unter die eutektische Temperatur von Aluminium-Silizium ab-
gekühlt wird. Durch dieses Verfahren soll trotz der relativ niedrigen Lösbarkeit von Aluminium in Silizium in einer legierten Alurniniumemitterzone eines Siliziumtransistors mit eindiflundierter Basis die für hohen Injektionswirkungsgrad erforderliche Dotier-Stoffkonzentration erzielt werden.
Die Erfindung befaßt sich jedoch nicht mit der Erhöhung der Dotierstoffdichte und insbesondere der Akzeptordichte im Bereich des Legierungsübergangs, sondern ihr liegt die Aufgabe zugrunde, die bisher bei Halbleiterbauteilen mit pn-übergang als unvereinbar oder zumindest gegensätzlich angesehenen Bedingungen einer abrupten Übergangscharakteristik und eines hohen Q-Wertes bei hohen Frequenzen gleichzeitig zu erfüllen. Ausgehend von der bekannten Tatsache, daß ein hoher Q-Wert von Halbleiterbauteilen nur bei Ausbildung des pn-Übergangs in einer extrem dünnen epitaktischen Zone möglich ist, stützt sich die Erfindung auf die Erkenntnis, daß die n-leitende epitaktische Schicht nur dann in der Praxis sehr dünn ausgeführt werden kann, wenn die darüberliegende p-Rekristallisationszone eine hochgleichmäßige Ausbildung hat. Bei bekannten Verfahren zur Herstellung von Legierungsübergängen war es praktisch unvermeidbar, daß Vorsprünge oder Spitzen aus der p-leitenden Schicht in die η-leitende epitaktische Schicht eindringen, so daß letztere notwendigerweise ausreichend dick gemacht werden mußte, um ein Durchdringen der durch die epitaktische Schicht gebildeten Basis zu verhindern und eine ausreichend hohe Durchbruchsspannung zu gewährleisten.
Ausgehend von einem Halbleiterbauteil der eingangs angegebenen Art. schlägt die Erfindung zur Lösung der ihr zugrunde liegenden Aufgabe vor, daß die dritte Halbleiterschicht eine Rekristallisationszone hochgleichmäßiger Dicke ist, die Halbleiterschichten und die metallische Schicht mesaförmig übereinander auf der ersten Halbleiterschicht angeordnet sind und daß die Passivierungsschicht(en) die metallische Schicht und die Halbleiterschichten bedeckt bzw. bedecken und sich bis auf die erste Halbleiterschicht erstreckt bzw. erstrecken. Auf Grund der hochgleichförmigen Ausbildung der p-Rekristallisationszone und der Eliminierung von aus der Rekristallisationszone in die epitaktische Schicht eindringenden Vor- Sprüngen und Nadeln ist die Möglichkeit gegeben, die epitaktische Schicht zur Erzielung eines extrem hohen ß-Werts außerordentlich dünn auszuführen.
Zur Herstellung dieses Halbleiterbauteils wird von einem Verfahren Gebrauch gemacht, bei dem auf einer ersten Halbleiterschicht des n-Leitungstyps unter Bildung eines Halbleiter-Schichtkörpers eine zweite, einen höheren spezfischen Widerstand aufweisende Halbleiterschicht des gleichen Leitungstyps aufgebaut, eine mit der zweiten Halbleiterschicht den pn-übergang bildende Schicht des p-LeJtungstyps hergestellt wird und danach Elektroden am Halbleiter-Schichtkörper angebracht werden Das erfindungsgemäße Herstellungsverfahren zeichnet sich durch die folgenden Verfahrensschritte aus:
a) Niederschlagen einer metallischen Schicht auf der Oberseite der zweiten Halbleiterschicht;
b) Entfernen eines Teils der metallischen Schicht unter Ausbildung mehrerer separater Zonen der 6$ metallischen Schicht;
c) Sintern des Halbleiter-Schichtkörpers in einer Inertatmosphäre, wobei eine Vielzahl mikroskopischer Teilchen des p-Leitungstyps zwischen der zweiten Halbleiterschicht und jeder der Zonen der metallischen Schicht entstehen;
d) Entfernen eines Teils der zweiten Halbleiterschicht im Raum zwischen den Zonen der metallischen Schicht derart, daß die Zonen der metallischen Schicht zusammen mit den unter ihnen liegenden stehenbleibenden Teilen der zweiten Halbleiterschicht die Mesas bilden;
e) Erste Erwärmung des Halbleiter-Schichtkörpers in einer Inertatmosphäre auf eine Temperatur oberhalb der Sintertemperatur, wobei zwischen der zweiten Halbleiterschicht und jeder der Zonen der metallischen Schicht Rekristallisationszonen als p-leitende dritte Halbleiterschicht von extrem gleichmäßiger Dicke entstehen;
f) Abkühlen des Schichtkörpers in einer Inertatmosphäre auf eine Temperatur unter der Sintertemperatur;
g) Erneute Erwärmung des Schichtkörpers in einer Inertatmosphäre auf eine Temperatur oberhalb der Sintertemperatur;
h) Erneutes Abkühlen des Schichtkörpers in einer Inertatmosphäre auf eine Temperatur unterhalb der Sintertemperatur;
i) Passivieren der Oberseite des Halbleiter-Schichtkörpers, einschließlich der freiliegenden Oberflächen der ersten, zweiten und dritten Halbleiterschichten und der metallischen Schicht durch Überziehen dieser Oberflächen mit wenigstens einer Schicht aus Passivierungsmaterial, wobei in der Passivierungsschicht eine einen Bereich jeder Zone der metallischen Schicht freilegende öffnung ausgebildet wird;
k) Kontaktieren aller Zonen der metallischen Schicht durch die Öffnungen; und
1) Tempern des Halbleiterkörper in einer Inertatmosphäre.
Bei dem erfindungsgemäßen Herstellungsverfahren wird also ein Sinterschritt vor dem Beginn des Legierungs-Rekristallisations-Schrittes eingeführt. Während dieses Sintervorgangs bildet sich eine Vielzahl von gleichmäßig verteilten, mikroskopischen, p-leitenden Teilchen zwischen der epitaktischen Schicht und einer auf dieser niedergeschlagenen metallischen Schicht, die vorzugsweise aus Aluminium besteht. Eine Legierungsrekristallisation darf während des Sinterschritts nicht stattfinden, da durch die Legierungsrekristallisation Unregelmäßigkeiten, z. B. Vorsprünge und Nadeln in der Rekristallisationszone ausgebildet würden. Der Sinterschritt wird demgemäß bei einer Temperatur unterhalb derjenigen ausgeführt, welche für eine Legierungskristallisation erforderlich ist. Während der durch Erwärmung über die Sintertemperatur erfolgenden und sich an den Sinterungsvorgang anschließenden Legierungsrekristallisation wirkt jedes der mikroskopischen p-!eitenden Teilchen als Legierungs-Wachstumskeim. Da diese mikroskopischen Teilchen gleichmäßig verteilt sind und mit angenähert gleicher Geschwindigkeit wachsen, wird ein hochgleichmäßiges Legierungsgefüge erreicht. Die Gleichförmigkeit der sich ergebenden p-Rekristallisierungszone macht es möglich, daß der pn-übergang in einer extrem dünnen epitaktischen Schicht gezüchtet wird, so daß der Q-Wert der aus dem Halbleiterbauteil hergestellten Bauelemente auf einen bisher bei Halh1eit< >rhaiu>lf>mont<>n
mit Legierungsübergängen nicht erzielbaren Wert an- strukturen der F i g. 6 nach einem weiteren Ätzvor-
wächst. Grenzen für die Verminderung der Dicke der gang der epitaktischen Schicht zwischen den Alumi-
epitaktischen Schicht sind nur durch die Bedingung niumzonen,
gesetzt, daß die epitaklische Schicht einen ausreichen- F i g. 8 eine Querschnittansicht der F i g. 7 nach
den spezifischen Widerstand besitzt, um der an sie 5 der Passivierung des Schichtkörpers,
anzulegenden Maximalspannung standzuhalten. F i g. 9 eine Querschnittansicht der F i g. 8 nach
Durch das erfindungsgemäße Verfahren wird die dem Herstellen einer öffnung in die Passivierungs-
Möglichkeit eröffnet, die Ausbildung der p-Rekristal- schichten,
lisationszone extrem genau zu steuern. Es eröffnet die Fig. 10 eine Querschnittansicht der Fig. 9 nach
Möglichkeit, Legierungsübergänge auch für be- 10 Niederschlagen von Aluminium über die gesamte
stimmte pnp-Transistoren zu verwenden, die bisher Oberfläche der Mesastruktur und in die öffnung und
wegen der ungünstigen Steuerung des Wachstums Fig. 11 eine Querschnittansicht der Fig. 10 nach
der p-Rekristallisationszone nur durch Diffusions- dem Weggätzen des unbrauchbaren Teils der äußeren
verfahren hergestellt werden konnten. Da bei dem Aluminiumschicht.
erfindungsgemäßen Verfahren die für die Herstellung 15 Im folgenden werden an Hand der Darstellungen des Legierungsübergangs erforderliche Temperatur in den F i g. 1 bis 11 eine bevorzugte Ausführungsrelativ niedrig ist. werden Störungen der Dotierstoff- form des neuen Halbleiterbauteils sowie ein Verfahverteilungen im Bereich anderer Übergänge sehr ge- ren zu dessen Herstellung genauer beschrieben,
ring gehalten. Der erste Schritt des Verfahrens besteht im epi-
Durch Verwendung des zweiten Erwärmungs- ao taktischen Aufwachsen einer dünnen n-leitenden Schrittes auf eine Temperatur oberhalb der Sinter- Schicht 10 auf der Oberseite 12 eines n+-leitenden temperatur werden vor allem die Betriebscharakteri- Mutterplättchens 14 niedrigen spezifischen Widerstiken des Halbleiterbauteils bei Ausbildung als Va- Standes. Der sich daraus ergebende Halbleiterraktor verbessert. Die insoweit verbesserten Charak- Schichtkörper ist in Fig. 1 gezeigt. Die epitaktische teristiken beziehen sich auf niedrigeren Rückwärts- 25 Schicht 10 besteht bevorzugt aus dotiertem Silizium, strom, verringertes Rauschen, genauer abgegrenztes dessen Dicke und spezifischer Widerstand so gewählt Durchbruchsgebiet und schärferes Durchbruchsknie. sind, daß die Maximalspannung an der Schicht an-Außerdem hat der zweite Erwärmungsschritt den liegen kann. Bei diesem bevorzugten Ausführungszusätzlichen Vorteil des Glättens der p-Rekristalli- beispiel hat die epitaktische Schicht 10 eine Dicke sationszone durch Förderung der p-Rekristallisation. 30 von 6 bis 8 μΐη und einen spezifischen Widerstand
Die Herstellung des erfindungsgemäßen Halbleiter- von 0,5 bis 1,4 Ohm/cm. Bedingt durch das mit dem
bauteils in Mesaform hat den Vorteil, daß einerseits beschriebenen Verfahren erreichte gleichmäßige
die Gleichmäßigkeit der Legierungsrekristallisation Wachstum der p-Rekristallisationszone 26 können
gefördert und andererseits der Aufbau hoher Ober- sogar noch dünne epitaktische Schichten 10 verwen-
flächenfelder auf dem fertiggestellten Halbleiterbau- 35 det werden.
element während dessen Betrieb verhindert wird. Die Für das Mutterplättchen 14 wird bevorzugt eine Passivierung verhindert insbesondere bei der vorge- Arsendotierte, monokristalline, ebene Siliziumsdieibe sehenen Mesastruktur parasitäre Kapazitäten, die die verwendet, die eine polierte Oberfläche 12 und einen Proportionalität der Kapazität zur Vorspannung (als spezifischen Widerstand in der Größenordnung von gewünschte Eigenschaft eines Varaktors) ungünstig 40 0,001 Ohm/cm hat. Die Dicke des Mutterplättchens beeinträchtigen. Ohne eine Passivierungsschicht 14 beträgt angenähert 25,4 · 10"» cm. Das epitaktiwürde der bei der Mesaausführung freiliegende Über- sehe Aufwachsen der Siliziumschicht 10 auf den Mutgang stets der Gefahr der Bildung von Kurzschluß- terplättchen 14 erfolgt nach bekannten Methoden, strecken unterliegen. die im einzelnen nicht erläutert zu werden brauchen.
Im folgenden werden Ausführungsbeispiele der 45 In einem zweiten Verfahrensschritt wird eine dünne
Erfindung an Hand der Zeichnung näher erläutert. In Metallschicht 16, vorzugsweise aus Aluminium, auf
der Zeichnung zeigt die gesamte Oberseite 18 der epitaktischen Schicht
Fig. 1 eine Querschnittansicht durch einen Halb- 10 aufgedampft. Der sich danach ergebende Schichtleiter-Schichtkörper, bei dem eine dünne epitaktische körper ist in F i g. 2 dargestellt. Die Dicke der Alu-Schicht auf einem Mutterplättchen aufgebaut ist, so miniumschicht beträgt zwischen 2 und 3 μπι. Die
Fi g. 2 eine Querschnittansicht, ähnlich derjenigen Methoden zum Aufdampfen von Aluminium auf eine
nach Fig. 1, nach dem Niederschlagen einer dünnen Oberfläche und zum Steuern der Niederschlagsdicke
Aluminiumschicht auf die Oberseite der epitaktischen sind bekannt. Schicht, In einem dritten Verfahrensschritt finden bekannte Fig. 3 eine Querschnittansicht der Fig. 2 nach 55 Fotolack-Methoden zur Herstellung einer Vielzahl
dem Herauslösen von Teilen der Aluminiumschicht von separaten Aluminiumzonen 20 aus der Ursprung-
zur Bildung einer Vielzahl separater Aluminium- liehen Aluminiumschicht 16 Verwendung (Fig. 3)
zonen, Die Zonen 20 können je nach den gewünschten be
Fig.4 eine Querschnittansicht der Fig. 3 nach sonderen Charakteristiken Durchmesser zwischei
dem Sintern des Halbleiter-Schichtkörpers, 60 8 und 40 · 10-» cm haben.
Fig.5 eine Querschnittansicht der Fig.4 nach Im Verlauf eines vierten Verfahrensschrittes win
einem ersten Ätzschritt, bei dem ein Teil der epitak- der gesamte, in Fig. 3 dargestellte Halbleiter-Schicht
tischen Schicht zwischen den Aluminiumzonen ent- körper in einer Inertatmosphäre, bevorzugt in Stick
fernt wurde, stoff, bei einer Temperatur in der Größenordnun
Fig.6 eine Querschnittansicht der Fig. 5, in wel- 65 von 690 bis 710° C (Solltemperatur 70O0Q übe
eher die nach dem Erwärmen des Halbleiter-Schicht- eine Dauer von 30 ± 5 Minuten gesintert. Wahrem
körpers gebildeten Legieningsübergänge gezeigt sind. des Sinterns bildet sich eine Vielzahl von gleichmäßi
F i g. 7 eine Querschnittansicht einer der Mesa- verteilten mikroskopischen p-leitenden Teilchen bzw
Massen 22 zwischen der Bodenfläche jeder Aluminiumzone 20 und dem oberen Bereich der epitaktischen Schicht 10. Während dieses Sintervorgangs ist eine Legierungsrekristallisation nicht erwünscht, da eine p-Rekristallisation zu dieser Zeit wegen der im Inneren der Rekristallisationszone statistisch verteilten hochenergetischen Punkte, der Oberflächenspannung und der Neigung der Rekristallisationszone zum »Aufwallen« zu Unregelmäßigkeiten führen könnte. Um eine Legierungsrekristallisation zu verhindern, wird der Sintervorgang bei einer Temperatur (700° C) durchgeführt, die unterhalb der für eine Legierungsrekristallisation erforderlichen Temperatur liegt.
Im Verlauf eines fünften Verfahrensschrittes werden angenähert 5 μΐη der epitaktischen Schicht 10 im Raum zwischen den Aluminiumzonen 20 fortgeätzt, wodurch die in F i g. 5 dargestellten Mikro-Mesa-Strukturen M entstehen. Die punktförmigen Aluminiumzonen 20 dienen während des Ätzschrittes als Masken. Ein dünner Film aus Aluminiumoxid 24 bildet sich über den Aluminiumzonen 20 und verhindert eine Ätzung des Aluminiums selbst. Eine heftige Bewegung der Halbleiteranordnung muß jedoch während des Ätzvorgangs vermieden werden, damit der Aluminiumoxidfilm 24 nicht abgelöst und die Aluminiumzonen 20 nicht direkt dem Ätzmedium ausgesetzt werden. Bevorzugt findet ein Ätzmedium aus 1 bis 2 Teilen HF zu 5 bis 15 Teilen HNO3 zu 2 bis 5 Teilen Eisessig Verwendung. Die Mesa-Struktur fördert die gleichmäßige Legierungsrekristallisation und verhindert den Aufbau hoher Oberflächenfelder während des Betriebs des fertigen Halbleiterbauelements.
In einem sechsten Verfahrensschritt wird die Halbleiteranordnung gemäß F i g. 5 bei einer Temperatur von 845 bis 855 C (Solltemperatur 850° C) in einem mit Inertgas, vorzugsweise Stickstoff, gefüllten Ofen über 15 ± 5 Minuten erwärmt. Während dieses Erwärmungsvorgangs wirkt jedes der mikroskopischen p-Ieitenden Teilchen 22 als Legierungs-Wachstums- bzw. Kristallisationskeim. Die Teilchen 22 sind unter jeder Aluminiumzone 20 gleichmäßig verteilt und wachsen mit angenähert gleicher Geschwindigkeit. Demzufolge werden in hohem Maße gleichförmige p-Rekristallisationszonen 26 von 2 bis 3 μΐη Stärke in den dünnen η-leitenden epitaktischen Zonen 10 unterhalb jeder Aluminiumzone 20 gezüchtet, wodurch abrupte pn-Legierungsübergänge 28 ausgebildet werden. Daher beträgt die Dicke der epitaktischen Zonen 16 unterhalb des Überganges 28 nach dem Aufwachsen der p-Gebiete 26 bei dem beschriebenen Ausführungsbeispiel 3 bis 6 μτη. Bei anderen Ausführungsformen können die p-Rekristallisationszonen 26 sogar in dünneren Schichten als die epitaktische Schicht 10 gemäß beschriebenem Ausführungsbeispiel (6 bis 8 μΐη) gezüchtet werden, wodurch sogar noch höhere 0-Werte erzielbar sind. Eine weitere Folge dieses Erwärmungsschrittes besteht darin, daß die Aluminiumpunkte 20 in ein Aluminium-Silizium-Eutektikum 20' umgewandelt werden. Nach dem zuvor beschriebenen, IS Minuten dauernden Erwärmungsvorgang wird der in Fig.6 dargestellte Halbleiter-Schichtkörper in eine Stickstoffatmosphäre bei einer Temperatur von 395 bis 405° C (nominell 400° C) für angenähert 3 Minuten eingebracht, worauf sie in Luft auf Zimmertemperatur abgekühlt wird. In einem siebten Verfahrensschritt wird der in F i g. 6 dargestellte Schichtkörper erneut ohne heftige
Bewegungen geätzt, wobei die aus dem Aluminium-Silizium-Eutektikum bestehenden Zonen 20' als Masken verwendet werden. Durch diesen zweiten Ätzschritt wird ein großer Teil des verbleibenden epitak· tischen Materials 10 zwischen den Mikro-Mesas M entfernt.
Auf diese Weise werden die Mikro-Mesas M schärfer definiert und begrenzt. Wiederum wird als bevorzugtes Ätzmedium eine Lösung aus 1 bis 2 Teilen HF ίο zu 5 bis J 5 Teilen HNO3 zu 2 bis 5 Teilen Eisessig
benutzt. Dieser zweite Ätzschritt entspannt den Übergang 28, wodurch der Rückwärtsstrom bzw. Sperrstrom bei dem fertiggestellten Bauteil verringert wird. Außerdem werden die Oberflächen um den Übergang 28 für die Passivierung vorbereitet, und es wird dei Übergang 28 so aufbereitet, daß die gewünschte Kapazität bei vernünftiger Sperrspannung erzielt wird. In einem achten Verfahrensschritt wird der in Fig. 7 dargestellte Schichtkörper ein zweites Mal in einer Inertatmosphäre, vorzugsweise in Stickstoff, bei einer Temperatur von 895 bis 905c C (Solltemperatur 900-C) über einen Zeitraum von 15 ± 5 Minuten erwärmt. Diesem Erwärmungsvorgang folgt ein Abkühlen des Schichtkörpers in einer Stickstoffatmosphare bei Temperaturen von 400 bis 450- C über 3 ± 1 Minute; sodann wird der Schichtkörper aus der .Stickstoffatmosphäre entfernt und in Luft bis auf Zimmertemperatur abgekühlt. Dieser zweite ^-wärmungsschritt führt zu einer weiteren Gläitung der P-Reknstallisationszonen 26 und verbessert außerdem die Durchbruchsspannunsscharakteristik. verringert den Sperrstrom jedes der erzeugten Varaktoren und den Rauschpegel der Bauelemente.
In einem neunten Verfahrensschritt wird der in \λ f 6 bZW' 7 dargestellte Schichtkörper das dritte Mal ohne heftige Bewegung geätzt, wobei die aus dem Aluminium-Silizium-Eutektikum bestehenden Zonen 2« erneut als Masken dienen. Durch diesen Ätzvorgang wird zusätzlich epitaktisches Material 10 zwisehen den Mikro-Mesas M bis zu der Oberfläche 12 des Mutterplättchens entfernt, wobei die Mikro-...esas Af noch genauer begrenzt werden. Das bevorzugte Atzmedium besteht wiederum aus 1 bis 2 Teilen HF, zu 5 bis 15 Teilen HNOS. zu 2 bis 5 Teilen +5 f-isessig. Wie bei den vorhergehenden Ätzschritten bewahrt der dünne Film aus Aluminiumoxyd 24 das Aiuminium-Siiizium-Eutektikum 20' vor dem Anatzen. Der Atzvorgang ist beendet, wenn der Rück- ?0?*1 F*· S^TStrom ausreichend verringert, die Oberflachen um den Übergang 28 für die Passivierung vorbereitet und die gewünschte Kapazität bei einer vernunftigen Größe der Sperrspannung erzielt sind, ts können daher auch weitere Atzschritte erforder lich werden. Im Prinzip bedarf es nur eines Atzschrittes nach der Bildung des Überganges 28.
Während des Ätzens der epitaküschen Schicht 10 zwischen Mikro-Mesas Af werden auch ein Teil der P-Keknstallisationszone 26 und ein Teil der epitaktischen Schicht 10 unterhalb der Aluminium-Silizramfpnen 20 (entlang der vertikalen Wände der Mikro-Mesas A/) fortgeäm. Dadurch entstehen seitlich überhangende Teile J* der Aluminium-Silizmm-Zoneo i0, wie dies in F i g. 7 dargestellt ist. In einem zefanwn Verfahrensschritt werden die überhängenden T^x ^11«*«1 Vorsprünge 30 dadurch entfernt, izJ3 m ¥lg- 7 dar8esteöte Schichtkörper einem Atzmedtum. z. B. HF und/oder Ultraschailschwingungen geeigneter Frequenz und Enenrie ausgesetzt wird.
In einem elften Schritt werden die Oberflächen der Mikro-Mesas M passiviert. Eine bevorzugte Passivierungsmethode besteht darin, daß durch reaktives Zerstäuben drei Schichten 32, 34 und 36 aus Siliziumdioxyd, Siliziumoxynitrid bzw. Siliziumdioxyd niedergeschlagen werden. Der sich danach ergebende Schichtkörper ist in F i g. 8 dargestellt. In bevorzugter Ausführung haben die Schichten 32, 34 und 36 eine Stärke von angenähert 6000 A.
Ein zwölfter Schritt umfaßt das Niederschlagen einer Glasschicht 38 von einer Stärke von 2 bis 6 μπι über die in F i g. 8 dargestellte Halbleiteranordnung. Dies erfolgt durch herkömmliches Zentrifugieren einer Kolloidlösung aus pulverisiertem Glas, gefolgt von einem Aufschmelzen der Glasschicht 38 auf die Oberseite der Siliziumdioxydschicht 36 durch Erwärmen bei einer Temperatur von angenähert 550° C. Die Verwendung der Glasschicht 38 ist bei dem bevorzugten Verfahren nur bedingt zweckmäßig; bei kleinen Varaktoren (niedrige Kapazität) kann sie un- ao zweckmäßig sein, da sie eine Streukapazität von angenähert 1 pF einführt.
F i g. 9 zeigt eine öffnung 40, die in die Schichten 32, 34, 36 und 38 unter Verwendung einer HF-Glykol-Lösung bei Zimmertemperatur (oder durch Verwendung anderer bekannter Methoden) eingearbeitet wurde. Die öffnung 40 ermöglicht das Anbringen der elektrischen Kontaktierung zum Übergang 28.
Wenn eine Glasschicht 38 verwendet wird, kann ein Kontakt 42' durch herkömmliches Aufdampfen einer Aluminiumschicht 42 über die gesamte Oberfläche 44 des Glases 38 und in die öffnung 40 erfolgen (Fig. 10). Die bevorzugte Dicke der Aluminiumschicht 42 über der Oberfläche 44 beträgt angenähert 3 μηι. Die Aluminiumschicht 42 wird mit Ausnahme des die öffnung 40 umgebenden Bereichs mit herkömmlichen Mitteln fortgeätzt, wodurch ein elektrischer Kontakt42' gemäß Fig. 11 geschaffen wird. (Wird keine Glasschicht 38 verwendet, so kann ein Anschluß 42' durch Verwendung der bekannten Thermokompressionsmethode nach dem Zerteilen der Anordnung angebracht werden.)
Das in Fig. 11 dargestellte Halbleiterbauteil wird sodann in einer Inertatmosphäre, vorzugsweise in Stickstoff, bei einer Temperatur von 598 bis 602° C (nominell 600° C) für 5 ± Vi Minuten getempert. Danach wird es in einer Stickstoffatmosphäre bei einer Temperatur von 400 bis 450° C für 5 ± 2 Minuten abgekühlt und schließlich in Luft auf Zimmertemperatur gebracht.
Nach dem Tempern des Mutterplättchens 14, auf dess»r« Oberseite mehrere der in F i g. 11 dargestellten Mesas vorhanden sind, wird es nach bekannten Methoden zur Herstellung mehrerer Varaktoren mit Einzel- oder Mehrfachübergängen weiterverarbeitet. Die oben angegebenen herkömmlichen Methoden umfassen ein Läppen der Bodenseite der Mutterscheibe 14 auf eine Dicke von angenähert 12,7 -1O-3 cm; Aufdampfen von Gold auf die Bodenfläche der Mutterscheibe 14; Sintern bei angenähert 400° C in Stickstoff; Anreißen und Zerschneiden; und Reinigung zur Bildung der ohmschen Kontakte auf der Goldseite jedes Varaktors. Das Anreißen und Zerteilen der Mutterscheibe 14 kann so vorgenommen werden, daß Bauelemente mit Mehrfachübergängen entstehen, deren Übergänge zur Erzielung einer höheren Kapazität ohne ungünstige Beeinflussung des Q-Werts miteinander verbunden werden.
Gemäß einem anderen Ausführungsbeispiel kann ein Varaktor mit hyper-abruptem Übergang dadurch erzeugt werden, daß die geeignete Dotierstoffverteilung vor der Bildung des Legierungsübergangs in die epitaktischc Schicht eindiffundiert wird. Die Bildung des Legierungsübergangs wird nach dem beschriebenen Verfahren bei solchen Temperaturen durchgeführt, welche die in die cptitaktische Schicht eingebaute Dotierstoffverteilung nicht ungünstig beeinflussen und daher die hyperabrupte Charakteristik des Übergangs nicht stören.
Hierzu 2 Blatt Zeichnungen

Claims (19)

Patentansprüche:
1. Halbleiterbauteil mit einem einen pn-übergang aufweisenden Halbleiter-Schichtkörper, bei dem auf einer ersten Halbleiterschicht des n-Leitungstyps eine zweite Halbleiterschicht desselben Leitungstyps, jedoch mit einem höheren spezifischen Widerstand als der der ersten Schicht in einer einen relativ hohen ß-Wert gewährleistenden Dicke aufgebaut ist, zwischen einer metallischen Schicht und der zweiten Halbleiterscbicht eine dritte Halbleiterschicht des p-Leitungstyps angeordnet ist, die mit der zweiten Halbbleiterschicht den pn-übergang bildet, die zweiten und dritten Halbleiterschichten in der Nähe des pn-Übergangs mit wenigstens einer Passivierungsschicht überzogen sind, in der eine wenigstens einen Teil der metallischen Schicht freilegende öffnung ausgebildet ist und die elektrischen An- so Schlüsse mit der ersten Halbleiterschicht und durch die öffnung in der Passivierungsschicht mit der metallischen Schicht hergestellt sind, dadurch gekennzeichnet, daß die dritte Halbleiterschicht (26) eine Rekristallisationszone hochgleichmäßiger Dicke ist, die Halbleiterschichten (10, 26) und die metallische Schicht (20') mesaförmig übereinander auf der ersten Halbleiterschicht (14) angeordnet sind und daß die Passivierungsschicht(en) die metallische Schicht (20') und die Halbleiterschichten (10, 26) bedeckt bzw. bedecken und sich bis auf die erste Halbleiterschicht (14) erstreckt bzw. erstrecken.
2. Halbleiterbauteil nach Anspruch 1, dadurch gekennzeichnet, daß c';e erste Halbbleiterschicht (14) aus η+-leitendem Silizium und die zweite Halbleiterschicht (10) aus epitaktisch niedergeschlagenem η-leitendem Silizium bestehen.
3. Halbleiterbauteil nach Anspruch 2, dadurch gekennzeichnet, daß der spezifische Widerstand der zweiten Halbleiterschicht (10) im Bereich von 0,5 bis 1,4 Ohm/cm liegt.
4. Halbleiterbauteil nach Anspruch 2, dadurch gekennzeichnet, daß die zweite Halbleiterschicht (10) eine Dicke von 3 bis 6 Mikrometer hat.
5. Halbleiterbauteil nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die dritte Halbleiterschicht (26) aus p-leitendem Silizium besteht und eine geringere Querschnittsbreite als die zweite Halbbleiterschicht (10) hat.
6. Halbleiterbauteil nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die metallische Schicht ein Aluminium-Silizium-Eutektikum (20') von einer Dicke von 2 bis 3 Mikrometer ist.
7. Halbleiterbauteil nach Anspruch 1, dadurch gekennzeichnet, daß drei Passivierungsschichten (32, 34, 36) übereinander angeordnet sind.
8. Halbleiterbauteil nach Anspruch 7, dadurch gekennzeichnet, daß die innerste Passivierungsschicht (32) aus Siliziumdioxid, die mittlere Passivierungsschicht (34) aus Siliziumoxynitrid und die äußere Passivierungsschicht (36) aus Siliziumdioxid besteht.
9. Halbleiterbauteil nach Anspruch 7, dadurch gekennzeichnet, daß auf der äußeren Passivierungsschicht (36) eine Glasschicht (38) niedergeschlagen ist.
10. Halbleiterbauteil nach Anspruch 9. dadurch gekennzeichnet, daß es als Varaktor ausgebildet ist, der durch die öffnung (40) in den drei Passivierungsschichten (32, 34, 36) und in der Glasschicht (38) mit der metallischen Schicht (20') hergestellte Anschluß aus Aluminium besteht und der elektrische Anschluß der ersten Halbleiterschicht (14) ein mit deren Bodenfläche fest verbundener Goldüberzug ist
11. Verfahren zur Herstellung eines Halbleiterbauteils nach einem der Ansprüche 1 bis 10, bei dem auf einer ersten Halbleiterschicht des n-Leitungstyps unter Bildung eines Halbleiter-Schichtkörpers eine zweite, einen höheren spezifischen Widerstand aufweisende Halbleiterschicht des gleichen Ldtungstyps aufgebaut, eine mit der zweiten Halbleiterschicht den pn-übergang bildende Schicht des p-Leitungstyps hergestellt wird und danach Elektroden am Halbleiter-Schichtkörper angebracht werden, gekennzeichnet durch die Verfahrensschritte:
a) Niederschlagen einer metallischen Schicht (16) auf der Oberseite der zweiten Halbleiterschicht (10);
b/ Entfernen eines Teils der metallischen Schicht unter Ausbildung mehrerer separater Zonen (20) der metallischen Schicht;
c) Sintern des Halbleiter-Schichtkörpers in einer Inertatmosphäre, wobei eine Vielzahl mikroskopischer Teilchen (22) des p-Leitungstyps zwischen der zweiten Halbleiterschicht (10) und jeder der Zonen (20) der metallischen Schicht entstehen;
d) Entfernen eines Teils der zweiten Halbleiterschicht (10) im Raum zwischen den Zonen (20) der metallischen Schicht derart, daß die Zonen der metallischen Schicht zusammen mit den unter ihnen liegenden stehenbleibenden Teilen der zweiten Halbleiterschicht die Mesas bilden;
e) Erste Erwärmung des Halbleiter-Schichtkörpers in einer Inertatmosphäre auf eine Temperatur oberhalb eier Sintertemperatur, wobei zwischen der zweiten Halbleiterschicht (10) und jeder der Zonen (20) der metallischen Schicht Rekristallisationszonen (26) als p-leitendc dritte Halbleiterschicht von extrem gleichmäßiger Dicke entstehen;
f) Abkühlen des Schichtkörpers in einer Inertatmosphäre auf eine Temperatur unter der Sintertemperatur;
g) Erneute Erwärmung des Schichtkörpers in einer Inertatmosphäre auf eine Temperatur oberhalb der Sintertemperatur;
h) Erneutes Abkühlen des Schichtkörpers in einer Inertatmosphäre auf eine Temperatur unterhalb der Sintertemperatur;
i) Passivieren der Oberseite des Halbleiter-Schichtkörpers einschließlich der freiliegenden Oberfläche der ersten, zweiten und dritten Halbbleiterschichten und der metallischen Schicht durch Überziehen dieser Oberflächen mit wenigstens einer Schicht aus Passivierungsmaterial, wobei in der Passivierungsschicht eine einen Bereich jeder Zone (20') der metallischen Schicht freilegende öffnung ausgebildet wird;
k) Kontaktieren aller Zonen (20') der metallischen Schicht durch die öffnungen; und
1) Tempern des Halbleiterkörpers in einer Inertatmosphäre.
12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, daß das Sintern in einer Stickstoffatmosphäre bei einer Temperatur im Bereich von 690 bis 710° C über eine Dauer von 30 ± 5 Minuten durchgeführt wird.
13. Verfahren nach Anspruch 11 oder 12, dadurch gekennzeichnet, daß der Teil der zweiten Halbleiterschicht im Raum zwischen den Zonen der metallischen Schicht in wenigstens einem Ätzschritt vor der eioion Erwärmung auf eine Tem- is peratur oberhalb der Sintertemperatur und in wenigstens einem Ätzschritt nach dieser ersten Erwärmung des Halbleiter-Schichtkörpers entfernt wird, wobei die Zonen der metallischen Schicht als Masken benutzt werden und das Ätzen ohne wesentliche Bewegung des Halbleiterkörpers durchgeführt wird.
14. Verfahren nach Anspruch 13, dadurch gekennzeichnet, daß das Ätzmittel 1 bis 2 Teile HF zu 5 bis 15 Teilen HNO3 zu 2 bis 5 Teilen Eisessig enthält.
15. Verfahren nach einem der Ansprüche 11 bis 14, dadurch gekennzeichnet, daß die erste Erwärmung des Halbleiter-Schichtkörpers in einer Stickstoffatmosphäre bei einer Temperatur im Bereich von 845 bis 855° C über eine Dauer von 15 ± 5 Minuten erfolgt.
16. Verfahren nach einem der Ansprüche 11 bis 15, dadurch gekennzeichnet, daß das erste Abkühlen des Halbleiterschichtkörpers in einer Stickstoffatmosphäre bei einer Temperatur im Bereich von 395 bis 405° C über eine Dauer von angenähert 3 Minuten, gefolgt von einer Kühlung in Luft bei Zimmertemperatur durchgeführt wird.
17. Verfahren nach einem der Ansprüche 11 bis 16, dadurch gekennzeichnet, daß die erneute Erwärmung des Halbleiterschichtkörpers in einer Stickstoffatmosphäre bei einer Temperatur im Bereich von 895 bis 905° C für eine Dauer von 15 ± 5 Minuten erfolgt.
18. Verfahren nach einem der Ansprüche U bis 17, dadurch gekennzeichnet, daß die erneute Abkühlung des Halbleiter-Schichtkörpers in einer Stickstoffatmosphäre bei einer Temperatur im Bereich von 400 bis 450° C über eine Dauer von angenähert 3 ± 1 Minuten, gefolgt von einer Abkühlung in Luft bei Zimmertemperatur durchgeführt wird.
19. Verfahren nach einem der Ansprüche 11 bis 18, dadurch gekennzeichnet, daß der Halbleiterkörper dadurch getempert wird, daß er zuerst in einer Stickstoff atmosphäre bei einer Temperatur im Bereich von 598 bis 602° C für eine Dauer von 5 ± 1Ii Minuten erwärmt, sodann in einer Stickstoffatmosphäre bei einer Temperatur im Bereich von 400 bis 450° C für eine Dauer von 5 + 2 Minuten und danach in Luft bei Zimmertemperatur abgekühlt wird.
65
DE2209534A 1971-04-05 1972-02-29 Halbleiterbauteil mit einem einen pn-übergang aufweisenden Halbleiter-Schichtkörper und Verfahren zu dessen Herstellung Pending DE2209534B2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13106571A 1971-04-05 1971-04-05

Publications (2)

Publication Number Publication Date
DE2209534A1 DE2209534A1 (de) 1972-12-07
DE2209534B2 true DE2209534B2 (de) 1975-02-06

Family

ID=22447695

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2209534A Pending DE2209534B2 (de) 1971-04-05 1972-02-29 Halbleiterbauteil mit einem einen pn-übergang aufweisenden Halbleiter-Schichtkörper und Verfahren zu dessen Herstellung

Country Status (5)

Country Link
US (1) US3685141A (de)
DE (1) DE2209534B2 (de)
FR (1) FR2131969B1 (de)
IT (1) IT953604B (de)
NL (1) NL7201274A (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3878553A (en) * 1972-12-26 1975-04-15 Texas Instruments Inc Interdigitated mesa beam lead diode and series array thereof
US3860945A (en) * 1973-03-29 1975-01-14 Rca Corp High frequency voltage-variable capacitor
US3962643A (en) * 1974-08-05 1976-06-08 Zenith Radio Corporation Abrupt junction varactor diode television tuner
US3965427A (en) * 1974-09-03 1976-06-22 Zenith Radio Corporation Television tuning system with precision substrate switch assembly
US4066485A (en) * 1977-01-21 1978-01-03 Rca Corporation Method of fabricating a semiconductor device
US4980315A (en) * 1988-07-18 1990-12-25 General Instrument Corporation Method of making a passivated P-N junction in mesa semiconductor structure
US6228734B1 (en) * 1999-01-12 2001-05-08 Semiconductor Components Industries Llc Method of manufacturing a capacitance semi-conductor device

Also Published As

Publication number Publication date
US3685141A (en) 1972-08-22
FR2131969B1 (de) 1977-09-02
FR2131969A1 (de) 1972-11-17
NL7201274A (de) 1972-10-09
IT953604B (it) 1973-08-10
DE2209534A1 (de) 1972-12-07

Similar Documents

Publication Publication Date Title
DE1197548C2 (de) Verfahren zum herstellen von silizium-halbleiterbauelementen mit mehreren pn-uebergaengen
DE1614283C3 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE1439935A1 (de) Halbleitereinrichtung und Verfahren zu deren Herstellung
DE1764464C3 (de) Verfahren zur Herstellung eines lateralen Transistors
DE1292256B (de) Drift-Transistor und Diffusionsverfahren zu seiner Herstellung
DE1764155C3 (de) Verfahren zum Herstellen eines Halbleiterbauelementes aus einem Siliciumkörper
DE1151323B (de) Halbleiterbauelement mit einem scheibenfoermigen Halbleiterkoerper mit mindestens einer plateauartigen Erhoehung und Verfahren zu seiner Herstellung
EP0001586A1 (de) Integrierte Halbleiteranordnung mit vertikalen NPN- und PNP-Strukturen und Verfahren zur Herstellung
DE2030403B2 (de) Verfahren zum Herstellen eines Halbleiterbauelementes
DE1539087A1 (de) Halbleiterbauelement mit Oberflaechensperrschicht
DE1514376B2 (de) Halbleiterbauelement und verfahren zu seiner herstellung
DE2209534B2 (de) Halbleiterbauteil mit einem einen pn-übergang aufweisenden Halbleiter-Schichtkörper und Verfahren zu dessen Herstellung
DE3689705T2 (de) Zener-Diode.
DE1514335B1 (de) Flaechentransistor
DE1489250A1 (de) Halbleitereinrichtung und Verfahren zu ihrer Herstellung
DE1564534A1 (de) Transistor und Verfahren zu seiner Herstellung
DE2517252A1 (de) Halbleiterelement
DE1764023C3 (de) Halbleiterbauelement und Verfahren zum Herstellen
DE1805261A1 (de) Temperaturkompensierte Referenzdiode und Verfahren zur Herstellung derselben
DE1170082B (de) Verfahren zum Herstellen von Halbleiterbauelementen
DE1489193B2 (de) Verfahren zum herstellen einer halbleiteranordnung
DE2537327A1 (de) Halbleiterbauelement mit einem pn- uebergang gleichfoermiger stromdichteverteilung und verfahren zum herstellen eines solchen halbleiterbauelements
DE2639364B2 (de) Thyristor
DE1927876C3 (de) Halbleiteranordnung
DE1639373C2 (de) Transistor und Verfahren zu seiner Herstellung