DE1124155B - Verfahren zur Herstellung eines nipin-Transistors - Google Patents

Verfahren zur Herstellung eines nipin-Transistors

Info

Publication number
DE1124155B
DE1124155B DET16889A DET0016889A DE1124155B DE 1124155 B DE1124155 B DE 1124155B DE T16889 A DET16889 A DE T16889A DE T0016889 A DET0016889 A DE T0016889A DE 1124155 B DE1124155 B DE 1124155B
Authority
DE
Germany
Prior art keywords
zone
diffusion
type impurities
pill
semiconductor wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DET16889A
Other languages
English (en)
Other versions
DE1124155C2 (de
Inventor
Friedrich Wilhelm Dehmelt
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Telefunken Patentverwertungs GmbH
Original Assignee
Telefunken Patentverwertungs GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Telefunken Patentverwertungs GmbH filed Critical Telefunken Patentverwertungs GmbH
Priority to DET16889A priority Critical patent/DE1124155B/de
Publication of DE1124155B publication Critical patent/DE1124155B/de
Application granted granted Critical
Publication of DE1124155C2 publication Critical patent/DE1124155C2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/228—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a liquid phase, e.g. alloy diffusion processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/24—Alloying of impurity materials, e.g. doping materials, electrode materials, with a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors

Description

  • Verfahren zur Herstellung eines nipin-Transistors Es ist bereits bekannt, nicht nur bei der Kollektorzone, sondern auch bei der Emitterzone hochohmiges Basismaterial vorzusehen. Dies dient dazu, beide Sperrschichtkapazitäten klein zu halten, um auf diese Weise die Hochfrequenzeigenschaften von Transistoren zu verbessern. Voraussetzung ist dabei gleichzeitig, daß die Basiszone zwischen ihren hochohmigen Bereichen möglichst niederohmig ist. Außerdem ist bei Hochfrequenztransistoren noch ein Dotierungsgradient zur Beschleunigung der Ladungsträger erwünscht. Ein Transistor dieser Bauart hat demnach einen Konzentrationsverlauf der Störstellen, der in seinem Profil etwa dem der Fig. 1 entspricht. Auf der Ordinate sind die Konzentrationen und auf der Abszisse ist die Ortskoordinate quer durch das Halbleiterplättchen aufgetragen. Bei dieser Darstellung ist von der waagerechten Linie 2, bei 2,5 - 1013 beginnend, deren zugehörige Konzentration praktisch eigenleitendem Material entspricht, die Defektelektronenkonzentration nach oben und die der Elektronenkonzentration nach unten abgetragen. Der Erfindung liegt die Aufgabe zugrunde, ein möglichst einfaches und gut realisierbares Verfahren zur Herstellung eines Transistors gemäß dem Störstellenprofil nach Fig. 1 bzw. eines nipin-Transistors anzugeben.
  • Zur Lösung der gestellten Aufgabe wird erfindungsgemäß in eine durch Diffusion hergestellte p-leitende Zone eines n-leitenden Halbleiterplättchens eine mit n-Störstellen dotierte Legierungspille bis zu einer geringeren Tiefe als die der Diffusionsschicht einlegiert und dabei der Verteilungskoeffizient der n-Störstellen klein gegenüber dem der p-Störstellen gewählt und ferner die als Kollektor dienende anfänglich vorhandene n-Zone an der der Emitterpille gegenüberliegenden Seite sperrschichtfrei kontaktiert.
  • Der Emitter wird also durch die Legierungspille gebildet, während die Kollektorzone identisch ist mit der ursprünglich vorhandenen n-Zone. Die sperrschichtfreie Kontaktierung der n-Zone kann im Falle einer allseitig vorhandenen p-Diffusionszone einfach durch Durchlegieren der Diffusionszone oder dadurch erfolgen, daß das Plättchen auf der der Emitterlegierungspille gegenüberliegenden Seite abgeschliffen wird, bis die n-Zone freigelegt ist.
  • Es ist bereits ein Verfahren zum Herstellen von Halbleiteranordnungen bekannt, bei dem ein Halbleiterkörper aus eigenleitendem Material mit einer dünnen Oberflächendiffusionsschicht vom p-Leitungstyp versehen und anschließend durch diese Diffusionsschicht eine mit n-Störstellen versetzte Legierungselektrode durchlegiert wird. Wenn bei dem bekannten Verfahren die Abscheidungskoeffizienten so gewählt sind, daß sich die eindiffundierten p-Störstellen bei der Rekristallisation zunächst bevorzugt abscheiden, beginnt die rekristallisierte Zone zunächst mit einer p-leitenden Schicht, die dann in eine n-leitende Schicht übergeht. Das der Erfindung zugrunde liegende Verfahren unterscheidet sich von diesem bekannten Verfahren nicht nur durch den Leitungstyp des Ausgangskörpers, sondern auch durch die Tatsache, daß bei dem bekannten Verfahren die Diffusionsschicht durch die Legierungselektrode durchlegiert wird. Selbst wenn bei dem bekannten Verfahren der eigenleitende Ausgangskörper durch einen n-leitenden Ausgangskörper ersetzt werden würde, ergäbe sich nicht die beanspruchte pinip-Struktur, ganz abgesehen davon, daß die Herstellung einer solchen pinip-Struktur durch das bekannte Verfahren auch nicht beabsichtigt war.
  • Die Erfindung soll an einem Ausführungsbeispiel näher erläutert werden.
  • In ein n-leitendes Germaniumplättchen 1 von etwa 2 f2cm und einer Abmessung von beispielsweise 2 - 2 - 0,1 mm wird gemäß Fig. 2 eine etwa 6 bis 8 #t tiefe p-leitende Zone 2 durch Eindiffusion von Bor hergestellt. Der Oberflächenbereich enthält dann beispielsweise 5 - 1018 Boratome je Kubikzentimeter, und nach 6 bis 8 t, Tiefe ist die Borkonzentration auf beispielsweise 5 - 1014 Boratome je Kubikzentimeter abgesunken. Dieses Plättchen wird nach der Diffusion einseitig 10 [,, etwa bis zur gestrichelten Linie 3, abgeschliffen. Im nächsten Arbeitsgang wird nach Fig. 3 mittels einer Blei-Arsen-Legierung von etwa 2 Atomprozent Arsen auf die abgeschliffene Seite sperrschichtfrei eine Ni- oder Mo-Platte 4 legiert, während gleichzeitig auf der gegenüberliegenden Seite eine Blei-Arsen-Pille 5 von etwa 100 11. Durchmesser mit ebenfalls etwa 2 Atomprozent Arsen bei etwa 680 bis 700°C unter Wasserstoff oder Schutzgas oder Vakuum auflegiert wird. Die Blei-Arsen-Pille 5, die den Emitter darstellt, legiert dabei etwa 4 #t tief in die 6 bis 8 #t dicke borhaltige Zone der Halbleiteroberfläche ein. Anschließend wird das System langsam abgekühlt. Da Bor einen Verteilungskoeffizienten K > 20 hat, bildet sich zunächst eine p-Zone mit einer Konzentration von etwa 102° Boratome je Kubikzentimeter Ge, während sich gleichzeitig etwa 1019 As-Atome je Kubikzentimeter Ge einbauen. Nach Rekristallisation einer etwa 1/2 #t dikken Schicht ist die Borkonzentration erschöpft und über einen weichen eigenleitenden Übergang von vielleicht 1/2 p. Breite kommt jetzt die Arsenrekristallisation voll zur Geltung.
  • Auf diese Weise hat die Anordnung einen Konzentrationsverlauf entsprechend der Fig. 1 erhalten. Um die Emitterpille wird im nächsten Arbeitsgang ein Basisring 6 von etwa 200 p, lichter und 300 #t äußerer Weite auflegiert. Danach kann der Raum zwischen Emitterpille und Basisring mit einem säure- oder laugefesten Schutzfilm überzogen und das System geätzt werden, so daß sich das sogenannte Mesaprofil ergibt. Der Übergang des n-leitenden Grundmaterials zur bordiffundierten Front unterhalb der Emitterpille stellt die Kollektorsperrschicht mit einem schmalen eigenleitenden Bereich dar, der infolge des weichen Überganges zwischen der p-leitenden Diffusionsschicht und dem n-leitenden Halbleiterkörper entstanden ist.

Claims (3)

  1. PATENTANSPRÜCHE: 1. Verfahren zur Herstellung eines nipin-Transistors, dadurch gekennzeichnet, daß in eine durch Diffusion hergestellte p-leitende Zone eines n-leitenden Halbleiterplättchens eine mit n-Störstellen dotierte Legierungspille bis zu einer geringeren Tiefe als die der Diffusionsschicht einlegiert wird und daß der Verteilungskoeffizient der n-Störstellen klein gegen den der p-Störstellen gewählt wird und daß ferner die als Kollektor dienende, anfänglich vorhandene n-Zone an der der Emitterlegierungspille gegenüberliegenden Seite sperrschichtfrei kontaktiert wird.
  2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß im Falle einer allseitig an der Oberfläche des Halbleiterplättchens vorhandenen Diffusionszone diese zur sperrschichtfreien Kontaktierung der n-Zone durchlegiert wird.
  3. 3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß im Falle einer allseitig an der Oberfläche des Halbleiterplättchens vorhandenen Diffusionszone die der Emitterlegierungspille gegenüberliegende Halbleiteroberfläche bis zur Freilegung der n-Zone abgeschliffen und danach die n-Zone sperrschichtfrei kontaktiert wird. In Betracht gezogene Druckschriften: Deutsche Auslegeschriften Nr. 1033 787, 1035 787.
DET16889A 1959-07-04 1959-07-04 Verfahren zur Herstellung eines nipin-Transistors Granted DE1124155B (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DET16889A DE1124155B (de) 1959-07-04 1959-07-04 Verfahren zur Herstellung eines nipin-Transistors

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DET16889A DE1124155B (de) 1959-07-04 1959-07-04 Verfahren zur Herstellung eines nipin-Transistors

Publications (2)

Publication Number Publication Date
DE1124155B true DE1124155B (de) 1962-02-22
DE1124155C2 DE1124155C2 (de) 1962-09-06

Family

ID=7548381

Family Applications (1)

Application Number Title Priority Date Filing Date
DET16889A Granted DE1124155B (de) 1959-07-04 1959-07-04 Verfahren zur Herstellung eines nipin-Transistors

Country Status (1)

Country Link
DE (1) DE1124155B (de)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1033787B (de) * 1955-06-20 1958-07-10 Western Electric Co Verfahren zum Herstellen von Halbleiteranordnungen mit doppelten p-n-UEbergaengen
DE1035787B (de) * 1954-08-05 1958-08-07 Siemens Ag Verfahren zur Herstellung einer Halbleiteranordnung mit mehreren UEbergaengen, z. B.Flaechen-Transistoren

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1035787B (de) * 1954-08-05 1958-08-07 Siemens Ag Verfahren zur Herstellung einer Halbleiteranordnung mit mehreren UEbergaengen, z. B.Flaechen-Transistoren
DE1033787B (de) * 1955-06-20 1958-07-10 Western Electric Co Verfahren zum Herstellen von Halbleiteranordnungen mit doppelten p-n-UEbergaengen

Also Published As

Publication number Publication date
DE1124155C2 (de) 1962-09-06

Similar Documents

Publication Publication Date Title
DE1292256B (de) Drift-Transistor und Diffusionsverfahren zu seiner Herstellung
DE1295093B (de) Halbleiterbauelement mit mindestens zwei Zonen entgegengesetzten Leitungstyps
DE1073111B (de) Verfahren zur Herstellung eines Flachentransistors mit einer Oberflachenschicht erhöhter Storstellenkonzentration an den freien Stellen zwischen den Elektroden an einem einkristallmen Halbleiterkörper
DE2711562B2 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
EP0001550A1 (de) Integrierte Halbleiteranordnung für eine Bauelementstruktur mit kleinen Abmessungen und zugehöriges Herstellungsvefahren
DE1489031B1 (de) Transistor mit einem scheibenfoermigen Halbleiterkoerper und Verfahren zu seiner Herstellung
DE2507366B2 (de) Verfahren zur Unterdrückung parasitärer Schaltungselemente
DE2718449C2 (de)
DE1259469B (de) Verfahren zur Herstellung von inversionsschichtfreien Halbleiteruebergaengen
DE3027599A1 (de) Transistor mit heissen ladungstraegern
DE102014118664B4 (de) Leistungshalbleitervorrichtung mit verbesserter Stabilität und Verfahren zur Herstellung derselben
DE1246685B (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE102021107989A1 (de) Halbleitervorrichtung
DE1930423A1 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE1124155B (de) Verfahren zur Herstellung eines nipin-Transistors
DE1288687B (de) Verfahren zur Herstellung eines Flaechentransistors mit einlegierter Elektrodenpille, aus welcher beim Einlegieren Stoerstoffe verschiedener Diffusionskoeffizienten in den Halbleitergrundkoerper eindiffundiert werden
DE1803026C3 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
Fairfield et al. Precipitation effects in diffused transistor structures
DE1295089B (de) Verfahren zum Herstellen einer Halbleiteranordnung, insbesondere eines Transistors
DE1816082B2 (de)
DE1283398B (de) Diffusionsverfahren zum Herstellen eines Halbleiterbauelementes mit einem Halbleiterkoerper aus Galliumarsenid
DE1514656A1 (de) Verfahren zum Herstellen von Halbleiterkoerpern
AT215483B (de) Verfahren zum Herstellen eines Unipolartransistors
DE2210200A1 (de) Halbleiterbauelement mit eindiffundierten rekombinationszentren und verfahren zu dessen herstellung
DE1168567B (de) Verfahren zum Herstellen eines Transistors, insbesondere fuer Schaltzwecke