DE112022003612T5 - Leistungshalbleitervorrichtung - Google Patents

Leistungshalbleitervorrichtung Download PDF

Info

Publication number
DE112022003612T5
DE112022003612T5 DE112022003612.5T DE112022003612T DE112022003612T5 DE 112022003612 T5 DE112022003612 T5 DE 112022003612T5 DE 112022003612 T DE112022003612 T DE 112022003612T DE 112022003612 T5 DE112022003612 T5 DE 112022003612T5
Authority
DE
Germany
Prior art keywords
region
island
semiconductor device
power semiconductor
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112022003612.5T
Other languages
English (en)
Inventor
Gianpaolo Romano
Andrei Mihaila
Marco BELLINI
Lars Knoll
Yulieth ARANGO
Nazareno Donato
Florin Udrea
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Energy Ltd
Original Assignee
Hitachi Energy Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Energy Ltd filed Critical Hitachi Energy Ltd
Publication of DE112022003612T5 publication Critical patent/DE112022003612T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Abstract

Eine Leistungshalbleitervorrichtung (10) umfasst einen Halbleiterkörper (11), der eine erste Hauptfläche (12) und eine zweite Hauptfläche (13) aufweist, einen an der ersten Hauptfläche (12) angeordneten Gate-Isolator (14) und eine Gate-Elektrode (15), die durch den Gate-Isolator (14) von dem Halbleiterkörper (11) getrennt ist. Der Halbleiterkörper (11) umfasst eine Driftschicht (16) von einem ersten Leitfähigkeitstyp, eine Wannenschicht (27) von einem zweiten Leitfähigkeitstyp, der sich von dem ersten Leitfähigkeitstyp unterscheidet, die einen ersten Übergang (18) zur Driftschicht (16) bildet, ein Source-Gebiet (20) vom ersten Leitfähigkeitstyp, das einen zweiten Übergang (21) zur Wannenschicht (27) bildet, und ein Inselgebiet (30) vom zweiten Leitfähigkeitstyp, das so an dem Source-Gebiet (20) angebracht ist, dass das Source-Gebiet (20) das Inselgebiet (30) in mindestens 50% einer Inseloberfläche des Inselgebiets (30) im Halbleiterkörper (11) von der Wannenschicht (27) trennt.

Description

  • Die vorliegende Offenbarung bezieht sich auf eine Leistungshalbleitervorrichtung.
  • Eine Leistungshalbleitervorrichtung wird z. B. als Metalloxid-Halbleiter-Feldeffekttransistor, abgekürzt MOSFET, realisiert. Der MOSFET kann auf einem Material mit großer Bandlücke, wie zum Beispiel Siliciumcarbidmaterial, abgekürzt SiC-Material, basieren. Derzeit sind im Handel SiC-MOSFETs mit einer Nennspannung 650 V und 1200 V erhältlich. Obgleich der SiC-Markt hauptsächlich von Niederspannungsvorrichtungen bestimmt wird, hat auch die Verwendung von ≥3,3 kV SiC-Leistungs-MOSFETs für Mittel- und Hochspannungssysteme, wie zum Beispiel Antriebsanwendungen, mehr Aufmerksamkeit erregt. Die entweder mit planarer oder Grabenzellenkonstruktion implementierten SiC-MOSFETs bieten wettbewerbsfähige statische Verluste, eine schnelle dynamische Leistung und eine angemessene Zuverlässigkeit. Hinsichtlich der Fehlerbehandlungsfähigkeit liegen SiC-MOSFETs nach wie vor unter den typischen Industriestandardwerten, die ihre Si-Gegenstücke aufweisen. Dies wird typischerweise mit dem großen Kompromiss zwischen Leitungsverlusten und Kurzschlusswiderstandszeit (kurz SCWT, short-circuit withstand time) in Verbindung gebracht.
  • Die Schrift US 2017/0229535 A1 bezieht sich auf eine Halbleitervorrichtung mit einem Source-Gebiet, das ein Source-Kontaktgebiet, ein Source-Erweiterungsgebiet und ein Source-Widerstandssteuergebiet aufweist.
  • Es besteht Bedarf an einer Leistungshalbleitervorrichtung mit verbessertem Kompromiss zwischen Leitungsverlusten und Kurzschlusswiderstandszeit.
  • Gemäß einer Ausführungsform umfasst eine Leistungshalbleitervorrichtung einen Halbleiterkörper, der eine erste und eine zweite Hauptfläche aufweist, einen an der ersten Hauptfläche des Halbleiterkörpers angeordneten Gate-Isolator und eine Gate-Elektrode, die durch den Gate-Isolator von dem Halbleiterkörper getrennt ist. Der Halbleiterkörper umfasst eine Driftschicht von einem ersten Leitfähigkeitstyp, eine Wannenschicht von einem zweiten Leitfähigkeitstyp, der sich von dem ersten Leitfähigkeitstyp unterscheidet, die einen ersten Übergang zur Driftschicht bildet, ein Source-Gebiet vom ersten Leitfähigkeitstyp, das einen zweiten Übergang zur Wannenschicht bildet, und ein Inselgebiet vom zweiten Leitfähigkeitstyp. Das Inselgebiet ist so an dem Source-Gebiet angebracht, dass das Source-Gebiet das Inselgebiet in einem Teil einer Inseloberfläche des Inselgebiets, beispielsweise in mindestens 50% der Inseloberfläche des Inselgebiets, von der Wannenschicht trennt.
  • In einem Beispiel ist die Inseloberfläche die gesamte Fläche des Inselgebiets. Die Inseloberfläche beinhaltet die Fläche auf beiden Seiten des Inselgebiets. Somit beinhaltet die Inseloberfläche die Flächen einer unteren Fläche, einer oberen Fläche und von Seitenflächen des Inselgebiets. Das Inselgebiet ist z. B. ein Quader wie ein rechteckiger Quader oder ein nicht rechteckiger Quader. Der Quader kann abgerundete Ecken und/oder Ränder haben. Ein Quader hat sechs Flächen oder Seiten. Die Inseloberfläche beinhaltet beispielsweise die Fläche der sechs Seiten des Inselgebiets.
  • „Angebracht“ bedeutet, dass das Inselgebiet im Source-Gebiet so angeordnet sein kann, dass das Inselgebiet im Source-Gebiet eingebettet ist. Somit kann das Inselgebiet auf jeder Seite des Inselgebiets vollständig von dem Source-Gebiet umgeben oder eingeschlossen sein. Das Source-Gebiet kann das Inselgebiet in 100% der Inseloberfläche von der Wannenschicht trennen. Dies bedeutet, dass das Inselgebiet in jeder der drei Dimensionen des Inselgebiets von dem Source-Gebiet umgeben sein kann. Das Inselgebiet kann als ein vergrabenes Gebiet oder eine vergrabene Schicht realisiert sein.
  • Alternativ soll „angebracht“ bedeuten, dass das Inselgebiet auf dem Source-Gebiet so angeordnet sein kann, dass sich das Inselgebiet zu der ersten Hauptfläche erstreckt, das Inselgebiet aber in mindestens 50% oder mindestens 70% oder mindestens 80% oder mindestens 90% oder 100% der Inseloberfläche von der Wannenschicht getrennt ist. In einem Beispiel wird die Trennung des Inselgebiets von der Wannenschicht zum Teil durch das Source-Gebiet und zum Teil durch einen Isolator und/oder eine Elektrode, wie zum Beispiel eine Source-Elektrode, realisiert. Daher ist das Inselgebiet nicht vollständig in dem Source-Gebiet eingebettet bzw. von diesem umgeben. Dies bedeutet, dass das Inselgebiet nicht in jeder der drei Dimensionen des Inselgebiets von dem Source-Gebiet umgeben ist. In einem Beispiel ist das Inselgebiet jedoch in zwei Dimensionen des Inselgebiets von dem Source-Gebiet umgeben; die beiden Dimensionen sind z. B. parallel zur ersten Hauptfläche und sind z. B. in einer Draufsicht zu sehen.
  • Der Ausdruck „angebracht“ bedeutet insbesondere, dass das Inselgebiet an das Source-Gebiet angrenzt.
  • Beispielsweise reduziert das Inselgebiet einen Querschnitt des Source-Gebiets. Die Form des Source-Gebiets und des Inselgebiets könnte daher zu einem leicht erhöhten Source-Widerstandswert führen. Das Inselgebiet modifiziert den Source-Widerstand dahingehend, die Kurzschlusswiderstandszeit zu verbessern, ohne den Einschaltwiderstand zu stark zu beeinflussen.
  • In einem Beispiel ist das Inselgebiet an der ersten Hauptfläche des Halbleiterkörpers von dem Source-Gebiet umgeben. Das Inselgebiet erstreckt sich bis zur ersten Hauptfläche.
  • In einem Beispiel ist das Inselgebiet von dem Source-Gebiet in einer Ebene umgeben, die sich innerhalb des Halbleiterkörpers befindet und parallel zur ersten Hauptfläche des Halbleiterkörpers verläuft. Das Inselgebiet erstreckt sich gegebenenfalls bis zur ersten Hauptfläche.
  • Gemäß mindestens einer Ausführungsform umfasst die Wannenschicht ein Wannengebiet, das das Source-Gebiet von der Driftschicht trennt, und ein Wannenkontaktgebiet an der ersten Hauptfläche. Das Wannenkontaktgebiet weist eine höhere maximale Dotierungskonzentration auf als das Wannengebiet.
  • Gemäß mindestens einer Ausführungsform weist die Leistungshalbleitervorrichtung eine Source-Elektrode auf, die mindestens an einem Teil des Source-Gebiets und mindestens an einem Teil des Wannenkontaktgebiets angeordnet ist. Die Source-Elektrode bildet einen ohmschen Kontakt zum Source-Gebiet und zum Wannenkontaktgebiet.
  • Gemäß mindestens einer Ausführungsform ist die Source-Elektrode frei von einem ohmschen Kontakt mit dem Inselgebiet.
  • Gemäß mindestens einer alternativen Ausführungsform ist die Source-Elektrode zusätzlich mindestens an einem Teil des Inselgebiets angeordnet. Die Source-Elektrode bildet zusätzlich einen ohmschen Kontakt zum Inselgebiet.
  • Gemäß mindestens einer Ausführungsform ist die Leistungshalbleitervorrichtung ein Feldeffekttransistor oder ein Bipolartransistor mit isoliertem Gate, kurz IGBT. Beispielsweise ist die hierin beschriebene Leistungshalbleitervorrichtung beispielsweise ein MIS(Metall-Isolator-Halbleiter)-basierter Transistor oder MOS(Metalloxid-Halbleiter)-basierter Transistor oder ein Sperrschichtfeldeffekttransistor, kurz JFET, oder wird daraus gebildet. Bei der Vorrichtung kann es sich um eine Graben- oder eine planare Vorrichtung handeln. Der Halbleiterkörper kann auf einem Material mit großer Bandlücke, wie zum Beispiel Siliciumcarbid oder Galliumnitrid, oder auf Silicium basieren. Daher ist die Leistungshalbleitervorrichtung beispielsweise eine Vorrichtung, die aus der Gruppe umfassend einen Metalloxid-Halbleiter-Feldeffekttransistor (MOSFET), einen Metall-Isolator-Halbleiter-Feldeffekttransistor (MISFET), einen Sperrschichtfeldeffekttransistor (JFET) und einen Transistor mit isoliertem Gate (IGBT) ausgewählt ist, oder die Leistungshalbleitervorrichtung kann darin vorliegen.
  • Gemäß mindestens einer Ausführungsform umfasst der Halbleiterkörper ferner eine Kollektorschicht. Die Kollektorschicht hat denselben Leitfähigkeitstyp wie das Wannengebiet. Die Kollektorschicht kann sich an der zweiten Hauptfläche des Halbleiterkörpers (als Unterseite des Halbleiterkörpers bezeichnet) gegenüber der ersten Hauptfläche (als Oberseite bezeichnet) befinden. Es kann eine Kollektorschicht für alle Source-Gebiete geben. Die Kollektorschicht kann als Rückseitenschicht bezeichnet werden. Eine Kollektorelektrode kann direkt auf der Kollektorschicht aufgebracht sein. Wenn eine Kollektorschicht vorhanden ist, kann es sich bei der Leistungshalbleitervorrichtung um einen IGBT handeln.
  • Gemäß mindestens einer Ausführungsform umfasst der Halbleiter ferner mindestens ein Drain-Gebiet. Das Drain-Gebiet hat denselben Leitfähigkeitstyp wie das mindestens eine Source-Gebiet. Das Drain-Gebiet ist beispielsweise eine Schicht an der zweiten Hauptfläche. Das Drain-Gebiet kann als eine Rückseitenschicht bezeichnet oder durch diese gebildet werden. Das Driftgebiet befindet sich beispielsweise zwischen der ersten Hauptfläche und dem Drain-Gebiet. Es kann ein gemeinsames Drain-Gebiet für alle Source-Gebiete geben. Eine Drain-Elektrode kann in direktem Kontakt mit dem mindestens einen Drain-Gebiet stehen. Wenn ein Drain-Gebiet vorhanden ist, kann es sich bei der Leistungshalbleitervorrichtung um einen MOSFET, einen MISFET oder einen JFET handeln. Die Drain-Schicht hat eine höhere Dotierungskonzentration als die Driftschicht.
  • Der Halbleiterkörper ist beispielsweise aus einem Material mit großer Bandlücke hergestellt. Das Material mit großer Bandlücke ist z. B. eines von Siliciumcarbid SiC, Galliumnitrid GaN und Galliumoxid Ga2O3 oder ein anderes Material mit großer Bandlücke. Der Leistungs-MISFET oder Leistungs-MOSFET basiert auf einem Material mit großer Bandlücke, z. B. Siliciumcarbidmaterial. Somit könnte die Leistungshalbleitervorrichtung als SiC-MOSFET oder SiC-MISFET realisiert sein.
  • Gemäß mindestens einer Ausführungsform ist die Leistungshalbleitervorrichtung eine Leistungsvorrichtung. Beispielsweise ist die Leistungshalbleitervorrichtung für eine maximale Spannung von mindestens 0,1 kV oder mindestens 0,5 kV konfiguriert.
  • In einem Beispiel wird das Inselgebiet durch eine flache Implantation vom zweiten Leitfähigkeitstyp realisiert. Der zweite Leitfähigkeitstyp ist z. B. eine p-Leitfähigkeit oder p-Dotierung.
  • In einem Beispiel weist der MOSFET oder MISFET ein flaches p-Implantat für eine verbesserte Kurzschlussfähigkeit auf. Die p-Insel wird zusätzlich im Source-Gebiet implantiert, um einen besseren Kompromiss zwischen Leitungsverlusten und SCWT zu erzielen. Der Source-Widerstand, der durch das zusätzliche p+-Implantat erhöht wird, reduziert die SCWT, ohne den Einschaltwiderstand zu stark zu erhöhen.
  • Die vorliegende Offenbarung umfasst mehrere Aspekte. Jedes Merkmal, das in Bezug auf einen der Aspekte beschrieben wird, wird hier auch in Bezug auf den anderen Aspekt offenbart, auch wenn das jeweilige Merkmal im Zusammenhang mit dem speziellen Aspekt nicht ausdrücklich erwähnt wird.
  • Die beigefügten Figuren sollen ein besseres Verständnis vermitteln. In den Figuren können Elemente mit der gleichen Struktur und/oder Funktionalität mit den gleichen Bezugszeichen bezeichnet sein. Es versteht sich, dass die in den Figuren gezeigten Ausführungsformen veranschaulichende Darstellungen sind und nicht zwangsweise maßstäblich gezeichnet sind.
    • 1A und 1B sind eine perspektivische Ansicht bzw. eine Draufsicht einer Leistungshalbleitervorrichtung gemäß einem Beispiel;
    • 2A bis 2H sind Draufsichten einer Leistungshalbleitervorrichtung gemäß verschiedenen Ausführungsformen;
    • 3 sind Querschnitte einer Leistungshalbleitervorrichtung gemäß verschiedenen Ausführungsformen;
    • 4A und 4B zeigen simulierte Eigenschaften einer Leistungshalbleitervorrichtung gemäß verschiedenen Ausführungsformen;
    • 5A bis 5E sind Draufsichten einer Leistungshalbleitervorrichtung und eines Inselgebiets gemäß verschiedenen Ausführungsformen;
    • 6A bis 6C zeigen eine perspektivische Ansicht und Querschnittsansichten einer simulierten Struktur einer Leistungshalbleitervorrichtung gemäß einer Ausführungsform, und
    • 7 zeigt simulierte Eigenschaften einer Leistungshalbleitervorrichtung gemäß einer Ausführungsform.
  • Die 1A und 1B sind eine perspektivische Ansicht und eine Draufsicht einer Leistungshalbleitervorrichtung 10. Die Leistungshalbleitervorrichtung 10 ist als ein MOSFET oder MISFET, z. B. als SiC-MOSFET oder SiC-MISFET, realisiert. Eine typische perspektivische Ansicht der Leistungshalbleitervorrichtung 10, die als MOSFET oder MISFET realisiert ist, ist in 1A dargestellt, während eine Draufsicht ihrer Source-Konstruktion in 1B gezeigt ist. Die Leistungshalbleitervorrichtung10 umfasst einen Halbleiterkörper 11, einen Gate-Isolator 14 und eine Gate-Elektrode 15. Der Halbleiterkörper 11 ist zum Beispiel als ein Substrat mit großer Bandlücke realisiert, das z. B. ein Siliciumkarbidhalbleitersubstrat ist. Der Halbleiterkörper 11 weist eine erste Hauptfläche 12 und eine zweite Hauptfläche 13 auf. Siliciumcarbid wird als SiC abgekürzt. Der Gate-Isolator 14 ist an oder auf der ersten Hauptfläche 12 des Halbleiterkörpers 11 angeordnet. Die Gate-Elektrode 15 ist an oder auf dem Gate-Isolator 14 angeordnet.
  • Der Halbleiterkörper 11 umfasst eine Driftschicht 16 von einem ersten Leitfähigkeitstyp, eine Wannenschicht 27 von einem zweiten Leitfähigkeitstyp und ein Source-Gebiet 20 vom ersten Leitfähigkeitstyp. Der zweite Leitfähigkeitstyp unterscheidet sich von dem ersten Leitfähigkeitstyp. Die Wannenschicht 27 kann ein Wannengebiet 17 und ein Wannenkontaktgebiet 19 umfassen, die beide vom zweiten Leitfähigkeitstyp sind. Die Wannenschicht 27 trennt das Source-Gebiet 20 von der Driftschicht 16. Das Wannengebiet 17 bildet einen ersten Übergang 18 zur Driftschicht 16. Das Wannenkontaktgebiet 19 befindet sich z. B. innerhalb des Wannengebiets 17. Alternativ kann das Wannenkontaktgebiet 19 dieselbe Tiefe oder sogar eine größere Tiefe als das Wannengebiet 17 aufweisen. Das Source-Gebiet 20 bildet einen zweiten Übergang 21 zur Wannenschicht 27 und damit zum Wannengebiet 17 und zum Wannenkontaktgebiet 19.
  • Der Halbleiterkörper 11 weist eine Rückseitenschicht 23 vom ersten Leitfähigkeitstyp auf, die an der zweiten Hauptfläche 13 positioniert ist. Die Leistungshalbleitervorrichtung 10 weist eine Drain-Elektrode 24 auf, die an der Rückseitenschicht 23 angeordnet ist. Die Rückseitenschicht 23 realisiert z. B. ein Drain-Gebiet. Die Drain-Elektrode 24 bildet einen ohmschen Kontakt zur Rückseitenschicht 23. Die Driftschicht 16 umfasst ein Sperrschichtfeldeffektorgebiet 25 (abgekürzt JFET-Gebiet), das an das Wannengebiet 17 angrenzt. Ein Gebiet, das sich innerhalb des Wannengebiets 17 und zwischen dem Source-Gebiet 20 und dem JFET-Gebiet 25 befindet, bildet einen Kanal 26, wenn die Leistungshalbleitervorrichtung 10 in einen leitenden Zustand versetzt ist. Der Kanal 26 befindet sich im Wannengebiet 17 an der Schnittstelle zum Gate-Isolator 14.
  • Der Halbleiterkörper 11 umfasst eine weitere Wannenschicht 27' vom zweiten Leitfähigkeitstyp und weitere Source-Gebiete 20', 20'' vom ersten Leitfähigkeitstyp. Die weitere Wannenschicht 27' umfasst ein weiteres Wannengebiet 17' vom zweiten Leitfähigkeitstyp und ein weiteres Wannenkontaktgebiet 19* vom zweiten Leitfähigkeitstyp. Die Leistungshalbleitervorrichtung 10 ist z. B. symmetrisch in Bezug auf eine Mittellinie, die in der Mitte der Gate-Elektrode 15 verläuft. In den folgenden Figuren wird somit nur der „linke Teil“ der Leistungshalbleitervorrichtung 10 besprochen, da der „rechte Teil“ dem „linken Teil“ entspricht.
  • Die Leistungshalbleitervorrichtung 10 umfasst ein Gate, das z. B. parallele Streifen umfasst, wie in 1A gezeigt, oder ein Gitter mit Zellen. Die Zellen haben eine quadratische, rechteckige oder sechseckige Form oder haben eine andere Form.
  • Beispielsweise weist die Leistungshalbleitervorrichtung 10 eine zellenförmiges Konstruktion auf. Dies kann bedeuten, dass die Gate-Elektrode 15, in der Draufsicht gesehen, z. B. eine quadratische oder fast quadratische Form, aber nicht darauf beschränkt, aufweist. Andernfalls kann die Leistungshalbleitervorrichtung 10 eine Streifenkonstruktion aufweisen, so dass die Gate-Elektrode 15 erheblich länger als breit ist. Sowohl in der Zellenkonstruktion als auch in der Streifenkonstruktion können mehrere Gate-Elektroden 15 vorhanden sein.
  • Beispielsweise weist die Gate-Elektrode 15 eine planare Konfiguration auf. Daher befindet sich die Gate-Elektrode 15 auf der ersten Hauptfläche 12 (als Oberseite bezeichnet) des Halbleiterkörpers 11 und ist die erste Hauptfläche 12 planar. In diesem Fall dringen weder die Gate-Elektrode 15 noch der Gate-Isolator 14 in den Halbleiterkörper 11 ein.
  • Gemäß einer alternativen, nicht gezeigten Ausführungsform ist die Gate-Elektrode 15 von einer Grabenkonfiguration. In diesem Fall erstreckt sich die Gate-Elektrode 15 in einen Graben des Halbleiterkörpers 11. Zum Beispiel bedeckt der Gate-Isolator 14 die Seitenwände des Grabens und einen Boden des Grabens. Die Gate-Elektrode 15 ist auf dem Gate-Isolator 14 innerhalb des Grabens angeordnet. Somit isoliert der Gate-Isolator 14 die Gate-Elektrode 15 von jeder dotierten Schicht im Halbleiterkörper 11.
  • In dem in den 1A und 1B gezeigten Beispiel ist der erste Leitfähigkeitstyp n-dotiert und ist der zweite Leitfähigkeitstyp p-dotiert. In einem Beispiel sind Strukturen einer Zelle der Leistungshalbleitervorrichtung 10 in 1A gezeigt. Die Leistungshalbleitervorrichtung 10 umfasst z. B. eine Anzahl von Zellen, die der in 1A dargestellten und in den folgenden Figuren ausführlich erläuterten Zelle entsprechen.
  • In einer alternativen Ausführungsform ist in einem in 5B gezeigten Beispiel der erste Leitfähigkeitstyp p-dotiert und ist der zweite Leitfähigkeitstyp n-dotiert. In den Figuren sind n und p daher vertauscht.
  • Beispielsweise liegen die maximalen Dotierungskonzentrationen des Source-Gebiets 20, der Rückseitenschicht 23 oder des Drain-Gebiets und des Wannenkontaktgebiets 19 in einem Bereich zwischen 1·1018 cm-3 und 5·1020 cm-3. Ferner kann eine maximale Dotierungskonzentration des Wannengebiets 17 1·1016 cm-3 oder höher sein. Je nach Spannungsklasse der Leistungshalbleitervorrichtung 10 kann eine maximale Dotierungskonzentration des Driftgebiets 16 im Bereich zwischen 1·1014 cm-3 und 1·1017 cm-3 liegen.
  • Wie in 1B gezeigt, umfasst die Leistungshalbleitervorrichtung 10 eine Source-Elektrode 22, die mindestens an einem Teil des Source-Gebiets 20 und mindestens an einem Teil des Wannenkontaktgebiets 19 angeordnet ist. Die Source-Elektrode 22 bildet einen ohmschen Kontakt zum Source-Gebiet 20 und zum Wannenkontaktgebiet 19. Die Gate-Elektrode 15 und die Source-Elektrode 22 sind in den 1B, 2A bis 2H, 5A und 5B schraffiert gezeichnet Die Gate-Elektrode 15 befindet sich oben auf dem Gate-Isolator 14, der sich oben auf dem Halbleiterkörper 11 befindet. Die Source-Elektrode 22 befindet sich oben auf dem Halbleiterkörper 11. Die Gate-Elektrode 15 und der Gate-Isolator 14 haben eine Überlappung mit dem Source-Gebiet 20. Ein Teil der Gate-Elektrode 15 befindet sich über einem Teil des Source-Gebiets 20, aber nicht in Kontakt damit.
  • 2A ist eine Draufsicht einer Leistungshalbleitervorrichtung 10 gemäß einer Ausführungsform, die eine Weiterbildung der in den 1A und 1B dargestellten Ausführungsform ist. Der Halbleiterkörper 11 umfasst ein Inselgebiet 30 vom zweiten Leitfähigkeitstyp. Das Inselgebiet 30 ist von dem Source-Gebiet 20 in einer Ebene parallel zur ersten Hauptfläche 12 des Halbleiterkörpers 11 umgeben. Somit ist das Inselgebiet 30 von dem Source-Gebiet 20 in mindestens zwei Dimensionen umgeben (nämlich der Dimension, die parallel zu den längeren Seiten des Inselgebiets 30 verläuft, und der Dimension, die senkrecht zur ersten Hauptfläche 12 verläuft). An der ersten Hauptfläche 12 trennt das Source-Gebiet 20 das Inselgebiet 30 von dem Sperrschichtfeldeffekttransistorgebiet 25. An der ersten Hauptfläche 12 trennt das Source-Gebiet 20 das Inselgebiet 30 von dem Wannenkontaktgebiet 19. Das in 2A dargestellte gezeigte Inselgebiet 30 weist zwei Längsseiten auf, die beide an Gebieten des Source-Gebiets 20 angebracht sind. Seitenflächen der beiden Längsseiten des Inselgebiets 30 sind an Gebieten des Source-Gebiets 20 angebracht.
  • Beispielsweise ist das Source-Gebiet 20 auch an einer Unterseite des Inselgebiets 30 angebracht(wie z. B. in 3 gezeigt ist). Somit ist das Inselgebiet 30 von dem Source-Gebiet 20 in drei Dimensionen umgeben (nämlich der Dimension, die parallel zu einer Breite des Inselgebiets 30 verläuft, der Dimension, die parallel zu den längeren Seiten des Inselgebiets 30 verläuft; und der Dimension, die senkrecht zur ersten Hauptfläche verläuft 12).
  • Somit ist die Leistungshalbleitervorrichtung 10 beispielsweise als SiC-MOSFET oder SiC-MISFET mit zusätzlicher p+-Implantation im Source-Gebiet 20 realisiert. Das Inselgebiet 30 bildet einen dritten Übergang 31 zum Source-Gebiet 20. Das Wannengebiet 17, das Wannenkontaktgebiet 19, das Source-Gebiet 20 und das Inselgebiet 30 befinden sich an der ersten Hauptfläche 12. In einem Beispiel sind das Wannenkontaktgebiet 19 und das Inselgebiet 30 stark-p dotiert; das Wannengebiet 17 ist p-dotiert, d. h. niedriger dotiert als das Inselgebiet 30 oder das Wannenkontaktgebiet 19; das Source-Gebiet 20 und die Rückseitenschicht 23 sind stark n-dotiert, und die Driftschicht 16 ist schwach n-dotiert, d. h. niedriger dotiert als das Source-Gebiet 20. In einem Beispiel weisen das Wannenkontaktgebiet 19 und das Inselgebiet 30 die gleiche maximale Dotierungskonzentration auf. Alternativ weisen das Wannenkontaktgebiet 19 und das Inselgebiet 30 unterschiedliche maximale Dotierungskonzentrationen auf. Das Wannenkontaktgebiet 19 und das Inselgebiet 30 sind nicht mit dem gleichen Dotierungsniveau dotiert.
  • Das Inselgebiet 30 kann am Source-Gebiet 20 an der ersten Hauptfläche 12 angeordnet sein. Bei einer weiteren Ausführungsform ist das Inselgebiet 30 im Source-Gebiet 20 so angeordnet, dass das Source-Gebiet 20 das Inselgebiet 30 vollständig umgibt.
  • Der aktive Bereich der Halbleitervorrichtung, der der Bereich zwischen der Hauptelektrode auf der ersten Hauptfläche 12 (die die Source-Elektrode 22 sein kann) und einer Rückseitenelektrode auf einer Rückseite des Halbleiterkörpers (die die Drain-Elektrode 24 oder eine Kollektorelektrode sein kann) ist. Das Inselgebiet 30 ist im aktiven Bereich angeordnet.
  • Das Inselgebiet 30 hat die Form eines Quaders, wie etwa eines rechteckigen Quaders. In einer Draufsicht weist das Inselgebiet 30 die Form eines Rechtecks auf. Das Rechteck kann abgerundete oder scharfe Ecken haben. Die beiden längeren Seiten des Rechtecks des Inselgebiets 30 grenzen vollständig an das Source-Gebiet 20 an. In einem Beispiel ist das Material (nicht gezeigt) an den schmaleren Seiten des Rechtecks des Inselgebiets 30 weitere Teile des Source-Gebiets 20 oder wird durch einen Isolator oder eine isolierende Struktur gebildet. Alternativ bildet das Inselgebiet 30 eine Ringstruktur. Das Inselgebiet 30 ist als Rechteck in einer Ebene parallel zur ersten Hauptfläche 12 gebildet.
  • Das Inselgebiet 30 ist als ein flaches Gebiet realisiert. Ein Teil des Source-Gebiets 20 befindet sich „unter“ dem Inselgebiet 30. Eine Tiefe des Inselgebiets 30 ist geringer als eine Tiefe des Source-Gebiets 20. Die Tiefen werden ausgehend von der ersten Hauptfläche 12 gemessen. Somit ist ein Teil des Source-Gebiets 20 zwischen dem Wannenkontaktgebiet 19 und dem Inselgebiet 30 mit einem Teil des Source-Gebiets 20 zwischen dem Wannengebiet 17 und dem Inselgebiet 30 verbunden und/oder hat eine Leiterbahn zu einem Teil des Source-Gebiets 20. Darüber hinaus ist der Teil des Source-Gebiets 20 zwischen dem Wannenkontaktgebiet 19 und dem Inselgebiet 30 mit einem Teil des Source-Gebiets 20 zwischen dem Kanal 26 und dem Inselgebiet 30 verbunden und/oder hat eine Leiterbahn zu diesem Teil. Das Inselgebiet 30 ist frei von einem leitenden Kontakt zur Driftschicht 16 über ein Halbleitergebiet. Das Inselgebiet 30 ist frei von einem leitenden Kontakt zur Wannenschicht 27 über ein Halbleitergebiet. Das Inselgebiet 30 ist frei von einem leitenden Kontakt zum Wannenkontaktgebiet 19 über ein Halbleitergebiet. Das Inselgebiet 30 ist frei von einem leitenden Kontakt zum Wannengebiet 17 über ein Halbleitergebiet.
  • Das weitere Wannengebiet 17' (nicht gezeigt) entspricht dem Wannengebiet 17. Das weitere Wannenkontaktgebiet 19* (nicht gezeigt) entspricht dem Wannenkontaktgebiet 19. Das weitere Source-Gebiet 20' (nicht gezeigt) entspricht dem Source-Gebiet 20. Ein weiteres Inselgebiet (nicht gezeigt) des Halbleiterkörpers 11 entspricht dem Inselgebiet 30. Wie in den 2A bis 2D gezeigt, ist die Source-Elektrode 22 frei von einem ohmschen Kontakt zum Inselgebiet 30. Das bedeutet, dass das Inselgebiet 30 nicht elektrisch mit einem festen Potential verbunden ist. Das Inselgebiet 30 ist elektrisch floatend. Da der MOSFET oder MISFET unter Verwendung einer zusätzlichen p+-Implantation im Source-Gebiet 20 hergestellt wird, könnte ein Widerstand des Source-Gebiets 20 erhöht werden.
  • 2B ist eine Draufsicht einer Leistungshalbleitervorrichtung 10 gemäß einer Ausführungsform, die eine Weiterbildung der Ausführungsformen darstellt, die in den 1A, 1B und 2A gezeigt sind. Das Source-Gebiet 20 hat die Form einer Struktur von ineinandergreifenden Fingern oder weist eine Struktur von ineinandergreifenden Fingern auf. Die Wannenschicht 27 befindet sich zwischen den Fingern 32, 32' der Struktur von ineinandergreifenden Fingern. Das Kontaktgebiet 19 befindet sich zwischen den Fingern 32, 32' der Struktur von ineinandergreifenden Fingern. Das Source-Gebiet 20 umfasst einen Streifen 33. Die Finger 32, 32' der Struktur von ineinandergreifenden Fingern sind in einem Verbindungsbereich mit dem Streifen 33 verbunden. Die Finger 32, 32' erstrecken sich von diesem Streifen 33 in Richtung des Wannenkontaktgebiets 19 und/oder der Source-Elektrode 22. Das Source-Gebiet 20 weist eine Anzahl M von Fingern 32, 32' auf. In 2B beträgt die Anzahl M 2. Zum Beispiel ist die Anzahl M mindestens 2 oder viel höher. Die Anzahl der Finger ist ohnehin so groß, dass sich die Struktur von ineinandergreifenden Fingern z.B. über die gesamte Streifenlänge des Streifens 33 oder über einen Teil der gesamten Streifenlänge erstreckt.
  • Das Inselgebiet 30 ist an der ersten Hauptfläche 12 des Halbleiterkörpers 11 vollständig von dem Source-Gebiet 20 umgeben. Das Inselgebiet 30 befindet sich im Streifen 33 im Verbindungsbereich an der ersten Hauptfläche 12. Das Inselgebiet 30 liegt in der Nähe eines ersten und eines zweiten Teils des Wannenkontaktgebiets 19, 19`. Das Inselgebiet 30 liegt in der Nähe von genau einem Finger 32 der Struktur von ineinandergreifenden Fingern. Ein Abstand D wird als der Mindestabstand des Inselgebiets 30 zum Wannenkontaktgebiet 19 und zum Wannenkontaktgebiet 19' betrachtet. Der Abstand D kann größer oder gleich 0,05 µm sein.
  • Die maximale Dotierungskonzentration des Inselgebiets 30 liegt in einem Bereich zwischen 0,5·1018 cm-3 und 2·1021 cm-3, alternativ in einem Bereich zwischen 1018 cm-3 und 1020 cm-3.
  • In der in 2B gezeigten Draufsicht hat das Inselgebiet 30 beispielsweise die Form eines Rechtecks. In einem Beispiel hat das Rechteck die Form eines Quadrats. Der Halbleiterkörper 11 weist eine Anzahl N von Inselgebieten 30, 30' auf. So sind beispielsweise die Inselgebiete der Anzahl N von Inselgebieten 30, 30' identisch ausgebildet. Die Anzahl M der Finger 32, 32' entspricht der Anzahl N von Inselgebieten 30, 30`. Alternativ ist die Anzahl M der Finger 32, 32` größer als die Anzahl N von Inselgebieten 30, 30`. In 2B ist die Anzahl N 2. Alternativ beträgt die Anzahl N von Inselgebieten 30, 30' mindestens eins oder mindestens zwei oder ist viel höher.
  • Die Anzahl N von Inselgebieten 30, 30' ist so an dem Source-Gebiet 20 angebracht, dass das Source-Gebiet 20 ein Inselgebiet der Anzahl N von Inselgebieten 30, 30 `in einem Teil, z. B. mindestens 50%, einer Inseloberfläche der Anzahl N von Inselgebieten 30, 30' von der Wannenschicht 27 trennt. In einem Beispiel trennt das Source-Gebiet 20 in einem Teil, z. B. mindestens 50%, einer Inseloberfläche des Inselgebiets 30 jedes der Inselgebiete der Anzahl N von Inselgebieten 30, 30' von der Wannenschicht 27.
  • 2C ist eine Draufsicht einer Leistungshalbleitervorrichtung 10 gemäß einer Ausführungsform, die eine Weiterbildung der oben gezeigten Ausführungsformen ist. Das Inselgebiet 30 befindet sich in einem Finger 32 der Struktur von ineinandergreifenden Fingern an der ersten Hauptfläche 12. Das Inselgebiet 30 befindet sich zwischen zwei Teilen des Wannenkontaktgebiets 19, 19`. In der Draufsicht in 2C hat das Inselgebiet 30 die Form eines Rechtecks.
  • 2D ist eine Draufsicht einer Leistungshalbleitervorrichtung 10 gemäß einer Ausführungsform, die eine Weiterbildung der oben gezeigten Ausführungsformen ist. Das Inselgebiet 30 befindet sich in einem Finger 32 der Struktur von ineinandergreifenden Fingern an der ersten Hauptfläche 12. In der Draufsicht in 2D hat das Inselgebiet 30 die Form eines Trapezes. Eine Breite des Trapezes ist in der Nähe des Streifens 33 kleiner. Alternativ ist eine Breite des Trapezes in der Nähe des Streifens 33 größer. Das Inselgebiet 30 ist als Trapez in einer Ebene parallel zur ersten Hauptfläche 12 gebildet.
  • Das Inselgebiet 30 hat eine Rechteckform, wie in den 2A bis 2C gezeigt, oder eine Trapezform, wie in 2D gezeigt, an der ersten Hauptfläche 12 des Halbleiterkörpers 11. Andere Formen des Inselgebiets 30 sind möglich, wie z.B. ein Kreis, eine Ellipse, ein Dreieck, eine Raute, ein Fünfeck, ein Sechseck usw. in einer Draufsicht.
  • In den 2A bis 2D ist das Inselgebiet 30 floatend, d. h. es hat keine elektrische Verbindung mit einer der Elektroden. Das Inselgebiet 30 ist frei von jeglichen Metallverbindungen. Das Inselgebiet 30 ist innerhalb des Halbleiterkörpers 11 von dem Source-Gebiet 20 umgeben. Das Inselgebiet 30 wird an der ersten Hauptfläche 12 von einem nicht gezeigten Isolator bedeckt. Jede der Anzahl N von Inselgebieten 30, 30' ist floatend. In einem Beispiel sind die Inselgebiete 30, 30' der Anzahl N von Inselgebieten identisch realisiert.
  • Die 2E bis 2H sind Draufsichten einer Leistungshalbleitervorrichtung 10 gemäß einer Ausführungsform, die eine Weiterbildung der oben gezeigten Ausführungsformen, wie z. B. in den 2A bis 2D gezeigt, ist. Die Source-Elektrode 22 ist mindestens an einem Teil des Inselgebiets 30 angeordnet. Die Source-Elektrode 22 bildet einen ohmschen Kontakt zu dem Inselgebiet 30. Das Inselgebiet 30 ist durch die Source-Elektrode 22 elektrisch mit dem Source-Gebiet 20 und dem Wannenkontaktgebiet 19 verbunden.
  • Die 2A bis 2H (Draufsicht) zeigen unterschiedliche Layouts für die Source-Konstruktion mit mehreren Konfigurationen der zusätzlichen flachen p+-Implantation oder Implantationen, die das Inselgebiet 30 oder die Inselgebiete 30, 30' realisieren. Die n+- und p+-Gebiete können entweder eine einfache, streifenförmige Konstruktion aufweisen, wie in den 2A und 2E gezeigt, oder sie können in der dritten Dimension eine ungleichmäßige Konstruktion aufweisen, wie in den 2B bis 2D und 2F bis 2H gezeigt, z. B. ist der p+-Bereich segmentiert und sind weitere implantierte Inseln 30, 30' enthalten.
  • Die Leistungshalbleitervorrichtung 10 implementiert mehrere Merkmale:
    • - Das durch p+-Gebiete realisierte Wannenkontaktgebiet 19, und das durch n+-Gebiete realisierte Source-Gebiet 20, können eine „Finger“-förmige Konstruktion aufweisen, wie in den 2B bis 2D und 2F bis 2H gezeigt.
    • - Die durch p+-Inseln realisierten Inselgebiete 30, 30', können in der Nähe der Finger 32, 32' des durch n+-Finger realisierten Source-Gebiets 20 implantiert sein, wie in den 2B und 2F.
    • - Die durch p+-Gebiete realisierten Inselgebiete 30, 30' können zwischen den p+-Teilen des Wannenkontaktgebiets 19 platziert sein und haben unterschiedliche Formen, wie in den 2B bis 2D und 2F bis 2H gezeigt.
  • Die durch ein zusätzliches p+-Implantat realisierten Inselgebiete 30, 30' können entweder frei floatend gelassen werden (wie in den 2A bis 2D gezeigt) oder sie können durch die Source-Elektrode 22, die einen Metallkontakt realisiert, mit dem Source-Gebiet 20 kurzgeschlossen werden, wie in den 2E bis 2H gezeigt. Wenn für jedes der beschriebenen Layouts das Dotierungsprofil der Insel gleich dem Wannenkontaktbereich ausgewählt werden könnte, erfordert die vorgeschlagene Konstruktion keine zusätzlichen Masken für die Herstellung, und die zusätzliche p+-Implantation kann während des oder der Schritte des Kontaktprozesses realisiert werden.
  • In einem Beispiel weist eine Maske zur Realisierung des Wannenkontaktgebiets 19 weitere Strukturen zur Realisierung des Inselgebiets 30 auf. Das Inselgebiet 30 und das Wannenkontaktgebiet 19 werden in einem gemeinsamen Implantationsprozess zusammen implantiert.
  • In einem alternativen Beispiel weist der Satz von Masken zur Herstellung der Leistungshalbleitervorrichtung 10 eine Maske zur Realisierung des Inselgebiets 30 auf. Das Inselgebiet 30 wird in einem Implantationsprozess getrennt von anderen Implantationsprozessen, wie zum Beispiel dem Implantationsprozess für das Wannenkontaktgebiet 19, implantiert. In diesem Fall könnte sich das Dotierungsprofil des Inselgebiets 30 von dem Dotierungsprofil des Kontaktgebiets 19 unterscheiden.
  • In dem Gebiet unter dem Inselgebiet 30 trennt ein Teil des Source-Gebiets 20 das Inselgebiet 30 von dem Wannengebiet 17.
  • Die Tiefe des p+-Inselgebiets 30 kann als Konstruktionsparameter verwendet werden und kann bis zu 95% der Tiefe des n+-Source-Gebiets 20 betragen. Die Abmessungen der p+-Streifen/Gebiete und deren Abstand zu den p+-Fingern können ebenso wie ihre Dotierung variieren. Der Abstand D ist der kleinste Abstand des Inselgebiets 30 zum Wannenkontaktgebiet 19 und kann als zusätzlicher Konstruktionsparameter verwendet werden. Die maximale Dotierungskonzentration in dem Inselgebiet 30 kann von 0,5 1018 cm-3 bis zu 1021 cm-3 betragen und kann auch als Konstruktionsparameter verwendet werden. Als Konstruktionsparameter kann auch die Überlagerung des oberen Metalls zur Realisierung der Source-Elektrode 22 mit dem Source-Gebiet 20 und/oder den Inselgebieten 30, 30' (als zusätzliche p+-Implantate bezeichnet) verwendet werden.
  • In den 2A bis 2H ist ein Teil der Leistungshalbleitervorrichtung 10 gezeigt. Der Teil kann Teil von mindestens einem von einem MOSFET oder MISFET mit parallelen Streifen und einem MOSFET oder MISFET mit netzförmigem Gate sein.
  • 3 sind Querschnitte einer Leistungshalbleitervorrichtung 10 gemäß verschiedenen Ausführungsformen, die eine Weiterbildung der oben gezeigten Ausführungsformen ist. In 3 ist eine Source-Konstruktion für die Layouts in den 2A oder 2E für verschiedene Werte einer Implantatlänge L dargestellt. Das Inselgebiet 30 ist als ein flaches Gebiet mit einer Dicke von weniger als einer Dicke des Source-Gebiets 20 realisiert.
  • Eine Dicke des Inselgebiets 30 beträgt in diesem Fall beispielsweise weniger als 95% oder weniger als 50% einer Dicke des Source-Gebiets 20. In einem Beispiel ist eine Dicke des Inselgebiets 30 kleiner als eine Dicke des Wannenkontaktgebiets 19.
  • Eine Source-Gebietslänge LS ist eine Erstreckung des Source-Gebiets 20 parallel zum Hauptstromfluss im Source-Gebiet 20. Die Source-Gebietslänge LS ist ein Abstand des Wannenkontaktgebiets 19 zum Kanalgebiet 26, z. B. der kürzeste Abstand des Wannenkontaktgebiets 19 zum Kanalgebiet 26. Eine Inselgebietslänge L ist eine Erstreckung des Inselgebiets 30 in einer Richtung zwischen dem Wannenkontaktgebiet 19 und dem Kanalgebiet 26 (das Kanalgebiet 26 und das Wannenkontaktgebiet 19 weisen beide Lücken zum Inselgebiet 30 auf). Die Erstreckung des Source-Gebiets 20 mit der Source-Gebietslänge LS verläuft parallel zu der Erstreckung des Inselgebiets 30 mit der Inselgebietslänge L. Die Source-Gebietslänge LS verläuft in der gleichen Richtung wie die Inselgebietslänge L. Die Inselgebietslänge L hat einen Wert im Bereich zwischen 5% und 95% der Source-Gebietslänge LS. Gemäß den in 3 gezeigten Beispielen trennt das Source-Gebiet 20 das Inselgebiet 30 von der Wannenschicht 27 in mindestens 50% (z. B. in mehr als 50%) einer Inseloberfläche des Inselgebiets 30. Die Inseloberfläche des Inselgebiets 30 kann vollständig (d. h. in 100%) von der Wannenschicht 27 getrennt sein. Die Inseloberfläche wird zum Teil durch das Source-Gebiet 20 und zum Teil durch einen Isolator und/oder eine Elektrode (nicht gezeigt), wie zum Beispiel die Source-Elektrode 22, bedeckt.
  • Die Layouts von 2A und 2E wurden mittels TCAD-Simulationen (Technology Computer-Aided Design) untersucht, wobei als Beispiel eine Struktur betrachtet wurde, die eine Vorrichtung mit einer Nennspannung von 1,2 kV für verschiedene Werte der Inselgebietslänge L (etwa 20% der LS, 40% der LS und 75% der LS) darstellt. Die Tiefe des Inselgebiets 30, auch als Dicke des Inselgebiets 30 oder Implantationstiefe bezeichnet, wurde auf 30% der Tiefe des Source-Gebiets und seine maximale Dotierungskonzentration auf 1020 cm-3 eingestellt.
  • Die 4A und 4B sind simulierte Eigenschaften einer Leistungshalbleitervorrichtung 10 gemäß einer Ausführungsform, die eine Weiterbildung der oben gezeigten Ausführungsformen ist. In 4A werden die statischen Ausgangseigenschaften (linke Seite) und Kurzschlusswellenformen (rechte Seite) der Source-Konstruktion in 2E (Daten markiert mit P oder P1, P2, P3) mit einer Referenz-MOSFET-Struktur (Daten markiert mit R) verglichen. Die Daten wurden durch Simulationen für verschiedene Werte der Inselgebietslänge L (etwa 20%, 40% und 75% der Source-Gebietslänge LS) generiert. Der Referenz-MOSFET wird unter Verwendung derselben Parameter wie die vorgeschlagene Konstruktion simuliert (in Bezug auf Dotierung, Abmessungen usw.), jedoch ohne Inselgebiete.
  • Auf der linken Seite ist eine Drain-Stromdichte JD als Funktion einer Drain-Source-Spannung VDS gezeigt. Es wurden die folgenden Parameter verwendet: Gate-Source-Spannung VGS = 15 V und Temperatur T = 300 K. Die Drain-Stromdichte JD wird in Bezug auf das Maximum in den 4A und 4B auf 1 normalisiert. Auf der rechten Seite ist die Drain-Stromdichte JD während einer elektrothermischen Kurzschlusssimulation als Funktion einer Zeit t dargestellt. Es wurden folgende Parameter verwendet: Gate-Source-Spannung VGS = -10 V/+15 V; Temperatur T = 300 K; und Drain-Source-Spannung VDS = 600 V. Diese Parameter für die Eigenschaften auf der linken und rechten Seite wurden auch für die 4B und 7 verwendet.
  • Die statischen Ausgangseigenschaften (link Seite) und Kurzschlusswellenformen (recht Seite) von 4A werden unter Verwendung der Source-Konstruktion von 2E für geerdetes p+-Implantat ermittelt. Die größte Reduktion des Spitzenwerts der Drain-Stromdichte JD während eines Kurzschlusses im Vergleich zum Referenz-MOSFET wird mit L = 75% LS (Daten sind mit P3 markiert) erreicht und beträgt ca. 15%. Die Reduzierungen mit L = 20% LS (Daten sind mit P1 markiert) und L = 40% LS (Daten sind mit P2 markiert) sind nahezu identisch.
  • Die statischen Ausgangseigenschaften (linke Seite) und die Kurzschlusswellenformen (rechte Seite) von 4B werden unter Verwendung der Source-Konstruktion von 2A für ein floatendes p+-Implantat erhalten. Die Reduzierung des Spitzenwerts der Drain-Stromdichte JD im Vergleich zum Referenz-MOSFET ist für die drei verschiedenen Werte von L nahezu identisch und liegt in einem Beispiel bei etwa 14%.
  • Es wurden die beiden Fälle von geerdetem und floatendem p+-Implantat in Betracht gezogen. Die resultierenden Ausgangs- und Kurzschlusswellenformen sind in den 4A bzw. 4B dargestellt. Es gibt fast keinen Unterschied hinsichtlich der statischen Leistungen im Vergleich zu der Referenzkonstruktion (linke Seite), während bei der maximalen Drain-Stromdichte während eines Kurzschlusses (rechte Seite) eine Reduzierung bis zu beispielsweise 15% erreicht werden kann. Darüber hinaus wird die Durchbruchspannung durch die zusätzliche Implantation im Source-Gebiet 20 nicht beeinflusst.
  • 5A ist eine Draufsicht einer Leistungshalbleitervorrichtung 10 gemäß einer Ausführungsform, die eine Weiterbildung der oben gezeigten Ausführungsformen ist. Das Inselgebiet 30 ist an der ersten Hauptfläche 12 des Halbleiterkörpers 11 vollständig von dem Source-Gebiet 20 umgeben. Die Anzahl N von Inselgebieten 30, 30', 30'' ist z. B. auf einer geraden Linie oder auf einer Ringlinie angeordnet. Eine Lücke zwischen zwei benachbarten Inselgebieten 30, 30' hat einen Abstand D1. Der Abstand D1 ist zum Beispiel größer als 0,05 µm oder größer als 0,5 µm.
  • 5B ist eine Draufsicht einer Leistungshalbleitervorrichtung 10 gemäß einer Ausführungsform, die eine Weiterbildung der oben gezeigten Ausführungsformen, wie z. B. in 2A gezeigt, ist. Der erste Leitfähigkeitstyp ist p-dotiert, und der zweite Leitfähigkeitstyp ist n-dotiert.
  • 5C ist eine Draufsicht eines Inselgebiets 10 gemäß einer Ausführungsform, die eine Weiterbildung der oben gezeigten Ausführungsformen ist. Das Inselgebiet 30 ist als Vieleck, wie zum Beispiel ein Sechseck, beispielsweise als regelmäßiges Sechseck, in einer Draufsicht auf die erste Hauptfläche 12 oder in einer Ebene parallel zur ersten Hauptfläche 12 gebildet. Das Vieleck kann andere Formen wie ein Dreieck, Viereck, Fünfeck, Siebeneck usw. aufweisen.
  • 5D ist eine Draufsicht eines Inselgebiets 10 gemäß einer Ausführungsform, die eine Weiterbildung der oben gezeigten Ausführungsformen ist. Das Inselgebiet 30 ist als ein Oval, wie zum Beispiel eine Ellipse, in einer Draufsicht auf der ersten Hauptfläche 12 oder in einer Ebene parallel zur ersten Hauptfläche 12 gebildet.
  • 5E ist eine Draufsicht eines Inselgebiets 10 gemäß einer Ausführungsform, die eine Weiterbildung der oben gezeigten Ausführungsformen ist. Das Inselgebiet 30 ist als ein Oval, wie zum Beispiel ein Kreis, in einer Draufsicht auf der ersten Hauptfläche 12 oder in einer Ebene parallel zur ersten Hauptfläche 12 gebildet. Der Kreis ist eine spezielle Form einer Ellipse. Das Inselgebiet 30 hat die Form eines Zylinders (z.B. in einer perspektivischen Ansicht). Die in den 5C bis 5E gezeigten Ausführungsformen des Inselgebiets 30 können wie ein Inselgebiet oder jedes der Inselgebiete der Anzahl N von Inselgebieten 30, 30', 30'', die in den 2A bis 2H und 5A gezeigt sind, positioniert sein.
  • 6A ist eine perspektivische Ansicht, und die 6B und 6C sind Querschnitte einer simulierten Struktur einer Leistungshalbleitervorrichtung 10 gemäß einer Ausführungsform, die eine Weiterbildung der oben gezeigten Ausführungsformen, z. B. von 2C, darstellt. Die simulierten Stromdichte-Stromlinien für die vorgeschlagene Konstruktion werden in 6A als 3D-Ansicht und in den 6B und 6C als 2D-Querschnitte dargestellt. In 6B ist der in 6A mit AA markierte Querschnitt gezeigt. In 6C ist der in 6A mit BB markierte Querschnitt dargestellt. Strompfade werden als Linien mit Pfeilen gezeigt. In den Bereichen 34 sind die Linien sehr dicht. Die Bereiche 34 sind Bereiche mit der höchsten Stromdichte. Die 3D-Ansicht zeigt, wie das flache p+-Implantat den Strom während eines Kurzschlusses einschränkt, was den Source-Widerstand erhöht und zu einem selbstbegrenzenden Effekt führt. In den 6A bis 6Cist eine simulierte Stromdichte (gemessen in A cm-2) während des Kurzschlussimpulses in Übereinstimmung mit der Stromspitze für die vorgeschlagene Konstruktion von 2C gezeigt.
  • Eine hohe Stromdichte besteht im Source-Gebiet 20 in der Lücke zwischen dem Inselgebiet 30 und dem Wannenkontaktgebiet 19, wie in 6A gezeigt. Darüber hinaus besteht eine hohe Stromdichte im Source-Gebiet 20 unter dem Inselgebiet 30, d. h. in dem Teil des Source-Gebiets 20, der die Lücke zwischen dem Inselgebiet 30 und dem Wannengebiet 17 füllt, wie in 6B gezeigt. Die hohe Stromdichte in den Gebieten 34, die im Vergleich zu anderen Gebieten des Source-Gebiets 20 erhöht ist, wirkt sich bei Kurzschlüssen positiv aus. Vorteilhafterweise führt das Inselgebiet 30 zu einer Reduzierung des Spitzenwerts JSAT der Drain-Stromdichte JD im Kurzschluss, wie in 7 dargestellt. Die Gebiete 34 haben jedoch nur eine geringe negative Auswirkung oder haben keine Auswirkung auf den Gesamteinschaltwiderstand der Vorrichtung 10 bei Normalbetrieb.
  • 7 sind Eigenschaften einer Leistungshalbleitervorrichtung 10 gemäß einer Ausführungsform, die eine Weiterbildung der oben gezeigten Ausführungsformen ist. In 7 werden die statischen Ausgangseigenschaften (linke Seite) und Kurzschlusswellenformen (rechte Seite) der in der perspektivischen Ansicht in 6 dargestellten Source-Konstruktion in 2C (Daten mit P markiert) mit einer Referenz-MOSFET-Struktur (Daten mit R markiert) verglichen.
  • Auf der linken Seite wird die Drain-Stromdichte JD als Funktion der Drain-Source-Spannung VDS gezeigt. Die Struktur mit der in 2C vorgeschlagenen Source-Konstruktion weist eine Reduzierung der Drain-Stromdichte um weniger als 2,5%, d. h. eine Erhöhung des spezifischen Einschaltwiderstands um weniger als 2,5%, auf. Der Prozentwert 2,5% ist nur ein Beispiel für einen analysierten Fall. Es wurden die folgenden Parameter verwendet: Gate-Source-Spannung VGS = 15 V und Temperatur T = 300 K. Die Drain-Stromdichte JD wird in Bezug auf das Maximum auf 1 normalisiert.
  • Auf der rechten Seite ist die Drain-Stromdichte JD während einer elektrothermischen Kurzschlusssimulation als Funktion einer Zeit t dargestellt. Die vorgeschlagene Konstruktion weist in dem analysierten Beispiel eine Reduzierung des Spitzenwerts der Drain-Stromdichte JD um etwa 24% im Vergleich zum Referenz-MOSFET auf. Es wurden folgende Parameter verwendet: Gate-Source-Spannung VGS = -10 V/+15 V; Temperatur T = 300 K; und Drain-Source-Spannung VDS = 600 V.
  • In 7 sind die simulierten JD-VDS-Kurven des isothermen Ausgangs und die elektrothermischen Kurzschlusswellenformen (eine Schwingung der VGS liegt zwischen -10 V und +15 V) für die Vorrichtung 10 von 2C im Vergleich zum Standard-MOSFET gezeigt. Ein Widerstandswert RON steigt um einen kleinen Betrag an, während ein Spitzenwert JSAT,Spitze der Drain-Stromdichte JD bei Kurzschluss deutlich abnimmt. Da die Energie, der die Leistungshalbleitervorrichtung 10 während des Kurzschlusses ausgesetzt ist, direkt mit dem Maximalwert des JSATs in Verbindung steht, verbessert die vorgeschlagene Konstruktion die Kurzschlusswiderstandszeit, ohne die Leitungsverluste erheblich zu beeinflussen.
  • Obgleich die Offenbarung verschiedene Modifikationen und alternative Formen zulässt, wurden in den Figuren beispielhaft Einzelheiten davon dargestellt und ausführlich beschrieben. Es sollte jedoch auf der Hand liegen, dass die Offenbarung nicht auf die beschriebenen besonderen Ausführungsformen zu beschränken ist. Vielmehr sollen alle Modifikationen, Äquivalente und Alternativen, die in den Schutzumfang der in den beigefügten Ansprüchen definierten Offenbarung fallen, mit umfasst werden.
  • Die in den 1 bis 7 gezeigten Ausführungsformen, wie angeführt, stellen Ausführungsbeispiele für die verbesserte Leistungshalbleitervorrichtung dar; daher bilden sie keine vollständige Liste aller Ausführungsformen gemäß der verbesserten Leistungshalbleitervorrichtung. Tatsächliche Leistungshalbleitervorrichtungen können von den gezeigten Ausführungsformen beispielsweise hinsichtlich Anordnungen, Vorrichtungen, Strukturen, Layouts und Schichten abweichen.
  • Bezugszeichen
    • 10
    Leistungshalbleitervorrichtung
    11
    Halbleiterkörper
    12
    erste Hauptfläche
    13
    zweite Hauptfläche
    14
    Gate Isolator
    15
    Gate-Elektrode
    16
    Driftschicht
    17, 17'
    Wannengebiet
    18, 18
    erster Übergang
    19, 19, 19"
    Wannenkontaktgebiet
    19*
    weiteres Wannenkontaktgebiet
    20, 20', 20''
    Source-Gebiet
    21
    zweiter Übergang
    22
    Source-Elektrode
    23
    Rückseitenschicht
    24
    Drain-Elektrode
    25
    Sperrschichtfeldeffekttransistorgebiet
    26
    Kanal
    27,26'
    Wannenschicht
    30, 30'
    Inselgebiet
    31
    dritter Übergang
    32, 32'
    Finger
    33
    Streifen
    34
    Bereich
    D
    Abstand
    JD
    Drain-Stromdichte
    L
    Inselgebietslänge
    LS
    Source-Gebietslänge
    t
    Zeit
    VDS
    Drain-Source-Spannung
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 20170229535 A1 [0003]

Claims (15)

  1. Leistungshalbleitervorrichtung (10), umfassend: - einen Halbleiterkörper (11), der eine erste Hauptfläche (12) und eine zweite Hauptfläche (13) aufweist, - einen an der ersten Hauptfläche (12) angeordneten Gate-Isolator (14), und - eine Gate-Elektrode (15), die durch den Gate-Isolator (14) von dem Halbleiterkörper (11) getrennt ist, wobei der Halbleiterkörper (11) Folgendes umfasst - eine Driftschicht (16) von einem ersten Leitfähigkeitstyp, - eine Wannenschicht (27) von einem zweiten Leitfähigkeitstyp, der sich von dem ersten Leitfähigkeitstyp unterscheidet, die einen ersten Übergang (18) zur Driftschicht (16) bildet, - ein Source-Gebiet (20) vom ersten Leitfähigkeitstyp, das einen zweiten Übergang (21) zur Wannenschicht (27) bildet, und - ein Inselgebiet (30) vom zweiten Leitfähigkeitstyp, wobei das Source-Gebiet (20) das Inselgebiet (30) in mindestens 50% einer Inseloberfläche des Inselgebiets (30) im Halbleiterkörper (11) von der Wannenschicht (27) trennt, - wobei das Inselgebiet (30) in zwei Dimensionen des Inselgebiets (30), wobei die beiden Dimensionen parallel zur ersten Hauptfläche (12) verlaufen, von dem Source-Gebiet vollständig umgeben ist.
  2. Leistungshalbleitervorrichtung (10) nach Anspruch 1, wobei die Wannenschicht (27) ein Wannengebiet (17), das das Source-Gebiet (20) von der Driftschicht (16) trennt, und ein Wannenkontaktgebiet (19) an der ersten Hauptfläche (12), das eine höhere maximale Dotierungskonzentration als das Wannengebiet (17) aufweist, umfasst.
  3. Leistungshalbleitervorrichtung (10) nach Anspruch 2, wobei ein Abstand (D) der Inselgebiets (30) zum Wannenkontaktgebiet (19) größer als 0,05 µm ist.
  4. Leistungshalbleitervorrichtung (10) nach Anspruch 2 oder 3, wobei die Leistungshalbleitervorrichtung (10) eine Source-Elektrode (22) umfasst, die mindestens an einem Teil des Source-Gebiets (20) und mindestens an einem Teil des Wannenkontaktgebiets (19) angeordnet ist, wobei die Source-Elektrode (22) einen ohmschen Kontakt zum Source-Gebiet (20) und zum Wannenkontaktgebiet (19) bildet und wobei die Source-Elektrode (22) frei von einem ohmschen Kontakt zum Inselgebiet (30) ist.
  5. Leistungshalbleitervorrichtung (10) nach Anspruch 2 oder 3, wobei die Leistungshalbleitervorrichtung (10) eine Source-Elektrode (22) umfasst, die mindestens an einem Teil des Source-Gebiets (20) und mindestens an einem Teil der Wannenschicht (27) und mindestens an einem Teil des Inselgebiets (30) angeordnet ist, und wobei die Source-Elektrode (22) einen ohmschen Kontakt zum Source-Gebiet (20) und zur Wannenschicht (27) und zum Inselgebiet (30) bildet.
  6. Leistungshalbleitervorrichtung (10) nach einem der Ansprüche 1 bis 5, wobei das Inselgebiet (30) frei von einem leitenden Kontakt zur Driftschicht (16) über ein Halbleitergebiet und frei von einem leitenden Kontakt zur Wannenschicht (27) über ein Halbleitergebiet ist.
  7. Leistungshalbleitervorrichtung (10) nach einem der Ansprüche 1 bis 6, wobei das Source-Gebiet (20) die Form einer ineinandergreifenden Fingerstruktur aufweist, und wobei sich die Wannenschicht (27) zwischen den Fingern (32, 32') der ineinandergreifenden Fingerstruktur befindet.
  8. Leistungshalbleitervorrichtung (10) nach Anspruch 7, wobei sich das Inselgebiet (30) in einem Finger (32) der ineinandergreifenden Fingerstruktur an der ersten Hauptfläche (12) befindet.
  9. Leistungshalbleitervorrichtung (10) nach Anspruch 7, wobei das Source-Gebiet (20) einen Streifen (33) umfasst, wobei die Finger (32, 32') der ineinandergreifenden Fingerstruktur in einem Verbindungsbereich mit dem Streifen (33) verbunden sind, und wobei sich das Inselgebiet (30) im Streifen (33) im Verbindungsbereich an der ersten Hauptfläche (12) befindet.
  10. Leistungshalbleitervorrichtung (10) nach einem der Ansprüche 1 bis 9, wobei eine maximale Dotierungskonzentration des Inselgebiets (30) in einem Bereich zwischen 0,5 1018 cm-3 und 2 1021 cm-3 liegt.
  11. Leistungshalbleitervorrichtung (10) nach einem der Ansprüche 1 bis 10, wobei das Inselgebiet (30) als eines aus einer ein Rechteck, ein Trapez, ein Sechseck, einen Kreis und ein Ellipsoid in einer Ebene parallel zur ersten Hauptfläche (12) umfassenden Gruppe gebildet ist.
  12. Leistungshalbleitervorrichtung (10) nach einem der Ansprüche 1 bis 11, wobei mindestens eines von Folgendem gilt: - der Halbleiterkörper (11) besteht aus einem Material mit großer Bandlücke oder aus Siliciumcarbid oder Silicium oder - die Leistungshalbleitervorrichtung (10) ist ein Feldeffekttransistor oder ein Bipolartransistor mit isoliertem Gate.
  13. Leistungshalbleitervorrichtung (10) nach einem der Ansprüche 1 bis 12, wobei eine Dicke des Inselgebiets (30) kleiner als 95% einer Dicke des Source-Gebiets (20) ist.
  14. Leistungshalbleitervorrichtung (10) nach einem der Ansprüche 1 bis 13, wobei der Halbleiterkörper (11) eine Anzahl N von Inselgebieten (30) aufweist.
  15. Leistungshalbleitervorrichtung (10) nach einem der Ansprüche 1 bis 14, wobei eine Inselgebietslänge (L) des Inselgebiets (30) einen Wert in einem Bereich zwischen 5% und 95% einer Source-Gebietslänge (LS) des Source-Gebiets (20) aufweist.
DE112022003612.5T 2021-07-20 2022-06-09 Leistungshalbleitervorrichtung Pending DE112022003612T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP21186667.8 2021-07-20
EP21186667.8A EP4123722B1 (de) 2021-07-20 2021-07-20 Leistungshalbleiterbauelement
PCT/EP2022/065692 WO2023001450A1 (en) 2021-07-20 2022-06-09 Power semiconductor device

Publications (1)

Publication Number Publication Date
DE112022003612T5 true DE112022003612T5 (de) 2024-05-02

Family

ID=76999706

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112022003612.5T Pending DE112022003612T5 (de) 2021-07-20 2022-06-09 Leistungshalbleitervorrichtung

Country Status (4)

Country Link
EP (1) EP4123722B1 (de)
CN (1) CN117716513A (de)
DE (1) DE112022003612T5 (de)
WO (1) WO2023001450A1 (de)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170229535A1 (en) 2014-10-20 2017-08-10 Mitsubishi Electric Corporation Semiconductor device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115117054A (zh) * 2016-01-20 2022-09-27 罗姆股份有限公司 半导体装置
DE102018115110B3 (de) * 2018-06-22 2019-09-26 Infineon Technologies Ag Siliziumcarbid-halbleitervorrichtung
JP7326725B2 (ja) * 2018-11-08 2023-08-16 富士電機株式会社 半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170229535A1 (en) 2014-10-20 2017-08-10 Mitsubishi Electric Corporation Semiconductor device

Also Published As

Publication number Publication date
EP4123722B1 (de) 2024-04-03
EP4123722A1 (de) 2023-01-25
WO2023001450A1 (en) 2023-01-26
CN117716513A (zh) 2024-03-15

Similar Documents

Publication Publication Date Title
DE112016003510B4 (de) HALBLEITERVORRlCHTUNG UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG
DE102018104581B4 (de) Siliziumcarbid-Halbleitervorrichtung und Herstellungsverfahren
DE112017000441B4 (de) Halbleiterbauteil
DE112012002956B4 (de) Bipolarer Transistor mit isoliertem Gate
DE102014110681B4 (de) Rückwärts leitender igbt und herstellungsverfahren dafür
DE102013113939B4 (de) Halbleiterbauelemente mit stufenförmigem Randabschluss und Verfahren zum Fertigen eines Halbleiterbauelements
DE102014110366B4 (de) Mos-leistungstransistor mit integriertem gatewiderstand
DE102019121859B3 (de) Siliziumcarbid-vorrichtung mit graben-gate
DE102010021128A1 (de) Leistungshalbleitervorrichtung
DE102019005973A1 (de) Graben- mosfet-kontakte
DE102018203693A1 (de) Halbleitervorrichtung
DE102013107758B4 (de) Halbleitervorrichtung mit einer dielektrischen Struktur in einem Trench
DE102014104061B4 (de) Bipolartransistor mit isolierter gateelektrode mit emitterkurzschlussbereichen
DE102017114568B4 (de) Leistungshalbleitervorrichtung mit unterschiedlichen gatekreuzungen und verfahren zum herstellen davon
DE102011056956A1 (de) Halbleitervorrichtung mit Diode
DE102016118543A1 (de) Halbleiterbauelemente, leistungshalbleiterbauelemente und verfahren zum bilden eines halbleiterbauelements
DE112016005558B4 (de) Siliciumcarbid-Halbleitereinheit
DE19641838A1 (de) Abschlußstruktur für Halbleiterbauteile sowie Verfahren zur Herstellung derartiger Abschlußstrukturen
DE112018007354T5 (de) Siliciumcarbid-halbleitereinheit und herstellungsverfahren für dieselbe
DE102016104757B4 (de) Halbleitertransistor und Verfahren zum Bilden des Halbleitertransistors
DE102018200916A1 (de) Halbleiterschaltelement und Verfahren zum Herstellen desselben
EP4018481A1 (de) Halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung
DE102015112584A1 (de) Halbleitervorrichtung und herstellungsverfahren
DE112022003612T5 (de) Leistungshalbleitervorrichtung
DE112017008011T5 (de) Halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed