DE112022002904T5 - Verstärkerschaltung, schaltnetzteilschaltung und schaltnetzteilvorrichtung - Google Patents

Verstärkerschaltung, schaltnetzteilschaltung und schaltnetzteilvorrichtung Download PDF

Info

Publication number
DE112022002904T5
DE112022002904T5 DE112022002904.8T DE112022002904T DE112022002904T5 DE 112022002904 T5 DE112022002904 T5 DE 112022002904T5 DE 112022002904 T DE112022002904 T DE 112022002904T DE 112022002904 T5 DE112022002904 T5 DE 112022002904T5
Authority
DE
Germany
Prior art keywords
voltage
transistor
circuit
constant current
differential input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112022002904.8T
Other languages
English (en)
Inventor
Kanto KUBOTA
Kazuhiro Murakami
Kunimasa Tanaka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of DE112022002904T5 publication Critical patent/DE112022002904T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45237—Complementary long tailed pairs having parallel inputs and being supplied in series
    • H03F3/45246—Folded cascode stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45197—Pl types
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/26—Modifications of amplifiers to reduce influence of noise generated by amplifying elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

Eine Verstärkerschaltung, die eingerichtet ist, eine Fehlerspannung zu erzeugen, die der Differenz zwischen einer Sollspannung und einer Bezugsspannung entspricht, umfassend: ein erstes Differenzeingangspaar mit einem ersten Transistor, der eingerichtet ist, die Sollspannung an seinem Gate zu empfangen, und einem zweiten Transistor, der eingerichtet ist, die Bezugsspannung an seinem Gate zu empfangen; und ein zweites Differenzeingangspaar mit einem dritten Transistor, der eingerichtet ist, die Sollspannung an seinem Gate zu empfangen, und einem vierten Transistor, der eingerichtet ist, die Bezugsspannung an seinem Gate zu empfangen. Die Verstärkerschaltung erzeugt die Fehlerspannung anhand der Bezugsspannung unter Verwendung des ersten oder zweiten differentiellen Eingangspaares. Der erste und zweite Transistor sind als P-Kanal-MOSFETs und der dritte und vierte Transistor als N-Kanal-MOSFETs ausgebildet.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Offenbarung bezieht sich auf Verstärkerschaltungen, Schaltnetzteilschaltungen und Schaltnetzteilvorrichtungen.
  • STAND DER TECHNIK
  • Verschiedene Geräte enthalten eine Verstärkerschaltung, die eine Fehlerspannung erzeugt, die einer Differenzspannung zwischen zwei Spannungen entspricht. So enthält beispielsweise ein Schaltnetzteil, das durch Schalten einer Eingangsspannung eine Ausgangsspannung erzeugt, eine Verstärkerschaltung, die eine auf der Ausgangsspannung basierende Rückkopplungsspannung mit einer Bezugsspannung vergleicht, um eine Fehlerspannung zu erzeugen, die der Differenzspannung zwischen diesen Spannungen entspricht. Hierbei wird der Schaltvorgang anhand der Fehlerspannung durchgeführt.
  • ZITIERLISTE
  • PATENTLITERATUR
  • Patentdokument 1: JP-A-2019-221099
  • ÜBERBLICK ÜBER DIE ERFINDUNG
  • TECHNISCHE AUFGABE
  • Bei Verstärkerschaltungen sowie bei Geräten (z. B. Schaltnetzteilen), die Verstärkerschaltungen enthalten, ist ein geringes Rauschen von Bedeutung.
  • Ein Ziel der vorliegenden Offenbarung ist es, eine Verstärkerschaltung, eine Schaltnetzteilschaltung und eine Schaltnetzteilvorrichtung bereitzustellen, die zu einem geringen Rauschen beitragen.
  • LÖSUNG DER AUSFGABE
  • Gemäß einem Aspekt der vorliegenden Offenbarung umfasst eine Verstärkerschaltung, die eingerichtet ist, eine Fehlerspannung zu erzeugen, die der Differenz zwischen einer Sollspannung und einer Bezugsspannung entspricht: ein erstes Differenzeingangspaar mit einem ersten Transistor, der eingerichtet ist, die Sollspannung an seinem Gate zu empfangen, und einem zweiten Transistor, der eingerichtet ist, die Bezugsspannung an seinem Gate zu empfangen; und ein zweites Differenzeingangspaar mit einem dritten Transistor, der eingerichtet ist, die Sollspannung an seinem Gate zu empfangen, und einem vierten Transistor, der eingerichtet ist, die Bezugsspannung an seinem Gate zu empfangen. Die Verstärkerschaltung erzeugt die Fehlerspannung anhand der Bezugsspannung unter Verwendung des ersten oder zweiten differentiellen Eingangspaars. Der erste und zweite Transistor sind als P-Kanal-MOSFETs und der dritte und vierte Transistor als N-Kanal-MOSFETs ausgebildet.
  • Gemäß der vorliegenden Offenbarung ist es möglich, eine Verstärkerschaltung, eine Schaltnetzteilschaltung und eine Schaltnetzteilvorrichtung bereitzustellen, die zu einem geringen Rauschen beitragen.
  • KURZBESCHREIBUNG DER ZEICHNUNGSFIGUREN
    • 1 ist ein Gesamtkonfigurationsdiagramm einer Schaltnetzteilvorrichtung gemäß einer Ausführungsform der vorliegenden Offenbarung.
    • 2 ist eine Außenansicht eines Halbleiterbauelements gemäß einer Ausführungsform der vorliegenden Offenbarung.
    • 3 ist eine Ansicht, die die Wellenform eines Signals (SET) gemäß einer Ausführungsform der vorliegenden Offenbarung zeigt.
    • 4 ist eine Ansicht, die die Beziehung zwischen einer Vielzahl von Signalen gemäß einer Ausführungsform der vorliegenden Offenbarung zeigt.
    • 5A ist eine Ansicht, die die Konfiguration einer Schaltung zur Erzeugung einer Flankenspannung gemäß einer Ausführungsform der vorliegenden Offenbarung zeigt.
    • 5B ist eine Ansicht, die eine Flankenspannung gemäß einer Ausführungsform der vorliegenden Offenbarung zeigt.
    • 6 ist eine Ansicht zur Veranschaulichung des Schaltvorgangs, der von einer Halbleitervorrichtung gemäß einer Ausführungsform der vorliegenden Offenbarung durchgeführt wird.
    • 7 ist eine Ansicht, die zeigt, wie eine Bezugsspannung gemäß einer Ausführungsform der vorliegenden Offenbarung sich ändert.
    • 8 ist eine Ansicht, die die Konfiguration eines Fehlerverstärkers gemäß einem Referenzbeispiel zeigt.
    • 9 ist eine Ansicht, die die Konfiguration eines Fehlerverstärkers gemäß dem Praxisbeispiel 1 als eine Ausführungsform der vorliegenden Offenbarung zeigt.
    • 10 ist eine Ansicht, die zwei Zustände gemäß dem Praxisbeispiel 1 als eine Ausführungsform der vorliegenden Offenbarung zeigt.
    • 11 ist ein Diagramm zum Vergleich der Rauschcharakteristiken zwischen dem Referenzbeispiel und dem Praxisbeispiel 1.
  • BESCHREIBUNG DER AUSFÜHRUNGSFORMEN
  • Nachfolgend werden Ausführungsbeispiele der vorliegenden Offenbarung unter Bezugnahme auf die beigefügten Zeichnungsfiguren näher beschrieben. In den Zeichnungsfiguren, auf die im Verlauf Bezug genommen wird, sind gleiche Teile durch die gleichen Bezugszeichen gekennzeichnet, und im Prinzip wird keine sich überschneidende Beschreibung gleicher Teile wiederholt. In der vorliegenden Beschreibung werden der Einfachheit halber gelegentlich Symbole und Bezugszeichen verwendet, die sich auf Informationen, Signale, physikalische Größen, Elemente, Teile und dergleichen beziehen, wobei die Namen der Informationen, Signale, physikalischen Größen, Elemente, Teile und dergleichen, die diesen Symbolen und Bezugszeichen entsprechen, weggelassen oder abgekürzt werden. So wird z. B. der später beschriebene und mit dem Bezugszeichen „M1“ gekennzeichnete High-Side-Transistor (siehe 1) manchmal als „High-Side-Transistor M1“ und manchmal abgekürzt als „Transistor M1“ bezeichnet, wobei sich beide auf dieselbe Einheit beziehen.
  • Zunächst werden einige der Begriffe definiert, die zur Beschreibung von Ausführungsformen der vorliegenden Offenbarung verwendet werden. „Leitung“ bezeichnet eine Verdrahtung, über die oder an die ein elektrisches Signal weitergeleitet oder angelegt wird. „Masse“ bezeichnet einen Bezugsleiter auf einem Bezugspotential von 0 V (Null Volt) oder auf einem Potential von 0 V selbst. Ein Bezugsleiter besteht aus einem elektrisch leitenden Material wie Metall. Ein Potential von 0 V wird gelegentlich auch als Massepotential bezeichnet. In Ausführungsformen der vorliegenden Offenbarung ist jede Spannung, die ohne besondere Bezugnahme erwähnt wird, ein Potenzial relativ zur Masse (Erde). „Pegel“ bezeichnet den Pegel eines Potenzials, und für ein beliebiges Signal oder eine beliebige Spannung von Interesse ist „hoher Pegel“ ein höheres Potenzial als „niedriger Pegel“. Jedes digitale Signal nimmt „hohen Pegel“ oder „niedrigen Pegel“ als seinen Signalpegel an. Für ein beliebiges Signal oder eine beliebige Spannung von Interesse bedeutet „auf hohem Pegel liegen”, dass sein Pegel hochpegelig ist, und „auf niedrigem Pegel liegen“ bedeutet, dass sein Pegel gleich „niedrigpegelig“ ist. Für ein beliebiges Signal oder eine beliebige Spannung wird ein Übergang von einem niedrigen Pegel zu einem hohen Pegel als Aufwärtsflanke (oder steigende Flanke) und ein Übergang von einem hohen Pegel zu einem niedrigen Pegel als Abwärtsflanke (oder fallende Flanke) bezeichnet.
  • Für jeden Transistor, der als FET (Feldeffekttransistor) eingerichtet ist, der auch ein MOSFET sein kann, bezieht sich „Ein-Zustand“ auf einen Zustand, in dem der Drain-Source-Kanal des Transistors leitend ist, und „Aus-Zustand“ auf einen Zustand, in dem der Drain-Source-Kanal des Transistors nicht leitend (abgeschaltet) ist. Ähnliche Definitionen gelten für alle Transistoren, die nicht als FET klassifiziert sind. Sofern nicht anders angegeben, kann jeder MOSFET als ein Anreicherungs-MOSFET verstanden werden. „MOSFET“ ist eine Abkürzung für „Metall-Oxid-Halbleiter-Feldeffekttransistor“. In der folgenden Beschreibung wird für jeden Transistor gelegentlich einfach ausgedrückt, dass er sich im ein- oder ausgeschalteten Zustand befindet. Für jeden Transistor wird eine Zeitspanne, in der er sich im eingeschalteten Zustand befindet, oft als Ein-Zeitspanne bezeichnet, und eine Zeitspanne, in der er sich im ausgeschalteten Zustand befindet, wird oft als Aus-Zeitspanne bezeichnet.
  • Für jedes Signal, das einen hohen oder niedrigen Pegel als seinen Signalpegel annimmt, wird die Zeitspanne, in der das Signal einen hohen Pegel hat, als Hochpegel-Zeitspanne (auch: High-Pegel-Zeitspanne) und die Zeitspanne, in der das Signal einen niedrigen Pegel hat, als Niedrigpegel-Zeitspanne (auch: Low-Pegel-Zeitspanne) bezeichnet. Das Gleiche gilt für jede Spannung, die einen hohen oder niedrigen Pegel als Spannungspegel annimmt. Soweit nicht anders angegeben, ist der Begriff „Verbindung“ immer dann, wenn von einer „Verbindung“ zwischen einer Vielzahl von Teilen, die eine Schaltung bilden, die Rede ist, z. B. zwischen Schaltungselementen, Verdrahtungen (Leitungen), Knoten und dergleichen, als „elektrische Verbindung“ zu verstehen.
  • 1 ist ein Gesamtkonfigurationsdiagramm einer Schaltnetzteilvorrichtung AP gemäß einer Ausführungsform der vorliegenden Offenbarung. Die Schaltnetzteilvorrichtung AP in 1 ist als Abwärts-DC/DC-Wandler eingerichtet, der aus einer Eingangsspannung VIN eine Ausgangsspannung VOUT erzeugt, die niedriger als die Eingangsspannung VIN ist. Die Eingangsspannung VIN und die Ausgangsspannung VOUT sind jeweils eine positive Gleichspannung. Die Schaltnetzteilvorrichtung AP umfasst ein Halbleiterbauelement 1 als Schaltnetzteilschaltung und eine Gleichrichter-Glättungsschaltung 2, die die Ausgangsspannung VOUT durch Gleichrichten und Glätten einer später beschriebenen Schaltspannung VSM erzeugt. Bei dem Halbleiterbauelement 1 handelt es sich um einen so genannten Leistungs-IC. Die Gleichrichter-Glättungsschaltung 2 umfasst eine Induktivität L1 und einen Ausgangskondensator C1.
  • 2 zeigt ein Beispiel für das äußere Erscheinungsbild der Halbleitervorrichtung 1. Das Halbleiterbauelement 1 ist ein elektronisches Bauteil, das einen Halbleiterchip mit einer integrierten Halbleiterschaltung, die auf einem Halbleitersubstrat ausgebildet ist, ein Gehäuse (case), in dem der Halbleiterchip untergebracht ist, und eine Vielzahl von externen Anschlüssen, die aus dem Gehäuse zur Außenseite des Halbleiterbauelements 1 herausragen, umfasst. Das Versiegeln des Halbleiterchips in dem aus Harz geformten Gehäuse ergibt die Halbleitervorrichtung 1. Die Schaltungen (einschließlich eines Steuerblocks 10, einer Endstufenschaltung 20 und einer internen Stromversorgungsschaltung 30, die später beschrieben werden), die die Halbleitervorrichtung 1 bilden, sind in der oben erwähnten integrierten Halbleiterschaltung enthalten. Die Anzahl der externen Anschlüsse und die Art des Gehäuses des in 2 gezeigten Halbleiterbauelements 1 dienen lediglich der Veranschaulichung und können nach Belieben gestaltet werden.
  • Das Halbleiterbauelement 1 ist mit einer Vielzahl von externen Anschlüssen versehen, von denen einige in 1 gezeigt sind, nämlich die externen Anschlüsse IN, SW, GND und FB. Der externe Anschluss IN ist ein Eingangsanschluss, an der die Eingangsspannung VIN anliegt, und der externe Anschluss GND ist ein Masseanschluss, der mit Masse zu verbinden ist. Im Schaltnetzteil AP wird der Eingangsanschluss IN mit der Eingangsspannung VIN gespeist, und der Masseanschluss GND ist mit Masse verbunden. Da die Eingangsspannung VIN einen positiven Gleichspannungswert hat, ist der Masseanschluss GND auf der unteren Potentialseite des Eingangsanschlusses IN angeordnet. Der externe Anschluss SW ist ein Schaltanschluss, der mit einem Knoten ND1 verbunden wird, der später beschrieben wird. Der externe Anschluss FB ist ein Rückkopplungsanschluss, an der eine Rückkopplungsspannung VFB anliegt. In der Schaltnetzteilvorrichtung AP ist ein Knoten ND2, an den die Ausgangsspannung VOUT angelegt wird, direkt mit dem Rückkopplungsanschluss FB verbunden. Dementsprechend ist die an dem Rückkopplungsanschluss FB auftretende Rückkopplungsspannung VFB gleich der Ausgangsspannung VOUT.
  • Die Halbleitervorrichtung 1 umfasst einen Steuerblock 10, eine Endstufenschaltung 20 und eine interne Stromversorgungsschaltung 30. Obwohl die Halbleitervorrichtung 1 auch eine Rückstromerkennungsschaltung, eine Fehlererkennungs-/Schutzschaltung und dergleichen umfasst, werden diese in der Figur und Beschreibung weggelassen. Die Endstufenschaltung 20 kann außerhalb der Halbleitervorrichtung 1 vorgesehen und extern mit ihr verbunden sein.
  • Die Endstufenschaltung 20 umfasst einen High-Side-Transistor M1, der als Ausgangstransistor fungiert, und einen Low-Side-Transistor M2, der als Synchrongleichrichtungstransistor fungiert und unter der Steuerung des Steuerblocks 10 die Eingangsspannung VIN schaltet. Die Transistoren M1 und M2 sind in Reihe zueinander geschaltet. Das heißt, die Endstufenschaltung 20 umfasst eine Reihenschaltung der Transistoren M1 und M2. Mit Hilfe der Transistoren M1 und M2 wandelt das Schaltnetzteil AP den Gleichstrom durch synchrone Gleichrichtung in Gleichstrom um (Gleichstrom-Gleichstrom-Wandlung). Die Transistoren M1 und M2 sind jeweils als n-Kanal-MOSFETs ausgeführt. Es ist eine Modifikation möglich, bei der der Transistor M1 als P-Kanal-MOSFET eingerichtet ist. Der Transistor M2 kann durch eine Diode ersetzt werden. In diesem Fall führt das Schaltnetzteil AP eine Gleichstrom-Gleichstrom-Wandlung durch asynchrone Gleichrichtung durch.
  • Der Drain des Transistors M1 ist mit der Eingangsanschluss IN verbunden und erhält so die Eingangsspannung VIN. Die Source des Transistors M1 und der Drain des Transistors M2 sind an einem Knoten ND1 miteinander verbunden. Die Source des Transistors M2 ist mit dem Masseanschluss GND (und damit mit der Masse) verbunden. Die am Knoten ND1 auftretende Spannung wird als Schaltspannung bezeichnet und ist mit dem Symbol „VSW“ gekennzeichnet. Innerhalb des Halbleiterbauelements 1 ist der Schaltanschluss SW mit dem Knoten ND1 verbunden; außerhalb des Halbleiterbauelements 1 ist der Schaltanschluss SW mit einem Anschluss der Induktivität L1 verbunden. Die Schaltanschluss SW liegt also zwischen einem Anschluss der Induktivität L1 und dem Knoten ND1. Der andere Anschluss der Induktivität L1 ist mit einem Knoten ND2 verbunden. Am Knoten ND2 liegt die Ausgangsspannung VOUT an. Der Ausgangskondensator C1 ist zwischen dem Knoten ND2 und der Masse angeschlossen. In einem Fall, in dem der Transistor M1 als P-Kanal-MOSFET eingerichtet ist, ist die Beziehung zwischen der Source und dem Drain des Transistors M1 im Vergleich zu dem, was oben beschrieben wurde, umgekehrt (insbesondere sind die Source und der Drain des Transistors M1 mit dem Eingangsanschluss IN bzw. dem Knoten ND1 verbunden).
  • In 1 kennzeichnet das Bezugszeichen „LD“ eine Last, die zwischen dem Knoten ND2 und der Masse angeschlossen ist. Die Last LD kann eine beliebige Last sein, die mit der Ausgangsspannung VOUT angesteuert wird. Der Strom durch die Induktivität L1 wird als Induktionsstrom bezeichnet und ist mit dem Symbol „IL“ gekennzeichnet.
  • Der Steuerblock 10 schaltet die Transistoren M1 und M2 anhand von Informationen über die Ausgangsspannung VOUT (insbesondere die Rückkopplungsspannung VFB) und Informationen über den Induktionsstrom IL ein und aus und stabilisiert dadurch die Ausgangsspannung VOUT auf einer vorgegebenen Sollspannung VTG (z. B. 0,9 V). Das heißt, der Steuerblock 10 kann die Transistoren M1 und M2 durch eine so genannte Stromregelung ansteuern. Dabei wird der Strom IM1, der durch den Transistor M1 während seiner Einschaltdauer fließt, als Information über den Induktionsstrom IL verwendet.
  • Der Steuerblock 10 steuert den Zustand des Transistors M1, indem er sein Gate mit einem Gatesignal G1 versorgt, und steuert den Zustand des Transistors M2, indem er sein Gate mit einem Gatesignal G2 versorgt. Der Transistor M1 ist in der High-Pegel-Zeitspanne des Gatesignals G1 eingeschaltet und in der Low-Pegel-Zeitspanne des Gatesignals G1 ausgeschaltet. Der Transistor M2 ist in der High-Pegel-Zeitspanne des Gatesignals G2 eingeschaltet und in der Low-Pegel-Zeitspanne des Gatesignals G2 ausgeschaltet. Durch den Steuerblock 10 wird der Zustand der Endstufenschaltung 20 derart gesteuert, dass er entweder in einen Zustand mit hohem Ausgangspegel, einen Zustand mit niedrigem Ausgangspegel oder in einen Zustand mit beiden Pegeln versetzt wird. Im High-Output-Zustand ist der Transistor M1 eingeschaltet und der Transistor M2 ist ausgeschaltet. Im Low-Output-Zustand ist der Transistor M1 ausgeschaltet und der Transistor M2 ist eingeschaltet. Im Zustand „beide aus“ sind die Transistoren M1 und M2 beide ausgeschaltet. Es kommt nicht vor, dass die Transistoren M1 und M2 beide eingeschaltet sind.
  • Die interne Stromversorgungsschaltung 30 erzeugt aus der Eingangsspannung VIN eine vorgegebene interne Versorgungsspannung. Die Schaltungen, die den Steuerblock 10 bilden, arbeiten anhand der internen Versorgungsspannung. Es kann eine Vielzahl von internen Versorgungsspannungen verwendet werden.
  • Der Steuerblock 10 umfasst einen Fehlerverstärker 11, eine Bezugsspannungs-Zuführschaltung 12, eine Flankenspannungs-Erzeugungsschaltung 13, einen Hauptkomparator 14, eine Setzsignal-Auslöseschaltung 15, eine PWM-Schaltung 16 und einen Gate-Treiber 17. „PWM“ ist die Abkürzung für Pulsweitenmodulation.
  • Der Fehlerverstärker 11 hat einen invertierenden Eingangsanschluss, einen nicht-invertierenden Eingangsanschluss und einen Ausgangsanschluss. Der invertierende Eingangsanschluss des Fehlerverstärkers 11 ist mit dem Rückkopplungsanschluss FB verbunden. Somit wird der invertierende Eingangsanschluss des Fehlerverstärkers 11 mit der Rückkopplungsspannung VFB gespeist. Der nicht-invertierende Eingangsanschluss des Fehlerverstärkers 11 wird mit einer Bezugsspannung VREF von der Bezugsspannungs-Speiseschaltung 12 gespeist. Der Ausgangsanschluss des Fehlerverstärkers 11 ist mit einer Leitung LN1 verbunden. Der Fehlerverstärker 11 erzeugt eine Fehlerspannung VCMP, die der Differenzspannung zwischen der Rückkopplungsspannung VFB, die dem invertierenden Eingangsanschluss des Fehlerverstärkers 11 zugeführt wird, und der Bezugsspannung VREF entspricht, die dem nichtinvertierenden Eingangsanschluss des Fehlerverstärkers 11 zugeführt wird. Der Fehlerverstärker 11 erzeugt die Fehlerspannung VCMP auf der Leitung LN1, indem er elektrische Ladung, die von einem der Differenzspannung entsprechenden Fehlerstromsignal getragen wird, in die oder aus der Leitung LN1 leitet. Insbesondere dann, wenn die Bezugsspannung VREF höher als die Rückkopplungsspannung VFB ist, gibt der Fehlerverstärker 11 einen als Fehlerstromsignal dienenden Strom an die Leitung LN1 ab, um die Fehlerspannung VCMP zu erhöhen; ist die Rückkopplungsspannung VFB höher als die Bezugsspannung VREF, so zieht der Fehlerverstärker 11 einen als Fehlerstromsignal dienenden Strom von der Leitung LN1 zu sich, um die Fehlerspannung VCMP zu verringern. Steigt der Absolutwert der Differenzspannung zwischen der Bezugsspannung VREF und der Rückkopplungsspannung VFB, so erhöht sich die Größe des Stroms, der als Fehlerstromsignal dient. Ein Phasenkompensator (nicht abgebildet), der aus einer Reihenschaltung aus einem Widerstand und einem Kondensator besteht, kann zwischen der Leitung LN1 und der Masse vorgesehen sein; in diesem Fall arbeitet der Phasenkompensator mit dem Fehlerverstärker 11 zusammen, um auf der Leitung LN1 die Fehlerspannung VCMP zu erzeugen.
  • Die Bezugsspannungs-Speiseschaltung 12 erzeugt die Bezugsspannung VREF und speist sie in den nichtinvertierenden Eingangsanschluss des Fehlerverstärkers 11 ein.
  • Die Flankenspannungs-Erzeugungsschaltung 13 erzeugt eine Flankenspannung VSLP, die dem Strom IM1 entspricht, der während der Einschaltdauer des Transistors M1 durch den Transistor M1 fließt. Der Strom IM1 enthält Informationen über den Induktionsstrom IL.
  • Der Hauptkomparator 14 vergleicht die Flankenspannung VSLP mit der Fehlerspannung VCMP und gibt ein Signal RST aus, das ein digitales Signal ist, das das Ergebnis des Vergleichs darstellt. Wenn die Flankenspannung VSLP höher ist als die Fehlerspannung VCMP, hat das Signal RST einen hohen Pegel; wenn die Flankenspannung VSLP niedriger ist als die Flankenspannung VCMP, hat das Signal RST einen niedrigen Pegel. Ist die Flankenspannung VSLP gleich der Fehlerspannung VCMP, so ist das Signal RST auf hohem oder niedrigem Pegel. Von den verschiedenen Ausgangssignalen RST des Hauptkomparators 14 fungiert nur das High-Pegel-Signal RST als Rücksetzsignal, das Low-Pegel-Signal RST nicht. In der folgenden Beschreibung wird der Ausgang eines High-Pegel-Signals RST vom Hauptkomparator 14 gelegentlich als Freigabe oder Ausgang eines Rücksetzsignals bezeichnet. Der Hauptkomparator 14 fungiert als Rücksetzsignal-Freigabeschaltung, die ein Rücksetzsignal basierend auf der Flankenspannung VSLP und der Fehlerspannung VCMP freigibt.
  • Die Setzsignal-Auslöseschaltung 15 gibt ein digitales Signal SET an die PWM-Schaltung 16 weiter. Von den verschiedenen Ausgangssignalen SET der Setzsignal-Auslöseschaltung 15 fungiert nur ein High-Pegel-Signal SET als Setzsignal (Sollwertsignal) und ein Low-Pegel-Signal SET nicht. In der folgenden Beschreibung wird die Ausgabe eines High-Level-Signals SET von der Setzsignal-Auslöseschaltung 15 gelegentlich als Freigabe oder Ausgabe eines Setzsignals bezeichnet. Die Setzsignal-Auslöseschaltung 15 kann das Setzsignal periodisch mit einer vorbestimmten Frequenz fCLK freigeben. Insbesondere kann die Setzsignal-Auslöseschaltung 15, wie in 3 gezeigt, in Zeitintervallen, die dem Kehrwert der vorbestimmten Frequenz fCLK entsprechen, im Signal SET Aufwärtsflanken erzeugen. Das Signal SET enthält Impulse, die nur für eine vorbestimmte winzige Zeitspanne auf hohem Pegel bleiben, und im Signal SET treten diese Impulse zyklisch in Zeitintervallen auf, die dem Kehrwert der Frequenz fCLK entsprechen.
  • Die PWM-Schaltung 16 ist mit einer Logikschaltung wie einem Flip-Flop eingerichtet und erzeugt und gibt ein Steuersignal CNT aus, um die Ein/Aus-Zustände der Transistoren M1 und M2 anhand des Signals SET von der Setzsignal-Auslöseschaltung 15 und des Signals RST vom Hauptkomparator 14 festzulegen. Basierend auf dem Steuersignal CNT steuert der Gate-Treiber 17 das Gate-Signal G1 für den Transistor M1 und das Gate-Signal G2 für den Transistor M2.
  • 4 zeigt die Beziehung zwischen den Signalen SET, RST, CNT, G1 und G2. Die Signale SET, RST, CNT, G1 und G2 sind jeweils ein Binärsignal, das zu einem bestimmten Zeitpunkt einen hohen oder niedrigen Pegel aufweist. Wenn bei niedrigem Pegel des Signals RST ein High-Pegel-Signal SET in die PWM-Schaltung 16 eingespeist wird (d. h., wenn ein Setzsignal ausgelöst wird), schaltet das Steuersignal CNT auf High-Pegel und wird dann auf High-Pegel gehalten, bis ein High-Pegel-Signal RST in die PWM-Schaltung 16 eingespeist wird (d. h., bis ein Rücksetzsignal ausgelöst wird). Wenn bei niedrigem Pegel des Signals SET ein High-Pegel-Signal RST in die PWM-Schaltung 16 eingespeist wird (d.h., wenn ein Rücksetzsignal ausgelöst wird), geht das Steuersignal CNT auf niedrigen Pegel und wird dann auf niedrigem Pegel gehalten, bis ein High-Pegel-Signal SET in die PWM-Schaltung 16 eingespeist wird (d.h., bis ein Setzsignal ausgelöst wird). In einem Zeitraum, in dem die Signale SET und RST beide auf Low-Pegel liegen, wird das Steuersignal CNT auf dem gehaltenen Pegel gehalten. Im Steuerblock 10 kommt es nicht vor, dass die Signale SET und RST gleichzeitig auf einem hohen Pegel liegen.
  • In der High-Pegel-Zeitspanne des Steuersignals CNT hält der Gate-Treiber 17 die Gate-Signale G1 und G2 auf hohen bzw. niedrigen Pegeln, um die Endstufenschaltung 20 im High-Ausgangszustand zu halten. In der Low-Pegel-Zeitspanne des Steuersignals CNT hält der Gate-Treiber 17 die Gate-Signale G1 und G2 auf Low- bzw. High-Pegel, um die Endstufenschaltung 20 im Low-Output-Zustand zu halten. Bei Erkennung eines Rückstroms oder bei Auftreten eines Fehlers erfolgt die Steuerung anders als oben beschrieben, worauf hier jedoch nicht eingegangen wird. Als Rückstrom wird ein Strom bezeichnet, der von der Induktivität L1 über den Knoten ND1 und den Transistor M2 zur Masse fließt.
  • Wie oben beschrieben eingerichtet, führt der Steuerblock 10 einen Schaltvorgang anhand der Rückkopplungsspannung VFB und der Flankenspannung VSLP durch, um die Transistoren M1 und M2 abwechselnd ein- und auszuschalten (d.h., schaltet die Endstufenschaltung 20 zwischen dem Zustand mit hoher Ausgangsleistung und dem Zustand mit niedriger Ausgangsleistung um; dadurch kann sie die Ausgangsspannung VOUT auf einer vorbestimmten Sollspannung VTG stabilisieren. Man beachte, dass im Schaltbetrieb das abwechselnde Ein- und Ausschalten der Transistoren M1 und M2 nicht ausschließt, dass ein Sowohl-als-auch-Zustand vorgesehen wird, wobei eine Totzeit oder dergleichen während eines Übergangs zwischen dem Zustand mit niedriger Ausgangsleistung und dem Zustand mit hoher Ausgangsleistung berücksichtigt wird.
  • Durch den oben beschriebenen Schaltvorgang schaltet die Endstufenschaltung 20 die Eingangsspannung VIN. Das heißt, durch den Schaltvorgang erscheint als Schaltspannung VSW eine Spannung mit einer rechteckigen Wellenform, deren Pegel im Wesentlichen zwischen dem Pegel der Eingangsspannung VIN und dem Massepegel variiert. Diese Schaltspannung Vsw wird durch die Induktivität L1 und den Ausgangskondensator C1 gleichgerichtet und geglättet, um eine Gleichstrom-Ausgangsspannung VOUT zu erzeugen.
  • Im Steuerblock 10 wird während des gesamten oben beschriebenen Schaltvorgangs eine Rückkopplungsregelung durchgeführt, um die Differenzspannung zwischen der Rückkopplungsspannung VFB und der Bezugsspannung VREF zu verringern (mit anderen Worten, eine Regelung, um die Differenzspannung auf Null zu halten). Dementsprechend hängt die Sollspannung VTG der Ausgangsspannung VOUT von der Bezugsspannung VREF ab. Darüber hinaus wird in der Schaltnetzteilvorrichtung AP die Ausgangsspannung VOUT selbst als die Rückkopplungsspannung VFB verwendet, so dass die Sollspannung VTG gleich der Bezugsspannung VREF ist, mit dem Ergebnis, dass die Rückkopplungsregelung durchgeführt wird, um die Ausgangsspannung VOUT auf der Bezugsspannung VREF zu stabilisieren.
  • Es folgt eine ergänzende Beschreibung der Flankenspannung VSLP. Der Strom IM1, der durch den Transistor M1 in seiner Durchlasszeitspanne fließt, ist gleich dem Induktionsstrom IL während der Durchlasszeitspanne des Transistors M1; daher vermittelt die Flankenspannung VSLP Informationen über den Induktionsstrom IL während der Durchlasszeitspanne des Transistors M1. Das heißt, die Flankenspannung VSLP enthält Informationen über den Strom des Transistors M1 oder der Induktivität L1 während der Einschaltdauer des Transistors M1. Die Flankenspannung VSLP, die solche Strominformationen enthält, kann mit jedem bekannten Verfahren erzeugt werden. 5A zeigt ein Beispiel für die Konfiguration der Flankenspannungs-Erzeugungsschaltung 13, und 5B zeigt die Wellenform des Stroms und der Spannungen, die mit der Flankenspannung VSLP verbunden sind. Die Flankenspannungs-Erzeugungsschaltung 13 in 5A umfasst einen IV-Wandler 13a, eine Rampenspannung-Erzeugungsschaltung 13b und einen Addierer 13c. Der IV-Wandler 13a wandelt den Strom IM1, der durch den Transistor M1 während seiner Einschaltzeitspanne fließt (d. h. den Induktionsstrom IL während der Einschaltzeitspanne des Transistors M1), in eine Spannung um und erzeugt dadurch eine Abtastspannung VSNS proportional zum Strom IM1. Die Rampenspannungs-Erzeugungsschaltung 13b erzeugt eine Rampenspannung VRMP mit einer Sägezahnwellenform, die, beginnend bei 0 V, während der Einschaltdauer des Transistors M1 allmählich ansteigt. Der Addierer 13c liefert als Flankenspannung VSLP die Summe der Abtastspannung VSNS und der Rampenspannung VRMP. Während jeder Zeitspanne außerhalb der Einschaltzeitspanne des Transistors M1 liegt die Flankenspannung VSLP bei 0 V (wobei sie einen vorgegebenen Vorspannungswert haben kann). Bekanntermaßen trägt das Hinzufügen der Rampenspannung VRMP zur Unterdrückung der Oszillation einer Ausgangsrückkopplungsschleife bei der Stromregelung bei.
  • 6 ist ein Zeitdiagramm des Schaltvorgangs, der in der Rückkopplungssteuerung durchgeführt wird. Ein Zeitpunkt tA0, zu dem das Steuersignal CNT einen niedrigen Pegel und das Signal SET einen niedrigen Pegel hat, wird als Ausgangspunkt genommen. Zum Zeitpunkt tA0 liegt die Flankenspannung VSLP bei 0 V; danach, zum Zeitpunkt tA1, erscheint eine ansteigende Flanke im Signal SET. Das heißt, zum Zeitpunkt tA1 wird ein Setzsignal ausgelöst. Als Reaktion auf die Freigabe (das Auslösen) des Setzsignals wechselt das Steuersignal CNT von einem niedrigen Pegel auf einen hohen Pegel, und somit wechselt die Endstufenschaltung 20 vom Zustand mit niedriger Ausgangsleistung in den Zustand mit hoher Ausgangsleistung. Während der Zeitspanne, in der sich die Endstufenschaltung 20 im Hochpegel-Ausgangszustand befindet, steigt der Induktionsstrom IL allmählich an, und die Flankenspannung VSLP nimmt allmählich zu. Wenn die Flankenspannung VSLP, die niedriger als die Fehlerspannung VCMP war, zum Zeitpunkt tA2 die Fehlerspannung VCMP erreicht, wechselt das Ausgangssignal RST des Hauptkomparators 14 von einem niedrigen auf einen hohen Pegel. Das heißt, es wird ein Reset-Signal ausgelöst. Als Reaktion auf die Freigabe des Rücksetzsignals wechselt das Steuersignal CNT derart von High-Pegel auf Low-Pegel, dass die Endstufenschaltung 20 vom Zustand mit hohem Ausgangspegel in den Zustand mit niedrigem Ausgangspegel wechselt. Wenn sich die Endstufenschaltung 20 im Low-Output-Zustand befindet, fällt die Flankenspannung VSLP schnell auf 0 V, und das Signal RST kehrt auf Low-Pegel zurück. Danach wiederholt sich ein ähnlicher Vorgang.
  • Das Setzsignal wird in Intervallen, die dem Kehrwert der Frequenz fCLK entsprechen, wiederholt ausgelöst, so dass die Transistoren M1 und M2 mit der Frequenz fCLK PWMgesteuert werden, d. h. das Schaltnetzteil AP führt eine Pulsweitenmodulation der Eingangsspannung VIN mit der Frequenz fCLK durch, um die Ausgangsspannung VOUT zu erzeugen. Die Frequenz fCLK kann konstant sein oder innerhalb eines vorgegebenen Frequenzbereichs durch eine Spreizungstechnik variiert werden. Obwohl nicht speziell dargestellt, führt in einem gegebenen Zustand eine Verringerung der Stromaufnahme der Last LD zu einem Absinken der Fehlerspannung VCMP, zu einem Absinken des Mittelwerts des Induktionsstroms IL und zu einem Absinken des Ausgangstastverhältnisses und eine Erhöhung der Stromaufnahme der Last LD zu einem Anstieg der Fehlerspannung VCMP, zu einem Anstieg des Mittelwerts des Induktionsstroms IL und zu einem Anstieg des Ausgangstastverhältnisses; so wird die Ausgangsspannung VOUT auf der Sollspannung VTG gehalten. Das Ausgangstastverhältnis bezeichnet das Verhältnis der Zeitspanne, in der sich die Endstufenschaltung 20 im Zustand hoher Ausgangsleistung befindet, zur Summe der Zeitspanne, in der sich die Endstufenschaltung 20 im Zustand hoher Ausgangsleistung befindet, und der Zeitspanne, in der sich die Endstufenschaltung 20 im Zustand niedriger Ausgangsleistung befindet.
  • 7 zeigt den Verlauf der Bezugsspannung VREF. Zum Zeitpunkt tB1 nach Beginn der Einspeisung der Eingangsspannung VIN an die Eingangsanschluss IN hat die Bezugsspannung VREF eine vorgegebene untere Grenzspannung VL. Vom Zeitpunkt tB1 bis zum Zeitpunkt tB2, der später als der Zeitpunkt tB1 liegt, erhöht die Bezugsspannungsspeiseschaltung 12 die Bezugsspannung VREF monoton von der vorbestimmten unteren Grenzspannung VL auf eine vorbestimmte obere Grenzspannung VH; nach dem Zeitpunkt tB2 hält die Bezugsspannungsspeiseschaltung 12 die Bezugsspannung VREF auf der oberen Grenzspannung VH. Die untere Grenzspannung VL ist 0 V (Null Volt), und die obere Grenzspannung VH ist gleich der Sollspannung VTG der Ausgangsspannung VOUT. Dadurch wird beim Einschalten der Halbleitervorrichtung 1 und der Schaltnetzteilvorrichtung AP ein Soft-Start-Betrieb erreicht, bei dem die Ausgangsspannung VOUT allmählich von 0 V auf die Sollspannung VTG angehoben wird. Der in 6 beschriebene Schaltvorgang wird in einem beliebigen Zeitraum nach dem Zeitpunkt tB1 durchgeführt. Man beachte, dass die untere Grenzspannung VL eine andere Spannung als 0 V sein kann (solange VL < VH).
  • << Referenzbeispiel >>
  • Das Halbleiterbauelement 1 weist eine einzigartige Konfiguration im Fehlerverstärker 11 auf. Bevor diese einzigartige Konfiguration beschrieben wird, ist in 8 die Konfiguration eines Fehlerverstärkers 11r gemäß einem Referenzbeispiel dargestellt. Der Fehlerverstärker 11r gemäß dem Referenzbeispiel umfasst ein differentielles Eingangspaar 910, das aus den Transistoren 911 und 912 besteht. Dem Gate des Transistors 911 wird als Rückkopplungsspannung VFB' eine Teilungsspannung der Ausgangsspannung VOUT und dem Gate des Transistors 912 die Bezugsspannung VREF zugeführt. Der Fehlerverstärker 11r erzeugt eine Fehlerspannung VCMP' entsprechend der Differenzspannung zwischen der Rückkopplungsspannung VFB' und der Bezugsspannung VREF. Beim Einschalten der Halbleitervorrichtung 1 und der Schaltnetzteilvorrichtung AP hat die Bezugsspannung VREF eine Spannung nahe 0 V; wenn die Transistoren 911 und 912 vom N-Kanal-Typ sind, ist es daher nicht möglich, eine Gate-Source-Spannung gewährleisten, die die Transistoren 911 und 912 für den Betrieb benötigen, und das Differenzeingangspaar 910 funktioniert nicht richtig (es kann die Fehlerspannung VCMP' nicht erzeugen, die der Differenzspannung zwischen der Rückkopplungsspannung VFB' und der Bezugsspannung VREF entspricht). Aus diesem Grund sind die Transistoren 911 und 912 im Fehlerverstärker 11r als P-Kanal-MOSFETs ausgebildet.
  • Während der Fehlerverstärker 11r eingerichtet werden kann, dass VFB' = VOUT ist, erfordert dies, dass die Versorgungsspannung VDD' für den Fehlerverstärker 11r höher eingestellt wird als die Summe der Ausgangsspannung VOUT und der Gate-Schwellenspannung der P-Kanal-MOSFETs. Dies ist nachteilig für Leistungseinsparungen und dergleichen. Damit der Fehlerverstärker 11r unter der Einschränkung, dass die Versorgungsspannung VDD' nicht erhöht werden kann, ordnungsgemäß funktioniert, muss die Ausgangsspannung VOUT durch einen Widerstand geteilt werden. Dementsprechend wird in der Konfiguration in 8 die Ausgangsspannung VOUT durch einen Widerstand geteilt, um eine Teilungsspannung der Ausgangsspannung VOUT zu erzeugen, und diese Teilungsspannung wird als die Rückkopplungsspannung VFB' für den Fehlerverstärker 11r verwendet.
  • Ungünstigerweise führt die Widerstandsteilung der Ausgangsspannung VOUT zu einem höheren Rauschen der Ausgangsspannung VOUT. Dies soll nun anhand eines einfachen Zahlenbeispiels beschrieben werden. Betrachten wir einen Fall, in dem die Sollspannung VTG der Ausgangsspannung VOUT 0,9 V beträgt und VFB' = (1 / 3) VOUT. Dabei ist die Bezugsspannung VREF nach Abschluss des Sanftanlaufs (d. h., die obere Grenzspannung VH) auf 0,3 V gesetzt. Die Bezugsspannung VREF weicht nach Abschluss des Sanftanlaufs aufgrund von Rauschen um 0,1 V von der eingestellten Spannung 0,3 V ab und beträgt dann 0,4 V; die Rückkopplungsregelung im Referenzbeispiel bringt dann die Ausgangsspannung VOUT auf 1,2 V. Das heißt, die Ausgangsspannung VOUT weicht von der Sollspannung VTG um bis zu 0,3 V ab. Wenn hingegen im diskutierten Zahlenbeispiel VFB' = VOUT ist, wird die Bezugsspannung VREF nach Abschluss des Sanftanlaufs (d. h., die obere Grenzspannung VH) auf 0,9 V gesetzt. Selbst wenn dann die Bezugsspannung VREF von der eingestellten Spannung 0,9 V um 0,1 V auf 1,0 V abwiche, wird die Ausgangsspannung VOUT derart auf 1,0 V gebracht, dass die Ausgangsspannung VOUT nur um 0,1 V von der Sollspannung VTG abweicht.
  • Wie bereits erwähnt, führt die Widerstandsteilung der Ausgangsspannung VOUT zu erhöhtem Rauschen in der Ausgangsspannung VOUT. Obwohl die Vermeidung der Widerstandsteilung der Ausgangsspannung VOUT für die Rauschunterdrückung vorteilhaft ist, ist die Widerstandsteilung bei der Konfiguration in 8 aufgrund der Beschränkung der Versorgungsspannung VDD' und dergleichen unvermeidlich.
  • Unter Berücksichtigung des oben Gesagten wird im Fehlerverstärker 11 eine Konfiguration gewählt, die zur Unterdrückung des Rauschens in der Ausgangsspannung VOUT beiträgt. Im Folgenden wird eine Vielzahl von praktischen Beispielen vorgestellt, anhand derer einige spezifische Beispiele für die Konfiguration der Schaltnetzteilvorrichtung AP (insbesondere des Fehlerverstärkers 11) zusammen mit den angewandten und modifizierten Technologien und anderen damit verbundenen Merkmalen beschrieben werden. Sofern nicht anders angegeben oder sofern nicht unvereinbar, gilt jeder Teil der oben im Zusammenhang mit der Ausführungsform gegebenen Beschreibung (mit Ausnahme der Teile, die sich auf das Referenzbeispiel beziehen) auch für die im Folgenden beschriebenen Praxisbeispiele. Für jede Beschreibung der Praxisbeispiele, die im Widerspruch zu dem steht, was oben beschrieben wurde, kann die im Zusammenhang mit den Praxisbeispielen gegebene Beschreibung Vorrang haben. Sofern nicht unvereinbar, ist jede Beschreibung, die im Zusammenhang mit einem der nachstehend beschriebenen Praxisbeispielen angegeben wird, auf jedes andere der Praxisbeispiele anwendbar (d. h. zwei oder mehr der Praxisbeispiele können miteinander kombiniert werden).
  • << Praxisbeispiel 1 »
  • Es wird das Praxisbeispiele 1 beschrieben. 9 ist ein Schaltplan eines Fehlerverstärkers 100 des Praxisbeispiels 1. Im Praxisbeispiel 1 wird der Fehlerverstärker 100 wie der Fehlerverstärker 11 in 1 verwendet. Kurz gesagt, in Praxisbeispiel 1 ist er wie folgt eingerichtet. Die Ausgangsspannung VOUT ist nicht widerstandsgeteilt und wird selbst als Rückkopplungsspannung VFB verwendet. Beim Hochfahren des Halbleiterbauelements 1 und des Schaltnetzteils AP (während der Ausführung des Sanftanlaufs) wird ein Differenzeingangspaar 110 aus P-Kanal-MOSFETs zur Erzeugung der Fehlerspannung VCMP verwendet. Nach Beendigung des Anlaufs des Halbleiterbauelements 1 und des Schaltnetzteils AP (nach Beendigung des Sanftanlaufs) wird ein Differenzeingangspaar 120 aus N-Kanal-MOSFETs zur Erzeugung der Fehlerspannung VCMP verwendet. Nun wird der Aufbau und die Funktionsweise des Fehlerverstärkers 100 in 9 im Detail beschrieben.
  • Der Fehlerverstärker 100 enthält Transistoren 111, 112, 121, 122, 131, 141 bis 148, 161-166 und 171-174. Von diesen Transistoren sind die Transistoren 111, 112, 141 bis 144 und 161 bis 166 als P-Kanal-MOSFETs ausgebildet, und die Transistoren 121, 122, 131, 145 bis 148 und 171 bis 174 sind als N-Kanal-MOSFETs ausgebildet.
  • Der Fehlerverstärker 100 umfasst auch eine Konstantstromquelle 160 und Widerstände 149, 150, 167, 170 und 175 bis 177. Eine Vielzahl der in 9 gezeigten Leitungen, einschließlich der Leitungen LN11 bis LN17, LN21 und LN22, sind ebenfalls Bestandteile des Fehlerverstärkers 100. Die Leitung LN11 ist eine Stromleitung, an die eine Versorgungsspannung VDD angelegt wird. Die Versorgungsspannung VDD hat einen vorgegebenen positiven Gleichspannungswert (z.B. 1,5 V). Die Versorgungsspannung VDD kann von der internen Stromversorgungsschaltung 30 erzeugt werden (siehe 1). Die Leitung L17 ist eine Masseleitung auf einem Massepotential (d.h. einem Potential von 0 V)
  • Der Fehlerverstärker 100 umfasst außerdem die Anschlüsse 101 bis 103. Die Anschlüsse 101 und 102 sind der invertierende Eingangsanschluss bzw. der nichtinvertierende Eingangsanschluss des Fehlerverstärkers 100. Dementsprechend fungieren die Anschlüsse 101 und 102 als der invertierende Eingangsanschluss bzw. der nichtinvertierende Eingangsanschluss des Fehlerverstärkers 11 in 1, wobei der Anschluss 101 mit der Rückkopplungsspannung VFB und der Anschluss 102 mit der Bezugsspannung VREF gespeist wird. Der Anschluss 103 ist der Ausgangsanschluss des Fehlerverstärkers 100. Dementsprechend fungiert der Anschluss 103 als Ausgangsanschluss des Fehlerverstärkers 11 in 1, wobei der Anschluss 103 außerhalb des Fehlerverstärkers 100 mit der Leitung LN1 in 1 verbunden ist (wie dieser mit der Leitung LN1 verbunden ist, ist in 9 nicht dargestellt).
  • Die Transistoren 111 und 112 bilden ein Differenzeingangspaar 110 (erstes Differenzeingangspaar). Bei den Transistoren 111 und 112 handelt es sich um zwei P-Kanal-MOSFETs mit identischer Struktur. Damit die Transistoren 111 und 112 die gleiche Temperatur haben, sind sie außerdem nahe beieinander angeordnet. Die Transistoren 121 und 122 bilden ein Differenzeingangspaar 120 (zweites Differenzeingangspaar). Bei den Transistoren 121 und 122 handelt es sich um zwei N-Kanal-MOSFETs mit identischer Struktur. Damit die Transistoren 121 und 122 die gleiche Temperatur haben, sind sie außerdem nahe beieinander angeordnet. Als Transistoren 111 und 112 können vorzugsweise N-Kanal-MOSFETs mit hoher Rauschunempfindlichkeit (d. h. rauscharme N-Kanal-MOSFETs) verwendet werden.
  • Der Transistor 131 bildet einen Pfadumschaltkreis 130. Die Funktion des Pfadumschaltkreises 130 wird später beschrieben. Die Transistoren 141 bis 148 und die Widerstände 149 und 150 bilden eine Fehlerspannungs-Erzeugungsschaltung 140.
  • Die Schaltungselemente des Fehlerverstärkers 100 sind wie folgt zusammengeschaltet. Die Sources der Transistoren 161, 162, 165, 141 und 142 sind mit der Stromleitung LN11 verbunden. Zwischen der Source jedes der Transistoren 161, 162, 165, 141 und 142 und der Leitung LN1 kann jeweils ein Widerstand eingefügt werden. Die Gates der Transistoren 161, 162, 165, 141 und 142 und der Drain des Transistors 163 sind alle mit der Leitung LN12 verbunden. Die Drains der Transistoren 161, 162, 165, 141 und 142 sind mit den Sources der Transistoren 163, 164, 166, 143 bzw. 144 verbunden. Die Gates der Transistoren 163, 164, 166, 143 und 144 sind alle mit der Leitung LN13 verbunden. Der Drain des Transistors 163 ist über den Widerstand 167 mit der Leitung LN13 verbunden. Die Konstantstromquelle 160 ist zwischen der Leitung LN13 und der Masse vorgesehen.
  • Der Drain des Transistors 166 ist mit der Leitung LN14 verbunden. An die Leitung LN14 sind auch die Sources der Transistoren 111 und 112 und der Drain des Transistors 131 angeschlossen. Die Gates der Transistoren 111 und 121 sind miteinander verbunden. Die Gates der Transistoren 111 und 121 sind über den Widerstand 177 mit dem Anschluss 101 verbunden. Der Widerstand 177 kann weggelassen werden; in diesem Fall sind die Gates der Transistoren 111 und 121 direkt mit dem Anschluss 101 verbunden. In beiden Fällen werden die Gates der Transistoren 111 und 121 mit der Rückkopplungsspannung VFB versorgt. Die Gates der Transistoren 112, 122 und 131 sind miteinander verbunden, und die Gates der Transistoren 112, 122 und 131 sind mit dem Anschluss 102 verbunden. So werden die Gates der Transistoren 112 und 122 mit der Bezugsspannung VREF gespeist, und auch das Gate des Transistors 131 wird mit der Bezugsspannung VREF gespeist. Die Source des Transistors 131 ist mit Masse verbunden.
  • Der Drain des Transistors 143, der Drain des Transistors 145 und die Gates der Transistoren 147 und 148 sind alle mit der Leitung LN21 verbunden. Der Drain des Transistors 144 und der Drain des Transistors 146 sind beide mit der Leitung LN22 verbunden. Die Leitung LN22 ist mit der Anschluss 103 verbunden. Die Source des Transistors 145, der Drain des Transistors 147 und der Drain des Transistors 112 sind miteinander verbunden. Die Source des Transistors 146, der Drain des Transistors 148 und der Drain des Transistors 111 sind miteinander verbunden. Die Source des Transistors 147 ist über den Widerstand 149 mit der Masseleitung LN17 verbunden, und die Source des Transistors 148 ist über den Widerstand 150 mit der Masseleitung LN17 verbunden.
  • Der Drain des Transistors 121 ist mit dem Drain des Transistors 142 und mit der Source des Transistors 144 verbunden. Der Drain des Transistors 122 ist mit dem Drain des Transistors 141 und mit der Source des Transistors 143 verbunden. Die Sources der Transistoren 121 und 122 und der Drain des Transistors 172 sind alle mit der Leitung LN15 verbunden. Die Source des Transistors 172 ist mit dem Drain des Transistors 174 verbunden. Die Source des Transistors 174 ist über den Widerstand 176 mit der Masseleitung LN17 verbunden.
  • Der Drain des Transistors 164 und die Gates der Transistoren 171, 172, 145 und 146 sind alle mit der Leitung LN16 verbunden. Der Drain des Transistors 164 ist über den Widerstand 170 mit dem Drain des Transistors 171 verbunden. Der Drain des Transistors 171 ist mit den Gates der Transistoren 173 und 174 verbunden. Die Source des Transistors 171 ist mit dem Drain des Transistors 173 verbunden. Die Source des Transistors 173 ist über den Widerstand 175 mit der Masseleitung LN17 verbunden.
  • Es wird nun der Betrieb des Fehlerverstärkers 100 beschrieben. Die Konstantstromquelle 160 führt einen Konstantstrombetrieb aus, um von der Leitung LN13 einen vorbestimmten Konstantstrom zur Masse (Erde) zu leiten. Da die Konstantstromquelle 160 einen Konstantstrombetrieb durchführt, fließen Drainströme durch die Transistoren 161 bis 164 und eine positive Spannung wird an die Leitung LN16 angelegt, wodurch die Transistoren 171, 172, 145 und 146, die als Schalter fungieren, eingeschaltet werden. Dies führt zu einem Zustand, in dem Drain-Ströme durch die Transistoren 171 bis 174 fließen und Drain-Ströme auch durch die Transistoren 141 bis 148 fließen. Ohne Konstantstrombetrieb fließen keine Drain-Ströme durch die Transistoren im Fehlerverstärker 100, der damit seinen Betrieb einstellt. Der Steuerblock 10 (siehe 1) kann den Konstantstrombetrieb durch die Konstantstromquelle 160 aktivieren oder deaktivieren. Zumindest ab dem Zeitpunkt tB1 in 7 führt die Konstantstromquelle 160 ständig einen Konstantstrombetrieb durch. In der folgenden Beschreibung wird davon ausgegangen, dass die Konstantstromquelle 160 ständig im Konstantstrombetrieb arbeitet.
  • Die Transistoren 165 und 166 arbeiten zusammen mit den Transistoren 161 und 163, dem Widerstand 167 und der Konstantstromquelle 160, um einen Konstantstrom IPT mit einem ersten vorgegebenen Stromwert zu erzeugen. Der Fehlerverstärker 100 umfasst also eine erste Konstantstrom-Erzeugungsschaltung, die den Konstantstrom IPT erzeugt. Während die Hauptkomponenten der ersten Konstantstrom-Erzeugungsschaltung die Transistoren 165 und 166 sind, können auch die Transistoren 161 und 163, der Widerstand 167 und die Konstantstromquelle 160 als Komponenten der ersten Konstantstrom-Erzeugungsschaltung verstanden werden. Der Konstantstrom IPT fließt von der Stromleitung LN11 über die Transistoren 165 und 166 zur Leitung LN14.
  • Der Transistor 174 und der Widerstand 176 arbeiten zusammen mit dem Transistor 173 und dem Widerstand 175, den Transistoren 162 und 164 und der Konstantstromquelle 160, um einen Konstantstrom INT mit einem zweiten vorbestimmten Stromwert zu erzeugen. Der Fehlerverstärker 100 enthält also eine zweite Konstantstrom-Erzeugungsschaltung, die den Konstantstrom INT erzeugt. Während die Hauptkomponenten der zweiten Konstantstrom-Erzeugungsschaltung der Transistor 174 und der Widerstand 176 sind, können auch der Transistor 173 und der Widerstand 175, die Transistoren 162 und 164 und die Konstantstromquelle 160 als Komponenten der zweiten Konstantstrom-Erzeugungsschaltung verstanden werden. Der Konstantstrom INT fließt von der Leitung LN15 über die Transistoren 172 und 174 und den Widerstand 176 zur Masseleitung LN17.
  • Man beachte, dass die zweite Konstantstrom-Erzeugungsschaltung erst dann funktioniert, wenn die Spannungen VFB und VREF, die den Anschlüssen 101 und 102 zugeführt werden, derart ausreichend angestiegen sind, dass der konstante Strom INT den zweiten vorgegebenen Stromwert hat. Insbesondere dann, wenn die Spannungen VFB und VREF 0 V oder nahe 0 V sind, fließen im Wesentlichen keine Ströme durch die Transistoren 121 und 122, so dass der Konstantstrom INT, der der Summe der Drain-Ströme durch die Transistoren 121 und 122 entsprechen sollte, im Wesentlichen einen Wert von Null hat. Zumindest dann, wenn die Spannungen VFB und VREF gleich der oberen Grenzspannung VH sind oder wenn sie niedriger als die obere Grenzspannung VH sind, aber einen Spannungswert nahe der oberen Grenzspannung VH haben, hat der Konstantstrom INT den zweiten vorgegebenen Stromwert.
  • In der folgenden Beschreibung wird der Drainstrom durch den Transistor 111 gelegentlich mit dem Symbol „IP1“ und der Drainstrom durch den Transistor 112 gelegentlich mit dem Symbol „IP2“ bezeichnet. Ebenso wird der Drainstrom durch den Transistor 121 gelegentlich mit dem Symbol „IN1“ und der Drainstrom durch den Transistor 122 gelegentlich mit dem Symbol „IN2“ bezeichnet.
  • Der Pfadumschaltkreis 130 schaltet den Pfad des Konstantstroms IPT anhand der Bezugsspannung VREF zwischen einem ersten Pfad und einem zweiten Pfad um. Der erste Pfad ist ein Pfad, der über das Differenzeingangspaar 110 verläuft. Genauer gesagt ist der erste Pfad ein Pfad, der über das Differenzeingangspaar 110 führt, aber nicht über den Transistor 131. Der zweite Pfad ist ein Pfad, der nicht über das Differenzeingangspaar 110 führt. Genauer gesagt ist der zweite Pfad ein Pfad, der nicht über das Differenzeingangspaar 110 führt und der über den Transistor 131 führt.
  • In einem Zustand, in dem die Bezugsspannung VREF relativ niedrig ist (im Folgenden Zustand ST1), legt der Pfadumschaltkreis 130 den Pfad des Konstantstroms IPT auf den ersten Pfad; in einem Zustand, in dem die Bezugsspannung VREF relativ hoch ist (im Folgenden Zustand ST2), legt der Pfadumschaltkreis 130 den Pfad des Konstantstroms IPT auf den zweiten Pfad. Die Bezugsspannung VREF im Zustand ST2 ist höher als die Bezugsspannung VREF im Zustand ST1. Bis zu einem Punkt auf halber Strecke des Anstiegs der Bezugsspannung VREF von der unteren Grenzspannung VL auf die obere Grenzspannung VH (siehe 7) befindet sich die Bezugsspannung VREF im Zustand ST1; steigt die Bezugsspannung VREF von diesem halben Punkt weiter an, so geht die Bezugsspannung VREF in den Zustand ST2 über. Spätestens wenn die Bezugsspannung VREF gleich der oberen Grenzspannung VH ist, befindet sich die Bezugsspannung VREF im Zustand ST2.
  • Dies kann auch wie folgt ausgedrückt werden. Unter Bezugnahme auf 10 wird eine vorbestimmte Spannung, die höher als die untere Grenzspannung VL, aber niedriger als die obere Grenzspannung VH ist, als mittlere Spannung VM bezeichnet. In diesem Fall entspricht ein Zustand, in dem die Bezugsspannung VREF niedriger als die mittlere Spannung VM ist, dem Zustand ST1, und ein Zustand, in dem die Bezugsspannung VREF höher als die mittlere Spannung VM ist, entspricht dem Zustand ST2. Ein Zustand, in dem die Bezugsspannung VREF gerade gleich der mittleren Spannung VM ist, kann entweder dem Zustand ST1 oder dem Zustand ST2 zugeordnet werden.
  • Im Konfigurationsbeispiel in 9 wird der Transistor 131, der als Pfadumschalttransistor (path switcher) fungiert, zum Umschalten des Pfades des Konstantstroms IPT verwendet. Im Zustand ST1 ist der Transistor 131 ausgeschaltet, im Zustand ST2 ist der Transistor 131 eingeschaltet. Im Konfigurationsbeispiel in 9 ist die Source des Transistors 131 mit Masse verbunden, und somit entspricht die mittlere Spannung VM der Gate-Schwellenspannung des Transistors 131. Wenn die Gate-Source-Spannung (das Gate-Potenzial relativ zum Source-Potenzial) des Transistors 131 gleich oder höher als die Gate-Schwellenspannung des Transistors 131 ist, ist der Transistor 131 eingeschaltet, andernfalls ist er ausgeschaltet. Man beachte jedoch, dass die Source des Transistors 131 mit einem (nicht dargestellten) Anschluss verbunden sein kann, an den ein anderes festes Potenzial als 0 V angelegt wird. In jedem Fall ist der Transistor 131 in einem Zustand, in dem die Bezugsspannung VREF niedriger als die mittlere Spannung VM (d. h. im Zustand ST1) ist, ausgeschaltet, und in einem Zustand, in dem die Bezugsspannung VREF höher als die mittlere Spannung VM (d. h. im Zustand ST2) ist, ist der Transistor 131 eingeschaltet.
  • Da der Transistor 131 im Zustand ST1 ausgeschaltet ist, wird der Konstantstrom IPT auf den Drainstrom IP1 durch den Transistor 111 und den Drainstrom IP2 durch den Transistor 112 aufgeteilt. Dementsprechend ist im Zustand ST1 der Betrag der Summe der Drain-Ströme IP1 und IP2 gleich dem Betrag des Konstantstroms IPT. Im Zustand ST2 fließt, da der Transistor 131 eingeschaltet ist, der Konstantstrom IPT durch den gesamten Transistor 131, wobei die Drain-Ströme IP1 und IP2 beide Null sind.
  • Genauer gesagt durchläuft ein Übergang vom Zustand ST1 zum Zustand ST2 während des Anstiegs der Bezugsspannung VREF von der unteren Grenzspannung VL zur oberen Grenzspannung VH einen Zwischenzustand von kurzer Dauer, in dem Drainströme durch alle Transistoren 111, 112 und 131 fließen. Der Zwischenzustand entspricht einem Zustand, in dem das Gate des Transistors 131 zwar mit einer Bezugsspannung VREF versorgt wird, die so hoch ist, dass ein signifikanter Drainstrom durch den Transistor 131 fließt, die Bezugsspannung VREF aber noch nicht hoch genug ist, um den gesamten Konstantstrom IPT zwischen Drain und Source des Transistors 131 fließen zu lassen. Es sei angemerkt, dass der Zwischenzustand, der nur eine sehr kurze Zeit andauert, keine nennenswerte Auswirkung auf den Betrieb des Fehlerverstärkers 100 hat. Dementsprechend wird der Zwischenzustand in der folgenden Beschreibung des Betriebs des Fehlerverstärkers 100 in den Zuständen ST1 und ST2 ignoriert.
  • Zunächst soll der Betrieb im Zustand ST1 beschrieben werden. Im Zustand ST1 ist die Bezugsspannung VREF relativ niedrig und auch die Rückkopplungsspannung VFB, die der Bezugsspannung VREF entsprechen sollte, ist relativ niedrig, so dass durch keinen der Transistoren 121 und 122 Drainströme fließen. Dementsprechend ist im Zustand ST1 IN1 = IN2 = 0, und somit fließt der Konstantstrom INT nicht (d. h. INT = 0). Stattdessen werden im Zustand ST1, wie oben erwähnt, als Ergebnis der Verteilung des Konstantstroms IPT zwischen den Transistoren 111 und 112 die Ströme IP1 und IP2 im Differenzeingangspaar 110 erzeugt. Im Zustand ST1 wirken die erzeugten Ströme IP1 und IP2 im Differenzeingangspaar 110 derart auf die Fehlerspannungs-Erzeugungsschaltung 140, dass eine Fehlerspannung VCMP, die den erzeugten Strömen IP1 und IP2 entspricht, am Anschluss 103 auftritt.
  • Im Zustand ST1 ist die Größe des Stroms, der von der Stromleitung LN11 über die Transistoren 141 und 143 an die Leitung LN21 geliefert wird (d.h. die Größe der Drainströme durch die Transistoren 141 und 143), gleich der Größe des Stroms, der von der Stromleitung LN11 über die Transistoren 142 und 144 an die Leitung LN22 geliefert wird (d.h. die Größe der Drainströme durch die Transistoren 142 und 144). Außerdem fließen unabhängig vom Zustand ST1 oder ST2 gleich große Drain-Ströme durch die Transistoren 147 und 148.
  • Ist im Zustand ST1 etwa VFB = VREF, dann gilt IP1 = IP2 = IPT / 2. Hierbei ist der Betrag des Summenstroms des Drainstroms IP1 durch den Transistor 111 und des Drainstroms durch den Transistor 144 gleich dem Betrag des Summenstroms des Drainstroms IP2 durch den Transistor 112 und des Drainstroms durch den Transistor 143. Somit fließt kein Strom über die Anschluss 103, und die Fehlerspannung VCMP ändert sich nicht.
  • Im Gegensatz dazu ist, wenn etwa im Zustand ST1 VFB > VREF ist, IP1 < IP2. Hierbei ist der Betrag des Summenstroms des Drainstroms IP1 durch den Transistor 111 und des Drainstroms durch den Transistor 144 geringer als der Betrag des Summenstroms des Drainstroms IP2 durch den Transistor 112 und des Drainstroms durch den Transistor 143. Daher wird ein Strom (positive elektrische Ladung) mit einer Größe, die der Differenz zwischen diesen beiden Summenströmen entspricht, von dem Anschluss 103 über die Transistoren 146 und 148 zur Erdleitung LN17 gezogen. Infolgedessen sinkt die Fehlerspannung VCMP. Ein Absinken der Fehlerspannung VCMP führt derart zu einem Absinken des Ausgangstastverhältnisses, dass sich die Differenz zwischen den Spannungen VFB und VREF verringert. Ist im Zustand ST1 VFB < VREF, so läuft der Betrieb umgekehrt ab, als wenn VFB > VREF ist.
  • Wie oben beschrieben, erzeugt das Differenzeingangspaar 110 im Zustand ST1 anhand des konstanten Stroms IPT Ströme (IP1 und IP2), die der Differenzspannung zwischen der Rückkopplungsspannung VFB und der Bezugsspannung VREF entsprechen, und die Fehlerspannungserzeugungsschaltung 140 erzeugt anhand der erzeugten Ströme (IP1 und IP2) im Differenzeingangspaar 110 eine Fehlerspannung VCMP, die diesen erzeugten Strömen (IP1 und IP2) entspricht.
  • Als nächstes wird der Betrieb im Zustand ST2 beschrieben. Unabhängig vom Zustand ST1 oder ST2 sind der Drainstrom durch den Transistor 141 und der Drainstrom durch den Transistor 142 gleich groß. Außerdem fließen unabhängig vom Zustand ST1 oder ST2 gleich große Drainströme durch die Transistoren 147 und 148.
  • Im Zustand ST2 ist die Bezugsspannung VREF relativ hoch und auch die Rückkopplungsspannung VFB, die der Bezugsspannung VREF entsprechen sollte, ist relativ hoch; daher funktioniert die zweite Konstantstrom-Erzeugungsschaltung, die eingerichtet ist, den Transistor 174 zu umfassen, derart, dass die Drainströme IN1 und IN2 durch die Transistoren 121 und 122 fließen. Das heißt, basierend auf dem Konstantstrom INT werden in dem Differenzeingangspaar 120 die Drainströme IN1 und IN2 erzeugt, und die Summe der Drainströme IN1 und IN2 entspricht hier dem Konstantstrom INT. Andererseits fließen im Zustand ST2, wie oben erwähnt, keine Drain-Ströme durch die Transistoren 111 und 112 (d.h. IP1 = IP2 = 0). Im Zustand ST2 wirken die im Differenzeingangspaar 120 erzeugten Ströme IN1 und IN2 derart auf die Fehlerspannungserzeugungsschaltung 140, dass an dem Anschluss 103 eine Fehlerspannung VCMP auftritt, die den erzeugten Strömen IN1 und IN2 entspricht.
  • Ist etwa im Zustand ST2 VFB = VREF , so gilt IN1 = IN2 = INT / 2. Hierbei fließt ein Strom, der nach Subtraktion des Drainstroms IN2 durch den Transistor 122 vom Drainstrom durch den Transistor 141 übrig bleibt, durch den Transistor 143, und ein Strom, der nach Subtraktion des Drainstroms IN1 durch den Transistor 121 vom Drainstrom durch den Transistor 142 übrig bleibt, fließt durch den Transistor 144. Gilt also IN1 = IN2 = INT / 2, so haben der Drainstrom durch den Transistor 143 und der Drainstrom durch den Transistor 144 die gleiche Größe. Dann fließen der Drain-Strom durch den Transistor 143 und der Drain-Strom durch den Transistor 144 mit gleichen Beträgen als Drain-Strom durch den Transistor 147 bzw. als Drain-Strom durch den Transistor 148; somit fließt kein Strom über den Anschluss 103, und die Fehlerspannung VCMP ändert sich nicht.
  • Im Gegensatz dazu gilt im Zustand ST2, wenn beispielsweise VFB > VREF ist, IN1 > IN2. Hierbei fließt ein Strom, der nach Subtraktion des Drain-Stroms IN2 durch den Transistor 122 vom Drain-Strom durch den Transistor 141 übrig bleibt, durch den Transistor 143, und ein Strom, der nach Subtraktion des Drain-Stroms IN1 durch den Transistor 121 vom Drain-Strom durch den Transistor 142 übrig bleibt, durch den Transistor 144. Wenn also IN1 > IN2 ist, ist der Drainstrom durch den Transistor 144 niedriger als der Drainstrom durch den Transistor 143. Somit wird ein Strom (positive elektrische Ladung) mit einer Größe, die der Differenz zwischen dem Drainstrom durch den Transistor 144 und dem Drainstrom durch den Transistor 143 entspricht, von dem Ausgangsanschluss 103 über die Transistoren 146 und 148 zur Masseleitung LN17 gezogen. Infolgedessen sinkt die Fehlerspannung VCMP. Ein Absinken der Fehlerspannung VCMP führt derart zu einem Absinken des Ausgangstastverhältnisses, dass sich die Differenz zwischen den Spannungen VFB und VREF verringert. Im Zustand ST2, wenn VFB < VREF ist, läuft der Betrieb umgekehrt ab, als wenn VFB > VREF ist .
  • Wie oben beschrieben, erzeugt das Differenzeingangspaar 120 im Zustand ST2 anhand des konstanten Stroms INT Ströme (IN1 und IN2), die der Differenzspannung zwischen der Rückkopplungsspannung VFB und der Bezugsspannung VREF entsprechen, und die Fehlerspannungserzeugungsschaltung 140 erzeugt anhand der erzeugten Ströme (IN1 und IN2) im Differenzeingangspaar 120 eine Fehlerspannung VCMP, die diesen erzeugten Strömen (IN1 und IN2) entspricht.
  • 11 zeigt die Ergebnisse von Simulationen, die zum Vergleich zwischen dem Referenzbeispiel und dem Praxisbeispiel 1 durchgeführt wurden. In 11 stellt eine gestrichelte Kurve 810 die Frequenzabhängigkeit der Rauschdichte der Ausgangsspannung VOUT dar, die beobachtet wird, wenn der Fehlerverstärker 11r des Referenzbeispiels (8) als Fehlerverstärker 11 in 1 verwendet wird. Eine durchgezogene Kurve 820 stellt die Frequenzabhängigkeit der Rauschdichte der Ausgangsspannung VOUT dar, wie sie beobachtet wird, wenn der Fehlerverstärker 100 des praktischen Beispiels 1 (9) als der Fehlerverstärker 11 in 1 verwendet wird. Abgesehen von Unterschieden in der Konfiguration des Fehlerverstärkers 11 wurden die Simulationen, die zu den Kurven 810 und 820 führten, unter den gleichen Bedingungen durchgeführt. Im Referenzbeispiel wurde als Rückkopplungsspannung VFB' eine durch Widerstandsteilung der Ausgangsspannung VOUT um den Faktor 1/3 gewonnene Teilungsspannung verwendet (siehe 8). Die Ergebnisse zeigen, dass die Konfiguration des Praxisbeispiels 1 im Vergleich zum Referenzbeispiel verbesserte Eigenschaften in Bezug auf das Rauschen aufweist.
  • Die Rauschdichte bezeichnet hier die Rauschdichte, die beobachtet wird, nachdem die Bezugsspannung VREF die obere Grenzspannung VH erreicht hat. Das Rauschen in der Ausgangsspannung VOUT, das im Schaltnetzteil AP reduziert werden muss, ist das Rauschen, das beobachtet wird, wenn die Ausgangsspannung VOUT auf die Sollspannung VTG stabilisiert ist; die Größe des Rauschens während der Ausführung des Sanftanlaufs spielt keine Rolle.
  • Wie oben beschrieben, wird in der Schaltnetzteilvorrichtung AP im Zustand ST1 beim Einschalten das aus P-Kanal-MOSFETs bestehende Differenzeingangspaar 110 zur Erzeugung der Fehlerspannung VCMP verwendet und danach, im Zustand ST2, das aus N-Kanal-MOSFETs bestehende Differenzeingangspaar 120 zur Erzeugung der Fehlerspannung VCMP verwendet. Auf diese Weise ist es möglich, die Ausgangsspannung VOUT selbst als Rückkopplungsspannung VFB zu verwenden, ohne dass Einschränkungen wie die Notwendigkeit einer hohen Versorgungsspannung VDD bestehen, und somit das Rauschen in der Ausgangsspannung VOUT zu reduzieren.
  • Darüber hinaus fließen aufgrund des Pfadumschaltkreises 130 keine Ströme durch die Transistoren 111 und 112, sobald die Bezugsspannung VREF ausreichend hoch ist; daher treten keine Fehlfunktionen auf, die auf Ströme durch die Transistoren 111 und 112 zurückzuführen sind. Das heißt, sobald die Bezugsspannung VREF ausreichend hoch ist, arbeiten von den Transistoren 111, 112, 121 und 122 nur die Transistoren 121 und 122, bei denen es sich um N-Kanal-MOSFETs handelt, um die Fehlerspannung VCMP ordnungsgemäß zu erzeugen.
  • « Praxisbeispiel 2 >>
  • Es wird nun das PRaxisbeispiel 2 beschrieben. Fahrzeuge, wie z. B. Autos, sind häufig mit einem Radargerät ausgestattet. Ein an einem Fahrzeug angebrachtes Radargerät (im Folgenden als fahrzeugmontiertes Radargerät bezeichnet) kann den Abstand zwischen dem Fahrzeug und einem außerhalb des Fahrzeugs befindlichen Objekt, die Geschwindigkeit des Objekts (die Relativgeschwindigkeit zwischen dem Fahrzeug und dem Objekt) und dergleichen erfassen. Die Versorgungsspannung für ein fahrzeugmontiertes Radargerät muss eine rauscharme Gleichstromspannung sein. Der Grund dafür ist, dass das Rauschen in der Versorgungsspannung eines Fahrzeugradargeräts dessen Erfassungsgenauigkeit beeinträchtigt; daher sind die Anforderungen an die Rauschunterdrückung heute hoch.
  • Im Allgemeinen sind LDO-Regler (Low-Dropout-Regler), die als Linearregler eingestuft werden, im Vergleich zu DC/DC-Wandlern weniger rauschanfällig. Aus diesem Grund wird nach einem gängigen Schema ein LDO-Regler mit der Ausgangsspannung eines DC/DC-Wandlers angesteuert und ein fahrzeugmontiertes Radargerät mit der Ausgangsspannung des LDO-Reglers betrieben. Ungünstigerweise führt dieses Schema zu einem erhöhten Wärmeverlust und einer größeren Anzahl von Bauteilen. Mit dem Ziel, eine hohe Effizienz und Kompaktheit zu erreichen, wurden daher viele Untersuchungen durchgeführt, um ein fahrzeugmontiertes Radargerät allein mit einem DC/DC-Wandler zu betreiben. Dies erfordert einen DC/DC-Wandler, der für sich genommen rauscharm ist.
  • Diese Anforderung ist bei der Schaltnetzteilvorrichtung AP mit dem Fehlerverstärker 100 des Praxisbeispiels 1 erfüllt. Dementsprechend kann die Ausgangsspannung VOUT der Schaltnetzteilvorrichtung AP, die den Fehlerverstärker 100 als Fehlerverstärker 11 in 1 aufweist, zweckmäßigerweise als Versorgungsspannung für ein fahrzeugmontiertes Radargerät verwendet werden. Das beeutet, dass ein fahrzeugmontiertes Radargerät ein geeignetes Beispiel für die Last LD in 1 ist.
  • Man beachte jedoch, dass in der vorliegenden Offenbarung die Last LD nicht auf ein fahrzeugmontiertes Radargerät beschränkt ist. Die Last LD kann jede Art von Sensorgerät sein, das nicht als Radargerät klassifiziert ist, oder kann jedes elektronische Gerät sein.
  • << Praxisbeispiel 3 >>
  • Es wird nun ein Praxisbeispiel 3 beschrieben. Praxisbeispiel 3 befasst sich mit modifizierten und angewandten Technologien, die mit den oben beschriebenen Konfigurationen verbunden sind.
  • Solange der Pfad des Konstantstroms IPT anhand der Bezugsspannung VREF wie oben beschrieben zwischen dem ersten und dem zweiten Pfad umgeschaltet werden kann, kann die Konfiguration des Pfadumschaltkreises 130 in beliebiger Weise geändert werden. Beispielsweise kann der Pfadumschaltkreis 130 einen Komparator umfassen, der die Bezugsspannung VREF mit der mittleren Spannung VM vergleicht, und einen Schalttransistor, der zwischen der Leitung LN14 und der Masse eingefügt ist. In diesem Fall kann der Schalttransistor, wenn VREF < VM ist, derart ausgeschaltet bleiben, dass der Pfad des Konstantstroms IPT auf den ersten Pfad gesetzt wird, und wenn VREF > VM ist, kann der Schalttransistor ausgeschaltet bleiben, so dass der Pfad des Konstantstroms IPT auf den zweiten Pfad gesetzt wird. Ebenso kann die erste Konstantstrom-Erzeugungsschaltung eine beliebige Konfiguration haben, solange sie den Konstantstrom IPT erzeugen kann, und die zweite Konstantstrom-Erzeugungsschaltung kann eine beliebige Konfiguration haben, solange sie den Konstantstrom INT erzeugen kann. Ebenso kann die Konfiguration der Fehlerspannungs-Erzeugungsschaltung 140 in beliebiger Weise geändert werden.
  • Der Steuerblock 10 enthält eine Endstufen-Steuerschaltung, die die Endstufenschaltung 20 anhand der Fehlerspannung VCMP steuert, um die Differenz zwischen der Rückkopplungsspannung VFB und der Bezugsspannung VREF zu verringern (mit anderen Worten, so dass die Rückkopplungsspannung VFB gleich der Bezugsspannung VREF bleibt oder dieser folgt). In der Konfiguration in 1 besteht die Steuerschaltung der Endstufe aus der Flankenspannungs-Erzeugungsschaltung 13, dem Hauptkomparator 14, der Setzsignal-Auslöseschaltung 15, der PWM-Schaltung 16 und dem Gate-Treiber 17.
  • Die obige Beschreibung behandelt ein Beispiel, bei dem der Zustand der Endstufenschaltung 20 durch eine Stromregelung anhand von Informationen über die Ausgangsspannung VOUT (d.h. die Rückkopplungsspannung VFB) und Informationen über den Induktionsstrom IL gesteuert wird. Stattdessen kann der Steuerblock 10 ein Schema zur Steuerung des Zustands der Endstufenschaltung 20 anhand von Informationen über die Ausgangsspannung VOUT (d.h. die Rückkopplungsspannung VFB) ohne Bezugnahme auf Informationen über den Induktionsstrom IL annehmen.
  • Während sich die obige Beschreibung beispielhaft mit einem Schaltnetzteil AP befasst, das als Abwärts-DC/DC-Wandler eingerichtet ist, ist es auch möglich, ein Schaltnetzteil AP als Aufwärts-DC/DC-Wandler oder als Abwärts-Aufwärts-DC/DC-Wandler (Step-down/up) zu konfigurieren.
  • Für jedes Signal bzw. jede Spannung kann das Verhältnis zwischen hohem und niedrigem Pegel umgekehrt werden, es sei denn, dies steht im Widerspruch zu dem, was hier offenbart wird.
  • Sofern nicht inkompatibel, kann jeder der oben genannten Transistoren ein Transistor beliebigen Typs sein. Beispielsweise kann jeder oben als MOSFET bezeichnete Transistor durch einen Sperrschicht-FET, einen IGBT (Bipolartransistor mit isoliertem Gate) oder einen Bipolartransistor ersetzt werden, sofern er nicht inkompatibel ist. Jeder Transistor hat eine erste Elektrode, eine zweite Elektrode und eine Steuerelektrode. Bei einem FET ist eine der beiden Elektroden die Drain-Elektrode und die andere die Source-Elektrode, und die Steuerelektrode ist das Gate. Bei einem IGBT ist eine der ersten und zweiten Elektroden der Kollektor und die andere der Emitter, und die Steuerelektrode ist das Gate. Bei einem bipolaren Transistor, der nicht als IGBT klassifiziert ist, ist von der ersten und zweiten Elektrode eine der Kollektor und die andere der Emitter, und die Steuerelektrode ist die Basis.
  • Werden in der vorliegenden Offenbarung eine erste physikalische Größe und eine zweite physikalische Größe als gleich bezeichnet, so ist ein Fehler möglich. Das heißt, immer wenn eine erste physikalische Größe und eine zweite physikalische Größe als gleich bezeichnet werden, bedeutet dies, dass die Entwicklung oder Herstellung mit dem Ziel erfolgt, die erste und die zweite physikalische Größe gleich zu machen; selbst wenn also in Wirklichkeit ein Fehler zwischen der ersten und der zweiten physikalischen Größe besteht, sind diese als gleich zu verstehen. Dies gilt auch für alle anderen als physikalische Größen.
  • Ausführungsformen der vorliegenden Offenbarung können in vielerlei Hinsicht modifiziert werden, ohne den Umfang der in den beigefügten Ansprüchen definierten technischen Konzepte zu verlassen. Die hier beschriebenen Ausführungsformen sind lediglich Beispiele dafür, wie die vorliegende Offenbarung umgesetzt werden kann, und die Bedeutung der Begriffe, die zur Beschreibung des Gegenstands der vorliegenden Offenbarung und ihrer Bestandteile verwendet werden, ist nicht auf das beschränkt, was im Zusammenhang mit den Ausführungsformen erwähnt wird. Die spezifischen Werte, die in der obigen Beschreibung erwähnt werden, sind lediglich beschreibend und können selbstverständlich auf andere Werte geändert werden.
  • << Anmerkungen >>
  • Es folgen ergänzende Hinweise zur vorliegenden Offenbarung.
  • Gemäß einem Aspekt der vorliegenden Offenbarung umfasst eine Verstärkerschaltung (11, 100; siehe 1 und 9), die eingerichtet ist, eine Fehlerspannung (VCMP) zu erzeugen, die der Differenz zwischen einer Sollspannung (VFB) und einer Bezugsspannung (VREF) entspricht, umfassend: ein erstes Differenzeingangspaar (110) mit einem ersten Transistor (111), der eingerichtet ist, die Sollspannung an seinem Gate zu empfangen, und einem zweiten Transistor (112), der eingerichtet ist, die Bezugsspannung an seinem Gate zu empfangen; und ein zweites Differenzeingangspaar (120) mit einem dritten Transistor (121), der eingerichtet ist, die Sollspannung an seinem Gate zu empfangen; und einem vierten Transistor (122), der eingerichtet ist, die Bezugsspannung an seinem Gate zu empfangen. Die Verstärkerschaltung erzeugt die Fehlerspannung anhand der Bezugsspannung unter Verwendung des ersten oder zweiten Differenzeingangspaares. Der erste und zweite Transistor sind als P-Kanal-MOSFETs und der dritte und vierte Transistor als N-Kanal-MOSFETs ausgebildet. (Eine erste Konfiguration.)
  • Die Sollspannung für die Verstärkerschaltung der ersten Konfiguration entspricht der Rückkopplungsspannung VFB in der Schaltnetzteilvorrichtung AP in 1. Die Sollspannung für die Verstärkerschaltung der ersten Konfiguration kann jedoch eine beliebige Spannung sein. Vorzugsweise wird jedoch in der Vorrichtung, die die Verstärkerschaltung enthält, eine Rückkopplungsregelung durchgeführt wird, um die Differenz zwischen der Sollspannung und der Rückkopplungsspannung zu verringern.
  • In der Verstärkerschaltung der ersten Konfiguration (siehe 7 und 10) kann die Bezugsspannung allmählich von einer vorgegebenen ersten Spannung (VL) auf eine vorgegebene zweite Spannung (VH) ansteigen und dann auf der zweiten Spannung gehalten werden. Die Verstärkerschaltung kann die Fehlerspannung erzeugen, indem sie das erste Differenzeingangspaar in einem ersten Zustand (ST1) verwendet, in dem die Bezugsspannung relativ zu einer vorbestimmten mittleren Spannung (VM), die höher als die erste Spannung, aber niedriger als die zweite Spannung ist, niedrig ist. Die Verstärkerschaltung kann die Fehlerspannung erzeugen, indem sie das zweite Differenzeingangspaar in einem zweiten Zustand (ST2) verwendet, in dem die Bezugsspannung relativ zu der mittleren Spannung hoch ist. (Eine zweite Konfiguration.)
  • In der Verstärkerschaltung der zweiten Konfiguration kann die Verstärkerschaltung in einer Schaltnetzteilvorrichtung (AP) vorgesehen sein, die eingerichtet ist, eine Ausgangsspannung (VOUT) aus einer Eingangsspannung (VIN) zu erzeugen. Die Sollspannung kann eine auf der Ausgangsspannung basierende Rückkopplungsspannung (VFB) sein. In der Schaltnetzteilvorrichtung kann eine Rückkopplungsregelung durchgeführt werden, um die Differenz zwischen der Rückkopplungsspannung als Sollspannung und der Bezugsspannung zu verringern. (Eine dritte Konfiguration.)
  • In der Verstärkerschaltung der oben beschriebenen dritten Konfiguration kann die Ausgangsspannung selbst als Rückkopplungsspannung in die Verstärkerschaltung eingespeist werden. (Eine vierte Konfiguration.)
  • Die Verstärkerschaltung einer der oben beschriebenen zweiten bis vierten Konfigurationen kann ferner umfassen:
    • eine erste Konstantstrom-Erzeugungsschaltung, die eingerichtet ist, einen ersten Konstantstrom zu erzeugen;
    • eine zweite Konstantstrom-Erzeugungsschaltung, die eingerichtet ist, einen zweiten Konstantstrom zu
    • erzeugen; und eine Fehlerspannungs-Erzeugungsschaltung, die eingerichtet ist, die Fehlerspannung anhand eines Stroms, der in dem ersten Differenzeingangspaar anhand des ersten Konstantstroms erzeugt wird, oder eines Stroms, der in dem zweiten Differenzeingangspaar anhand des zweiten Konstantstroms erzeugt wird, zu erzeugen. Im ersten Zustand kann das erste Differenzeingangspaar einen Strom erzeugen, der der Differenz zwischen der
    • Sollspannung und der Bezugsspannung anhand des ersten konstanten Stroms derart entspricht, dass die Fehlerspannung anhand des so im ersten Differenzeingangspaar erzeugten Stroms erzeugt wird. Im zweiten Zustand kann das zweite Differenzeingangspaar einen Strom erzeugen, der der Differenz zwischen der Sollspannung und der Bezugsspannung anhand des zweiten konstanten Stroms derart entspricht, dass die Fehlerspannung anhand des so im zweiten Differenzeingangspaar erzeugten Stroms erzeugt wird. (Eine fünfte Konfiguration.)
  • Die Verstärkerschaltung der oben beschriebenen fünften Konfiguration kann ferner einen Pfadumschaltkreis umfassen, der eingerichtet ist, den Pfad des ersten Konstantstroms anhand der Bezugsspannung umzuschalten. Im ersten Zustand kann der Pfadumschaltkreis den Pfad des ersten Konstantstroms auf einen Pfad setzen, der über das erste Differenzeingangspaar verläuft, und im zweiten Zustand kann der Pfadumschaltkreis den Pfad des ersten Konstantstroms auf einen Pfad setzen, der nicht über das erste Differenzeingangspaar verläuft. (Eine sechste Konfiguration.)
  • In der oben beschriebenen Verstärkerschaltung der sechsten Konfiguration kann der Pfadumschaltkreis einen als N-Kanal-MOSFET ausgebildeten Pfadumschalttransistor umfassen. Die erste Konstantstrom-Erzeugungsschaltung kann zwischen einer Versorgungsspannungsleitung, an die eine vorbestimmte Versorgungsspannung angelegt wird, und einer Leitung, an die die Sources des ersten und des zweiten Transistors im ersten Differenzeingangspaar und der Drain des Pfadumschalttransistors angeschlossen sind, vorgesehen sein. Der Pfadumschalttransistor kann ein Gate aufweisen, das mit der Bezugsspannung gespeist wird. Im ersten Zustand kann der Pfadumschalttransistor ausgeschaltet sein und im zweiten Zustand kann der Pfadumschalttransistor eingeschaltet sein. Im ersten Zustand kann der Pfadumschaltkreis den Pfad des ersten Konstantstroms auf einen Pfad einstellen, der über das erste Differenzeingangspaar verläuft und nicht über den Pfadumschalttransistor verläuft. Im zweiten Zustand kann der Pfadumschaltkreis den Pfad des ersten Konstantstroms auf einen Pfad einstellen, der nicht über das erste Differenzeingangspaar und über den Pfadumschalttransistor läuft. (Eine siebte Konfiguration.)
  • Gemäß einem weiteren Aspekt der vorliegenden Offenbarung umfasst eine Schaltnetzteilschaltung zur Erzeugung einer Ausgangsspannung aus einer Eingangsspannung: eine Endstufenschaltung, die eingerichtet ist, das Schalten der Eingangsspannung durchzuführen; einen Rückkopplungsspannungs-Eingangsanschluss, der eingerichtet ist, mit einer Rückkopplungsspannung gespeist zu werden, die der Ausgangsspannung entspricht; die Verstärkerschaltung einer der oben beschriebenen ersten bis siebten Konfigurationen, die eingerichtet ist, die Rückkopplungsspannung als die Sollspannung zu empfangen; eine Bezugsspannungs-Speiseschaltung, die eingerichtet ist, die Bezugsspannung in die Verstärkerschaltung einzuspeisen; und eine Endstufen-Steuerschaltung, die eingerichtet ist, die Endstufenschaltung anhand der Fehlerspannung so zu steuern, dass sie die Differenz zwischen der Rückkopplungsspannung als der Sollspannung und der Bezugsspannung verringert. (Eine achte Konfiguration.)
  • Gemäß einem weiteren Aspekt der vorliegenden Offenbarung enthält eine Schaltnetzteilvorrichtung: die Schaltnetzteilschaltung der oben beschriebenen achten Konfiguration; und eine Gleichrichter-Glättungsschaltung, die eingerichtet ist, die Ausgangsspannung durch Gleichrichten und Glätten einer durch das Schalten erzeugten Spannung durch die Endstufenschaltung zu erzeugen. (Eine neunte Konfiguration.)
  • Bezugszeichenliste
    • AP
    Schaltnetzteilvorrichtung
    1
    Halbleiterbauelement
    10
    Steuerblock
    11
    Fehlerverstärker
    12
    Bezugsspannungs-Speiseschaltung
    13
    Flankenspannungs-Erzeugungsschaltung
    14
    Hauptkomparator
    15
    Schaltung zum Auslösen des Setzsignals
    16
    PWM-Schaltung
    17
    Gate-Treiber
    20
    Endstufenschaltung
    30
    interner Stromversorgungskreis
    100
    Fehlerverstärker
    110,120
    Differenzeingangspaar
    130
    Pfadumschaltkreis
    140
    Fehlerspannungs-Erzeugungsschaltung
    VIN
    Eingangsspannung
    VOUT
    Ausgangsspannung
    VFB
    Rückkopplungsspannung
    VREF
    Bezugsspannung
    VCMP
    Fehlerspannung
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2019221099 A [0003]

Claims (9)

  1. Verstärkerschaltung, die eingerichtet ist, eine Fehlerspannung zu erzeugen, die einer Differenz zwischen einer Sollspannung und einer Bezugsspannung entspricht, umfassend: ein erstes Differenzeingangspaar, aufweisend: einen ersten Transistor, der eingerichtet ist, die Sollspannung an seinem Gate zu empfangen; und einen zweiten Transistor, der eingerichtet ist, die Bezugsspannung an seinem Gate zu empfangen; und ein zweites Differenzeingangspaar, aufweisend: einen dritten Transistor, der eingerichtet ist, die Sollspannung an seinem Gate zu empfangen; und einen vierten Transistor, der eingerichtet ist, die Bezugsspannung an einem seiner Gates zu empfangen, wobei die Verstärkerschaltung die Fehlerspannung anhand der Bezugsspannung unter Verwendung des ersten oder zweiten Differenzeingangspaares erzeugt, und der erste und zweite Transistor als P-Kanal-MOSFETs und der dritte und vierte Transistor als N-Kanal-MOSFETs ausgebildet sind.
  2. Verstärkerschaltung nach Anspruch 1, wobei die Bezugsspannung allmählich von einer vorgegebenen ersten Spannung auf eine vorgegebene zweite Spannung ansteigt und dann auf der zweiten Spannung gehalten wird, die Verstärkerschaltung die Fehlerspannung erzeugt, indem sie das erste Differenzeingangspaar in einem ersten Zustand verwendet, in dem die Bezugsspannung relativ zu einer vorbestimmten mittleren Spannung, die höher als die erste Spannung, niedrig ist, aber niedriger als die zweite Spannung ist, und die Verstärkerschaltung die Fehlerspannung erzeugt, indem sie das zweite Differenzeingangspaar in einem zweiten Zustand verwendet, in dem die Bezugsspannung relativ zu der mittleren Spannung hoch ist.
  3. Verstärkerschaltung nach Anspruch 2, wobei die Verstärkerschaltung in einer Schaltnetzteilvorrichtung vorgesehen ist, die zum Erzeugen einer Ausgangsspannung aus einer Eingangsspannung eingerichtet ist, die Sollspannung eine Rückkopplungsspannung ist, die auf der Ausgangsspannung basiert, und in der Schaltnetzteilvorrichtung eine Rückkopplungsregelung durchgeführt wird, um eine Differenz zwischen der Rückkopplungsspannung als Sollspannung und der Bezugsspannung zu verringern.
  4. Verstärkerschaltung nach Anspruch 3, wobei die Ausgangsspannung selbst als Rückkopplungsspannung in die Verstärkerschaltung eingespeist wird.
  5. Verstärkerschaltung nach einem der Ansprüche 2 bis 4, ferner umfassend: eine erste Konstantstrom-Erzeugungsschaltung, die eingerichtet ist, einen ersten Konstantstrom zu erzeugen; eine zweite Konstantstrom-Erzeugungsschaltung, die eingerichtet ist, einen zweiten Konstantstrom zu erzeugen; und eine Fehlerspannungs-Erzeugungsschaltung, die eingerichtet ist, die Fehlerspannung anhand eines Stroms, der in dem ersten Differenzeingangspaar anhand des ersten Konstantstroms erzeugt wird, oder eines Stroms, der in dem zweiten Differenzeingangspaar anhand des zweiten Konstantstroms erzeugt wird, zu erzeugen, wobei im ersten Zustand das erste Differenzeingangspaar einen Strom erzeugt, der der Differenz zwischen der Sollspannung und der Bezugsspannung anhand des ersten konstanten Stroms derart entspricht, dass die Fehlerspannung anhand des so in dem ersten Differenzeingangspaar erzeugten Stroms erzeugt wird, und in dem zweiten Zustand das zweite Differenzeingangspaar einen Strom erzeugt, der der Differenz zwischen der Sollspannung und der Bezugsspannung anhand des zweiten konstanten Stroms derart entspricht, dass anhand des so in dem zweiten Differenzeingangspaar erzeugten Stroms die Fehlerspannung erzeugt wird.
  6. Verstärkerschaltung nach Anspruch 5, ferner umfassend einen Pfadumschaltkreis, der eingerichtet ist, basierend auf der Bezugsspannung einen Pfad des ersten Konstantstroms umzuschalten, wobei der Pfadumschaltkreis im ersten Zustand den Pfad des ersten Konstantstroms auf einen Pfad setzt, der über das erste Differenzeingangspaar verläuft, und der Pfadumschaltkreis im zweiten Zustand den Pfad des ersten Konstantstroms auf einen Pfad setzt, der nicht über das erste differentielle Eingangspaar verläuft.
  7. Verstärkerschaltung nach Anspruch 6, wobei der Pfadumschaltkreis einen Pfadumschalttransistor in Form eines N-Kanal-MOSFET enthält, die erste Konstantstrom-Erzeugungsschaltung vorgesehen ist zwischen einer Versorgungsspannungsleitung, an die eine vorgegebene Versorgungsspannung angelegt wird, und einer Leitung, mit der die Sources des ersten und des zweiten Transistors im ersten Differenzeingangspaar und ein Drain des Pfadumschalttransistors verbunden sind, der Pfadumschalttransistor ein Gate aufweist, das mit der Bezugsspannung gespeist wird, der Pfadumschalttransistor im ersten Zustand ausgeschaltet und im zweiten Zustand eingeschaltet ist, der Pfadumschaltkreis im ersten Zustand den Pfad des ersten Konstantstroms auf einen Pfad einstellt, der über das erste Differenzeingangspaar und nicht über den Pfadumschalttransistor verläuft, und im zweiten Zustand der Pfadumschaltkreis den Pfad des ersten Konstantstroms auf einen Pfad einstellt, der nicht über das erste Differenzeingangspaar, jedoch über den Pfadumschalttransistor verläuft.
  8. Schaltnetzteilschaltung zur Erzeugung einer Ausgangsspannung aus einer Eingangsspannung, umfassend: eine Endstufenschaltung, die eingerichtet ist, das Schalten der Eingangsspannung durchzuführen; einen Rückkopplungsspannungs-Eingangsanschluss, der eingerichtet ist, mit einer der Ausgangsspannung entsprechenden Rückkopplungsspannung gespeist zu werden; die Verstärkerschaltung nach einem der Ansprüche 1 bis 7, eingerichtet, die Rückkopplungsspannung als Sollspannung zu empfangen; eine Bezugsspannungs-Versorgungsschaltung, die eingerichtet ist, die Bezugsspannung an die Verstärkerschaltung zu liefern; und eine Endstufen-Steuerschaltung, die eingerichtet ist, die Endstufenschaltung anhand der Fehlerspannung zu steuern, um eine Differenz zwischen der Rückkopplungsspannung als Sollspannung und der Bezugsspannung zu verringern.
  9. Schaltnetzteilvorrichtung, umfassend: die Schaltnetzteilschaltung nach Anspruch 8; und eine Gleichrichter-Glättungsschaltung, die eingerichtet ist, die Ausgangsspannung durch Gleichrichten und Glätten einer Spannung zu erzeugen, die durch das Schalten seitens der Endstufenschaltung erzeugt wird.
DE112022002904.8T 2021-05-31 2022-04-22 Verstärkerschaltung, schaltnetzteilschaltung und schaltnetzteilvorrichtung Pending DE112022002904T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2021-090925 2021-05-31
JP2021090925 2021-05-31
PCT/JP2022/018522 WO2022254995A1 (ja) 2021-05-31 2022-04-22 アンプ回路、スイッチング電源用回路及びスイッチング電源装置

Publications (1)

Publication Number Publication Date
DE112022002904T5 true DE112022002904T5 (de) 2024-03-21

Family

ID=84323149

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112022002904.8T Pending DE112022002904T5 (de) 2021-05-31 2022-04-22 Verstärkerschaltung, schaltnetzteilschaltung und schaltnetzteilvorrichtung

Country Status (5)

Country Link
US (1) US20240088852A1 (de)
JP (1) JPWO2022254995A1 (de)
CN (1) CN117296246A (de)
DE (1) DE112022002904T5 (de)
WO (1) WO2022254995A1 (de)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019221099A (ja) 2018-06-22 2019-12-26 ローム株式会社 スイッチング電源装置及び半導体装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012053133A1 (ja) * 2010-10-19 2012-04-26 パナソニック株式会社 チョッパ増幅器、アクティブフィルタ、基準周波数生成回路

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019221099A (ja) 2018-06-22 2019-12-26 ローム株式会社 スイッチング電源装置及び半導体装置

Also Published As

Publication number Publication date
WO2022254995A1 (ja) 2022-12-08
JPWO2022254995A1 (de) 2022-12-08
US20240088852A1 (en) 2024-03-14
CN117296246A (zh) 2023-12-26

Similar Documents

Publication Publication Date Title
DE10040413B4 (de) Schaltungsanordnung zur Erzeugung eines Schaltsignals für ein stromgesteuertes Schaltnetzteil
DE102010009039B4 (de) Verfahren und Steuerschaltungen zum Steuern von Gleichstromstellerschaltungen zum Erzeugen einer geregelten Ausgangsspannung bei verringertem durchschnittlichem Induktorstrom
DE102006013524B4 (de) Schaltwandler mit mehreren Wandlerstufen
DE102009008580A1 (de) Strom-Gegenkopplungsschaltung und Gleichspannungswandler unter deren Verwendung
DE112005000026T5 (de) Gleichspannungswandler und Wandlervorrichtung
DE102017212354B4 (de) Niederohmiger Lastschalter mit Ausgangsstromstärkesteuerung
DE2947761A1 (de) Geregelte spannungsversorgung mit spannungsvervielfacherschaltung
EP0952661B1 (de) Schaltungsanordnung für eine Ladungspumpe und Spannungsreglerschaltung mit einer derartigen Schaltungsanordnung
DE112018007757T5 (de) Schaltnetzteil, integrierte halbleiterschaltungseinrichtung und differentialeingangsschaltung
DE102012221656A1 (de) Phasenkompensationsschaltung, integrierte halbleiterschaltung mit einer phasenkompensationsschaltung und energieversorgungsschaltung mit einer phasenkompensationsschaltung
EP1050951B1 (de) Schaltungsanordnung für eine getaktete Stromversorgung
DE4438671C1 (de) Schaltungsanordnung zur Ansteuerung eines Umrichters
DE10312221A1 (de) Spannungsregler mit einstellbarer Ausgangsimpedanz
EP0590304B1 (de) Verfahren zur Vorsteuerung eines Schaltnetzteiles zum Ausgleich von Schwankungen der Speisespannung und Schaltungsanordnung zur Durchführung des Verfahrens
EP0944159B1 (de) Gleichspannungswandler
DE102016122191A1 (de) Stromschwellenwerterkennung bei Synchronregelung
DE102019005176A1 (de) Buck-boost-wandler sowie verfahren und treiber zu deren steuerung
DE112022002904T5 (de) Verstärkerschaltung, schaltnetzteilschaltung und schaltnetzteilvorrichtung
EP1389359B1 (de) Gleichspannungswandler mit schaltregler
DE102008016632A1 (de) Schaltsteuerung in DC-DC-Wandlern
DE19835667C2 (de) Gleichspannungswandler
DE4007953C2 (de) Gleichspannungswandler mit geschalteten Kondensatoren
EP1654606B1 (de) Schaltungsanordnung und verfahren zur spannungsversorgung
EP2458737A1 (de) Diodenersatzschaltung und diese jeweils enthaltende Aufwärtswandlerschaltung, Abwärtswandlerschaltung und Brückengleichrichterschaltung
DE102009000395A1 (de) Mehrfach-Schaltregler

Legal Events

Date Code Title Description
R012 Request for examination validly filed