CN117296246A - 放大器电路、开关电源用电路以及开关电源装置 - Google Patents

放大器电路、开关电源用电路以及开关电源装置 Download PDF

Info

Publication number
CN117296246A
CN117296246A CN202280034967.4A CN202280034967A CN117296246A CN 117296246 A CN117296246 A CN 117296246A CN 202280034967 A CN202280034967 A CN 202280034967A CN 117296246 A CN117296246 A CN 117296246A
Authority
CN
China
Prior art keywords
voltage
transistor
circuit
differential input
state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280034967.4A
Other languages
English (en)
Inventor
久保田勘人
村上和宏
田中邦昌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of CN117296246A publication Critical patent/CN117296246A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45237—Complementary long tailed pairs having parallel inputs and being supplied in series
    • H03F3/45246—Folded cascode stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45197—Pl types
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/26—Modifications of amplifiers to reduce influence of noise generated by amplifying elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

本发明提供一种放大器电路，其构成为生成与目标电压和基准电压间的差对应的误差电压，该放大器电路包括：第1差动输入对，其具有构成为由栅极接收目标电压的第1晶体管和构成为由栅极接收基准电压的第2晶体管；以及第2差动输入对，其具有构成为由栅极接收目标电压的第3晶体管和构成为由栅极接收基准电压的第4晶体管，根据基准电压，使用第1差动输入对或第2差动输入对来生成误差电压，第1晶体管和第2晶体管由P沟道型的MOSFET形成，并且，第3晶体管和第4晶体管由N沟道型的MOSFET形成。

Description

放大器电路、开关电源用电路以及开关电源装置
技术领域
本公开涉及放大器电路、开关电源用电路以及开关电源装置。
背景技术
生成与2个电压间的差电压对应的误差电压的放大器电路搭载于各种装置。例如，在通过对输入电压进行开关来生成输出电压的开关电源装置中，设置通过将基于输出电压的反馈电压与基准电压进行比较来生成与它们的差电压对应的误差电压的放大器电路，进行与误差电压对应的开关动作。
现有技术文献
专利文献
专利文献1：日本特开2019-221099号公报
发明内容
发明所要解决的课题
放大器电路以及搭载放大器电路的装置(例如开关电源装置)的低噪声是重要的。
本公开的目的在于提供一种有助于噪声降低的放大器电路、开关电源用电路以及开关电源装置。
用于解决课题的手段
根据本公开一个方面的放大器电路构成为生成与目标电压和基准电压间的差对应的误差电压，所述放大器电路具备：第1差动输入对，其具有构成为由栅极接收所述目标电压的第1晶体管和构成为由栅极接收所述基准电压的第2晶体管；以及第2差动输入对，其具有构成为由栅极接收所述目标电压的第3晶体管和构成为由栅极接收所述基准电压的第4晶体管，根据所述基准电压，使用所述第1差动输入对或所述第2差动输入对来生成所述误差电压，所述第1晶体管和所述第2晶体管由P沟道型的MOSFET形成，并且，所述第3晶体管和所述第4晶体管由N沟道型的MOSFET形成。
根据本公开，能够提供一种有助于噪声降低的放大器电路、开关电源用电路以及开关电源装置。
附图说明
图1是本公开的实施方式的开关电源装置的整体结构图。
图2是本公开的实施方式的半导体装置的外部视图。
图3涉及本公开的实施方式，表示某信号(SET)的波形图。
图4涉及本公开的实施方式，是多个信号之间的关系图。
图5A是本公开的实施方式的斜坡电压(slope voltage)生成电路的结构图。
图5B是本公开的实施方式的斜坡电压的说明图。
图6涉及本公开的实施方式，是由半导体装置执行的开关动作的说明图。
图7涉及本公开的实施方式，是表示基准电压的变化的情形的图。
图8是参考例的误差放大器的结构图。
图9涉及属于本公开的实施方式的第1实施例，是误差放大器的结构图。
图10涉及属于本公开的实施方式的第1实施例，是用于说明两个状态的图。
图11是用于在参考例与第1实施例之间比较噪声特性的图。
具体实施方式
以下，参照附图对本公开的实施方式的例子进行具体说明。在参照的各图中，对相同的部分标注相同的符号，原则上省略与相同部分相关的重复的说明。另外，在本说明书中，为了简化记述，有时通过标注参照信息、信号、物理量、元件或部位等的记号或符号，省略或略记与该记号或符号对应的信息、信号、物理量、元件或部位等的名称。例如，由后述的“M1”参照的高侧晶体管(参照图1)可以表述为高侧晶体管M1，也可以简记为晶体管M1，但它们全部是指相同的晶体管。
首先，对本公开的实施方式的记述中使用的几个用语进行说明。线是指传播或施加电信号的配线。接地是指具有成为基准的0V(零伏特)的电位的基准导电部或0V的电位其本身。基准导电部由金属等导体形成。0V的电位也称为接地电位。在本公开的实施方式中，不特别设置基准而示出的电压表示从接地观察到的电位。电平是指电位的电平，关于任意关注的信号或电压，高电平具有比低电平高的电位。任意的数字信号取高电平或低电平的信号电平。对于任意关注的信号或电压，信号或电压处于高电平严格地意味着信号或电压的电平处于高电平，信号或电压处于低电平严格地意味着信号或电压的电平处于低电平。在任意关注的信号或电压中，将从低电平向高电平的切换称为上升沿(up edge或risingedge)，将从高电平向低电平的切换称为下降沿(down edge或falling edge)。
关于构成为包含MOSFET的FET(场效应晶体管)的任意的晶体管，接通状态是指该晶体管的漏极和源极之间导通的状态，断开状态是指该晶体管的漏极和源极之间不导通的状态(切断状态)。对于未被分类为FET的晶体管，也是同样的。除非另有说明，否则MOSFET被认为是增强型MOSFET。MOSFET是“metal-oxide-semiconductor field-effecttransistor，金属氧化物半导体场效应晶体管”的缩写。以下，对于任意的晶体管，有时也将接通状态、断开状态仅表现为接通、断开。另外，关于任意的晶体管，有时将晶体管成为接通状态的期间称为接通期间，有时将晶体管成为断开状态的期间称为断开期间。
关于取高电平或低电平的信号电平的任意信号，将该信号的电平为高电平的期间称为高电平期间，将该信号的电平为低电平的期间称为低电平期间。对于取高电平或低电平的电压电平的任意电压，也是同样的。关于任意的电路元件、配线(线)、节点等形成电路的多个部位间的连接，只要没有特别记述，是指电连接。
图1是本公开的实施方式的开关电源装置AP的整体结构图。图1的开关电源装置AP构成为从输入电压VIN生成比输入电压VIN低的输出电压VOUT的降压型DC/DC转换器。输入电压VIN和输出电压VOUT是正的直流电压。开关电源装置AP具备作为开关电源用电路的半导体装置1、通过对后述的开关电压VSW进行整流以及平滑化来生成输出电压VOUT的整流平滑电路2。半导体装置1是所谓的电源IC。整流平滑电路2由电感器L1和输出电容器C1构成。
图2表示半导体装置1的外观的例子。半导体装置1是具备具有形成于半导体基板上的半导体集成电路的半导体芯片、收容半导体芯片的壳体(封装)、以及从壳体向半导体装置1的外部露出的多个外部端子的电子部件。通过将半导体芯片封入由树脂构成的壳体(封装)内而形成半导体装置1。形成半导体装置1的各电路(包括后述的控制块10、输出级电路20以及内部电源电路30)包含于上述的半导体集成电路。此外，图2所示的半导体装置1的外部端子的数量及半导体装置1的壳体的种类只不过是例示，能够任意地设计它们。
作为设置于半导体装置1的多个外部端子的一部分，在图1中示出了外部端子IN、SW、GND以及FB。外部端子IN是应接收输入电压VIN的输入端子，外部端子GND是应接地的接地端子。在开关电源装置AP中，对输入端子IN施加输入电压VIN，接地端子GND与接地连接。由于输入电压VIN具有正的直流电压值，因此接地端子GND设置在比输入端子IN低的电位侧。外部端子SW是与后述的节点ND1连接的开关端子。外部端子FB是应接收反馈电压VFB的反馈端子。在开关电源装置AP中，施加输出电压VOUT的节点ND2直接与反馈端子FB连接。因此，施加于反馈端子FB的反馈电压VFB与输出电压VOUT相等。
半导体装置1具备控制块10、输出级电路20以及内部电源电路30。除此之外还设置有逆流检测电路和异常检测保护电路等，但在此省略它们的图示和说明。另外，输出级电路20也可以设置于半导体装置1的外部而与半导体装置1外置连接。
输出级电路20具备作为输出晶体管发挥功能的高侧晶体管M1和作为同步整流晶体管发挥功能的低侧晶体管M2，在控制块10的控制下对输入电压VIN进行开关。晶体管M1和M2彼此串联连接。即，输出级电路20具有晶体管M1和M2的串联电路。开关电源装置AP使用晶体管M1和M2以同步整流方式进行直流-直流转换。晶体管M1以及M2各自构成为N沟道型的MOSFET。此外，也能够进行将晶体管M1构成为P沟道型的MOSFET的变形。另外，也能够将晶体管M2置换为二极管，在该情况下，开关电源装置AP以非同步整流方式进行直流-直流转换。
晶体管M1的漏极与输入端子IN连接，因此接收输入电压VIN的输入。晶体管M1的源极和晶体管M2的漏极通过节点ND1共同连接。晶体管M2的源极与接地端子GND连接(因此与接地连接)。将在节点ND1产生的电压称为开关电压，用记号“VSW”表示。在半导体装置1的内部，开关端子SW与节点ND1连接，在半导体装置1的外部，开关端子SW与电感器L1的一端连接。因此，开关端子SW介于电感器L1的一端与节点ND1之间。电感器L1的另一端与节点ND2连接。在节点ND2产生输出电压VOUT。输出电容器C1连接在节点ND2与接地之间。此外，在将晶体管M1构成为P沟道型的MOSFET的情况下，晶体管M1的源极以及漏极的关系与上述的关系相反(即，晶体管M1的源极、漏极分别与输入端子IN、节点ND1连接)。
在图1中，“LD”表示连接在节点ND2与接地之间的负载。负载LD是基于输出电压VOUT驱动的任意的负载。将流过电感器L1的电流称为电感器电流，用记号“IL”表示。
控制块10基于输出电压VOUT的信息(即，反馈电压VFB)和电感器电流IL的信息来控制晶体管M1和M2的接通/断开，从而使输出电压VOUT稳定在预定的目标电压VTG(例如，0.9V)。即，控制块10能够以所谓的电流模式控制方式驱动晶体管M1和M2。在此，将在晶体管M1的接通期间流过晶体管M1的电流IM1用作电感器电流IL的信息。
控制块10通过向晶体管M1的栅极供给栅极信号G1来控制晶体管M1的状态，通过向晶体管M2的栅极供给栅极信号G2来控制晶体管M2的状态。晶体管M1在栅极信号G1的高电平期间成为接通状态，在栅极信号G1的低电平期间成为断开状态。晶体管M2在栅极信号G2的高电平期间成为接通状态，在栅极信号G2的低电平期间成为断开状态。通过控制块10，输出级电路20的状态被控制以及设定为输出高状态、输出低状态以及双断开状态中的任一个。在输出高状态下，晶体管M1为接通状态且晶体管M2为断开状态。在输出低状态下，晶体管M1为断开状态且晶体管M2为接通状态。在双断开状态下，晶体管M1及M2均为断开状态。晶体管M1及M2均不会成为接通状态。
内部电源电路30根据输入电压VIN生成预定的内部电源电压。构成控制块10的各电路基于内部电源电压进行驱动。内部电源电压可以是多个。
控制块10具有误差放大器11、基准电压供给电路12、斜坡电压生成电路13、主比较器14、置位(set)信号发出电路15、PWM电路16以及栅极驱动器17。另外，“PWM”是脉冲宽度调制的缩写。
误差放大器11具备反相输入端子、非反相输入端子以及输出端子。误差放大器11的反相输入端子与反馈端子FB连接。因此，向误差放大器11的反相输入端子输入反馈电压VFB。从基准电压供给电路12向误差放大器11的非反相输入端子输入基准电压VREF。误差放大器11的输出端子与线LN1连接。误差放大器11生成与施加到误差放大器11的反相输入端子的反馈电压VFB与施加到误差放大器11的非反相输入端子的基准电压VREF的差电压对应的误差电压VCMP。误差放大器11通过对线LN1输入输出与该差电压对应的误差电流信号的电荷，在线LN1产生误差电压VCMP。具体而言，误差放大器11在基准电压VREF高于反馈电压VFB时，以误差电压VCMP变高的方式向线LN1输出基于误差电流信号的电流，在反馈电压VFB高于基准电压VREF时，以误差电压VCMP变低的方式从线LN1向误差放大器11引入基于误差电流信号的电流。随着基准电压VREF与反馈电压VFB的差电压的绝对值增大，基于误差电流信号的电流的大小也增大。另外，可以在线LN1与接地之间设置由电阻和电容器的串联电路构成的相位补偿部(未图示)，该相位补偿部与误差放大器11协作在线LN1中产生误差电压VCMP。
基准电压供给电路12生成基准电压VREF，将生成的基准电压VREF供给到误差放大器11的非反相输入端子。
斜坡电压生成电路13在晶体管M1的接通期间生成与流过晶体管M1的电流IM1对应的斜坡电压VSLP。电流IM1中包含电感器电流IL的信息。
主比较器14对斜坡电压VSLP和误差电压VCMP进行比较，输出表示其比较结果的数字信号即信号RST。当斜坡电压VSLP高于误差电压VCMP时，信号RST成为高电平，当斜坡电压VSLP低于误差电压VCMP时，信号RST成为低电平。当斜坡电压VSLP与误差电压VCMP一致时，信号RST成为高电平或低电平。在主比较器14的输出信号RST中，仅高电平的信号RST作为复位信号发挥功能，低电平的信号RST不相当于复位信号。以下，有时将从主比较器14输出高电平的信号RST表现为复位信号的发出或输出。主比较器14作为基于斜坡电压VSLP和误差电压VCMP发出复位信号的复位信号发出电路发挥功能。
置位信号发出电路15对PWM电路16输出作为数字信号的信号SET。置位信号发出电路15的输出信号SET中仅高电平的信号SET作为置位信号发挥功能，低电平的信号SET不相当于置位信号。以下，有时将从置位信号发出电路15输出高电平的信号SET表现为置位信号的发出或输出。置位信号发出电路15能够以预定的频率fCLK周期性地发出置位信号。即，如图3所示，置位信号发出电路15能够以预定的频率fCLK的倒数的间隔使信号SET反复产生上升沿。信号SET包含在预定的微小时间内成为高电平的脉冲，在信号SET中，脉冲以频率fCLK的倒数的间隔反复产生。
PWM电路16由触发器(flip-flop)等逻辑电路构成，基于来自置位信号发出电路15的信号SET和来自主比较器14的信号RST，生成并输出指定晶体管M1和M2的接通/断开状态的控制信号CNT。栅极驱动器17基于控制信号CNT控制晶体管M1的栅极信号G1和晶体管M2的栅极信号G2。
图4表示信号SET、RST、CNT、G1和G2的关系。信号SET、RST、CNT、G1和G2分别是取高电平和低电平中的任意一个的二值信号。在信号RST为低电平的状态下高电平的信号SET被输入到PWM电路16时(即发出置位信号时)，控制信号CNT成为高电平，之后，控制信号CNT被保持为高电平，直到高电平的信号RST被输入到PWM电路16为止(即发出复位信号为止)。在信号SET为低电平的状态下高电平的信号RST被输入到PWM电路16时(即发出复位信号时)，控制信号CNT成为低电平，之后，控制信号CNT被保持为低电平，直到高电平的信号SET被输入到PWM电路16为止(即发出置位信号为止)。在信号SET及RST均为低电平的期间，控制信号CNT维持在所保持的电平。在控制块10中，信号SET和RST不同时变为高电平。
栅极驱动器17在控制信号CNT的高电平期间，将栅极信号G1、G2分别设为高电平、低电平，由此将输出级电路20设为输出高状态。栅极驱动器17在控制信号CNT的低电平期间，将栅极信号G1、G2分别设为低电平、高电平，由此将输出级电路20设为输出低状态。此外，在检测逆流电流时或发生异常时，执行上述控制以外的控制，但在此省略其说明。逆流电流是指从电感器L1通过节点ND1和晶体管M2流向接地的电流。
如上述那样构成的控制块10基于反馈电压VFB以及斜坡电压VSLP，进行使晶体管M1以及M2交替地接通、断开(即，将输出级电路20的状态在输出高状态以及输出低状态间切换)的开关动作，从而能够使输出电压VOUT稳定化为预定的目标电压VTG。此外，在开关动作中，使晶体管M1和M2交替地接通、断开是包含在输出低状态和输出高状态间的转变之间存在考虑了死区时间等的双断开状态的概念。
通过上述开关动作，在输出级电路20中对输入电压VIN进行开关。即，通过开关动作，电平实质上在输入电压VIN的电平和接地的电平之间变动的矩形波状的电压表现为开关电压VSW。该开关电压VSW被电感器L1和输出电容器C1整流和平滑化，由此得到直流的输出电压VOUT。
在控制块10中，通过上述开关动作，执行用于减小反馈电压VFB和基准电压VREF之间的差电压的反馈控制(换句话说，用于使该差电压等于零的控制)。因此，输出电压VOUT的目标电压VTG取决于基准电压VREF。并且，在开关电源装置AP中，输出电压VOUT其本身被用作反馈电压VFB，因此目标电压VTG与基准电压VREF一致，结果，执行使输出电压VOUT稳定在基准电压VREF的反馈控制。
对斜坡电压VSLP补充说明。在晶体管M1的接通期间流过晶体管M1的电流IM1与晶体管M1的接通期间的电感器电流IL相等，因此斜坡电压VSLP表示晶体管M1的接通期间的电感器电流IL的信息。即，斜坡电压VSLP包含晶体管M1的接通期间的晶体管M1或电感器L1的电流信息。作为包含该电流信息的斜坡电压VSLP的生成方法，能够利用公知的任意方法。图5A示出了斜坡电压生成电路13的结构的例子，图5B示出了与斜坡电压VSLP有关的电流和电压的波形。图5A的斜坡电压生成电路13具备IV变换部13a、倾斜电压(ramp voltage)生成电路13b以及加法部13c。IV变换部13a通过将在晶体管M1的接通期间中流过晶体管M1的电流IM1(即晶体管M1的接通期间中的电感器电流IL)变换为电压，生成与该电流IM1成比例的感测电压VSNS。倾斜电压生成电路13b生成在晶体管M1的接通期间中以0V为起点逐渐增加的锯齿波状的倾斜电压VRMP。加法部13c生成感测电压VSNS与倾斜电压VRMP之和的电压作为斜坡电压VSLP。在晶体管M1的接通期间以外的期间，斜坡电压VSLP为0V(但是，也可以具有预定的偏置电压值)。众所周知，通过倾斜电压VRMP的相加，能够抑制电流模式控制中的输出反馈环路的振荡。
图6表示在反馈控制中执行的开关动作的时序图。以控制信号CNT为低电平且信号SET为低电平的定时tA0为起点进行考虑。在定时tA0，斜坡电压VSLP为0V，之后，在定时tA1，信号SET产生上升沿。即，在定时tA1发出置位信号。通过接收置位信号的发出而控制信号CNT从低电平切换为高电平，输出级电路20从输出低状态切换为输出高状态。在输出级电路20为输出高状态的期间，电感器电流IL逐渐增大，与此连动，斜坡电压VSLP也逐渐上升。然后，当小于误差电压VCMP的斜坡电压VSLP在定时tA2达到误差电压VCMP时，主比较器14的输出信号RST从低电平切换为高电平，即发出复位信号。接收复位信号的发出，控制信号CNT从高电平切换到低电平，从而输出级电路20从输出高状态切换到输出低状态。当输出级电路20成为输出低状态时，斜坡电压VSLP迅速降低到0V，因此信号RST返回到低电平。以后，反复进行同样的动作。
由于置位信号以频率fCLK的倒数的间隔反复发出，所以晶体管M1及M2以频率fCLK被PWM控制。即，在开关电源装置AP中，通过以频率fCLK对输入电压VIN进行脉冲宽度调制，得到输出电压VOUT。频率fCLK可以是固定的，也可以使用扩频技术使频率fCLK在预定频率范围内变动。此外，虽未特别图示，但以某状态为基准，在负载LD的消耗电流减少时，产生误差电压VCMP的降低、电感器电流IL的平均值的降低以及输出占空比的降低，另一方面，在负载LD的消耗电流增加时，产生误差电压VCMP的上升、电感器电流IL的平均值的上升以及输出占空比的上升，由此，输出电压VOUT被保持为目标电压VTG。输出占空比表示输出级电路20成为输出高状态的期间相对于输出级电路20成为输出高状态的期间与输出级电路20成为输出低状态的期间之和的比。
图7表示基准电压VREF变化的情况。基准电压VREF在开始向输入端子IN供给输入电压VIN后的定时tB1具有预定的下限电压VL。基准电压供给电路12从定时tB1到定时tB1之后的定时tB2，使基准电压VREF从预定的下限电压VL向预定的上限电压VH单调地上升，在定时tB2之后，将基准电压VREF保持为上限电压VH。下限电压VL为0V(零伏特)，上限电压VH与输出电压VOUT的目标电压VTG一致。由此，在半导体装置1以及开关电源装置AP启动时，实现使输出电压VOUT逐渐从0V向目标电压VTG上升的软启动动作。参照图6说明的开关动作在定时tB1以后的任意期间执行。另外，下限电压VL也可以是0V以外的电压(其中，VL＜VH)。
＜＜参考例＞＞
半导体装置1在误差放大器11中具有特异的结构。在说明该特异的结构之前，在图8中示出了参考例的误差放大器11r的结构。参考例的误差放大器11r具备由晶体管911以及912构成的差动输入对910。向晶体管911的栅极g供给输出电压VOUT的分压作为反馈电压VFB’，向晶体管912的栅极供给基准电压VREF。然后，误差放大器11r根据反馈电压VFB'和基准电压VREF之间的差电压生成误差电压VCMP'。在半导体装置1以及开关电源装置AP启动时，基准电压VREF具有接近0V的电压，因此若晶体管911以及912的沟道型为N沟道型，则无法确保晶体管911以及912的动作所需的栅极-源极间电压，差动输入对910无法正确地动作(无法生成与反馈电压VFB’以及基准电压VREF间的差电压对应的误差电压VCMP’)。因此，在误差放大器11r中，由P沟道型的MOSFET形成晶体管911以及912。
另外，在误差放大器11r中，也能够设为“VFB’＝VOUT”，但如果设为“VFB’＝VOUT”，则需要将误差放大器11r的电源电压VDD’设定得比输出电压VOUT与P沟道型MOSFET的栅极阈值电压的大小之和高。这不利于省电化等。为了在不能提高电源电压VDD’的制约下使误差放大器11r正确地动作，需要输出电压VOUT的电阻分割。因此，在图8的结构中，通过进行输出电压VOUT的电阻分割，生成输出电压VOUT的分压，将该分压用作向误差放大器11r的反馈电压VFB’。
然而，当执行输出电压VOUT的电阻分压时，输出电压VOUT的噪声增大。对此，列举简单的数值例进行说明。假设输出电压VOUT的目标电压VTG为0.9V，并且“VFB’＝(1/3)VOUT”。在该情况下，软启动动作完成后的基准电压VREF(即上限电压VH)被设定为0.3V。现在，在软启动动作完成后，假设基准电压VREF由于噪声而从设定电压“0.3V”偏移了0.1V，成为0.4V。于是，通过参考例的反馈控制，输出电压VOUT被控制为1.2V。即，输出电压VOUT从目标电压VTG偏移0.3V。另一方面，在上述数值例中，如果是“VFB’＝VOUT”，则软启动动作完成后的基准电压VREF(即上限电压VH)被设定为0.9V。于是，即使基准电压VREF由于噪声而从设定电压“0.9V”偏离0.1V而成为1.0V，输出电压VOUT也被控制为1.0V，因此输出电压VOUT从目标电压VTG的偏离仅为0.1V。
这样，输出电压VOUT的电阻分割成为输出电压VOUT的噪声增大的主要原因。因此，不进行输出电压VOUT的电阻分割有利于低噪声化，但在图8的结构中，由于电源电压VDD’的制约等，不得不进行电阻分割。
考虑到这些，在误差放大器11中采用有助于降低输出电压VOUT的噪声的结构。以下，在多个实施例中，说明与开关电源装置AP(特别是误差放大器11)相关的几个具体的结构例、应用技术、变形技术等。在本实施方式中上述的事项(但是，除了与参考例相关的事项以外)只要没有特别记述且没有矛盾，就适用于以下的各实施例。在各实施例中，在存在与上述事项矛盾的事项的情况下，可以优先各实施例中的记载。另外，只要不矛盾，也能够将以下所示的多个实施例中的任意的实施例所记载的事项应用于其他任意的实施例(即，也能够将多个实施例中的任意的2个以上的实施例组合)。
＜＜第1实施例＞＞
对第1实施例进行说明。图9是第1实施例的误差放大器100的电路图。在第1实施例中，将误差放大器100用作图1的误差放大器11。简而言之，在第1实施例中，不进行输出电压VOUT的电阻分割而将输出电压VOUT其本身用作反馈电压VFB，在半导体装置1以及开关电源装置AP启动时(在软启动动作的执行中)，使用由P沟道型的MOSFET构成的差动输入对110来生成误差电压VCMP。然后，在半导体装置1以及开关电源装置AP的启动完成后(软启动动作完成后)，使用由N沟道型的MOSFET构成的差动输入对120生成误差电压VCMP。以下，详细说明图9的误差放大器100的结构和动作。
误差放大器100具备晶体管111、112、121、122、131、141～148、161～166以及171～174。在这些晶体管中，晶体管111、112、141～144以及161～166由P沟道型的MOSFET形成，晶体管121、122、131、145～148以及171～174由N沟道型的MOSFET形成。
另外，误差放大器100具备恒流源160、电阻149、150、167、170以及175～177。图9所示的包含线LN11～LN17、LN21以及LN22的多个线也包含于误差放大器100的构成要素。线LN11是被施加电源电压VDD的电源线。电源电压VDD具有预定的正的直流电压值(例如1.5V)。电源电压VDD可以由内部电源电路30(参照图1)生成。线LN17是具有接地电位(即0V的电位)的接地线。
并且，误差放大器100具备端子101～103。端子101、102分别是误差放大器100的反相输入端子、非反相输入端子。因此，端子101、102分别作为图1的误差放大器11的反相输入端子、非反相输入端子发挥功能，向端子101供给反馈电压VFB，另一方面，向端子102供给基准电压VREF。端子103是误差放大器100的输出端子。因此，端子103作为图1的误差放大器11的输出端子发挥功能，端子103在误差放大器100的外部与图1的线LN1连接(在图9中未图示与线LN1连接的情况)。
晶体管111和112形成差动输入对110(第1差动输入对)。晶体管111和112是具有共同结构的2个P沟道型MOSFET。另外，晶体管111以及112相互接近地配置，以使晶体管111以及112的温度实质上一致。晶体管121和122形成差动输入对120(第2差动输入对)。晶体管121和122是具有共同结构的2个N沟道型MOSFET。另外，晶体管121以及122相互接近地配置，以使晶体管121以及122的温度实质上一致。可以将具有高噪声耐性的N沟道型MOSFET(换言之，低噪声的N沟道型MOSFET)用作晶体管121和122。
由晶体管131形成流路切换电路130。流路切换电路130的功能从后述的说明变得明确。并且，由晶体管141～148以及电阻149和150形成误差电压生成电路140。
误差放大器100说明各电路元件的连接关系。晶体管161、162、165、141以及142的各源极与电源线LN11连接。也可以在晶体管161、162、165、141以及142各自的源极与电源线LN11之间单独地插入电阻。晶体管161、162、165、141以及142的各栅极和晶体管163的漏极共同连接于线LN12。晶体管161、162、165、141、142的漏极分别与晶体管163、164、166、143、144的源极连接。晶体管163、164、166、143以及144的各栅极共同连接于线LN13。另外，晶体管163的漏极经由电阻167与线LN13连接。恒流源160设置在线LN13与接地之间。
晶体管166的漏极连接于线LN14。另外，对于线LN14，晶体管111及112的各源极也连接且晶体管131的漏极也连接。晶体管111以及121的栅极彼此相互连接。晶体管111以及121的各栅极经由电阻177与端子101连接。另外，也可以省略电阻177。在该情况下，晶体管111以及121的各栅极与端子101直接连接。总之，对晶体管111和121的各栅极施加反馈电压VFB。晶体管112、122以及131的栅极彼此相互连接，晶体管112、122以及131的各栅极与端子102连接。因此，对晶体管112及122的各栅极施加基准电压VREF，并且对晶体管131的栅极也施加基准电压VREF。晶体管131的源极与接地连接。
晶体管143的漏极、晶体管145的漏极、晶体管147及148的各栅极共同连接于线LN21。晶体管144的漏极和晶体管146的漏极与线LN22共同连接。另外，线LN22与端子103连接。晶体管145的源极、晶体管147的漏极和晶体管112的漏极彼此连接。晶体管146的源极、晶体管148的漏极和晶体管111的漏极彼此连接。晶体管147的源极经由电阻149与接地线LN17连接，晶体管148的源极经由电阻150与接地线LN17连接。
晶体管121的漏极与晶体管142的漏极和晶体管144的源极连接。晶体管122的漏极与晶体管141的漏极和晶体管143的源极连接。晶体管121及122的各源极和晶体管172的漏极共同连接于线LN15。晶体管172的源极与晶体管174的漏极连接。晶体管174的源极经由电阻176与接地线LN17连接。
晶体管164的漏极和晶体管171、172、145以及146的各栅极共同连接于线LN16。另外，晶体管164的漏极经由电阻170与晶体管171的漏极连接。晶体管171的漏极连接于晶体管173及174的各栅极。晶体管171的源极与晶体管173的漏极连接。晶体管173的源极经由电阻175与接地线LN17连接。
对误差放大器100的动作进行说明。恒流源160执行使预定的恒流从线LN13流向接地的恒流动作。通过在恒流源160进行恒流动作，在晶体管161～164中流过漏极电流，通过对线LN16施加正的电压，作为开关发挥功能的晶体管171、172、145以及146分别接通。由此，成为漏极电流流过晶体管171～174且漏极电流流过晶体管141～148的状态。在不执行恒流动作的情况下，漏极电流不流过构成误差放大器100的各晶体管，误差放大器100的动作停止。控制块10(参照图1)能够控制是否执行恒流源160的恒流动作。至少在图7所示的定时tB1以后，由恒流源160始终进行恒流动作。以下，假设在恒流源160中持续进行恒流动作。
晶体管165以及166与晶体管161以及163、电阻167以及恒流源160协作，生成具有第1预定电流值的恒流IPT。因此，误差放大器100包括生成恒流IPT的第1恒流生成电路。第1恒流生成电路的主要构成要素是晶体管165以及166，但也可以理解为晶体管161以及163、电阻167以及恒流源160也包含于第1恒流生成电路的构成要素。恒流IPT从电源线LN11通过晶体管165和166流向线LN14。
晶体管174和电阻176与晶体管173和电阻175、晶体管162和164以及恒流源160协作，生成具有第2预定电流值的恒流INT。因此，误差放大器100具备生成恒流INT的第2恒流生成电路。第2恒流生成电路的主要构成要素是晶体管174和电阻176，但也可以理解为晶体管173和电阻175、晶体管162和164以及恒流源160也包含在第2恒流生成电路的构成要素中。恒流INT从线LN15通过晶体管172和174以及电阻176流向接地线LN17。
但是，仅在施加于端子101及102的电压VFB及VREF充分升高后，第2恒流生成电路发挥功能，恒流INT具有第2预定电流值。即，例如，在电压VFB及VREF为0V或接近0V的电压时，在晶体管121及122中实质的电流不流动，因此应相当于晶体管121及122的漏极电流之和的恒流INT的值也实质上为零。至少在电压VFB及VREF与上限电压VH相同时或具有比上限电压VH低但接近上限电压VH的电压值时，恒流INT具有第2预定电流值。
以下，有时用记号“IP1”来参照晶体管111的漏极电流，有时用记号“IP2”来参照晶体管112的漏极电流。另外，以下，有时用记号“IN1”来参照晶体管121的漏极电流，有时用记号“IN2”来参照晶体管122的漏极电流。
流路切换电路130基于基准电压VREF在第1流路和第2流路之间切换恒流IPT的流路。第1流路是经由差动输入对110的流路。更详细而言，第1流路是经由差动输入对110且不经由晶体管131的流路。第2流路是不经由差动输入对110的流路。更详细而言，第2流路是不经由差动输入对110且经由晶体管131的流路。
流路切换电路130在基准电压VREF相对较低的状态(以下，称为状态ST1)下，将恒流IPT的流路设定为第1流道，在基准电压VREF相对较高的状态(以下，称为状态ST2)下，将恒流IPT的流路设定为第2流道。状态ST2中的基准电压VREF高于状态ST1中的基准电压VREF。基准电压VREF从下限电压VL向上限电压VH上升的过程的中途(参照图7)，基准电压VREF为状态ST1。当基准电压VREF从该中途进一步上升时，基准电压VREF的状态达到状态ST2。至少在基准电压VREF与上限电压VH一致时，基准电压VREF的状态为状态ST2。
也可以如以下那样进行考虑。参考图10，高于下限电压VL但低于上限电压VH的预定电压被称为中间电压VM。在该情况下，基准电压VREF低于中间电压VM的状态相当于状态ST1，基准电压VREF高于中间电压VM的状态对应于状态ST2。基准电压VREF与中间电压VM正好一致的状态被分类为状态ST1和ST2中的任一个。
在图9的结构例中，使用作为流路切换晶体管(流路切换开关)发挥功能的晶体管131，进行恒流IPT的流路的切换。在状态ST1下晶体管131为断开状态，另一方面，在状态ST2下晶体管131为接通状态。在图9的结构例中，晶体管131的源极与接地连接，因此中间电压VM相当于晶体管131的栅极阈值电压。在晶体管131的栅极-源极间电压(从源极电位观察到的栅极电位)为晶体管131的栅极阈值电压以上时，晶体管131成为接通状态，否则，晶体管131成为断开状态。但是，也可以将晶体管131的源极与施加0V以外的固定电位的端子(未图示)连接。总之，在基准电压VREF比中间电压VM低的状态(即状态ST1)下，晶体管131成为断开状态，在基准电压VREF比中间电压VM高的状态(即状态ST2)下，晶体管131成为接通状态。
在状态ST1下，晶体管131断开，因此将恒流IPT分配给晶体管111的漏极电流IP1和晶体管112的漏极电流IP2。因此，在状态ST1下，漏极电流IP1及IP2之和的大小与恒流IPT的大小一致。在状态ST2下，晶体管131接通，因此恒流IPT全部流过晶体管131，漏极电流IP1和IP2均为零。
严格来说，在基准电压VREF从下限电压VL向上限电压VH上升的过程中，在从状态ST1向状态ST2转变时，虽然是短时间，但也产生在晶体管111、112以及131分别流动漏极电流的中间状态。中间状态相当于如下状态：虽然对晶体管131的栅极施加了在晶体管131中流过有意义的漏极电流的程度的基准电压VREF，但基准电压VREF未提高到使恒流IPT全部流过晶体管131的漏极和源极之间的程度。但是，实现这样的中间状态的期间的长度微小，并且中间状态的存在对误差放大器100的动作没有特别的影响。因此，以下，忽略中间状态的存在，对状态ST1以及ST2下的误差放大器100的动作进行说明。
首先，说明状态ST1下的动作。在状态ST1下，基准电压VREF相对较低且应与基准电压VREF一致的反馈电压VFB也相对较低，以使得晶体管121和122各自中不流过漏极电流。因此，在状态ST1下，“IN1＝IN2＝0”，结果，恒流INT也不流动(即“INT＝0”)。取而代之，在状态ST1下，如上所述，通过将恒流IPT分配给晶体管111及112，在差动输入对110中产生电流IP1及IP2。在状态ST1下，差动输入对110的产生电流IP1以及IP2作用于误差电压生成电路140，从而在输出端子103产生与产生电流IP1以及IP2对应的误差电压VCMP。
在状态ST1下，通过晶体管141及143从电源线LN11向线LN21供给的电流的大小(即晶体管141及143的漏极电流的大小)与通过晶体管142及144从电源线LN11向线LN22供给的电流的大小(即晶体管142及144的漏极电流的大小)彼此相同。另外，不取决于状态ST1和ST2中的任一个，在晶体管147和148中流过彼此相同大小的漏极电流。
在状态ST1下例如为“VFB＝VREF”时，为“IP1＝IP2＝IPT/2”。此时，晶体管111的漏极电流IP1和晶体管144的漏极电流的合计电流的大小与晶体管112的漏极电流IP2和晶体管143的漏极电流的合计电流的大小相同。因此，不产生通过输出端子103的电流的流动，误差电压VCMP不产生变动。
另一方面，在状态ST1下例如为“VFB＞VREF”时，成为“IP1＜IP2”。此时，晶体管111的漏极电流IP1与晶体管144的漏极电流的合计电流的大小小于晶体管112的漏极电流IP2与晶体管143的漏极电流的合计电流的大小。因此，具有这2个合计电流之差的大小的电流(正电荷)从输出端子103通过晶体管146以及148被引入接地线LN17。结果，误差电压VCMP降低。误差电压VCMP的降低导致输出占空比的降低，因此电压VFB和VREF之间的差减小。在状态ST1中为“VFB＜VREF”时，进行与“VFB＞VREF”时相反的动作。
这样，在状态ST1下，差动输入对110基于恒流IPT产生与反馈电压VFB及基准电压VREF间的差电压对应的电流(IP1及IP2)，误差电压生成电路140基于差动输入对110中的产生电流(IP1及IP2)，生成与该产生电流(IP1及IP2)对应的误差电压VCMP。
接着，说明状态ST2下的动作。无论状态ST1和ST2中的哪一个，晶体管141的漏极电流和晶体管142的漏极电流具有彼此相同的大小。另外，不取决于状态ST1和ST2中的任一个，在晶体管147和148中流过彼此相同大小的漏极电流。
在状态ST2下，基准电压VREF相对较高且应与基准电压VREF一致的反馈电压VFB也相对较高，因此通过包含晶体管174而形成的上述第2恒流生成电路的功能，漏极电流IN1及IN2流过晶体管121及122。即，基于恒流INT在差动输入对120中产生漏极电流IN1以及IN2，此时的漏极电流IN1以及IN2之和相当于恒流INT。另一方面，在状态ST2下，如上所述，晶体管111和112中不流过漏极电流(即“IP1＝IP2＝0”)。在状态ST2下，差动输入对120的产生电流IN1以及IN2作用于误差电压生成电路140，从而在输出端子103出现与产生电流IN1以及IN2对应的误差电压VCMP。
在状态ST2下例如为“VFB＝VREF”时，为“IN1＝IN2＝INT/2”。此时，从晶体管141的漏极电流减去晶体管122的漏极电流IN2而残留的电流流过晶体管143，并且从晶体管142的漏极电流减去晶体管121的漏极电流IN1而残留的电流流过晶体管144。因此，当“IN1＝IN2＝INT/2”时，晶体管143的漏极电流和晶体管144的漏极电流具有彼此相同的大小。这样，具有彼此相同大小的晶体管143的漏极电流以及晶体管144的漏极电流分别作为晶体管147的漏极电流以及晶体管148的漏极电流而流动，因此不产生通过输出端子103的电流的流动，误差电压VCMP不产生变动。
另一方面，在状态ST2下例如为“VFB＞VREF”时，成为“IN1＞IN2”。此时，从晶体管141的漏极电流减去晶体管122的漏极电流IN2而残留的电流流过晶体管143，并且从晶体管142的漏极电流减去晶体管121的漏极电流IN1而残留的电流流过晶体管144。因此，当“IN1＞IN2”时，晶体管144的漏极电流小于晶体管143的漏极电流。因此，具有晶体管144的漏极电流与晶体管143的漏极电流之差的大小的电流(正电荷)从输出端子103通过晶体管146以及148被引入接地线LN17。结果，误差电压VCMP降低。误差电压VCMP的降低导致输出占空比的降低，因此电压VFB和VREF之间的差减小。在状态ST2下，在“VFB＜VREF”时，进行与“VFB＞VREF”时相反的动作。
这样，在状态ST2下，差动输入对120基于恒流INT产生与反馈电压VFB及基准电压VREF间的差电压对应的电流(IN1及IN2)，误差电压生成电路140基于差动输入对120中的产生电流(IN1及IN2)，生成与该产生电流(IN1及IN2)对应的误差电压VCMP。
图11表示对比参考例和第1实施例的模拟结果。在图11中，虚线波形810表示将参考例的误差放大器11r(图8)用作图1的误差放大器11的情况下的输出电压VOUT的噪声密度的频率依赖性。实线波形820表示将第1实施例的误差放大器100(图9)用作图1的误差放大器11的情况下的输出电压VOUT的噪声密度的频率依赖性。除了误差放大器11的结构不同这一点以外，用于得到波形810以及820的模拟条件相同。然而，在参考例中，通过将输出电压VOUT电阻分割为1/3而获得的分压被用作反馈电压VFB’(参见图8)。在与参考例的比较中可知，使用第1实施例的结构的情况下，与噪声相关的特性提高。
另外，这里的噪声密度表示基准电压VREF达到上限电压VH后的噪声密度。在开关电源装置AP中应降低的输出电压VOUT的噪声是输出电压VOUT稳定在目标电压VTG时的噪声，软启动的执行过程中的噪声的大小不会成为问题。
如上所述，在开关电源装置AP中，在启动时的状态ST1下使用基于P沟道型MOSFET的差动输入对110生成误差电压VCMP，在之后的状态ST2下使用基于N沟道型MOSFET的差动输入对120生成误差电压VCMP。因此，输出电压VOUT其本身可以被用作反馈电压VFB，而不受诸如需要高电源电压VDD等的限制，并且可以降低输出电压VOUT的噪声。
另外，通过流路切换电路130的设置，在基准电压VREF充分升高后，电流不流过晶体管111及112，因此也不会产生基于晶体管111及112的电流的误动作。即，在基准电压VREF充分升高后，通过仅使晶体管111、112、121以及122中的作为N沟道型MOSFET的晶体管121以及122动作，能够正确地生成误差电压VCMP。
＜＜第2实施例＞＞
对第2实施例进行说明。对于汽车等车辆设置雷达装置的情况也较多。搭载于车辆的雷达装置(以下，称为车载雷达装置)能够检测车辆与位于车辆外的物体的距离以及物体的速度(车辆以及物体间的相对速度)等。作为针对车载雷达装置的电源电压，要求低噪声的直流电压。这是因为，若噪声叠加于车载雷达装置的电源电压，则会对车载雷达装置中的检测精度造成不良影响，近年来，低噪声化的要求程度变得相当高。
通常，与DC/DC转换器相比，属于线性调节器的LDO(Low Dropout，低压差)调节器为低噪声。因此，一般也采用使用DC/DC转换器的输出电压来驱动LDO调节器，使用LDO调节器的输出电压来驱动车载雷达装置的方式。然而，该方式导致热损失的增大以及部件数量的增大。因此，以高效率化及小型化等为目标，研究以DC/DC转换器单体驱动车载雷达装置的方式。在该情况下，强烈要求DC/DC转换器单体的低噪声化。
包含第1实施例所示的误差放大器100的开关电源装置AP能够应对该要求。因此，将误差放大器100用作图1的误差放大器11的开关电源装置AP的输出电压VOUT用作针对车载雷达装置的电源电压是有益的。即，作为图1的负载LD的例子，优选车载雷达装置。
但是，在本发明中，负载LD不限于车载雷达装置。例如，负载LD可以是不被分类为雷达装置的各种传感器装置，也可以是任意的电子设备。
＜＜第3实施例＞＞
对第3实施例进行说明。在第3实施例中说明针对上述结构的变形技术、应用技术。
只要能够基于基准电压VREF在上述第1流路和第2流路之间切换恒流IPT的流路，流路切换电路130的结构是能够任意变更的。例如，也可以在流路切换电路130中设置将基准电压VREF与中间电压VM进行比较的比较器、插入在线LN14与接地之间的开关晶体管。在该情况下，在“VREF＜VM”时，通过将上述开关晶体管设为断开状态而将恒流IPT的流路设定为第1流路，在“VREF＞VM”时，通过将上述开关晶体管设为接通状态而将恒流IPT的流路设定为第2流路即可。同样地，第1恒流生成电路的结构也是任意的，只要能够生成恒流IPT即可，第2恒流生成电路的结构也是任意的，只要能够生成恒流INT即可。并且，同样地，误差电压生成电路140的结构也是能够任意变更的。
控制块10包括输出级控制电路，该输出级控制电路基于误差电压VCMP来控制输出级电路20，以减小反馈电压VFB与基准电压VREF之间的差(换句话说，使得反馈电压VFB与基准电压VREF一致或跟随)。在图1的结构中，输出级控制电路由斜坡电压生成电路13、主比较器14、置位信号发出电路15、PWM电路16以及栅极驱动器17形成。
说明了基于输出电压VOUT的信息(即反馈电压VFB)和电感器电流IL的信息，以电流模式控制方式控制输出级电路20的状态。然而，也可以在控制块10中采用不参照电感器电流IL的信息而基于输出电压VOUT的信息(即反馈电压VFB)来控制输出级电路20的状态的方式。
以构成为降压型DC/DC转换器的开关电源装置AP为例，但也可以将开关电源装置AP构成为升压型DC/DC转换器或升降压型DC/DC转换器。
关于任意的信号或电压，为了不损害上述的主旨，它们的高电平与低电平的关系可以与上述相反。
只要不产生不良情况，上述的任意的晶体管可以是任意种类的晶体管。例如，作为MOSFET，只要不产生不良情况，也可以将上述的任意的晶体管置换为结型FET、IGBT(Insulated Gate Bipolar Transistor，绝缘栅双极晶体管)或双极晶体管。任意的晶体管具有第1电极、第2电极以及控制电极。在FET中，第1电极及第2电极中的一方为漏极，另一方为源极，且控制电极为栅极。在IGBT中，第1及第2电极中的一方是集电极，另一方是发射极，并且控制电极是栅极。在不属于IGBT的双极晶体管中，第1及第2电极中的一方为集电极，另一方为发射极，并且控制电极为基极。
在本公开中，任意的第1物理量与任意的第2物理量“相同”被理解为包含误差的概念。即，第1物理量和第2物理量为“相同”是指，以第1物理量和第2物理量“相同”为目标而进行设计或制造，在第1及第2物理量间存在若干误差的情况下，也应理解为第1物理量和第2物理量“相同”。这不限于物理量而适用。
本公开的实施方式能够在请求专利保护的范围所示的技术思想的范围内适当地进行各种变更。以上的实施方式只不过是本公开的实施方式的例子，本公开或各构成要件的用语的意义不限于以上的实施方式所记载的内容。上述的说明中所示的具体的数值只是例示，当然能够将它们变更为各种数值。
＜＜附记＞＞
对本公开设置附记。
根据本公开的一个方面的放大器电路(11、100；参照图1和图9)构成为生成与目标电压(VFB)和基准电压(VREF)间的差对应的误差电压(VCMP)，所述放大器电路具备：第1差动输入对(110)，其具有构成为由栅极接收所述目标电压的第1晶体管(111)和构成为由栅极接收所述基准电压的第2晶体管(112)；以及第2差动输入对(120)，其具有构成为由栅极接收所述目标电压的第3晶体管(121)和构成为由栅极接收所述基准电压的第4晶体管(122)，根据所述基准电压，使用所述第1差动输入对或所述第2差动输入对来生成所述误差电压，所述第1晶体管和所述第2晶体管由P沟道型的MOSFET形成，并且，所述第3晶体管和所述第4晶体管由N沟道型的MOSFET形成(第1结构)。
第1结构的放大器电路的目标电压在图1的开关电源装置AP中对应于反馈电压VFB。然而，第1结构的放大器电路的目标电压是任意的。但是，在组装有放大器电路的装置内，可以进行减小目标电压与反馈电压之差的反馈控制。
在第1结构的放大器电路中(参照图7、图10)，所述基准电压在从预定的第1电压(VL)朝向预定的第2电压(VH)逐渐上升之后，保持为所述第2电压，该放大器电路在所述基准电压相较于高于所述第1电压且低于所述第2电压的预定的中间电压(VM)相对较低的第1状态(ST1)下，使用所述第1差动输入对来生成所述误差电压，在所述基准电压相较于所述中间电压相对较高的第2状态(ST2)下，使用所述第2差动输入对来生成所述误差电压(第2结构)。
在第2结构的放大器电路中，所述放大器电路设置于构成为根据输入电压(VIN)生成输出电压(VOUT)的开关电源装置(AP)，所述目标电压是基于所述输出电压的反馈电压(VFB)，在所述开关电源装置中，进行用于减小作为所述目标电压的所述反馈电压与所述基准电压之差的反馈控制(第3结构)。
在上述第3结构的放大器电路中，所述输出电压其本身作为所述反馈电压被供给到所述放大器电路(第4结构)。
在上述第2结构至第4结构中的任一结构的放大器电路中，所述放大器电路还具备：第1恒流生成电路，其构成为生成第1恒流；第2恒流生成电路，其构成为生成第2恒流；以及误差电压生成电路，其构成为根据基于所述第1恒流的所述第1差动输入对中的产生电流或基于所述第2恒流的所述第2差动输入对中的产生电流，来生成所述误差电压，在所述第1状态下，基于所述第1恒流，所述第1差动输入对产生与所述目标电压和所述基准电压间的差相对应的电流，由此生成与所述第1差动输入对中的产生电流相对应的所述误差电压，在所述第2状态下，基于所述第2恒流，所述第2差动输入对产生与所述目标电压和所述基准电压间的差相对应的电流，由此生成与所述第2差动输入对中的产生电流相对应的所述误差电压(第5结构)。
在上述第5结构的放大器电路中，所述放大器电路还具备：流路切换电路，其构成为根据所述基准电压对所述第1恒流的流路进行切换，所述流路切换电路在所述第1状态下将所述第1恒流的流路设定为经由所述第1差动输入对的流路，在所述第2状态下将所述第1恒流的流路设定为不经由所述第1差动输入对的流路(第6结构)。
在上述第6结构的放大器电路中，所述流路切换电路具有由N沟道型的MOSFET形成的流路切换晶体管，所述第1恒流生成电路设置在施加预定的电源电压的电源电压线与所述第1差动输入对中的所述第1及第2晶体管的各源极和所述流路切换晶体管的漏极共同连接的线之间，所述流路切换晶体管具有接收所述基准电压的栅极，在所述第1状态下所述流路切换晶体管为断开状态，另一方面，在所述第2状态下所述流路切换晶体管为接通状态，所述流路切换电路在所述第1状态下将所述第1恒流的流路设定为经由所述第1差动输入对且不经由所述流路切换晶体管的流路，另一方面，在所述第2状态下将所述第1恒流的流路设定为不经由所述第1差动输入对且经由所述流路切换晶体管的流路(第7结构)。
本公开的另一方面的开关电源用电路用于根据输入电压生成输出电压，所述开关电源用电路具备：输出级电路，其构成为对所述输入电压进行开关；反馈电压输入端子，其构成为接收与所述输出电压对应的反馈电压；上述第1结构至第7结构中的任一结构的放大器电路，其构成为接收所述反馈电压作为所述目标电压；基准电压供给电路，其构成为对所述放大器电路供给所述基准电压；以及输出级控制电路，其构成为根据所述误差电压控制所述输出级电路，以减小作为所述目标电压的所述反馈电压与所述基准电压之差(第8结构)。
本公开的另一方面的开关电源装置具备：上述第8结构的开关电源用电路；以及整流平滑电路，其构成为通过对由所述输出级电路的开关动作生成的电压进行整流以及平滑化来生成所述输出电压(第9结构)。
符号说明
AP开关电源装置
1半导体装置
10控制块
11误差放大器
12基准电压供给电路
13斜坡电压生成电路
14主比较器
15置位信号发出电路
16PWM电路
17栅极驱动器
20输出级电路
30内部电源电路
100误差放大器
110、120差动输入对
130流路切换电路
140误差电压生成电路
VIN输入电压
VOUT输出电压
VFB反馈电压
VREF基准电压
VCMP误差电压。

Claims (9)

1.一种放大器电路，其构成为生成与目标电压和基准电压间的差对应的误差电压，其中，所述放大器电路包括：
第1差动输入对，其具有构成为由栅极接收所述目标电压的第1晶体管和构成为由栅极接收所述基准电压的第2晶体管；以及
第2差动输入对，其具有构成为由栅极接收所述目标电压的第3晶体管和构成为由栅极接收所述基准电压的第4晶体管，
其中，根据所述基准电压，使用所述第1差动输入对或所述第2差动输入对来生成所述误差电压，
所述第1晶体管和所述第2晶体管由P沟道型的MOSFET形成，并且，所述第3晶体管和所述第4晶体管由N沟道型的MOSFET形成。
2.根据权利要求1所述的放大器电路，其中，
所述基准电压在从预定的第1电压朝向预定的第2电压逐渐上升之后，保持为所述第2电压，
该放大器电路在所述基准电压相较于高于所述第1电压且低于所述第2电压的预定的中间电压相对较低的第1状态下，使用所述第1差动输入对来生成所述误差电压，在所述基准电压相较于所述中间电压相对较高的第2状态下，使用所述第2差动输入对来生成所述误差电压。
3.根据权利要求2所述的放大器电路，其中，
所述放大器电路设置于构成为根据输入电压生成输出电压的开关电源装置，
所述目标电压是基于所述输出电压的反馈电压，
在所述开关电源装置中，进行用于减小作为所述目标电压的所述反馈电压与所述基准电压之差的反馈控制。
4.根据权利要求3所述的放大器电路，其中，
所述输出电压其本身作为所述反馈电压被供给到所述放大器电路。
5.根据权利要求2至4中的任一项所述的放大器电路，其中，
所述放大器电路还包括：
第1恒流生成电路，其构成为生成第1恒流；
第2恒流生成电路，其构成为生成第2恒流；以及
误差电压生成电路，其构成为根据基于所述第1恒流的所述第1差动输入对中的产生电流或基于所述第2恒流的所述第2差动输入对中的产生电流，来生成所述误差电压，
其中，在所述第1状态下，基于所述第1恒流，所述第1差动输入对产生与所述目标电压和所述基准电压间的差相对应的电流，由此基于所述第1差动输入对中的产生电流来生成所述误差电压，
在所述第2状态下，基于所述第2恒流，所述第2差动输入对产生与所述目标电压和所述基准电压间的差相对应的电流，由此基于所述第2差动输入对中的产生电流来生成所述误差电压。
6.根据权利要求5所述的放大器电路，其中，
所述放大器电路还包括：流路切换电路，其构成为根据所述基准电压对所述第1恒流的流路进行切换，
其中，所述流路切换电路在所述第1状态下将所述第1恒流的流路设定为经由所述第1差动输入对的流路，在所述第2状态下将所述第1恒流的流路设定为不经由所述第1差动输入对的流路。
7.根据权利要求6所述的放大器电路，其中，
所述流路切换电路具有由N沟道型的MOSFET形成的流路切换晶体管，
所述第1恒流生成电路设置在施加预定的电源电压的电源电压线与所述第1差动输入对中的所述第1晶体管和第2晶体管的各源极以及所述流路切换晶体管的漏极共同连接的线之间，
所述流路切换晶体管具有被供给有所述基准电压的栅极，在所述第1状态下所述流路切换晶体管为断开状态，另一方面，在所述第2状态下所述流路切换晶体管为接通状态，
所述流路切换电路在所述第1状态下将所述第1恒流的流路设定为经由所述第1差动输入对且不经由所述流路切换晶体管的流路，并且
所述流路切换电路在所述第2状态下将所述第1恒流的流路设定为不经由所述第1差动输入对且经由所述流路切换晶体管的流路。
8.一种开关电源用电路，其用于根据输入电压生成输出电压，其中，所述开关电源用电路包括：
输出级电路，其构成为对所述输入电压进行开关；
反馈电压输入端子，其构成为被供给有与所述输出电压对应的反馈电压；
根据权利要求1至7中的任一项所述的放大器电路，其构成为接收所述反馈电压作为所述目标电压；
基准电压供给电路，其构成为对所述放大器电路供给所述基准电压；以及
输出级控制电路，其构成为根据所述误差电压控制所述输出级电路，以减小作为所述目标电压的所述反馈电压与所述基准电压之差。
9.一种开关电源装置，包括：
根据权利要求8所述的开关电源用电路；以及
整流平滑电路，其构成为通过对由所述输出级电路的开关动作生成的电压进行整流以及平滑化来生成所述输出电压。
CN202280034967.4A 2021-05-31 2022-04-22 放大器电路、开关电源用电路以及开关电源装置 Pending CN117296246A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2021-090925 2021-05-31
JP2021090925 2021-05-31
PCT/JP2022/018522 WO2022254995A1 (ja) 2021-05-31 2022-04-22 アンプ回路、スイッチング電源用回路及びスイッチング電源装置

Publications (1)

Publication Number Publication Date
CN117296246A true CN117296246A (zh) 2023-12-26

Family

ID=84323149

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280034967.4A Pending CN117296246A (zh) 2021-05-31 2022-04-22 放大器电路、开关电源用电路以及开关电源装置

Country Status (5)

Country Link
US (1) US20240088852A1 (zh)
JP (1) JPWO2022254995A1 (zh)
CN (1) CN117296246A (zh)
DE (1) DE112022002904T5 (zh)
WO (1) WO2022254995A1 (zh)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012053133A1 (ja) * 2010-10-19 2012-04-26 パナソニック株式会社 チョッパ増幅器、アクティブフィルタ、基準周波数生成回路
JP7058186B2 (ja) * 2018-06-22 2022-04-21 ローム株式会社 スイッチング電源装置及び半導体装置

Also Published As

Publication number Publication date
DE112022002904T5 (de) 2024-03-21
WO2022254995A1 (ja) 2022-12-08
JPWO2022254995A1 (zh) 2022-12-08
US20240088852A1 (en) 2024-03-14

Similar Documents

Publication Publication Date Title
US7138786B2 (en) Power supply driver circuit
US8541996B2 (en) Power control device, power supply device, and power control method
US9685865B2 (en) Power-supply apparatus having a high-side transistor and a low-side transistor
JP4497991B2 (ja) 電源ドライバ回路及びスイッチング電源装置
CN111817554B (zh) 电源电路、电源装置以及车辆
US7928601B2 (en) Power supply circuit for providing semiconductor integrated circuit device with a plurality of power supply voltages
US20120154014A1 (en) Level shift circuit and switching power supply device
KR20100090188A (ko) Ｄｃ­ｄｃ 컨버터 및 스위칭 제어 회로
CN111181391A (zh) 半导体装置
JP2007006207A (ja) 駆動回路
US10910026B2 (en) Clock generation circuit, switching power supply device, and semiconductor device
JP2005354860A (ja) 昇降圧型ｄｃ−ｄｃコンバータの制御装置
JP4311683B2 (ja) 半導体装置、降圧チョッパレギュレータ、電子機器
CN117296246A (zh) 放大器电路、开关电源用电路以及开关电源装置
US11482933B2 (en) Switching power supply device
CN114696580A (zh) 开关电源用电路及开关电源装置
US20230412077A1 (en) Switching power supply circuit and switching power supply device
WO2024029230A1 (ja) スイッチング電源用回路及びスイッチング電源装置
JP7438092B2 (ja) 電圧生成回路および半導体モジュール
US20230387805A1 (en) Switching power supply circuit and switching power supply device
WO2023286459A1 (ja) 信号生成回路、スイッチング装置及びスイッチング電源装置
US20240152168A1 (en) Linear regulator
JP2002095244A (ja) レギュレータ回路
CN116995913A (zh) 多相dc/dc转换器控制装置及多相dc/dc转换器
JP5071145B2 (ja) 制御回路および電源制御用半導体集積回路並びにｄｃ−ｄｃコンバータ

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination