DE112021006702T5

DE112021006702T5 - Faltungsoperationsvorrichtung und neuronales netz

Info

Publication number: DE112021006702T5
Application number: DE112021006702.8T
Authority: DE
Inventors: Masanori Tsukamoto
Original assignee: Sony Semiconductor Solutions Corp
Current assignee: Sony Semiconductor Solutions Corp
Priority date: 2020-12-25
Filing date: 2021-12-16
Publication date: 2023-11-16
Also published as: JP2022102512A; US20240069869A1; WO2022138463A1

Abstract

Eine Faltungsoperationsvorrichtung gemäß einem Aspekt der vorliegenden Offenbarung umfasst mehrere Zellen, die in einer Matrixform angeordnet sind und die jeweils Folgendes umfassen: einen Transistor; und einen mit dem ersten Source-/Drainanschluss des Transistors verbundenen ferroelektrischen Kondensator. Außerdem umfasst diese Faltungsoperationsvorrichtung mehrere Eingangsleitungen und mehrere Ausgangsleitungen. Eine oder mehrere der mehreren Eingangsleitungen sind jeder Zeile der mehreren Zellen zugeteilt und sind mit dem ferroelektrischen Kondensator verbunden. Eine der mehreren Ausgangsleitungen ist jeder Spalte der mehreren Zellen zugeteilt. Die mehreren Ausgangsleitungen sind dafür ausgelegt, mit zweiten Drain-/Sourceanschlüssen verbunden zu werden, und in der Lage, eine Ladungsmenge entsprechend dem Produkt der Kapazität des ferroelektrischen Kondensators jeder Zelle und einer in die Eingangsleitungen eingegebenen Eingangsspannung zu speichern.

Description

Technisches Gebiet
Die vorliegende Offenbarung betrifft eine Multiplizier-Akkumulier-Operationsvorrichtung, die einen ferroelektrischen Kondensator verwendet, und ein neuronales Netz.
Stand der Technik
In der letzten Zeit wird eine Neuronalnetzschaltung praktisch als Anwendung zur Bilderkennung und Mustererkennung verwendet. Es ist erwartbar, dass ein Problem bei der Datenverarbeitung des Neumann-Typs, wie etwa eine Verzögerung zwischen einem Speicher und einer CPU oder elektrischer Stromverbrauch, durch Benutzung eines Speicherarrays für eine Multiplizier-Akkumulier-Operation in der Neuronalnetzschaltung zu lösen ist. Beispiele für die Multiplizier-Akkumulier-Operation wären zum Beispiel Verfahren, die in PTL 1 bis 3 offenbart werden.
Zitatli ste
Patentliteratur

PTL 1: Japanische ungeprüfte Patentanmeldung, Publikationsnummer 2018-120433
PTL 2: Japanische ungeprüfte Patenanmeldung, Publikationsnummer 2019-219990
PTL 3: Japanische ungeprüfte Patenanmeldung, Publikationsnummer 2019-179499 Kurzfassung der Erfindung

Im Übrigen ist es bei den in der oben beschriebenen PTL 1 und 2 offenbarten Erfindungen, weil ein Parameter (ein Gewicht) in einem flüchtigen Kapazitive-Kopplung-Speicher gespeichert wird, schwierig, den Parameter zu halten. Außerdem ist bei der in der oben beschriebenen PTL 3 offenbarten Erfindung, weil ein Parameter in einem ferroelektrischen Transistor gespeichert wird, die Anzahl von Malen des Schreibens (wie oft der Parameter umgeschrieben wird), begrenzt, was für praktische Verwendung nicht akzeptabel ist. Es ist deshalb wünschenswert, eine Multiplizier-Akkumulier-Operationsvorrichtung und ein neuronales Netz bereitzustellen, die in der Lage sind, einen Parameter zu halten, und auch in der Lage sind, Schreiben für die für praktische Verwendung akzeptable Anzahl von Malen durchzuführen.
Eine Multiplizier-Akkumulier-Operationsvorrichtung gemäß einem ersten Aspekt der vorliegenden Offenbarung umfasst mehrere Zellen, die jeweils einen Transistor und einen ferroelektrischen Kondensator, der mit einem ersten Source- und Drainanschluss des Transistors gekoppelt ist, umfassen. Die mehreren Zellen sind in Zeilen und Spalten angeordnet. Diese Multiplizier-Akkumulier-Operationsvorrichtung umfasst ferner mehrere Eingangsverdrahtungsleitungen und mehrere Ausgangsverdrahtungsleitungen. Jede Einheit von einer oder mehreren der mehreren Eingangsverdrahtungsleitungen ist einer entsprechenden der Zeilen der mehreren Zellen zugewiesen. Die mehreren Eingangsverdrahtungsleitungen sind mit den ferroelektrischen Kondensatoren gekoppelt. Jede der mehreren Ausgangsverdrahtungsleitungen ist einer entsprechenden der Spalten der mehreren Zellen zugewiesen. Die mehreren Ausgangsverdrahtungsleitungen sind mit zweiten Source- und Drainanschlüssen der Transistoren gekoppelt. Die mehreren Ausgangsverdrahtungsleitungen sind jeweils dafür ausgelegt, eine Menge elektrischer Ladung entsprechend einem Produkt von Kapazität des ferroelektrischen Kondensators jeder der Zellen und einer der Eingangsverdrahtungsleitung zugeführten Eingangsspannung zu speichern.
Ein neuronales Netz gemäß einem zweiten Aspekt der vorliegenden Offenbarung umfasst mehrere Multiplizier-Akkumulier-Operationsvorrichtungen. Jede der Multiplizier-Akkumulier-Operationsvorrichtungen umfasst Elemente, die denen der Multiplizier-Akkumulier-Operationsvorrichtung gemäß dem oben beschriebenen ersten Aspekt ähnlich sind.
Bei der Multiplizier-Akkumulier-Operationsvorrichtung gemäß dem ersten Aspekt der vorliegenden Offenbarung und dem neuronalen Netz gemäß dem zweiten Aspekt der vorliegenden Offenbarung ist der ferroelektrische Kondensator in der Zelle vorgesehen. Dies erlaubt das Halten eines Parameters (eines Gewichts) in dem ferroelektrischen Kondensator. Falls die Schwankung der Lastkapazität der Zellen groß ist, verursacht hier die Schwankung zum Zeitpunkt der Schlussfolgerung ein Rauschen. Dies kann die Genauigkeit der Schlussfolgerung verringern. Bei der vorliegenden Offenbarung ist die Schwankung der Lastkapazität der ferroelektrischen Kondensatoren, die jeweils den Parameter (das Gewicht) halten, jedoch klein. Es ist deshalb möglich, die Schlussfolgerung mit hoher Genauigkeit durchzuführen. Außerdem ist die Obergrenze der Anzahl von Malen des Umschreibens in dem ferroelektrischen Kondensator verglichen mit dem Fall der Verwendung eines anderen Speichers (z. B. eines ReRAM) extrem groß. Der ferroelektrische Kondensator hat also praktisch keine Grenze bezüglich der Anzahl von Malen des Umschreibens.
Eine Multiplizier-Akkumulier-Operationsvorrichtung gemäß einem dritten Aspekt der vorliegenden Offenbarung umfasst mehrere in Zeilen und Spalten angeordnete Zellen. Die Zellen umfassen jeweils eine Hauptzelle und eine Referenzzelle. Die Hauptzelle umfasst einen ersten Transistor und einen ersten ferroelektrischen Kondensator, der mit einem ersten Source- und Drainanschluss des ersten Transistors gekoppelt ist. Die Referenzzelle umfasst einen zweiten Transistor und einen zweiten ferroelektrischen Kondensator, der mit einem zweiten Source- und Drainanschluss des zweiten Transistors gekoppelt ist. Diese Multiplizier-Akkumulier-Operationsvorrichtung umfasst ferner mehrere Eingangsverdrahtungsleitungen, mehrere erste Ausgangsverdrahtungsleitungen und mehrere zweite Ausgangsverdrahtungsleitungen. Jede Einheit von einer oder mehreren der mehreren Eingangsverdrahtungsleitungen ist einer entsprechenden der Zeilen der mehreren Zellen zugewiesen. Die mehreren Eingangsverdrahtungsleitungen sind mit den ersten ferroelektrischen Kondensatoren und den zweiten ferroelektrischen Kondensatoren gekoppelt. Jede der mehreren ersten Ausgangsverdrahtungsleitungen ist einer entsprechenden der Spalten der mehreren Zellen zugewiesen. Die mehreren ersten Ausgangsverdrahtungsleitungen sind mit dritten Source- und Drainanschlüssen der ersten Transistoren gekoppelt. Die mehreren ersten Ausgangsverdrahtungsleitungen sind jeweils dafür ausgelegt, eine Menge elektrischer Ladung entsprechend einem Produkt der Kapazität des ersten ferroelektrischen Kondensators jeder der Hauptzellen und einer der Eingangsverdrahtungsleitung zugeführten Eingangsspannung zu speichern. Jede der mehreren zweiten Ausgangsverdrahtungsleitungen ist einer entsprechenden der Spalten der mehreren Zellen zugewiesen. Die mehreren zweiten Ausgangsverdrahtungsleitungen sind mit vierten Source- und Drainanschlüssen der zweiten Transistoren gekoppelt. Die mehreren zweiten Ausgangsverdrahtungsleitungen sind jeweils dafür ausgelegt, eine Menge elektrischer Ladung entsprechend einem Produkt der Kapazität des zweiten ferroelektrischen Kondensators jeder der Referenzzellen und der der Eingangsverdrahtungsleitung zugeführten Eingangsspannung zu speichern.
Ein neuronales Netz gemäß einem vierten Aspekt der vorliegenden Offenbarung umfasst mehrere Multiplizier-Akkumulier-Operationsvorrichtungen. Jede der Multiplizier-Akkumulier-Operationsvorrichtungen umfasst Elemente, die denen der Multiplizier-Akkumulier-Operationsvorrichtung gemäß dem oben beschriebenen dritten Aspekt ähnlich sind.
Bei der Multiplizier-Akkumulier-Operationsvorrichtung gemäß dem dritten Aspekt der vorliegenden Offenbarung und dem neuronalen Netz gemäß dem vierten Aspekt der vorliegenden Offenbarung ist der ferroelektrische Kondensator in jeder der ersten Zelle und der zweiten Zelle vorgesehen. Dies erlaubt das Halten eines Parameters (eines Gewichts) in dem ferroelektrischen Kondensator. Falls die Schwankung der Lastkapazität der Zellen groß ist, verursacht hier die Schwankung zum Zeitpunkt der Schlussfolgerung ein Rauschen. Dies kann die Genauigkeit der Schlussfolgerung verringern. Bei der vorliegenden Offenbarung ist die Schwankung der Lastkapazität der ferroelektrischen Kondensatoren, die jeweils den Parameter (das Gewicht) halten, jedoch klein. Es ist deshalb möglich, die Schlussfolgerung mit hoher Genauigkeit durchzuführen. Außerdem ist die Obergrenze der Anzahl von Malen des Umschreibens in dem ferroelektrischen Kondensator verglichen mit dem Fall der Verwendung eines anderen Speichers (z. B. eines ReRAM) extrem groß. Der ferroelektrische Kondensator hat also praktisch keine Grenze bezüglich der Anzahl von Malen des Umschreibens.
Kurze Beschreibung der Zeichnungen

[1] 1 ist eine schematische Darstellung eines Beispiels für ein neuronales Netz.
[2] 2 ist eine Darstellung eines Beispiels für eine Konfiguration einer Multiplizier-Akkumulier-Operationsvorrichtung gemäß einer ersten Ausführungsform der vorliegenden Offenbarung.
[3] 3 ist eine Darstellung eines Beispiels für eine Beziehung zwischen einer Eingangsspannung und Polarisation jeder Zelle in einer Multiplizier-Akkumulier-Operationsschaltung von 2.
[4] 4 ist eine Darstellung eines Beispiels für ein Planlayout der Multiplizier-Akkumulier-Operationsschaltung von 2.
[5] 5 ist eine Darstellung eines Beispiels für ein neuronales Netz, das die Multiplizier-Akkumulier-Operationsschaltung von 2 verwendet.
[6] 6 ist eine Darstellung eines Beispiels für eine Multiplizier-Akkumulier-Operationsvorrichtung gemäß einer zweiten Ausführungsform der vorliegenden Offenbarung.
[7] 7 ist eine Darstellung eines Beispiels einer Schaltungskonfiguration einer Speicherzelle von 6.
[8] 8 ist eine Darstellung eines Beispiels für ein Planlayout einer Multiplizier-Akkumulier-Operationsschaltung von 6.
[9] 9 ist eine Darstellung eines Beispiels für ein neuronales Netz, das die Multiplizier-Akkumulier-Operationsschaltung von 6 verwendet.
[10] 10 ist eine Darstellung einer Modifikation der Schaltungskonfiguration der Speicherzelle von 6.
[11] 11 ist eine Darstellung eines Beispiels für eine Lesespannung in einer Multiplizier-Akkumulier-Operationsschaltung, die die Speicherzelle von 10 umfasst.
[12] 12 ist eine Darstellung eines Beispiels für eine Lesespannung in der Multiplizier-Akkumulier-Operationsschaltung, die die Speicherzelle von 10 umfasst.

Arten der Ausführung der Erfindung
Im Folgenden werden Ausführungsformen zum Ausführen der vorliegenden Offenbarung ausführlich unter Bezugnahme auf die Zeichnungen beschrieben. Man beachte, dass in der vorliegenden Beschreibung und in den Zeichnungen Komponenten, die im Wesentlichen dieselbe Funktionskonfiguration aufweisen, durch dieselben Bezugszeichen bezeichnet werden und redundante Beschreibung dieser somit weggelassen wird.
<1. Technischer Hintergrund in Bezug auf die vorliegende Offenbarung>
Als Erstes wird mit Bezug auf 1 der technische Hintergrund in Bezug auf die vorliegende Offenbarung beschrieben. Ein neuronales Netz ist ein an einem biologischen neuronalen Netz modelliertes Informationsverarbeitungssystem. Das neuronale Netz ist in der Lage, effizient Operationen auszuführen, die für einen Digitalrechner große Lasten sein können, wie Bilderkennung, Bildkomprimierung oder Bilddekomprimierung. Ein Beispiel für ein solches neuronales Netz kann ein Perceptron sein, bei dem in Schichten angeordnete künstliche Neuronen nur zwischen angrenzenden Schichten miteinander gekoppelt sind und Informationen nur in einer Richtung von einer Eingangsseite zu einer Ausgangsseite propagiert werden.
1 zeigt ein Beispiel für ein neuronales Netz. Das neuronale Netz umfasst zum Beispiel eine Eingangsschicht IL, eine mittlere Schicht ML (eine verborgene Schicht) und eine Ausgangsschicht OL. Jede der Schichten (IL, ML und OL) umfasst ein oder mehrere Neuronen. Zum Beispiel ist die Anzahl der Neuronen in der Eingangsschicht IL gemäß der Anzahl von in Bewegtbilddaten enthaltenen Pixeln einstellbar. Die Anzahl der Neuronen in der mittleren Schicht ML ist geeignet einstellbar. Die Ausgangsschicht OL ist gemäß der in nachfolgenden Stufen erforderlichen Anzahl einstellbar.
Neuronen in gegenseitig angrenzenden Schichten sind miteinander gekoppelt, und für jede Kopplung wird ein Gewicht (eine Kopplungslast) gesetzt. Die Anzahl der Kopplungen von Neuronen kann geeignet gesetzt werden. Für jedes Neuron wird eine Schwelle gesetzt. Zum Beispiel werden abhängig davon, ob die Summe jeweiliger Produkte von Eingangswerten und Gewichten der Neuronen eine Schwelle überschreitet, jeweilige Ausgangswerte der Neuronen bestimmt.
<2. Erste Ausführungsform>
Als Nächstes wird eine Beschreibung einer Multiplizier-Akkumulier-Operationsvorrichtung 100 gemäß einer ersten Ausführungsform der vorliegenden Offenbarung gegeben. 2 zeigt ein Beispiel für eine Konfiguration der Multiplizier-Akkumulier-Operationsvorrichtung 100. Die Multiplizier-Akkumulier-Operationsvorrichtung 100 umfasst eine Multiplizier-Akkumulier-Operationsschaltung 110, einen Zeilendecodierer 120, einen Spaltendecodierer 130, eine Eingangsschaltung 140 und eine Ausgangsschaltung 150. Die Multiplizier-Akkumulier-Operationsschaltung 110 umfasst mehrere Zellen MC, die in Zeilen und Spalten miteinander gekoppelt sind. Die mehreren Zellen MC entsprechen Synapsen. Die Multiplizier-Akkumulier-Operationsschaltung 110 wird durch den Zeilendecodierer 120, den Spaltendecodierer 130 und die Eingangsschaltung 140 angesteuert. Die Multiplizier-Akkumulier-Operationsschaltung 110 wird zum Beispiel auf einem Siliziumsubstrat bereitgestellt.
Mit dem Zeilendecodierer 120 sind mehrere Wortleitungen WL gekoppelt. Die mehreren Wortleitungen WL werden mit Bezug auf die in Zeilen und Spalten angeordneten mehreren Zellen MC zum Beispiel so zugewiesen, dass jede der mehreren Wortleitungen WL einer entsprechenden der Zeilen zugewiesen ist. Mit dem Spaltendecodierer 130 sind mehrere Bitleitungen BL gekoppelt. Die mehreren Bitleitungen BL werden mit Bezug auf die in Zeilen und Spalten angeordneten mehreren Zellen MC zum Beispiel so zugewiesen, dass jede der mehreren Bitleitungen BL einer entsprechenden der Spalten zugewiesen ist. Mit der Eingangsschaltung 140 sind mehrere Eingangsverdrahtungsleitungen PL gekoppelt. Die mehreren Eingangsverdrahtungsleitungen PL werden mit Bezug auf die in Zeilen und Spalten angeordneten mehreren Zellen MC zum Beispiel so zugewiesen, dass jeder der mehreren Eingangsverdrahtungsleitungen PL einer entsprechenden der Zeilen zugewiesen ist. Mehrere Ausgangsverdrahtungsleitungen SL sind jeweils mit einer entsprechenden der Bitleitungen BL gekoppelt. Die Bitleitung BL und die Ausgangsverdrahtungsleitung SL sind dafür ausgelegt, eine Menge elektrischer Ladung entsprechend einem Produkt der Kapazität eines ferroelektrischen Kondensator CS jeder der Zellen MC und einer der Eingangsverdrahtungsleitung PL zugeführten Eingangsspannung zu speichern.
Der Zeilendecodierer 120 wählt eine Zelle MC, auf die zugegriffen werden soll, durch Anlegen eines Auswahlsignals an die Wortleitung WL. Das Auswahlsignal ist ein Impuls mit einem Spitzenwert größer oder gleich einer Schwellenspannung eines Transistors Tr (der später beschrieben wird) in der Zelle MC. In der durch den Zeilendecodierer 120 ausgewählten Zelle MC wird der Transistor Tr in einen leitfähigen Zustand gebracht (wird eingeschaltet). Der Spaltendecodierer 130 liefert eine vorbestimmte Spannung Vbl an jede der mit der Bitleitung BL gekoppelten Zellen MC durch Anlegen der vorbestimmten Spannung Vbl an die Bitleitung BL. Die Eingangsschaltung 140 liefert eine vorbestimmte Spannung (eine Eingangsspannung Vpl) an jede der mit der Eingangsverdrahtungsleitung PL gekoppelten Zellen MC durch Anlegen der vorbestimmten Spannung (der Eingangsspannung Vpl) an die Eingangsverdrahtungsleitung PL. Eine Spannung entsprechend einer Differenz zwischen der an die Eingangsverdrahtungsleitung PL angelegten Eingangsspannung Vpl und der an die Bitleitung BL angelegten Spannung Vbl wird an jede der Zellen MC angelegt.
Hier nehme man an, dass, falls die Eingangsspannung Vpl eine vorbestimmte positive Spannung ist, die Spannung Vbl zum Beispiel eine Massespannung (0 V) ist. In diesem Fall wird zum Beispiel „0“ als ein Polarisationszustand der Zelle MC in der Zelle MC gespeichert. Außerdem nehme man an, dass die Spannung Vbl eine vorbestimmte positive Spannung ist, falls die Eingangsspannung Vpl die Massespannung (0 V) ist. In diesem Fall wird zum Beispiel „1“ als der Polarisationszustand der Zelle MC in der Zelle MC gespeichert..
Die Eingangsspannung Vpl wird an die Zelle MC von der Eingangsschaltung 140 aus durch die Eingangsverdrahtungsleitung PL angelegt, und die Spannung Vbl wird von dem Spaltendecodierer 130 durch die Bitleitung BL an die Zelle MC angelegt. Als Ergebnis fließt ein Schaltstrom entsprechend der Polarisation des ferroelektrischen Körpers der Zelle MC durch die Zelle MC. Der Ausgang jeder der Zellen MC ist über die Bitleitung BL mit der Ausgangsverdrahtungsleitung SL gekoppelt. Die Ausgangsschaltung 150 beschafft ein Multiplizier-Akkumulier-Operationsergebnis durch Messung eines durch die Ausgangsverdrahtungsleitung SL fließenden Stroms oder eines Potentials der Ausgangsverdrahtungsleitung SL. Zum Beispiel umfasst die Ausgangsschaltung 150 eine AD-(Analog-Digital-)Umsetzungsschaltung, die die jeweiligen Spannungen der Ausgangsverdrahtungsleitungen SL zum selben Zeitpunkt und parallel misst und ein durch Ausführen von AD-Umsetzung an dem Multiplizier-Akkumulier-Operationsergebnis erhaltenes Digitalsignal nach außen ausgibt. Man beachte, dass die Ausgangsschaltung 150 ferner eine Verstärkerschaltung oder dergleichen je nach Notwendigkeit umfassen kann.
Die Multiplizier-Akkumulier-Operationsschaltung 110 umfasst die mehreren in Zeilen und Spalten angeordneten Zellen MC. Jede der Zellen MC hat zum Beispiel eine 1Tr1C-Schaltungskonfiguration, die dafür ausgelegt ist, den Transistor Tr und einen mit einem Source- und Drainanschluss des Transistors Tr gekoppelten ferroelektrischen Kondensator Cs zu umfassen. Der Transistor Tr ist zum Beispiel ein MOSFET. Der ferroelektrische Kondensator Cs hat eine Konfiguration, bei der ein ferroelektrisches Material zwischen einem Paar Elektroden geschichtet ist. Beispiele für das ferroelektrische Material wären Hafniumoxid (HfOx), Zirkonoxid (ZrOx), Hafniumzirkonoxid (HfZrOx) und dergleichen. Es ist möglich, zu bewirken, dass Hafniumoxid (HfOx), Zirkonoxid (ZrOx), Hafniumzirkonoxid (HfZrOx) und dergleichen ferroelektrische Körper sind, indem Kristallisationsglühung an diesen Materialen ausgeführt wird. Das ferroelektrische Material kann mit einem Atom von La, Si, Gd oder dergleichen dotiert sein. Zum Beispiel können Titannitrid (TiN), Tantalnitrid (TaN) oder dergleichen für eine Elektrode des ferroelektrischen Kondensators Cs verwendet werden.
Ein Gate des Transistors Tr ist mit der Wortleitung WL gekoppelt und empfängt über die Wortleitung WL ein Signal von dem Zeilendecodierer 120. Ein Source- und Drainanschluss des Transistors Tr ist über dem ferroelektrischen Kondensator Cs mit der Eingangsverdrahtungsleitung PL gekoppelt. Ein Anschluss des ferroelektrischen Kondensators Cs ist mit dem einen Source- und Drainanschluss des Transistors Tr gekoppelt, und ein anderer Anschluss des ferroelektrischen Kondensators Cs ist mit der Eingangsverdrahtungsleitung PL gekoppelt. Der eine Source- und Drainanschluss des Transistors Tr empfängt ein Signal von der Eingangsschaltung 140 über den ferroelektrischen Kondensator Cs. Die Bitleitung BL ist mit dem anderen Source- und Drainanschluss des Transistors Tr gekoppelt und der andere Source- und Drainanschluss des Transistors Tr empfängt über die Bitleitung BL ein Signal von dem Spaltendecodierer 130.
In der Multiplizier-Akkumulier-Operationsschaltung 110 wird zum Beispiel, wenn die Spannung (die Eingangsspannung Vpl) an den Eingang (die Eingangsverdrahtungsleitung PL) der durch den Zeilendecodierer 120 ausgewählten Zelle MC angelegt wird, eine Menge elektrischer Ladung entsprechend dem Produkt der Kapazität des ferroelektrischen Kondensators Cs und der Eingangsspannung Vpl in der Ausgangsverdrahtungsleitung SL gespeichert. Es ist somit möglich, eine Multiplizier-Akkumulier-Operation auszuführen. Zum Beispiel wird bei Schlussfolgerung der Multiplizier-Akkumulier-Operation, wenn die Spannung (die Eingangsspannung Vpl) an den Eingang (die Eingangsverdrahtungsleitung PL) der durch den Zeilendecodierer 120 ausgewählten Zelle MC angelegt wird, die Menge elektrischer Ladung entsprechend C × V = Q in der Ausgangsverdrahtungsleitung SL gespeichert. Hier entspricht zum Beispiel wie in 3 dargestellt C der Lastkapazität cl entsprechend dem Polarisationszustand („0“) der Zelle MC oder der Lastkapazität ch entsprechend dem Polarisationszustand („1“) der Zelle MC. Das heißt, es ist möglich, ein „Produkt“ der Eingabe (zum Beispiel eines Signals einer vorherigen Stufe) eines durch ein CNN (Faltungsneuronalnetz) repräsentierten neuronalen Netzes und eines Parameters des neuronalen Netzes in der Multiplizier-Akkumulier-Operationsschaltung 110 durchzuführen.
Man beachte, dass, falls der Polarisationszustand des ferroelektrischen Kondensators Cs „1“ ist, wenn die an den Kondensator Cs angelegte Spannung als 0 (V) → Va (V) → 0 (V) variiert, der Polarisationszustand des Kondensators Cs ,,0" wird. Falls der Polarisationszustand des ferroelektrischen Kondensators Cs ,,0" ist, wird zusätzlich, wenn die an den Kondensator Cs angelegte Spannung als 0 (V) → Va (V) → 0 (V) variiert, der Polarisationszustand des Kondensators Cs „0“, was derselbe Zustand wie der Zustand vor dem Übergang ist. Die in der Zelle MC gehaltenen Daten können somit in der Multiplizier-Akkumulier-Operationsschaltung 110 in einigen Fällen zerstört werden, wenn die Daten gelesen werden.
4 zeigt ein Beispiel für ein Planlayout der Multiplizier-Akkumulier-Operationsschaltung 110. Die mehreren Bitleitungen BL und die mehreren Eingangsverdrahtungsleitungen PL weisen beide Verdrahtungsleitungen auf, die sich in einer ersten Richtung erstrecken, und diese Verdrahtungsleitungen sind abwechselnd in einer zweiten Richtung angeordnet. Die zweite Richtung ist zu der ersten Richtung orthogonal. Zwei aneinander angrenzende Eingangsverdrahtungsleitungen PL werden durch eine elektrisch leitfähige Schicht M miteinander gekoppelt und entsprechen einer oben beschriebenen Eingangsverdrahtungsleitung PL von 2. Die mehreren Wortleitungen WL erstrecken sich in der zweiten Richtung und sind in der ersten Richtung in vorbestimmten Intervallen angeordnet.
Mit der Bitleitung BL und dem einen Source- und Drainanschluss des Transistors Tr ist ein Bitkontakt N gekoppelt. Der Bitkontakt N ist an einer Position angeordnet, an der die Bitleitung BL und der eine Source- und Drainanschluss des Transistors Tr einander entgegengesetzt sind. Der ferroelektrische Kondensator Cs ist zwischen dem anderen Source- und Drainanschluss des Transistors Tr und der Eingangsverdrahtungsleitung PL vorgesehen. Der ferroelektrische Kondensator Cs ist an einer Position angeordnet, an der die Eingangsverdrahtungsleitung PL und der andere Source- und Drainanschluss des Transistors Tr einander entgegengesetzt sind.
Mehrere Bitkontakte N und mehrere ferroelektrische Kondensatoren Cs sind abwechselnd in der ersten Richtung angeordnet. Der Transistor Tr ist vorgesehen, um sich in einer dritten Richtung zu erstrecken, wodurch der Bitkontakt N und der ferroelektrische Kondensator Cs gekoppelt werden. In dem Transistor Tr sind der eine Source- und Drainanschluss und der andere Source- und Drainanschluss einander entgegengesetzt in der dritten Richtung angeordnet.
5 zeigt ein Beispiel für eine Konfiguration eines neuronalen Netzes 200, das zwei Multiplizier-Akkumulier-Operationsvorrichtungen 100 verwendet. Das neuronale Netz 200 umfasst die zwei Multiplizier-Akkumulier-Operationsvorrichtungen 100 und einen DAC 300. Der DAC 300 führt DA(Digital-Analog-)Umsetzung an mehreren Digitalsignalen aus, die von der Ausgangsschaltung 150 der Multiplizier-Akkumulier-Operationsvorrichtung 100 in der vorherigen Stufe geliefert werden und liefert diese an die Eingangsschaltung 140 der Multiplizier-Akkumulier-Operationsvorrichtung 100 in der nachfolgenden Stufe. Es ist möglich, das neuronale Netz zu konstruieren, indem somit die zwei Multiplizier-Akkumulier-Operationsvorrichtungen 100 über den DAC 300 gekoppelt werden. Man beachte, dass es auch möglich ist, ein neuronales Netz unter Verwendung von mehreren Multiplizier-Akkumulier-Operationsvorrichtungen 100 zu konstruieren. In diesem Fall wird der DAC 300 zwischen der Multiplizier-Akkumulier-Operationsvorrichtung 100 auf der Seite der vorherigen Stufe und der Multiplizier-Akkumulier-Operationsvorrichtung 100 auf der Seite der nachfolgenden Stufe vorgesehen.
[Betrieb]
Als Nächstes wird eine Beschreibung eines Betriebs der Multiplizier-Akkumulier-Operationsvorrichtung 100 gegeben. Bei der vorliegenden Ausführungsform wird, falls der Zeilendecodierer 120 eine bestimmte Wortleitung WL auswählt, wenn die Eingangsschaltung 140 eine positive Spannung an eine bestimmte Eingangsverdrahtungsleitung PL als die Eingangsspannung Vpl anlegt und wenn der Spaltendecodierer 130 eine Massespannung an eine bestimmte Bitleitung BL als die Spannung Vbl anlegt, elektrische Ladung entsprechend C × V = Q an die Eingangsverdrahtungsleitung PL von der Zelle MC (der Zelle MC, auf die zuzugreifen ist), die mit der ausgewählten Wortleitung WL, der Eingangsverdrahtungsleitung PL, an die die positive Spannung als die Eingangsspannung Vpl angelegt wird, und der Bitleitung BL, an die die Massespannung als die Spannung Vbl angelegt wird, gekoppelt ist, geliefert. Als Ergebnis wird die elektrische Ladung entsprechend C × V = Q in der Ausgangsverdrahtungsleitung SL gespeichert, die mit der Zelle MC gekoppelt ist, auf die zuzugreifen ist. In der Ausgangsverdrahtungsleitung SL wird eine der gespeicherten elektrischen Ladung entsprechende Spannung erzeugt. Diese Spannung der Ausgangsverdrahtungsleitung SL wird in der Ausgangsschaltung 150 AD-Umsetzung unterzogen und wird nach außen geliefert.
Die elektrische Ladung entsprechend C × V = Q wird von jeder der Zellen MC, die sich die Ausgangsverdrahtungsleitung SL teilen, an eine Ausgangsverdrahtungsleitung SL geliefert, indem der Zeilendecodierer 120 die mehreren Wortleitungen WL sequentiell auswählt. Eine der Summe elektrischer Ladungen, die von den jeweiligen Zellen MC, die sich die Ausgangsverdrahtungsleitung SL teilen, geliefert werden, entsprechende Spannung wird somit in der Ausgangsverdrahtungsleitung SL erzeugt. Diese Spannung der Ausgangsverdrahtungsleitung SL wird in der Ausgangsschaltung 150 AD-Umsetzung unterzogen und von der Ausgangsschaltung 150 nach außen geliefert. Eine solche Leseoperation wird für jede der Ausgangsverdrahtungsleitungen SL ausgeführt. Die Spannung (das Multiplizier-Akkumulier-Operationsergebnis), die der Summe der von den jeweiligen Zellen MC, die sich die Ausgangsverdrahtungsleitung SL teilen, gelieferten elektrischen Ladungen entspricht, wird dadurch von der Ausgangsschaltung 150 für jede der Ausgangsverdrahtungsleitungen SL nach außen geliefert.
[Effekte]
Als Nächstes wird eine Beschreibung von Effekten der Multiplizier-Akkumulier-Operationsvorrichtung 100 gegeben. Bei der vorliegenden Ausführungsform ist der ferroelektrische Kondensator Cs in der Zelle MC vorgesehen. Dies erlaubt das Halten eines Parameters (eines Gewichts) in dem ferroelektrischen Kondensator Cs. Falls die Schwankung der Lastkapazität c1 und der Lastkapazität ch groß ist, verursacht hier die Schwankung zum Zeitpunkt der Schlussfolgerung ein Rauschen. Dies kann die Genauigkeit der Schlussfolgerung verringern. Bei der vorliegenden Ausführungsform ist die Schwankung der Lastkapazität c1 und der Lastkapazität ch in den ferroelektrischen Kondensatoren Cs, die jeweils den Parameter (das Gewicht) erhalten, jedoch klein. Es ist deshalb möglich, die Schlussfolgerung mit hoher Genauigkeit durchzuführen. Außerdem ist die Zelle MC von 1T1C, die den ferroelektrischen Kondensator Cs verwendet, verglichen mit einer Multiplizier-Akkumulier-Operationszelle, die einen anderen Speicher (zum Beispiel einen ReRAM) verwendet, in einer kleinen Fläche auf einem Siliziumsubstrat bereitstellbar. Es ist dementsprechend möglich, die Multiplizier-Akkumulier-Operationsvorrichtung 100 mit geringen Kosten bereitzustellen. Außerdem ist die Obergrenze der Anzahl von Malen des Umschreibens in dem ferroelektrischen Kondensator Cs verglichen mit einem Fall der Verwendung eines anderen Speichers (zum Beispiel eines ReRAM) äußerst groß. Der ferroelektrische Kondensator Cs hat somit praktisch keine Begrenzung bezüglich der Anzahl von Malen des Umschreibens.
Bei der vorliegenden Ausführungsform wird die Ausgangsschaltung 150 bereitgestellt. Die Ausgangsschaltung 150 führt AD-Umsetzung an der der in jeder der Ausgangsverdrahtungsleitungen PL gespeicherten elektrischen Ladung entsprechenden Spannung aus und gibt die der AD-Umsetzung unterzogene Spannung aus. Es ist somit möglich, ein neuronales Netz durch Bereitstellen des ADC zwischen der Multiplizier-Akkumulier-Operationsvorrichtung 100 auf der Seite der vorherigen Stufe und der Multiplizier-Akkumulier-Operationsvorrichtung 100 auf der Seite der nachfolgenden Stufe in einem Fall des Konstruierens des neuronalen Netzes unter Verwendung mehrerer Multiplizier-Akkumulier-Operationsvorrichtungen 100 zu konstruieren.
Bei der vorliegenden Ausführungsform erstreckt sich jeder der Transistoren Tr in einer schrägen Richtung, die sich sowohl mit einer Zeilenrichtung als auch einer Spaltenrichtung der mehreren Zellen MC schneidet. In jedem der Transistoren Tr werden die Source- und Drainanschlüsse in einem Paar so angeordnet, dass sie einander in der schrägen Richtung entgegengesetzt sind. Dies erlaubt Bereitstellung der Multiplizier-Akkumulier-Operationsschaltung 110 in einer rechteckigen Form auf einer Oberfläche eines Halbleitersubstrats, wodurch es möglich wird, den Grad der Freiheit beim Entwurf zu verbessern.
Bei der vorliegenden Ausführungsform ist die Eingangsverdrahtungsleitung PL an einer dem einen Source- und Drainanschluss entgegengesetzten Position mit dem dazwischenliegenden ferroelektrischen Kondensator Cs angeordnet. Die Ausgangsverdrahtungsleitung SL ist an einer dem anderen Source- und Drainanschluss entgegengesetzten Position angeordnet. Dadurch kann die Multiplizier-Akkumulier-Operationsschaltung 110 in einer rechteckigen Form auf der Oberfläche des Halbleitersubstrats bereitgestellt werden, wodurch es möglich wird, den Grad der Freiheit beim Entwurf zu verbessern.
<3. Zweite Ausführungsform>
Als Nächstes wird eine Beschreibung einer Multiplizier-Akkumulier-Operationsvorrichtung 400 gemäß einer zweiten Ausführungsform der vorliegenden Offenbarung gegeben. 6 zeigt ein Beispiel für eine Konfiguration der Multiplizier-Akkumulier-Operationsvorrichtung 400. Die Multiplizier-Akkumulier-Operationsvorrichtung 400 umfasst eine Multiplizier-Akkumulier-Operationsschaltung 410, einen Zeilendecodierer 420, einen Spaltendecodierer 430, eine Eingangsschaltung 440 und eine Ausgangsschaltung 450. Die Multiplizier-Akkumulier-Operationsschaltung 410 umfasst mehrere Zellen MCd, die in Zeilen und Spalten miteinander gekoppelt sind. Die mehreren Zellen MCd entsprechen Synapsen. Die Multiplizier-Akkumulier-Operationsschaltung 410 wird durch den Zeilendecodierer 420, den Spaltendecodierer 430 und die Eingangsschaltung 440 angesteuert. Die Multiplizier-Akkumulier-Operationsschaltung 410 wird zum Beispiele auf einem Siliziumsubstrat bereitgestellt.
Mit dem Zeilendecodierer 420 sind mehrere Wortleitungen WL+ und WL- gekoppelt. Die mehreren Wortleitungen WL+ werden mit Bezug auf die mehreren in Zeilen und Spalten angeordneten Zellen MCd zum Beispiel so zugewiesen, dass jede der mehreren Wortleitungen WL+ einer entsprechenden der Zeilen zugewiesen wird. Die mehreren Wortleitungen WL- werden mit Bezug auf die mehreren in Zeilen und Spalten angeordneten Zellen MCd zum Beispiel so zugewiesen, dass jede der mehreren Wortleitungen WL- einer entsprechenden der Zeilen zugewiesen wird. Anders ausgedrückt, werden mehreren Mengen, die jeweils die Wortleitungen WL+ und WL- umfassen, mit Bezug auf die in Zeilen und Spalten angeordneten mehreren Zellen MCd zum Beispiel so zugewiesen, dass jede der mehreren Mengen einer entsprechenden der Zeilen zugewiesen wird. Mit dem Spaltendecodierer 430 sind mehrere Bitleitungen BL+ und BL- gekoppelt. Die mehreren Bitleitungen BL+ werden mit Bezug auf die in Zeilen und Spalten angeordneten mehreren Zellen MCd zum Beispiel so zugewiesen, dass jede der mehreren Bitleitungen BL+ einer entsprechenden der Spalten zugewiesen wird. Die mehreren Bitleitungen BL- werden mit Bezug auf die in Zeilen und Spalten angeordneten mehreren Zellen MCd zum Beispiel so zugewiesen, dass jede der mehreren Bitleitungen BL- einer entsprechenden der Spalten zugewiesen wird. Anders ausgedrückt, werden mehrere Mengen, die j eweils die Bitleitungen BL+ und BL- umfassen, mit Bezug auf die mehreren in Zeilen und Spalten angeordneten Zellen MCd zum Beispiel so zugewiesen, dass jede der mehreren Mengen einer entsprechenden der Zeilen zugewiesen wird. Mit der Eingangsschaltung 440 sind mehrere Eingangsverdrahtungsleitungen PL gekoppelt. Die mehreren Eingangsverdrahtungsleitungen PL werden mit Bezug auf die mehreren in Zeilen und Spalten angeordneten Zellen MCd zum Beispiel so zugewiesen, dass jede der mehreren Eingangsverdrahtungsleitungen PL einer entsprechenden der Zeilen zugewiesen wird. Mit entsprechenden der Bitleitungen BL+ sind jeweils mehrere Ausgangsverdrahtungsleitungen SL+ gekoppelt. Mit entsprechenden der Bitleitungen WL- sind jeweils mehrere Ausgangsverdrahtungsleitungen SLgekoppelt. Die Bitleitung BL- und die Ausgangsverdrahtungsleitung SL- sind dafür ausgelegt, eine Menge elektrischer Ladung entsprechend einem Produkt der Kapazität eines ferroelektrischen Kondensators Cs1 jeder der Zellen MC1 und einer der Eingangsverdrahtungsleitung PL zugeführten Eingangsspannung zu speichern.
Die Multiplizier-Akkumulier-Operationsschaltung 410 umfasst die mehreren in Zeilen und Spalten angeordneten Zellen MCd. Zum Beispiel hat, wie in 7 dargestellt, jede der Zellen MCd eine 2Tr2C-Schaltungskonfiguration, die dafür ausgelegt ist, zwei Zellen MC (Zellen MC1 und MC2) zu umfassen. In jeder der Zellen MCd ist die Zelle MC1 eine Hauptzelle und die Zelle MC2 eine Referenzzelle. Falls ein vorbestimmter Zustand für die Zelle MC1 gesetzt wird, wird ein invertierter Zustand des Zustands der Zelle MC1 für die Zelle MC2 gesetzt. Die Rolle der Referenzzelle wird später ausführlich beschrieben.
Die Zellen MC1 und MC2 haben Konfigurationen und Funktionen, die denen der Zelle MC gemäß der oben beschriebenen Ausführungsform ähnlich sind. Die Zelle MC1 hat zum Beispiel eine 1Tr1C-Schaltungskonfiguration, die dafür ausgelegt ist, einen Transistor Tr1 und einen mit einem Source- und Drainanschluss des Transistors Tr1 gekoppelten ferroelektrischen Kondensator Cs1 zu umfassen. Die Zelle MC2 hat zum Beispiel eine 1Tr1C-Schaltungskonfiguration, die dafür ausgelegt ist, einen Transistor Tr2 und einen mit einem Source- und Drainanschluss des Transistors Tr2 gekoppelten ferroelektrischen Kondensator Cs2 zu umfassen. Die Transistoren Tr1 und Tr2 sind zum Beispiel MOSFETs. Die ferroelektrischen Kondensatoren Cs1 und Cs2 haben jeweils eine Konfiguration, bei der ein ferroelektrisches Material zwischen ein Paar von Elektroden geschichtet ist.
Ein Gate des Transistors Tr1 ist mit der Wortleitung WL- gekoppelt und empfängt ein Signal von dem Zeilendecodierer 420 über die Wortleitung WL-. Ein Source- und Drainanschluss des Transistors Tr1 ist über dem ferroelektrischen Kondensator Cs 1 mit der Eingangsverdrahtungsleitung PL gekoppelt. Ein Anschluss des ferroelektrischen Kondensators Cs1 ist mit dem einen Source- und Drainanschluss des Transistors Tr1 gekoppelt und ein anderer Anschluss des ferroelektrischen Kondensators Cs1 ist mit der Eingangsverdrahtungsleitung PL gekoppelt. Der eine Source- und Drainanschluss des Transistors Tr1 empfängt ein Signal von der Eingangsschaltung 440 über den ferroelektrischen Kondensator Cs1. Die Bitleitung BL- ist mit dem anderen Source- und Drainanschluss des Transistors Tr1 gekoppelt und der andere Source- und Drainanschluss des Transistors Tr1 empfängt ein Signal von dem Spaltendecodierer 430 über die Bitleitung BL-.
Ein Gate des Transistors Tr2 ist mit der Wortleitung WL+ gekoppelt und empfängt ein Signal von dem Zeilendecodierer 420 über die Wortleitung WL+. Ein Source- und Drainanschluss des Transistors Tr2 ist über den ferroelektrischen Kondensator Cs2 mit der Eingangsverdrahtungsleitung PL gekoppelt, mit der der ferroelektrische Kondensator Cs1 gekoppelt ist. Ein Anschluss des ferroelektrischen Kondensators Cs2 ist mit dem einen Source- und Drainanschluss des Transistors Tr2 gekoppelt und ein anderer Anschluss des ferroelektrischen Kondensators Cs2 ist mit der Eingangsverdrahtungsleitung PL gekoppelt, mit der der ferroelektrische Kondensator Cs1 gekoppelt ist. Anders ausgedrückt, sind in der Zelle MCd die ferroelektrischen Kondensatoren Cs1 und Cs2 mit der gemeinsamen Eingangsverdrahtungsleitung PL gekoppelt. Der eine Source- und Drainanschluss des Transistors Tr2 empfängt über den ferroelektrischen Kondensator Cs2 ein Signal von der Eingangsschaltung 440. Die Bitleitung BL+ ist mit dem anderen Source- und Drainanschluss des Transistors Tr2 gekoppelt und der andere Source- und Drainanschluss des Transistors Tr2 empfängt über die Bitleitung BL+ ein Signal von dem Spaltendecodierer 430.
Der Zeilendecodierer 420 wählt eine Zelle MCd (oder eine Zelle MC1), auf die zugegriffen werden soll, durch Anlegen eines Auswahlsignals an die Wortleitung WL-. Das Auswahlsignal ist ein Impuls mit einem Spitzenwert größer oder gleich einer Schwellenspannung des Transistors Tr1. In der durch den Zeilendecodierer 420 ausgewählten Zelle MC1 wird der Transistor Tr1 in einen leitfähigen Zustand gebracht (wird eingeschaltet). Der Spaltendecodierer 430 liefert eine vorbestimmte Spannung Vbl1 an jede der mit der Bitleitung BL- gekoppelten Zellen MC1 durch Anlegen der vorbestimmten Spannung Vbl1 an die Bitleitung BL-. Eine Spannung entsprechend einer Differenz zwischen der an die Eingangsverdrahtungsleitung PL angelegten Eingangsspannung Vp1 und der an die Bitleitung BL- angelegten Spannung Vbl1 wird an jede der Zellen MC1 angelegt.
Der Zeilendecodierer 420 wählt eine Zelle MCd (oder eine Zelle MC2), auf die zugegriffen werden soll, durch Anlegen eines Auswahlsignals an die Wortleitung WL+. Das Auswahlsignal ist ein Impuls mit einem Spitzenwert größer oder gleich einer Schwellenspannung des Transistors Tr2. In der durch den Zeilendecodierer 420 ausgewählten Zelle MC2 wird der Transistor Tr2 in einen leitfähigen Zustand gebracht (wird eingeschaltet). Der Spaltendecodierer 430 liefert eine vorbestimmte Spannung Vbl2 an jede der mit der Bitleitung BL+ gekoppelten Zellen MC2 durch Anlegen der vorbestimmten Spannung Vb12 an die Bitleitung BL+. Eine Spannung entsprechend einer Differenz zwischen der an die Eingangsverdrahtungsleitung PL angelegten Eingangsspannung Vpl und der an die Bitleitung BL+ angelegten Spannung Vb12 wird an jede der Zellen MC2 angelegt.
Man nehme hierbei an, dass, falls die Eingangsspannung Vpl eine vorbestimmte positive Spannung ist, die Spannung Vbl1 zum Beispiel eine Massespannung (0 V) ist. In diesem Fall wird zum Beispiel „0“ in der Zelle MC1 als ein Polarisationszustand der Zelle MC1 gespeichert. Außerdem nehme man an, dass die Spannung Vbl1 eine vorbestimmte positive Spannung ist, falls die Eingangsspannung Vpl die Massespannung (0 V) ist. In diesem Fall wird zum Beispiel „1“ in der Zelle MC1 als der Polarisationszustand der Zelle MC1 gespeichert.
Ferner nehme man an, dass, falls die Eingangsspannung Vpl eine vorbestimmte positive Spannung ist, die Spannung Vb12 zum Beispiel die Massespannung (0 V) ist. In diesem Fall wird zum Beispiel „0“ in der Zelle MC2 als ein Polarisationszustand der Zelle MC2 gespeichert. Zusätzlich nehme man an, dass die Spannung Vb12 eine vorbestimmte positive Spannung ist, falls die Eingangsspannung Vpl die Massespannung (0 V) ist. In diesem Fall wird zum Beispiel „1“ in der Zelle MC2 als der Polarisationszustand der Zelle MC2 gespeichert.
Die Eingangsspannung Vpl wird an die Zelle MC1 mittels der Eingangsverdrahtungsleitung PL von der Eingangsschaltung 440 angelegt, und die Spannung Vbl1 wird mittels der Bitleitung BL- von dem Spaltendecodierer 430 an die Zelle MC1 angelegt. Als Ergebnis fließt ein Schaltstrom entsprechend der Polarisation des ferroelektrischen Körpers der Zelle MC1 durch die Zelle MC1. Der Ausgang jeder der Zellen MC1 ist über die Bitleitung BL- mit der Ausgangsverdrahtungsleitung SL- gekoppelt. Die Ausgangsschaltung 450 beschafft ein Multiplizier-Akkumulier-Operationsergebnis durch Messen eines durch die Ausgangsverdrahtungsleitung SL- fließenden Stroms oder eines Potentials der Ausgangsverdrahtungsleitung SL-. Zum Beispiel umfasst die Ausgangsschaltung 450 eine AD-Umsetzungsschaltung, die die jeweiligen Spannungen der Ausgangsverdrahtungsleitungen SL- zum selben Zeitpunkt und parallel misst und ein durch Ausführen von AD-Umsetzung an dem Multiplizier-Akkumulier-Operationsergebnis erhaltenes Digitalsignal nach außen ausgibt. Man beachte, dass die Ausgangsschaltung 450 ferner eine Verstärkerschaltung oder dergleichen je nach Bedarf umfassen kann.
Bei der Multiplizier-Akkumulier-Operationsschaltung 410 wird zum Beispiel, wenn die Spannung (die Eingangsspannung Vpl) an den Eingang (die Eingangsverdrahtungsleitung PL) der durch den Zahlendecodierer 420 ausgewählten Zelle MC1 angelegt wird, eine Menge elektrischer Ladung entsprechend dem Produkt der Kapazität des ferroelektrischen Kondensators Cs1 und der Eingangsspannung Vpl in der Ausgangsverdrahtungsleitung SLgespeichert. Es ist somit möglich, eine Multiplizier-Akkumulier-Operation auszuführen. Zum Beispiel wird bei Schlussfolgerung der Multiplizier-Akkumulier-Operation, wenn die Spannung (die Eingangsspannung Vpl) an den Eingang (die Eingangsverdrahtungsleitung PL) der durch den Zeilendecodierer 420 ausgewählten Zelle MC1 angelegt wird, die Menge elektrischer Ladung entsprechend C × V = Q in der Ausgangsverdrahtungsleitung SL- gespeichert. Hier entspricht zum Beispiel, wie in 3 dargestellt, C der Lastkapazität c1 entsprechend dem Polarisationszustand („0“) der Zelle MC1 oder der Lastkapazität ch entsprechend dem Polarisationszustand („1“) der Zelle MC1. Das heißt, es ist möglich, ein „Produkt“ der Eingabe (zum Beispiel eines Signals einer vorherigen Stufe) eines durch ein CNN (Faltungs-Neuronalnetz) repräsentierten neuronalen Netzes und eines Parameters des neuronalen Netzes in der Multiplizier-Akkumulier-Operationsschaltung 110 durchzuführen.
8 zeigt ein Beispiel für ein Planlayout der Multiplizier-Akkumulier-Operationsschaltung 410. Die mehreren Bitleitungen BL- und BL+ und die mehreren Eingangsverdrahtungsleitungen PL weisen Verdrahtungsleitungen auf, die sich in einer ersten Richtung erstrecken, und diese Verdrahtungsleitungen sind in der Reihenfolge der Bitleitung BL-, zweier Eingangsverdrahtungsleitungen PL und der Bitleitung BL+ wiederholt in einer zweiten Richtung angeordnet. Die zweite Richtung ist zu der ersten Richtung orthogonal. Die zwei Eingangsverdrahtungsleitungen PL nebeneinander werden durch eine elektrisch leitfähige Schicht M miteinander gekoppelt und entsprechen einer oben beschriebenen Verdrahtungsleitung PL von 7. Die mehreren Wortleitungen WL+ und WL- erstrecken sich in der zweiten Richtung und sind abwechselnd in der ersten Richtung angeordnet.
Ein Bitkontakt N1 ist mit der Bitleitung BL- und dem einen Source- und Drainanschluss des Transistors Tr1 gekoppelt. Der Bitkontakt N1 ist an einer Position angeordnet, an der die Bitleitung BL- und der eine Source- und Drainanschluss des Transistors Tr1 einander entgegengesetzt sind. Der ferroelektrische Kondensator Cs1 ist zwischen dem anderen Source- und Drainanschluss des Transistors Tr1 und der Eingangsverdrahtungsleitung PL vorgesehen. Der ferroelektrische Kondensator Cs1 ist an einer Position angeordnet, an der die Eingangsverdrahtungsleitung PL und der andere Source- und Drainanschluss des Transistors Tr einander entgegengesetzt sind.
Ein Bitkontakt N2 ist mit der Bitleitung BL+ und dem einen Source- und Drainanschluss des Transistors Tr2 gekoppelt. Der Bitkontakt N2 ist an einer Position angeordnet, an der die Bitleitung BL+ und der eine Source- und Drainanschluss des Transistors Tr2 einander entgegengesetzt sind. Der ferroelektrische Kondensator Cs2 ist zwischen dem anderen Source- und Drainanschluss des Transistors Tr2 und der Eingangsverdrahtungsleitung PL vorgesehen. Der ferroelektrische Kondensator Cs2 ist an einer Position angeordnet, an der die Eingangsverdrahtungsleitung PL und der andere Source- und Drainanschluss des Transistors Tr2 einander entgegengesetzt sind.
Mehrere Bitkontakte N1 und N2 und mehrere ferroelektrische Kondensatoren Cs1 und Cs2 sind in der Reihenfolge des Bitkontakts N1, des ferroelektrischen Kondensators Cs1, des ferroelektrischen Kondensators Cs2 und des Bitkontakts N2 wiederholt in der ersten Richtung angeordnet. Der Transistor Tr1 wird vorgesehen, um sich in einer dritten Richtung zu erstrecken, die sich mit der ersten Richtung und der zweiten Richtung schneidet. In dem Transistor Tr1 sind der eine Source- und Drainanschluss und der andere Source- und Drainanschluss so angeordnet, dass sie einander in der dritten Richtung entgegengesetzt sind. Der Transistor Tr2 ist vorgesehen, um sich in der dritten Richtung zu erstrecken, die sich mit der ersten Richtung und der zweiten Richtung schneidet. In dem Transistor Tr2 sind der eine Source- und Drainanschluss und der andere Source- und Drainanschluss so angeordnet, dass sie einander in der dritten Richtung entgegengesetzt sind.
9 zeigt ein Beispiel für eine Konfiguration eines neuronalen Netzes 500, das zwei Multiplizier-Akkumulier-Operationsvorrichtungen 400 verwendet. Das neuronale Netz 500 umfasst die zwei Multiplizier-Akkumulier-Operationsvorrichtungen 400 und einen DAC 600. Der DAC 600 führt DA(Digital-Analog-)Umsetzung an mehreren Digitalsignalen aus, die von der Ausgangsschaltung 450 der Multiplizier-Akkumulier-Operationsvorrichtung 400 in der vorherigen Stufe geliefert werden, und liefert diese an die Eingangsschaltung 440 der Multiplizier-Akkumulier-Operationsvorrichtung 400 in der nachfolgenden Stufe. Es ist möglich, das neuronale Netz zu konstruieren, indem somit die zwei Multiplizier-Akkumulier-Operationsvorrichtungen 400 über den DAC 600 gekoppelt werden. Man beachte, dass es auch möglich ist, ein neuronales Netz unter Verwendung mehrerer Multiplizier-Akkumulier-Operationsvorrichtungen 400 zu konstruieren. In diesem Fall wird der DAC 600 zwischen der Multiplizier-Akkumulier-Operationsvorrichtung 400 auf der Seite der vorherigen Stufe und der Multiplizier-Akkumulier-Operationsvorrichtung 400 auf der Seite der nachfolgenden Stufe vorgesehen.
[Betrieb]
Als Nächstes wird eine Beschreibung eines Betriebs der Multiplizier-Akkumulier-Operationsvorrichtung 400 gegeben. Bei der vorliegenden Ausführungsform wird, falls der Zeilendecodierer 420 eine bestimmte Wortleitung WL- auswählt, wobei die Eingangsschaltung 140 eine positive Spannung an eine bestimmte Eingangsverdrahtungsleitung PL als die Eingangsspannung Vpl anlegt und wobei der Spaltendecodierer 130 eine Massenspannung an eine bestimmte Bitleitung BL- als die Spannung Vbl anlegt, elektrische Ladung entsprechend C × V = Q an die Ausgangsverdrahtungsleitung SL von der Zelle MC1 (der Zelle MC1, auf die zugegriffen werden soll) geliefert, die mit der ausgewählten Wortleitung WL-, der Eingangsverdrahtungsleitung PL, an die die positive Spannung als die Eingangsspannung Vpl angelegt wird, und der Bitleitung BL-, an die die Massespannung als die Spannung Vbl angelegt wird, gekoppelt ist. Als Ergebnis wird die elektrische Ladung entsprechend C × V = Q in der Ausgangsverdrahtungsleitung SL- gespeichert, die mit der Zelle MC1 gekoppelt ist, auf die zugegriffen werden soll. In der Ausgangsverdrahtungsleitung SL- wird eine Spannung entsprechend der gespeicherten elektrischen Ladung erzeugt. Diese Spannung der Ausgangsverdrahtungsleitung SL- wird in der Ausgangsschaltung 450 AD-Umsetzung unterzogen und wird nach außen geliefert.
Die C × V = Q entsprechende elektrische Ladung wird von jeder der Zellen MC1, die sich die Ausgangsverdrahtungsleitung SL- teilen, einer Ausgangsverdrahtungsleitung SL- zugeführt, indem der Zeilendecodierer 420 sequentiell die mehreren Wortleitungen WL- auswählt. Somit wird in der Ausgangsverdrahtungsleitung SL- eine Spannung entsprechend der Summe von elektrischen Ladungen, die von den jeweiligen Zellen MC1, die sich die Ausgangsverdrahtungsleitung SL- teilen, geliefert werden, erzeugt. Diese Spannung der Ausgangsverdrahtungsleitung SL- wird in der Ausgangsschaltung 450 AD-Umsetzung unterzogen und wird von der Ausgangsschaltung 450 nach außen geliefert. Eine solche Leseoperation wird für jede der Ausgangsverdrahtungsleitungen SL- ausgeführt. Die Spannung (das Multiplizier-Akkumulier-Operationsergebnis), die der Summe der von den jeweiligen Zellen MC1, die sich die Ausgangsverdrahtungsleitung SL- teilen, gelieferten elektrischen Ladungen entspricht, wird somit von der Ausgangsschaltung 450 für jede der Ausgangsverdrahtungsleitungen SL- nach außen geliefert.
Im Übrigen können in der Multiplizier-Akkumulier-Operationsschaltung 110 die in der Zelle MC gehaltenen Daten in einigen Fällen zerstört werden, wenn die Daten gelesen werden, wie oben beschrieben. Um dies anzugehen, hat in der Multiplizier-Akkumulier-Operationsschaltung 110 die Zelle MC2, die die Referenzzelle ist, eine Funktion als Backup für die Zelle MC1. Zum Beispiel schreibt die Multiplizier-Akkumulier-Operationsschaltung 110 „1“ in die Zelle MC1 als einen Zustand, schreibt „0“, was ein invertierter Zustand des Zustands der Zelle MC1 ist, in die Zelle MC2 und führt danach Schlussfolgerung einer Multiplizier-Akkumulier-Operation durch. In diesem Fall führt die Schlussfolgerung der Multiplizier-Akkumulier-Operation zu einem destruktiven Auslesen. Deshalb wird die Zelle MC1 „0“. Danach schreibt die Multiplizier-Akkumulier-Operationsvorrichtung 400 in die Zelle MC1 einen invertierten Zustand („1“) des aus der Zelle MC2 gelesenen Zustands („0“). Es wird somit ein Umschreiben in der Zelle MC 1 durchgeführt. Ein solches Umschreiben ist erzielbar, indem bewirkt wird, dass die Zelle MC2 als Backup für die Zelle MC1 dient.
[Effekte]
Als Nächstes wird eine Beschreibung von Effekten der Multiplizier-Akkumulier-Operationsvorrichtung 400 gegeben. Bei der vorliegenden Ausführungsform werden die ferroelektrischen Kondensatoren Cs1 und Cs2 in der Zelle MC vorgesehen. Dies erlaubt das Halten des Parameters (des Gewichts) in den ferroelektrischen Kondensatoren Cs1 und Cs2. Falls die Schwankung der Lastkapazität c1 und der Lastkapazität ch groß ist, verursacht die Schwankung hier zum Zeitpunkt der Schlussfolgerung ein Rauschen. Dies kann die Genauigkeit der Schlussfolgerung verringern. Bei der vorliegenden Ausführungsform ist jedoch die Schwankung der Lastkapazität c1 und der Lastkapazität ch in den ferroelektrischen Kondensatoren Cs1 und Cs2, die jeweils den Parameter (das Gewicht) halten, klein. Es ist deshalb möglich, die Schlussfolgerung mit hoher Genauigkeit durchzuführen. Außerdem können die Zelle MC1 von 1T1C mit dem ferroelektrischen Kondensator Cs1 und die Zelle MC2 von 1 T 1 C mit dem ferroelektrischen Kondensator Cs2 verglichen mit einer Multiplizier-Akkumulier-Operationszelle, die einen anderen Speicher (zum Beispiel einen ReRAM) verwendet, mit einer kleinen Fläche auf einem Siliziumsubstrat bereitgestellt werden. Dementsprechend ist es möglich, die Multiplizier-Akkumulier-Operationsvorrichtung 100 mit geringen Kosten bereitzustellen. Außerdem ist die Obergrenze der Anzahl von Malen des Umschreibens in den ferroelektrischen Kondensatoren Cs1 und Cs2 verglichen mit einem Fall der Verwendung eines anderen Speichers (zum Beispiel eines ReRAM) äußerst groß. Die ferroelektrischen Kondensatoren Cs1 und Cs2 haben somit praktisch keine Grenze bezüglich der Anzahl von Malen des Umschreibens.
Bei der vorliegenden Ausführungsform wird die Ausgangsschaltung 450 bereitgestellt. Die Ausgangsschaltung 450 führt AD-Umsetzung an der Spannung aus, die der in jeder der Ausgangsverdrahtungsleitungen PL gespeicherten elektrischen Ladung entspricht, und gibt die der AD-Umsetzung unterzogene Spannung aus. Es ist somit möglich, ein neuronales Netz zu konstruieren, indem der ADC zwischen der Multiplizier-Akkumulier-Operationsvorrichtung 400 auf der Seite der vorherigen Stufe und der Multiplizier-Akkumulier-Operationsvorrichtung 400 auf der Seite der nachfolgenden Stufe bereitgestellt wird, falls das neuronale Netz unter Verwendung von mehreren Multiplizier-Akkumulier-Operationsvorrichtungen 400 konstruiert wird.
Bei der vorliegenden Ausführungsform erstreckt sich jeder der Transistoren Tr1 und Tr2 in einer schrägen Richtung, die sich sowohl mit einer Zeilenrichtung als auch einer Spaltenrichtung der mehreren Zellen MCd schneidet. In jedem der Transistoren Tr1 und Tr2 sind die Source- und Drainanschlüsse in einem Paar so angeordnet, dass sie einander in der schrägen Richtung entgegengesetzt sind. Dadurch kann die Multiplizier-Akkumulier-Operationsschaltung 410 in einer rechteckigen Form auf einer Oberfläche eines Halbleitersubstrats bereitgestellt werden, wodurch es möglich wird, den Grad der Freiheit beim Entwurf zu verbessern.
Bei der vorliegenden Ausführungsform ist die Eingangsverdrahtungsleitung PL an einer dem einen Source- und Drainanschluss entgegengesetzten Position mit dem dazwischen angeordneten ferroelektrischen Kondensator Cs1 oder Cs2 angeordnet. Die Ausgangsverdrahtungsleitung SL- ist an einer dem anderen Source- und Drainanschluss entgegengesetzten Position angeordnet. Dadurch kann die Multiplizier-Akkumulier-Operationsschaltung 410 in einer rechteckigen Form auf der Oberfläche des Halbleitersubstrats bereitgestellt werden, wodurch es möglich wird, den Grad der Freiheit beim Entwurf zu verbessern.
<3. Modifikationen der zweiten Ausführungsform>
Bei der oben beschriebenen zweiten Ausführungsform können zum Beispiel wie in 10 dargestellt die Fläche des in der Zelle MC1 enthaltenen ferroelektrischen Kondensators Cs1 und die Fläche des in der Zelle MC2 enthaltenen ferroelektrischen Kondensators Cs2 voneinander verschieden sein.
11 und 12 zeigen jeweils ein Beispiel für Verteilungen einer Spannung V0 für „0“ und einer Spannung V1 für „1“, die aus jeder der Zellen MC in einem 64 k-Bitzellenarray gelesen werden. 11 und 12 zeigen jeweils das Beispiel für die Verteilungen der Spannungen V0 und V1, falls die Fläche des in der Zelle MC1 enthaltenen ferroelektrischen Kondensators Cs1 #0, #1, #2 und #3 ist. Im Folgenden wird angenommen, dass die Spannung V1 zu einem Zeitpunkt, zu dem „1“ in der Zelle MC1 mit der Fläche #1 gehalten wird, Vb1 ist, die Spannung V0 zu dem Zeitpunkt, zu dem „0“ in der Zelle MC1 mit der Fläche #1 gehalten wird, Vb0 ist, die Spannung V1 zu einem Zeitpunkt, zu dem „1“ in der Zelle MC1 mit der Fläche #3 gehalten wird, Vc1 ist und die Spannung V0 zu einem Zeitpunkt, zu dem ,,0" in der Zelle MC1 mit der Fläche von #3 gehalten wird, Vc0 ist. Im Folgenden wird eine Beschreibung einer Multiplizier-Akkumulier-Operation in einem Fall gegeben, dass die Fläche der Zelle MC1 #1 und die Fläche der Zelle MC2 #3 ist.
Eine Steuervorrichtung, die die Multiplizier-Akkumulier-Operationsvorrichtung 400 steuert, schreibt „1“ in die Zelle MC1, schreibt „0“ in die Zelle MC2 und führt danach Schlussfolgerung der Multiplizier-Akkumulier-Operation durch. In diesem Fall führt die Schlussfolgerung der Multiplizier-Akkumulier-Operation zu einem destruktiven Auslesen. Deshalb wird die Zelle MC1 „0“ (11). Die Steuervorrichtung, die die Multiplizier-Akkumulier-Operationsvorrichtung 400 steuert, liest danach „0“ aus der Zelle MC1, liest „0“ aus der Zelle MC2 und vergleicht die aus der Zelle MC1 erhaltene Spannung Vb0 und die aus der Zelle MC2 erhaltene Spannung Vc0 miteinander. Wenn bestätigt wird, dass Vb0 > Vc0 erfüllt ist, schreibt die Steuervorrichtung „1“ in die Zelle MC1 (11). Somit wird ein Umschreiben in der Zelle MC1 durchgeführt. Ein solches Umschreiben ist erzielbar, indem bewirkt wird, dass die Zelle MC2 als Backup für die Zelle MC1 dient.
Die Steuervorrichtung, die die Multiplizier-Akkumulier-Operationsvorrichtung 400 steuert, schreibt „0“ in die Zelle MC1, schreibt „1“ in die Zelle MC2 und führt danach die Schlussfolgerung der Multiplizier-Akkumulier-Operation durch. In diesem Fall bleibt die Zelle MC1 als „0“ (12). Die Steuervorrichtung, die die Multiplizier-Akkumulier-Operationsvorrichtung 400 steuert, liest danach „0“ aus der Zelle MC1, liest „1“ aus der Zelle MC2 und vergleicht die aus der Zelle „MC1“ erhaltene Spannung Vb0 und die aus der Zelle MC2 erhaltene Spannung Vc1 miteinander. Wenn bestätigt wird, dass Vb0 < Vc1 erfüllt ist, schreibt die Steuervorrichtung „0“ in die Zelle MC1 (12). Somit wird Umschreiben in der Zelle MC1 durchgeführt. Ein solches Umschreiben ist erzielbar, indem bewirkt wird, dass die Zelle MC2 als Backup für die Zelle MC1 dient.
Obwohl die vorliegende Offenbarung oben unter Bezugnahme auf einige Ausführungsformen und Modifikationen davon beschrieben wurde, ist die vorliegende Offenbarung nicht auf die Ausführungsformen und dergleichen wie oben beschrieben beschränkt und es können verschiedene Modifikationen vorgenommen werden. Es sollte beachtet werden, dass die hier beschriebenen Effekte lediglich Beispiele sind. Die Effekte der vorliegenden Offenbarung sind nicht auf die hier beschriebenen Effekte beschränkt. Die vorliegende Offenbarung kann andere Effekte als die hier beschriebenen Effekte aufweisen.
Bei jeder der Ausführungsformen und der Modifikationen davon, die oben beschrieben werden, kann die Bitleitung BL selbst auch als die Ausgangsverdrahtungsleitung PL dienen. Ferner kann bei der ersten Ausführungsform und der Modifikation davon, die oben beschrieben wird, jede der mehreren Eingangsverdrahtungsleitungen PL jeweils einer entsprechenden der Zeilen der mehreren Zellen MC zugewiesen werden, oder jeder Einheit von zwei der mehreren Eingangsverdrahtungsleitungen PL kann einer entsprechenden der Zeilen der mehreren Zellen MC zugewiesen werden. Ferner kann bei der zweiten Ausführungsform und der Modifikation davon, wie oben beschrieben wird, jede der mehreren Eingangsverdrahtungsleitungen einer entsprechenden der Zeilen der mehreren Zellen MC zugewiesen werden, oder jede Einheit von zwei der mehreren Eingangsverdrahtungsleitungen kann einer entsprechenden der Zeilen der mehreren Zellen MC zugewiesen werden.
Außerdem kann die vorliegende Offenbarung zum Beispiel beliebige der folgenden Ausgestaltungen aufweisen.
(1)
Multiplizier-Akkumulier-Operationsvorrichtung, umfassend:

mehrere Zellen, die jeweils einen Transistor und einen ferroelektrischen Kondensator, der mit einem ersten Source- und Drainanschluss des Transistors gekoppelt ist, umfassen, wobei die mehreren Zellen in Zeilen und Spalten angeordnet sind;
mehrere Eingangsverdrahtungsleitungen, von denen jede Einheit von einer oder mehreren einer entsprechenden der Zeilen der mehreren Zellen zugewiesen ist, wobei die mehreren Eingangsverdrahtungsleitungen mit den ferroelektrischen Kondensatoren gekoppelt sind; und
mehrere Ausgangsverdrahtungsleitungen, die jeweils einer entsprechenden der Spalten der mehreren Zellen zugewiesen sind, wobei die mehreren Ausgangsverdrahtungsleitungen mit zweiten Source- und Drainanschlüssen der Transistoren gekoppelt sind, wobei die mehreren Ausgangsverdrahtungsleitungen jeweils dafür ausgelegt sind, eine Menge elektrischer Ladung entsprechend einem Produkt von Kapazität des ferroelektrischen Kondensators jeder der Zellen und einer der Eingangsverdrahtungsleitung zugeführten Eingangsspannung zu speichern.

(2)
Multiplizier-Akkumulier-Operationsvorrichtung nach (1), die ferner eine Ausgangsschaltung umfasst, die AD-Umsetzung an einer der in jeder der Ausgangsverdrahtungsleitungen gespeicherten elektrischen Ladung entsprechenden Spannung ausführt und die der AD-Umsetzung unterzogene Spannung ausgibt.
(3)
Multiplizier-Akkumulier-Operationsvorrichtung nach (1) oder (2), wobei
sich jeder der Transistoren in einer schrägen Richtung erstreckt, die sich sowohl mit einer Zeilenrichtung als auch mit einer Spaltenrichtung der mehreren Zellen schneidet, und
in jedem der Transistoren der erste Source- und Drainanschluss und der zweite Source- und Drainanschluss einander in der schrägen Richtung entgegengesetzt angeordnet sind.
(4)
Multiplizier-Akkumulier-Operationsvorrichtung nach (3), wobei
die Eingangsverdrahtungsleitung an einer dem ersten Source- und Drainanschluss entgegengesetzten Position mit dem dazwischenliegenden ferroelektrischen Kondensator angeordnet ist und
die Ausgangsverdrahtungsleitung an einer dem zweiten Source- und Drainanschluss entgegengesetzten Position angeordnet ist.
(5)
Multiplizier-Akkumulier-Operationsvorrichtung, umfassend:

mehrere Zellen, die jeweils eine Hauptzelle und eine Referenzzelle umfassen, wobei die mehreren Zellen in Zeilen und Spalten angeordnet sind, die Hauptzelle einen ersten Transistor und einen ersten ferroelektrischen Kondensator, der mit einem ersten Source- und Drainanschluss des ersten Transistors gekoppelt ist, umfasst und die Referenzzelle einen zweiten Transistor und einen zweiten ferroelektrischen Kondensator, der mit einem zweiten Source- und Drainanschluss des zweiten Transistors gekoppelt ist, umfasst;
mehrere Eingangsverdrahtungsleitungen, von denen jede Einheit von einer oder mehreren einer entsprechenden der Zeilen der mehreren Zellen zugewiesen ist, wobei die mehreren Eingangsverdrahtungsleitungen mit den ersten ferroelektrischen Kondensatoren und den zweiten ferroelektrischen Kondensatoren gekoppelt sind;
mehrere erste Ausgangsverdrahtungsleitungen, die jeweils einer entsprechenden der Spalten der mehreren Zellen zugewiesen sind, wobei die mehreren Ausgangsverdrahtungsleitungen mit dritten Source- und Drainanschlüssen der ersten Transistoren gekoppelt sind, wobei die mehreren ersten Ausgangsverdrahtungsleitungen jeweils dafür ausgelegt sind, eine Menge elektrischer Ladung entsprechend einem Produkt von Kapazität des ferroelektrischen Kondensators jeder der Hauptzellen und einer der Eingangsverdrahtungsleitung zugeführten Eingangsspannung zu speichern; und
mehrere zweite Ausgangsverdrahtungsleitungen, die jeweils einer entsprechenden der Spalten der mehreren Zellen zugewiesen sind, wobei die mehreren zweiten Ausgangsverdrahtungsleitungen mit vierten Source- und Drainanschlüssen der zweiten Transistoren gekoppelt sind, wobei die mehreren Ausgangsverdrahtungsleitungen jeweils dafür ausgelegt sind, eine Menge elektrischer Ladung entsprechend einem Produkt von Kapazität des zweiten ferroelektrischen Kondensators jeder der Referenzzellen und einer der Eingangsverdrahtungsleitung zugeführten Eingangsspannung zu speichern.

(6)
Multiplizier-Akkumulier-Operationsvorrichtung nach (5), ferner umfassend: eine Ausgangsschaltung, die AD-Umsetzung an einer der in jeder der ersten Ausgangsverdrahtungsleitungen gespeicherten elektrischen Ladung entsprechenden Spannung ausführt und die der AD-Umsetzung unterzogene Spannung ausgibt.
(7)
Multiplizier-Akkumulier-Operationsvorrichtung nach (5) oder (6), wobei
sich jeder der ersten Transistoren und jeder der zweiten Transistoren in einer schrägen Richtung erstrecken, die sich sowohl mit einer Zeilenrichtung als auch einer Spaltenrichtung der mehreren Zellen schneidet,
in jedem der ersten Transistoren der erste Source- und Drainanschluss und der dritte Source- und Drainanschluss einander in der schrägen Richtung entgegengesetzt angeordnet sind und
in jedem der zweiten Transistoren der zweite Source- und Drainanschluss und der vierte Source- und Drainanschluss einander in der schrägen Richtung entgegengesetzt angeordnet sind.
(8)
Multiplizier-Akkumulier-Operationsvorrichtung nach (7), wobei
jede Einheit von zwei der mehreren Eingangsverdrahtungsleitungen einer entsprechenden der Zeilen der mehreren Zellen zugewiesen ist und
in jeder Einheit von zwei der Eingangsverdrahtungsleitungen, die der entsprechenden einen der Zeilen der mehreren Zellen zugewiesen ist, eine erste Eingangsverdrahtungsleitung an einer dem ersten Source- und Drainanschluss entgegengesetzten Position mit dem dazwischenliegenden ersten ferroelektrischen Kondensator angeordnet ist und eine zweite Eingangsverdrahtungsleitung an einer dem zweiten Source- und Drainanschluss entgegengesetzten Position angeordnet ist.
(9)
Multiplizier-Akkumulier-Operationsvorrichtung nach einem von (5) bis (8), wobei eine Fläche des ersten ferroelektrischen Kondensators und eine Fläche des zweiten ferroelektrischen Kondensators voneinander verschieden sind.
(10)
Neuronales Netz, umfassend:

mehrere Multiplizier-Akkumulier-Operationsvorrichtungen, wobei
jede der Multiplizier-Akkumulier-Operationsvorrichtungen Folgendes umfasst:
- mehrere Zellen, die jeweils einen Transistor und einen ferroelektrischen Kondensator, der mit einem ersten Source- und Drainanschluss des Transistors gekoppelt ist, umfassen, wobei die mehreren Zellen in Zeilen und Spalten angeordnet sind,
- mehrere Eingangsverdrahtungsleitungen, von denen jede Einheit von einer oder mehreren einer entsprechenden der Zeilen der mehreren Zellen zugewiesen ist, wobei die mehreren Eingangsverdrahtungsleitungen mit den ferroelektrischen Kondensatoren gekoppelt sind; und
- mehrere Ausgangsverdrahtungsleitungen, die jeweils einer entsprechenden der Spalten der mehreren Zellen zugewiesen sind, wobei die mehreren Ausgangsverdrahtungsleitungen mit zweiten Source- und Drainanschlüssen der Transistoren gekoppelt sind, wobei die mehreren Ausgangsverdrahtungsleitungen jeweils dafür ausgelegt sind, eine Menge elektrischer Ladung entsprechend einem Produkt von Kapazität des ferroelektrischen Kondensators jeder der Zellen und einer der Eingangsverdrahtungsleitung zugeführten Eingangsspannung zu speichern.

(11)
Neuronales Netz, umfassend:

mehrere Multiplizier-Akkumulier-Operationsvorrichtungen, wobei
jede der Multiplizier-Akkumulier-Operationsvorrichtungen Folgendes umfasst:
- mehrere Zellen, die jeweils eine Hauptzelle und eine Referenzzelle umfassen, wobei die mehreren Zellen in Zeilen und Spalten angeordnet sind, die Hauptzelle einen ersten Transistor und einen ersten ferroelektrischen Kondensator, der mit einem ersten Source- und Drainanschluss des ersten Transistors gekoppelt ist, umfasst und die Referenzzelle einen zweiten Transistor und einen zweiten ferroelektrischen Kondensator, der mit einem zweiten Source- und Drainanschluss des zweiten Transistors gekoppelt ist, umfasst,
- mehrere Eingangsverdrahtungsleitungen, von denen jede Einheit von einer oder mehreren einer entsprechenden der Zeilen der mehreren Zellen zugewiesen ist, wobei die mehreren Eingangsverdrahtungsleitungen mit den ersten ferroelektrischen Kondensatoren und den zweiten ferroelektrischen Kondensatoren gekoppelt sind,
- mehrere erste Ausgangsverdrahtungsleitungen, die jeweils einer entsprechenden der Spalten der mehreren Zellen zugewiesen sind, wobei die mehreren ersten Ausgangsverdrahtungsleitungen mit dritten Source- und Drainanschlüssen der ersten Transistoren gekoppelt sind, wobei die mehreren ersten Ausgangsverdrahtungsleitungen jeweils dafür ausgelegt sind, eine Menge elektrischer Ladung entsprechend einem Produkt von Kapazität des ferroelektrischen Kondensators jeder der Hauptzellen und einer der Eingangsverdrahtungsleitung zugeführten Eingangsspannung zu speichern; und mehrere zweite Ausgangsverdrahtungsleitungen, die jeweils einer entsprechenden der Spalten der mehreren Zellen zugewiesen sind, wobei die mehreren zweiten Ausgangsverdrahtungsleitungen mit vierten Source- und Drainanschlüssen der zweiten Transistoren gekoppelt sind, wobei die mehreren zweiten Ausgangsverdrahtungsleitungen jeweils dafür ausgelegt sind, eine Menge elektrischer Ladung entsprechend einem Produkt von Kapazität des zweiten ferroelektrischen Kondensators jeder der Referenzzellen und einer der Eingangsverdrahtungsleitung zugeführten Eingangsspannung zu speichern.

Bei der Multiplizier-Akkumulier-Operationsvorrichtung gemäß dem ersten Aspekt der vorliegenden Offenbarung und dem neuronalen Netz gemäß dem zweiten Aspekt der vorliegenden Offenbarung ist der ferroelektrische Kondensator in der Zelle vorgesehen. Dies erlaubt das Halten eines Parameters (eines Gewichts) in dem ferroelektrischen Kondensator. Falls die Schwankung der Lastkapazität der Zellen groß ist, verursacht hier die Schwankung zum Zeitpunkt der Schlussfolgerung ein Rauschen. Dies kann die Genauigkeit der Schlussfolgerung verringern. Bei der vorliegenden Offenbarung ist die Schwankung der Lastkapazität in den ferroelektrischen Kondensatoren, die jeweils den Parameter (das Gewicht) halten, jedoch klein. Es ist deshalb möglich, die Schlussfolgerung mit hoher Genauigkeit durchzuführen. Außerdem ist die Obergrenze der Anzahl von Malen des Umschreibens in dem ferroelektrischen Kondensator verglichen mit dem Fall der Verwendung eines anderen Speichers (z. B. eines ReRAM) extrem groß. Der ferroelektrische Kondensator hat also praktisch keine Grenze bezüglich der Anzahl von Malen des Umschreibens. Es ist deshalb möglich, eine Multiplizier-Akkumulier-Operationsvorrichtung bereitzustellen, die in der Lage ist, einen Parameter zu erhalten, und auch in der Lage ist, Schreiben für die für praktische Verwendung akzeptable Anzahl von Malen durchzuführen.
Bei einer Multiplizier-Akkumulier-Operationsvorrichtung gemäß einem dritten Aspekt der vorliegenden Offenbarung und einem neuronalen Netz gemäß einem vierten Aspekt der vorliegenden Offenbarung wird in einer ersten Zelle und einer zweiten Zelle jeweils ein ferroelektrischer Kondensator bereitgestellt. Dies erlaubt das Halten eines Parameters (eines Gewichts) in dem ferroelektrischen Kondensator. Falls die Schwankung der Lastkapazität der Zellen groß ist, verursacht hier die Schwankung zum Zeitpunkt der Schlussfolgerung ein Rauschen. Dies kann die Genauigkeit der Schlussfolgerung verringern. Bei der vorliegenden Offenbarung ist die Schwankung der Lastkapazität der ferroelektrischen Kondensatoren, die jeweils den Parameter (das Gewicht) halten, jedoch klein. Es ist deshalb möglich, die Schlussfolgerung mit hoher Genauigkeit durchzuführen. Außerdem ist die Obergrenze der Anzahl von Malen des Umschreibens in dem ferroelektrischen Kondensator verglichen mit einem Fall der Verwendung eines anderen Speichers (z. B. eines ReRAM) extrem groß. Der ferroelektrische Kondensator hat also praktisch keine Grenze bezüglich der Anzahl von Malen des Umschreibens. Es ist deshalb möglich, eine Multiplizier-Akkumulier-Operationsvorrichtung bereitzustellen, die in der Lage ist, einen Parameter zu erhalten, und auch in der Lage ist, Schreiben für die für praktische Verwendung akzeptable Anzahl von Malen durchzuführen.
Diese Anmeldung beansprucht die Priorität auf der Grundlage der japanischen Patentanmeldung Nr. 2020-217286 , eingereicht am 25.12.2020 beim japanischen Patentamt, deren gesamte Inhalte hiermit durch Bezugnahme vollständig in diese Anmeldung aufgenommen werden.
Für Fachleute ist erkennbar, dass verschiedene Modifikationen, Kombinationen, Subkombinationen und Abänderungen abhängig von Entwurfsanforderungen und anderen Faktoren auftreten können, soweit sie im Schutzumfang der angefügten Ansprüche oder ihrer Äquivalente liegen.
ZITATE ENTHALTEN IN DER BESCHREIBUNG
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
Zitierte Patentliteratur

JP 2019219990 [0002]
JP 2019179499 [0002]
JP 2020217286 [0077]

Claims

Multiplizier-Akkumulier-Operationsvorrichtung, umfassend: mehrere Zellen, die jeweils einen Transistor und einen ferroelektrischen Kondensator, der mit einem ersten Source- und Drainanschluss des Transistors gekoppelt ist, umfassen, wobei die mehreren Zellen in Zeilen und Spalten angeordnet sind; mehrere Eingangsverdrahtungsleitungen, von denen jede Einheit von einer oder mehreren einer entsprechenden der Zeilen der mehreren Zellen zugewiesen ist, wobei die mehreren Eingangsverdrahtungsleitungen mit den ferroelektrischen Kondensatoren gekoppelt sind; und mehrere Ausgangsverdrahtungsleitungen, die jeweils einer entsprechenden der Spalten der mehreren Zellen zugewiesen sind, wobei die mehreren Ausgangsverdrahtungsleitungen mit zweiten Source- und Drainanschlüssen der Transistoren gekoppelt sind, wobei die mehreren Ausgangsverdrahtungsleitungen jeweils dafür ausgelegt sind, eine Menge elektrischer Ladung entsprechend einem Produkt von Kapazität des ferroelektrischen Kondensators jeder der Zellen und einer der Eingangsverdrahtungsleitung zugeführten Eingangsspannung zu speichern.
Multiplizier-Akkumulier-Operationsvorrichtung nach Anspruch 1, die ferner eine Ausgangsschaltung umfasst, die AD-Umsetzung an einer der in jeder der Ausgangsverdrahtungsleitungen gespeicherten elektrischen Ladung entsprechenden Spannung ausführt und die der AD-Umsetzung unterzogene Spannung ausgibt.
Multiplizier-Akkumulier-Operationsvorrichtung nach Anspruch 1, wobei sich jeder der Transistoren in einer schrägen Richtung erstreckt, die sich sowohl mit einer Zeilenrichtung als auch mit einer Spaltenrichtung der mehreren Zellen schneidet, und in jedem der Transistoren der erste Source- und Drainanschluss und der zweite Source- und Drainanschluss einander in der schrägen Richtung entgegengesetzt angeordnet sind.
Multiplizier-Akkumulier-Operationsvorrichtung nach Anspruch 3, wobei die Eingangsverdrahtungsleitung an einer dem ersten Source- und Drainanschluss entgegengesetzten Position mit dem dazwischenliegenden ferroelektrischen Kondensator angeordnet ist und die Ausgangsverdrahtungsleitung an einer dem zweiten Source- und Drainanschluss entgegengesetzten Position angeordnet ist.
Multiplizier-Akkumulier-Operationsvorrichtung, umfassend: mehrere Zellen, die jeweils eine Hauptzelle und eine Referenzzelle umfassen, wobei die mehreren Zellen in Zeilen und Spalten angeordnet sind, die Hauptzelle einen ersten Transistor und einen ersten ferroelektrischen Kondensator, der mit einem ersten Source- und Drainanschluss des ersten Transistors gekoppelt ist, umfasst und die Referenzzelle einen zweiten Transistor und einen zweiten ferroelektrischen Kondensator, der mit einem zweiten Source- und Drainanschluss des zweiten Transistors gekoppelt ist, umfasst; mehrere Eingangsverdrahtungsleitungen, von denen jede Einheit von einer oder mehreren einer entsprechenden der Zeilen der mehreren Zellen zugewiesen ist, wobei die mehreren Eingangsverdrahtungsleitungen mit den ersten ferroelektrischen Kondensatoren und den zweiten ferroelektrischen Kondensatoren gekoppelt sind; mehrere erste Ausgangsverdrahtungsleitungen, die jeweils einer entsprechenden der Spalten der mehreren Zellen zugewiesen sind, wobei die mehreren ersten Ausgangsverdrahtungsleitungen mit dritten Source- und Drainanschlüssen der ersten Transistoren gekoppelt sind, wobei die mehreren ersten Ausgangsverdrahtungsleitungen jeweils dafür ausgelegt sind, eine Menge elektrischer Ladung entsprechend einem Produkt von Kapazität des ersten ferroelektrischen Kondensators jeder der Hauptzellen und einer der Eingangsverdrahtungsleitung zugeführten Eingangsspannung zu speichern; und mehrere zweite Ausgangsverdrahtungsleitungen, die jeweils einer entsprechenden der Spalten der mehreren Zellen zugewiesen sind, wobei die mehreren zweiten Ausgangsverdrahtungsleitungen mit vierten Source- und Drainanschlüssen der zweiten Transistoren gekoppelt sind, wobei die mehreren zweiten Ausgangsverdrahtungsleitungen jeweils dafür ausgelegt sind, eine Menge elektrischer Ladung entsprechend einem Produkt von Kapazität des zweiten ferroelektrischen Kondensators jeder der Referenzzellen und der der Eingangsverdrahtungsleitung zugeführten Eingangsspannung zu speichern.
Multiplizier-Akkumulier-Operationsvorrichtung nach Anspruch 5, ferner umfassend: eine Ausgangsschaltung, die AD-Umsetzung an einer der in jeder der ersten Ausgangsverdrahtungsleitungen gespeicherten elektrischen Ladung entsprechenden Spannung ausführt und die der AD-Umsetzung unterzogene Spannung ausgibt.
Multiplizier-Akkumulier-Operationsvorrichtung nach Anspruch 5, wobei sich jeder der ersten Transistoren und jeder der zweiten Transistoren in einer schrägen Richtung erstrecken, die sich sowohl mit einer Zeilenrichtung als auch einer Spaltenrichtung der mehreren Zellen schneidet, in jedem der ersten Transistoren der erste Source- und Drainanschluss und der dritte Source- und Drainanschluss einander in der schrägen Richtung entgegengesetzt angeordnet sind und in jedem der zweiten Transistoren der zweite Source- und Drainanschluss und der vierte Source- und Drainanschluss einander in der schrägen Richtung entgegengesetzt angeordnet sind.
Multiplizier-Akkumulier-Operationsvorrichtung nach Anspruch 7, wobei jede Einheit von zwei der mehreren Eingangsverdrahtungsleitungen einer entsprechenden der Zeilen der mehreren Zellen zugewiesen ist und in jeder Einheit von zwei der Eingangsverdrahtungsleitungen, die der entsprechenden einen der Zeilen der mehreren Zellen zugewiesen ist, eine erste Eingangsverdrahtungsleitung an einer dem ersten Source- und Drainanschluss entgegengesetzten Position mit dem dazwischenliegenden ersten ferroelektrischen Kondensator angeordnet ist und eine zweite Eingangsverdrahtungsleitung an einer dem zweiten Source- und Drainanschluss entgegengesetzten Position angeordnet ist.
Multiplizier-Akkumulier-Operationsvorrichtung nach Anspruch 5, wobei eine Fläche des ersten ferroelektrischen Kondensators und eine Fläche des zweiten ferroelektrischen Kondensators voneinander verschieden sind.
Neuronales Netz, umfassend: mehrere Multiplizier-Akkumulier-Operationsvorrichtungen, wobei jede der Multiplizier-Akkumulier-Operationsvorrichtungen Folgendes umfasst: mehrere Zellen, die jeweils einen Transistor und einen ferroelektrischen Kondensator, der mit einem ersten Source- und Drainanschluss des Transistors gekoppelt ist, umfassen, wobei die mehreren Zellen in Zeilen und Spalten angeordnet sind, mehrere Eingangsverdrahtungsleitungen, von denen jede Einheit von einer oder mehreren einer entsprechenden der Zeilen der mehreren Zellen zugewiesen ist, wobei die mehreren Eingangsverdrahtungsleitungen mit den ferroelektrischen Kondensatoren gekoppelt sind; und mehrere Ausgangsverdrahtungsleitungen, die jeweils einer entsprechenden der Spalten der mehreren Zellen zugewiesen sind, wobei die mehreren Ausgangsverdrahtungsleitungen mit zweiten Source- und Drainanschlüssen der Transistoren gekoppelt sind, wobei die mehreren Ausgangsverdrahtungsleitungen jeweils dafür ausgelegt sind, eine Menge elektrischer Ladung entsprechend einem Produkt von Kapazität des ferroelektrischen Kondensators jeder der Zellen und einer der Eingangsverdrahtungsleitung zugeführten Eingangsspannung zu speichern.
Neuronales Netz, umfassend: mehrere Multiplizier-Akkumulier-Operationsvorrichtungen, wobei jede der Multiplizier-Akkumulier-Operationsvorrichtungen Folgendes umfasst: mehrere Zellen, die jeweils eine Hauptzelle und eine Referenzzelle umfassen, wobei die mehreren Zellen in Zeilen und Spalten angeordnet sind, die Hauptzelle einen ersten Transistor und einen ersten ferroelektrischen Kondensator, der mit einem ersten Source- und Drainanschluss des ersten Transistors gekoppelt ist, umfasst und die Referenzzelle einen zweiten Transistor und einen zweiten ferroelektrischen Kondensator, der mit einem zweiten Source- und Drainanschluss des zweiten Transistors gekoppelt ist, umfasst, mehrere Eingangsverdrahtungsleitungen, von denen jede Einheit von einer oder mehreren einer entsprechenden der Zeilen der mehreren Zellen zugewiesen ist, wobei die mehreren Eingangsverdrahtungsleitungen mit den ersten ferroelektrischen Kondensatoren und den zweiten ferroelektrischen Kondensatoren gekoppelt sind, mehrere erste Ausgangsverdrahtungsleitungen, die jeweils einer entsprechenden der Spalten der mehreren Zellen zugewiesen sind, wobei die mehreren Ausgangsverdrahtungsleitungen mit dritten Source- und Drainanschlüssen der ersten Transistoren gekoppelt sind, wobei die mehreren ersten Ausgangsverdrahtungsleitungen jeweils dafür ausgelegt sind, eine Menge elektrischer Ladung entsprechend einem Produkt von Kapazität des ersten ferroelektrischen Kondensators jeder der Hauptzellen und einer der Eingangsverdrahtungsleitung zugeführten Eingangsspannung zu speichern; und mehrere zweite Ausgangsverdrahtungsleitungen, die jeweils einer entsprechenden der Spalten der mehreren Zellen zugewiesen sind, wobei die mehreren zweiten Ausgangsverdrahtungsleitungen mit vierten Source- und Drainanschlüssen der zweiten Transistoren gekoppelt sind, wobei die mehreren zweiten Ausgangsverdrahtungsleitungen jeweils dafür ausgelegt sind, eine Menge elektrischer Ladung entsprechend einem Produkt von Kapazität des zweiten ferroelektrischen Kondensators jeder der Referenzzellen und einer der Eingangsverdrahtungsleitung zugeführten Eingangsspannung zu speichern.