DE112021001311T5 - Pixelschaltung, anzeigefeld und anzeigevorrichtung - Google Patents

Pixelschaltung, anzeigefeld und anzeigevorrichtung Download PDF

Info

Publication number
DE112021001311T5
DE112021001311T5 DE112021001311.4T DE112021001311T DE112021001311T5 DE 112021001311 T5 DE112021001311 T5 DE 112021001311T5 DE 112021001311 T DE112021001311 T DE 112021001311T DE 112021001311 T5 DE112021001311 T5 DE 112021001311T5
Authority
DE
Germany
Prior art keywords
transistor
reset transistor
drain
metal
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112021001311.4T
Other languages
English (en)
Inventor
Linhong HAN
Qiwei Wang
Benlian Wang
Tinghua Shang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of DE112021001311T5 publication Critical patent/DE112021001311T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0452—Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

Die vorliegende Offenbarung stellt eine Pixelschaltung, ein Anzeigefeld und eine Anzeigevorrichtung bereit und gehört zum Bereich der Anzeigetechnik. Eine Halbleiterschicht, die die Pixelschaltung umfasst, kann aktive Schichten jeweiliger Transistoren bilden; eine erste Gate-Metallschicht, die die Pixelschaltung umfasst, kann Gates jeweiliger Transistoren bilden. Die vorgenannten jeweiligen Transistoren umfassen einen ersten Rücksetztransistor zum Zurücksetzen eines Gates eines Treibertransistors, einen zweiten Rücksetztransistor zum Zurücksetzen einer Anode eines lichtemittierenden Elements und einen ersten Lichtemissions-Steuertransistor, der mit der Anode des lichtemittierenden Elements gekoppelt ist. Darüber hinaus befindet sich ein Kanalbereich des ersten Rücksetztransistors zwischen einem Kanalbereich des ersten Lichtemissions-Steuertransistors und einem Kanalbereich des zweiten Rücksetztransistors. Dementsprechend ist der Abstand von dem zweiten Rücksetztransistor zu der Anode des lichtemittierenden Elements relativ groß, so dass der Leckstrompfad des zweiten Rücksetztransistors relativ lang sein kann und der Leckstrom relativ gering sein kann. Daher kann das Potential der Anode des lichtemittierenden Elements relativ stabil sein, und der Lichtemissionseffekt des lichtemittierenden Elements ist besser.

Description

  • TECHNISCHES GEBIET
  • Die Offenbarung betrifft das Gebiet von Anzeigetechnik, bezieht sich insbesondere auf eine Pixelschaltung, ein Anzeigefeld und eine Anzeigevorrichtung.
  • STAND DER TECHNIK
  • Eine Pixelschaltung ist im Allgemeinen mit einem lichtemittierenden Element verbunden und ist vorgesehen, um das lichtemittierende Element zum Lichtemittieren anzutreiben.
  • Im Stand der Technik umfasst eine Pixelschaltung mindestens einen Lichtemissions-Steuertransistor, einen Datenschreibtransistor und einen Rücksetztransistor, und die jeweiligen Transistoren können jeweils aus einer aktiven Schicht und einer Gate-Metallschicht gebildet werden, die nacheinander laminiert sind.
  • Im Stand der Technik besitzt der Rücksetztransistor, den die Pixelschaltung umfasst, jedoch einen relativ kurzen Leckstrompfad und einen relativ großen Leckstrom. Daher führt es zu einem schlechten Lichteffekt des lichtemittierenden Elements und führt somit zu einem schlechten Anzeigeeffekt des Anzeigefelds.
  • OFFENBARUNG DER ERFINDUNG
  • Die Ausführungsbeispiele der vorliegenden Offenbarung eine Pixelschaltung, ein Anzeigefeld und eine Anzeigevorrichtung stellen bereit, die technische Lösung lautet wie folgt:
  • In einem Aspekt wird eine Pixelschaltung bereitgestellt, die umfasst:
    • eine Halbleiterschicht, die sich auf einer Seite eines Basissubstrats befindet, wobei die Halbleiterschicht zum Ausbilden von aktiven Schichten jeweiliger Transistoren in der Pixelschaltung vorgesehen ist, die aktive Schicht einen Kanalbereich sowie einen Source-Bereich und einen Drain-Bereich, die sich auf zwei Seiten des Kanalbereichs befinden, umfasst;
    • und eine erste Gate-Metallschicht, die sich auf einer Seite des Basissubstrats befindet, wobei die erste Gate-Metallschicht zum Ausbilden von Gates der jeweiligen Transistoren vorgesehen ist, die Gates der jeweiligen Transistoren entlang einer ersten Richtung nacheinander angeordnet sind und das Gate jedes der Transistoren sich teilweise mit dem Kanalbereich überlappt;
    • wobei in den jeweiligen Transistoren ein Drain-Bereich eines ersten Rücksetztransistors mit einem Gate eines Treibertransistors gekoppelt ist, ein Drain-Bereich eines zweiten Rücksetztransistors mit einer Anode eines lichtemittierenden Elements gekoppelt ist, ein Drain-Bereich eines ersten Lichtemissions-Steuertransistors mit der Anode des lichtemittierenden Elements gekoppelt ist; in einer zweiten Richtung ein Kanalbereich des ersten Rücksetztransistors sich zwischen einem Kanalbereich des ersten Lichtemissions-Steuertransistors und einem Kanalbereich des zweiten Rücksetztransistors befindet, die erste Richtung senkrecht zu der zweiten Richtung ist.
  • Optional umfasst der Kanalbereich des ersten Rücksetztransistors einen ersten Kanalbereich und einen zweiten Kanalbereich, die einander gegenüberliegen;
    der Kanalbereich des ersten Lichtemissions-Steuertransistors liegt nahe dem ersten Kanalbereich des ersten Rücksetztransistors und der Kanalbereich des zweiten Rücksetztransistors liegt nahe dem zweiten Kanalbereich des ersten Rücksetztransistors.
  • Optional sind ein Source-Bereich des ersten Rücksetztransistors und ein Source-Bereich des zweiten Rücksetztransistors beide mit einer Rücksetzsignalleitung gekoppelt; ein Gate des ersten Rücksetztransistors und ein Gate des zweiten Rücksetztransistors sind beide mit einer Rücksetzsteuerleitung gekoppelt;
    der Drain-Bereich des zweiten Rücksetztransistors umfasst einen ersten Streifenabschnitt und einen zweiten Streifenabschnitt, der Kanalbereich des zweiten Rücksetztransistors ist streifenförmig, der Source-Bereich des zweiten Rücksetztransistors ist streifenförmig; ein Ende des ersten Streifenabschnitts ist mit der Anode des lichtemittierenden Elements gekoppelt, ein anderes Ende des ersten Streifenabschnitts, der zweite Streifenabschnitt, der Kanalbereich des zweiten Rücksetztransistors und ein Ende des Source-Bereichs des zweiten Rücksetztransistors sind nacheinander verbunden, und ein anderes Ende des Source-Bereichs des zweiten Rücksetztransistors ist mit der Rücksetzsignalleitung gekoppelt;
    wobei der erste Streifenabschnitt und der zweite Streifenabschnitt nicht kollinear sind, und/oder der zweite Streifenabschnitt und der Kanalbereich des zweiten Rücksetztransistors nicht kollinear sind.
  • Optional sind ein eingeschlossener Winkel zwischen dem ersten Streifenabschnitt und dem zweiten Streifenabschnitt und ein eingeschlossener Winkel zwischen dem zweiten Streifenabschnitt und dem Kanalbereich des zweiten Rücksetztransistors beide stumpfe Winkel und die eingeschlossenen Winkel beide sich auf den ersten Rücksetztransistor hin richten.
  • Optional umfasst die Pixelschaltung ferner: eine Source-Drain-Metallschicht, die sich auf einer Seite des Basissubstrats befindet;
    die Source-Drain-Metallschicht ist zum Ausbilden von Sources und Drains der jeweiligen Transistoren vorgesehen, in jedem der Transistoren sind die Source mit dem Source-Bereich und der Drain mit dem Drain-Bereich gekoppelt;
    wobei die Source-Drain-Metallschicht sich teilweise mit dem Drain-Bereich des ersten Rücksetztransistors und/oder dem Kanalbereich des ersten Rücksetztransistors überlappt.
  • Optional umfassen die jeweiligen Transistoren ferner: einen ersten Datenkompensationstransistor und einen zweiten Datenkompensationstransistor;
    ein Drain-Bereich des ersten Datenkompensationstransistors ist mit einem Drain-Bereich des Treibertransistors gekoppelt, ein Source-Bereich des ersten Datenkompensationstransistors ist mit dem Gate des Treibertransistors gekoppelt; ein Drain-Bereich des zweiten Datenkompensationstransistors ist mit einem Source-Bereich des Treibertransistors gekoppelt, ein Source-Bereich des zweiten Datenkompensationstransistors ist mit einer Datensignalleitung gekoppelt und ein Gate des ersten Datenkompensationstransistors und ein Gate des zweiten Datenkompensationstransistors sind beide mit einer Gate-Signalleitung gekoppelt;
    wobei die Source-Drain-Metallschicht ein erstes Metallmuster und ein zweites Metallmuster umfasst, die voneinander beabstandet sind, das erste Metallmuster sich teilweise mit dem Drain-Bereich des ersten Rücksetztransistors und/oder dem Kanalbereich des ersten Rücksetztransistors überlappt, und der erste Rücksetztransistor und der zweite Rücksetztransistor über das erste Metallmuster mit einer Rücksetzsignalleitung gekoppelt sind; das zweite Metallmuster sich teilweise mit dem Drain-Bereich des ersten Datenkompensationstransistors überlappt.
  • Optional überlappt das zweite Metallmuster sich ferner teilweise mit einem Kanalbereich des zweiten Datenkompensationstransistors und/oder dem Drain-Bereich des zweiten Datenkompensationstransistors.
  • Optional umfassen die jeweiligen Transistoren ferner: einen zweiten Lichtemissions-Steuertransistor;
    ein Gate des zweiten Lichtemissions-Steuertransistors und ein Gate des ersten Lichtemissions-Steuertransistors sind; beide mit einer Lichtemissions-Steuerleitung gekoppelt ein Drain-Bereich des zweiten Lichtemissions-Steuertransistors ist mit dem Source-Bereich des Treibertransistors gekoppelt, ein Source-Bereich des zweiten Lichtemissions-Steuertransistors ist mit einer Treiberstromleitung gekoppelt; ein Source-Bereich des ersten Lichtemissions-Steuertransistors mit dem Drain-Bereich des Treibertransistors gekoppelt ist;
    wobei die Treiberstromleitung und das zweite Metallmuster sich in einer gleichen Schicht befinden.
  • Optional umfasst die Source-Drain-Metallschicht ferner ein drittes Metallmuster und ein viertes Metallmuster, die voneinander beabstandet sind;
    wobei sowohl der Drain-Bereich des ersten Rücksetztransistors und das Gate des Treibertransistors, als auch der Drain-Bereich des ersten Datenkompensationstransistors und das Gate des Treibertransistors durch das dritte Metallmuster gekoppelt sind; die Datensignalleitung und das vierte Metallmuster sich in einer gleichen Schicht befinden.
  • Optional umfasst die Pixelschaltung ferner: eine zweite Gate-Metallschicht, die sich auf einer Seite des Basissubstrats befindet, wobei die zweite Gate-Metallschicht einen ersten Metallblock umfasst, der erste Metallblock sich teilweise mit dem Drain-Bereich des ersten Rücksetztransistors überlappt.
  • Optional umfasst die zweite Gate-Metallschicht ferner: einen zweiten Metallblock, der von dem ersten Metallblock beabstandet ist;
    wobei der zweite Metallblock sich teilweise mit der aktiven Schicht des ersten Rücksetztransistors überlappt und ferner teilweise mit dem Drain-Bereich des zweiten Rücksetztransistors überlappt.
  • Optional befinden sich die Rücksetzsignalleitung, die mit dem ersten Rücksetztransistor und dem zweiten Rücksetztransistor gekoppelt ist, und der zweite Metallblock in einer gleichen Schicht.
  • Optional weist der zweite Metallblock einen ersten Abschnitt auf, der sich entlang der ersten Richtung erstreckt, und einen zweiten Abschnitt, der sich entlang der zweiten Richtung erstreckt.
  • Optional umfasst die zweite Gate-Metallschicht ferner einen dritten Metallblock, der von dem ersten Metallblock beabstandet ist;
    der dritte Metallblock ist zum Ausbilden einer ersten Kondensatorelektrode des Speicherkondensators vorgesehen, die erste Gate-Metallschicht ist ferner zum Ausbilden einer zweiten Kondensatorelektrode des Speicherkondensators vorgesehen, die erste Kondensatorelektrode überlappt sich teilweise mit der zweiten Kondensatorelektrode.
  • Optional ist der dritte Metallblock mit einer Treiberstromleitung gekoppelt, und ein mit der Treiberstromleitung gekoppelter Teil des dritten Metallblocks überlappt sich nicht mit der aktiven Schicht.
  • Optional überlappt der erste Metallblock sich ferner teilweise mit dem Drain-Bereich des ersten Datenkompensationstransistors.
  • Optional umfasst der erste Metallblock: einen ersten Metallstreifen, einen zweiten Metallstreifen und einen dritten Metallstreifen, die nacheinander verbunden sind, der erste Metallstreifen überlappt sich teilweise mit dem Drain-Bereich des ersten Datenkompensationstransistors, der zweite Metallstreifen überlappt sich teilweise mit dem Drain-Bereich des ersten Rücksetztransistors, der dritte Metallstreifen befindet sich zwischen einem ersten Knoten und einem zweiten Knoten;
    wobei der erste Knoten ein Knoten ist, an dem das Gate des Treibertransistors mit dem Drain-Bereich des ersten Rücksetztransistors gekoppelt ist, und der zweite Knoten ein Knoten ist, an dem der Drain-Bereich des zweiten Datenkompensationstransistors mit einer Datensignalleitung gekoppelt ist.
  • Optional schneidet eine Erstreckungsrichtung des zweiten Metallstreifens eine Erstreckungsrichtung des ersten Metallstreifens und schneidet eine Erstreckungsrichtung des dritten Metallstreifens, die Erstreckungsrichtung des ersten Metallstreifens ist parallel zu der Erstreckungsrichtung des dritten Metallstreifens.
  • Optional ist die Erstreckungsrichtung des zweiten Metallstreifens senkrecht zu der Erstreckungsrichtung des ersten Metallstreifens und senkrecht zu der Erstreckungsrichtung des dritten Metallstreifens.
  • In einem weiteren Aspekt wird ein Anzeigefeld bereitgestellt, wobei das Anzeigefeld umfasst: ein Basissubstrat, ein lichtemittierendes Element, das sich auf einer Seite des Basissubstrats befindet, und eine wie in obigen Aspekt angegebene Pixelschaltung;
    wobei die Pixelschaltung mit dem lichtemittierenden Element verbunden ist, die Pixelschaltung vorgesehen ist, um das lichtemittierende Element zum Lichtemittieren anzutreiben.
  • Optional umfasst die Pixelschaltung ferner: eine Planarisierungsschicht, die sich auf einer dem Basissubstrat abgewandten Seite einer Source-Drain-Metallschicht befindet, wobei eine Anode des lichtemittierenden Elements sich auf einer dem Basissubstrat abgewandten Seite der Planarisierungsschicht befindet, und die Anode des lichtemittierenden Elements mit der von der Pixelschaltung enthaltenden Source-Drain-Metallschicht durch ein durch die Planarisierungsschicht hindurch gehendes Durchgangsloch verbunden ist.
  • Optional sind in zwei benachbarten Pixelschaltungen in einer gleichen Zeile dritte Metallblöcke, die die zweite Gate-Metallschicht umfasst, miteinander gekoppelt;
    zwei benachbarte Pixelschaltungen in einer gleichen Spalte benutzen gemeinsam eine gleiche Datensignalleitung und gemeinsam eine gleiche Treiberstromleitung;
    zwei benachbarte Pixelschaltungen in der gleichen Zeile benutzen gemeinsam eine gleiche Rücksetzsignalleitung.
  • In einem anderen Aspekt wird eine Anzeigevorrichtung bereitgestellt, die umfasst: eine Stromversorgungsbaugruppe und ein wie in obigen Aspekt angegebenes Anzeigefeld;
    die Stromversorgungsbaugruppe ist mit dem Anzeigefeld verbunden, um das Anzeigefeld mit Strom zu versorgen.
  • Figurenliste
  • Um die technischen Lösungen in den Ausführungsbeispielen der vorliegenden Offenbarung klarer zu beschreiben, werden im Folgenden kurz die begleitenden Figuren vorgestellt, die zur Beschreibung der Ausführungsbeispiele erforderlich sind. Offensichtlich zeigen die begleitenden Figuren in der folgenden Beschreibung nur einige Ausführungsbeispiele der vorliegenden Offenbarung. Der allgemeine Fachmann auf dem Gebiet kann anhand dieser begleitenden Figuren ohne erfinderisches Zutun noch andere Figuren erhalten.
    • 1 ist ein Schaltungsstrukturdiagramm einer Pixelschaltung gemäß einem Ausführungsbeispiel der vorliegenden Offenbarung;
    • 2 ist ein schematisches Strukturdiagramm einer Halbleiterschicht, die eine Pixelschaltung umfasst, gemäß einer Ausführungsform der vorliegenden Offenbarung;
    • 3 ist ein schematisches Strukturdiagramm einer Halbleiterschicht und einer ersten Gate-Metallschicht, die und die eine Pixelschaltung umfasst, gemäß einem Ausführungsbeispiel der vorliegenden Offenbarung;
    • 4 ist ein teilweise vergrößertes schematisches Diagramm einer Pixelschaltung gemäß einem Ausführungsbeispiel der vorliegenden Offenbarung;
    • 5 ist ein schematisches Strukturdiagramm einer Pixelschaltung gemäß einem Ausführungsbeispiel der vorliegenden Offenbarung;
    • 6 ist ein schematisches Strukturdiagramm einer Halbleiterschicht, einer ersten Gate-Metallschicht und einer Source-Drain-Metallschicht, die eine Pixelschaltung umfasst, gemäß einem Ausführungsbeispiel der vorliegenden Offenbarung;
    • 7 ist ein schematisches Strukturdiagramm einer Halbleiterschicht, einer ersten Gate-Metallschicht, einer Source-Drain-Metallschicht und einer zweiten Gate-Metallschicht, die eine Pixelschaltung umfasst, gemäß einem Ausführungsbeispiel der vorliegenden Offenbarung;
    • 8 ist eine teilweise vergrößerte Ansicht einer Pixelschaltung gemäß einem Ausführungsbeispiel der vorliegenden Offenbarung;
    • 9 ist ein schematisches Diagramm einer vollständigen Struktur einer Pixelschaltung gemäß einem Ausführungsbeispiel der vorliegenden Offenbarung;
    • 10 ist eine Schnittansicht in einer Richtung AA' in dem in 9 gezeigten Strukturdiagramm;
    • 11 ist eine Schnittansicht in einer Richtung BB' in dem in 9 gezeigten Strukturdiagramm;
    • 12 ist eine Schnittansicht in einer Richtung CC' in dem in 9 dargestellten Strukturdiagramm;
    • 13 ist eine Schnittansicht in einer Richtung DD' in dem in 9 dargestellten Strukturdiagramm;
    • 14 ist ein schematisches Strukturdiagramm eines Anzeigefelds gemäß einem Ausführungsbeispiel der vorliegenden Offenbarung;
    • 15 ist ein strukturelles Layout von Halbleiterschichten einer Vielzahl von Pixelschaltungen gemäß einem Ausführungsbeispiel der vorliegenden Offenbarung;
    • 16 ist ein strukturelles Layout von Halbleiterschichten und ersten Gate-Metallschichten einer Vielzahl von Pixelschaltungen gemäß einem Ausführungsbeispiel der vorliegenden Offenbarung;
    • 17 ist ein strukturelles Layout von Halbleiterschichten, ersten Gate-Metallschichten und zweiten Gate-Metallschichten einer Vielzahl von Pixelschaltungen gemäß einem Ausführungsbeispiel der vorliegenden Offenbarung;
    • 18 ist ein strukturelles Layout von dielektrischen Zwischenschichten einer Vielzahl von Pixelschaltungen gemäß einem Ausführungsbeispiel der vorliegenden Offenbarung;
    • 19 ist ein strukturelles Layout von Source-Drain-Metallschichten einer Vielzahl von Pixelschaltungen gemäß einem Ausführungsbeispiel der vorliegenden Offenbarung;
    • 20 ist ein strukturelles Layout von Halbleiterschichten, dielektrischen Zwischenschichten und Source-Drain-Metallschichten einer Vielzahl von Pixelschaltungen gemäß einem Ausführungsbeispiel der vorliegenden Offenbarung;
    • 21 ist ein strukturelles Layout von Halbleiterschichten, ersten Gate-Metallschichten, zweiten Gate-Metallschichten, Source-Drain-Metallschichten und dielektrischen Zwischenschichten einer Vielzahl von Pixelschaltungen gemäß einem Ausführungsbeispiel der vorliegenden Offenbarung;
    • 22 ist ein strukturelles Layout von Planarisierungsschichten einer Vielzahl von Pixelschaltungen gemäß einem Ausführungsbeispiel der vorliegenden Offenbarung;
    • 23 ist ein strukturelles Layout einschließlich Halbleiterschichten, ersten Gate-Metallschichten, zweiten Gate-Metallschichten, Source-Drain-Metallschichten, dielektrischen Zwischenschichten und Planarisierungsschichten einer Vielzahl von Pixelschaltungen gemäß einem Ausführungsbeispiel der vorliegenden Offenbarung;
    • 24 ist ein strukturelles Layout von lichtemittierenden Elementen einer Vielzahl von Pixelschaltungen gemäß einem Ausführungsbeispiel der vorliegenden Offenbarung;
    • 25 ist ein vollständiges Schichtstruktur-Layout mit einer Vielzahl von Pixelschaltungen gemäß einem Ausführungsbeispiel der vorliegenden Offenbarung;
    • 26 ist eine teilweise vergrößerte Ansicht der in 25 gezeigten Struktur;
    • 27 ist ein schematisches Strukturdiagramm einer Anzeigevorrichtung gemäß einem Ausführungsbeispiel der vorliegenden Offenbarung.
  • AUSFÜHRUNGSFORMEN DER ERFINDUNG
  • Um die Zwecke, die technischen Lösungen und die Vorteile der vorliegenden Offenbarung klarer darzulegen, wird folgendermaßen in Kombination mit Figuren die vorliegende Offenbarung weitergehend ausführlich beschrieben.
  • 1 ist ein Schaltungsstrukturdiagramm einer Pixelschaltung gemäß einem Ausführungsbeispiel der vorliegenden Offenbarung. Wie in 1 gezeigt, kann die Pixelschaltung umfassen: einen ersten Lichtemissions-Steuertransistor T1, einen zweiten Lichtemissions-Steuertransistor T2, einen ersten Rücksetztransistor T3, einen zweiten Rücksetztransistor T4, einen ersten Datenkompensationstransistor T5, einen zweiten Datenkompensationstransistor T6, einen Treibertransistor T7 und einen Speicherkondensator C0.
  • Ein erstes Ende (auch als erste Kondensatorelektrode bezeichnet) des Speicherkondensators C0 kann mit einer Treiberstromleitung ELVDD gekoppelt sein, ein zweites Ende (auch als zweite Kondensatorelektrode bezeichnet) des Speicherkondensators C0 kann mit einem Gate (d.h. einem ersten Knoten N1 in der Figur) des Treibertransistors T7 gekoppelt sein. Die Kopplung kann sich auf eine elektrische Verbindung beziehen.
  • Ein Gate des ersten Lichtemissions-Steuertransistors T1 und ein Gate des zweiten Lichtemissions-Steuertransistors T2 können beide mit einer Lichtemissions-Steuerleitung EM gekoppelt sein.
  • Ein Drain des ersten Lichtemissions-Steuertransistors T1 kann mit einer Anode (d.h. einem vierten Knoten N4 in der Figur) des lichtemittierenden Elements L1 gekoppelt sein, eine Source des ersten Lichtemissions-Steuertransistors T1 kann mit einem Drain (d.h. einem dritten Knoten N3 in der Figur) des Treibertransistors T7 gekoppelt sein. Eine Source des zweiten Lichtemissions-Steuertransistors T2 kann mit der Treiberstromleitung ELVDD gekoppelt sein, ein Drain des zweiten Lichtemissions-Steuertransistors T2 kann mit einer Source (d. h. einem zweiten Knoten N2 in der Figur) des Treibertransistors T7 gekoppelt sein. Der erste Lichtemissions-Steuertransistor T1 kann das Ein- und Ausschalten zwischen dem Drain des Treibertransistors T7 und der Anode des lichtemittierenden Elements L1 im Ansprechen auf ein von der Lichtemissions-Steuerleitung EM bereitgestelltes Lichtemissions-Steuersignal steuern. Der zweite Lichtemissions-Steuertransistor T2 kann im Ansprechen auf das Lichtemissions-Steuersignal das Ein- und Ausschalten zwischen der Treiberstromleitung ELVDD und der Source des Treibertransistors T7 steuern.
  • Ein Gate des ersten Rücksetztransistors T3 und ein Gate des zweiten Rücksetztransistors T4 können beide mit einer Rücksetzsteuerleitung RST gekoppelt sein. Eine Source des ersten Rücksetztransistors T3 und eine Source des zweiten Rücksetztransistors T4 können beide mit einer Rücksetzsignalleitung Vinit gekoppelt sein. Ein Drain des ersten Rücksetztransistors T3 kann mit dem Gate des Treibertransistors T7 gekoppelt sein. Die Source des zweiten Rücksetztransistors T4 kann mit der Anode des lichtemittierenden Elements L1 gekoppelt sein. Der erste Rücksetztransistor T3 kann das Ein- und Ausschalten zwischen der Rücksetzsignalleitung Vinit und dem Gate des Treibertransistors T7 im Ansprechen auf ein von der Rücksetzsteuerleitung RST bereitgestelltes Rücksetzsteuersignal steuern. Der zweite Rücksetztransistor T4 kann das Ein- und Ausschalten zwischen der Rücksetzsignalleitung Vinit und der Anode des lichtemittierenden Elements L1 im Ansprechen auf das Rücksetzsteuersignal steuern.
  • Ein Gate des ersten Datenkompensationstransistors T5 und ein Gate des zweiten Datenkompensationstransistors T6 können beide mit einer Gate-Treiberleitung GATE gekoppelt sein. Eine Source des ersten Datenkompensationstransistors T5 kann mit dem Drain des Treibertransistors T7 gekoppelt sein, ein Drain des ersten Datenkompensationstransistors T5 kann mit dem Gate des Treibertransistors T7 gekoppelt sein. Eine Source des zweiten Datenkompensationstransistors T6 kann mit einer Datensignalleitung DATA gekoppelt sein, ein Drain des zweiten Datenkompensationstransistors T6 kann mit der Source des Treibertransistors T7 gekoppelt sein. Der erste Datenkompensationstransistor T5 kann das Ein- und Ausschalten zwischen dem Drain des Treibertransistors T7 und dem Gate des Treibertransistors T7 im Ansprechen auf ein von der Gate-Treiberleitung GATE bereitgestelltes Gate-Treibersignal steuern. Der zweite Datenkompensationstransistor T6 kann das Ein- und Ausschalten zwischen der Datensignalleitung DATA und der Source des Treibertransistors T7 im Ansprechen auf das Gate-Treibersignal steuern.
  • Der Treibertransistor T7 kann auf der Grundlage des Potentials des ersten Knotens N1 und des Potentials des zweiten Knotens N2 einen Treiberstrom an den dritten Knoten N3 übertragen. Wenn der zweite Lichtemissions-Steuertransistor T2 derart steuert, dass der Drain des Treibertransistors T7 und die Anode des lichtemittierenden Elements L1 eingeschaltet sind, kann das Potenzial des dritten Knotens N3 durch den zweiten Lichtemissions-Steuertransistor T2 weiter an die Anode des lichtemittierenden Elements L1 übertragen werden, so dass das lichtemittierende Element L1 Licht emittiert.
  • Optional ist in Kombination mit der in 1 gezeigten Struktur zu ersehen, dass die Pixelschaltung gemäß dem Ausführungsbeispiel der vorliegenden Offenbarung eine 7T1C-Struktur sein kann (d.h. sie umfasst sieben Transistoren und einen Kondensator). Die Pixelschaltung ist jedoch nicht auf die 7T1C-Struktur beschränkt. In der Voraussetzung, dass kein Konflikt besteht, dürfen Pixelschaltungen mit anderen Strukturen ebenfalls in den Ausführungsbeispielen der vorliegenden Offenbarung verwendet werden. Außerdem sind in der in 1 gezeigten Struktur die jeweiligen Transistoren allesamt P-Typ-Transistoren. Natürlich können die jeweiligen Transistoren auch N-Typ-Transistoren sein. Alternativ sind sie einige Transistoren N-Typ-Transistoren und einige Transistoren sind P-Typ-Transistoren.
  • Als Beispiel wird die Struktur der in 1 gezeigten Pixelschaltung genannt, 2 zeigt ein schematisches Strukturdiagramm einer anderen Pixelschaltung. Wie in 2 gezeigt, kann die Pixelschaltung ferner umfassen: eine Halbleiterschicht 01, die sich auf einer Seite eines Basissubstrats 00 befindet. Die Halbleiterschicht 01 kann zum Ausbilden von aktiven Schichten jeweiliger Transistoren in der Pixelschaltung vorgesehen sein.
  • Um die aktiven Schichten verschiedener Transistoren zu unterscheiden, kann in Kombination mit 2 eine aktive Schicht des ersten Lichtemissions-Steuertransistors T1 mit 011 a, eine aktive Schicht des zweiten Lichtemissions-Steuertransistors T2 mit 011 b, eine aktive Schicht des ersten Rücksetztransistors T3 mit 011 c, eine aktive Schicht des zweiten Rücksetztransistors T4 kann als 011 d, eine aktive Schicht des ersten Datenkompensationstransistors T5 kann als 011 e, eine aktive Schicht des zweiten Datenkompensationstransistors T6 kann als 011f, und eine aktive Schicht des Treibertransistors T7 kann als 011g bezeichnet sein. Außerdem ist unter Bezugnahme auf 2 zu ersehen, dass eine orthographische Projektion der aus dem Halbleiter 01 gebildeten aktiven Schicht auf dem Basissubstrat 00 gekrümmt ist. Analog dazu gilt dies auch für die Figuren, die die folgenden Ausführungsbeispiele betreffen.
  • Weiterhin ist unter Bezugnahme auf 2 zu erkennen, dass die aktive Schicht jedes Transistors einen Kanalbereich A1 sowie einen Source-Bereich A2 und einen Drain-Bereich A3, die sich auf zwei Seiten des Kanalbereichs A1 befinden, umfassen kann. Dabei kann der Kanalbereich A1 nicht dotiert sein oder auf eine andere Weise als der Source-Bereich A2 und der Drain-Bereich A3 dotiert sein und deswegen besitzt er Halbleitereigenschaften. Der Source-Bereich A2 und der Drain-Bereich A3 können beide dotiert sein und besitzen somit die elektrische Leitfähigkeit. Die Dotierungsverunreinigungen können je nach Art des Transistors (d. h. N-Typ oder P-Typ) unterschiedlich sein. Darüber hinaus kann bei jedem Transistor seine Source mit dem Source-Bereich A2 verbunden sein und der Drain kann mit dem Drain-Bereich A3 verbunden sein.
  • 3 ist ein schematisches Strukturdiagramm einer anderen Pixelschaltung gemäß einem Ausführungsbeispiel der vorliegenden Offenbarung. Wie in 3 gezeigt, kann die Pixelschaltung ferner umfassen: eine erste Gate-Metallschicht 02, die sich auf einer Seite des Basissubstrats 00 befindet. Die erste Gate-Metallschicht 02 kann zum Ausbilden von Gates der jeweiligen Transistoren vorgesehen sein.
  • Um die Gates der verschiedenen Transistoren zu unterscheiden, kann in Kombination mit 3 in den folgenden Ausführungsformen ein Gate des ersten Lichtemissions-Steuertransistors T1 und ein Gate des zweiten Lichtemissions-Steuertransistors T2 beide mit 021 a, ein Gate des ersten Rücksetztransistors T3 und ein Gate des zweiten Rücksetztransistors T4 beide mit 021 b, ein Gate des ersten Datenkompensationstransistors T5 und ein Gate des zweiten Datenkompensationstransistors T6 beide mit 021 c bezeichnet werden. Und ein Gate des Treibertransistors T7 wird mit 021 d bezeichnet sein. Analog dazu gilt dies auch für die Figuren, die die folgenden Ausführungsbeispiele betreffen.
  • In Kombination mit 2 und 3 ist zu ersehen, dass für jeden Transistor sein Gate und sein Kanalbereich A1 einen Überlappungsbereich aufweisen können. D.h. die orthographische Projektion des Gates 021 auf dem Basissubstrat 00 überlappt sich zumindest teilweise mit der orthographischen Projektion des Kanalbereichs A1 auf dem Basissubstrat 00. Die Gates der jeweiligen Transistoren können nacheinander entlang einer ersten Richtung X1 angeordnet sein.
  • Es sei darauf hingewiesen, dass in Kombination mit 1 das Gate 021a des Lichtemissions-Steuertransistors zum Empfang eines Lichtemissions-Steuersignals vorgesehen sein kann, d.h. das Gate 021a des Lichtemissions-Steuertransistors die Lichtemissions-Steuerleitung EM sein kann. Das Gate 021b des Rücksetztransistors kann zum Empfang eines Rücksetzsteuersignals vorgesehen sein, d. h. das Gate 021b des Rücksetztransistors kann die Rücksetzsteuerleitung RST sein. Das Gate 021c des Datenschreibtransistors kann zum Empfang eines Gate-Treibersignals vorgesehen sein, d.h. das Gate 021c des Datenschreibtransistors kann die Gate-Treiberleitung GATE sein.
  • Optional ist in Kombination mit 1 und 3 zu ersehen, dass gemäß dem Ausführungsbeispiel der vorliegenden Offenbarung der Drain-Bereich A3 des ersten Rücksetztransistors T3 mit dem Gate 021d des Treibertransistors T7 gekoppelt sein kann. Beispielsweise kann der Drain-Bereich A3 des ersten Rücksetztransistors T3 mit dem ersten Knoten N1 gekoppelt sein, das Gate 021d des Treibertransistors T7 kann mit dem ersten Knoten N1 über einen Verbindungsabschnitt B1 gekoppelt sein, so dass der Drain-Bereich A3 des ersten Rücksetztransistors T3 zuverlässig mit dem Gate 021d des Treibertransistors T7 gekoppelt ist. Gemäß dem Ausführungsbeispiel der vorliegenden Offenbarung kann der Drain-Bereich A3 des zweiten Rücksetztransistors T4 mit der Anode (d.h. dem vierten Knoten N4) des lichtemittierenden Elements L1 gekoppelt sein. D.h. der erste Rücksetztransistor T3 ist ein Rücksetztransistor zum Zurücksetzen des Gate 021d des Treibertransistors T7, der zweite Rücksetztransistor T4 ist ein Rücksetztransistor zum Zurücksetzen der Anode des lichtemittierenden Elements L1. Gemäß dem Ausführungsbeispiel der vorliegenden Offenbarung kann der Drain-Bereich A3 des ersten Lichtemissions-Steuertransistors T1 mit der Anode des lichtemittierenden Elements L1 gekoppelt sein.
  • Ferner ist weiterhin unter Bezugnahme auf 2 zu ersehen, dass in den Ausführungsbeispielen der vorliegenden Offenbarung in einer zweiten Richtung X2 der Kanalbereich A1 des ersten Rücksetztransistors T3 sich zwischen dem Kanalbereich A1 des ersten Lichtemissions-Steuertransistors T1 und dem Kanalbereich A1 des zweiten Rücksetztransistors T4 befinden kann. Dabei kann die erste Richtung X1 senkrecht zu der zweite Richtung X2 sein. Zum Beispiel kann die erste Richtung eine Zeilenrichtung und die zweite Richtung eine Spaltenrichtung sein. Somit ist durch eine Kombination von Figuren festzustellen, dass der zweite Rücksetztransistor T4 zum Rücksetzen der Anode des lichtemittierenden Elements L1 gemäß dem Ausführungsbeispiel der vorliegenden Offenbarung ganzheitlich einen relativ großen Abstand zu der Anode des lichtemittierenden Elements L1 hat. Im Vergleich zu dem Stand der Technik, in dem der Abstand zwischen dem zweiten Rücksetztransistor T4 und der Anode des lichtemittierenden Elements L1 relativ klein ist, kann diese Anordnungsweise den Zweck vom wirksamen Verlängern des Abstands zwischen dem ganzen zweiten Rücksetztransistor T4 und der Anode des lichtemittierenden Elements L1 (d.h. dem vierten Knoten N4) erreichen, so dass der Leckstrompfad des zweiten Rücksetztransistors T4 dementsprechend verlängert werden kann und der Leckstrom des zweiten Rücksetztransistors T4 gering ist.
  • Optional kann auf der Grundlage des Stands der Technik durch eine Spiegelverarbeitung ermöglicht werden, dass der Abstand zwischen dem Kanalbereich A1 des zweiten Rücksetztransistors T4 und der Anode des lichtemittierenden Elements L1 größer ist als der Abstand zwischen dem Kanalbereich A1 des ersten Rücksetztransistors T3 und der Anode des lichtemittierenden Elements L1. Um den Abstand zwischen dem Kanalbereich A1 des zweiten Rücksetztransistors T4 und der Anode des lichtemittierenden Elements L1 darzustellen, zeigen hierbei sowohl 2 als auch 3 die Strukturen von zwei Pixelschaltungen, die sich in einer gleichen Spalte befinden.
  • Zusammenfassend wird im Ausführungsbeispiel der vorliegenden Offenbarung eine Pixelschaltung bereitstellt. Die Halbleiterschicht, die die Pixelschaltung umfasst, kann aktive Schichten jeweiliger Transistoren bilden, und die erste Gate-Metallschicht die die Pixelschaltung umfasst, kann Gates der jeweiligen Transistoren bilden. Die vorgenannten jeweiligen Transistoren umfassen einen ersten Rücksetztransistor zum Zurücksetzen des Gates des Treibertransistors, einen zweiten Rücksetztransistor zum Zurücksetzen der Anode des lichtemittierenden Elements und einen ersten Lichtemissions-Steuertransistor, der mit der Anode des lichtemittierenden Elements gekoppelt ist. Darüber hinaus befindet sich der Kanalbereich des ersten Rücksetztransistors zwischen dem Kanalbereich des ersten Lichtemissions-Steuertransistors und dem Kanalbereich des zweiten Rücksetztransistors. Dementsprechend ist der Abstand zwischen dem zweiten Rücksetztransistor und der Anode des lichtemittierenden Elements relativ groß, so dass der Leckstrompfad des zweiten Rücksetztransistors relativ lang sein kann und der Leckstrom relativ gering sein kann. Daher kann das Potential der Anode des lichtemittierenden Elements relativ stabil sein, und der Lichtemissions-Effekt des lichtemittierenden Elements ist besser, somit kann ein guter Anzeigeeffekt des Anzeigefelds gewährleisten werden.
  • Optional ist 4 ein teilweise vergrößertes schematisches Diagramm einer Pixelschaltung gemäß einem Ausführungsbeispiel der vorliegenden Offenbarung. In Kombination mit den 2 und 4 ist zu ersehen, dass der Kanalbereich A1 des ersten Rücksetztransistors T3 gemäß dem Ausführungsbeispiel der vorliegenden Offenbarung umfasst: einen ersten Kanalbereich A11 und einen zweiten Kanalbereich A12, die in der zweiten Richtung X2 einander gegenüberliegend vorgesehen sind. Mit anderen Worten kann der erste Rücksetztransistor T3 ein Doppel-Gate-Transistor sein.
  • Dabei kann der Kanalbereich A1 des ersten Lichtemissions-Steuertransistors T1 nahe dem ersten Kanalbereich A11 des ersten Rücksetztransistors T3 liegen, und der Kanalbereich A1 des zweiten Rücksetztransistors T4 kann nahe dem zweiten Kanalbereich A12 des ersten Rücksetztransistors T3 liegen.
  • Weitergehend ist in Kombination mit 2 und 4 zu ersehen, dass der Drain-Bereich A3 des zweiten Rücksetztransistors T4 gemäß dem Ausführungsbeispiel der vorliegenden Offenbarung einen ersten Streifenabschnitt A31 und einen zweiten Streifenabschnitt A32 umfassen kann, und der Kanalbereich A1 des zweiten Rücksetztransistors T4 streifenförmig sein kann und der Source-Bereich A2 des zweiten Rücksetztransistors T4 streifenförmig sein kann.
  • Dabei kann ein Ende des ersten Streifenabschnitts A31 mit der Anode (d.h. dem vierten Knoten N4) des lichtemittierenden Elements L1 gekoppelt sein. Ein anderes Ende des ersten Streifenabschnitts A31, der zweite Streifenabschnitt A32, der Kanalbereich A1 des zweiten Rücksetztransistors T4 und ein Ende des Source-Bereichs A2 des zweiten Rücksetztransistors können nacheinander verbunden sein, und ein anderes Ende des Source-Bereichs A2 des zweiten Rücksetztransistors T4 kann mit der Rücksetzsignalleitung Vinit (in 4 nicht dargestellt) gekoppelt sein.
  • Dabei können der erste Streifenabschnitt A31 und der zweite Streifenabschnitt A32 nicht kollinear sein, und/oder, der zweite Streifenabschnitt A32 und der Kanalbereich A1 des zweiten Rücksetztransistors T4 können nicht kollinear sein.
  • Wie beispielsweise unter Bezugnahme auf die in 4 gezeigte Struktur ist zu ersehen, dass in der dargestellten Pixelschaltung die Erstreckungsrichtung des ersten Streifenabschnitts A31, den der zweite Rücksetztransistor T4 umfasst, parallel zur Erstreckungsrichtung des Source-Bereichs A2 des zweiten Rücksetztransistors ist. Die Erstreckungsrichtung des Source-Bereichs A2 des zweiten Rücksetztransistors ist senkrecht zur Erstreckungsrichtung des Kanalbereichs A1 des zweiten Rücksetztransistors. Außerdem sind ein eingeschlossener Winkel α zwischen dem ersten Streifenabschnitt A31 und dem zweiten Streifenabschnitt A32 sowie ein eingeschlossener Winkel α zwischen dem zweiten Streifenabschnitt A32 und dem Kanalbereich A1 des zweiten Rücksetztransistors beide stumpfe Winkel. Dabei bezieht sich der eingeschlossene Winkel α auf einen eingeschlossenen Winkel, der sich auf den ersten Rücksetztransistor T3 hin richten.
  • In Kombination mit der in 4 gezeigten Struktur ist weiterhin festzustellen, dass in den Ausführungsbeispielen der vorliegenden Offenbarung die Länge eines mit der Anode des lichtemittierenden Elements L1 gekoppelten Teils in der aktiven Schicht 011d des zweiten Rücksetztransistors T4 relativ lang ist. Dementsprechend ist der Leckstrompfad des zweiten Rücksetztransistors T4 im Vergleich zum Stand der Technik relativ lang und der Leckstrom ist relativ gering.
  • Optional ist 5 ein schematisches Strukturdiagramm einer weiteren Pixelschaltung gemäß einem Ausführungsbeispiel der vorliegenden Offenbarung. In Kombination mit 1 bis 5 ist zu ersehen, dass in den Ausführungsbeispielen der vorliegenden Offenbarung das Gate 021a des ersten Lichtemissions-Steuertransistors T1 und das Gate 021a des zweiten Lichtemissions-Steuertransistors T2 beide mit der Lichtemissions-Steuerleitung EM gekoppelt sein können. Der Drain-Bereich A3 des zweiten Lichtemissions-Steuertransistors T2 kann mit dem Source-Bereich A2 (d. h. dem zweiten Knoten N2) des Treibertransistors T7 gekoppelt sein. Der Source-Bereich A2 des zweiten Lichtemissions-Steuertransistors T2 kann mit der Treiberstromleitung ELVDD gekoppelt sein. Der Source-Bereich A2 des ersten Lichtemissions-Steuertransistors T1 kann mit dem Drain-Bereich A3 (d. h. dem dritten Knoten N3) des Treibertransistors T7 gekoppelt werden.
  • Das Gate 021b des ersten Rücksetztransistors T3 und das Gate 021b des zweiten Rücksetztransistors T4 können beide mit der Rücksetzsteuerleitung RST gekoppelt sein. Der Source-Bereich A2 des ersten Rücksetztransistors T3 und der Source-Bereich A2 des zweiten Rücksetztransistors T4 können beide mit der Rücksetzsignalleitung Vinit gekoppelt sein. Der Drain-Bereich A3 des ersten Rücksetztransistors T3 kann mit dem Gate 021d (d.h. dem ersten Knoten N1) des Treibertransistors T7 gekoppelt sein, und der Drain-Bereich A3 des zweiten Rücksetztransistors T4 kann mit der Anode (d.h. dem vierten Knoten N4) des lichtemittierenden Elements L1 gekoppelt sein.
  • Das Gate 021 des ersten Datenkompensationstransistors T5 und das Gate 021 des zweiten Datenkompensationstransistors T6 können beide mit der Gate-Treiberleitung GATE gekoppelt sein. Der Drain-Bereich A3 des ersten Datenkompensationstransistors T5 kann mit dem Drain-Bereich A3 des Treibertransistors T7 gekoppelt sein, und der Source-Bereich A2 des ersten Datenkompensationstransistors T5 kann mit dem Gate 021 (d. h. dem ersten Knoten N1) des Treibertransistors T7 gekoppelt sein. Der Drain-Bereich A3 des zweiten Datenkompensationstransistors T6 kann mit dem Source-Bereich A2 (d.h. dem zweiten Knoten N2) des Treibertransistors T7 gekoppelt sein, und der Source-Bereich A2 des zweiten Datenkompensationstransistors T6 kann mit der Datensignalleitung DATA gekoppelt sein.
  • Unter Bezugnahme auf 5 ist zu ersehen, dass die Pixelschaltung ferner eine Vielzahl von Durchgangslöchern K1 umfassen kann. Jedes Durchgangsloch K1 kann zwei Abschnitte durchdringen und sich zu denselben erstrecken, die sich in verschiedenen Schichten befinden und miteinander gekoppelt sind, so dass die beiden Abschnitte zuverlässig gekoppelt werden können. Beispielsweise können der Drain-Bereich A3 des zweiten Lichtemissions-Steuertransistors T2 und der Drain-Bereich A3 des zweiten Rücksetztransistors T4 über dasselbe Durchgangsloch K1 mit der Anode (d.h. dem vierten Knoten N4) des lichtemittierenden Elements L1 gekoppelt sein. Andere Durchgangslöcher K1 werden jeweils in den folgenden Ausführungsbeispielen beschrieben.
  • 6 ist ein schematisches Strukturdiagramm einer anderen Pixelschaltung gemäß einem Ausführungsbeispiel der vorliegenden Offenbarung. Wie in 6 gezeigt, kann die Pixelschaltung ferner umfassen: eine Source-Drain-Metallschicht 03, die sich auf einer Seite des Basissubstrats 00 befindet. Die Source-Drain-Metallschicht 04 kann zum Ausbilden von Sources und Drains der jeweiligen Transistoren vorgesehen sein. Für jeden Transistor kann seine Source mit dem Source-Bereich A2 der aktiven Schicht gekoppelt sein, und sein Drain kann mit dem Drain-Bereich A3 der aktiven Schicht gekoppelt sein.
  • Optional ist in Kombination mit 5 und 6 zu ersehen, dass die Source-Drain-Metallschicht 03 ein erstes Metallmuster 031 und ein zweites Metallmuster 032 umfassen kann, die voneinander beabstandet sind. Bei der Ausdrucksweise „beabstandet“ kann es sich darum handeln, dass sie unabhängig voneinander sind und einander nicht in Kontakt stehen.
  • Dabei kann das erste Metallmuster 031 sich teilweise mit dem Drain-Bereich A3 des ersten Rücksetztransistors T3 und/oder dem Kanalbereich des ersten Rücksetztransistors T3 überlappen. Und der erste Rücksetztransistor T3 und der zweite Rücksetztransistor T4 können über das erste Metallmuster 031 mit der Rücksetzsignalleitung Vinit gekoppelt sein.
  • Wie beispielsweise ist in Kombination mit 4 bis 6 zu ersehen, dass das dabei gezeigte erste Metallmuster 031 sich teilweise mit dem ersten Kanalbereich A11 des ersten Rücksetztransistors T3, dem Drain-Bereich A3 des ersten Rücksetztransistors T3, und einem verbundenen Teil zwischen dem ersten Kanalbereich A11 und dem zweiten Kanalbereich A12 des ersten Rücksetztransistors T3 überlappt. Der Source-Bereich A2 des ersten Rücksetztransistors T3 und der Source-Bereich A2 des zweiten Rücksetztransistors T4 sind beide über dasselbe Durchgangsloch K1 mit einem Ende des ersten Metallmusters 031 gekoppelt. Der erste Rücksetztransistor T3 ist dann über ein weiteres Durchgangsloch K1 mit der Rücksetzsignalleitung Vinit gekoppelt. Mit anderen Worten können der Source-Bereich A2 des ersten Rücksetztransistors T3 und der Source-Bereich A2 des zweiten Rücksetztransistors T4 über insgesamt zwei Durchgangslöcher K1 wirksam mit der Rücksetzsignalleitung Vinit gekoppelt sein. Darüber hinaus ist unter Bezugnahme auf 5 und 6 zu ersehen, dass zur Gewährleistung der obigen wirksamen Kopplung das erste Metallmuster 031 die Rücksetzsteuerleitung RST übergehen kann.
  • Optional kann es sich in Kombination mit 5 und 6 in den Ausführungsbeispielen der vorliegenden Offenbarung bei einem Überlappungsteil des ersten Metallmusters 031 mit dem Drain-Bereich A3 des ersten Rücksetztransistors T3 noch um einen Teil im Drain-Bereich A3 des ersten Rücksetztransistors T3 handeln, der nahe dem Gate 021d des Treibertransistors T7 liegt, nämlich nahe dem ersten Knoten N1 liegt. Dadurch kann das Potential des Gates 021d des Treibertransistors T7 durch das erste Metallmuster 031 wirksam stabilisiert werden.
  • Optional kann das zweite Metallmuster 032 sich teilweise mit dem Drain-Bereich A3 des ersten Datenkompensationstransistors T5 überlappen, kann sich teilweise mit dem Kanalbereich A1 des zweiten Datenkompensationstransistors T6 und/oder dem Drain-Bereich A2 des zweiten Datenkompensationstransistors T6 überlappen, und kann ferner sich teilweise mit der aktiven Schicht 011b des zweiten Lichtemissions-Steuertransistors T2 überlappen.
  • Wie beispielsweise wird auf 6 verwiesen. Das dabei gezeigte zweite Metallmuster 032 überlappt sich jeweils mit dem Drain-Bereich A3 des ersten Datenkompensationstransistors T5, dem Kanalbereich A1 des zweiten Datenkompensationstransistors T6, dem Drain-Bereich A2 des zweiten Datenkompensationstransistors T6 und der aktiven Schicht 011b des zweiten Lichtemissions-Steuertransistors T2.
  • Optional können sich die in den obigen Ausführungsbeispielen beschriebene Treiberstromleitung ELVDD und das zweite Metallmuster 032 in einer gleichen Schicht befinden. Mit anderen Worten kann die zweite Metallstruktur 032 als die Treiberstromleitung ELVDD zum Empfang eines Treiberstromsignals dienen. Darüber hinaus ist in Kombination mit 5 zu ersehen, dass der zweite Lichtemissions-Steuertransistor T2 und die Treiberstromleitung ELVDD (d.h. das zweite Metallmuster 032) durch ein Durchgangsloch K1 gekoppelt sein können.
  • Die Formulierungsweise „in einer gleichen Schicht sich befinden“ kann sich darauf beziehen, dass eine Filmschicht zur Bildung eines bestimmten Musters durch denselben Filmbildungsprozess gebildet wird, anschließend eine Schichtstruktur durch Musterung der Filmschicht unter Verwendung derselben Maske durch einen einmaligen Musterbildungsprozess gebildet wird. In Abhängigkeit von verschiedenen spezifischen Mustern kann der einmalige Musterbildungsprozess mehrere Belichtungs-, Entwicklungs- oder Ätzprozesse umfassen, und ein spezifisches Muster in der gebildeten Schichtstruktur kann kontinuierlich oder diskontinuierlich ausgebildet sein. D.h. mehrere Elemente, Komponenten, Strukturen und/oder Teile, die sich „in einer gleichen Schicht“ befinden, werden aus demselben Material durch denselben Musterbildungsprozess hergestellt.
  • Analog dazu kann es sich in Kombination mit 5 und 6 in den Ausführungsbeispielen der vorliegenden Offenbarung bei einem Überlappungsteil des zweiten Metallmusters 032 mit dem Drain-Bereich A3 des ersten Datenkompensationstransistors T5 ferner um einen Teil im Drain-Bereich A3 des ersten Datenkompensationstransistors T5 handeln, der nahe dem Gate 021d des Treibertransistors T7 liegt, nämlich nahe dem ersten Knotens N1 liegt. Dadurch kann das Potential des Gates 021d des Treibertransistors T7 durch das zweite Metallmuster 032 wirksam stabilisiert werden.
  • Optional ist in Kombination mit 5 und 6 zu ersehen, dass die Source-Drain-Metallschicht 03 ferner ein drittes Metallmuster 033 und ein viertes Metallmuster 034 umfassen kann, die voneinander beabstandet sind.
  • Dabei können sowohl der Drain-Bereich A3 des ersten Rücksetztransistors T3 und das Gate 021d des Treibertransistors T7, als auch der Drain-Bereich A3 des ersten Datenkompensationstransistors T5 und das Gate 021d des Treibertransistors T7 durch das dritte Metallmuster 033 gekoppelt sein.
  • Beispielsweise wird auf 6 verwiesen, die zeigt, dass der Drain-Bereich A3 des ersten Rücksetztransistors T3 und der Drain-Bereich A3 des ersten Datenkompensationstransistors T5 beide über ein gleiches Durchgangsloch K1 mit einem Ende des dritten Metallmusters 033 gekoppelt sein können. Das Gate 021d des Treibertransistors T7 kann über ein Durchgangsloch K1 mit dem anderen Ende des dritten Metallmusters 033 gekoppelt sein. Dadurch wird eine wirksame Kopplung von dem Drain-Bereich A3 des ersten Rücksetztransistors T3 und dem Gate 021d des Treibertransistors T7 realisiert. Und eine wirksame Kopplung von dem Drain-Bereich A3 des ersten Datenkompensationstransistors T5 und dem Gate 021d des Treibertransistors T7 wird realisiert. Darüber hinaus ist in Kombination mit den 5 und 6 zu ersehen, dass das dritte Metallmuster 033 die Gate-Treiberleitung GATE übergehen kann.
  • Die in den obigen Ausführungsbeispielen beschriebene Datensignalleitung DATA und das vierte Metallmuster 034 können sich in der gleichen Schicht befinden. D.h. das vierte Metallmuster 034 kann die Datensignalleitung DATA sein. Somit ist in Kombination mit 5 zu ersehen, dass der zweite Datenkompensationstransistor T6 über ein Durchgangsloch K1 wirksam mit dem vierten Metallmuster 034 gekoppelt sein kann. Darüber hinaus ist unter Bezugnahme auf 6 zu ersehen, dass das vierte Metallmuster 034 die Lichtemissions-Steuerleitung EM, die Gate-Treiberleitung GATE und die Rücksetzsteuerleitung RST übergeht und sich jeweils mit der aktiven Schicht 011d des zweiten Rücksetztransistors T4, der aktiven Schicht 011g des Treibertransistors T7 und der aktiven Schicht 011b des zweiten Lichtemissionssteuertransistors T2 überlappt.
  • Optional ist in Kombination mit 5 und 6 zu ersehen, dass in den Ausführungsbeispielen der vorliegenden Offenbarung einerseits zur Sicherstellung einer wirksamen Überlappung zwischen den obigen Schichten im Vergleich zu anderen Metallmustern das zweite Metallmuster 032, die sich in der gleichen Schicht der Treiberstromleitung ELVDD befindet, nämlich die Treiberstromleitung ELVDD, eine relativ große Leitungsbreite aufweisen kann. Andererseits kann das vierte Metallmuster 034, das sich in derselben Schicht der Datensignalleitung DATA befindet, der Form und Fläche des Überlappungsteils der aktiven Schicht 011d des zweiten Rücksetztransistors T4 entsprechen, so dass die Fläche, die für Licht nicht durchlässig ist, an der Stelle des zweiten Rücksetztransistors T4 verringert wird und die Lichtdurchlässigkeit verbessert werden kann. Andererseits können die orthographischen Projektionen der Treiberstromleitung ELVDD und der Datensignalleitung DATA auf dem Basissubstrat 00 beide gebogen ausgebildet werden. Die Formen können miteinander übereinstimmen und können sich jeweils auf zwei Seiten des ersten Rücksetztransistors T3 in der zweiten Richtung X2 befinden.
  • Es sei darauf hingewiesen, dass sich die Durchgangslöcher K1, die für die in den Ausführungsbeispielen der vorliegenden Offenbarung beschriebene Kopplung vorgesehen sind, alle in derselben Schicht der Source-Drain-Metallschicht 03 befinden können.
  • Optional ist 7 ein schematisches Strukturdiagramm einer weiteren Pixelschaltung gemäß einem Ausführungsbeispiel der vorliegenden Offenbarung. Wie in 7 gezeigt, kann die Pixelschaltung ferner umfassen: eine zweite Gate-Metallschicht 04, die sich auf einer Seite des Basissubstrats 00 befeindet. Die zweite Gate-Metallschicht 04 kann einen ersten Metallblock 041 umfassen.
  • Dabei kann der erste Metallblock 041 sich teilweise mit dem Drain-Bereich A3 des ersten Rücksetztransistors T3 überlappen und kann sich auch teilweise mit dem Drain-Bereich A3 des ersten Datenkompensationstransistors T5 überlappen.
  • Beispielsweise wird auf 7 verwiesen, die zeigt, dass der erste Metallblock 041 sich sowohl mit dem Drain-Bereich A3 des ersten Rücksetztransistors T3 als auch mit dem Drain-Bereich A3 des ersten Datenkompensationstransistors T5 überlappt, während er sich weder mit dem Gate 021b des ersten Rücksetztransistors T3 noch mit dem Gate des ersten Datenkompensationstransistors T5 überlappt.
  • Darüber hinaus ist in Kombination mit 5 zu ersehen, dass der in 7 gezeigte erste Metallblock 041 einen nahe dem ersten Knoten N1 liegenden Teil der aktiven Schicht 011c des ersten Rücksetztransistors T3 bedecken kann und einen nahe dem ersten Knoten N1 liegenden Teil der aktiven Schicht 011e des ersten Datenkompensationstransistors T5 bedecken kann. Somit kann der Zweck von einer wirksamen Stabilisierung des Potentials des ersten Knotens N1 erreicht werden.
  • Optional ist in Kombination mit 5 und 7 zu ersehen, dass der erste Metallblock 041, der in den obigen Ausführungsbeispielen beschrieben ist, sich auch teilweise mit der Treiberstromleitung ELVDD überlappen kann, und der erste Metallblock 041 mit der Treiberstromleitung ELVDD durch das Durchgangsloch K1 gekoppelt ist. D.h. in den Ausführungsbeispielen der vorliegenden Offenbarung kann das Potential des ersten Knotens N1 durch ein von der Treiberstromleitung ELVDD bereitgestelltes Stromquellensignal stabilisiert werden.
  • Optional ist 8 ein teilweise vergrößertes schematisches Diagramm einer Pixelschaltung gemäß einem Ausführungsbeispiel der vorliegenden Offenbarung. Unter Bezugnahme auf 8 zu sehen ist, dass der erste Metallblock 041 umfassen kann: einen ersten Metallstreifen 0411, einen zweiten Metallstreifen 0412 und einen dritten Metallstreifen 0413, die nacheinander verbunden sind.
  • Dabei ist in Kombination mit 1 bis 8 zu ersehen, dass der erste Metallstreifen 0411 sich teilweise mit dem Drain-Bereich A3 des ersten Datenkompensationstransistors T5 überlappen kann, der zweite Metallstreifen 0412 sich mit dem Drain-Bereich A3 des ersten Rücksetztransistors T3 überlappen kann, und der dritte Metallstreifen 0413 sich zwischen dem ersten Knoten N1 und dem zweiten Knoten N2 befinden kann. D.h. der dritte Metallstreifen 0413 kann zwischen dem ersten Knoten N1 und dem zweiten Knoten N2 eingelegt sein, ohne mit einem der beiden Knoten in Kontakt zu stehen.
  • Dabei kann der erste Knoten N1 ein Knoten sein, an dem das Gate 021d des Treibertransistors T7 mit dem Drain-Bereich A3 des ersten Rücksetztransistors T3 gekoppelt ist, und der zweite Knoten N2 kann ein Knoten sein, an dem der Drain-Bereich A3 des zweiten Datenkompensationstransistors T6 mit der Datensignalleitung DATA gekoppelt ist.
  • Die räumliche Kapazität der mit dem ersten Knoten N1 und dem zweiten Knoten N2 gekoppelten Datensignalleitung DATA kann reduziert werden und das Phänomen des Spannungsübersprechens wird gemildert, indem vorgesehen wird, dass der erste Metallblock 041 ferner einen sich zwischen dem ersten Knoten N1 und dem zweiten Knoten N2 befindlichen dritten Metallstreifen 0413 umfasst.
  • Optional kann die Erstreckungsrichtung des zweiten Metallstreifens 0412 in den Ausführungsbeispielen der vorliegenden Offenbarung die Erstreckungsrichtung des ersten Metallstreifens 0411 schneiden und kann die Erstreckungsrichtung des dritten Metallstreifens 0413 schneiden. Die Erstreckungsrichtung des ersten Metallstreifens 0411 kann parallel zur Erstreckungsrichtung des dritten Metallstreifens 0413 verlaufen. Wie zum Beispiel ist unter Bezugnahme auf die in 8 gezeigte Struktur zu ersehen, dass die dabei gezeigte Erstreckungsrichtung des zweiten Metallstreifens 0412 senkrecht zur Erstreckungsrichtung des ersten Metallstreifens 0411 und senkrecht zur Erstreckungsrichtung des dritten Metallstreifens 0413 ist.
  • Optional ist weiterhin unter Bezugnahme auf 7 zu ersehen, dass die zweite Gate-Metallschicht 04 einen zweiten Metallblock 042 umfassen kann, der vom ersten Metallblock 041 beabstandet angeordnet ist. Dabei kann der zweite Metallblock 042 sich teilweise mit der aktiven Schicht 011c des ersten Rücksetztransistors T3 überlappen und kann sich auch teilweise mit dem Drain-Bereich A3 des zweiten Rücksetztransistors T4 überlappen.
  • Beispielsweise überlappt sich der zweite Metallblock 042 in der in 7 gezeigten Struktur mit dem verbundenen Teil zwischen den beiden Kanalbereichen A11 und A12 des ersten Rücksetztransistors T3 und überlappt sich teilweise mit dem Source-Bereich A3 des zweiten Rücksetztransistors T4. Darüber hinaus überlappt sich der dabei gezeigte zweite Metallblock 042 nicht mit dem Gate 021b des Rücksetztransistors.
  • Optional können in den Ausführungsbeispielen der vorliegenden Offenbarung die Rücksetzsignalleitung Vinit und der zweite Metallblock 042 sich in der gleichen Schicht befinden. D.h. der zweite Metallblock 042 kann die Rücksetzsignalleitung Vinit zum Empfang eines Rücksetzsignals sein.
  • Optional ist in Kombination mit den 7 und 8 zu ersehen, dass in dem Ausführungsbeispiel der vorliegenden Offenbarung der zweite Metallblock 042 einen ersten Abschnitt 0421, der sich entlang der ersten Richtung X1 erstreckt, und einen zweiten Abschnitt 0422, der sich entlang der zweiten Richtung X2 erstreckt, aufweisen.
  • D.h. es kann vorgesehen werden, dass die Rücksetzsignalleitung Vinit eine Längstranse umfasst, die sich entlang einer Spaltenrichtung erstreckt, so dass die Belastung der Rücksetzsignalleitung Vinit verringert werden kann. Somit wird weitergehend der Leckstrom des zweiten Rücksetztransistors T4 reduziert und der Rücksetz-Effekt wird optimiert.
  • Optional ist weitergehend unter Bezugnahme auf 7 zu ersehen, dass die zweite Gate-Metallschicht 04 einen dritten Metallblock 043 umfassen kann. Der dritte Metallblock 043 ist sowohl von dem ersten Metallblock 041 als auch von dem zweiten Metallblock 042 beabstandet.
  • Dabei kann der dritte Metallblock 043 zum Ausbilden einer ersten Kondensatorelektrode C01 des Speicherkondensators C0 vorgesehen sein. Es sei darauf hingewiesen, dass in den Ausführungsbeispielen der vorliegenden Offenbarung die erste Gate-Metallschicht 02 weiterhin zum Ausbilden einer zweiten Kondensatorelektrode C02 des Speicherkondensators C0 vorgesehen sein kann, um die zweite Kondensatorelektrode C02 des Speicherkondensators C0 zu bilden. Die erste Kondensatorelektrode C01 und die zweite Kondensatorelektrode C02 können sich teilweise überlappen, und der überlappende Teil kann einen Speicherkondensator C0 bilden.
  • Darüber hinaus ist in Kombination mit 1 und 7 zu ersehen, dass der dritte Metallblock 043 über das Durchgangsloch K1 mit der Treiberstromleitung ELVDD gekoppelt sein muss. Und in den Ausführungsbeispielen der vorliegenden Offenbarung kann sich der mit der Treiberstromleitung ELVDD gekoppelte Teil des dritten Metallblocks 043 nicht mit der Halbleiterschicht 01 überlappen, wodurch das Problem von einem Signal-Übersprechen vermieden werden kann.
  • Optional ist in Kombination mit 3 und 7 zu ersehen, dass die erste Kondensatorelektrode C01 (d.h. der dritte Metallblock 043) ein Durchgangsloch K0 umfassen kann. Das Durchgangsloch K0 kann eine zuverlässige Kopplung zwischen der sich unter der ersten Kondensatorelektrode C01 befindlichen zweiten Kondensatorelektrode C02 und dem dritten Metallmuster 033 erleichtern. Darüber hinaus kann eine orthographische Projektion des Durchgangslochs K0 auf dem Basissubstrat 00 eine annähernd rechteckige Form aufweisen. Hier kann die „eine annähernd rechteckige Form“ ein Rechteck oder ein Quadrat, oder ein Quadrat oder ein Rechteck mit mindestens einer abgerundeten Ecke, oder ein Quadrat oder ein Rechteck mit mindestens einer abgeschrägten Ecke, oder dergleichen umfassen. Eine orthographische Projektion der zweiten Kondensatorelektrode C02 auf dem Basissubstrat 00 kann ebenfalls eine annähernd rechteckige Form haben.
  • Optional kann eine isolierende Schicht zwischen jeweils zwei benachbarten Metallschichten angeordnet sein. Beispielsweise kann eine isolierende Schicht zwischen der Anode des lichtemittierenden Elements L1 und der Source-Drain-Metallschicht 03 angeordnet sein, und eine weitere isolierende Schicht kann zwischen der zweiten Gate-Metallschicht 04 und der Source-Drain-Metallschicht 03 angeordnet sein. Darüber hinaus kann die zwischen der zweiten Gate-Metallschicht 04 und der Source-Drain-Metallschicht 03 angeordnete isolierende Schicht eine dielektrische Zwischenschicht (inter-layer dielectric, ILD) sein, und die zwischen dem lichtemittierenden Element L1 und der Source-Drain-Metallschicht 03 angeordnete isolierende Schicht kann eine Planarisierungsschicht (PLN) sein.
  • Optional kann in den Ausführungsbeispielen der vorliegenden Offenbarung die Halbleiterschicht 01 aus einem Halbleitermaterial wie Niedertemperatur-Polysilizium hergestellt sein, deren Filmschichtdicke im Bereich von 400-800 Å, beispielsweise 500 Å, liegen kann. Die erste Gate-Metallschicht 02 und die zweite Gate-Metallschicht 04 können aus einem elektrisch leitfähigen Material wie Molybdän (Mo) bestehen, deren Schichtdicken im Bereich von 2000-4000 Å, z. B. 3000 Å, liegen können. Die Source-Drain-Metallschicht 03 kann aus einem elektrisch leitfähigen Material wie Titan (Ti) und Aluminium (Al) bestehen. Beispielsweise kann die Source-Drain-Metallschicht 03 aus einer laminierten Struktur bestehen, die nacheinander aus Ti, Al und Ti hergestellt ist, und ihre Schichtdicke kann im Bereich von 6000-9000 Å liegen. Die isolierenden Schichten, wie die dielektrische Zwischenschicht und die Planarisierungsschicht, können aus einem isolierenden Material wie Siliziumoxid, Siliziumnitrid oder Siliziumoxinitrid hergestellt sein, und jede Schicht kann eine Dicke von etwa 1000-2000 Å haben.
  • Optional zeigt 9 ein schematisches Diagramm einer Struktur mit einer Vielzahl von Pixelschaltungen und einem lichtemittierenden Element. 10 zeigt eine Schnittansicht in einer Richtung AA' der in 9 dargestellten Struktur. 11 zeigt eine Schnittdarstellung in einer Richtung BB' der in 9 dargestellten Struktur. 12 zeigt eine Schnittdarstellung in einer Richtung CC' der in 9 dargestellten Struktur. 13 zeigt eine Schnittdarstellung in einer Richtung DD' der in 9 dargestellten Struktur.
  • Unter Bezugnahme auf 9 bis 13 ist zu ersehen, kann die Pixelschaltung umfassen: ein Basissubstrat 00, welches ein flexibles Substrat sein kann, und eine Pufferschicht 05, eine Halbleiterschicht 01, eine isolierende Schicht 06 (z.B. eine dielektrische Zwischenschicht ILD), eine erste Gate-Metallschicht 02, eine isolierende Schicht 06 (z.B, eine dielektrische Zwischenschicht ILD), eine zweite Gate-Metallschicht 04 (z.B. eine dielektrische Zwischenschicht ILD), eine isolierende Schicht 06, eine Source-Drain-Metallschicht 03, eine isolierende Schicht 06 (z.B. eine Planarisierungsschicht PLN), eine Anode 07 des lichtemittierenden Elements L1 und eine pixeldefinierende Schicht 08, die nacheinander auf einer Seite des Basissubstrats 00 laminiert sind.
  • In Kombination mit 9 und 10 ist weiterhin zu ersehen, dass die aktive Schicht 011d (d.h. die in den Figuren gezeigte Halbleiterschicht 01) des zweiten Rücksetztransistors T4 relativ lang ist. In Kombination mit 9 und 13 ist weiterhin zu ersehen, dass eine orthographische Projektion des gekoppelten Teils von der zweiten Gate-Metallschicht 04 und der Treiberstromleitung ELVDD auf dem Basissubstrat 00 sich nicht mit einer orthographischen Projektion der Halbleiterschicht 01 auf dem Basissubstrat 00 überlappt.
  • Zusammenfassend wird in den Ausführungsbeispielen der vorliegenden Offenbarung eine Pixelschaltung bereitgestellt. Die Halbleiterschicht, die die Pixelschaltung umfasst, kann aktive Schichten jeweiliger Transistoren bilden, und die erste Gate-Metallschicht die die Pixelschaltung umfasst, kann Gates der jeweiligen Transistoren bilden. Die vorgenannten jeweiligen Transistoren umfassen einen ersten Rücksetztransistor zum Zurücksetzen des Gates des Treibertransistors, einen zweiten Rücksetztransistor zum Zurücksetzen der Anode des lichtemittierenden Elements und einen ersten Lichtemissions-Steuertransistor, der mit der Anode des lichtemittierenden Elements gekoppelt ist. Darüber hinaus befindet sich der Kanalbereich des ersten Rücksetztransistors zwischen dem Kanalbereich des ersten Lichtemissions-Steuertransistors und dem Kanalbereich des zweiten Rücksetztransistors. Dementsprechend ist der Abstand zwischen dem zweiten Rücksetztransistor und der Anode des lichtemittierenden Elements relativ groß, so dass der Leckstrompfad des zweiten Rücksetztransistors relativ lang sein kann und der Leckstrom relativ gering sein kann. Daher kann das Potential der Anode des lichtemittierenden Elements relativ stabil sein, und der Lichtemissionseffekt des lichtemittierenden Elements ist besser, somit kann ein guter Anzeigeeffekt des Anzeigefelds gewährleisten werden.
  • 14 ist ein schematisches Strukturdiagramm eines Anzeigefelds gemäß einem Ausführungsbeispiel der vorliegenden Offenbarung. Wie in 14 gezeigt, kann das Anzeigefeld umfassen: ein Basissubstrat 00, ein lichtemittierendes Element L1, das sich auf einer Seite des Basissubstrats 00 befindet, und eine wie in den obigen Figuren gezeigte Pixelschaltung 10. Dabei kann die Pixelschaltung 10 mit dem lichtemittierenden Element L1 (z. B. der Anode des lichtemittierenden Elements L1) verbunden sein. Die Pixelschaltung 10 kann vorgesehen sein, um das lichtemittierende Element L1 zum Lichtemittieren anzutreiben.
  • Optional wird als Beispiel genannt, dass es insgesamt zwei Zeilen von Pixelschaltungen 10 gibt und jede Zeile vier Pixelschaltungen 10 umfasst (d.h. umfassend insgesamt acht Pixelschaltungen). 15 zeigt ein strukturelles Layout eines Anzeigesubstrats mit einer Halbleiterschicht 01. 16 zeigt ein strukturelles Layout eines Anzeigesubstrats mit der Halbleiterschicht 01 und der ersten Gate-Metallschicht 02. 17 zeigt ein strukturelles Layout eines Anzeigesubstrats mit der Halbleiterschicht 01, der ersten Gate-Metallschicht 02 und der zweiten Gate-Metallschicht 04. 18 zeigt ein strukturelles Layout eines Anzeigesubstrats mit der dielektrischen Zwischenschicht ILD. 19 zeigt ein strukturelles Layout eines Anzeigesubstrats mit der Source-Drain-Metallschicht 03. 20 zeigt ein strukturelles Layout eines Anzeigesubstrats mit der Source-Drain-Metallschicht 03, der Halbleiterschicht 01 und der dielektrischen Zwischenschicht ILD. 21 zeigt ein strukturelles Layout eines Anzeigesubstrats mit der ersten Gate-Metallschicht 02, der zweiten Gate-Metallschicht 04, der Halbleiterschicht 01, der Source-Drain-Metallschicht 04 und der dielektrischen Zwischenschicht ILD. 22 zeigt ein strukturelles Layout eines Anzeigesubstrats mit der Planarisierungsschicht PLN. 23 zeigt ein strukturelles Layout eines Anzeigesubstrats mit der ersten Gate-Metallschicht 02, der zweiten Gate-Metallschicht 04, der Halbleiterschicht 01, der Source-Drain-Metallschicht 04, der dielektrischen Zwischenschicht ILD und der Planarisierungsschicht PLN. 24 zeigt ein strukturelles Layout eines Anzeigesubstrats mit dem lichtemittierenden Element L1. 25 zeigt ein vollständiges Layout des Anzeigesubstrats mit allen Strukturen. 26 zeigt eine teilweise vergrößerte Ansicht der in 25 gezeigten Struktur.
  • Unter Bezugnahme auf 17 ist zu ersehen, dass in zwei benachbarten Pixelschaltungen 10 in einer gleichen Zeile dritte Metallblöcke 043 (d.h. die ersten Kondensatorelektroden C01), die die zweite Gate-Metallschicht 04 umfasst, miteinander gekoppelt sind. Mit anderen Worten ist die erste Kondensatorelektrode C01 in einer Zeilenrichtung verlängert vorgesehen.
  • Außerdem ist unter Bezugnahme auf 19 bis 21 zu ersehen, dass zwei benachbarte Pixelschaltungen in einer gleichen Spalte gemeinsam eine gleiche Datensignalleitung DATA und gemeinsam eine gleiche Treiberstromleitung ELVDD benutzen. Zwei benachbarte Pixelschaltungen in der gleichen Zeile benutzen gemeinsam eine gleiche Rücksetzsignalleitung Vinit.
  • Optional ist unter Bezugnahme auf 22 und 23 zu ersehen, dass die in den Ausführungsbeispielen der vorliegenden Offenbarung beschriebene Pixelschaltung ferner umfassen kann: eine Planarisierungsschicht PLN, die sich auf einer dem Basissubstrat 00 abgewandten Seite einer Source-Drain-Metallschicht 03 befindet. Die Anode des lichtemittierenden Elements L1 befindet sich auf einer dem Basissubstrat abgewandten Seite der Planarisierungsschicht PLN, und die Anode des lichtemittierenden Elements L1 mit der von der Pixelschaltung enthaltenden Source-Drain-Metallschicht 03 durch ein durch die Planarisierungsschicht PLN hindurch gehendes Durchgangsloch gekoppelt ist.
  • Darüber hinaus ist Bezugnahme auf 24 zu ersehen, dass das Anzeigesubstrat eine Vielzahl von lichtemittierenden Elementen L1 in unterschiedlichen Farben, wie z.B. rot R, grün G und blau B, umfassen kann. Die Vielzahl von lichtemittierenden Elementen L1 in unterschiedlichen Farben kann zu demselben Pixel gehören. Bei der in 24 dargestellten Struktur umfasst jedes Pixel zwei grüne lichtemittierende Elemente L1, ein rotes lichtemittierendes Element L1 und ein blaues lichtemittierendes Element L1. Da optional die Anodenumgebungen, in den sich die zwei grünen lichtemittierenden Elemente L1 befinden, unterschiedlich sind, ist zur Aufrechterhaltung der Konsistenz von der Umgebung der Anode (d.h. des vierten Knotens N4) jedes lichtemittierenden Elements L1 und der Umgebung der parasitären Kapazität des ersten Knotens N1 unter Bezugnehme auf 24 zu ersehen, dass die Formen der zwei grünen lichtemittierenden Elemente L1, die in den Ausführungsbeispielen der vorliegenden Offenbarung beschrieben sind, unterschiedlich sein können.
  • 27 ist ein schematisches Strukturdiagramm einer Anzeigevorrichtung gemäß einem Ausführungsbeispiel der vorliegenden Offenbarung. Wie in 27 dargestellt, kann die Anzeigevorrichtung umfassen: eine Stromversorgungsbaugruppe 000 und ein wie in 14 dargestelltes Anzeigefeld 100. Dabei kann die Stromversorgungsbaugruppe 000 mit dem Anzeigefeld 100 gekoppelt sein und kann vorgesehen werden, um das Anzeigefeld 100 mit Strom zu versorgen.
  • Optional kann die Anzeigevorrichtung ein beliebiges Produkt oder eine beliebige Komponente mit einer Anzeigefunktion sein, wie z. B. ein Flüssigkristallfeld, elektronisches Papier, ein organische-Leuchtdiode(OLED)-Feld, ein Mobiltelefon, ein Tablet-Computer, ein Fernseher, ein Display, ein Notebook-Computer, ein digitaler Fotorahmen oder ein Navigationsgerät oder dergleichen.
  • Es sollte verstanden werden, dass die Begriffe „erste“, „zweite“ und dergleichen in der Beschreibung und den Ansprüchen der Ausführungsbeispiele der vorliegenden Offenbarung sowie in den obigen Figuren zum Unterscheiden von ähnlichen Objekten dienen und jedoch nicht für eine bestimmte Reihenfolge oder Ordnung verwendet werden müssen. Es sollte verstanden werden, dass die so verwendeten Daten unter geeigneten Umständen ausgetauscht werden können, zum Beispiel sie in einer weitere Reihenfolge, die anders als die in den Figuren oder Darstellungen der Ausführungsbeispiele der vorliegenden Offenbarung angegebene Reihenfolge ist, ausgeführt werden können.
  • Es sollte verstanden werden, dass das hier erwähnte „und/oder“ sich auf eine Möglichkeit des Vorhandenseins von drei Arten von Beziehungen bezieht. Zum Beispiel kann die Formulierungsweise „A und/oder B“ folgende drei Fälle darlegen, dass allein A existiert, A und B gleichzeitig existieren, allein B existiert. Das Zeichen „/“ zeigt im Allgemeinen an, dass die verbundenen Objekte in einer „oder“-Beziehung stehen.
  • Die obigen Beschreibungen sind lediglich optionale Ausführungsbeispiele der vorliegenden Offenbarung und sollen die vorliegende Offenbarung nicht darauf beschränken. Innerhalb des Konzepts und des Prinzips der Offenbarung sollen alle Modifikationen, äquivalente Ersetzungen, Verbesserungen und dergleichen in dem Schutzbereich der vorliegenden Offenbarung eingeschlossen werden.

Claims (23)

  1. Pixelschaltung, die umfasst: eine Halbleiterschicht, die sich auf einer Seite eines Basissubstrats befindet, wobei die Halbleiterschicht zum Ausbilden von aktiven Schichten jeweiliger Transistoren in der Pixelschaltung vorgesehen ist, die aktive Schicht einen Kanalbereich sowie einen Source-Bereich und einen Drain-Bereich, die sich auf zwei Seiten des Kanalbereichs befinden, umfasst; und eine erste Gate-Metallschicht, die sich auf einer Seite des Basissubstrats befindet, wobei die erste Gate-Metallschicht zum Ausbilden von Gates der jeweiligen Transistoren vorgesehen ist, die Gates der jeweiligen Transistoren entlang einer ersten Richtung nacheinander angeordnet sind und das Gate jedes der Transistoren sich teilweise mit dem Kanalbereich überlappt; wobei in den jeweiligen Transistoren ein Drain-Bereich eines ersten Rücksetztransistors mit einem Gate eines Treibertransistors gekoppelt ist, ein Drain-Bereich eines zweiten Rücksetztransistors mit einer Anode eines lichtemittierenden Elements gekoppelt ist, ein Drain-Bereich eines ersten Lichtemissions-Steuertransistors mit der Anode des lichtemittierenden Elements gekoppelt ist; in einer zweiten Richtung ein Kanalbereich des ersten Rücksetztransistors sich zwischen einem Kanalbereich des ersten Lichtemissions-Steuertransistors und einem Kanalbereich des zweiten Rücksetztransistors befindet, die erste Richtung senkrecht zu der zweiten Richtung ist.
  2. Pixelschaltung nach Anspruch 1, wobei der Kanalbereich des ersten Rücksetztransistors einen ersten Kanalbereich und einen zweiten Kanalbereich umfasst, die einander gegenüberliegen; der Kanalbereich des ersten Lichtemissions-Steuertransistors nahe dem ersten Kanalbereich des ersten Rücksetztransistors liegt und der Kanalbereich des zweiten Rücksetztransistors nahe dem zweiten Kanalbereich des ersten Rücksetztransistors liegt.
  3. Pixelschaltung nach Anspruch 1, wobei ein Source-Bereich des ersten Rücksetztransistors und ein Source-Bereich des zweiten Rücksetztransistors beide mit einer Rücksetzsignalleitung gekoppelt sind; ein Gate des ersten Rücksetztransistors und ein Gate des zweiten Rücksetztransistors beide mit einer Rücksetzsteuerleitung gekoppelt sind; der Drain-Bereich des zweiten Rücksetztransistors einen ersten Streifenabschnitt und einen zweiten Streifenabschnitt umfasst, der Kanalbereich des zweiten Rücksetztransistors streifenförmig ist, der Source-Bereich des zweiten Rücksetztransistors streifenförmig ist; ein Ende des ersten Streifenabschnitts mit der Anode des lichtemittierenden Elements gekoppelt ist, ein anderes Ende des ersten Streifenabschnitts, der zweite Streifenabschnitt, der Kanalbereich des zweiten Rücksetztransistors und ein Ende des Source-Bereichs des zweiten Rücksetztransistors nacheinander verbunden sind, und ein anderes Ende des Source-Bereichs des zweiten Rücksetztransistors mit der Rücksetzsignalleitung gekoppelt ist; wobei der erste Streifenabschnitt und der zweite Streifenabschnitt nicht kollinear sind, und/oder der zweite Streifenabschnitt und der Kanalbereich des zweiten Rücksetztransistors nicht kollinear sind.
  4. Pixelschaltung nach Anspruch 3, wobei ein eingeschlossener Winkel zwischen dem ersten Streifenabschnitt und dem zweiten Streifenabschnitt und ein eingeschlossener Winkel zwischen dem zweiten Streifenabschnitt und dem Kanalbereich des zweiten Rücksetztransistors beide stumpfe Winkel sind und die eingeschlossenen Winkel beide sich auf den ersten Rücksetztransistor hin richten.
  5. Pixelschaltung nach einem der Ansprüche 1 bis 4, wobei die Pixelschaltung ferner umfasst: eine Source-Drain-Metallschicht, die sich auf einer Seite des Basissubstrats befindet; wobei die Source-Drain-Metallschicht zum Ausbilden von Sources und Drains der jeweiligen Transistoren vorgesehen ist, dass in jedem der Transistoren die Source mit dem Source-Bereich und der Drain mit dem Drain-Bereich gekoppelt sind; wobei die Source-Drain-Metallschicht sich teilweise mit dem Drain-Bereich des ersten Rücksetztransistors und/oder dem Kanalbereich des ersten Rücksetztransistors überlappt.
  6. Pixelschaltung nach Anspruch 5, wobei die jeweiligen Transistoren ferner umfassen: einen ersten Datenkompensationstransistor und einen zweiten Datenkompensationstransistor; wobei ein Drain-Bereich des ersten Datenkompensationstransistors mit einem Drain-Bereich des Treibertransistors gekoppelt ist, ein Source-Bereich des ersten Datenkompensationstransistors mit dem Gate des Treibertransistors gekoppelt ist; ein Drain-Bereich des zweiten Datenkompensationstransistors mit einem Source-Bereich des Treibertransistors gekoppelt ist, ein Source-Bereich des zweiten Datenkompensationstransistors mit einer Datensignalleitung gekoppelt ist und ein Gate des ersten Datenkompensationstransistors und ein Gate des zweiten Datenkompensationstransistors beide mit einer Gate-Signalleitung gekoppelt sind; wobei die Source-Drain-Metallschicht ein erstes Metallmuster und ein zweites Metallmuster umfasst, die voneinander beabstandet sind, wobei das erste Metallmuster sich teilweise mit dem Drain-Bereich des ersten Rücksetztransistors und/oder dem Kanalbereich des ersten Rücksetztransistors überlappt, und der erste Rücksetztransistor und der zweite Rücksetztransistor über das erste Metallmuster mit einer Rücksetzsignalleitung gekoppelt sind; das zweite Metallmuster sich teilweise mit dem Drain-Bereich des ersten Datenkompensationstransistors überlappt.
  7. Pixelschaltung nach Anspruch 6, wobei das zweite Metallmuster sich ferner teilweise mit einem Kanalbereich des zweiten Datenkompensationstransistors und/oder dem Drain-Bereich des zweiten Datenkompensationstransistors überlappt.
  8. Pixelschaltung nach Anspruch 6, wobei die jeweiligen Transistoren ferner umfassen: einen zweiten Lichtemissions-Steuertransistor; wobei ein Gate des zweiten Lichtemissions-Steuertransistors und ein Gate des ersten Lichtemissions-Steuertransistors beide mit einer Lichtemissions-Steuerleitung gekoppelt sind; ein Drain-Bereich des zweiten Lichtemissions-Steuertransistors mit dem Source-Bereich des Treibertransistors gekoppelt ist, ein Source-Bereich des zweiten Lichtemissions-Steuertransistors mit einer Treiberstromleitung gekoppelt ist; ein Source-Bereich des ersten Lichtemissions-Steuertransistors mit dem Drain-Bereich des Treibertransistors gekoppelt ist; wobei die Treiberstromleitung und das zweite Metallmuster sich in einer gleichen Schicht befinden.
  9. Pixelschaltung nach Anspruch 6, wobei die Source-Drain-Metallschicht ferner ein drittes Metallmuster und ein viertes Metallmuster umfasst, die voneinander beabstandet sind; wobei sowohl der Drain-Bereich des ersten Rücksetztransistors und das Gate des Treibertransistors, als auch der Drain-Bereich des ersten Datenkompensationstransistors und das Gate des Treibertransistors durch das dritte Metallmuster gekoppelt sind; die Datensignalleitung und das vierte Metallmuster sich in einer gleichen Schicht befinden.
  10. Pixelschaltung nach einem der Ansprüche 1 bis 9, wobei die Pixelschaltung ferner umfasst: eine zweite Gate-Metallschicht, die sich auf einer Seite des Basissubstrats befindet, wobei die zweite Gate-Metallschicht einen ersten Metallblock umfasst, der erste Metallblock sich teilweise mit dem Drain-Bereich des ersten Rücksetztransistors überlappt.
  11. Pixelschaltung nach Anspruch 10, wobei die zweite Gate-Metallschicht ferner umfasst: einen zweiten Metallblock, der von dem ersten Metallblock beabstandet ist; wobei der zweite Metallblock sich teilweise mit der aktiven Schicht des ersten Rücksetztransistors überlappt und ferner teilweise mit dem Drain-Bereich des zweiten Rücksetztransistors überlappt.
  12. Pixelschaltung nach Anspruch 11, wobei die Rücksetzsignalleitung, die mit dem ersten Rücksetztransistor und dem zweiten Rücksetztransistor gekoppelt ist, und der zweite Metallblock sich in einer gleichen Schicht befinden.
  13. Pixelschaltung nach Anspruch 11, wobei der zweite Metallblock einen ersten Abschnitt aufweist, der sich entlang der ersten Richtung erstreckt, und einen zweiten Abschnitt, der sich entlang der zweiten Richtung erstreckt.
  14. Pixelschaltung nach einem der Ansprüche 10 bis 13, wobei die zweite Gate-Metallschicht ferner einen dritten Metallblock umfasst, der von dem ersten Metallblock beabstandet ist; wobei der dritte Metallblock zum Ausbilden einer ersten Kondensatorelektrode des Speicherkondensators vorgesehen ist, die erste Gate-Metallschicht ferner zum Ausbilden einer zweiten Kondensatorelektrode des Speicherkondensators vorgesehen ist, die erste Kondensatorelektrode sich teilweise mit der zweiten Kondensatorelektrode überlappt.
  15. Pixelschaltung nach Anspruch 14, wobei der dritte Metallblock mit einer Treiberstromleitung gekoppelt ist, und ein mit der Treiberstromleitung gekoppelter Teil des dritten Metallblocks sich nicht mit der aktiven Schicht überlappt.
  16. Pixelschaltung nach einem der Ansprüche 10 bis 15, wobei der erste Metallblock sich ferner teilweise mit dem Drain-Bereich des ersten Datenkompensationstransistors überlappt.
  17. Pixelschaltung nach Anspruch 16, wobei der erste Metallblock umfasst: einen ersten Metallstreifen, einen zweiten Metallstreifen und einen dritten Metallstreifen, die nacheinander verbunden sind, wobei der erste Metallstreifen sich teilweise mit dem Drain-Bereich des ersten Datenkompensationstransistors überlappt, der zweite Metallstreifen sich teilweise mit dem Drain-Bereich des ersten Rücksetztransistors überlappt, der dritte Metallstreifen sich zwischen einem ersten Knoten und einem zweiten Knoten befindet; wobei der erste Knoten ein Knoten ist, an dem das Gate des Treibertransistors mit dem Drain-Bereich des ersten Rücksetztransistors gekoppelt ist, und der zweite Knoten ein Knoten ist, an dem der Drain-Bereich des zweiten Datenkompensationstransistors mit einer Datensignalleitung gekoppelt ist.
  18. Pixelschaltung nach Anspruch 17, wobei eine Erstreckungsrichtung des zweiten Metallstreifens eine Erstreckungsrichtung des ersten Metallstreifens schneidet und eine Erstreckungsrichtung des dritten Metallstreifens schneidet, die Erstreckungsrichtung des ersten Metallstreifens parallel zu der Erstreckungsrichtung des dritten Metallstreifens ist.
  19. Pixelschaltung nach Anspruch 18, wobei die Erstreckungsrichtung des zweiten Metallstreifens senkrecht zu der Erstreckungsrichtung des ersten Metallstreifens und senkrecht zu der Erstreckungsrichtung des dritten Metallstreifens ist.
  20. Anzeigefeld, wobei das Anzeigefeld umfasst: ein Basissubstrat, ein lichtemittierendes Element, das sich auf einer Seite des Basissubstrats befindet, und eine Pixelschaltung nach einem der Ansprüche 1 bis 19; wobei die Pixelschaltung mit dem lichtemittierenden Element verbunden ist, die Pixelschaltung vorgesehen ist, um das lichtemittierende Element zum Lichtemittieren anzutreiben.
  21. Anzeigefeld nach Anspruch 20, wobei die Pixelschaltung ferner umfasst: eine Planarisierungsschicht, die sich auf einer dem Basissubstrat abgewandten Seite einer Source-Drain-Metallschicht befindet, wobei eine Anode des lichtemittierenden Elements sich auf einer dem Basissubstrat abgewandten Seite der Planarisierungsschicht befindet, und die Anode des lichtemittierenden Elements mit der von der Pixelschaltung enthaltenden Source-Drain-Metallschicht durch ein durch die Planarisierungsschicht hindurch gehendes Durchgangsloch gekoppelt ist.
  22. Anzeigefeld nach Anspruch 20 oder 21, wobei in zwei benachbarten Pixelschaltungen in einer gleichen Zeile dritte Metallblöcke, die die zweite Gate-Metallschicht umfasst, miteinander gekoppelt sind; zwei benachbarte Pixelschaltungen in einer gleichen Spalte gemeinsam eine gleiche Datensignalleitung und gemeinsam eine gleiche Treiberstromleitung benutzen; zwei benachbarte Pixelschaltungen in der gleichen Zeile gemeinsam eine gleiche Rücksetzsignalleitung benutzen.
  23. Anzeigevorrichtung, wobei die Anzeigevorrichtung umfasst: eine Stromversorgungsbaugruppe und ein Anzeigefeld nach einem der Ansprüche 20 bis 22; wobei die Stromversorgungsbaugruppe mit dem Anzeigefeld verbunden ist, um das Anzeigefeld mit Strom zu versorgen.
DE112021001311.4T 2021-03-29 2021-03-29 Pixelschaltung, anzeigefeld und anzeigevorrichtung Pending DE112021001311T5 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2021/083533 WO2022204862A1 (zh) 2021-03-29 2021-03-29 像素电路、显示面板及显示装置

Publications (1)

Publication Number Publication Date
DE112021001311T5 true DE112021001311T5 (de) 2023-01-26

Family

ID=83456897

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112021001311.4T Pending DE112021001311T5 (de) 2021-03-29 2021-03-29 Pixelschaltung, anzeigefeld und anzeigevorrichtung

Country Status (4)

Country Link
US (1) US20240144849A1 (de)
CN (1) CN115461806A (de)
DE (1) DE112021001311T5 (de)
WO (1) WO2022204862A1 (de)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5151172B2 (ja) * 2007-02-14 2013-02-27 ソニー株式会社 画素回路および表示装置
CN103218972B (zh) * 2013-04-15 2015-08-05 京东方科技集团股份有限公司 像素电路、像素电路驱动方法及显示装置
CN108039149B (zh) * 2017-12-07 2020-02-07 京东方科技集团股份有限公司 一种oled像素电路及其驱动方法、显示装置
CN208335702U (zh) * 2018-05-14 2019-01-04 北京京东方技术开发有限公司 显示面板及显示装置
CN111739916B (zh) * 2020-06-30 2023-01-24 武汉天马微电子有限公司 一种显示面板和显示装置
CN118155566A (zh) * 2020-10-15 2024-06-07 厦门天马微电子有限公司 像素电路、显示面板及其驱动方法和显示装置

Also Published As

Publication number Publication date
WO2022204862A9 (zh) 2023-09-07
WO2022204862A1 (zh) 2022-10-06
CN115461806A (zh) 2022-12-09
US20240144849A1 (en) 2024-05-02

Similar Documents

Publication Publication Date Title
DE10360454B4 (de) Organische Elektrolumineszenz-Anzeigevorrichtung mit aktiver Matrix und Verfahren zu deren Herstellung
DE102017128459A1 (de) Anzeigefeld und Anzeigeeinrichtung
DE102018129783A1 (de) Elektrolumineszierende Anzeigevorrichtung
DE102017119180A1 (de) Anordnungssubstrat, Anzeigetafel und Anzeigevorrichtung
DE102015226690B4 (de) Matrixsubstrat und Anzeigefeld
DE102013113462A1 (de) Organische leuchtdiodenvorrichtung und verfahren zum herstellen derselben
DE10357472A1 (de) Organisches Doppeltafel-Elektrolumineszenzdisplay und Verfahren zu dessen Herstellung
DE102016125727A1 (de) Organische lichtemittierende Anzeige
DE102018129860A1 (de) Elektrolumineszente Anzeigevorrichtung
DE112018006888T5 (de) Anzeigevorrichtung und elektronische maschine
DE102014116263A1 (de) Organische lichtemittierende Anzeigevorrichtung
DE102020122038A1 (de) Faltrahmen und faltbare anzeige
DE102020133833A1 (de) Anzeigevorrichtung
DE112021000232T5 (de) Anzeigesubstrat und Verfahren zur Herstellung des Anzeigesubstrats und Anzeigegerät
DE112021002769T5 (de) Pixelarray und anzeigevorrichtung
DE102018130701A1 (de) Elektrolumineszierende Anzeigevorrichtung
DE102014114778A1 (de) Pixel-elementstruktur, array-struktur und anzeigevorrichtung
DE102021123359A1 (de) Lichtemittierendes anzeigepanel und dasselbe aufweisende lichtemittierende anzeigevorrichtung
DE112021003655T5 (de) Berührungssubstrat und Anzeigefeld
DE112021002459T5 (de) Arraysubstrat und anzeigevorrichtung
DE102018131756B4 (de) Elektrolumineszente anzeigevorrichtung
DE112021001311T5 (de) Pixelschaltung, anzeigefeld und anzeigevorrichtung
DE102022133444A1 (de) Pixeltreiberschaltung, anzeigefeld und anzeigevorrichtung
DE102022132775A1 (de) Pixeltreiberschaltung, anzeigetafel, und anzeigevorrichtung
DE102022205528A1 (de) Anzeigevorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication