DE112021001266T5 - Array-substrat, anzeigefeld und elektronische vorrichtung - Google Patents

Array-substrat, anzeigefeld und elektronische vorrichtung Download PDF

Info

Publication number
DE112021001266T5
DE112021001266T5 DE112021001266.5T DE112021001266T DE112021001266T5 DE 112021001266 T5 DE112021001266 T5 DE 112021001266T5 DE 112021001266 T DE112021001266 T DE 112021001266T DE 112021001266 T5 DE112021001266 T5 DE 112021001266T5
Authority
DE
Germany
Prior art keywords
substrate
pattern
sub
layer
array substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112021001266.5T
Other languages
English (en)
Inventor
Jiguo WANG
Jian Sun
Zhao Zhang
Liang Tian
Weida QIN
Zhen Wang
Han Zhang
Wenwen Qin
Xiaoyan Yang
Yue SHAN
Wei Yan
Jian Zhang
Deshuai Wang
Yadong Zhang
Jiantao Liu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of DE112021001266T5 publication Critical patent/DE112021001266T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133553—Reflecting elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133357—Planarisation layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136222—Colour filters incorporated in the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors

Abstract

Die vorliegende Offenbarung bezieht sich auf das Gebiet der Anzeigetechnik und konkret auf ein Array-Substrat, ein Anzeigefeld und eine elektronische Vorrichtung. Das Array-Substrat umfasst: ein erstes Substrat (10), das eine Vielzahl von Subpixelbereichen (101) aufweist, die in einem Array entlang einer Zeilenrichtung (X) und einer Spaltenrichtung (Y) angeordnet sind; eine Pixelschaltungsschicht, die auf dem ersten Substrat (10) gebildet ist und eine Vielzahl von Subpixelschaltungen umfasst, wobei sich mindestens ein Teil der Subpixelschaltungen in den Subpixelbereichen (101) befindet; eine Planarisierungsschicht (17), die auf der Pixelschaltungsschicht gebildet ist, wobei die Planarisierungsschicht (17) mit einem ersten Durchgangsloch (170) versehen ist, das sich in den Subpixelbereichen (101) befindet, und die Planarisierungsschicht (17) mindestens einen Musterteil (171) umfasst, wobei der Musterteil (171) eine Vielzahl von Mustereinheiten (171a) umfasst, die in einem Array entlang der Zeilenrichtung (X) und der Spaltenrichtung (Y) angeordnet sind, und die Mustereinheit (171a) uneben ist und sich zumindest in den Subpixelbereichen (101) befindet; wobei die Mustereinheit (171a) eine Vielzahl von ersten Erhebungen (1710), die entlang einer Umfangsrichtung (C) der Mustereinheit (171a) der Reihe nach angeordnet sind, und eine Abstandsrille (1711) umfasst, die jede der ersten Erhebungen (1710) umgibt, und ein Teil der Abstandsrille (1711) von zwei benachbarten ersten Erhebungen (1710) in der Umfangsrichtung (C) geteilt wird; und eine reflektierende Elektrodenschicht, die auf der Planarisierungsschicht (17) gebildet ist, wobei die reflektierende Elektrodenschicht eine Vielzahl von reflektierenden Elektroden (18) umfasst, die voneinander getrennt sind, wobei sich jede der reflektierenden Elektroden (18) in einem der Subpixelbereiche (101) befindet und elektrisch mit der Subpixelschaltung durch das erste Durchgangsloch (170) verbunden ist, und wobei ein Teil der reflektierenden Elektrode (18), der der Mustereinheit (171a) entspricht, eine unebene Form aufweist, die zu der Mustereinheit (171a) passt. Diese Lösung kann die Kosten reduzieren während der Reflexionseffekt verbessert wird.

Description

  • TECHNISCHES GEBIET
  • Die Offenbarung bezieht sich auf das Gebiet der Anzeigetechnologie und konkret auf ein Array-Substrat, ein Anzeigefeld und eine elektronische Vorrichtung.
  • HINTERGRUND
  • Heutzutage ist herkömmliches elektronisches Papier vom Tintentyp aufgrund technischer Engpässe wie hoher Preis und Einfarbigkeit allmählich nicht in der Lage, die Marktnachfrage zu befriedigen. Totalreflexions-LCD (Liquid Crystal Display) hat ein großes Marktpotenzial in Bereichen wie Smart Retail, Electronic Etiketten, E-Books usw. aufgrund seiner Vorteile wie geringer Leistungsverbrauch, niedrige Kosten und Mehrfarbencharakteristik.
  • Es sollte angemerkt werden, dass die im vorstehenden HintergrundTeil offenbarten Informationen nur dazu dienen sollen, das Verständnis des Hintergrunds der Offenbarung zu verstärken, und daher Informationen enthalten können, die nicht den dem Durchschnittsfachmann bekannten Stand der Technik darstellen.
  • KURZDARSTELLUNG
  • Eine Aufgabe der Offenbarung besteht darin, ein Array-Substrat, ein Anzeigefeld und eine elektronische Vorrichtung bereitzustellen, wodurch zumindest bis zu einem gewissen Grad ein oder mehrere Probleme überwunden werden, die durch Beschränkungen oder Mängel zugehöriger Technologie verursacht werden.
  • Gemäß einem ersten Aspekt der Offenbarung ist ein Array-Substrat bereitgestellt, umfassend:
    • ein erstes Substrat mit einer Vielzahl von Subpixelbereichen, die in einem Array entlang einer Zeilenrichtung und einer Spaltenrichtung angeordnet sind;
    • eine Pixelschaltungsschicht, die auf dem ersten Substrat gebildet ist und eine Vielzahl von Subpixelschaltungen umfasst, wobei sich zumindest ein Teil der Subpixelschaltungen in den Subpixelbereichen befindet;
    • eine Planarisierungsschicht, die auf der Pixelschaltungsschicht gebildet ist, wobei die Planarisierungsschicht mit einem ersten Durchgangsloch versehen ist, das sich in den Subpixelbereichen befindet, und die Planarisierungsschicht mindestens einen Musterteil umfasst, der eine Vielzahl von Mustereinheiten umfasst, die in einem Array entlang der Zeilenrichtung und der Spaltenrichtung angeordnet sind, wobei die Mustereinheit uneben ist und sich zumindest in den Subpixelbereichen befindet; wobei die Mustereinheit mehrere entlang einer Umfangsrichtung der Reihe nach angeordnete erste Erhebungen und eine jede der ersten Erhebungen umgebende Abstandsrille umfasst, und ein Teil der Abstandsrille von zwei benachbarten ersten Erhebungen in der Umfangsrichtung der Mustereinheit geteilt wird; und
    • eine reflektierende Elektrodenschicht, die auf der Planarisierungsschicht gebildet ist, wobei die reflektierende Elektrodenschicht eine Vielzahl von reflektierenden Elektroden umfasst, die voneinander getrennt sind, wobei jede der reflektierenden Elektroden sich in einem der Subpixelbereiche befindet und durch das erste Durchgangsloch elektrisch mit der Subpixelschaltung verbunden ist, und ein Teil der reflektierenden Elektrode, der der Mustereinheit entspricht, eine unebene Form hat, die zu der Mustereinheit passt.
  • In einem beispielhaften Ausführungsbeispiel der Offenbarung ist ein Muster einer orthographischen Projektion der ersten Erhebung auf dem ersten Substrat ein symmetrisches Muster, und das symmetrische Muster weist mindestens zwei Symmetrieachsen auf, die jeweils eine erste Symmetrieachse und eine zweite Symmetrieachse sind, die senkrecht zueinander sind, wobei eine Länge der ersten Symmetrieachse größer als eine Länge der zweiten Symmetrieachse ist und die erste Symmetrieachse und die zweite Symmetrieachse senkrecht zu einer Dickenrichtung des Array-Substrats sind.
  • In einem beispielhaften Ausführungsbeispiel der Offenbarung schneiden sich in der Umfangsrichtung der Mustereinheit Erstreckungsrichtungen der ersten Symmetrieachse von zwei benachbarten der symmetrischen Mustern miteinander.
  • In einem beispielhaften Ausführungsbeispiel der Offenbarung sind in der Umfangsrichtung der Mustereinheit die Erstreckungsrichtungen der ersten Symmetrieachse von zwei benachbarten der symmetrischen Mustern senkrecht zueinander.
  • In einem beispielhaften Ausführungsbeispiel der Offenbarung umfasst die Mustereinheit vier der ersten Erhebungen, und in der Umfangsrichtung der Mustereinheit ist die erste Symmetrieachse eines von symmetrischen Mustern von zwei benachbarten der ersten Erhebungen kollinear mit der zweiten Symmetrieachse eines anderen der symmetrischen Muster.
  • In einem beispielhaften Ausführungsbeispiel der Offenbarung erstreckt sich in der Umfangsrichtung der Mustereinheit die erste Symmetrieachse eines von symmetrischen Mustern von zwei benachbarten der ersten Erhebungen in der Zeilenrichtung, und die erste Symmetrieachse eines anderen der symmetrischen Mustern erstreckt sich in der Spaltenrichtung.
  • In einem beispielhaften Ausführungsbeispiel der Offenbarung umfassen Symmetrieachsen des symmetrischen Musters nur die erste Symmetrieachse und die zweite Symmetrieachse.
  • In einem beispielhaften Ausführungsbeispiel der Offenbarung ist das symmetrische Muster eine Raute, ein Rechteck, eine Ellipse oder ein Achteck.
  • In einem beispielhaften Ausführungsbeispiel der Offenbarung beträgt ein Verhältnis der Länge der ersten Symmetrieachse des symmetrischen Musters zu der Länge der zweiten Symmetrieachse der ersten Erhebung 1,5 bis 2,5.
  • In einem beispielhaften Ausführungsbeispiel der Offenbarung beträgt die Länge der zweiten Symmetrieachse 6 µm bis 10 µm.
  • In einem beispielhaften Ausführungsbeispiel der Offenlegung umfasst die Mustereinheit ferner eine zweite Erhebung, die sich in einem zentralen Bereich befindet, der von jeder der ersten Erhebungen umgeben ist;
    wobei ein Teil jeder der Abstandsrillen in der Mustereinheit nahe der zweiten Erhebung Ende an Ende der Reihe nach entlang der Umfangsrichtung verbunden ist, um die zweite Erhebung zu umgeben.
  • In einem beispielhaften Ausführungsbeispiel der Offenbarung betragen Neigungswinkel der ersten Erhebung und der zweiten Erhebung beide 6° bis 13°.
  • In einem beispielhaften Ausführungsbeispiel der Offenbarung ist ein minimaler Abstand zwischen zwei benachbarten ersten Erhebungen in der Umfangsrichtung in der Mustereinheit ein erster Abstand, und ein minimaler Abstand zwischen der zweiten Erhebung und der ersten Erhebung in der Mustereinheit ist ein zweiter Abstand;
    wobei ein Verhältnis des ersten Abstands zum zweiten Abstand 1 bis 1,5 beträgt.
  • In einem beispielhaften Ausführungsbeispiel der Offenbarung beträgt der zweite Abstand 1,5 µm bis 5 µm.
  • In einem beispielhaften Ausführungsbeispiel der Offenbarung ist eine maximale Dicke der ersten Erhebung gleich einer maximalen Dicke der zweiten Erhebung.
  • In einem beispielhaften Ausführungsbeispiel der Offenbarung ist an einer Position der Abstandsrille eine Dicke der Planarisierungsschicht größer oder gleich 1 µm.
  • In einem beispielhaften Ausführungsbeispiel der Offenbarung ist ein Abstand zwischen dem ersten Durchgangsloch und der Abstandsrille größer oder gleich 5 µm.
  • In einem beispielhaften Ausführungsbeispiel der Offenbarung umfasst das erste Substrat ferner mehrere Zeilen von ersten Verdrahtungsbereichen und mehrere Spalten von zweiten Verdrahtungsbereichen, die ersten Verdrahtungsbereiche und jede Zeile von Subpixelbereichen sind überlappend in der Spaltenrichtung angeordnet, und die zweiten Verdrahtungsbereiche und jede Spalte von Subpixelbereichen sind abwechselnd in der Zeilenrichtung angeordnet;
    die Pixelschaltungsschicht umfasst ferner mehrere Zeilen von Gate-Leitungen und mehrere Spalten von Datenleitungen, die Gate-Leitungen befinden sich in den ersten Verdrahtungsbereichen, die Datenleitungen befinden sich in den zweiten Verdrahtungsbereichen, und die Gate-Leitungen und die Datenleitungen sind jeweils elektrisch mit der Subpixelschaltung verbunden.
  • In einem beispielhaften Ausführungsbeispiel der Offenbarung umfasst die Subpixelschaltung einen Speicherkondensator und einen Transistor;
    der Speicherkondensator befindet sich in dem Subpixelbereich und umfasst eine erste Elektrodenplatte und eine zweite Elektrodenplatte, die in einer Dickenrichtung des ersten Substrats einander gegenüberliegen, die erste Elektrodenplatte und die Gate-Leitung sind in derselben Schicht angeordnet und voneinander getrennt, die zweite Elektrodenplatte und die Datenleitung sind in derselben Schicht angeordnet und voneinander getrennt, und die zweite Elektrodenplatte ist durch das erste Durchgangsloch mit der reflektierenden Elektrode verbunden;
    der Transistor umfasst eine aktive Schicht, ein Gate, eine Source und einen Drain; die aktive Schicht befindet sich auf einer Seite der Gate-Leitung nahe dem ersten Substrat und umfasst einen ersten aktiven Teil, der sich in dem zweiten Verdrahtungsbereich befindet, einen zweiten aktiven Teil, der dem ersten aktiven Teil in der Zeilenrichtung gegenüberliegt, und einen dritten aktiven Teil, der sich in dem Subpixelbereich befindet; eine orthographische Projektion des ersten aktiven Teils auf dem ersten Substrat überlappt sich mit einer orthographischen Projektion der Gate-Leitung auf dem ersten Substrat; ein erstes Ende des ersten aktiven Teils befindet sich auf einer Seite der Gate-Leitung entfernt von dem dritten aktiven Teil, und ein zweites Ende des ersten aktiven Teils ist mit einem ersten Ende des dritten aktiven Teils verbunden; ein erstes Ende und ein zweites Ende des zweiten aktiven Teils befinden sich jeweils in zwei benachbarten Subpixelbereichen in der Zeilenrichtung, das erste Ende des zweiten aktiven Teils befindet sich auf einer Seite der Gate-Leitung entfernt von dem dritten aktiven Teil, und das zweite Ende des zweiten aktiven Teils ist mit einem zweiten Ende des dritten aktiven Teils verbunden;
    wobei das Gate des Transistors durch einen Teil in der Gate-Leitungen gebildet ist, der sich mit dem ersten aktiven Teil und dem zweiten aktiven Teil in der Dickenrichtung des ersten Substrats überlappt, die Source des Transistors durch einen Teil in der Datenleitungen gebildet ist, der sich mit dem ersten Ende des ersten aktiven Teils in der Dickenrichtung des ersten Substrats überlappt, die Source durch das zweite Durchgangsloch mit dem ersten Ende des ersten aktiven Teils verbunden ist, der Drain des Transistors durch einen Teil in der zweiten Elektrodenplatte gebildet ist, der sich mit dem ersten Ende des zweiten aktiven Teils in der Dickenrichtung des ersten Substrats überlappt, und der Drain durch das dritte Durchgangsloch mit dem ersten Ende des zweiten aktiven Teils verbunden ist.
  • In einem beispielhaften Ausführungsbeispiel der Offenbarung sind die ersten Elektrodenplatten der Speicherkondensatoren von beliebigen zwei benachbarten Subpixelschaltungen in derselben Zeile der Subpixelschaltungen durch eine gemeinsame Leitung verbunden, und die gemeinsame Leitung und die erste Elektrodenplatte sind auf derselben Schicht angeordnet.
  • In einem beispielhaften Ausführungsbeispiel der Offenbarung umfasst die Planarisierungsschicht ferner einen Nicht-Musterteil, der sich zumindest in dem ersten Verdrahtungsbereich befindet, der Nicht-Musterteil erstreckt sich in der Zeilenrichtung, und eine Oberfläche des Nicht-Musterteils entfernt von dem ersten Substrat ist eine flache Oberfläche.
  • In einem beispielhaften Ausführungsbeispiel der Offenbarung sind die jeweiligen Mustereinheiten in dem Musterteil kontinuierlich angeordnet;
    wobei sich der Musterteil in der Zeilenrichtung erstreckt, und sich eine orthographische Projektion des Musterteils auf dem ersten Substrat mit jedem der Subpixelbereiche in derselben Zeile wie der Musterteil überlappt.
  • In einem beispielhaften Ausführungsbeispiel der Offenbarung sind mehrere Musterteile und mehrere Nicht-Musterteile vorgesehen, und die Musterteile und die Nicht-Musterteile sind abwechselnd in der Spaltenrichtung angeordnet.
  • Gemäß einem zweiten Aspekt der Offenbarung ist ein Anzeigefeld bereitgestellt, das das Array-Substrat gemäß einer der oben beschriebenen Ausführungsbeispiele und ein gegenüberliegendes Substrat umfasst, das in entgegengesetzter Weise in Bezug auf das Array-Substrat angeordnet ist.
  • In einem beispielhaften Ausführungsbeispiel der Offenbarung umfasst das gegenüberliegende Substrat ein zweites Substrat und einen Abstandshalter, der sich auf einer Seite des zweiten Substrats nahe dem Array-Substrat befindet, eine orthographische Projektion des Abstandshalters auf dem ersten Substrat überlappt sich mit einem überlappenden Teil zwischen dem ersten Verdrahtungsbereich und dem zweiten Verdrahtungsbereich, und eine orthographische Projektion einer Oberfläche des Abstandshalters nahe dem Array-Substrat auf dem ersten Substrat befindet sich in einer orthographischen Projektion des Nicht-Musterteils der Planarisierungsschicht auf dem ersten Substrat.
  • In einem beispielhaften Ausführungsbeispiel der Offenbarung ist ein Abstand zwischen der Oberfläche des Abstandshalters nahe dem Array-Substrat und der Abstandsrille der Mustereinheit größer oder gleich 5 µm.
  • In einem beispielhaften Ausführungsbeispiel der Offenbarung umfasst das gegenüberliegende Substrat ferner eine Abschirmschicht, die sich zwischen dem Abstandshalter und dem zweiten Substrat befindet, die Abschirmschicht ist mit mehreren Öffnungsbereichen versehen, die in einem Array angeordnet sind, und eine orthographische Projektion jedes der Öffnungsbereiche auf dem ersten Substrat befindet sich in einem der Subpixelbereiche und in einer orthographischen Projektionen der reflektierenden Elektrode und des Musterteils auf dem ersten Substrat.
  • In einem beispielhaften Ausführungsbeispiel der Offenbarung umfasst das gegenüberliegende Substrat ferner:
    • eine Farbfilmschicht zwischen dem Abstandshalter und dem zweiten Substrat, einschließlich einer Vielzahl von Filterblöcken, wobei sich zumindest ein Teil der Filterblöcken in den Öffnungsbereichen befindet;
    • eine Schutzfilmschicht, die sich auf einer Seite der Farbfilmschicht und der Abschirmschicht entfernt vom zweiten Substrat und auf einer Seite des Abstandshalters nahe dem zweiten Substrat befindet, wobei die Schutzfilmschicht die Farbfilmschicht und die Abschirmschicht bedeckt; und
    • eine gemeinsame Elektrodenschicht zwischen der Schutzfilmschicht und dem Abstandshalter.
  • Gemäß einem dritten Aspekt der Offenbarung ist eine elektronische Vorrichtung bereitgestellt, die das Anzeigefeld gemäß einer der oben beschriebenen Ausführungsbeispiele umfasst.
  • Weitere Merkmale und Vorteile der Offenbarung werden aus der folgenden detaillierten Beschreibung ersichtlich oder teilweise durch die Praxis der Offenbarung erlernt.
  • Es versteht sich, dass die obige allgemeine Beschreibung und die folgende detaillierte Beschreibung nur beispielhaft und erklärend sind und die Offenbarung nicht einschränken können.
  • Figurenliste
  • Die hierin enthaltenen Zeichnungen sind in die Beschreibung aufgenommen und stellen einen Teil davon dar, veranschaulichen Ausführungsbeispiele im Einklang mit der Offenbarung und werden zusammen mit der Beschreibung verwendet, um das Prinzip der Offenbarung zu erklären. Offensichtlich sind die Zeichnungen in der folgenden Beschreibung nur einige Ausführungsbeispiele der Offenbarung. Für den Durchschnittsfachmann können andere Zeichnungen auf der Grundlage dieser Zeichnungen ohne schöpferische Arbeit erworben werden.
    • 1 zeigt ein schematisches Diagramm der Verteilung von jeweiligen Bereichen im Anzeigebereich des ersten Substrats im Array-Substrat gemäß einigen Ausführungsbeispiele der Offenbarung.
    • 2 zeigt ein schematisches Strukturdiagramm der Bildung einer aktiven Schicht auf dem in 1 dargestellten ersten Substrat.
    • 3 zeigt ein schematisches Strukturdiagramm der Bildung einer Gate-Leitung, einer ersten Elektrodenplatte und einer gemeinsamen Leitung auf dem in 2 dargestellten ersten Substrat.
    • 4 zeigt ein schematisches Diagramm einer vergrößerten Struktur des in 3 dargestellten Teils A.
    • 5 zeigt ein schematisches Strukturdiagramm der Bildung eines zweiten Durchgangslochs und eines dritten Durchgangslochs auf dem in 3 dargestellten ersten Substrat.
    • 6 zeigt ein schematisches Strukturdiagramm der Bildung einer Datenleitung und einer zweiten Elektrodenplatte auf dem in 5 dargestellten ersten Substrat.
    • 7 zeigt ein schematisches Diagramm einer vergrößerten Struktur am in 6 dargestellten Transistor.
    • 8 zeigt ein schematisches Strukturdiagramm der Bildung einer Planarisierungsschicht auf dem in 6 dargestellten ersten Substrat.
    • 9 zeigt ein schematisches Strukturdiagramm einer Planarisierungsschicht gemäß einem Ausführungsbeispiel der Offenbarung.
    • 10 zeigt ein schematisches Strukturdiagramm der kleinsten sich wiederholenden Mustereinheit der in 9 dargestellten Planarisierungsschicht.
    • 11 zeigt ein schematisches Strukturdiagramm des Musterteils in der Planarisierungsschicht gemäß einem anderen Ausführungsbeispiel der Offenbarung.
    • 12 zeigt ein schematisches Strukturdiagramm des Musterteils in der Planarisierungsschicht gemäß einem weiteren Ausführungsbeispiel der Offenbarung.
    • 13 zeigt ein schematisches Strukturdiagramm des Musterteils in der in der zugehörigen Technologie beschriebenen Planarisierungsschicht.
    • 14 zeigt ein schematisches Strukturdiagramm der Bildung einer reflektierenden Elektrode auf dem in 8 dargestellten ersten Substrat.
    • 15 zeigt ein schematisches Strukturdiagramm der reflektierenden Elektrode in der in 14 dargestellten Struktur.
    • 16 zeigt ein schematisches Strukturdiagramm einer reflektierenden Elektrode gemäß einem anderen Ausführungsbeispiel der Offenbarung.
    • 17 zeigt ein schematisches Diagramm der Positionsbeziehung zwischen dem Array-Substrat und dem Abstandshalter gemäß einem Ausführungsbeispiel der Offenbarung.
    • 18 zeigt ein schematisches Diagramm der Positionsbeziehung zwischen der Planarisierungsschicht und dem Abstandshalter gemäß einem Ausführungsbeispiel der Offenbarung.
    • 19 zeigt ein schematisches Strukturdiagramm eines Anzeigefeldes gemäß einem Ausführungsbeispiel der Offenbarung.
    • 20 zeigt ein schematisches Strukturdiagramm der in 19 dargestellten Abschirmschicht.
    • 21 zeigt eine schematische Querschnittsansicht entlang der in 19 dargestellten Richtung M-M'.
    • 22 zeigt eine schematische Querschnittsansicht eines Teils des GOA-Bereichs gemäß einem Ausführungsbeispiel der Offenbarung.
    • 23 zeigt ein schematisches Diagramm der Brechung und Reflexion gemäß einem Ausführungsbeispiel der Offenbarung.
  • Bezugszeichenliste
    • 10
    erstes Substrat
    10a
    Glasschicht
    10b
    Pufferschicht
    101
    Subpixelbereich
    102
    erster Verdrahtungsbereich
    103
    zweiter Verdrahtungsbereich
    11
    Transistor
    110
    aktive Schicht
    1101
    erster aktiver Teil
    1102
    zweiter aktiver Teil
    1103
    dritter aktiver Teil
    111
    Gate
    112
    Source
    113
    Drain
    12
    Speicherkondensator
    121
    erste Elektrodenplatte
    122
    zweite Elektrodenplatte
    13
    Gate-Leitung
    14
    Datenleitung
    15
    Gate-Isolierschicht
    16
    dielektrische Zwischenschicht
    160
    zweites Durchgangsloch
    161
    drittes Durchgangsloch
    17
    Planarisierungsschicht
    170
    erstes Durchgangsloch
    171
    Musterteil
    171a
    Mustereinheit
    1710
    erste Erhebung
    1711
    Abstandsrille
    1712
    zweite Erhebung
    172
    Nicht-Musterteil
    18
    reflektierende Elektrode
    19
    gemeinsame Leitung
    20
    Abstandshalter
    21
    Abschirmschicht
    210
    Öffnungsbereich
    211
    Abschirmbereich
    22
    zweites Substrat
    23
    Filterblock
    24
    Schutzfilmschicht
    25
    gemeinsame Elektrodenschicht
  • AUSFÜHRLICHE BESCHREIBUNG
  • Im Folgenden werden die technischen Lösungen der Offenbarung näher im Detail durch die Ausführungsbeispiele und in Verbindung mit den beigefügten Zeichnungen beschrieben. In der Beschreibung bezeichnen gleiche oder ähnliche Bezugszeichen gleiche oder ähnliche Komponenten. Die folgende Beschreibung der Ausführungsformen der Offenbarung unter Bezugnahme auf die beigefügten Zeichnungen soll das allgemeine erfinderische Konzept der Offenbarung erläutern und ist nicht als Einschränkung der Offenbarung zu verstehen.
  • Darüber hinaus werden in der folgenden detaillierten Beschreibung zur Erleichterung der Erläuterung viele spezifische Details dargelegt, um ein umfassendes Verständnis der Ausführungsbeispiele der Offenbarung zu bieten. Es liegt jedoch auf der Hand, dass ein oder mehrere Ausführungsbeispiele auch ohne diese spezifischen Details realisiert werden können.
  • Sofern nicht anders definiert, sollen die in der Offenbarung verwendeten technischen oder wissenschaftlichen Begriffe die üblichen Bedeutungen haben, wie sie von Personen mit normalen Fertigkeiten auf dem Gebiet, zu dem diese Offenbarung gehört, verstanden werden. Die in der Offenbarung verwendeten Ausdrücke „erste“, „zweite“ und dergleichen weisen nicht auf eine Reihenfolge, Menge oder Wichtigkeit hin, sondern werden nur zur Unterscheidung verschiedener Bestandteile verwendet.
  • Die in der Offenbarung verwendeten Ausdrücke „umfassen“, „haben“ und dergleichen bedeuten, dass die vor dem Ausdruck aufgeführten Elemente oder Gegenstände die nach dem Ausdruck aufgeführten Elemente oder Gegenstände und deren Äquivalente abdecken, aber andere Elemente oder Gegenstände nicht ausschließen.
  • Heutzutage hat die reflektierende Anzeigetechnologie (abgekürzt als RLCD-Technologie) extrem hohe Anwendungsperspektiven auf dem Gebiet der Außen- und Gesundheitsanzeigen. Die RLCD-Technologie kann die Bildschirmlichtquelle direkt ersetzen, indem sie Umgebungslicht ohne Hintergrundbeleuchtung reflektiert, und damit erhebliche Vorteile in Bezug auf den Augenschutz mit geringem blauem Licht, extrem niedrigem Leistungsverbrauch, dünnem und leichtem Körper haben.
  • Im Hinblick auf das Vorstehende stellen die Ausführungsbeispiele der Offenbarung ein Array-Substrat bereit, das auf dem Gebiet der reflektierenden Anzeigetechnologie angewendet werden kann. Konkret kann das Array-Substrat, wie in 1 bis 8 gezeigt, ein erstes Substrat 10, eine Pixelschaltungsschicht, eine Planarisierungsschicht 17 und eine reflektierende Elektrodenschicht umfassen, wobei das erste Substrat 10 kann eine einschichtige Struktur sein. Zum Beispiel kann das erste Substrat 10 ein Glassubstrat sein, ist aber nicht darauf beschränkt, und kann auch ein PI(Polyimid)-Substrat oder ähnliches sein. Es sei darauf hingewiesen, dass das erste Substrat 10 nicht auf eine einschichtige Struktur beschränkt ist, sondern auch eine mehrschichtige Verbundstruktur sein kann. Zum Beispiel kann, wie in 21 und 22 gezeigt, das erste Substrat 10 eine Glasschicht 10a und eine Pufferschicht 10b auf der Glasschicht 10a umfassen. Die Pufferschicht 10b kann eine anorganische Isolierschicht wie zum Beispiel Siliziumoxid, Siliziumnitrid, Siliziumoxynitrid und dergleichen sein. Es versteht sich, dass das erste Substrat 10, wenn es eine mehrschichtige Verbundstruktur ist, nicht auf die oben erwähnte Glasschicht 10a und Pufferschicht 10b beschränkt ist, sondern je nach den spezifischen Umständen auch andere Schichten umfassen kann.
  • In einigen Ausführungsbeispiele der Offenbarung kann das erste Substrat 10 einen Anzeigebereich und einen um den Anzeigebereich herum angeordneten Nicht-Anzeigebereich umfassen. Wie in 1 dargestellt, kann der Anzeigebereich eine Vielzahl von Subpixelbereichen 101, die in einem Array entlang der Zeilenrichtung X und der Spaltenrichtung Y angeordnet sind, mehrere Zeilen von ersten Verdrahtungsbereichen 102 und mehrere Spalten von zweiten Verdrahtungsbereichen 103 umfassen. Die ersten Verdrahtungsbereiche 102 und jede Zeile von Subpixelbereichen 101 sind abwechselnd in der Spaltenrichtung Y angeordnet, und die zweiten Verdrahtungsbereiche 103 und jede Spalte von Subpixelbereichen 101 sind überlappend in der Zeilenrichtung X angeordnet. Der Nicht-Anzeigebereich kann einen GOA-Bereich (d. h. eine Gate-Treiberschaltung), einen Bonding-Bereich und Ähnliches umfassen.
  • Die Pixelschaltungsschicht kann auf dem ersten Substrat 10 gebildet werden. Wenn beispielsweise das erste Substrat 10 eine Glasschicht 10a und eine Pufferschicht 10b umfasst, kann sich die Pixelschaltungsschicht auf einer Seite der Pufferschicht 10b entfernt von der Glasschicht 10a befinden. Die Pixelschaltungsschicht kann mehrere Zeilen von Gate-Leitungen 13, mehrere Spalten von Datenleitungen 14 und mehrere Subpixelschaltungen umfassen. Die Gate-Leitungen 13 und die Datenleitungen 14 sind jeweils elektrisch mit den Subpixelschaltungen verbunden, wie in 1 bis 7 dargestellt.
  • In einigen Ausführungsbeispiele der Offenbarung können sich die Gate-Leitungen 13 in der Zeilenrichtung X erstrecken und sich im ersten Verdrahtungsbereich 102 befinden. Wie in 3 dargestellt, kann beispielsweise jede Zeile des ersten Verdrahtungsbereichs 102 mit einer Zeile von Gate-Leitung 13 versehen sein, aber nicht darauf beschränkt ist. Der erste Verdrahtungsbereich 102, der sich zwischen zwei benachbarten Zeilen von Subpixelbereichen 101 befindet, kann je nach der spezifischen Situation auch mit zwei Zeilen von Gate-Leitungen 13 versehen sein.
  • Die Datenleitungen 14 erstrecken sich in der Spaltenrichtung Y und befinden sich im zweiten Verdrahtungsbereich 103. Wie in 6 dargestellt, kann beispielsweise jede Spalte des zweiten Verdrahtungsbereichs 103 mit einer Spalte von Datenleitung 14 versehen sein, aber nicht darauf beschränkt ist. Der zweite Verdrahtungsbereich 103, der sich zwischen zwei benachbarten Spalten von Subpixelbereichen 101 befindet, kann je nach der spezifischen Situation auch mit zwei Spalten von Datenleitungen 14 versehen sein.
  • Zumindest ein Teil der Subpixelschaltungen befindet sich in dem Subpixelbereich 101. Beispielsweise kann die Anzahl der Subpixelschaltungen gleich der Anzahl der Subpixelbereiche 101 sein, wobei sich zumindest ein Teil jeder Subpixelschaltung in jeweils einem Subpixelbereich 101 befindet.
  • Wenn in jeder Zeile des ersten Verdrahtungsbereichs 102 eine Zeile der Gate-Leitung 13 und in jeder Spalte des zweiten Verdrahtungsbereichs 103 eine Spalte der Datenleitung 14 vorgesehen ist, kann jede Zeile der Gate-Leitung 13 elektrisch mit derselben Zeile von Subpixelschaltungen verbunden sein, und jede Spalte der Datenleitung 14 kann elektrisch mit derselben Spalte von Subpixelschaltungen verbunden sein.
  • In einigen Ausführungsbeispiele der Offenbarung können, wie in 6 dargestellt, die orthographischen Projektionen jeder Spalte der Datenleitung 14 und jeder Zeile der Gate-Leitung 13 auf dem ersten Substrat 10 einer geraden Linie ähnlich sein. Sie ist jedoch nicht darauf beschränkt, sondern kann je nach der spezifischen Situation auch andere Formen annehmen.
  • Das Material der Gate-Leitung 13 kann zum Beispiel Metallen oder Legierungen wie Kupfer (Cu), Silber (Ag), Aluminium (Al), Molybdän (Mo), Chrom (Cr) oder Titan (Ti) und dergleichen sein, ist aber nicht darauf beschränkt. Das Material der Datenleitung 14 kann ein Verbundwerkstoff sein, d. h. die Datenleitung 14 kann eine Verbundstruktur sein. Zum Beispiel kann die Datenleitung 14 aus einer Kombination von dreischichtigen Materialien wie Titan (Ti), Aluminium (Al) und Titan (Ti) bestehen, die nacheinander gestapelt sind. Da Aluminium leicht oxidiert wird, ist die Aluminiumschicht zwischen zwei Titanschichten eingeklemmt, um eine Oxidation der Aluminiumschicht wirksam verhindern zu können, damit die Leistung der Datenleitung 14 gewährleistet werden kann. Es ist jedoch nicht darauf beschränkt, neben der Ti/Al/Ti-Sandwich-Struktur kann die Datenleitung 14 je nach der spezifischen Situation auch eine einschichtige Struktur unter Verwendung gut leitender Materialien sein.
  • Es versteht sich, dass sich die Datenleitung 14 und die Gate-Leitung 13 in einigen Ausführungsbeispiele der Offenbarung auf unterschiedlichen Schichten befinden. Konkret kann sich die Datenleitung 14 auf einer Seite der Gate-Leitung 13 entfernt von dem ersten Substrat 10 befinden. Mit anderen Worten: Bei der Herstellung des Array-Substrats kann zuerst die Gate-Leitung 13 und dann die Datenleitung 14 hergestellt werden. Um einen direkten Kontakt zwischen der Datenleitung 14 und der Gate-Leitung 13 zu vermeiden, ist unter Bezugnahme auf 19 und 21 zwischen der Datenleitung 14 und der Gate-Leitung 13 eine dielektrische Zwischenschicht 16 eingeklemmt. Bei der dielektrischen Zwischenschicht 16 kann es sich beispielsweise um eine anorganische Isolierschicht wie zum Beispiel Siliziumoxid, Siliziumnitrid, Siliziumoxynitrid und dergleichen handeln.
  • Es sei darauf hingewiesen, dass die dielektrische Zwischenschicht 16 auf der gesamten Oberfläche des Array-Substrats angeordnet ist. Mit anderen Worten: Eine orthographische Projektion der dielektrischen Zwischenschicht 16 auf dem ersten Substrat 10 deckt nicht nur eine orthographische Projektion der Gate-Leitungen 13 auf dem ersten Substrat 10 ab, sondern auch die anderer Strukturen auf dem ersten Substrat 10, zum Beispiel Strukturen wie die später erwähnte aktive Schicht 110 und die erste Elektrodenplatte 121. Darüber hinaus ist zu beachten, dass sich die dielektrische Zwischenschicht 16 nicht nur im Anzeigebereich, sondern auch im Nicht-Anzeigebereich befinden kann, wie in 21 und 22 dargestellt.
  • Die Subpixelschaltung kann einen Speicherkondensator 12 und einen Transistor 11 umfassen, wobei der Speicherkondensator 12 sich im Subpixelbereich 101 befindet. Wie in 3 bis 7 und 21 dargestellt, umfasst der Speicherkondensator 12 eine erste Elektrodenplatte 121 und eine zweite Elektrodenplatte 122, die in der Dickenrichtung Z des ersten Substrats 10 einander gegenüberliegen. Wie in 3 gezeigt, können beispielsweise die erste Elektrodenplatte 121 und die Gate-Leitungen 13 in derselben Schicht angeordnet und voneinander getrennt werden, die zweite Elektrodenplatte 122 und die Datenleitungen 14 können in derselben Schicht angeordnet und voneinander getrennt werden, wodurch die Verarbeitungsschritte, die Kosten und die Dicke des Array-Substrats reduziert werden können während die Leistungsanforderungen gewährleistet werden.
  • Es sei darauf hingewiesen, dass die erste Elektrodenplatte 121 des Speicherkondensators 12 konfiguriert sein kann, um mit einer Referenzspannung beaufschlagt zu werden, wobei, wie in 3 gezeigt, sind die ersten Elektrodenplatten 121 der Speicherkondensatoren 12 von zwei beliebigen benachbarten Subpixelschaltungen in derselben Zeile von Subpixelschaltungen durch eine gemeinsame Leitung 19 verbunden, und die gemeinsame Leitung 19 ist in derselben Schicht wie die erste Elektrodenplatte 121 vorgesehen.
  • Es versteht sich, dass sich in der Offenbarung der Begriff „dieselbe Schicht“ auf eine Schichtstruktur bezieht, die unter Verwendung desselben Filmbildungsprozesses zum Bilden einer Filmschicht zum Bilden eines bestimmten Musters und dann Verwendung derselbe Maske durch einen Musterungsprozess gebildet wird. Das heißt, ein Musterungsprozess entspricht einer Maske (auch als Fotomaske bezeichnet). Je nach dem spezifischen Muster kann der eine Musterungsprozess mehrere Belichtungs-, Entwicklungs- oder Ätzprozesse umfassen, die spezifischen Muster in der gebildeten Schichtstruktur können kontinuierlich oder diskontinuierlich sein, und die spezifischen Muster können sich auch in unterschiedlichen Höhen befinden oder unterschiedliche Dicken haben. Auf diese Weise wird der Herstellungsprozess vereinfacht, die Herstellungskosten werden eingespart und die Produktionseffizienz wird verbessert.
  • Wie in 2 bis 7 dargestellt, kann der Transistor 11 eine aktive Schicht 110, ein Gate 111, eine Source 112 und einen Drain 113 umfassen. Der Transistor 11 kann beispielsweise als Top-Gate-Typ ausgebildet sein, d. h. die aktive Schicht 110 kann sich auf einer Seite der Gate-Leitung 13 nahe dem ersten Substrat 10 befinden. Mit anderen Worten: Bei der Herstellung des Array-Substrats kann zuerst die aktive Schicht 110 und dann die Gate-Leitung 13 hergestellt werden. Es ist jedoch nicht darauf beschränkt, der Transistor 11 kann auch als Bottom-Gate-Typ ausgebildet werden, d. h. bei der Herstellung des Array-Substrats können zuerst die Gate-Leitungen 13 und dann die aktive Schicht 110 hergestellt werden.
  • Es sei darauf hingewiesen, dass, wie in 21 dargestellt, bei einem Transistor 11 vom Top-Gate-Typ eine Gate-Isolierschicht 15 zwischen der aktiven Schicht 110 und dem Gate 111 eingeklemmt ist. Bei der Gate-Isolierschicht 15 kann es sich beispielsweise um eine anorganische Isolierschicht wie zum Beispiel Siliziumoxid, Siliziumnitrid, Siliziumoxynitrid und dergleichen handeln. Die Gate-Isolierschicht 15 ist auf einer gesamten Oberfläche des Array-Substrats angeordnet. Die Gate-Isolierschicht 15 befindet sich auf einer Seite der dielektrischen Zwischenschicht 16 nahe dem ersten Substrat 10, und eine orthographische Projektion der Gate-Isolierschicht 15 auf dem ersten Substrat 10 kann eine orthographische Projektion der aktiven Schicht 110 auf dem ersten Substrat 10 abdecken. Darüber hinaus ist zu beachten, dass sich die Gate-Isolierschicht 15 nicht nur im Anzeigebereich, sondern auch im Nicht-Anzeigebereich befinden kann.
  • In einigen Ausführungsbeispiele der Offenbarung kann die aktive Schicht 110 Niedertemperatur-Polysilizium (abgekürzt: LTPS) sein, ist aber nicht darauf beschränkt. Es kann auch amorphes Silizium (abgekürzt: a-Si), Indium-Gallium-Zink-Oxid (abgekürzt: IGZO) und dergleichen sein, je nach den spezifischen Umständen. Es sei darauf hingewiesen, dass die Offenbarung hauptsächlich anhand eines Beispiels beschrieben wird, bei dem die aktive Schicht 110 Niedertemperatur-Polysilizium ist.
  • Wie in 2 dargestellt, kann die orthographische Projektion der aktiven Schicht 110 auf dem ersten Substrat 10 einer U-Form ähneln. Konkret kann die aktive Schicht 110 einen ersten aktiven Teil 1101, der sich in dem zweiten Verdrahtungsbereich 103 befindet, einen zweiten aktiven Teil 1102, der dem ersten aktiven Teil 1101 in der Zeilenrichtung X gegenüberliegt, und einen dritten aktiven Teil 1103, der sich zumindest in dem Subpixelbereich 101 befindet, umfassen.
  • Es sei darauf hingewiesen, dass sich der erste aktive Teil 1101 und der zweite aktive Teil 1102 jeweils in der Spaltenrichtung Y und die dritte aktive Schicht 110 in der Zeilenrichtung X erstrecken. Der erste aktive Teil 1101, der zweite aktive Teil 1102 und der dritte aktive Teil 1103 haben jeweils ein erstes Ende und ein zweites Ende, die sich in ihrer Erstreckungsrichtung gegenüberliegen.
  • Wie in 3 gezeigt, überlappt sich eine orthographische Projektion des ersten aktiven Teils 1101 auf dem ersten Substrat 10 mit einer orthographischen Projektion der Gate-Leitung 13 auf dem ersten Substrat 10, und das erste Ende des ersten aktiven Teils 1101 befindet sich auf einer Seite der Gate-Leitung 13 entfernt von dem dritten aktiven Teil 1103, und das zweite Ende des ersten aktiven Teils 1101 ist mit dem ersten Ende des dritten aktiven Teils 1103 verbunden. Das erste Ende und das zweite Ende des zweiten aktiven Teils 1102 befinden sich jeweils auf zwei benachbarten Subpixelbereichen 101 in der Zeilenrichtung X, d. h. eine orthographische Projektion des zweiten aktiven Teils 1102 auf dem ersten Substrat 10 überlappt sich mit der orthographischen Projektion der Gate-Leitung 13 auf dem ersten Substrat 10. Der Transistor 11 kann ein Doppel-Gate-Typ sein, um seine Leistung zu gewährleisten. Das erste Ende des zweiten aktiven Teils 1102 befindet sich auf einer Seite der Gate-Leitung 13 entfernt von dem dritten aktiven Teil 1103, und das zweite Ende des zweiten aktiven Teils 1102 ist mit dem zweiten Ende des dritten aktiven Teils 1103 verbunden.
  • In einigen Ausführungsbeispiele der Offenbarung ist aus 3 und 4 ersichtlich, dass das Gate 111 des Transistors 11 durch einen Teil der Gate-Leitung 13 gebildet wird, der sich mit dem ersten aktiven Teil 1101 und dem zweiten aktiven Teil 1102 in der Dickenrichtung Z des ersten Substrats 10 überlappt. Unter Bezugnahme auf 6 und 7 wird die Source 112 des Transistors 11 durch einen Teil der Datenleitung 14 gebildet, der sich mit dem ersten Ende des ersten aktiven Teils 1101 in der Dickenrichtung Z des ersten Substrats 10 überlappt, und die Source 112 ist mit dem ersten Ende des ersten aktiven Teils 1101 durch das zweite Durchgangsloch 160 verbunden. Der Drain 113 des Transistors 11 wird durch einen Teil der zweiten Elektrodenplatte 122 gebildet, der sich mit dem ersten Ende des zweiten aktiven Teils 1102 in der Dickenrichtung Z des ersten Substrats 10 überlappt, und der Drain 113 ist mit dem ersten Ende des zweiten aktiven Teils 1102 durch das dritte Durchgangsloch 161 verbunden.
  • Es versteht sich, dass das zweite Durchgangsloch 160 und das dritte Durchgangsloch 161, die in der Offenbarung erwähnt werden, die dielektrische Zwischenschicht 16 und die Gate-Isolierschicht 15 durchdringen und das erste Ende des ersten aktiven Teils 1101 bzw. das erste Ende des zweiten aktiven Teils 1102 freilegen können.
  • Beispielsweise kann der Transistor 11 in einigen Ausführungsbeispiele der Offenbarung vom N-Typ sein, ist aber nicht darauf beschränkt. Der Transistor 11 kann auch vom P-Typ sein, je nach der spezifischen Situation.
  • Unter Bezugnahme auf 2 bis 4 kann in einigen Ausführungsbeispiele der Offenbarung das erste Ende des ersten aktiven Teils 1101 weiter von der Gate-Leitung 13 entfernt sein als das erste Ende des zweiten aktiven Teils 1102. Mit anderen Worten, die Größe des ersten aktiven Teils 1102 in der Spaltenrichtung Y kann größer sein als die Größe des zweiten aktiven Teils 1102 in der Spaltenrichtung Y, ist aber nicht darauf beschränkt. Die Größe des ersten aktiven Teils 1101 in der Spaltenrichtung Y kann auch gleich oder kleiner sein als die Größe des zweiten aktiven Teils 1102 in der Spaltenrichtung Y, je nach den spezifischen Umständen.
  • In einigen Ausführungsbeispiele der Offenbarung kann die Gate-Leitung 13 vom GOA abgeleitet werden, um Schalten des Transistors 11 der gesamten Zeile der Subpixelschaltungen zu steuern, und wird mit der Datenleitung 14 kombiniert, um das Laden und Entladen des Pixels gemeinsam abzuschließen. Es sei darauf hingewiesen, dass der GOA auf dem Array-Substrat konzentriert sein kann. Der GOA kann als eine Schaltungsstruktur im Nicht-Anzeigebereich im Array-Substrat verstanden werden, und die Pixelschaltungsschicht kann als eine Schaltungsstruktur im Anzeigebereich im Array-Substrat verstanden werden.
  • Der GOA kann einen Transistor-TFT umfassen, wie er in 22 dargestellt ist. Die Transistorstruktur des GOA unterscheidet sich von der Struktur des Transistors 11 der Subpixelschaltung, ist aber nicht darauf beschränkt. Die Struktur des Transistors 11 der Subpixelschaltung kann auch die gleiche sein wie die Transistorstruktur des GOA, je nach der spezifischen Situation. Darüber hinaus kann der GOA-Kondensator auch einen Speicherkondensator oder ähnliches umfassen.
  • Wie in 8 bis 10 dargestellt, kann die Planarisierungsschicht 17 auf der Pixelschaltungsschicht gebildet werden, ist aber nicht darauf beschränkt, sondern kann sich auch auf dem GOA befinden. Mit anderen Worten, die Planarisierungsschicht 17 kann sich im Anzeigebereich oder im Nicht-Anzeigebereich befinden. Das Material der Planarisierungsschicht 17 kann beispielsweise ein organisches Material wie ein optisches Harz sein, ist aber nicht darauf beschränkt und hängt von der spezifischen Situation ab. Darüber hinaus kann die Planarisierungsschicht 17 eine einschichtige Struktur sein, ist aber nicht darauf beschränkt, und kann auch eine mehrschichtige Verbundstruktur sein, je nach der spezifischen Situation.
  • In einigen Ausführungsbeispiele der Offenbarung kann, wie in 8 bis 9 dargestellt, die Planarisierungsschicht 17 mit einem ersten Durchgangsloch 170 versehen sein, das sich in dem Subpixelbereich 101 befindet, und das erste Durchgangsloch 170 kann einen Teil der zweiten Elektrodenplatte 122 freilegen. Mit anderen Worten, eine orthographische Projektion des ersten Durchgangslochs 170 auf dem ersten Substrat 10 kann sich innerhalb einer orthographischen Projektion der zweiten Elektrodenplatte 122 auf dem ersten Substrat 10 befinden.
  • Es sei darauf hingewiesen, dass es, wie in 8 und 9 gezeigt, eine Vielzahl von ersten Durchgangslöchern 170 in der Planarisierungsschicht 17 gibt, und die Anzahl der ersten Durchgangslöcher 170 ist gleich der Anzahl der Subpixelbereiche 101, und jedes erste Durchgangsloch 170 befindet sich entsprechend in einem Subpixelbereich 101, und die Position jedes ersten Durchgangslochs 170 in dem Subpixelbereich 101 kann die gleiche sein. Mit anderen Worten, der Abstand in der Zeilenrichtung X zwischen zwei beliebigen benachbarten ersten Durchgangslöchern 170 in derselben Zeile der ersten Durchgangslöcher 170 ist gleich, und der Abstand in der Spaltenrichtung Y zwischen zwei beliebigen benachbarten zweiten Durchgangslöchern 160 in derselben Spalte der ersten Durchgangslöcher 170 ist gleich, wodurch die Konstruktionsschwierigkeiten verringert werden.
  • Wie in 8 und 9 gezeigt, kann die Planarisierungsschicht 17 ferner mindestens einen Musterteil 171 umfassen, der sich im Anzeigebereich befindet und eine Vielzahl von Mustereinheiten 171a umfassen kann, die in einem Array in der Zeilenrichtung X und der Spaltenrichtung Y angeordnet sind. Die Mustereinheit 171a ist uneben und kann sich zumindest im Subpixelbereich 101 befinden, ist aber nicht darauf beschränkt, und kann sich auch in mindestens einem von dem ersten Verdrahtungsbereich 102 und dem zweiten Verdrahtungsbereich 103 befinden, je nach der spezifischen Situation.
  • In einigen Ausführungsbeispiele der Offenbarung kann, wie in 10 gezeigt, die unebene Mustereinheit 171a zumindest eine Vielzahl von ersten Erhebungen 1710, die nacheinander entlang der Umfangsrichtung C angeordnet sind, und Abstandsrillen 1711, die jeweils eine erste Erhebung 1710 umgeben, umfassen. Mit anderen Worten: Jede erste Erhebung 1710 ist von einer Abstandsrille 1711 umgeben. Und ein Teil der Abstandsrille 1711 wird von zwei benachbarten ersten Erhebungen 1710 in der Umfangsrichtung der Mustereinheit 171a geteilt.
  • Darüber hinaus kann die Mustereinheit 171a, wie in 9 und 10 gezeigt, ferner eine zweite Erhebung 1712 umfassen, die sich in dem von den jeweiligen ersten Erhebungen 1710 eingeschlossenen zentralen Bereich befindet. Dabei ist ein Teil jeder der Abstandsrillen 1711 in der Mustereinheit 171a nahe der zweiten Erhebung 1712 Ende an Ende der Reihe nach entlang der Umfangsrichtung C der Mustereinheit 171a verbunden, um die zweite Erhebung 1712 zu umgeben. Mit anderen Worten, die zweite Erhebung 1712 und die jeweiligen ersten Erhebungen 1710 sind in Abständen angeordnet.
  • Es sei darauf hingewiesen, dass die Oberflächen der ersten Erhebungen 1710 und der zweiten Erhebungen 1712 entfernt vom ersten Substrat 10 gekrümmt sein können, aber nicht darauf beschränkt sind, und dass sie auch flach sein können, je nach der spezifischen Situation. Dabei kann die maximale Dicke der ersten Erhebung 1710 die gleiche sein wie die maximale Dicke der zweiten Erhebung 1712, wodurch die Konstruktionsschwierigkeiten verringert werden, aber das ist nicht darauf beschränkt. Die maximale Dicke der ersten Erhebung 1710 kann sich auch von der maximalen Dicke der zweiten Erhebung 1712 unterscheiden, je nach den spezifischen Umständen.
  • Wenn beispielsweise die jeweiligen ersten Erhebungen 1710 in der Mustereinheit 171a dicht angeordnet sind, kann die zweite Erhebung 1712 je nach der spezifischen Situation nicht vorgesehen werden.
  • In einigen Ausführungsbeispiele der Offenbarung bezieht sich die Dicke der ersten Erhebung 1710 und der zweiten Erhebung 1712 auf die Dicke zwischen dem Boden der Abstandsrille und dem oberen, vom ersten Substrat 10 entfernten Ende der ersten Erhebung 1710 bzw. dem oberen, vom ersten Substrat 10 entfernten Ende der zweiten Erhebung 1712. Darüber hinaus bedeuten die oben erwähnten, der Reihe nach entlang der Umfangsrichtung C angeordneten ersten Erhebungen 1710, dass sich die Mittelpunkte der jeweiligen ersten Erhebungen 1710 in der Mustereinheit 171a auf demselben Umfang befinden.
  • Die reflektierende Elektrodenschicht kann auf der Planarisierungsschicht 17 gebildet werden. Mit anderen Worten: Bei der Herstellung des Array-Substrats kann zuerst die Planarisierungsschicht 17 und dann die reflektierende Elektrodenschicht gebildet werden. Wie in 14 bis 19 und 21 gezeigt, kann die reflektierende Elektrodenschicht eine Vielzahl von reflektierenden Elektroden 18 umfassen, die voneinander getrennt sind. Jede reflektierende Elektrode 18 befindet sich in einem Subpixelbereich 101 und ist über das erste Durchgangsloch 170 elektrisch mit der Subpixelschaltung verbunden. Zum Beispiel kann jede reflektierende Elektrode 18 über das erste Durchgangsloch 170 mit der zweiten Elektrodenplatte 122 des Speicherkondensators 12 in einer Subpixelschaltung verbunden werden. Es versteht sich auch, dass jede reflektierende Elektrode 18 mit dem Drain 113 des Transistors 11 in einer Subpixelschaltung verbunden ist.
  • Das Material der reflektierenden Elektrode 18 kann beispielsweise ein Verbundwerkstoff sein, d. h. die reflektierende Elektrode 18 kann eine Verbundstruktur sein. Die reflektierende Elektrode 18 kann beispielsweise aus einer Kombination von dreischichtigen Materialien wie ITO (Indium-Zinn-Oxid), Ag (Silber) und ITO (Indium-Zinn-Oxid) bestehen, die nacheinander gestapelt werden. Da Ag leicht oxidiert wird, ist die Ag-Schicht zwischen zwei ITO-Schichten eingeklemmt, wodurch die Oxidation der Ag-Schicht wirksam verhindert werden kann, damit die Leistung der reflektierenden Elektrode 18 gewährleistet werden kann, aber darauf ist sie nicht beschränkt. Neben der ITO/Ag/ITO-Sandwich-Struktur kann die reflektierende Elektrode 18 auch eine einschichtige Struktur sein, die Materialien mit guter Leitfähigkeit und Reflexionsleistung verwenden kann, abhängig von der spezifischen Situation.
  • Darüber hinaus kann in einigen Ausführungsbeispiele der Offenbarung die Form einer orthographische Projektion der reflektierenden Elektrode 18 auf dem ersten Substrat 10 eine rechteckige Form sein, wie sie in 15 gezeigt ist, ist aber nicht darauf beschränkt. Sie kann auch andere Formen sein, zum Beispiel das Musterdesign mit abgeschnittenen Ecken, je nach der spezifischen Situation.
  • Es sei darauf hingewiesen, dass, da die Planarisierungsschicht 17 die Mustereinheit 171a in einer unebenen Form aufweist, bei der anschließenden Herstellung der reflektierenden Elektrodenschicht, wie in 21 gezeigt, der Teil der reflektierenden Elektrode 18, der der Mustereinheit 171a entspricht, in der unebenen Form geformt wird, die zu der Mustereinheit 171a passt. Im Vergleich zu dem Schema einer zusätzlichen Zugabe eines Wärmeableitungsfilms kann eine solche Konstruktion den Betrachtungswinkel verbessern und die Gleichmäßigkeit in alle Richtungen aufrechterhalten und auch die Kosten reduzieren.
  • Die Struktur der Planarisierungsschicht 17 in einigen Ausführungsbeispiele der Offenbarung kann nachstehend in Verbindung mit konkreten Zeichnungen im Einzelnen beschrieben werden.
  • In einigen Ausführungsbeispiele der Offenbarung können, wie in 9 gezeigt, jeweiligen Mustereinheiten 171a des Musterteils 171 in der Planarisierungsschicht 17 kontinuierlich angeordnet sein. Dabei kann sich der Musterteil 171 als Ganzes in der Zeilenrichtung X erstrecken, wie in 8 gezeigt, wobei sich die orthographische Projektion des Musterteils 171 auf dem ersten Substrat 10 mit den in derselben Zeile befindlichen Subpixelbereichen 101 überlappt. Es versteht sich, dass sich die orthographische Projektion des Musterteils 171 auf dem ersten Substrat 10 in einigen Ausführungsbeispiele der Offenbarung auch mit dem zweiten Verdrahtungsbereich 103 zwischen den benachbarten Subpixelbereichen 101 überlappen kann, wenn sie sich mit den Subpixelbereichen 101 in derselben Zeile überlappt, da ein Teil des zweiten Verdrahtungsbereichs 103 zwischen benachbarten Subpixelbereichen 101 in der Zeilenrichtung X vorliegt.
  • Es sei darauf hingewiesen, dass in einigen Ausführungsbeispiele der Offenbarung die Planarisierungsschicht 17, die sich im Anzeigebereich befindet, zusätzlich zu dem oben erwähnten ersten Durchgangsloch 170 und dem Musterteil 171 einen Nicht-Musterteil 172 umfassen kann. Wie in 9 dargestellt, kann sich der Nicht-Musterteil 172 zumindest im ersten Verdrahtungsbereich 102 des ersten Substrats 10 befinden. Der Nicht-Musterteil 172 kann sich in Zeilenrichtung X als Ganzes erstrecken. Es versteht sich, dass sich der Hauptteil des Nicht-Musterteils 172 im ersten Verdrahtungsbereich 102 befindet, und sich der kleine Teil davon im Subpixelbereich 101 und im zweiten Verdrahtungsbereich 103 befinden kann.
  • Dabei bezieht sich der in einigen Ausführungsbeispiele der Offenbarung erwähnte Nicht-Musterteil 172 auf einen Teil, in dem keine Durchgangslöcher und Rillen vorgesehen sind, d. h., wie in 21 gezeigt, ist die gesamte Oberfläche des Nicht-Musterteils 172 entfernt vom ersten Substrat 10 eine flache Oberfläche. Es versteht sich, dass sich die flache Oberfläche des Nicht-Musterteils 172 entfernt vom ersten Substrat 10 in derselben Ebene befinden kann wie das obere Ende der ersten Erhebung 1710 oder der zweiten Erhebung 1712 entfernt vom ersten Substrat 10, aber nicht darauf beschränkt ist. Das obere Ende der ersten Erhebung 1710 oder der zweiten Erhebung 1712 entfernt von dem ersten Substrat 10 kann auch näher an dem ersten Substrat 10 liegen als die flache Oberfläche des Nicht-Musterteils 172 entfernt von dem ersten Substrat 10, je nach der spezifischen Situation.
  • In einigen Ausführungsbeispiele der Offenbarung können, wie in 9 gezeigt, mehrere Musterteile 171 und mehrere Nicht-Musterteile 172 der Planarisierungsschicht 17 vorgesehen sein. Konkret kann die Anzahl der Musterteile 171 die gleiche sein wie die Anzahl der Zeilen der Subpixelbereiche 101, wobei jeder Musterteil 171 einer Zeile von Subpixelbereichen 101 entspricht. Die Anzahl der Nicht-Musterteile 172 kann gleich der Anzahl der ersten Verdrahtungsbereiche 102 sein, wobei jeder Nicht-Musterteile 172 einer Zeile der ersten Verdrahtungsbereiche 102 entspricht. Mit anderen Worten, die Musterteile 171 und die Nicht-Musterteile 172 in einigen Ausführungsbeispiele der Offenbarung können überlappend in der Spaltenrichtung Y angeordnet sein.
  • Es sei darauf hingewiesen, dass die Mustereinheit 171a im Musterteil 171 in Kontakt mit dem Nicht-Musterteil 172 die gesamte Mustereinheit 171a oder ein Teil der Mustereinheit 171a sein kann.
  • In einigen Ausführungsbeispiele der Offenbarung befindet sich die Planarisierungsschicht 17 nicht nur auf der Pixelschaltungsschicht des Anzeigebereichs, sondern auch auf dem GOA des Nicht-Anzeigebereichs. Wie in 22 gezeigt, kann die gesamte Oberfläche eines im Nicht-Anzeigebereich befindlichen Teils der Planarisierungsschicht 17 entfernt vom ersten Substrat 10 eine flache Oberfläche sein, d. h. der im Nicht-Anzeigebereich befindliche Teil der Planarisierungsschicht 17 kann auch ein Nicht-Musterteil sein.
  • In einigen Ausführungsbeispiele der Offenbarung kann das Muster der orthographischen Projektion der ersten Erhebung 1710 in der Mustereinheit 171a auf dem ersten Substrat 10 ein symmetrisches Muster sein, um die Konstruktionsschwierigkeiten zu verringern, ist aber nicht darauf beschränkt. Das Muster der orthographischen Projektion der ersten Erhebung 1710 auf dem ersten Substrat 10 kann auch ein asymmetrisches Muster sein, je nach der spezifischen Situation.
  • Wenn das Muster der orthographischen Projektion der ersten Erhebungen 1710 auf dem ersten Substrat 10 ein symmetrisches Muster ist, kann das symmetrische Muster optional mindestens zwei Symmetrieachsen umfassen, wie in 10 gezeigt, die jeweils eine erste Symmetrieachse a und eine zweite Symmetrieachse b sind, die senkrecht zueinander stehen, wobei die Länge der ersten Symmetrieachse a größer sein kann als die Länge der zweiten Symmetrieachse b. Es sei darauf hingewiesen, dass die erste Symmetrieachse a und die zweite Symmetrieachse b, die in der Offenbarung erwähnt werden, beide senkrecht zur Dickenrichtung Z des Array-Substrats stehen.
  • Ferner schneiden sich in der Umfangsrichtung C der Mustereinheit 171a die Erstreckungsrichtungen der ersten Symmetrieachse a von zwei benachbarten symmetrischen Mustern. Eine solche Konstruktion kann das Auftreten von Makromura (ungleichmäßige Helligkeit) oder Streifen wirksam mildern während es dem Array-Substrat ermöglicht wird, eine diffuse Reflexion zu erreichen. Darüber hinaus stehen in der axialen Richtung der Mustereinheit 171a die Erstreckungsrichtungen der ersten Symmetrieachse a von der zwei benachbarten symmetrischen Mustern senkrecht zueinander, um die Konstruktionsschwierigkeiten zu verringern.
  • Wie in 10 dargestellt, kann die Mustereinheit 171a in einigen Ausführungsbeispiele der Offenbarung beispielsweise vier erste Erhebungen 1710 umfassen. In der Umfangsrichtung C der Mustereinheit 171a kann die erste Symmetrieachse a eines von symmetrischen Mustern von zwei benachbarten ersten Erhebungen 1710 kollinear mit der zweiten Symmetrieachse b des anderen davon sein, um die Konstruktionsschwierigkeiten der Mustereinheit 171a weiter zu verringern. Konkret, wie in 10 gezeigt, erstreckt sich in der Umfangsrichtung C der Mustereinheit 171a die erste Symmetrieachse a eines von symmetrischen Mustern der zwei benachbarten ersten Erhebungen 1710 in der Zeilenrichtung X und die erste Symmetrieachse a des anderen davon in der Spaltenrichtung Y, um die Konstruktionsschwierigkeiten weiter zu verringern, dies jedoch nicht darauf beschränkt ist. Die erste Symmetrieachse a kann auch in einer anderen Richtung verlaufen, die sich mit der Zeilenrichtung X und der Spaltenrichtung Y schneidet, je nach der spezifischen Situation.
  • Es versteht sich, dass die Anzahl der ersten Erhebungen 1710 in der Mustereinheit 171a nicht auf die oben genannten vier beschränkt ist, sondern auch sechs, acht usw. betragen kann.
  • In einigen Ausführungsbeispiele der Offenbarung kann die Symmetrieachse des symmetrischen Musters der ersten Erhebung 1710 nur zwei umfassen, d. h. die oben erwähnte erste Symmetrieachse a und die zweite Symmetrieachse b.
  • Beispielsweise kann das symmetrische Muster als Ganzes eine Raute sein oder einer Raute ähneln, wie sie in 9 gezeigt ist, ein Achteck, wie es in 11 gezeigt ist, oder eine Ellipse, wie sie in 12 gezeigt ist. Es ist jedoch nicht darauf beschränkt und kann auch andere Formen wie Rechteckform sein.
  • Wenn das symmetrische Muster der ersten Erhebung 1710 eine Raute ist, wie in 10 gezeigt, kann die äußere Kontur der orthographischen Projektion der den Umfang der ersten Erhebung 1710 umgebenden Abstandsrille 1711 auf dem ersten Substrat 10 ebenfalls einer Raute ähneln, und das Muster der orthographischen Projektion der zweiten Erhebung 1712 in der Mitte der Mustereinheit 171a auf dem ersten Substrat 10 kann ein Parallelogramm sein. Wenn das symmetrische Muster der ersten Erhebung 1710 ein Achteck ist, wie in 11 gezeigt, kann die äußere Kontur der orthographischen Projektion der den Umfang der ersten Erhebung 1710 umgebenden Abstandsrille 1711 auf dem ersten Substrat 10 auch einem Achteck ähneln, und das Muster der orthographischen Projektion der zweiten Erhebung 1712 in der Mitte der Mustereinheit 171a auf dem ersten Substrat 10 kann ein Achteck sein. Wenn das symmetrische Muster der ersten Erhebung 1710 eine Ellipse ist, wie in 12 gezeigt, kann das Muster der orthographischen Projektion der zweiten Erhebung 1712 in der Mitte der Mustereinheit 171a auf dem ersten Substrat 10 kreisförmig oder elliptisch sein, und die Form der orthographischen Projektion der den Umfang der ersten Erhebung 1710 umgebenden Abstandsrille 1711 auf dem ersten Substrat 10 kann nach der Form der ersten Erhebung 1710, der zweiten Erhebung 1712 und deren Anordnung bestimmt werden.
  • In einigen Ausführungsbeispiele der Offenbarung kann, wie in 10 gezeigt, das Verhältnis der Länge L1 der ersten Symmetrieachse a des symmetrischen Musters der ersten Erhebung 1710 zur Länge L2 der zweiten Symmetrieachse b der ersten Erhebung 1710 1,5 bis 2,5 betragen, beispielsweise 1,5, 2, 2,5 und dergleichen. Eine solche Konstruktion kann die Konstruktionsschwierigkeiten verringern während die diffuse Reflexion des Produkts verbessert wird.
  • Zum Beispiel kann die Länge L2 der zweiten Symmetrieachse b 6 µm bis 10 µm betragen, wie zum Beispiel 6 µm, 7 µm, 8 µm, 9 µm, 10 µm usw., und die Länge L1 der ersten Symmetrieachse a kann 9 µm bis 25 µm betragen, wie zum Beispiel 9 µm, 13 µm, 17 µm, 25 µm usw., um die Konstruktionsschwierigkeiten verringert werden zu können, während die diffuse Reflexion des Produkts verbessert wird. Es ist jedoch nicht darauf beschränkt. Die erste Symmetrieachse a und die zweite Symmetrieachse b können auch in einem anderen Wertebereich liegen, je nach der spezifischen Situation.
  • In einigen Ausführungsbeispiele der Offenbarung ist, wie in 10 gezeigt, der minimale Abstand zwischen zwei benachbarten ersten Erhebungen 1710 in der Umfangsrichtung C in der Mustereinheit 171a der erste Abstand S1, und der minimale Abstand zwischen der zweiten Erhebung 1712 und der ersten Erhebung 1710 in der Mustereinheit 171a ist der zweite Abstand S2. Dabei kann das Verhältnis zwischen dem ersten Abstand S1 und dem zweiten Abstand S2 1 bis 1,5 betragen, wie zum Beispiel 1, 1,1, 1,2, 1,3, 1,4, 1,5 usw., und eine solche Konstruktion kann die Konstruktionsschwierigkeiten verringern während die diffuse Reflexion des Produkts verbessert wird.
  • Zum Beispiel kann der zweite Abstand S2 1,5 µm bis 5 µm betragen, wie zum Beispiel 1,5 µm, 2 µm, 2,5 µm, 3 µm, 3,5 µm, 4 µm, 4,5 µm, 5 µm usw.; und der erste Abstand S1 kann 1,5 µm bis 7 µm betragen, wie zum Beispiel 1,5 µm, 2,5 µm, 3,5 µm, 4,5 µm, 5,5 µm, 6,5 µm, 7 µm usw., um die Konstruktionsschwierigkeiten verringert werden zu können, während die diffuse Reflexion des Produkts verbessert wird. Es ist aber nicht darauf beschränkt. Der erste Abstand S1 und der zweite Abstand S2 können auch in einem anderen Wertebereich liegen, je nach der spezifischen Situation.
  • Wenn das Array-Substrat auf ein 10,5-Zoll-RLCD-XGA-Produkt angewendet wird, sei es darauf hingewiesen, dass der LCD-Bildschirm mit einer Auflösung von 1024*768 als XGA bezeichnet wird. Wie in 10 gezeigt, kann das symmetrische Muster der ersten Erhebung 1710 in einigen Ausführungsbeispiele der Offenbarung eine Raute sein, die Länge L1 der ersten Symmetrieachse a des rautenförmigen symmetrischen Musters kann ungefähr gleich 15,7 µm sein, und die Länge L2 der zweiten Symmetrieachse b kann ungefähr gleich 9 µm sein. Mit anderen Worten: Das Verhältnis zwischen der Länge L1 der ersten Symmetrieachse a und der Länge L2 der zweiten Symmetrieachse b beträgt etwa 1,74. Der vorgenannte erste Abstand S1 kann ungefähr gleich 5,4 µm sein und der zweite Abstand S2 kann ungefähr gleich 4 µm sein. Mit anderen Worten: Das Verhältnis zwischen dem ersten Abstand S1 und dem zweiten Abstand S2 beträgt etwa 1,35.
  • In einigen Ausführungsbeispiele der Offenbarung ist die Mustereinheit 171a, wie in 10 gezeigt, die kleinste sich wiederholende Einheit, und die Mustereinheit 171 a kann vier erste Erhebungen 1710 mit einem symmetrischen Muster in Form einer Raute umfassen. In der Umfangsrichtung C der Mustereinheit 171a ist eine der beiden benachbarten ersten Erhebungen 1710 um 90° gegenüber dem anderen gedreht. Mit anderen Worten, die vier ersten Erhebungen 1710 in der Mustereinheit 171a können windmühlenförmig angeordnet sein, und eine Vielzahl dieser kleinsten sich wiederholenden Einheiten sind in der Zeilenrichtung X und der Spaltenrichtung Y dicht angeordnet. Wie in 9 gezeigt, sind die ersten Erhebungen 1710 und die zweiten Erhebungen 1712 in der schrägen Richtung (die Richtung, die sich mit der Zeilenrichtung X und der Spaltenrichtung Y schneidet) überlappend angeordnet, so dass die Abstandsrillen 1711 auf derselben Seite in der ersten Erhebungen 1710 und der zweiten Erhebungen 1712 insgesamt eine schlangenförmige (d. h. nicht gerade) Form aufweisen. Im Vergleich zu dem Schema der in 13 gezeigten regelmäßigen Anordnung, bei der die ersten Symmetrieachsen a von zwei benachbarten ersten Erhebungen 1710 in der Zeilenrichtung X kollinear sind, die zweiten Symmetrieachsen b von zwei benachbarten ersten Erhebungen 1710 in der Spaltenrichtung Y kollinear sind, und die Abstandsrillen 1711 auf derselben Seite in der ersten Erhebungen 1710 und der zweiten Erhebungen 1712 in der schrägen Richtung insgesamt geradlinig sind, kann eine solche Konstruktion die Situation mildern, dass Licht durch die Struktur an der Abstandsrille 1711 geht, um eine bestimmte feste Phasendifferenz zu bilden, d. h. die Interferenzstreifensituation zu mildern.
  • In einigen Ausführungsbeispiele der Offenbarung umfasst die Mustereinheit 171a vier erste Erhebungen 1710 mit einem symmetrischen Muster in Form einer Raute und eine zweite Erhebung 1712, die sich in der Mitte der Mustereinheit 171a befindet, und der Abstand zwischen den jeweiligen Erhebungen ist eine feste Größe (z. B. bezogen auf den Inhalt des ersten Abstands S1 und des zweiten Abstands S2, wie oben erwähnt). Verglichen mit dem Schema der zufälligen Anordnung kann sichergestellt werden, dass die Topographie an der Mustereinheit 171a den Anforderungen entspricht, um die Situation zu mildern, dass der Neigungswinkel eines Teils der Erhebungen zu groß ist, was zu einer geringen Reflektivität der reflektierenden Elektrode 18 führt.
  • Im Folgenden wird die optische Konstruktion des Reflexionsmodells der Offenbarung offenbart.
  • Gemäß den Testanforderungen müssen einige Ausführungsbeispiele der Offenbarung sicherstellen, dass die Lichtquelle unter 0° reflektiert wird. Um dieses Ziel zu erreichen, kann der Neigungswinkel γ der Erhebungen (d.h. der ersten Erhebung 1710 und der zweiten Erhebung 1712) nach dem Gesetz der Reflexion und Brechung wie folgt berechnet werden.
  • Sin α ÷ Sin β = n1 ÷ n2, β = arc sin (Sin α × n2 ÷ n1), wobei n1 der Brechungsindex des Flüssigkristall-Panels ist; konkret werden der obere Polarisator, das Glassubstrat, die Farbfilmschicht und die Flüssigkristallschicht als Ganzes betrachtet, und der gesamte äquivalente Brechungsindex beträgt n1≈1,,5; n2 ist der Brechungsindex von Luft, und n2=1,0; wenn α also 30° beträgt, ist β≈19,4. Außerdem gilt nach dem Reflexionsgesetz, wie in 23 dargestellt, (β=(β1+β2, β2=β1=γ. Daraus lässt sich ableiten, dass der Neigungswinkel der ersten Erhebung 1710 und der zweiten Erhebung 1712 γ ≈ β÷2 = 9,7° beträgt.
  • Ausgehend von der vorstehenden Beschreibung kann der Neigungswinkel γ der ersten Erhebung 1710 und der zweiten Erhebung 1712 in einem Bereich von 9,5° bis 10° gesteuert werden, um die beste Reflektivität zu erzielen. Unter Berücksichtigung der Prozessschwankungen wird der Neigungswinkel γ der ersten Erhebung 1710 und der zweiten Erhebung 1712 auf 6° bis 13° gesteuert, wie z. B. 6°, 7°, 8°, 9°, 10°, 11°, 12°, 13° und dergleichen.
  • In einigen Ausführungsbeispiele der Offenbarung kann, wie in 21 dargestellt, die Dicke H1 der Planarisierungsschicht 17 an der Position der Abstandsrille 1711 größer oder gleich 1 µm sein, das heißt, der minimale Abstand H1 zwischen dem Rillenboden der Abstandsrille 1711 und einer vom ersten Substrat 10 entfernten Seite der zweiten Elektrodenplatte 122 kann größer oder gleich 1 µm sein, so dass die Kopplungskapazität zwischen der reflektierenden Elektrode 18 und der zweiten Elektrodenplatte 122 oder der Datenleitung 14 verringert werden kann, wodurch das Auftreten von Flackern gemildert werden kann.
  • Darüber hinaus kann in einigen Ausführungsbeispiele der Offenbarung, wenn das erste Durchgangsloch 170 der Planarisierungsschicht 17 sich mit der Abstandsrille 1711 überlappt oder relativ nahe an dieser liegt, das tatsächlich gebildete erste Durchgangsloch 170 zu groß sein kann und eine tiefe Grube mit einer relativ großen Größe am Rand gebildet werden kann, wodurch es leicht zu zu bewirken, dass Rückständen von PI (Polyimid-Ausrichtungsflüssigkeit) zu einem höheren Risiko kleiner schwarzer Punkte führt. Um dieses Problem zu lösen und unter Berücksichtigung des Filmbildungsprozesses und der Prozessschwankungen kann der Abstand H2 zwischen dem ersten Durchgangsloch 170 und der Abstandsrille 1711 auf der Planarisierungsschicht 17 so ausgestaltet werden, dass er größer oder gleich 5 µm ist, wie in 9 gezeigt, um das Risiko kleiner schwarzer Punkte wirksam zu vermeiden.
  • Es versteht sich, dass das Array-Substrat in einigen Ausführungsbeispiele der Offenbarung zusätzlich zu den vorgenannten Filmschichten auch einen Ausrichtungsfilm (in den Zeichnungen nicht dargestellt) umfassen kann, und der Ausrichtungsfilm kann sich auf einer Seite der reflektierenden Elektrodenschicht entfernt vom ersten Substrat 10 befinden.
  • Dabei kann das Herstellungsverfahren für das Array-Substrat, das in dem vorangehenden konkreten Ausführungsbeispiel der Offenbarung beschrieben wird, wie folgt aussehen.
  • Die Pufferschicht 10b wird auf die Glasschicht 10a abgeschieden, um das erste Substrat 10 zu bilden.
  • Anschließend kann die aktive Filmschicht zunächst abgeschieden und dann nach der Belichtung mit einer Maske geätzt und gereinigt werden, um die oben erwähnte U-förmige aktive Schicht 110 in einem bestimmten Bereich zu bilden, wie in 2 dargestellt. In der U-förmigen aktiven Schicht 110 kann das erste Ende des ersten aktiven Teils 1101 als Anschlussende der Source 112 und das erste Ende des zweiten aktiven Teils 1102 als Anschlussende des Drains 113 dienen.
  • Danach werden die Gate-Isolierschicht 15 und die erste Metallschicht nacheinander abgeschieden, und dann wird die erste Metallschicht nach der Belichtung mit einer Maske geätzt und gereinigt, um, wie in 3 gezeigt, die Gate-Leitung 13 in Form einer geraden Linie, die erste Elektrodenplatte 121 in Form einer flachen Platte und die gemeinsame Leitung 19 zu bilden, die zwei benachbarte erste Elektrodenplatten 121 in der Zeilenrichtung X verbindet. Außerdem wird eine bestimmte Position um die Gate-Leitung 13 herum dotiert, um einen N-Typ-Dünnfilmtransistor zu bilden, wobei ein Teil der Gate-Leitung 13, der sich zwischen den dotierten Bereichen befindet, als das Gate 111 des Transistors 11 ausgebildet werden kann, wie in 4 gezeigt.
  • Danach wird die dielektrische Zwischenschicht 16 abgeschieden. Um eine spätere Verbindung zwischen der Metallschicht und der aktiven Schicht 110 an den entsprechenden Stellen zu erreichen, muss diese mit einer Maske belichtet und geätzt werden, und die zu verbindenden Stellen werden einer Durchgangsverarbeitung unterzogen, d. h. es werden das zweite Durchgangsloch 160 und das dritte Durchgangsloch 161 gebildet, die durch die dielektrische Zwischenschicht 16 und die Gate-Isolierschicht 15 hindurchgehen. Wie in 5 dargestellt, legt das zweite Durchgangsloch 160 das erste Ende des ersten aktiven Teils 1101 frei, und das dritte Durchgangsloch 161 legt das zweite Ende des zweiten aktiven Teils 1102 frei.
  • Danach wird die zweite Metallschicht abgeschieden und nach der Belichtung mit einer Maske geätzt und gereinigt, um die oben erwähnte Datenleitung 14 und die zweite Elektrodenplatte 122 zu bilden, wie sie in 6 gezeigt sind. Wie in 7 dargestellt, ist ein Teil der Datenleitung 14 mit dem ersten Ende des ersten aktiven Teils 1101 durch das zweite Durchgangsloch 160 verbunden, und ein Teil der zweiten Elektrodenplatte 122 ist mit dem ersten Ende des zweiten aktiven Teils 1102 durch das dritte Durchgangsloch 161 verbunden. Dabei kann der Teil in der Datenleitung 14, der dem ersten Ende der ersten aktiven Schicht 110 entspricht, als Source 112 des Transistors 11 definiert werden, und der Teil in der zweiten Elektrodenplatte 122, der dem zweiten Ende der zweiten aktiven Schicht 110 entspricht, kann als Drain 113 des Transistors 11 definiert werden.
  • Danach wird die optische Harzschicht abgeschieden und nach der Belichtung mit einer Maske geätzt und gereinigt, um die oben erwähnte Planarisierungsschicht 17 zu bilden, wie in 8 und 9 gezeigt. Das optische Harz ist beispielsweise ein Positivkleber, und die bei der Bildung der Planarisierungsschicht 17 verwendete Maske kann eine HTM(semipermeabler Film)-Maske sein. Die HTM-Maske umfasst drei Bereiche mit unterschiedlichen Durchlässigkeitsgraden, darunter einen ersten Bereich zur Herstellung des ersten Durchgangslochs 170, einen zweiten Bereich zur Herstellung des Musterteils 171 und einen dritten Bereich zur Herstellung des Nicht-Musterteils 172.
  • Es versteht sich, dass, wenn das optische Harz der Positivkleber ist, der Durchlässigkeitsgrad des ersten Bereichs in der HTM-Maske 100 % beträgt, um die Bildung des ersten Durchgangslochs 170 zu gewährleisten. Der Durchlässigkeitsgrad des zweiten Bereichs in der HTM-Maske ist kleiner als 100% und größer als 0, beispielsweise kann der Durchlässigkeitsgrad des zweiten Bereichs 20% betragen. Er ist jedoch nicht darauf beschränkt, sondern kann je nach der spezifischen Situation festgelegt werden, solange die effektive Abstandsrille 1711 gebildet werden kann, um den oben erwähnten Musterteil 171 zu bilden. Der Durchlässigkeitsgrad des dritten Bereichs in der HTM-Maske ist 0, d. h. der dritte Bereich ist ein nicht durchlässiger Bereich.
  • Danach wird die dritte Metallschicht abgeschieden und nach der Belichtung mit einer Maske geätzt und gereinigt, um die oben erwähnte quadratische reflektierende Elektrode 18 zu bilden, die durch das erste Durchgangsloch 170 mit der zweiten Elektrodenplatte 122 verbunden ist, wie in 11 gezeigt. Dabei kann die reflektierende Elektrode 18 als die Pixelelektrode des Produkts verstanden werden.
  • Einige Ausführungsbeispiele der Offenbarung stellen auch ein Anzeigefeld bereit, wobei das Anzeigefeld das Array-Substrat umfasst, das in einer der vorangehenden Ausführungsformen beschrieben ist, die hier nicht wiederholt werden sollen. Das Anzeigefeld in einigen Ausführungsbeispiele der Offenbarung kann ein Flüssigkristall-Anzeigefeld sein, das zusätzlich zu dem vorgenannten Array-Substrat auch ein gegenüberliegendes Substrat umfassen kann, das in Bezug auf das Array-Substrat gegenüberliegend angeordnet ist, und auch Flüssigkristall-Moleküle (in den Zeichnungen nicht dargestellt) zwischen dem gegenüberliegenden Substrat und dem Array-Substrat umfassen kann.
  • In einigen Ausführungsbeispiele der Offenbarung umfasst das gegenüberliegende Substrat ein zweites Substrat 22 und einen Abstandshalter 20, der sich an einer Seite des zweiten Substrats 22 nahe dem Array-Substrat befindet. Wie in 17 bis 22 gezeigt, überlappt sich die orthographische Projektion des Abstandshalters 20 auf dem ersten Substrat 10 mit den überlappenden Teilen des ersten Verdrahtungsbereichs 102 und des zweiten Verdrahtungsbereichs 103. Eine solche Konstruktion kann vermeiden, während das Öffnungsverhältnis sichergestellt wird, dass der Abstandshalter 20 während des Drucktests aus dem Abschirmbereich herausgleitet, um das Problem des schlechten Lichtlecks im dunklen Zustand verbessern zu können.
  • Beispielsweise kann das zweite Substrat 22 in einigen Ausführungsbeispiele der Offenbarung ein Glassubstrat sein, ist aber nicht darauf beschränkt, sondern kann auch anderen transparenten Strukturen sein. Die Anzahl der Abstandshalter 20 im gegenüberliegenden Substrat kann mehrfach sein, und die Vielzahl der Abstandshalter 20 kann einen Hauptabstandshalter und einen Hilfsabstandshalter umfassen. Es gibt mehrere Hauptabstandshalter und mehrere Hilfsabstandshalter, die gleichmäßig in dem Anzeigefeld verteilt sind, und die Anzahl der Hauptabstandshalter ist viel kleiner als die Anzahl der Hilfsabstandshalter.
  • Dabei kann eine vom zweiten Substrat 22 entfernte Oberfläche des Hauptabstandshalters mit dem Array-Substrat in Kontakt sein und im Wesentlichen eine tragende Rolle spielen, wenn das Anzeigefeld keinem äußeren Druck ausgesetzt ist. Wenn das Anzeigefeld keinem äußeren Druck ausgesetzt ist, besteht ein Spalt zwischen einer vom zweiten Substrat 22 entfernten Oberfläche des Hilfsabstandshalters und dem Array-Substrat, wie in 8 dargestellt. Mit anderen Worten, es gibt einen Stufenunterschied zwischen der von dem zweiten Substrat 22 entfernten Oberfläche des Hauptabstandshalters und der von dem zweiten Substrat 22 entfernten Oberfläche des Hilfsabstandshalters, und die Dicke des Anzeigefeldes kann durch Einstellen des Stufenunterschieds zwischen dem Hauptabstandshalter und dem Hilfsabstandshalter fein abgestimmt werden. Wenn das Anzeigefeld äußerem Druck ausgesetzt ist, hält der Hauptabstandshalter zunächst dem gesamten Druck stand und wird komprimiert. Wenn der Hauptabstandshalter so weit komprimiert ist, dass der Stufenunterschied zwischen dem Hauptabstandshalter und dem Hilfsabstandshalter auf Null sinkt, tragen der Hauptabstandshalter und der Hilfsabstandshalter gemeinsam den äußeren Druck.
  • In einigen Ausführungsbeispiele der Offenbarung kann sich ein Teil des Abstandshalters 20 im Anzeigebereich des Anzeigefeldes und ein anderer Teil im Nicht-Anzeigebereich des Anzeigefeldes befinden. Um die Konsistenz der Zelldicke zwischen dem Anzeigebereich und dem Nicht-Anzeigebereich zu gewährleisten und damit die Mura-bezogenen Bildqualitätsprobleme des Drahtgitters zu vermeiden, kann, wie in den Zeichnungen gezeigt, die orthographische Projektion der Oberfläche des Abstandshalters 20 im Anzeigebereich nahe dem Array-Substrat auf dem ersten Substrat 10 in der orthographischen Projektion des Nicht-Musterteils 172 der Planarisierungsschicht 17 auf dem ersten Substrat 10 liegen, wodurch sichergestellt wird, dass die Struktur und Dicke der Filmschicht an der Stützposition des Abstandshalters 20 im Wesentlichen konsistent sind.
  • Es versteht sich, dass die Mustereinheit 171a die Oberfläche des Abstandshalters nahe dem Array-Substrat vermeiden sollte. Unter Berücksichtigung von Prozessschwankungen kann der Abstand H3 (wie in 18 gezeigt) zwischen der Oberfläche des Abstandshalters nahe dem Array-Substrat und der Abstandsrille 1711 der Mustereinheit 171a größer oder gleich 5 µm sein, wodurch die Konsistenz der Zelldicke zwischen dem Anzeigebereich und dem Nicht-Anzeigebereich während des Druck- oder Falltests sichergestellt wird, um so das Auftreten der Mura-bezogenen Bildqualitätsprobleme des Drahtgitters zu vermeiden.
  • In einigen Ausführungsbeispiele der Offenbarung kann, wie in 19 und 20 gezeigt, das gegenüberliegende Substrat außerdem eine Abschirmschicht 21 (d. h. eine schwarze Matrix BM) umfassen, die sich zwischen dem Abstandshalter 20 und dem zweiten Substrat 22 befindet. Mit anderen Worten: Bei der Herstellung des gegenüberliegenden Substrats kann zuerst die Abschirmschicht 21 auf dem zweiten Substrat 22 hergestellt werden, und dann kann der Abstandshalter 20 hergestellt werden. Dabei ist die Abschirmschicht 21 mit einer Vielzahl von Öffnungsbereichen 210 versehen, die in einem Array angeordnet sind, und die orthographische Projektion jedes Öffnungsbereichs 210 auf dem ersten Substrat 10 befindet sich in einem Subpixelbereich 101 und befindet sich in der orthographischen Projektion der reflektierenden Elektrode 18 und des Musterteils 171 auf dem ersten Substrat 10. Da die Mustereinheiten 171a des Musterteils 171 kontinuierlich angeordnet sind, können die Mustereinheiten 171a den Öffnungsbereich 210 so weit wie möglich ausfüllen, so dass der unebene Teil der reflektierenden Elektrode 18 den Öffnungsbereich 210 so weit wie möglich ausfüllt, um den Reflexionseffekt sicherzustellen.
  • Es versteht sich, dass in der Abschirmschicht 21 in einigen Ausführungsbeispiele der Offenbarung, mit Ausnahme des oben erwähnten Öffnungsbereichs 210, der übrige Bereich ein Abschirmbereich 211 ist. Die orthographische Projektion des Abschirmbereichs 211 auf dem ersten Substrat 10 sollte die orthographischen Projektionen des Transistors 11, des ersten Durchgangslochs 170, der Datenleitung 14, der Gate-Leitung 13 und des Abstandshalters 20 auf dem ersten Substrat 10 überdecken. Mit anderen Worten: Die orthographischen Projektionen des Transistors 11, des ersten Durchgangslochs 170, der Datenleitung 14, der Gate-Leitung 13 und des Abstandshalters 20 auf dem ersten Substrat 10 befinden sich innerhalb der orthographischen Projektion des Abschirmbereichs 211 auf dem ersten Substrat 10. Dabei kann der Abschirmbereich 211 auch einen Teil des Speicherkondensators 12 und einen Teil der reflektierenden Elektrode 18 abdecken. Mit anderen Worten, die orthographische Projektion des Abschirmbereichs 211 auf dem ersten Substrat 10 kann den gesamten ersten Verdrahtungsbereich 102, den gesamten zweiten Verdrahtungsbereich 103 und einen Teil des Subpixelbereichs 101 abdecken. Es sei darauf hingewiesen, dass der Abschirmbereich 211 auch einen Nicht-Anzeigebereich abdecken kann.
  • In einigen Ausführungsbeispiele der Offenbarung kann, wie in 21 und 22 gezeigt, das gegenüberliegende Substrat außerdem eine Farbfilmschicht, eine Schutzfilmschicht 24 und eine gemeinsame Elektrodenschicht 25 umfassen.
  • Dabei kann sich die Farbfilmschicht zwischen dem Abstandshalter 20 und dem zweiten Substrat 22 befinden. Mit anderen Worten: Wenn das gegenüberliegende Substrat hergestellt wird, kann die Farbfilmschicht zuerst auf dem zweiten Substrat 22 hergestellt werden, und dann kann der Abstandshalter 20 hergestellt werden. Genauer gesagt kann bei der Herstellung des gegenüberliegenden Substrats zuerst die Abschirmschicht 21 auf dem zweiten Substrat 22 hergestellt werden, dann kann die Farbfilmschicht hergestellt werden, und dann kann der Abstandshalter 20 hergestellt werden. Dabei kann die Farbfilmschicht eine Vielzahl von Filterblöcken 23 umfassen, und die Vielzahl von Filterblöcken 23 umfasst beispielsweise rote (R), grüne (G) und blaue (B) Filterblöcke 23. Zumindest ein Teil der Filterblöcke 23 befindet sich im Öffnungsbereich 210. Es sei darauf hingewiesen, dass jeder Öffnungsbereich 210 entsprechend mit drei Filterblöcken 23 versehen sein kann, die jeweils roten (R), grünen (G) und blauen (B) sind, aber er nicht darauf beschränkt ist, und jeder Öffnungsbereich 210 auch entsprechend mit einem Filterblock 23 versehen sein kann.
  • Die Schutzfilmschicht 24 kann sich auf einer Seite der Farbfilmschicht und der Abschirmschicht 21 entfernt vom zweiten Substrat 22 befinden, und auf einer Seite des Abstandshalters 20 nahe dem zweiten Substrat 22. Mit anderen Worten, wenn das gegenüberliegende Substrat hergestellt wird, können die Abschirmschicht 21 und die Farbfilmschicht nacheinander auf dem zweiten Substrat 22 hergestellt werden, und dann kann die Schutzfilmschicht 24 hergestellt werden, und dann kann der Abstandshalter 20 hergestellt werden. Dabei kann die Schutzfilmschicht 24 die Farbfilmschicht und die Abschirmschicht 21 abdecken, um die Farbfilmschicht und die Abschirmschicht 21 zu schützen. Das Material der Schutzfilmschicht 24 kann zum Beispiel ein optischer Harzkleber sein, ist aber nicht darauf beschränkt und kann auch ein anderes Material sein, je nach der spezifischen Situation.
  • Die gemeinsame Elektrodenschicht 25 kann sich zwischen der Schutzfilmschicht 24 und dem Abstandshalter 20 befinden. Mit anderen Worten, wenn das gegenüberliegende Substrat hergestellt wird, können die Abschirmschicht 21, die Farbfilmschicht und die Schutzfilmschicht 24 nacheinander auf dem zweiten Substrat 22 hergestellt werden, dann wird die gemeinsame Elektrodenschicht 25 hergestellt, und dann wird der Abstandshalter 20 hergestellt. Die gemeinsame Elektrodenschicht 25 ist dazu konfiguriert, eine Referenzspannung anzulegen, und die Flüssigkristallmoleküle können unter der Wirkung der gemeinsamen Elektrodenschicht 25 und der reflektierenden Elektrode 18 zur Auslenkung gebracht werden.
  • Die gemeinsame Elektrodenschicht 25 kann beispielsweise eine transparente Elektrodenschicht sein, und das Material der gemeinsamen Elektrodenschicht 25 kann ITO oder ähnliches sein, ist aber nicht darauf beschränkt, sondern kann auch ein anderes leitfähiges Material sein.
  • Darüber hinaus sei es darauf hingewiesen, dass das gegenüberliegende Substrat auch einen Ausrichtungsfilm umfassen kann. Der Ausrichtungsfilm kann nach der Herstellung des Abstandshalters 20 hergestellt werden, ist aber nicht darauf beschränkt. Er kann auch nach der Herstellung der gemeinsamen Elektrodenschicht 25 und vor der Herstellung des Abstandshalters 20 hergestellt werden, abhängig von der spezifischen Situation.
  • Es versteht sich, dass das gegenüberliegende Substrat in einigen Ausführungsbeispiele der Offenbarung auch nicht mit der Farbfilmschicht versehen sein kann, und sich die Farbfilmschicht in dem Array-Substrat befinden kann.
  • In einigen Ausführungsbeispiele der Offenbarung wird ferner eine elektronische Vorrichtung bereitgestellt, die das in einer der vorangehenden Ausführungsformen beschriebene Anzeigefeld umfasst. Die elektronische Vorrichtung in einigen Ausführungsbeispiele der Offenbarung verwendet die RLCD-Technologie.
  • Es sei darauf hingewiesen, dass die elektronische Vorrichtung neben dem oben erwähnten Anzeigefeld auch andere Komponenten bzw. Bestandteile wie Polarisatoren, Batterien, Hauptplatinen, Gehäuse und dergleichen umfassen kann, die von dem Fachmann entsprechend den konkreten Nutzungsanforderungen der elektronische Vorrichtungen entsprechend ergänzt werden können und hier nicht wiederholt werden.
  • In den Ausführungsbeispiele der Offenbarung sind die spezifischen Arten von elektronischen Vorrichtungen nicht besonders begrenzt. Es können die Arten von in diesem Bereich üblichen elektronischen Vorrichtungen verwendet werden, wie z. B. elektronische Etiketten, E-Books, intelligente tragbare Geräte, intelligente Einzelhandelsgeräte usw., die von dem Fachmann je nach dem spezifischen Verwendung der elektronischen Vorrichtung ausgewählt werden können und hier nicht wiederholt werden sollen.
  • Der Fachmann wird sich leicht andere Ausführungen der Offenbarung vorstellen können, wenn er die Beschreibung betrachtet und die Erfindung wie hier offenbart durchführt. Die Offenbarung soll alle Variationen, Verwendungen oder adaptiven Änderungen der Offenbarung abdecken, die den allgemeinen Grundsätzen der Offenbarung folgen und allgemeines Wissen oder konventionelle technische Maßnahmen auf dem technischen Gebiet umfassen, die in der Offenbarung nicht offenbart sind. Die Beschreibung und die Ausführungsbeispiele sind nur als beispielhaft anzusehen, und der wahre Umfang und Geist der Offenbarung werden durch die beigefügten Ansprüche verdeutlicht.

Claims (29)

  1. Array-Substrat, umfassend: ein erstes Substrat (10), das eine Vielzahl von Subpixelbereichen (101) umfasst, die in einem Array entlang einer Zeilenrichtung (X) und einer Spaltenrichtung (Y) angeordnet sind; eine Pixelschaltungsschicht, die auf dem ersten Substrat (10) gebildet ist und eine Vielzahl von Subpixelschaltungen umfasst, wobei sich mindestens ein Teil der Subpixelschaltungen in den Subpixelbereichen (101) befindet; eine Planarisierungsschicht (17), die auf der Pixelschaltungsschicht gebildet ist, wobei die Planarisierungsschicht (17) mit einem ersten Durchgangsloch (170) versehen ist, das sich in den Subpixelbereichen (101) befindet, und mindestens einen Musterteil (171) umfasst, wobei der Musterteil (171) eine Vielzahl von Mustereinheiten (171a) umfasst, die in einem Array entlang der Zeilenrichtung (X) und der Spaltenrichtung (Y) angeordnet sind, und die Mustereinheit (171a) uneben ist und sich zumindest in den Subpixelbereichen (101) befindet; wobei die Mustereinheit (171a) eine Vielzahl von ersten Erhebungen (1710), die entlang einer Umfangsrichtung (C) der Mustereinheit (171a) der Reihe nach angeordnet sind, und eine Abstandsrille (1711) umfass, die jede der ersten Erhebungen (1710) umgibt, und ein Teil der Abstandsrille (1711) von zwei benachbarten der ersten Erhebungen (1710) in der Umfangsrichtung (C) geteilt wird; und eine reflektierende Elektrodenschicht, die auf der Planarisierungsschicht (17) gebildet ist, wobei die reflektierende Elektrodenschicht eine Vielzahl von reflektierenden Elektroden (18) umfasst, die voneinander getrennt sind, wobei sich jede der reflektierenden Elektroden (18) in einem der Subpixelbereiche (101) befindet und elektrisch mit der Subpixelschaltung durch das erste Durchgangsloch (170) verbunden ist, und wobei ein Teil der reflektierenden Elektrode (18), der der Mustereinheit (171a) entspricht, eine unebene Form aufweist, die zu der Mustereinheit (171a) passt.
  2. Array-Substrat nach Anspruch 1, wobei ein Muster einer orthographischen Projektion der ersten Erhebung (1710) auf dem ersten Substrat (10) ein symmetrisches Muster ist, und das symmetrische Muster mindestens zwei Symmetrieachsen umfasst, die jeweils eine erste Symmetrieachse (a) und eine zweite Symmetrieachse (b) sind, die senkrecht zueinander stehen, wobei eine Länge (L1) der ersten Symmetrieachse (a) größer ist als eine Länge (L2) der zweiten Symmetrieachse (b), und die erste Symmetrieachse (a) und die zweite Symmetrieachse (b) senkrecht zu einer Dickenrichtung (Z) des Array-Substrats stehen.
  3. Array-Substrat nach Anspruch 2, wobei sich in der Umfangsrichtung (C) der Mustereinheit (171a) die Erstreckungsrichtungen der ersten Symmetrieachse (a) von zwei benachbarten der symmetrischen Mustern miteinander schneiden.
  4. Array-Substrat nach Anspruch 3, wobei in der Umfangsrichtung (C) der Mustereinheit (171a) die Erstreckungsrichtungen der ersten Symmetrieachse (a) von zwei benachbarten der symmetrischen Mustern senkrecht zueinander stehen.
  5. Array-Substrat nach Anspruch 4, wobei die Mustereinheit (171a) vier der ersten Erhebungen (1710) umfasst, und in der Umfangsrichtung (C) der Mustereinheit (171a) die erste Symmetrieachse (a) eines von symmetrischen Mustern von zwei benachbarten der ersten Erhebungen (1710) kollinear mit der zweiten Symmetrieachse (b) eines anderen der symmetrischen Mustern ist.
  6. Array-Substrat nach Anspruch 5, wobei in der Umfangsrichtung (C) der Mustereinheit (171a) die erste Symmetrieachse (a) eines von symmetrischen Mustern von zwei benachbarten der ersten Erhebungen (1710) in der Zeilenrichtung (X) verläuft, und die erste Symmetrieachse (a) eines anderen der symmetrischen Mustern in der Spaltenrichtung (Y) verläuft.
  7. Array-Substrat nach einem der Ansprüche 2 bis 6, wobei die Symmetrieachsen des symmetrischen Musters nur die erste Symmetrieachse (a) und die zweite Symmetrieachse (b) umfassen.
  8. Array-Substrat nach Anspruch 7, wobei das symmetrische Muster eine Raute, ein Rechteck, eine Ellipse oder ein Achteck ist.
  9. Array-Substrat nach einem der Ansprüche 2 bis 8, wobei das Verhältnis der Länge (L1) der ersten Symmetrieachse (a) des symmetrischen Musters zur Länge (L2) der zweiten Symmetrieachse (b) der ersten Erhebung (1710) 1,5 bis 2,5 beträgt.
  10. Array-Substrat nach Anspruch 9, wobei die Länge (L2) der zweiten Symmetrieachse (b) 6 µm bis 10 µm beträgt.
  11. Array-Substrat nach einem der Ansprüche 1 bis 10, wobei die Mustereinheit (171a) ferner eine zweite Erhebung (1712) umfasst, die sich in einem zentralen Bereich befindet, der von jeder der ersten Erhebungen (1710) umgeben ist; und wobei ein Teil jeder der Abstandsrillen (1711) in der Mustereinheit (171a) nahe der zweiten Erhebung (1712) Ende an Ende der Reihe nach entlang der Umfangsrichtung (C) verbunden ist, um die zweite Erhebung (1712) zu umgeben.
  12. Array-Substrat nach Anspruch 11, wobei die Neigungswinkel (y) der ersten Erhebung (1710) und der zweiten Erhebung (1712) beide 6° bis 13° betragen.
  13. Array-Substrat nach einem der Ansprüche 11 bis 12, wobei ein minimaler Abstand zwischen zwei benachbarten der ersten Erhebungen (1710) in der Umfangsrichtung (C) in der Mustereinheit (171a) ein erster Abstand (S1) ist, und ein minimaler Abstand zwischen der zweiten Erhebung (1712) und der ersten Erhebung (1710) in der Mustereinheit (171a) ein zweiter Abstand (S2) ist; und wobei das Verhältnis zwischen dem ersten Abstand (S1) und dem zweiten Abstand (S2) 1 bis 1,5 beträgt.
  14. Array-Substrat nach Anspruch 13, wobei der zweite Abstand (S2) 1,5 µm bis 5 µm beträgt.
  15. Array-Substrat nach einem der Ansprüche 11 bis 14, wobei die maximale Dicke der ersten Erhebung (1710) die gleiche ist wie die maximale Dicke der zweiten Erhebung (1712).
  16. Array-Substrat nach einem der Ansprüche 1 bis 15, wobei an der Position der Abstandsrille (1711) die Dicke (H1) der Planarisierungsschicht (17) größer als oder gleich 1 µm ist.
  17. Array-Substrat nach einem der Ansprüche 1 bis 16, wobei der Abstand (H2) zwischen dem ersten Durchgangsloch (170) und der Abstandsrille (1711) größer als oder gleich 5 µm ist.
  18. Array-Substrat nach einem der Ansprüche 1 bis 17, wobei das erste Substrat (10) ferner mehrere Zeilen von ersten Verdrahtungsbereichen (102) und mehrere Spalten von zweiten Verdrahtungsbereichen (103) umfasst, wobei die ersten Verdrahtungsbereiche (102) und jede Zeile von Subpixelbereichen (101) überlappend in der Spaltenrichtung (Y) angeordnet sind, und die zweiten Verdrahtungsbereiche (103) und jede Spalte von Subpixelbereichen (101) abwechselnd in der Zeilenrichtung (X) angeordnet sind; und die Pixelschaltungsschicht ferner mehrere Zeilen von Gate-Leitungen (13) und mehrere Spalten von Datenleitungen (14) umfasst, wobei sich die Gate-Leitungen (13) in den ersten Verdrahtungsbereichen (102) befinden, sich die Datenleitungen (14) in den zweiten Verdrahtungsbereichen (103) befinden, und die Gate-Leitungen (13) und die Datenleitungen (14) jeweils mit der Subpixelschaltung elektrisch verbunden sind.
  19. Array-Substrat nach Anspruch 18, wobei die Subpixelschaltung einen Speicherkondensator (12) und einen Transistor (11) umfasst; wobei sich der Speicherkondensator (12) in dem Subpixelbereich (101) befindet und der Speicherkondensator (12) eine erste Elektrodenplatte (121) und eine zweite Elektrodenplatte (122) umfasst, die in einer Dickenrichtung (Z) des ersten Substrats (10) einander gegenüberliegen, die erste Elektrodenplatte (121) und die Gate-Leitung (13) in derselben Schicht angeordnet und voneinander getrennt sind, die zweite Elektrodenplatte (122) und die Datenleitung (14) in derselben Schicht angeordnet und voneinander getrennt sind, und die zweite Elektrodenplatte (122) mit der reflektierenden Elektrode (18) durch das erste Durchgangsloch (170) verbunden ist; wobei der Transistor (11) eine aktive Schicht (110), ein Gate (111), eine Source (112) und einen Drain (113) umfasst; sich die aktive Schicht (110) auf einer Seite der Gate-Leitung (13) nahe dem ersten Substrat (10) befindet und die aktive Schicht (110) einen ersten aktiven Teil (1101), der sich in dem zweiten Verdrahtungsbereich (103) befindet, einen zweiten aktiven Teil (1102), der dem ersten aktiven Teil (1101) in der Zeilenrichtung (X) gegenüberliegt, und einen dritten aktiven Teil (1103), der sich zumindest in dem Subpixelbereich (101) befindet, umfasst; sich eine orthographische Projektion des ersten aktiven Teils (1101) auf dem ersten Substrat (10) mit einer orthographischen Projektion der Gate-Leitung (13) auf dem ersten Substrat (10) überlappt; sich ein erstes Ende des ersten aktiven Teils (1101) auf einer Seite der Gate-Leitung (13) entfernt von dem dritten aktiven Teil (1103) befindet und ein zweites Ende des ersten aktiven Teils (1101) mit einem ersten Ende des dritten aktiven Teils (1103) verbunden ist; sich ein erstes Ende und ein zweites Ende des zweiten aktiven Teils (1102) jeweils in zwei benachbarten der Subpixelbereichen (101) in der Zeilenrichtung (X) befinden, sich das erste Ende des zweiten aktiven Teils (1102) auf einer Seite der Gate-Leitung (13) entfernt von dem dritten aktiven Teil (1103) befindet und das zweite Ende des zweiten aktiven Teils (1102) mit einem zweiten Ende des dritten aktiven Teils (1103) verbunden ist; und wobei das Gate (111) des Transistors (11) durch einen Teil in der Gate-Leitungen (13) gebildet ist, der sich mit dem ersten aktiven Teil (1101) und dem zweiten aktiven Teil (1102) in der Dickenrichtung (Z) des ersten Substrats (10) überlappt, die Source (112) des Transistors (11) durch einen Teil in der Datenleitungen (14) gebildet ist, der sich mit dem ersten Ende des ersten aktiven Teils (1101) in der Dickenrichtung (Z) des ersten Substrats (10) überlappt, die Source (112) durch das zweite Durchgangsloch (160) mit dem ersten Ende des ersten aktiven Teils (1101) verbunden ist, der Drain (113) des Transistors (11) durch einen Teil in der zweiten Elektrodenplatte (122) gebildet ist, der sich mit dem ersten Ende des zweiten aktiven Teils (1102) in der Dickenrichtung (Z) des ersten Substrats (10) überlappt, und der Drain (113) durch das dritte Durchgangsloch (161) mit dem ersten Ende des zweiten aktiven Teils (1102) verbunden ist.
  20. Array-Substrat nach Anspruch 19, wobei die ersten Elektrodenplatten (121) der Speicherkondensatoren (12) von zwei beliebigen benachbarten Subpixelschaltungen in derselben Zeile der Subpixelschaltungen durch eine gemeinsame Leitung (19) verbunden sind, und die gemeinsame Leitung (19) und die erste Elektrodenplatte (121) auf derselben Schicht angeordnet sind.
  21. Array-Substrat nach einem der Ansprüche 18 bis 20, wobei die Planarisierungsschicht (17) ferner einen Nicht-Musterteil (172) umfasst, der sich zumindest in dem ersten Verdrahtungsbereich (102) befindet, wobei sich der Nicht-Musterteil (172) in der Zeilenrichtung (X) erstreckt und eine von dem ersten Substrat (10) entfernte Oberfläche des Nicht-Musterteils (172) eine ebene Oberfläche ist.
  22. Array-Substrat nach Anspruch 21, wobei jede der Mustereinheiten (171a) in dem Musterteil (171) kontinuierlich angeordnet ist; und wobei sich der Musterteil (171) in der Zeilenrichtung (X) erstreckt, und sich eine orthographische Projektion des Musterteils (171) auf dem ersten Substrat (10) mit jedem der Subpixelbereiche (101) in derselben Zeile wie der Musterteil (171) überlappt.
  23. Array-Substrat nach Anspruch 22, wobei mehrere Musterteile (171) und mehrere Nicht-Musterteile (172) vorgesehen sind, und die Musterteile (171) und die Nicht-Musterteile (172) abwechselnd in der Spaltenrichtung (Y) angeordnet sind.
  24. Anzeigefeld, umfassend das Array-Substrat nach einem der Ansprüche 1 bis 23 und ein gegenüberliegendes Substrat, das in Bezug auf das Array-Substrat in entgegengesetzter Weise angeordnet ist.
  25. Anzeigefeld nach Anspruch 24, wobei das Array-Substrat das Array-Substrat nach Anspruch 21 ist; das gegenüberliegende Substrat ein zweites Substrat (22) und einen Abstandshalter (20) umfasst, der sich auf einer Seite des zweiten Substrats (22) nahe dem Array-Substrat befindet, wobei sich eine orthographische Projektion des Abstandshalters (20) auf dem ersten Substrat (10) mit einem Überlappungsteil zwischen dem ersten Verdrahtungsbereich (102) und dem zweiten Verdrahtungsbereich (103) überlappt, und eine orthographische Projektion einer Oberfläche des Abstandshalters (20) nahe dem Array-Substrat auf dem ersten Substrat (10) sich in einer orthographischen Projektion des Nicht-Musterteils (172) der Planarisierungsschicht (17) auf dem ersten Substrat (10) befindet.
  26. Anzeigefeld nach Anspruch 25, wobei ein Abstand (H3) zwischen der Oberfläche des Abstandshalters (20) nahe dem Array-Substrat und der Abstandsrille (1711) der Mustereinheit (171a) größer als oder gleich 5 µm ist.
  27. Anzeigefeld nach Anspruch 25 oder 26, wobei das gegenüberliegende Substrat ferner eine Abschirmschicht (21) umfasst, die sich zwischen dem Abstandshalter (20) und dem zweiten Substrat (22) befindet, wobei die Abschirmschicht (21) mit einer Vielzahl von Öffnungsbereichen (210) versehen ist, die in einem Array angeordnet sind, und wobei eine orthographische Projektion jedes der Öffnungsbereiche (210) auf dem ersten Substrat (10) sich in einem der Subpixelbereiche (101) und in orthographischen Projektionen der reflektierenden Elektrode (18) und des Musterteils (171) auf dem ersten Substrat (10) befindet.
  28. Anzeigefeld nach Anspruch 27, wobei das gegenüberliegende Substrat ferner umfasst: eine Farbfilmschicht, die sich zwischen dem Abstandshalter (20) und dem zweiten Substrat (22) befindet und eine Vielzahl von Filterblöcken (23) umfasst, wobei sich zumindest ein Teil der Filterblöcken (23) in den Öffnungsbereichen (210) befindet; eine Schutzfilmschicht (24), die sich auf einer Seite der Farbfilmschicht und der Abschirmschicht (21) entfernt von dem zweiten Substrat (22) und auf einer Seite des Abstandshalters (20) nahe dem zweiten Substrat (22) befindet, wobei die Schutzfilmschicht (24) die Farbfilmschicht und die Abschirmschicht (21) bedeckt; und eine gemeinsame Elektrodenschicht (25), die sich zwischen der Schutzfilmschicht (24) und dem Abstandshalter (20) befindet.
  29. Elektronische Vorrichtung mit dem Anzeigefeld nach einem der Ansprüche 24 bis 28.
DE112021001266.5T 2021-01-29 2021-01-29 Array-substrat, anzeigefeld und elektronische vorrichtung Pending DE112021001266T5 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2021/074475 WO2022160279A1 (zh) 2021-01-29 2021-01-29 阵列基板、显示面板及电子设备

Publications (1)

Publication Number Publication Date
DE112021001266T5 true DE112021001266T5 (de) 2023-06-15

Family

ID=82654089

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112021001266.5T Pending DE112021001266T5 (de) 2021-01-29 2021-01-29 Array-substrat, anzeigefeld und elektronische vorrichtung

Country Status (3)

Country Link
CN (1) CN115668041B (de)
DE (1) DE112021001266T5 (de)
WO (1) WO2022160279A1 (de)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002229067A (ja) * 1996-09-17 2002-08-14 Seiko Epson Corp 液晶パネル用基板およびそれを用いた液晶パネル並びに投射型表示装置
CN1174359C (zh) * 1999-03-04 2004-11-03 三星电子株式会社 反射型液晶显示器及其制造方法
KR100813027B1 (ko) * 2001-08-18 2008-03-14 삼성전자주식회사 감광성 절연막 및 반사전극의 요철 형성방법 및 이를이용한 요철구조의 반사전극을 갖는 액정표시기의 제조방법
KR100737895B1 (ko) * 2002-09-18 2007-07-10 삼성전자주식회사 반사형 및 반사-투과형 액정표시장치 및 이의 제조방법
JP2007264276A (ja) * 2006-03-28 2007-10-11 Sharp Corp 液晶表示装置の製造方法、及びそれに用いられるフォトマスク
CN109524422A (zh) * 2019-01-07 2019-03-26 京东方科技集团股份有限公司 阵列基板及其制作方法、反射式显示面板和显示装置
CN111338144B (zh) * 2020-04-14 2023-08-18 京东方科技集团股份有限公司 显示面板及显示装置

Also Published As

Publication number Publication date
CN115668041A (zh) 2023-01-31
US20230154933A1 (en) 2023-05-18
WO2022160279A1 (zh) 2022-08-04
CN115668041B (zh) 2024-04-02

Similar Documents

Publication Publication Date Title
DE102006028322B4 (de) Flüssigkristallanzeigevorrichtung und Herstellungsverfahren
DE102011123056B3 (de) Flüssigkristallanzeigevorrichtung
DE102018127272B4 (de) Anzeigevorrichtung mit Prozessschlüssel
DE102006057773B4 (de) Matrixsubstrat für eine In-Plane-Switching LCD-Vorrichtung, In-Plane Switching LCD-Vorrichtung und Verfahren zu dessen Herstellung
DE102008058709B4 (de) Arraysubstrat für Fringe-Field-Schaltmodus-Flüssigkristallanzeigevorrichtung und eine Fringe-Field-Schaltmodus-Flüssigkristallanzeigevorrichtung, die dasselbe aufweist
DE602005004726T2 (de) Tafel mit Dünnschichttransistormatrix für Flüssigkristallanzeigegerät und Herstellungsverfahren dafür
DE102012106788B4 (de) Flüssigkristall-Anzeigevorrichtung
DE102006028998B4 (de) Flüssigkristalldisplay und Verfahren zu dessen Herstellung
DE102018000290B4 (de) Displaytafel und Displayvorrichtung
DE102004028991B4 (de) Dünnschichttransistorarray-Substrat und Herstellverfahren für ein solches
DE102014116263B4 (de) Organische lichtemittierende Anzeigevorrichtung
DE102017127959A1 (de) Flüssigkristallanzeigefeld und flüssigkristallanzeigevorrichtung
DE102011050113B4 (de) Flüssigkristallanzeigevorrichtung und Verfahren zur Herstellung derselben
DE102005059789A1 (de) Flüssigkristallanzeigevorrichtung und Herstellungsverfahren davon
DE102018000336B4 (de) Anzeigepaneel und anzeigevorrichtung
DE102006055880A1 (de) Transflektive Flüssigkristall-Anzeigevorrichtung und Verfahren zum Herstellen derselben
DE102017106895B4 (de) Flüssigkristallanzeigefeld und Flüssigkristallanzeigevorrichtung
DE102015100031A1 (de) Rastersubstrat; Anzeigefeld und Anzeigevorrichtung
DE112012007107T5 (de) Flüssigkristallanzeigetafel und Anzeigevorrichtung mit einer solchen Tafel
DE102015117817A1 (de) Anordnungssubstrat und Flüssigkristall-Anzeigefeld
DE69534459T2 (de) Flüssigkristallanzeigevorrichtung mit abgeschirmter Pixelstruktur
DE102018202462A1 (de) Flüssigkristallanzeigefeld und Flüssigkristallanzeigevorrichtung
DE102004063529B4 (de) Transflektiv-Flüssigkristallanzeigevorrichtung und Herstellungsverfahren derselben
DE112021002769T5 (de) Pixelarray und anzeigevorrichtung
DE102019135199A1 (de) Flüssigkristallanzeigevorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed