DE112020005667T5 - Waferpolierverfahren und Siliziumwafer - Google Patents

Waferpolierverfahren und Siliziumwafer Download PDF

Info

Publication number
DE112020005667T5
DE112020005667T5 DE112020005667.8T DE112020005667T DE112020005667T5 DE 112020005667 T5 DE112020005667 T5 DE 112020005667T5 DE 112020005667 T DE112020005667 T DE 112020005667T DE 112020005667 T5 DE112020005667 T5 DE 112020005667T5
Authority
DE
Germany
Prior art keywords
polishing
wafer
less
nanotopography
polishing pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112020005667.8T
Other languages
English (en)
Inventor
Kazuaki Kozasa
Katsuhisa Sugimori
Kazuki Nishioka
Tsuyoshi Morita
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Publication of DE112020005667T5 publication Critical patent/DE112020005667T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02008Multistep processes
    • H01L21/0201Specific process step
    • H01L21/02024Mirror polishing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00Lapping machines or devices; Accessories
    • B24B37/04Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/042Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00Lapping machines or devices; Accessories
    • B24B37/04Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/07Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool
    • B24B37/10Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool for single side lapping
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00Lapping machines or devices; Accessories
    • B24B37/11Lapping tools
    • B24B37/20Lapping pads for working plane surfaces
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67092Apparatus for mechanical treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

[Problem] Es werden ein Waferpolierverfahren, das zum Verbessern von Nanotopografiecharakteristiken innerhalb einer Stelle auf der Oberfläche eines Wafers mit einer 2mm-Quadrat-Fläche oder einer dieser äquivalenten kleinen Fläche in der Lage ist, und ein Siliziumwafer, der durch das Waferpolierverfahren poliert ist, bereitgestellt.[Lösung] Das Waferpolierverfahren der vorliegenden Erfindung ist ein Verfahren zum chemisch-mechanischen Polieren der Oberfläche eines Wafers durch einen Polierschritt in zwei oder mehr Polierschritten mit unterschiedlichen Polierraten, wobei die Dickenvariation in der Ebene (Standardabweichung) eines Polierpads 150, das in einem Polierschritt mit einer Bearbeitungszugabe von 0,3 µm oder mehr verwendet wird, 2,0 µm oder weniger beträgt.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Erfindung betrifft ein Waferpolierverfahren und insbesondere ein Waferpolierverfahren für einen Siliziumwafer mit einer Oberfläche, auf der eine Nanotopografie gebildet wird. Die vorliegende Erfindung betrifft auch einen Siliziumwafer, der durch ein solches Polierverfahren poliert wird.
  • HINTERGRUND
  • Siliziumwafer werden weithin als ein Substratmaterial für Halbleitervorrichtungen verwendet. Siliziumwafer werden durch sequentielles Durchführen von Prozessen produziert, einschließlich Außenperipherieschleifen, Schneiden in Scheiben, Läppen, Ätzen, doppelseitiges Polieren, einseitiges Polieren und Waschen für einen Siliziumeinkristallingot. Von diesen ist der einseitige Polierprozess ein Prozess, der zum Entfernen einer Unebenheit oder Welligkeit auf der Waferoberfläche und dementsprechend zum Verbessern der Ebenheit erforderlich ist, wobei eine Hochglanzpolitur durch CMP (chemisch-mechanisches Polieren) durchgeführt wird.
  • Üblicherweise wird bei dem einseitigen Polierprozess für einen Siliziumwafer eine Einzelwafertyp-Waferpoliereinrichtung (CMP-Einrichtung) verwendet. Die Waferpoliereinrichtung beinhaltet eine Rotationsträgerplatte, an der ein Polierpad angebracht ist, und einen Polierkopf zum Pressen des Wafers auf das Polierpad und Halten von diesem dort. Die Einrichtung rotiert die Rotationsträgerplatte und den Polierkopf, während eine Slurry zugeführt wird, wodurch eine Oberfläche des Wafers poliert wird.
  • In den letzten Jahren haben Siliziumwafer ein Problem einer winzigen Oberflächenunebenheit, die als „Nanotopografie“ bezeichnet wird. Die Nanotopografie verweist auf eine periodische Welligkeitskomponente, die auf der Waferoberfläche vorliegt und eine Wellenlänge aufweist, die kürzer als jene von „BOW“ (Verbiegung) und „Warp“ (Krümmung) und länger als jene von „Oberflächenrauigkeit“ ist, wobei die Wellenlänge 0,2 mm bis 20 mm beträgt und eine Amplitude (Spitze-Tal-Wert) von einigen zehn nm aufweist. Wenn die Nanotopografie einen geeigneten Wert überschreitet, verschlechtert sich die Ausbeute einer STI (Shallow Trench Isolation - Flachgrabenisolation) in einem Vorrichtungsprozess, was zu einer großen Variation von Vorrichtungscharakteristiken, wie etwa einer Schwellenspannung VT, führt.
  • Bezüglich der Nanotopografie beschreibt zum Beispiel Patentdokument 1 eine Slurry-Zusammensetzung für chemisch-mechanisches Polieren, die zum Kompensieren des Nanotopografieeffekts in der Lage ist, und ein Verfahren zum Planarisieren der Oberfläche einer Halbleitervorrichtung unter Verwendung der Zusammensetzung.
  • [Verwandte Technik]
  • [Patentliteratur]
  • [Patentliteratur 1] WO 2004/100243 A1
  • KURZDARSTELLUNG DER ERFINDUNG
  • [Durch die Erfindung zu lösendes Problem]
  • Der jüngste Trend der Feinvorrichtungsverarbeitung führt zu einer signifikanten Reduzierung der Beabstandung zwischen angrenzenden Elementen, so dass ein Einfluss, den die Nanotopografie auf die Vorrichtungsabmessungsgenauigkeit aufweist, immer größer wird. Zum Beispiel verursacht die Anwesenheit der Nanotopografie eine Variation einer Bearbeitungszugabe zur maschinellen CMP-Bearbeitung, wobei die Höhenabmessung der Elemente beeinflusst wird. Dementsprechend ist es erforderlich, zu bewirken, dass Nanotopografiecharakteristiken in der Zukunft in strengere Spezifikationen fallen, und eine Verbesserung von Nanotopografiecharakteristiken innerhalb einer sehr kleinen Fläche eines 2mm-Quadrats (2 mm × 2 mm) ist besonders gefragt.
  • Es ist daher ein Ziel der vorliegenden Erfindung, ein Waferpolierverfahren, das zum Verbessern von Nanotopografiecharakteristiken innerhalb einer Stelle auf der Oberfläche eines Wafers mit einer 2mm-Quadrat-Fläche oder einer dieser äquivalenten kleinen Fläche in der Lage ist, und einen Siliziumwafer, der durch das Waferpolierverfahren poliert ist, bereitzustellen.
  • [Mittel zum Lösen der Probleme]
  • Als ein Ergebnis intensiver Forschung bezüglich eines Mechanismus zum Bewirken einer Nanotopografie haben die vorliegenden Erfinder herausgefunden, dass eine Polierunebenheit, die in einem einseitigen Polierprozess auftritt, in dem eine Bearbeitungszugabe auf etwa 0,5 µm eingestellt wird, eine 2mm-Quadrat-Nanotopografie verursacht und dass die Polierunebenheit aufgrund einer ungleichmäßigen Dicke eines Polierpads verursacht wird. Es wurde angenommen, dass die Dickenvariation in der Ebene des Polierpads zu einem gewissen Ausmaß erforderlich ist, um Slurry zwischen dem Polierpad und einer maschinell zu bearbeitenden Oberfläche des Wafers zu halten, so dass die Poliereffizienz verbessert wird. Jedoch haben die vorliegenden Erfinder unter Berücksichtigung einer Welligkeitskomponente in einer sehr kleinen Fläche eines 2mm-Quadrats herausgefunden, dass es erforderlich ist, die Dickenvariation in der Ebene des Polierpads ausreichend zu reduzieren. Ferner wurde herausgefunden, dass bei einer Beurteilung der Nanotopografie innerhalb einer 2mm-Quadrat-Stelle eine Verwendung eines 50%-Schwellenwertes für die Nanotopografie anstelle des 99,95%- und 99,5%-Schwellenwertes effektiv zum Reduzieren einer Variation von Vorrichtungscharakteristiken ist.
  • Die vorliegende Erfindung erfolgte basierend auf solchen technischen Ergebnissen und ein Waferpolierverfahren gemäß der vorliegenden Erfindung ist ein Verfahren zum chemisch-mechanischen Polieren auf einer Oberfläche eines Wafers durch zwei oder mehr Polierschritte mit unterschiedlichen Polierraten, wobei eine Dickenvariation in der Ebene (Standardabweichung) eines Polierpads, das in einem Polierschritt mit einer Bearbeitungszugabe von 0,3 µm oder mehr verwendet wird, 2,0 µm oder weniger beträgt.
  • Gemäß der vorliegenden Erfindung kann die 2mm-Quadrat-Nanotopografie auf der Waferoberfläche, die aufgrund der Dickenvariation des Polierpads verursacht wird, verbessert werden. Insbesondere ist es durch Reduzieren des 50%-Schwellenwertes für die 2mm-Quadrat-Nanotopografie auf 1,0 nm oder weniger möglich, eine Variation von Vorrichtungscharakteristiken in der Waferebene zu reduzieren und dadurch Halbleiterchips mit einheitlichen Vorrichtungscharakteristiken herzustellen.
  • Bei der vorliegenden Erfindung beinhalten die zwei oder mehr Polierschritte bevorzugt einen ersten Polierschritt zum Polieren der Oberfläche des Wafers um 0,3 µm oder mehr, und einen zweiten Polierschritt zum Polieren der Oberfläche des Wafers mit einer Polierrate, die niedriger als jene des ersten Polierschrittes ist, und eine Dickenvariation in der Ebene (Standardabweichung) eines in dem ersten Polierschritt verwendeten Polierpads beträgt bevorzugt 2,0 µm oder weniger. In diesem Fall beträgt eine Polierrate des Wafers in dem ersten Polierschritt bevorzugt 50 nm/min oder mehr. Polieren einer Unebenheit, die in dem ersten Polierschritt auftritt, hat einen Einfluss auf die Nanotopografie auf der Waferoberfläche; jedoch ist es durch Reduzieren der Dickenvariation (Standardabweichung) des Polierpads, das in dem ersten Polierschritt verwendet wird, auf 2,0 µm oder weniger möglich, eine Polierunebenheit zu unterdrücken und dadurch die 2mm-Quadrat-Nanotopografie zu verbessern.
  • Bei der vorliegenden Erfindung beträgt der 50%-Schwellenwert für die Nanotopografie innerhalb einer Stelle, die auf der Oberfläche des Wafers definiert ist, der durch den ersten und zweiten Polierschritt poliert wurde, und die eine Größe mit einer Länge in wenigstens einer Richtung von 2 mm und eine Fläche von 2 mm2 oder mehr und 4 mm2 oder weniger aufweist, bevorzugt 1,0 nm oder weniger. Der 50%-Schwellenwert für die Nanotopografie verweist auf einen maximalen Wert unter 50 % akkumulierter Werte eines Nanotopografiewertes für jede Stelle in der Waferebene, der als ein Ergebnis des Ausschließens der oberen 50 % der akkumulierten Werte erhalten wird. Die Größe der Stelle ist bevorzugter 2mm-Quadrat (2 mm × 2 mm). Durch das Reduzieren des 50%-Schwellenwertes für die Nanotopografie innerhalb einer 2mm-Quadrat-Stelle auf der Waferoberfläche auf 1,0 nm oder weniger können Nanotopografiecharakteristiken weiter verbessert werden. Dies ermöglicht es, eine Variation von Vorrichtungscharakteristiken in der Waferebene zu reduzieren und dadurch Halbleiterchips mit einheitlichen Vorrichtungscharakteristiken herzustellen.
  • Bei der vorliegenden Erfindung beträgt eine relative Geschwindigkeit des Wafers zu dem Polierpad in dem ersten Polierschritt bevorzugt 0,3 m/s oder weniger, und beträgt die Dickenvariation in der Ebene (Standardabweichung) des in dem ersten Polierschritt verwendeten Polierpads bevorzugt 1,6 µm oder weniger. Ferner beträgt eine ROA (Roll Off Amount - Abfallmenge) an einer Position 1 mm einwärts von einer äußersten Peripherie des Wafers, der durch den ersten und zweiten Polierschritt poliert wurde, bevorzugt 20 nm oder weniger. Dies ermöglicht es, nicht nur die 2mm-Quadrat-Nanotopografie auf der Waferoberfläche aufgrund einer Dickenvariation des Polierpads zu verbessern, sondern auch die Ebenheit des Waferaußenperipherieteils.
  • Das Waferpolierverfahren gemäß der vorliegenden Erfindung beinhaltet bevorzugt ferner einen Polierpaddickenbeurteilungsschritt zum Messen einer Dickenvariation in der Ebene eines Polierpads, das beim chemischen und mechanischen Polieren eines Wafers verwendet wird, und Überprüfen, ob die Dickenvariation in der Ebene (Standardabweichung) 2,0 µm oder weniger beträgt oder nicht, und einen Polierpaddickenanpassungsschritt zum Anpassen, wenn die Dickenvariation in der Ebene (Standardabweichung) des Polierpads nicht 2,0 µm oder weniger beträgt, der Dickenverteilung des Polierpads, so dass die Dickenvariation (Standardabweichung) auf 2,0 µm oder weniger reduziert wird, und das Polierpad wird bevorzugt mit einer Dickenvariation in der Ebene (Standardabweichung) von 2,0 µm oder weniger wird bevorzugt zum Polieren der Oberfläche des Wafers um 0,3 µm oder mehr verwendet. Dies ermöglicht, dass die Dickenvariation (Standardabweichung) eines in dem Polierschritt zum Polieren der Waferoberfläche um 0,3 µm zu verwendenden Polierpads 2,0 µm oder weniger ohne Ausfall beträgt, wodurch es ermöglicht wird, Nanotopografiecharakteristiken innerhalb einer 2mm-Quadrat-Stelle auf dem Siliziumwafer zuverlässig zu verbessern.
  • Ferner ist ein Siliziumwafer gemäß der vorliegenden Erfindung ein Siliziumwafer, in dem der 50%-Schwellenwert einer Nanotopografie innerhalb einer Stelle, die eine Größe mit einer Länge in wenigstens einer Richtung von 2 mm und eine Fläche von 2 mm2 oder mehr und 4 mm2 oder weniger aufweist, 1,0 nm oder weniger beträgt. In diesem Fall beträgt eine ROA bei einer Position 1 mm einwärts von einer äußersten Peripherie des Wafers bevorzugt 20 nm oder weniger. Ferner ist die Größe der Stelle bevorzugt ein 2mm-Quadrat. Gemäß der vorliegenden Erfindung kann eine Variation von Vorrichtungscharakteristiken in der Waferebene reduziert werden, um es zu ermöglichen, Halbleiterchips mit einheitlichen Vorrichtungscharakteristiken herzustellen.
  • [Vorteilhafte Effekte der Erfindung]
  • Gemäß der vorliegenden Erfindung können ein Waferpolierverfahren, das zum Verbessern von Nanotopografiecharakteristiken innerhalb einer Stelle auf der Oberfläche eines Wafers mit einer 2mm-Quadrat-Fläche oder einer dieser äquivalenten kleinen Fläche in der Lage ist, und einen Siliziumwafer, der durch das Waferpolierverfahren poliert ist, bereitgestellt werden.
  • Figurenliste
    • [1] 1 ist eine schematische Ansicht zum Erklären eines Siliziumwaferpolierverfahrens gemäß einer Ausführungsform der vorliegenden Erfindung.
    • [2] 2 ist eine schematische Ansicht zum Erklären der Beziehung zwischen dem Polierkopf und dem Polierpad, die in 1 veranschaulicht sind.
    • [3] 3 ist ein Flussdiagramm zum Erklären des Siliziumwaferpolierverfahrens, das unter Verwendung der in 1 veranschaulichten einseitigen Poliereinrichtung durchgeführt wird.
    • [4] 4 ist ein Graph, der die Beziehung zwischen der Dickenvariationsverteilung (Standardabweichung) des Polierpads und dem 2mm-Quadrat-Nanotopografiewert zeigt.
    • [5] 5 ist ein Graph, der die Beziehung zwischen der Polierzugabe des Wafers und der Nanotopografie innerhalb der 2mm-Quadrat-Stelle zeigt.
    • [6] 6 ist ein Graph, der die Beziehung zwischen der relativen Geschwindigkeit des Wafers zu dem Pad und der Nanotopografie an der Stelle des 2mm-Quadrats zeigt.
    • [7] 7 ist ein Graph, der die Beziehung zwischen der relativen Geschwindigkeit des Wafers zu dem Pad und der ROA bei dem Waferaußenperipherieteil zeigt.
  • WEISE ZUM AUSFÜHREN DER ERFINDUNG
  • Eine bevorzugte Ausführungsform der vorliegenden Erfindung wird nachfolgend ausführlich unter Bezugnahme auf die begleitenden Zeichnungen beschrieben.
  • 1 ist eine schematische Ansicht zum Erklären eines Siliziumwaferpolierverfahrens gemäß einer Ausführungsform der vorliegenden Erfindung.
  • Wie in 1 veranschaulicht, ist ein Siliziumwaferpolierverfahren ein Verfahren zum chemisch-mechanischen Polieren einer Seite eines Siliziumwafers unter Verwendung einer einseitigen Einzelwafertyp-Poliereinrichtung 100. Ein maschinell zu bearbeitender Siliziumwafer 10 wird unter Verwendung einer Drahtsäge aus einem durch ein CZ-Verfahren gewachsenen Siliziumeinkristallingot ausgeschnitten und wird dann Läppen (doppelseitigem Schleifen) und doppelseitigem Polieren unterzogen.
  • Die einseitige Poliereinrichtung 100 weist einen Polierkopf 120 zum Einspannen des Siliziumwafers 10 und eine Rotationsträgerplatte 140, an der ein Polierpad 150 befestigt ist, auf. Die einseitige Poliereinrichtung 100 ist ferner mit einem Rotationsmechanismus zum Rotieren des Polierkopfs 120 und einem Bewegungsmechanismus zum Bewegen des Polierkopfs 120 innerhalb und außerhalb der Rotationsträgerplatte 140 versehen.
  • Das Polierpad 150 ist nicht speziell hinsichtlich der Struktur beschränkt und kann ein Polierpad mit einer zweischichtigen Struktur sein, bei der eine NAP-Schicht (Polyurethanschaumschicht) auf einer darunterliegenden Schicht gebildet ist, die durch Imprägnieren eines Vliesstoffs mit Polyurethan erhalten wird, oder kann ein Polierpad vom Velourledertyp mit einer zweischichtigen Struktur sein, die eine harte NAP-Schicht und eine weiche NAP-Schicht beinhaltet.
  • In der einseitigen Poliereinrichtung 100 wird in einem Zustand, in dem der Siliziumwafer 10 durch den Polierkopf 120 gehalten wird, eine maschinell zu bearbeitende Oberfläche (d. h. eine Oberfläche, die der Rotationsträgerplatte 140 zugewandt ist) des Siliziumwafers 10 gegen das Polierpad 150 auf der Rotationsträgerplatte 140 gepresst und der Polierkopf 120 und die Rotationsträgerplatte 140 werden zusammen gedreht. Dann wird eine Slurry 170 von einem Slurry-Bereitstellungsmittel 160 bereitgestellt, während der Polierkopf 120 und die Rotationsträgerplatte 140 dementsprechend relativ bewegt werden, um dadurch die zu polierende Oberfläche des Siliziumwafers 10 chemisch und mechanisch zu polieren.
  • 2 ist eine schematische Ansicht zum Erklären der Beziehung zwischen dem Polierkopf 120 und dem Polierpad 150, die in 1 veranschaulicht sind.
  • Wie in 2 veranschaulicht, weist der Polierkopf 120 eine Rückplatte 122 zum Einspannen des Siliziumwafers 10 auf, und ein Haltering 124 zum Verhindern eines Herausspringens des Siliziumwafers 10, der poliert wird, ist an dem Peripherierand der Rückplatte 122 bereitgestellt. Der Siliziumwafer 10 wird einseitigem Polieren mit seiner einen Oberfläche (zu polierenden Oberfläche), die von einer unteren Endoberfläche 124A des Haltergings 124 hervorsteht, unterzogen und das Polierpad 150, das ein elastischer Körper ist, wird aufgrund einer Presskraft von dem Polierkopf 120 unterhalb des Siliziumwafers 10 abwärts vertieft. Die Slurry 170, die auf den Polierkopf 150 geliefert wird, fließt aufgrund der Zentrifugalkraft, die durch die Rotation der Rotationsträgerplatte 140 verursacht wird, von den Zentren der Rotationsträgerplatte 140 und des Polierpads 150 zu den Peripherierändern davon und tritt ein kleine Spalte zwischen dem Siliziumwafer 10 und dem Polierpad 150 und zwischen dem Haltering 124 und dem Polierpad 150 ein.
  • 3 ist ein Flussdiagramm zum Erklären des Siliziumwaferpolierverfahrens, das unter Verwendung der in 1 veranschaulichten einseitigen Poliereinrichtung 100 durchgeführt wird.
  • Wie in 3 veranschaulicht, beinhaltet das Siliziumwaferpolierverfahren gemäß der vorliegenden Ausführungsform einen Polierpaddickenbeurteilungsschritt S10 zum Messen, im Voraus, einer Variation der Dicke des Polierpads, einen ersten Polierschritt S11 zum Polieren der Oberfläche des Siliziumwafers um 0,3 µm oder mehr unter Verwendung des Polierpads nach der Beurteilung, einen zweiten Polierschritt S12 zum weiteren Polieren der Oberfläche des Siliziumwafers, der in dem ersten Polierschritt S11 poliert wurde, mit einer Polierrate, die niedriger als jene des ersten Polierschrittes S11 ist, und einen 2mm-Quadrat-Nanotopografie-Beurteilungsschritt S13 zum Messen der Nanotopografie innerhalb einer 2mm-Quadrat-Stelle auf dem Siliziumwafer nach dem Polieren.
  • Der erste Polierschritt S11 ist ein sogenannter halbfinaler Polierschritt, in dem der Siliziumwafer mit einer Polierrate, die höher als jene des zweiten Polierschritts S12 ist, unter Verwendung einer Slurry mit einer hohen Ätzrate poliert wird. Die Polierrate (erste Polierrate) in dem ersten Polierschritt S11 beträgt 50 nm/min oder mehr und bevorzugt 100 nm/min oder mehr.
  • Die Dickenvariation in der Ebene (Standardabweichung) eines in dem ersten Polierschritt S11 verwendeten Polierpads wird auf 2,0 µm oder weniger eingestellt. Dementsprechend wird in dem ersten Polierschritt S11 chemisch-mechanisches Polieren mit der Dickenvariation in der Ebene (Standardabweichung) eines Siliziumwafers auf 2,0 µm oder weniger begrenzt durchgeführt, so dass es möglich ist, nicht nur eine Bearbeitungszugabe von 0,3 µm oder mehr sicherzustellen, sondern auch die Nanotopografie innerhalb einer 2mm-Quadrat-Stelle auf 1,0 nm oder weniger zu reduzieren.
  • Wenn die relative Geschwindigkeit des Wafers zu dem Polierpad auf eine niedrige Geschwindigkeit von 0,3 m/s oder weniger eingestellt wird, wird die Dickenvariation in der Ebene (Standardabweichung) des in dem ersten Polierschritt S11 verwendeten Polierpads bevorzugt auf 1,6 µm oder weniger eingestellt. Wenn der Polierkopf und die Rotationsträgerplatte mit einer niedrigen Geschwindigkeit rotiert werden, um die relative Geschwindigkeit des Wafers zu dem Polierpad zu reduzieren, kann die Ebenheit des Waferaußenperipherieteils verbessert werden, wohingegen sich Nanotopografiecharakteristiken wahrscheinlich verschlechtern. Wenn jedoch die Variation in der Ebene (Standardabweichung) des Polierpads auf 1,6 µm oder weniger eingestellt wird, kann die ROA an einer Position 1 mm einwärts von der äußersten Peripherie des Wafers auf 20 nm oder weniger reduziert werden und kann die Nanotopografie innerhalb einer 2mm-Quadrat-Stelle auf 1,0 nm oder weniger reduziert werden. Das heißt, die Ebenheit des Waferaußenperipherieteils und Nanotopografiecharakteristiken können verbessert werden.
  • Der zweite Polierschritt S12 ist bevorzugt ein sogenannter finaler Polierschritt, in dem die Oberfläche des Siliziumwafers mit einer zweiten Polierrate, die niedriger als die erste Polierrate ist, unter Verwendung einer Slurry mit einer geringen Ätzrate poliert wird. Die Ätzrate in dem zweiten Polierschritt S12 beträgt 10 nm/min oder weniger und bevorzugt 5 nm/min oder weniger. In dem zweiten Polierschritt S12 wird ein Velourlederpolierpad verwendet, das aus einer oberen NAP-Schicht und einer unteren Vliesstoffschicht besteht. Ferner ermöglicht die niedrige Polierrate die Verwendung eines Polierpads mit einer Dickenvariation (Standardabweichung) von 20 µm oder weniger.
  • Bei der vorliegenden Ausführungsform wird es bevorzugt, vor dem ersten Polierschritt S11 einen Polierpaddickenbeurteilungsschritt S10 zum Messen der Dickenverteilung in der Ebene des Polierpads, das in dem ersten Polierschritt S11 verwendet wird, und Überprüfen, ob die Dickenvariation in der Ebene (Standardabweichung) des Polierpads 2,0 µm oder weniger beträgt oder nicht, durchzuführen. Ein Polierpad mit einer Dickenvariation (Standardabweichung) von 2,0 µm oder weniger kann in dem ersten Polierschritt S11 als ein akzeptables Produkt verwendet werden. Andererseits muss ein Polierpad mit einer Dickenvariation, die 2,0 µm überschreitet, bezüglich der Dickenverteilung angepasst werden, so dass die Dickenvariation (Standardabweichung) auf 2,0 µm oder weniger reduziert wird. Dies ermöglicht, dass ein Polierpad mit einer Dickenvariation (Standardabweichung) von 2,0 µm oder weniger in dem ersten Polierschritt S11 ohne Ausfall verwendet wird, wodurch es ermöglicht wird, Nanotopografiecharakteristiken innerhalb einer 2mm-Quadrat-Stelle auf dem Siliziumwafer nach dem Polieren zu verbessern.
  • Bei der vorliegenden Ausführungsform wird es bevorzugt, nach dem ersten Polierschritt S11 und dem zweiten Polierschritt S12 einen 2mm-Quadrat-Nanotografie-Beurteilungsschritt S13 zum Beurteilen der Nanotopografie innerhalb einer 2mm-Quadrat-Stelle auf dem Siliziumwafer durchzuführen. Wenn ein 50%-Schwellenwert einer Nanotopografie innerhalb einer 2mm-Quadrat-Stelle auf dem Siliziumwafer 1,0 nm oder weniger beträgt, wird der Siliziumwafer als akzeptabel hinsichtlich Nanotopografiecharakteristiken bestimmt; andererseits wird, wenn der 50%-Schwellenwert 1,0 nm überschreitet, der Siliziumwafer als ein Ausfall bestimmt. Der 50%-Schwellenwert (50%Th) einer Nanotopografie verweist auf einen Nanotopografiewert, dessen kumulative Wahrscheinlichkeit 50 % beträgt, was ein maximaler Wert ist, wenn nur eine relativ kleine Nanotopografie als ein Beurteilungsziel unter Ausschluss der oberen 50 % der Nanotopografie eingestellt wird.
  • Beim Messen der Nanotopografie wird eine Höhenkarte, die die Größe der Rauigkeit der Waferoberfläche angibt, erzeugt und dann durch Entfernen einer Krümmung in der Mikrometergrößenordnung oder einer Welligkeit in der Mikrometergrößenordnung von dieser durch Filtern abgeflacht. Dann wird die gefilterte Höhenkarte der Waferoberfläche in Stellen einer gewünschten Größe (bei diesem Beispiel ein 2mm-Quadrat) aufgeteilt und wird ein PV(Peak to Vary - Spitze-zu-Variieren)-Wert für jede Stelle berechnet. Dann wird, wie oben beschrieben, ein PV-Wert, dessen kumulative Wahrscheinlichkeit 50 % beträgt, aus PV-Werten aller Stellen als ein Nanotopografiewert der Waferoberfläche ausgewählt.
  • Wenn der Siliziumwafer nach dem Durchlaufen des ersten Polierschrittes S11 und des zweiten Polierschrittes S12 als ein Ausfall hinsichtlich Nanotopografiecharakteristiken bestimmt wird, wird es bevorzugt, einen Polierpaddickenanpassungsschritt zum Anpassen der Dicke des Polierpads, das zum Polieren des ausgefallenen Wafers in dem ersten Polierschritt S11 verwendet wurde, durchzuführen und dann zusätzliches Polieren des ausgefallenen Wafers durchzuführen. Eine Alternative dazu ist ein neues, anderes Polierpad mit einer kleineren Dickenvariation als das Polierpad, das in dem ersten Polierschritt S11 verwendet wurde, zum Durchführen zusätzlichen Polierens des ausgefallenen Wafers. Ferner wird alternativ dazu ein neues Polierpad möglicherweise nicht für den ausgefallenen Wafer verwendet, sondern dann, wenn der erste Polierschritt S11 in der nächsten Charge durchgeführt wird. In diesem Fall kann die 2mm-Quadrat-Nanotopografie (50%-Schwellenwert) auf 1,0 nm oder weniger in der nächsten Charge reduziert werden, obwohl die Nanotopografie des ausgefallenen Wafers nicht verbessert wird. Wenn der Nanotopografiewert 0,1 nm oder weniger beträgt, kann eine ROA ≤ 20 nm auch erzielt werden, während ein Polierpad verwendet wird, das bezüglich der Dickenverteilung verbessert wurde.
  • Wenn die Dickenvariation in der Ebene (Standardabweichung) des Polierpads, das in dem ersten Polierschritt S11 verwendet wird, auf 2,0 µm oder weniger eingestellt wird, kann der 50%-Schwellenwert für die Nanotopografie innerhalb einer 2mm-Quadrat-Stelle auf 1,0 nm oder weniger reduziert werden; jedoch ist ein Unterdrückungseffekt für z. B. einen 99,5%-Schwellenwert klein. Die basierend auf einem 99,5%-Schwellenpegel extrahierte Nanotopografie beinhaltet eine vorherige prozessabgeleitete große Welligkeit, die nicht durch CMP korrigiert werden kann, so dass keine Änderung auftritt, selbst wenn CMP-Bedingungen geändert werden. Jedoch kann eine Welligkeit des 50%-Schwellenpegels durch CMP gesteuert werden, wodurch eine Verbesserung der Nanotopografie ermöglicht wird. Die Stelle basierend auf dem 50%-Schwellenpegel ist der Medianwert der Nanotopografieverteilung, um die herum viele Stellen verteilt sind, wodurch ermöglicht wird, dass die Nanotopografie innerhalb vieler Stellen verbessert wird.
  • Im Allgemeinen unterscheidet sich eine Änderung der Nanotopografie (Schwellenkurve), wenn der Schwellenwert von 0 % auf 100 % geändert wird, erheblich gemäß der Nanotopografiestellengröße. Das heißt, eine Nanotopografie innerhalb einer 2mm-Quadrat-Stelle zeichnet eine Schwellenkurve, die sich vollständig von der Nanotopografie innerhalb z. B. eines 10-mm-Quadrats unterscheidet. Obwohl es zum Beispiel einen Fall geben kann, in dem der 99,5%-Schwellenwert für die Nanotopografie innerhalb eines 10-mm-Quadrats kleiner als ein 1%-Schwellenwert für die Nanotopografie innerhalb eines 2mm-Quadrats ist, ist eine Wahrscheinlichkeit, dass der 99,5%-Schwellenwert für die Nanotopografie innerhalb eines 10-mm-Quadrats kleiner als ein 10%-Schwellenwert für die Nanotopografie innerhalb eines 2mm-Quadrats ist, sehr gering und ist eine Wahrscheinlichkeit, dass der 99,5%-Schwellenwert für die Nanotopografie innerhalb eines 10-mm-Quadrats kleiner als der 50%-Schwellenwert für die Nanotopografie innerhalb eines 2mm-Quadrats ist, beinahe null.
  • Ferner ist der 50%-Schwellenwert selbst für die gleiche 2mm-Quadrat-Nanotopografie ausreichend kleiner als der 99,5%-Schwellenwert und beträgt typischerweise 0,4-mal oder weniger. Das heißt, wenn der 50%-Schwellenwert für die Nanotopografie innerhalb eines 2mm-Quadrats 1,0 nm beträgt, beträgt der 99,5%-Schwellenwert für die Nanotopografie innerhalb eines 2mm-Quadrats 2,5 nm oder mehr.
  • Wie oben beschrieben, wird in dem Siliziumwaferpolierverfahren gemäß der vorliegenden Ausführungsform die Dickenvariation in der Ebene (Standardabweichung) des Polierpads, das in dem ersten Polierschritt S11 mit einer Bearbeitungszugabe von 0,3 µm oder mehr verwendet wird, auf 2,0 µm oder weniger eingestellt, so dass die Nanotopografie innerhalb einer 2mm-Quadrat-Stelle auf der Waferoberfläche, welche aufgrund der Dickenvariation (Standardabweichung) des Polierpads verursacht wird, verbessert werden kann. Insbesondere kann der 50%-Schwellenwert für die Nanotopografie innerhalb einer 2mm-Quadrat-Stelle auf 1,0 nm oder weniger reduziert werden. Dies ermöglicht es, eine Variation von Vorrichtungscharakteristiken in der Waferebene zu reduzieren und dadurch Halbleiterchips mit einheitlichen Vorrichtungscharakteristiken herzustellen.
  • Obwohl die bevorzugte Ausführungsform der vorliegenden Erfindung beschrieben wurde, ist die vorliegende Erfindung nicht auf die obige Ausführungsform beschränkt und verschiedene Modifikationen können innerhalb des Schutzumfangs der vorliegenden Erfindung vorgenommen werden und alle solchen Modifikationen sind in der vorliegenden Erfindung eingeschlossen.
  • Zum Beispiel beinhaltet das Waferpolierverfahren gemäß der obigen Ausführungsform einen Polierschritt in zwei Stufen mit unterschiedlichen Polierraten; jedoch ist die Anzahl an Stufen nicht auf zwei beschränk, sondern kann der Polierschritt drei oder mehr Stufen aufweisen. Obwohl das Polierverfahren bei der obigen Ausführungsform auf einen Siliziumwafer angewandt wird, kann die vorliegende Erfindung auf Wafer außer Silizium angewandt werden.
  • Ferner wird bei der obigen Ausführungsform die 2mm-Quadrat-Stelle auf dem Wafer eingestellt und wird eine Nanotopografie innerhalb jeder Stelle beurteilt; jedoch ist bei der vorliegenden Erfindung die Stellengröße nicht auf das 2mm-Quadrat beschränkt, sondern kann die Stelle eine Größe von z. B. 2 mm × 1 mm haben oder kann eine kreisförmige Fläche von ϕ2 mm sein. Das heißt, die Stelle muss nur eine Größe mit einer Länge in wenigstens einer Richtung von 2 mm und eine Fläche von 2 mm2 oder mehr und 4 mm2 oder weniger aufweisen.
  • [Beispiele]
  • Es wurde ein Einfluss beurteilt, den die Dickenvariation (Standardabweichung) des Polierpads auf die Nanotopografie hatte. Zuerst wurden Polierpadproben #1 bis #5 vorbereitet und die Dickenverteilungen in der Ebene davon wurden gemessen. Die Proben #1 bis #3 waren jeweils ein Polierpad mit einer zugrundeliegenden Schicht aus Vliesstoff, der durch Polyurethan gebunden ist, und eine darauf gebildete NAP-Schicht und die Oberfläche des Vliesstoffs wurde geglättet, so dass die Dickenvariation reduziert wurde. Die Dicken der Proben #1 bis #3 wurden unterschiedlich gemacht, so dass #1 > #2 > #3 gilt. Die Proben #4 und #5 waren jeweils ein Polierpad, das nur aus einer NAP-Schicht gebildet wurde. Die Probe #4 wies eine zweischichtige NAP-Struktur auf, die durch Laminieren von zwei NAP-Schichten erhalten wurde, und die Probe #5 war eine einschichtige NAP-Struktur, die nur eine NAP-Schicht verwendet.
  • Dann wurde die Dickenverteilung für die Polierpadproben #1 bis #5 gemessen. Die Messung der Dicke des Polierpads erfolgte unter Verwendung eines Schopper-Dickenmessgeräts, so dass die Dicke innerhalb einer 80-cm-Quadrat-Fläche in 2-cm-Intervallen gemessen wurde, gefolgt von einer Abbildung der Messungsergebnisse. Die Messung der Dicke des Polierpads erfolgte unter Verwendung eines Schopper-Dickenmessgeräts. Die Beurteilungsergebnisse der Dickenverteilungen der Polierpads #1 bis #5 sind in Tabelle 1 gezeigt.
  • [Tabelle 1]
    Probe Typ Durchschn (mm) R (mm) σ (mm)
    1 Vliesstoff + NAP 0,724 0,156 0,0254
    #2 Vliesstoff + NAP 0,650 0,049 0,0160
    #3 Vliesstoff + NAP 0,684 0,040 0,0059
    #4 Zwei NAP-Schichten 0,616 0,017 0,0016
    #5 Einzelne NAP-Schicht 0,304 0,008 0,0011
  • Wie in Tabelle 1 gezeigt, waren die Durchschnittswerte Durchschn (mm) der Dickenverteilungen der Polierpadproben #1 bis #5 derart, dass #1 > #3 > #2 > #4 > #5 gilt. Andererseits waren die Bereiche R (mm) und Standardabweichungen σ (mm) der Dickenverteilungen der Polierpadproben #1 bis #5 derart, dass #1 > #2 > #3 > #4 > #5 gilt.
  • Dann wurden die Polierpadproben #1 bis #5 verwendet, um einseitiges Polieren für Siliziumwafer W1 bis W5 durchzuführen, die jeweils einen Durchmesser von 200 mm aufwiesen. Danach wurde die 2-mm-Quadrat-Nanotopografie der Siliziumwafer W1 bis W5 gemessen. Die Messung der Nanotopografie erfolgte unter Verwendung einer optischen interferometrischen Ebenheit/Nanotopografie-Messungsvorrichtung (KLA-Tecnor Corporation: Wafer Sight 2). Die Stellengröße jedes Wafers wurde auf ein 2mm-Quadrat eingestellt und der Nanotopografiewert innerhalb jeder Stelle wurde berechnet und abgebildet. Ferner wurden der 99,5%-Schwellenwert und 50%-Schwellenwert aus der Nanotopografieverteilung berechnet. Die Ergebnisse sind in Tabelle 2 gezeigt.
  • Der 99,5%-Schwellenwert einer Nanotopografie verweist auf einen Nanotopografiewert, dessen kumulative Wahrscheinlichkeit 99,5 % ist. Wie oben beschreiben, verweist ferner der 50%-Schwellenwert für die Nanotopografie auf einen Nanotopografiewert, dessen kumulative Wahrscheinlichkeit 50 % ist. Das heißt, der 99,5%-Schwellenwert einer Nanotopografie ist ein maximaler Wert einer Nanotopografie, nachdem die oberen 0,5 % von Werten, die sehr große abnormale Werte sind, ausgeschlossen wurden, und der 50%-Schwellenwert für die Nanotopografie verweist auf einen maximalen Wert, wenn nur eine relativ kleine Nanotopografie als ein Beurteilungsziel unter Ausschluss der oberen 50 % der Nanotopografie eingestellt wird.
  • [Tabelle 2]
    Dickenvariation des Polierpads [µm] 99,5%-Schwellenwert für Nanotopografie [nm] 50%-Schwellenwert für Nanotopografie [nm]
    25 3,9 2,8
    16 3,8 1,9
    5,9 3,6 1,3
    1,6 3,5 0,9
    1,1 3,6 0,7
  • 4 ist ein Graph, der die Beziehung zwischen der Dickenvariationsverteilung (Standardabweichung) des in Tabelle 2 gezeigten Polierpads und dem 2mm-Quadrat-Nanotopografiewert zeigt.
  • Wie in 4 veranschaulicht, weist der 99,5%-Schwellenwert für die Nanotopografie eine schwache Korrelation mit der Dickenvariation (Standardabweichung) des Polierpads auf und weist die Dickenvariation (Standardabweichung) des Polierpads einen geringen Einfluss auf den 99,5%-Schwellenwert auf. Andererseits weist der 50%-Schwellenwert eine starke Korrelation mit der Dickenvariation (Standardabweichung) des Polierpads auf und ist der 50%-Schwellenwert der Nanotopografie umso größer, je größer die Dickenvariation (Standardabweichung) des Polierpads ist. Dementsprechend kann die 2mm-Quadrat-Stelle-Nanotopografie durch Reduzieren der Dickenvariation (Standardabweichung) des Polierpads reduziert werden. Ferner kann aus dem Graphen aus 4 gesehen werden, dass es zum Reduzieren des 50%-Schwellenwertes für die 2mm-Quadrat-Stelle-Nanotopografie auf 1,0 nm oder weniger erforderlich ist, die Dickenvariation (Standardabweichung) des Polierpads auf 2,0 µm oder weniger zu reduzieren.
  • Dann wurde ein Einfluss beurteilt, den die relative Geschwindigkeit des Wafers zu dem Polierpad auf die Nanotopografie hatte.
  • Zuerst wurde die Nanotopografie (50%-Schwellenwert (50%Th)) innerhalb der 2mm-Quadrat-Stelle des Wafers gemessen, wenn die Polierzugabe eines Siliziumwafers mit einem Durchmesser von 300 mm und einer Dicke von 780 µm sequentiell von 0,1 µm um 0,1 µm auf 0,5 µm erhöht wurde. Die Dickenvariation (Standardabweichung) des Polierpads, das bei dem Polieren des Siliziumwafers verwendet wurde, betrug 1,6 µm. Infolgedessen kann gesehen werden, dass, wie in 5 veranschaulicht, sich die 2mm-Quadrat-Nanotopografiecharakteristiken umso mehr verschlechtern, je größer die Polierzugabe des Wafers ist.
  • Dann wurde die Nanotopografie (50%-Schwellenwert (50%Th)) innerhalb der 2mm-Quadrat-Stelle beurteilt, wenn die relative Geschwindigkeit des Wafers von 0,2 m/s auf 1,1 m/s geändert wurde. Die Ergebnisse sind in 6 gezeigt.
  • Es kann aus 6 gesehen werden, dass die Nanotopografie umso kleiner ist, je höher die Waferpoliergeschwindigkeit ist, und umgekehrt die Nanotopografie umso größer ist, je niedriger die Waferpoliergeschwindigkeit ist. Es kann ferner gesehen werden, dass die Nanotopografie umso größer ist, je größer die Dickenvariation (Standardabweichung) des Polierpads ist.
  • Dann wurde die die ROA an dem Waferaußenperipherieteil beurteilt, wenn die relative Geschwindigkeit des Wafers von 0,2 m/s auf 1,1 m/s geändert wurde. Die ROA ist ein Ebenheitsindex an dem Waferaußenperipherieteil und ist als eine Abfallmenge an einer Position 149 mm (1 mm einwärts von der äußersten Waferperipherie) von dem Waferzentrum definiert, wenn die Ebene der kleinsten Quadrate eines rechteckigen Bereichs, der durch peripheres Aufteilen des Abschnitts bei 120 mm bis 148 mm von dem Waferzentrum in 5°-Intervallen erhalten wird, als eine Referenzebene eingestellt wird. Die Ergebnisse sind in 7 gezeigt.
  • Es kann aus 7 gesehen werden, dass sich die ROA an dem Waferaußenperipherieteil umso mehr verschlechtert, je höher die Waferpoliergeschwindigkeit ist. Es kann ferner gesehen werden, dass die Dickenvariation (Standardabweichung) des Polierpads keinen Einfluss auf die ROA an dem Waferaußenperipherieteil aufweist.
  • Die obigen Ergebnisse zeigen, dass es zum Reduzieren der 2mm-Quadrat-Nanotopografie auf 1,0 nm oder weniger erforderlich ist, die Dickenvariation (Standardabweichung) des Polierpads auf 1,6 µm oder weniger einzustellen, und dass es, wenn die Dickenvariation (Standardabweichung) des Polierpads 1,6 µm beträgt, notwendig ist, die relative Geschwindigkeit des Wafers auf 0,5 m/s oder mehr einzustellen. Die Ergebnisse zeigen ferner, dass, wenn die Dickenvariation (Standardabweichung) des Polierpads 1,6 µm oder weniger beträgt, die 2mm-Quadrat-Nanotopografie in einem breiten Bereich (0,2 m/s bis 1,1 m/s) der relativen Geschwindigkeit des Wafers auf 1,0 nm oder weniger reduziert werden kann. Andererseits kann gesehen werden, dass es zum Reduzieren der ROA an dem Waferaußenperipherieteil auf 20 nm oder weniger erforderlich ist, die relative Geschwindigkeit des Wafers auf weniger als 0,4 m/s einzustellen.
  • Dementsprechend ist es zum Reduzieren der 2mm-Quadrat-Nanotopografie auf 1,0 nm oder weniger und zum Reduzieren der ROA an dem Waferaußenperipherieteil auf 20 nm oder weniger vorteilhaft, die Dickenvariation (Standardabweichung) des Polierpads auf 1,6 µm oder weniger einzustellen und die relative Geschwindigkeit des Wafers auf 0,3 m/s oder weniger einzustellen.
  • Bezugszeichenliste
  • 10
    Siliziumwafer
    100
    Einseitige Poliereinrichtung
    120
    Polierkopf
    124
    Haltering
    124A
    Untere Endoberfläche des Halterings
    140
    Rotationsträgerplatte
    150
    Polierpad
    160
    Slurry-Bereitstellungsmittel
    170
    Slurry
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • WO 2004/100243 A1 [0006]

Claims (10)

  1. Verfahren zum chemisch-mechanischen Polieren auf einer Oberfläche eines Wafers durch zwei oder mehr Polierschritte mit unterschiedlichen Polierraten, wobei eine Dickenvariation in einer Ebene (Standardabweichung) eines Polierpads, das in einem Polierschritt mit einer Bearbeitungszugabe von 0,3 µm oder mehr verwendet wird, 2,0 µm oder weniger beträgt.
  2. Waferpolierverfahren nach Anspruch 1, wobei die zwei oder mehr Polierschritte Folgendes beinhalten: einen ersten Polierschritt zum Polieren der Oberfläche des Wafers um 0,3 µm oder mehr, und einen zweiten Polierschritt zum Polieren der Oberfläche des Wafers mit einer Polierrate, die niedriger als jene des ersten Polierschrittes ist, und wobei eine Dickenvariation in der Ebene (Standardabweichung) eines in dem ersten Polierschritt verwendeten Polierpads 2,0 µm oder weniger beträgt.
  3. Waferpolierverfahren nach Anspruch 2, wobei eine Polierrate des Wafers in dem ersten Polierschritt 50 nm/min oder mehr beträgt.
  4. Waferpolierverfahren nach Anspruch 2 oder 3, wobei der 50%-Schwellenwert für die Nanotopografie innerhalb einer Stelle, die auf der Oberfläche des Wafers, der durch den ersten und zweiten Polierschritt poliert wurde, definiert ist und die eine Größe mit einer Länge in wenigstens einer Richtung von 2 mm und eine Fläche von 2 mm2 oder mehr und 4 mm2 oder weniger aufweist, 1,0 nm oder weniger beträgt.
  5. Waferpolierverfahren nach Anspruch 4, wobei die Größe der Stelle ein 2mm-Quadrat ist.
  6. Waferpolierverfahren nach einem der Ansprüche 2 bis 5, wobei eine relative Geschwindigkeit des Wafers zu dem Polierpad in dem ersten Polierschritt 0,3 m/s oder weniger beträgt, und die Dickenvariation in der Ebene (Standardabweichung) des in dem ersten Polierschritt verwendeten Polierpads 1,6 µm oder weniger beträgt.
  7. Waferpolierverfahren nach Anspruch 6, wobei eine ROA an einer Position 1 mm einwärts von einer äußersten Peripherie des Wafers, der durch den ersten und zweiten Polierschritt poliert wurde, 20 nm oder weniger beträgt.
  8. Waferpolierverfahren nach einem der Ansprüche 1 bis 7, das ferner Folgendes umfasst: einen Polierpaddickenbeurteilungsschritt zum Messen einer Dickenvariation in der Ebene eines Polierpads, das beim chemischen und mechanischen Polieren eines Wafers verwendet wird, und Überprüfen, ob die Dickenvariation in der Ebene (Standardabweichung) 2,0 µm oder weniger beträgt oder nicht; und einen Polierpaddickenanpassungsschritt zum Anpassen, wenn die Dickenvariation in der Ebene (Standardabweichung) des Polierpads nicht 2,0 µm oder weniger beträgt, der Dickenverteilung des Polierpads, so dass die Dickenvariation (Standardabweichung) auf 2,0 µm oder weniger reduziert wird, wobei das Polierpad mit einer Dickenvariation in der Ebene (Standardabweichung) von 2,0 µm oder weniger zum Polieren der Oberfläche des Wafers um 0,3 µm oder mehr verwendet wird.
  9. Siliziumwafer, wobei der 50%-Schwellenwert einer Nanotopografie innerhalb einer Stelle, die eine Größe mit einer Länge in wenigstens einer Richtung von 2 mm und eine Fläche von 2 mm2 oder mehr und 4 mm2 oder weniger aufweist, 1,0 nm oder weniger beträgt.
  10. Siliziumwafer nach Anspruch 9, wobei eine ROA bei einer Position 1 mm einwärts von einer äußersten Peripherie des Wafers 20 nm oder weniger beträgt.
DE112020005667.8T 2019-11-19 2020-10-21 Waferpolierverfahren und Siliziumwafer Pending DE112020005667T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019-208657 2019-11-19
JP2019208657A JP7306234B2 (ja) 2019-11-19 2019-11-19 ウェーハの研磨方法及びシリコンウェーハ
PCT/JP2020/039527 WO2021100393A1 (ja) 2019-11-19 2020-10-21 ウェーハの研磨方法及びシリコンウェーハ

Publications (1)

Publication Number Publication Date
DE112020005667T5 true DE112020005667T5 (de) 2022-09-01

Family

ID=75965996

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112020005667.8T Pending DE112020005667T5 (de) 2019-11-19 2020-10-21 Waferpolierverfahren und Siliziumwafer

Country Status (7)

Country Link
US (1) US20220415666A1 (de)
JP (1) JP7306234B2 (de)
KR (1) KR102686298B1 (de)
CN (1) CN114667594A (de)
DE (1) DE112020005667T5 (de)
TW (2) TWI774632B (de)
WO (1) WO2021100393A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023167038A (ja) * 2022-05-11 2023-11-24 信越半導体株式会社 両面研磨方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004100243A1 (ja) 2003-05-12 2004-11-18 Sumco Corporation ナノトポグラフィ効果を補償し得る化学機械的研磨用スラリー組成物およびこれを利用した半導体素子の表面平坦化方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7582221B2 (en) * 2000-10-26 2009-09-01 Shin-Etsu Handotai Co., Ltd. Wafer manufacturing method, polishing apparatus, and wafer
JP3664676B2 (ja) * 2001-10-30 2005-06-29 信越半導体株式会社 ウェーハの研磨方法及びウェーハ研磨用研磨パッド
JP2003229392A (ja) * 2001-11-28 2003-08-15 Shin Etsu Handotai Co Ltd シリコンウエーハの製造方法及びシリコンウエーハ並びにsoiウエーハ
JP3638138B2 (ja) * 2002-02-28 2005-04-13 信越半導体株式会社 ウエーハ保持盤の作製方法及びウエーハの研磨方法
US20030216111A1 (en) * 2002-05-20 2003-11-20 Nihon Microcoating Co., Ltd. Non-foamed polishing pad and polishing method therewith
JP4887023B2 (ja) * 2004-10-20 2012-02-29 ニッタ・ハース株式会社 研磨パッドの製造方法および研磨パッド
DE102005045339B4 (de) * 2005-09-22 2009-04-02 Siltronic Ag Epitaxierte Siliciumscheibe und Verfahren zur Herstellung von epitaxierten Siliciumscheiben
JP2007266235A (ja) * 2006-03-28 2007-10-11 Ebara Corp 研磨装置
CN102672630B (zh) * 2006-04-19 2015-03-18 东洋橡胶工业株式会社 抛光垫的制造方法
JP5393434B2 (ja) * 2008-12-26 2014-01-22 東洋ゴム工業株式会社 研磨パッド及びその製造方法
DE102010005904B4 (de) * 2010-01-27 2012-11-22 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe
JP2013525126A (ja) * 2010-04-20 2013-06-20 アプライド マテリアルズ インコーポレイテッド 改善された研磨パッドプロファイルのための閉ループ制御
WO2016076404A1 (ja) * 2014-11-12 2016-05-19 Hoya株式会社 磁気ディスク用基板の製造方法及び磁気ディスクの製造方法
JP6406238B2 (ja) * 2015-12-18 2018-10-17 株式会社Sumco ウェーハ研磨方法および研磨装置
WO2017150158A1 (ja) * 2016-03-01 2017-09-08 株式会社フジミインコーポレーテッド シリコン基板の研磨方法および研磨用組成物セット
US20180085888A1 (en) * 2016-09-29 2018-03-29 Rohm And Haas Electronic Materials Cmp Holdings, Inc. Chemical mechanical polishing pads having a consistent pad surface microtexture

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004100243A1 (ja) 2003-05-12 2004-11-18 Sumco Corporation ナノトポグラフィ効果を補償し得る化学機械的研磨用スラリー組成物およびこれを利用した半導体素子の表面平坦化方法

Also Published As

Publication number Publication date
TWI774632B (zh) 2022-08-11
TW202120757A (zh) 2021-06-01
KR20220082036A (ko) 2022-06-16
TWI749749B (zh) 2021-12-11
WO2021100393A1 (ja) 2021-05-27
CN114667594A (zh) 2022-06-24
JP2021082696A (ja) 2021-05-27
JP7306234B2 (ja) 2023-07-11
TW202217092A (zh) 2022-05-01
US20220415666A1 (en) 2022-12-29
KR102686298B1 (ko) 2024-07-17

Similar Documents

Publication Publication Date Title
DE112012004211B4 (de) Doppelseitiges Polierverfahren
DE112014000276B4 (de) Verfahren zum Prozessieren von Halbleiterwafern
DE112014003787B4 (de) Verfahren zum Herstellen eines spiegelpolierten Wafers
DE112016005417B4 (de) Waferpolierverfahren
DE112007002066B4 (de) Polierkissen
DE112011103769B4 (de) Verfahren zur Herstellung eines epitaktischen Wafers und epitaktischer Wafer
DE69116720T2 (de) Traghalterung und Verfahren zur Herstellung der Traghalterung durch feine Oberflächenbearbeitung
DE112015005458B4 (de) Vakuumspannvorrichtung, abschräg-/poliervorrichtung und siliciumwaferabschräg-/polierverfahren
DE112013000613B4 (de) Verfahren zum doppelseitigen Polieren eines Wafers
DE112012001943B4 (de) Verfahren zum Einstellen der Höhenposition eines Polierkopfs und Verfahren zum Polieren eines Werkstücks
DE10333810B4 (de) Verfahren zum Bearbeiten eines Halbleiterwafers einschließlich Schleifen der Rückseite
DE2906470A1 (de) Halbleitersubstrat und verfahren zu seiner herstellung
DE10142400A1 (de) Halbleiterscheibe mit verbesserter lokaler Ebenheit und Verfahren zu deren Herstellung
DE112012004124T5 (de) Verfahren zur Bearbeitung von Wafern
DE112013002901T5 (de) Herstellungsverfahren für Halbleiterwafer
DE102015004786A1 (de) Chemisch-mechanisches Polierkissen
DE102007019565A1 (de) Verfahren zum einseitigen Polieren von Halbleiterscheiben und Halbleiterscheibe mit einer verspannt-relaxierten Si1-xGex-Schicht
DE112017003816T5 (de) Doppelseitiges Waferpolierverfahren
DE112017006401T5 (de) Verfahren zum polieren eines siliziumwafers und verfahren zum produzieren eines siliziumwafers
DE102015003200A1 (de) Weiches und konditionierbares chemisch-mechanisches polierkissen mit fenster
DE112018007133T5 (de) Waferproduktionsverfahren
DE112016004787T5 (de) Halbleiter-Wafer-Prozessierungsverfahren
DE102017008998A1 (de) Chemisch-mechanische polierkissen mit einheitlicher kissenoberflächenmikrotextur
DE112018003106T5 (de) Polierverfahren
DE19629756A1 (de) Verfahren zum Polieren eines Halbleitersubstrats

Legal Events

Date Code Title Description
R012 Request for examination validly filed