-
VERWANDTE ANMELDUNGEN
-
Diese Anmeldung beansprucht die Priorität vor der vorläufigen US-Patentanmeldung Nr.
62 / 719,002 , eingereicht am 16. August 2018, deren Inhalt hiermit vollständig dargestellt wird.
-
TECHNISCHES GEBIET DER ERFINDUNG
-
Die vorliegende Offenbarung betrifft Analog-Digital-Wandler (ADC), insbesondere einen zeitbasierten, stromgesteuerten gepaarten Oszillator-Analog-Digital-Wandler mit wählbarer Auflösung.
-
HINTERGRUND DER ERFINDUNG
-
Es gibt viele verschiedene Arten von ADCs, und ihre Verwendung hängt häufig von einer bestimmten Anwendung ab. ADCs können gemäß einer Bitgröße variieren, wobei das analoge Signal in 2n verschiedene digitale Werte digitalisiert wird, wobei der ADC ein n-Bit-Wandler ist, wobei n-Bits verwendet werden, um den Bereich von analogen Werten darzustellen. Darüber hinaus können ADCs einen Eingangsbereich für das analoge Signal aufweisen. Der niedrigste digitalisierte Ausgang des ADC (z. B. 00000000 für einen 8-Bit-ADC) kann der unteren Grenze des analogen Signaleingangs entsprechen. Der höchste digitalisierte Ausgang des ADC (z. B. 11111111 für einen 8-Bit-ADC) kann der oberen Grenze des analogen Signaleingangs entsprechen. Solche Beispielwerte können positive oder vorzeichenlose Werte angeben, obwohl stattdessen die Zweierkomplement-Binärzählung verwendet werden könnte. Ein ADC kann eine definierte Bandbreite aufweisen, die einer Abtastrate entsprechen kann, oder wie oft das analoge Signal abgetastet wird. Der ADC kann Werte entsprechend unterschiedlichen Linearitätsgraden ausgeben.
-
Digitale Komparatoren und ADCs können aus parallelen digitalen Verzögerungsleitungen aufgebaut sein, wobei Vorspannungssignale oder Ströme von Eingangsspannungen verwendet werden können, um entsprechende digitale Verzögerungsleitungen zu versorgen, die einen Eingangswert propagieren. Die digitale Verzögerungsleitung mit einem höheren Vorspannungssignal kann einen Eingangswert schneller propagieren als eine andere digitale Verzögerungsleitung mit einem niedrigeren Vorspannungssignal. Die digitalen Verzögerungsleitungen weisen eine ausreichende Länge auf, um angemessene Vergleiche zu ermöglichen. Erfinder von Ausführungsformen der vorliegenden Offenbarung haben jedoch Ausführungsformen entdeckt, die verwendet werden können, um schnelle ADCs mit einer sehr kleinen Chip-Oberfläche zu bauen, die zum Implementieren der ADCs erforderlich ist, verglichen mit der Verwendung einer vollständig digitalen Verzögerungsleitung der in anderen ADCs verwendeten Länge. Darüber hinaus können Ausführungsformen der vorliegenden Offenbarung weniger Leistung verbrauchen als die Verwendung einer vollständig digitalen Verzögerungsleitung mit der Länge, die in anderen ADCs verwendet wird. Zusätzlich können Ausführungsformen der vorliegenden Offenbarung Probleme integraler Nichtlinearität und anderen Rauschens lösen, die bei der Verwendung einer vollständig digitalen Verzögerungsleitung der in anderen ADCs verwendeten Länge vorhanden sind. Ausführungsformen der vorliegenden Offenbarung können auch eine variable Auflösung und eine interne Kalibrierung aufweisen, die möglicherweise nicht verfügbar sind oder nicht leicht implementiert werden können, wenn eine vollständig digitale Verzögerungsleitung der in anderen ADCs verwendeten Länge verwendet wird.
-
ZUSAMMENFASSUNG
-
Ausführungsformen der vorliegenden Offenbarung weisen einen ADC-Wandler auf. Der ADC-Wandler kann erste und zweite Spannungseingänge aufweisen. Der ADC-Wandler kann einen Transkonduktor beinhalten. Der Transkonduktor kann durch eine digitale Schaltung, eine analoge Schaltung oder eine beliebige Kombination davon implementiert werden. Der Transkonduktor kann ausgebildet sein, um den ersten Spannungseingang in einen ersten Strom umzuwandeln und den zweiten Spannungseingang in einen zweiten Strom umzuwandeln. Der ADC-Wandler kann stromgesteuerte Oszillatoren aufweisen. Die stromgesteuerten Oszillatoren können durch digitale Logik, analoge Logik oder eine beliebige Kombination davon implementiert werden. Ein erster stromgesteuerter Oszillator kann ausgebildet sein, um den ersten Strom zu empfangen und den ersten Strom durch den ersten stromgesteuerten Oszillator zu propagieren. Ein zweiter stromgesteuerter Oszillator kann ausgebildet sein, um den zweiten Strom zu empfangen und den zweiten Strom durch den zweiten stromgesteuerten Oszillator zu propagieren. Der ADC-Wandler kann einen ersten Zähler aufweisen, der ausgebildet ist, um das wiederholte Durchlaufen des ersten Stroms durch den ersten Oszillator zu zählen. Der erste Zähler kann durch digitale Logik, analoge Logik, Anweisungen zur Ausführung durch einen Prozessor oder eine beliebige Kombination davon implementiert werden. Der ADC-Wandler kann eine digitale Logik aufweisen, die ausgebildet ist, um basierend auf den Ergebnissen des ersten Zählers einen Code bereitzustellen, der ausgebildet ist, um einen Wert des ersten Spannungseingangs anzugeben.
-
In Kombination mit einer der obigen Ausführungsformen können die Oszillatoren beispielsweise durch eine ungerade Anzahl von invertierender Logik implementiert werden.
-
In Kombination mit einer der obigen Ausführungsformen kann der Code ausgebildet sein, um anzugeben, dass der Wert des ersten Spannungseingangs ausgedrückt wird, als ob der erste Spannungseingang größer als der zweite Spannungseingang ist.
-
In Kombination mit einer der obigen Ausführungsformen kann der Code ausgebildet sein, um anzugeben, dass der Wert des ersten Spannungseingangs als Analog-Digital-Wandlung der Differenzspannung zwischen dem ersten Spannungseingang und dem zweiten Spannungseingang ausgedrückt wird.
-
In Kombination mit einer der obigen Ausführungsformen kann der ADC einen zweiten Zähler aufweisen, der ausgebildet ist, um das wiederholte Durchlaufen des zweiten Stroms durch den zweiten stromgesteuerten Oszillator zu zählen.
-
In Kombination mit einer der obigen Ausführungsformen kann die digitale Logik weiterhin ausgebildet sein, um den ersten Zähler zu lesen, wenn der zweite Zähler einen vorgegebenen Wert erreicht. In Kombination mit einer der obigen Ausführungsformen kann die digitale Logik weiterhin ausgebildet sein, um den zweiten Zähler zu lesen, wenn der erste Zähler einen vorgegebenen Wert erreicht.
-
In Kombination mit einer der obigen Ausführungsformen können die Zähler so ausgebildet sein, dass sie den vorgegebenen Wert hochzählen oder von einem anderen vorgegebenen Wert auf den vorgegebenen Wert herunterzählen. In Kombination mit einer der obigen Ausführungsformen kann die digitale Logik weiterhin ausgebildet sein, um die Genauigkeit des ADC durch Einstellen des vorgegebenen Werts anzupassen. In Kombination mit einer der obigen Ausführungsformen kann die Genauigkeit des ADC erhöht werden, indem der vorgegebene Wert erhöht wird, bis zu dem die Zähler hochzählen können. In Kombination mit einer der obigen Ausführungsformen kann die Genauigkeit des ADC erhöht werden, indem ein anderer vorgegebener Wert erhöht wird, von dem aus die Zähler auf den vorgegebenen Wert herunterzählen können. In Kombination mit einer der obigen Ausführungsformen kann die Genauigkeit des ADC verringert werden, indem der vorgegebene Wert verringert wird, bis zu dem die Zähler hochzählen können. In Kombination mit einer der obigen Ausführungsformen kann die Genauigkeit des ADC verringert werden, indem ein anderer vorgegebener Wert verringert wird, von dem aus die Zähler auf den vorgegebenen Wert herunterzählen können.
-
In Kombination mit einer der obigen Ausführungsformen kann die digitale Logik weiterhin ausgebildet sein, um basierend auf den Ergebnissen des ersten Zählers und des zweiten Zählers den Code bereitzustellen, wobei der Code weiterhin ausgebildet ist, um eine Differenzspannung zwischen dem ersten Spannungseingang und dem zweiten Spannungseingang anzugeben.
-
In Kombination mit einer der obigen Ausführungsformen kann die digitale Logik weiterhin ausgebildet sein, um den ersten stromgesteuerten Oszillator aus einer ersten Gruppe stromgesteuerter Oszillatoren und den zweiten stromgesteuerten Oszillator aus einer zweiten Gruppe stromgesteuerter Oszillatoren auszuwählen.
-
In Kombination mit einer der obigen Ausführungsformen kann die digitale Logik weiterhin ausgebildet sein, um den ersten stromgesteuerten Oszillator und den zweiten stromgesteuerten Oszillator basierend auf einem Vergleich des ersten stromgesteuerten Oszillators und des zweiten stromgesteuerten Oszillators auszuwählen.
-
In Kombination mit einer der obigen Ausführungsformen kann ein Mikrocontroller, ein Leistungsschalter, oder
-
Figurenliste
-
- 1 ist eine Veranschaulichung eines beispielhaften Systems gemäß Ausführungsformen der vorliegenden Offenbarung, das ADCs verwenden kann, die zeitbasiert, stromgesteuert, mit wählbarer Auflösung und mit gepaarten Oszillatoren implementiert sind.
- 2A und 2B sind detailliertere Veranschaulichungen eines beispielhaften ADC gemäß Ausführungsformen der vorliegenden Offenbarung.
- 3 ist eine detailliertere Veranschaulichung eines beispielhaften Oszillators zur Verwendung in einem ADC gemäß Ausführungsformen der vorliegenden Offenbarung.
-
DETAILLIERTE BESCHREIBUNG
-
1 ist eine Darstellung eines Beispielsystems 100 gemäß Ausführungsformen der vorliegenden Offenbarung, das ADCs verwenden kann, die zeitbasiert, stromgesteuert, mit wählbarer Auflösung und mit gepaarten Oszillatoren implementiert sind. Ein solcher ADC kann beispielsweise den ADC 108 aufweisen.
-
Das System 100 kann einen beliebigen geeigneten Kontext einer elektronischen Vorrichtung oder elektronischer Vorrichtungen beinhalten, die einen ADC verwenden können. Beispielsweise kann das System 100 einen Mikrocontroller, einen Stromrichter, einen Leistungscontroller, einen Computer, ein Netzwerk, eine mobile Vorrichtung, ein Smartphone, eine Vorrichtung, ein Fahrzeug, eine elektronische Komponente oder eine andere geeignete elektronische Vorrichtung oder Vorrichtungen aufweisen. In dem Beispiel von 1 kann das System 100 einen Mikrocontroller 102 aufweisen. Der Mikrocontroller 102 kann einen Prozessor 104 aufweisen, der mit einem Speicher 106 gekoppelt ist. Weiterhin kann der Mikrocontroller 102 eine oder mehrere Peripherievorrichtungen 114 aufweisen. Peripherievorrichtungen 114 können beispielsweise Leistungssteuerungen, Speicherverwaltungseinheiten, Zeitgeber, Impulsbreitenmodulationssteuerungen oder - generatoren, konfigurierbare Logikzellen, Oszillatoren oder jeden anderen geeigneten Funktionsblock aufweisen. Peripherievorrichtungen 114 können kernunabhängige Peripherievorrichtungen (CIPs) sein, wobei der Betrieb von Peripherievorrichtungen 114, sobald sie möglicherweise vom Prozessor 104 initiiert wurden, unabhängig vom Prozessor 104 ausgeführt werden kann.
-
In einer Ausführungsform kann der ADC 108 ausgebildet sein, um eine Spannungseinspeisung oder -einspeisungen in eine digitale Ausgabe umzuwandeln. In einer anderen Ausführungsform kann der ADC 108 einen Komparator implementieren, wobei ein Ausgang vorgesehen ist, der angibt, ob einer von zwei Spannungseingängen größer als der andere ist. Beispielsweise kann der ADC 108 VIN1 und VIN2 als Einspeisungen empfangen. Somit kann der ADC 108 ausgebildet sein, um die Differenzspannung zwischen VIN1 und VIN2 in einen digitalen Ausgangscode 110 umzuwandeln. Weiterhin kann der ADC 108 ausgebildet sein, um basierend auf einem Vergleich, ob VIN1 größer als VIN2 ist, einen digitalen Ausgangscode 110 auszugeben. In einem anderen Beispiel (nicht gezeigt) kann VIN2 intern oder extern zu ADC 108 mit Masse verbunden sein. In einem solchen Beispiel kann ADC 108 ausgebildet sein, um den Spannungswert von VIN1 in den digitalen Ausgangscode 110 umzuwandeln. Weiterhin kann ADC 108 ausgebildet sein, um den digitalen Ausgangscode 110 als einen Indikator dafür auszugeben, ob der Spannungswert von VIN1 positiv oder negativ ist.
-
Der ADC 108 kann von jedem geeigneten Teil des Systems 100 verwendet werden. Beispielsweise kann der ADC 108 vom Prozessor 104 oder einer der Peripherievorrichtungen 114 aufgerufen werden. Weiterhin können VIN1 und VIN2 von jedem geeigneten Teil des Systems 100 bereitgestellt werden, beispielsweise vom Prozessor 104, Peripherievorrichtungen 114 oder geroutet von Eingangspins (nicht gezeigt) auf dem Mikrocontroller 102 aus einem anderen Teilbereich (nicht gezeigt) des Systems 100. Der Betrieb des ADC 108 kann kontinuierlich sein oder bei Bedarf unter Verwendung beispielsweise eines Freigabesignals erfolgen. Das Aktivierungssignal 112 kann von jeder geeigneten Entität bereitgestellt werden, wie beispielsweise dem Prozessor 104 oder den Peripherievorrichtungen 114. Nach dem Empfang des Aktivierungssignals 112, das anzeigt, dass die Operation beginnen soll, kann der ADC 108 ausgebildet sein, um basierend auf seinen Einspeisungen Code 110 zu erzeugen. Das Aktivierungssignal 112 kann auch Konfigurationsinformationen aufweisen. Solche Konfigurationsinformationen können eine Auswahl aufweisen, ob der ADC 108 als Analog-Digital-Wandler oder als Komparator arbeiten soll. Darüber hinaus können solche Konfigurationsinformationen eine Bestimmung für die Auflösung des Betriebs des ADC 108 aufweisen, wie beispielsweise, wie viele Bits zum Erzeugen des Codes 110 verwendet werden sollen. Zusätzlich kann das Freigabesignal 112 einen analogen Eingangsbereich, ein analoges Eingangsminimum, ein analoges Eingangsmaximum, Kalibrierungsinformationen, eine Anweisung zum Ausführen einer Selbstkalibrierung oder andere geeignete Informationen aufweisen.
-
In einer Ausführungsform kann der ADC 108 unter Verwendung gepaarter Oszillatoren implementiert werden. Darüber hinaus kann der ADC 108 als zeitbasierter ADC implementiert werden. Der ADC 108 kann auch als stromgesteuerter ADC implementiert werden. Zusätzlich kann der ADC 108 wählbare Oszillatoren aufweisen. Darüber hinaus kann der ADC 108 Merkmale für eine wählbare Auflösung aufweisen. Der ADC 108 kann auch Kalibrierungsmechanismen aufweisen. Detailliertere Implementierungen des ADC sind nachstehend im Zusammenhang mit 2A, 2B und 3 gezeigt.
-
Der ADC 108 kann so ausgebildet sein, dass er als Analog-Digital-Wandler, als Komparator oder sowohl als Analog-Digital-Wandler als auch als Komparator arbeitet. Der ADC 108 kann eine Steuerlogik aufweisen, die definiert, ob der ADC 108 als Analog-Digital-Wandler oder als Komparator arbeiten soll. In einer Ausführungsform kann der ADC 108 basierend auf dem Freigabesignal 112 selektiv als Analog-Digital-Wandler oder Komparator arbeiten.
-
2A und 2B sind detailliertere Darstellungen einer beispielhaften Implementierung des ADC 108 gemäß Ausführungsformen der vorliegenden Offenbarung.
-
Der ADC 108 kann einen Transkonduktor 202 aufweisen. Der Transkonduktor 202 kann auf jede geeignete Weise implementiert sein, beispielsweise einer Kombination aus analogen und digitalen Schaltungen. Der Transkonduktor 202 kann einen positiven Eingang und einen negativen Eingang aufweisen. Somit kann der Transkonduktor 202 ausgebildet sein, um einen Differenzspannungseingabe zu empfangen. In einer Ausführungsform kann der Transkonduktor 202 VIN1 über seinen positiven Eingang empfangen. In einer anderen Ausführungsform kann der Transkonduktor 202 VIN2 über seinen negativen Eingang empfangen. In einer weiteren Ausführungsform kann der Transkonduktor 202 über seinen negativen Eingang mit Masse verbunden sein. Eine solche Erdung kann innerhalb oder außerhalb des ADC 108 liegen.
-
Der ADC 108 kann ausgebildet sein, um einen positiven Ausgangsvorspannungsstrom und einen negativen Ausgangsvorspannungsstrom zu erzeugen. Der Strom kann durch jede geeignete Aufbereitungsschaltung erzeugt werden. Der positive Ausgangsvorspannungsstrom, wie er für den Rest des ADC 108 bereitgestellt wird, kann als pbias bezeichnet werden. Der negative Ausgangsvorspannungsstrom, wie er für den Rest des ADC 108 bereitgestellt wird, kann als nbias bezeichnet werden. Der Transkonduktor 202 kann somit eine Eingangsschaltung für den ADC 108 implementieren.
-
Der Ausgang des Transkonduktors 202 kann durch jede geeignete Aufbereitungsschaltung oder überhaupt keine Aufbereitungsschaltung verarbeitet werden, um pbias und nbias zu erzeugen. Beispielsweise kann der ADC 108 eine Kalibrierungsschaltung 204 aufweisen, die ausgebildet ist, um einen positiven Ausgangsvorspannungsstrom zu konditionieren, der vom Transkonduktor 202 erzeugt wird, um pbias zu erbringen. In einem anderen Beispiel kann der ADC 108 eine Kalibrierungsschaltung 206 aufweisen, die ausgebildet ist, um einen negativen Ausgangsvorspannungsstrom zu konditionieren, der vom Transkonduktor 202 erzeugt wird, um nbias zu erbringen. In einem weiteren Beispiel (nicht gezeigt) kann der ADC 108 eine einzelne Kalibrierungsschaltung aufweisen, wie beispielsweise die Kalibrierungsschaltung 204, die ausgebildet ist, um sowohl einen vom Transkonduktor 202 erzeugten negativen Ausgangsvorspannungsstrom zu konditionieren, um nbias zu erbringen, als auch einen vom Transkonduktor 202 erzeugten positiven Ausgangsvorspannungsstrom, um pbias zu erbringen. Die Aufbereitungsschaltungen 204, 206 können durch jede geeignete Kombination von analogen und digitalen Schaltungen implementiert werden. Die Aufbereitungsschaltungen 204, 206 können ausgebildet sein, um jede geeignete Konditionierung am Ausgang des Transkonduktors 202 durchzuführen, um pbias und nbias zu erbringen. Beispielsweise können die Aufbereitungsschaltungen 204, 206 ausgebildet sein, um die Stromausgänge des Transkonduktors 202 basierend auf Kalibrierungsinformationen nach oben oder unten einzustellen. Solche Kalibrierungsinformationen können in jedem geeigneten Teil des ADC 108 gespeichert sein, beispielsweise in den Kalibrierungsschaltungen 204, 206.
-
In einer Ausführungsform kann der ADC 108 eine Steuerlogik 208 aufweisen. Die Steuerlogik 208 kann durch eine analoge Schaltung, eine digitale Schaltung, Anweisungen zur Ausführung durch einen Prozessor oder eine beliebige geeignete Kombination davon implementiert sein. Die Steuerlogik 208 kann ausgebildet sein, um Vorspannungsstrom-Einstellwerte zum Kalibrieren oder Einstellen des Ausgangs des Transkonduktors 202 zu speichern, um pbias und nbias zu erbringen.
-
Die Steuerlogik 208 kann ausgebildet sein, um Befehle an die Kalibrierungsschaltungen 204, 206 auszugeben oder um Einstellwerte an die Kalibrierungsschaltungen 204, 206 bereitzustellen, um den Ausgang des Transkonduktors 202 anzupassen, um pbias und nbias zu erbringen. Beispielsweise kann die Steuerlogik 208 Einstellwerte in ein Register schreiben, die von den Kalibrierungsschaltungen 204, 206 ausgelesen werden können. Die Kalibrierungsschaltungen 204, 206 können ausgebildet sein, um Einstellwerte so anzuwenden, dass sich vollkommen gleiche Eingangswerte von VIN1 und VIN2 vollkommen gleiche nbias- und pbias-Werte ergeben. Werte für Vorspannungsstrom-Einstellwerte können durch Anlegen einer gleichen Spannung an beide Eingänge des Transkonduktors 202 bestimmt werden. Die Ergebnisse des Ausgangs des Transkonduktors 202 können ausgewertet werden, um zu bestimmen, ob die positiven und negativen Ausgänge gleich sind. Wenn es einen Unterschied in den Ausgängen gibt, können Vorspannungsstrom-Einstellwerte bestimmt werden, die bei Anwendung auf die Ausgänge dazu führen würden, dass pbias und nbias gleich sind. Solche Vorspannungsstrom-Einstellwerte können während der Herstellung, Validierung oder des Tests des ADC 108, während eines Selbstkalibrierungsmodus oder während einer anderen geeigneten Zeit bestimmt werden.
-
In einer Ausführungsform kann der ADC 108 einen Oszillator 210A zum Auswerten von pbias und einen Oszillator 210D zum Auswerten von nbias aufweisen. In einer anderen Ausführungsform kann der ADC 108 mehrere auswählbare Oszillatoren wie die Oszillatoren 210A, 210B, 210C zum Auswerten von pbias und mehrere auswählbare Oszillatoren wie die Oszillatoren 210D, 210E, 210F zum Auswerten von nbias aufweisen. Obwohl drei solcher Oszillatoren 210A, 210B, 210C zum Auswerten von pbias und drei solcher Oszillatoren 210D, 210E, 210F zum Auswerten von nbias in 2B gezeigt sind, kann der ADC 108 eine beliebige geeignete Anzahl von Oszillatoren zum Auswerten von nbias und pbias aufweisen.
-
Die Oszillatoren 210 können auf jede geeignete Weise implementiert werden. Detailliertere Implementierungen von Oszillatoren 210 werden weiter unten im Zusammenhang mit 3 diskutiert. Jede Instanz von Oszillatoren 210 kann auf die gleiche Weise implementiert werden. In einer Ausführungsform können Oszillatoren 210 durch einen Ringoszillator implementiert werden. Oszillatoren 210 können beispielsweise durch eine Schaltung implementiert werden, die eine Reihe von invertierenden Logikelementen wie NOT-Gattern, Invertern oder einer anderen geeigneten Logik enthält. Die Anzahl der Logikoperatoren kann ungerade sein.
-
Jeder der Oszillatoren 210 kann als Eingang ein Startsignal und ein Vorspannungssignal empfangen. Die Oszillatoren 210A, 210B, 210C können ausgebildet sein, um das Startsignal von der Steuerlogik 208 zu empfangen und das pbias-Signal vom Transkonduktor 202 über die Kalibrierungsschaltung 204 zu empfangen. Die Oszillatoren 210D, 210E, 210F können ausgebildet sein, um das Startsignal von der Steuerlogik 208 zu empfangen und das nbias-Signal vom Transkonduktor 202 durch die Kalibrierungsschaltung 206 zu empfangen.
-
Die Oszillatoren 210 können ausgebildet sein, um periodisch einen Ausgangsimpuls, eine Änderung der Polarität, einen Übergang von niedriger Spannung zu hoher Spannung, einen Übergang von hoher Spannung zu niedriger Spannung oder ein anderes geeignetes Signal zu erzeugen. Beispielsweise kann jeder der Oszillatoren 210 ausgebildet sein, um einen Ausgabe auszugeben, die eine Rechteckwelle ist, die zwischen zwei Spannungspegeln oszilliert, die wahr (oder logisch hoch) und falsch (oder logisch niedrig) darstellen. Die ungerade Anzahl invertierender Logikelemente im Oszillator 210 kann den Rechteckwellenausgang verursachen; eine gerade Anzahl solcher invertierenden Logikelemente gibt möglicherweise keine solche Ausgabe aus.
-
Die Rate, mit der Oszillatoren 210 periodisch ein solches Signal erzeugen, kann von einer Größe des Stroms des am einzelnen Oszillator 210 empfangenen Vorspannungssignals abhängen. Je größer der Vorspannungsstrom ist, desto häufiger kann der Oszillator 210 das Signal erzeugen. Je kleiner der Vorspannungsstrom ist, desto seltener kann der Oszillator 210 das Signal erzeugen. Der Oszillator 210 kann ausgebildet sein, um das Erzeugen des Signals beim Empfang des Startsignals von der Steuerlogik 208 zu starten.
-
Das Startsignal kann als Anfangswert in der Kette von invertierenden Elementen in jedem der Oszillatoren 210 verwendet werden. Das Startsignal kann sich durch den Ring von Logikelementen in dem Oszillator 210 ausbreiten und an jedem invertierenden Element invertiert werden. Die invertierenden Elemente können jeweils durch das am Oszillator 210 empfangene Vorspannungssignal gespeist werden. Die Geschwindigkeit, mit der invertierende Elemente Signale invertieren und ausbreiten können, kann mit der Größe des empfangenen Vorspannungssignals in Beziehung stehen.
-
Wie oben diskutiert, kann der ADC 108 zwei Gruppen von Oszillatoren aufweisen. Die Oszillatoren 210A, 210B, 210C können so ausgebildet sein, dass sie das pbias-Signal des Transkonduktors 202 über die Kalibrierungsschaltung 204 empfangen, und die Oszillatoren 210D, 210E, 210F können so ausgebildet sein, dass sie das nbias-Signal des Transkonduktors 202 über die Kalibrierungsschaltung 206 empfangen. Obwohl in 2B drei solcher Instanzen von Oszillatoren 210 gezeigt sind, die das pbias-Signal empfangen, und drei solcher Instanzen von Oszillatoren 210 in 2B gezeigt sind, die das nbias-Signal empfangen, kann eine beliebige Anzahl von Instanzen von Oszillatoren 210 in dem ADC 108 vorhanden sein kann, um das nbias-Signal oder das pbias-Signal zu empfangen. In einer Ausführungsform kann ein einzelner der Oszillatoren 210, die das pbias-Signal empfangen (wie die Oszillatoren 210A, 210B, 210C), verwendet werden, um das pbias-Signal auszuwerten. In einer anderen Ausführungsform kann ein einzelner der Oszillatoren 210, die das nbias-Signal empfangen (wie zum Beispiel die Oszillatoren 210D, 210E, 210F), verwendet werden, um das nbias-Signal auszuwerten.
-
Der ADC 108 kann einen beliebigen geeigneten Mechanismus zum Auswählen aufweisen, welcher der Oszillatoren 210 zum Auswerten der pbias- oder nbias-Signale verwendet werden soll. Beispielsweise kann der ADC 108 einen Multiplexer 212A aufweisen, um auszuwählen, welcher der Oszillatoren 210A, 210B, 210C zum Auswerten des pbias-Signals verwendet werden soll. Darüber hinaus kann der ADC 108 einen Multiplexer 212B aufweisen, um auszuwählen, welche der Oszillatoren 210D, 210E, 210F zum Auswerten des nbias-Signals verwendet werden sollen. Die Steuerlogik 208 kann ausgebildet sein, um ein pbias-Oszillator-Auswahlsignal an den Multiplexer 212A auszugeben, um auszuwählen, welche der Oszillatoren 210A, 210B, 210C zum Auswerten des pbias-Signals verwendet werden sollen. Weiterhin kann die Steuerlogik 208 ausgebildet sein, um ein nbias-Oszillator-Auswahlsignal an den Multiplexer 212B auszugeben, um auszuwählen, welche der Oszillatoren 210D, 210E, 210F zum Auswerten des nbias-Signals verwendet werden sollen. Jeder geeignete Auswahlmechanismus kann anstelle von Multiplexern 212 verwendet werden, wie beispielsweise ein Schalter, eine Schalterstruktur oder eine Steuerlogik.
-
Der ADC 108 kann ausgebildet sein, um auszuwählen, welcher der Oszillatoren 210 basierend auf beliebigen geeigneten Kriterien zum Auswerten der pbias- oder nbias-Signale verwendet werden soll. In einer Ausführungsform kann der ADC 108 ausgebildet sein, um einen der Oszillatoren 210A, 210B, 210C und einen der Oszillatoren 210D, 210E, 210F auszuwählen, basierend darauf, wie genau die Leistung der ausgewählten Oszillatoren übereinstimmt. Die Oszillatoren 210 können jeweils auf die gleiche Weise implementiert werden. In der Praxis können jedoch Unvollkommenheiten und geringfügige Abweichungen bei den Implementierungen der Oszillatoren 210 geringfügige Leistungsabweichungen zwischen jedem der Oszillatoren 210 verursachen. Diese können während des Herstellungsprozesses auftreten. Die Oszillatoren 210 können getestet werden, indem an jeden der Oszillatoren 210 das gleiche Vorspannungssignal angelegt wird. Dies kann beispielsweise während der Herstellung, Validierung oder Selbstkalibrierung der Oszillatoren 210 durchgeführt werden. Bei gleicher Vorspannung an jedem der Oszillatoren 210 kann die Frequenz von Ausgangssignalen von jedem der Oszillatoren 210 aufgezeichnet und ausgewertet werden. Die Frequenz jedes der Oszillatoren 210A, 210B, 210C kann mit der Frequenz jedes der Oszillatoren 210D, 210E, 210F verglichen werden. Das Oszillatorpaar - einer von den Oszillatoren 210A, 210B, 210C und einer von den Oszillatoren 210D, 210E, 210F - mit der am besten übereinstimmenden Frequenz kann anschließend als die Oszillatoren 210 ausgewählt werden, die zum Auswerten der pbias- bzw. nbias-Signale verwendet werden sollen. Ein Hinweis, welcher der zu wählenden Oszillatoren 210 ausgewählt werden kann, kann beispielsweise in einem Register oder einer anderen Einstellung gespeichert werden, die der Steuerlogik 208 zur Verfügung steht. Während der Verwendung des ADC 108 kann die Steuerlogik 208 gemäß diesen Informationen Auswahlsignale an Multiplexer 212 ausgeben.
-
Der ADC 108 kann einen beliebigen geeigneten Mechanismus zum Messen der Frequenzen oder der Geschwindigkeit der Oszillatoren 210 aufweisen. In einer Ausführungsform kann der ADC 108 einen pbias-Zähler 214 zum Messen der Frequenz oder Geschwindigkeit des ausgewählten der Oszillatoren 210A, 210B, 210C aufweisen. Die Frequenz oder Geschwindigkeit kann gemäß Ausgangssignalen gemessen werden, die von dem ausgewählten der Oszillatoren 210A, 210B, 210C erzeugt werden. In einer anderen Ausführungsform kann der ADC 108 einen nbias-Zähler 216 aufweisen, um die Frequenz oder Geschwindigkeit des ausgewählten der Oszillatoren 210D, 210E, 210F zu messen. Die Frequenz oder Geschwindigkeit kann gemäß Ausgangssignalen gemessen werden, die von dem ausgewählten der Oszillatoren 210D, 210E, 210F erzeugt werden. Die Ausgabe des ausgewählten der Oszillatoren 210A, 210B, 210C kann in den pbias-Zähler 214 eingespeist werden. Die Ausgabe des ausgewählten der Oszillatoren 210D, 210E, 210F kann in den nbias-Zähler 216 eingespeist werden. Pbias-Zähler 214 und nbias-Zähler 216 können zurückgesetzt werden, wenn der Betrieb des ADC 108 eingeleitet wird, um nbias- und pbias-Signale zu vergleichen. Der pbias-Zähler 214 und der nbias-Zähler 216 können auf jede geeignete Weise implementiert werden. Zum Beispiel können der pbias-Zähler 214 und der nbias-Zähler 216 durch Count-up- oder Count-down-Zähler implementiert werden. Der Pbias-Zähler 214 und der nbias-Zähler 216 können so ausgebildet sein, dass sie inkrementieren (in einer Count-up-Implementierung) oder dekrementieren (in einer Count-down-Implementierung), beispielsweise bei einem Rechteckwelleneingang, einer ansteigenden Flanke oder einer abfallenden Flanke in der Einspeisung. Der Pbias-Zähler 214 und der nbias-Zähler 216 können ausgebildet sein, um das Zählen zu beenden, wenn beispielsweise einer aus pbias-Zähler 214 oder nbias-Zähler 216 einen Maximalwert, einen Minimalwert, einen voreingestellten Wert oder den Ablauf eines anderen Zeitgebers (nicht gezeigt) erreicht. Nach Beendigung des Betriebs eines aus pbias-Zähler 214 oder nbias-Zähler 216 kann der andere aus pbias-Zähler oder nbias-Zählers 216 konfiguriert sein, um seinen Betrieb zu beenden. Eine solche Beendigung kann beispielsweise durch die Steuerlogik 208 durchgeführt werden. Die Beendigung des Betriebs kann durch die Steuerlogik 208 durchgeführt werden, die Werte von dem jeweiligen Zähler liest.
-
Der maximale, minimale oder andere festgelegte Wert, bis zu dem der pbias-Zähler 214 und der nbias-Zähler 216 hoch- oder heruntergezählt werden sollen, kann auf geeignete Weise festgelegt werden, z. B. in einem Register gespeichert, vorprogrammiert, fest verdrahtet, von einem anderen Element des ADC 108 oder einem anderen Element des Systems 100 empfangen werden. In einer Ausführungsform können bei Erreichen eines maximalen, minimalen oder anderen festgelegten Werts der pbias-Zähler 214 und der nbias-Zähler 216 konfiguriert werden, um eine Benachrichtigung, einen Überlauf oder ein anderes Signal an die Steuerlogik 208 auszugeben, dass der jeweilige Zähler die Zählung beendet hat. In einer anderen Ausführungsform kann die Steuerlogik 208 ausgebildet sein, um die Werte des pbias-Zählers 214 und des nbias-Zählers 216 zu einem vorgegebenen Zeitpunkt zu lesen. Der Maximalwert, bis zu dem die Zähler 214, 216 hochzählen sollen, oder ein Anfangswert, von dem die Zähler 214, 216 herunterzählen sollen, oder eine andere Einschränkung des Zählens der Zähler 214, 216 kann durch eine gewählte Messauflösung des ADC 108 bestimmt werden. Je länger die Zähler 214, 216 laufen dürfen, beispielsweise durch Setzen eines höheren Maximalwerts (für den Count-up) oder einen höheren Anfangswert (für Count-down), desto genauer wird die Messung durch ADC 108 sein. Eine solche Messung kann jedoch mehr Zeit in Anspruch nehmen. Je geringer die Zeit, für die die Zähler 214, 216 laufen dürfen, beispielsweise durch Setzen eines niedrigeren Maximalwerts (für den Count-up) oder eines niedrigeren Anfangswerts (für Count-down), desto ungenauer ist die Messung durch den ADC 108. Eine solche Messung kann jedoch schneller sein. Somit kann ein Wert des Maximalwerts, des Anfangswertes oder einer anderen Steuerung oder Einschränkung, wie lange Zähler 214, 216 laufen dürfen, die Auflösung der Genauigkeit von Messungen bestimmen, die von ADC 108 durchgeführt werden.
-
In einer Ausführungsform kann nach Empfang eines Hinweises, dass entweder der pbias-Zähler 214 oder der nbias-Zähler 216 das Zählen beendet haben oder dass eine vorgegebene Zeitspanne verstrichen ist, die Steuerlogik 208 ausgebildet sein, um das Zählen des anderen nicht beendeten Zählers zu lesen, anzuhalten oder zu deaktivieren. Der pbias-Zähler 214 und der nbias-Zähler können durch jeden geeigneten verfügbaren Takt (nicht gezeigt) synchronisiert werden.
-
Obwohl eine einzelne Instanz des Transkonduktors 202, ein einzelnes Paar von Zählern 214, 216, ein einzelnes Paar von Multiplexern 212, eine bestimmte Anzahl von Oszillatoren 210 und ein einzelnes Paar von Eingangsspannungen (VIN1, VIN2) in den 2A und 2B dargestellt sind, kann der ADC 108 ausgebildet sein, um eine Analog-Digital-Wandlung oder einen Vergleich mehrerer Paare von Differenzspannungseingängen bereitzustellen. Eine solche Analog-Digital-Wandlung oder ein Vergleich mehrerer Paare von Differenzspannungseingängen kann parallel durchgeführt werden. Um eine solche Analog-Digital-Wandlung oder einen Vergleich mehrerer Paare von Differenzspannungseingängen durchzuführen, kann der ADC 108 zusätzliche Instanzen (nicht gezeigt) von Zählern 214, 216, Multiplexern 212, Oszillatoren 210, Eingangsspannungen und Steuerlogik 208 aufweisen. Eine Angabe, welcher Satz von Instanzen daraus verwendet werden soll, kann beispielsweise in dem Aktivierungssignal 112 bereitgestellt werden.
-
Nach Beendigung des Zählens durch den pbias-Zähler 214 oder den nbias-Zähler 216 kann die Steuerlogik 208 ausgebildet sein, um die in dem pbias-Zähler 214 und dem nbias-Zähler 216 enthaltenen Werte auszuwerten. Die im pbias-Zähler 214 und im nbias-Zähler 216 vorliegenden Werte können verwendet werden, um den Wert von nbias oder pbias und, unter weiterer Bezugnahme, von VIN1 und VIN2 zu bestimmen. Die Steuerlogik 208 kann beliebige geeignete Mechanismen oder Verfahren verwenden, um die Werte des pbias-Zählers 214 und des nbias-Zählers 216 auszuwerten, um die Größe von nbias und pbias und darüber hinaus VIN1 und VIN2 zu bestimmen. Die Größe kann absolut, relativ, offsetbehaftet oder skaliert sein. Die Steuerlogik 208 kann ausgebildet sein, um einen beliebigen geeigneten Code 110 zum Identifizieren von Werten von nbias, pbias, VIN1 oder VIN2 zu erzeugen. Beispielsweise kann der Code 110 als ein Thermometercode erzeugt werden. Der Code 110 kann signiert, nicht signiert, basierend auf einem Offset-Wert, definiert durch absolute Werte innerhalb eines Bereichs oder definiert durch relative Werte aus einer Referenz sein.
-
In einer Ausführungsform, in der der ADC 108 so ausgebildet ist, dass er als Komparator arbeitet, kann der ADC 108 so ausgebildet sein, dass er den Code 110 erzeugt, um anzugeben, dass VIN1 größer als VIN2 ist, wenn der pbias-Zähler 214 die Zählung früher beendet als der nbias-Zähler 216 oder wenn, bei Beendigung der Zählung, der Wert des pbias-Zählers 214 größer ist als der Vorspannungszähler 216 (wenn hochgezählt wird) oder der Wert des pbias-Zählers 216 kleiner ist als der Vorspannungszähler 216 (wenn heruntergezählt wird). In einem solchen Fall erzeugte der ausgewählte der Oszillatoren 210A, 210B, 210C mehr Zählungen im pbias-Zähler 214 als der ausgewählte der im nbias-Zähler 216 erzeugten Oszillatoren 210D, 210E, 210F. Die höhere Zählung im pbias-Zähler 214 kann widerspiegeln, dass pbias größer war als nbias, was bewirkt, dass der ausgewählte der Oszillatoren 210A, 210B, 210C schneller arbeitet als der ausgewählte der Oszillatoren 210D, 210E, 210F.
-
In einer Ausführungsform, in der der ADC 108 ausgebildet ist, um eine Analog-Digital-Wandlung von VIN1 und VIN2 bereitzustellen, kann der Code 110 durch jedes geeignete Verfahren erzeugt werden. Beispielsweise kann der Code 110 unter Bezugnahme auf VIN2 als bekannten Referenzwert erzeugt werden. Beispielsweise kann VIN2 mit Masse oder einer bekannten Spannungsquelle verbunden sein. Für den Betrieb über einen gegebenen Zeitraum kann bekannt sein, dass VIN2, wie es durch den Transkonduktor 202 in nbias übersetzt wird, einen gegebenen, bekannten oder erwarteten Wert von Signalen erzeugt, die im nbias-Zähler 216 gesammelt sind. Wenn also der Zählbetrieb in ADC 108 beendet wird, kann der Wert des nbias-Zählers 216 gelesen und mit dem erwarteten oder bekannten Wert des nbias-Zählers 216 verglichen werden. Der Grad, zu dem der nbias-Zähler 216 die Zählung nicht beendet hat, weil der pbias-Zähler 214 die Zählung zuerst beendet hat, kann bewertet werden. Ein solcher Grad an Differenz zwischen gemessenen und bekannten Werten des nbias-Zählers 216 kann in eine Differenz des Vorspannungsstroms übersetzt werden und kann in eine Differenz der Eingangsspannung übersetzt werden, die einen solchen Vorspannungsstrom erzeugt. Der Grad der Differenz kann durch jede geeignete Berechnung, Nachschlagetabelle oder andere geeignete Verfahren bewertet werden. In einem anderen Beispiel können nach Beendigung des Zählens Werte des nbias-Zählers 216 und des pbias-Zählers 214 gelesen werden. Ein Grad der Differenz zwischen den Werten dieser Zähler kann in eine Differenz des Vorspannungsstroms und in eine Differenz der Eingangsspannung übersetzt werden, die einen solchen Vorspannungsstrom erzeugt. Der Grad der Differenz kann durch jede geeignete Berechnung, Nachschlagetabelle oder andere geeignete Verfahren bewertet werden.
-
3 ist eine detailliertere Veranschaulichung einer beispielhaften Implementierung des Oszillators 210 gemäß Ausführungsformen der vorliegenden Offenbarung.
-
Der Oszillator 210 kann ein Ringoszillator sein. Der Oszillator 210 kann einen Eingang für ein Startsignal und einen Eingang für ein Vorspannungssignal aufweisen. Das Vorspannungssignal kann beispielsweise nbias oder pbias sein. Das Vorspannungssignal kann verwendet werden, um ein oder mehrere logische oder andere Elemente des Oszillators 210 mit Strom zu versorgen.
-
Der Oszillator 210 kann eine Logik 302, wie zum Beispiel ein NAND-Gatter aufweisen. Die Logik 302 kann Eingänge für das Startsignal und für einen Ausgang des Oszillators 210 aufweisen, die in Rückkopplungsweise verbunden sind. Die Ausgabe der Logik 302 kann an andere invertierende Logikelemente 304 bereitgestellt werden. Jede geeignete Anzahl von invertierenden Logikelementen 304 kann verwendet werden. Die Anzahl der invertierenden Logikelemente 304 kann gerade sein, so dass die Gesamtzahl der Logikelemente einschließlich der Logik 302 ungerade ist und die Elemente invertierend sind. Beispielsweise können vier Inverter verwendet werden, um invertierende Logikelemente 304A-304D zu implementieren. Die Ausgabe vom invertierenden Logikelement 304D kann beispielsweise als Ausgabe des Oszillators 210 zu pbias-Zähler 214 oder zu nbias-Zähler 216 verwendet werden, wie geeignet.
-
Mehr oder weniger invertierende Elemente können in Reihe im Oszillator 210 verwendet werden, solange eine ungerade Anzahl von gesamten invertierenden Elementen, einschließlich der Logik 302 und der Elemente 304, verwendet wird. Der Ausgang des Oszillators 210 vom invertierenden Logikelement 304D kann ein logisches NOT des ersten Eingangs sein (wie zum Beispiel das Startsignal oder der vorherige Wert, der vom Logikelement 304D ausgegeben wurde). Der Oszillator 210 kann Signale mit einer Geschwindigkeit durch die invertierenden Logikelemente propagieren die proportional zu der Energie ist, die bereitgestellt wird, um die einzelnen Elemente des Ringoszillators 108 zu betreiben. Diese Energie kann das Vorspannungssignal sein. Das logische NOT der Logik 302 wird nicht sofort zum Ausgang des Oszillators 210 propagieren. Die Zeit, die für ein einzelnes invertierendes Element des Oszillators 210 benötigt wird, um eine Einspeisung zu erfassen und deren Invertierung auszugeben, kann mit der Gate-Verzögerung oder Ausbreitungsverzögerung des einzelnen invertierenden Elements zusammenhängen. Die Gesamtmenge der Ausbreitungsverzögerungen dieser Elemente des Oszillators 210 kann die Zeit sein, die für eine gegebene Einspeisung erforderlich ist, um durch den gesamten Oszillators 210 invertiert und von diesem ausgegeben zu werden. Die Gate-Verzögerung für ein einzelnes Element kann sich auf die Aufladezeit für eine Gate-Kapazität eines Transistors des Elements beziehen, bevor Strom zwischen Source und Drain fließen kann. Das Hinzufügen zusätzlicher Inverter oder NOT-Gatter zu der Kette invertierender Elemente des Oszillators 210 kann die Gesamtausbreitungsverzögerung erhöhen, wodurch die Schwingungsfrequenz verringert wird. Darüber hinaus kann das Entfernen von Invertern oder NOT-Gattern aus der Kette invertierender Elemente des Oszillators 210 die Gesamtausbreitungsverzögerung verringern, wodurch die Schwingungsfrequenz erhöht wird. Darüber hinaus kann das Erhöhen der Versorgungsleistung durch den Vorspannungsstrom zu den einzelnen Elementen des Oszillators 210 die Gate-Verzögerung verringern, wodurch die Gesamtausbreitungsverzögerung verringert und die Schwingungsfrequenz erhöht wird. Das Verringern der Versorgungsleistung für die einzelnen Elemente des Oszillators 210 kann die Gate-Verzögerung erhöhen, wodurch die Gesamtausbreitungsverzögerung erhöht und die Schwingungsfrequenz verringert wird. Dementsprechend hängt die Frequenz des Oszillators 210 mit der Eingangsleistung zusammen, die durch den Vorspannungsstrom empfangen wird. Wie oben diskutiert, kann der ADC 108 ausgebildet sein, um pbias an die Oszillatoren 210A, 210B, 210C und nbias an die Oszillatoren 210D, 210E, 210F bereitzustellen, um die resultierende Geschwindigkeit oder Frequenzen der ausgewählten Oszillatoren zu vergleichen oder zu messen und um Unterschiede zwischen den Messungen zu verwenden, um die Unterschiede zwischen den Spannungen VIN1 und VIN2 zu bestimmen.
-
Zurückkehrend zu 2 kann der Code 110 erzeugt werden, um Unterschiede zwischen den Werten des pbias-Zählers 214 und des nbias-Zählers 216 widerzuspiegeln. Der Code 110 kann weiterhin übersetzt, verschoben, skaliert oder auf andere Weise modifiziert werden, um eine nützlichere digitale Darstellung von VIN1, VIN2 oder ein Vergleich der beiden zu erzeugen.
-
In ADC 108 können aufgrund der relativ geringen Größe, die zum Implementieren eines Ringoszillators erforderlich ist, mehrere Instanzen von Oszillatoren 210 implementiert werden. Durch Verwendung von Oszillatoren 210, die als Ringoszillatoren implementiert sind, anstatt ADC mit linearen digitalen Verzögerungsleitungen zu implementieren, kann die für den ADC 108 benötigte Fläche um eine Größenordnung reduziert werden. Implementierungen, die solche linearen digitalen Verzögerungsleitungen verwenden, können viel mehr Verzögerungselemente erfordern. Somit können integrale Nichtlinearitätsfehler reduziert werden, da solche Fehler häufig proportional zur Quadratwurzel der Anzahl von Verzögerungszellen sind. Die Implementierung kann im Vergleich zu solchen, die lineare Verzögerungsleitungen verwenden, vereinfacht werden, da die Anzahl der verwendeten Verzögerungszellen von Hunderten auf ungefähr zehn reduziert wird.
-
Ergänzungen, Änderungen, Modifikationen oder andere Permutationen dieser Offenbarung können gemäß dem Wissen, der Fähigkeit und dem Verständnis eines Fachmanns vorgenommen werden.
-
ZITATE ENTHALTEN IN DER BESCHREIBUNG
-
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
-
Zitierte Patentliteratur
-
