CN104917529B - 一种可重构的基于压控振荡器的模拟数字转换装置 - Google Patents
一种可重构的基于压控振荡器的模拟数字转换装置 Download PDFInfo
- Publication number
- CN104917529B CN104917529B CN201510377350.4A CN201510377350A CN104917529B CN 104917529 B CN104917529 B CN 104917529B CN 201510377350 A CN201510377350 A CN 201510377350A CN 104917529 B CN104917529 B CN 104917529B
- Authority
- CN
- China
- Prior art keywords
- controlled oscillator
- voltage controlled
- restructural
- digital
- analog
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Analogue/Digital Conversion (AREA)
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
Abstract
一种可重构的基于压控振荡器的模拟数字转换装置,包括第一可重构的基于压控振荡器的量化器、第二可重构的基于压控振荡器的量化器、数字模拟转换器、无源模拟减法器以及数字加法器,其中第一可重构的基于压控振荡器的量化器产生具有动态元件匹配特性的数字输出,数字模拟转换器的模拟输出和模拟输入同时进入无源模拟减法器中,无源模拟减法器输出转换误差进入到第二可重构的基于压控振荡器的量化器,第一可重构的基于压控振荡器的量化器和第二可重构的基于压控振荡器的量化器的数字输出进入到数字加法器中相加得到模拟数字转换装置的数字输出。该装置可以根据系统要求对模数转换的转换速度和精度进行配置。
Description
技术领域
本发明涉及模拟电路和混合信号电路领域,特别涉及一种带宽和精度可重构的基于压控振荡器的模拟数字转换装置。
背景技术
在通信电路系统中,模拟数字转换器(简称模数转换器)起着连接模拟前端电路和后端数字信号处理电路的重要作用,负责将模拟信号转换为数字信号。在现在的环境中,存在着多种通信标准,如无线局域网802.11、蓝牙、LTE等等,它们的通信的码率不同,通信电路所需要的功耗也不尽相同。针对多种通信标准共存的环境一种较为流行的解决方案是软件定义无线电(Software-defined Radio),软件定义无线电电路能够根据不同的通信模式自动调整电路的带宽、精度和功耗等指标,从而在满足通信标准要求的同时节约能量,最大限度延长手机等电子产品的一次充电使用时间。为了实现软件定义无线电收发机,设计能够根据需求调节带宽、精度和功耗的模数转换器是关键环节之一。
过采样模数转换器的带宽由采样速率(Fs)和过采样率(over-sampling ratio,OSR)共同确定;过采样模数转换器的精度由过采样率OSR、量化比特数B和噪声整形阶数L共同决定。通过调整Fs、OSR、B和L中的部分物理量就可以达到配置过采样模数转换器带宽和精度的目的。
已知一种可重构的模数转换装置电路结构,该结构可以根据不同通信标准的要求配置转换器的带宽和精度,从而节约功耗。芯片面积和成本,该结构中还有大量的高耗能的模拟模块,使得它在移动电子设备的应用中优势不明显。已知另一种双步开环的基于压控振荡器的过采样模数转换器电路结构。该结构高度数字化,几乎没有模拟电路模块,使得它的能效非常高。该结构不能调整带宽、精度等指标以适应不同通信标准的要求。
发明内容
本发明的主要目的在于针对现有技术的不足,提供一种可重构的基于压控振荡器的模数转换器电路结构,可调节模数转换器的带宽,同时可以调整转换精度。
为实现上述目的,本发明采用以下技术方案:
一种可重构的基于压控振荡器的模拟数字转换装置,包括第一可重构的基于压控振荡器的量化器、第二可重构的基于压控振荡器的量化器、可重构的数字模拟转换器、无源模拟减法器以及数字加法器,所述第一可重构的基于压控振荡器的量化器和所述无源模拟减法器的输入端均接收模拟输入,所述第一可重构的基于压控振荡器的量化器的输出端连接所述可重构的数字模拟转换器和所述数字加法器的输入端,所述可重构的数字模拟转换器的输出端连接所述无源模拟减法器的另一输入端,所述无源模拟减法器的输出端连接所述第二可重构的基于压控振荡器的量化器的输入端,所述第二可重构的基于压控振荡器的量化器的输出端连接所述数字加法器的另一输入端,其中所述第一可重构的基于压控振荡器的量化器产生具有动态元件匹配特性的数字输出,所述数字模拟转换器的模拟输出和所述模拟输入同时进入所述无源模拟减法器中,所述无源模拟减法器输出转换误差进入到所述第二可重构的基于压控振荡器的量化器,所述第一可重构的基于压控振荡器的量化器和第二可重构的基于压控振荡器的量化器的数字输出进入到所述数字加法器中相加得到所述模拟数字转换装置的数字输出。
进一步地:
所述第一可重构的基于压控振荡器的量化器及所述第二可重构的基于压控振荡器的量化器中均包括压控振荡器和数字门电路,其中通过调整所述第一可重构的基于压控振荡器的量化器及所述第二可重构的基于压控振荡器的量化器中的数字门电路、所述可重构的数字模拟转换器、以及所述数字加法器的时钟信号的频率,来调整采样速率,且其中通过调整量化器的量化比特数,从而达到转换速度和精度的重构。
在调整所述第一可重构的基于压控振荡器的量化器、所述第二可重构的基于压控振荡器的量化器的采样频率过程中,控制所述第一可重构的基于压控振荡器的量化器和所述第二可重构的基于压控振荡器的量化器中的压控振荡器的最大振荡频率不超过采样频率的一半。
所述压控振荡器包括产生跨导的尾电流管和与所述尾电流管相连的反相器环路,所述尾电路管包括含有多个NMOS管和对应开关的阵列,所述阵列中各个NMOS的宽长比呈1:2:4:8…2n关系,其中n为0以上的整数,以便根据不同的模式开启不同的NMOS管,调整尾电流管的跨导值,从而调整所述压控振荡器的电压-频率增益。
所述压控振荡器中的反相器环路的级数和基于压控振荡器的量化器的量化比特数之间为如下关系:
N=2B-1
其中N为反相器环路的级数,B为量化器的量化比特数,
所述压控振荡器中反相器的级数N设成可调,以调整量化比特数B。
所述压控振荡器中设定的反相器的输出带有相应的开关,通过开启或者关断开关以将相应反相器纳入压控振荡器环路或排除压控振荡器环路之外,从而调整压控振荡器中反相器的级数。
所述压控振荡器中的反相器和所述数字门电路为一一对应的关系,在调整量化比特数的过程中,反相器所对应的数字门电路也相应开启或者关断。
所述数字模拟转换器中的转换单元的数量和量化比特数为如下关系:
M=2B-1
其中M为转换单元的数量,B为量化器的量化比特数。
在调整量化器的量化比特数的过程中,所述数字模拟转换器中的部分转换单元也相应开启或关断。
本发明的有益效果:
本发明提出了一种可重构的基于压控振荡器的模数转换器电路结构,其结构高度数字化,没有运算放大器等高能耗的模块,这使得它的转换能效非常高,而且它可以通过调节采样速率Fs和过采样率OSR来调节模数转换器的带宽,同时可以通过调节过采样率OSR和量化比特数B达到调整转换精度的目的。本发明的电路结构优化了转换器的功耗,延长了芯片一次充电使用时间,同时节约了面积和成本。
附图说明
图1为本发明的可重构的基于压控振荡器的模拟数字转换装置的结构原理图;
图2为本发明实施例中的可重构压控振荡器的电路原理图;
图3为本发明实施例中的数字门电路的结构示意图。
具体实施方式
以下对本发明的实施方式作详细说明。应该强调的是,下述说明仅仅是示例性的,而不是为了限制本发明的范围及其应用。
在一种实施例中,本发明的可重构的基于压控振荡器的模拟数字转换装置的结构如图1所示,其包括两个可重构的基于压控振荡器的量化器1.1、1.4、可重构的数字模拟转换器1.2和无源模拟减法器1.3以及数字加法器1.5。可重构的基于压控振荡器的量化器包括一个可重构的压控振荡器和数字门电路。如图3所示,一种优选的数字门电路由灵敏放大器触发器SA FF、真单相时钟触发器TSPC FF和异或门XOR连接组成,并提供有时钟信号CLK。
在图1中,输入的模拟信号进入基于压控振荡器的量化器1.1中,输出相应的数字输出。由于输入模拟信号的大摆幅以及压控振荡器的电压-频率传递函数的非线性,量化器1.1输出的数字信号包含了量化噪声和非常强的失真。量化器1.1数字输出连接到数字模拟转换器1.2中,由于基于压控振荡器的数字输出具有动态元件匹配(Dynamic elementmatching)特性,因此本发明中的数字模拟转换器1.2很容易达到高线性度要求。数字模拟转换器1.2的模拟输出和整个转换装置的模拟输入同时进入无源模拟减法器1.3中,无源模拟减法器1.3输出的结果就是基于压控振荡器的量化器1.1的转换误差,包括量化误差和失真。如果基于压控振荡器的量化器1.1和数字模拟转换器1.2的转换精度足够高,那么转换误差信号的幅度就会足够小。无源模拟减法器1.3输出的转换误差再进入到基于压控振荡器的量化器1.4中,由于误差信号的小幅度,量化器1.4可以认为是很线性的模块,不会引入新的失真。由于基于压控振荡器的模拟积分-数字微分结构,尽管输入量化器1.4的信号幅度很小,量化器1.4的量化误差依然足够小。最后量化器1.1和1.4的数字输出进入到数字加法器1.5中相加得到整个模数转换装置的数字输出。
在一些实施例中,可重构的基于压控振荡器的模拟数字转换装置可以通过调整采样速率Fs和量化比特数B来达到重构转换速度和精度的目的。对于量化器1.1、1.4中的数字门电路、数字模拟转换器1.2以及数字加法器1.5,为了调整采样速率Fs,可以直接改变控制这些电路的时钟信号CLK的频率。优选实施例中,在调整基于压控振荡器的量化器1.1、1.4采样频率过程中,控制量化器1.1、1.4中的压控振荡器的最大振荡频率不超过采样频率的一半,也就是说压控振荡器的电压-频率增益根据采样频率做相应的调整,从而可以避免量化器的输出饱和。
优选实施例中,如图2所示,可重构的压控振荡器包括产生跨导的尾电流管2.1和反相器环路2.2。为了调整压控振荡器的电压-频率增益,压控振荡器的尾电流管2.1可设计成一个含有多个NMOS管和开关的阵列。阵列中各个NMOS的宽长比成1:2:4:8…2n关系,其中n为0以上的整数,这样可以根据不同的模式开启不同的NMOS管,调整尾电流管的跨导值,从而调整压控振荡器的电压-频率增益。
压控振荡器中反相器环路2.2的级数N和基于压控振荡器的量化器的量化比特数B之间有如下关系:
N=2B-1
优选实施例中,将压控振荡器中反相器的级数N设成可调的,从而可调整量化比特数B。
优选实施例中,压控振荡器中设定的反相器的输出带有相应的开关,通过开启或者关断这些开关能够将部分反相器排除在压控振荡器环路之外,从而调整压控振荡器中反相器的级数。如在图2中,假设反相器环路级数在不同模式下要设置成N1,N2,N3级,那么第N1,N2,N3个反相器的输出带有四个开关。
在基于压控振荡器的量化器中,压控振荡器中的反相器和数字门电路有一一对应的关系。优选实施例中,在调整量化比特数N的过程中,部分数字门电路也要相应关闭以节省转换装置的功耗。
在数字模拟转换器1.2中,转换单元的数量M和量化比特数B也有如下关系:
M=2B-1
优选实施例中,在调整量化器1.1的量化比特数的过程中,数字模拟转换器1.2中的部分转换单元也相应地关断或开启,从而可以节约功耗。
如上所述,本发明提出了一种可重构的双步基于压控振荡器的模数转换器电路结构,它的结构高度数字化,没有运算放大器等高能耗的模块,这使得它的转换能效非常高,而且它可以通过调节采样速率Fs和过采样率OSR来调节模数转换器的带宽,同时可以通过调节过采样率OSR和量化比特数B达到调整转换精度的目的。本发明的提出的电路结构优化了转换器的功耗,延长了芯片一次充电使用时间,同时节约了面积和成本。
以上内容是结合具体/优选的实施方式对本发明所作的进一步详细说明,不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说,在不脱离本发明构思的前提下,其还可以对这些已描述的实施方式做出若干替代或变型,而这些替代或变型方式都应当视为属于本发明的保护范围。
Claims (8)
1.一种可重构的基于压控振荡器的模拟数字转换装置,其特征在于,包括第一可重构的基于压控振荡器的量化器、第二可重构的基于压控振荡器的量化器、可重构的数字模拟转换器、无源模拟减法器以及数字加法器,所述第一可重构的基于压控振荡器的量化器和所述无源模拟减法器的输入端均接收模拟输入,所述第一可重构的基于压控振荡器的量化器的输出端连接所述可重构的数字模拟转换器和所述数字加法器的输入端,所述可重构的数字模拟转换器的输出端连接所述无源模拟减法器的另一输入端,所述无源模拟减法器的输出端连接所述第二可重构的基于压控振荡器的量化器的输入端,所述第二可重构的基于压控振荡器的量化器的输出端连接所述数字加法器的另一输入端,其中所述第一可重构的基于压控振荡器的量化器产生具有动态元件匹配特性的数字输出,所述数字模拟转换器的模拟输出和所述模拟输入同时进入所述无源模拟减法器中,所述无源模拟减法器输出转换误差进入到所述第二可重构的基于压控振荡器的量化器,所述第一可重构的基于压控振荡器的量化器和第二可重构的基于压控振荡器的量化器的数字输出进入到所述数字加法器中相加得到所述模拟数字转换装置的数字输出,所述第一可重构的基于压控振荡器的量化器及所述第二可重构的基于压控振荡器的量化器中均包括压控振荡器和数字门电路,其中通过调整所述第一可重构的基于压控振荡器的量化器及所述第二可重构的基于压控振荡器的量化器中的数字门电路、所述可重构的数字模拟转换器、以及所述数字加法器的时钟信号的频率,来调整采样频率,且其中通过调整量化器的量化比特数,从而达到转换速度和精度的重构。
2.如权利要求1所述的可重构的基于压控振荡器的模拟数字转换装置,其特征在于,在调整所述第一可重构的基于压控振荡器的量化器、所述第二可重构的基于压控振荡器的量化器的采样频率过程中,控制所述第一可重构的基于压控振荡器的量化器和所述第二可重构的基于压控振荡器的量化器中的压控振荡器的最大振荡频率不超过采样频率的一半。
3.如权利要求2所述的可重构的基于压控振荡器的模拟数字转换装置,其特征在于,所述压控振荡器包括产生跨导的尾电流管和与所述尾电流管相连的反相器环路,所述尾电流管包括含有多个NMOS管和对应开关的阵列,所述阵列中各个NMOS的宽长比呈1:2:4:8…2n关系,其中n为0以上的整数,以便根据不同的模式开启不同的NMOS管,调整尾电流管的跨导值,从而调整所述压控振荡器的电压-频率增益。
4.如权利要求2或3所述的可重构的基于压控振荡器的模拟数字转换装置,其特征在于,所述压控振荡器中的反相器环路的级数和基于压控振荡器的量化器的量化比特数之间为如下关系:
N=2B-1
其中N为反相器环路的级数,B为量化器的量化比特数,
所述压控振荡器中反相器的级数N设成可调,以调整量化比特数B。
5.如权利要求3所述的可重构的基于压控振荡器的模拟数字转换装置,其特征在于,所述压控振荡器中设定的反相器的输出带有相应的开关,通过开启或者关断开关以将相应反相器纳入压控振荡器环路或排除压控振荡器环路之外,从而调整压控振荡器中反相器的级数。
6.如权利要求5所述的可重构的基于压控振荡器的模拟数字转换装置,其特征在于,所述压控振荡器中的反相器和所述数字门电路为一一对应的关系,在调整量化比特数的过程中,反相器所对应的数字门电路也相应开启或者关断。
7.如权利要求1至3任一项所述的可重构的基于压控振荡器的模拟数字转换装置,其特征在于,所述数字模拟转换器中的转换单元的数量和量化比特数为如下关系:
M=2B-1
其中M为转换单元的数量,B为量化器的量化比特数。
8.如权利要求7所述的可重构的基于压控振荡器的模拟数字转换装置,其特征在于,在调整量化器的量化比特数的过程中,所述数字模拟转换器中的部分转换单元也相应开启或关断。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510377350.4A CN104917529B (zh) | 2015-07-01 | 2015-07-01 | 一种可重构的基于压控振荡器的模拟数字转换装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510377350.4A CN104917529B (zh) | 2015-07-01 | 2015-07-01 | 一种可重构的基于压控振荡器的模拟数字转换装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104917529A CN104917529A (zh) | 2015-09-16 |
CN104917529B true CN104917529B (zh) | 2017-11-07 |
Family
ID=54086281
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510377350.4A Active CN104917529B (zh) | 2015-07-01 | 2015-07-01 | 一种可重构的基于压控振荡器的模拟数字转换装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104917529B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10879922B2 (en) * | 2018-08-16 | 2020-12-29 | Microchip Technology Incorporated | Time-based, current-controlled paired oscillator analog-to-digital converter with selectable resolution |
US11533055B2 (en) * | 2018-09-07 | 2022-12-20 | Cypress Semiconductor Corporation | Ultra-low power adaptively reconfigurable system |
CN109412597B (zh) * | 2018-10-29 | 2022-08-09 | 清华大学深圳研究生院 | 一种二阶噪声整形的逐次逼近型模数转换器及模数转换方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20100059005A (ko) * | 2008-11-25 | 2010-06-04 | 한국과학기술원 | 전압제어발진기기초 아날로그-디지털 변환기를 이용한 디지털화된 수신기 |
CN101796730A (zh) * | 2007-07-03 | 2010-08-04 | 爱萨有限公司 | 针对低功率dc-dc smps的可编程模数转换器 |
CN103825614A (zh) * | 2014-02-12 | 2014-05-28 | 北京时代民芯科技有限公司 | 一种宽频输入的高速低功耗模数转换器 |
-
2015
- 2015-07-01 CN CN201510377350.4A patent/CN104917529B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101796730A (zh) * | 2007-07-03 | 2010-08-04 | 爱萨有限公司 | 针对低功率dc-dc smps的可编程模数转换器 |
KR20100059005A (ko) * | 2008-11-25 | 2010-06-04 | 한국과학기술원 | 전압제어발진기기초 아날로그-디지털 변환기를 이용한 디지털화된 수신기 |
CN103825614A (zh) * | 2014-02-12 | 2014-05-28 | 北京时代民芯科技有限公司 | 一种宽频输入的高速低功耗模数转换器 |
Non-Patent Citations (2)
Title |
---|
A 2.8-to-8.5mW GSM/bluetooth/UMTS/DVB-H/WLAN fully reconfigurable CTΔΣ with 200kHz to 20MHz BW for 4G radios in 90nm digital CMOS;Yi Ke et al.;《VLSI Circuits (VLSIC), 2010 IEEE Symposium on》;20100902;第153-154页 * |
A 40MHz-BW Two-step Open-loop VCO-based ADC with 42fJ/step FoM in 40nm CMOS;Xinpeng Xing et al.;《ESSCIRC (ESSCIRC), 2013 Proceedings of the》;20131031;第327-330页 * |
Also Published As
Publication number | Publication date |
---|---|
CN104917529A (zh) | 2015-09-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Straayer et al. | A 12-Bit, 10-MHz Bandwidth, Continuous-Time $\Sigma\Delta $ ADC With a 5-Bit, 950-MS/s VCO-Based Quantizer | |
Xing et al. | A 42 fJ/step-FoM two-step VCO-based delta-sigma ADC in 40 nm CMOS | |
Sanyal et al. | A hybrid SAR-VCO ΔΣ ADC with first-order noise shaping | |
CN109412597B (zh) | 一种二阶噪声整形的逐次逼近型模数转换器及模数转换方法 | |
CN104917529B (zh) | 一种可重构的基于压控振荡器的模拟数字转换装置 | |
Zaliasl et al. | A 12.5-bit 4 MHz 13.8 mW MASH $\Delta\Sigma $ Modulator With Multirated VCO-Based ADC | |
CN103944569B (zh) | 一种模数转换器 | |
US20220368292A1 (en) | Ampilfier with vco-based adc | |
CN104980159A (zh) | 一种基于电荷泵和压控振荡器的过采样模数转换器 | |
US20040145504A1 (en) | Quantizer for a sigma delta modulator, and sigma delta modulator | |
Yamamoto et al. | A delta-sigma modulator with a widely programmable center frequency and 82-dB peak SNDR | |
Esmaeilzadeh et al. | A low-phase-noise CMOS ring voltage-controlled oscillator intended for time-based sensor interfaces | |
CN103762980A (zh) | 一种高稳定性噪声抑制增强σδ调制器结构 | |
CN106788428B (zh) | 用于流水线模数转换器的调节电路及流水线模数转换器 | |
Li et al. | Advances in voltage-controlled-oscillator-based δσ ADCs | |
Chi et al. | A 1.8 V 1.1 MS/s 96.1 dB-SFDR successive approximation register analog-to-digital converter with calibration | |
CN204559547U (zh) | 一种高二阶级联结构Sigma-Delta调制器系统 | |
Philips et al. | Sigma Delta A/D Conversion for Signal Conditioning | |
Morgado et al. | Design of a 130-nm cmos reconfigurable cascade σδ modulator for gsm/umts/bluetooth | |
Wittmann et al. | A multiplying 1.5 V 12-bit 60-MS/s current steering CMOS digitalto-analog converter for low latency transceiver front-ends in industrial radio | |
CN103944566B (zh) | 一种实现dds幅度调制输出的方法及电路 | |
Liu et al. | A 4.96-$\mu $ W 15-bit Self-Timed Dynamic-Amplifier-Based Incremental Zoom ADC | |
Englund et al. | A systematic design method for direct delta-sigma receivers | |
CN203243312U (zh) | 模数转换装置 | |
Zhang et al. | New applications and technology scaling driving next generation A/D converters |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |