DE112017008283T5 - Substrat-gegatete gruppe-iii-v-transistoren und zugeordnete fertigungsverfahren - Google Patents

Substrat-gegatete gruppe-iii-v-transistoren und zugeordnete fertigungsverfahren Download PDF

Info

Publication number
DE112017008283T5
DE112017008283T5 DE112017008283.8T DE112017008283T DE112017008283T5 DE 112017008283 T5 DE112017008283 T5 DE 112017008283T5 DE 112017008283 T DE112017008283 T DE 112017008283T DE 112017008283 T5 DE112017008283 T5 DE 112017008283T5
Authority
DE
Germany
Prior art keywords
layer
type doped
contact
group iii
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE112017008283.8T
Other languages
English (en)
Inventor
Han Wui Then
Marko Radosavljevic
Sansaptak DASGUPTA
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE112017008283T5 publication Critical patent/DE112017008283T5/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Led Devices (AREA)

Abstract

Substrat-gegatete Gruppe-III-V-Transistoren und zugeordnete Fertigungsverfahren sind beschrieben. Ein beispielhafter Transistor umfasst ein Substrat, ein Gate und eine Schicht. Das Gate ist auf dem Substrat positioniert. Die Schicht umfasst ein Gruppe-III-Material und ein Gruppe-V-Material. Die Schicht ist auf dem Substrat und dem Gate positioniert. Das Gate ist zwischen dem Substrat und der Schicht positioniert.

Description

  • GEBIET DER OFFENBARUNG
  • Diese Offenbarung bezieht sich im Allgemeinen auf Gruppe-III-V-Transistoren und genauer auf Substrat-gegatete Gruppe III-V-Transistoren und zugeordnete Fertigungsverfahren.
  • HINTERGRUND
  • Bekannte Gruppe III-V-Transistoren (z.B. Galliumnitrid (GaN)-Transistoren) werden herkömmlich nur von der Oberseite und/oder der oberen Oberfläche des Bauelements gegatet. Die Oberseitenposition des Gates verhindert die Fertigung zusätzlicher Strukturen auf der Oberseite des Bauelements.
  • Figurenliste
    • 1 ist eine Querschnittsansicht, die einen bekannten oberseitig gegateten Gruppe-III-V-Transistor darstellt.
    • 2 ist eine Querschnittsansicht, die einen ersten beispielhaften Substrat-gegateten Gruppe-III-V-Transistor darstellt, der gemäß den Lehren dieser Offenbarung konstruiert wurde.
    • 3A-3E stellen einen beispielhaften Fertigungsprozess für den ersten beispielhaften Substrat-gegateten Gruppe III-V-Transistor von 2 dar.
    • 4A und 4B sind ein Flussdiagramm, das ein beispielhaftes Verfahren zum Fertigen des ersten beispielhaften Substrat-gegateten Gruppe-III-V-Transistors von 2 und 3A-3E repräsentiert.
    • 5 ist eine Querschnittsansicht, die einen zweiten beispielhaften Substrat-gegateten Gruppe-III-V-Transistor darstellt, der gemäß den Lehren dieser Offenbarung konstruiert wurde.
    • 6A-6F stellen einen beispielhaften Fertigungsprozess für den zweiten beispielhaften Substrat-gegateten Gruppe III-V-Transistor von 5 dar.
    • 7A und 7B sind ein Flussdiagramm, das ein beispielhaftes Verfahren zum Fertigen des zweiten beispielhaften Substrat-gegateten Gruppe-III-V-Transistors von 5 und 6A-6F repräsentiert.
    • 8 ist eine Draufsicht eines beispielhaften Wafers und eines beispielhaften Dies, die einen oder mehrere beispielhafte Substrat-gegatete Gruppe-III-V-Transistoren umfassen können, die gemäß den Lehren dieser Offenbarung konstruiert wurden.
    • 9 ist eine Querschnittsseitenansicht eines beispielhaften IC-Bauelements, das einen oder mehrere beispielhafte Substrat-gegatete Gruppe-III-V-Transistoren umfassen kann, die gemäß den Lehren dieser Offenbarung konstruiert wurden.
    • 10 ist eine Querschnittsseitenansicht eines beispielhaften IC-Packages, das einen oder mehrere beispielhafte Substrat-gegatete Gruppe-III-V-Transistoren umfassen kann, die gemäß den Lehren dieser Offenbarung konstruiert wurden.
    • 11 ist eine Querschnittsseitenansicht einer beispielhaften IC-Bauelementanordnung, die einen oder mehrere beispielhafte Substrat-gegatete Gruppe-III-V-Transistoren umfassen kann, die gemäß den Lehren dieser Offenbarung konstruiert wurden.
    • 12 ist ein Blockdiagramm eines beispielhaften elektrischen Bauelements, das einen oder mehrere beispielhafte Substrat-gegatete Gruppe-III-V-Transistoren umfassen kann, die gemäß den Lehren dieser Offenbarung konstruiert wurden.
  • Bestimmte Beispiele sind in den vorangehend identifizierten Figuren gezeigt und werden nachfolgend detailliert beschrieben. Bei einem Beschreiben dieser Beispiele werden ähnliche oder identische Bezugszeichen verwendet, um gleiche oder ähnliche Elemente zu identifizieren. Die Figuren sind nicht notwendigerweise maßstabsgetreu, und bestimmte Merkmale und bestimmte Ansichten der Figuren können der Klarheit und/oder der Genauigkeit halber maßstabsmäßig oder schematisch übertrieben dargestellt sein.
  • DETAILLIERTE BESCHREIBUNG
  • Nach hiesigem Gebrauch bezieht sich der Begriff „Gruppe III-V“ auf eine chemische Zusammensetzung und/oder Verbindung, umfassend zumindest ein Gruppe-III (z.B. IUPAC-Gruppe 13) -Element und/oder -Material (z.B. Aluminium (AI), Gallium (Ga), Indium (In), etc.) und zumindest ein Gruppe-V (z.B. IUPAC-Gruppe 15) -Element und/oder -Material (z.B. Stickstoff (N), Phosphor (P), Arsen (As), etc.) in irgendeiner kombinierten Beziehung und/oder Verhältnis. Nach hiesigem Gebrauch bezieht sich der Begriff „Schicht“ auf ein Material mit einer zugeordneten Dicke, wobei das Material in Kontakt mit einer Struktur (z.B. einem Substrat, einer anderen Schicht) ist, gegen diese positioniert und/oder auf dieser positioniert ist, als ein Resultat dessen, dass es gegen, auf und/oder über die Struktur abgeschieden, gewachsen und/oder anderweitig gebildet wurde.
  • Bekannte Gruppe-III-V-Transistoren werden herkömmlicherweise nur von der Oberseite und/oder der oberen Oberfläche des Bauelements (z.B. die Oberfläche des Bauelements, die gegenüber einem Substrat des Bauelements positioniert ist) gegatet. Die Oberseitenposition des Gates verhindert die Fertigung zusätzlicher Strukturen auf der Oberseite des Bauelements, und verhindert dementsprechend bei einem bestimmten Beispiel, dass eine solche bekannte Gruppe von III-V-Transistoren als Backplane-Transistoren für Mikro-Leuchtdioden (µLED); micro light emitting diode) -Anwendungen (z.B. Gruppe III-V µLEDs) implementiert wird.
  • 1 ist eine Querschnittsansicht, die einen bekannten oberseitig gegateten Gruppe-III-V-Transistor 100 darstellt. Der oberseitig gegatete Gruppe-III-V-Transistor 100 von 1 umfasst ein Substrat 102, eine erste Pufferschicht 104, eine zweite Pufferschicht 106, eine Gruppe-III-V-Schicht 108, eine Polarisationsschicht 110, ein zweidimensionales Elektronengas (2DEG; two-dimensional electron gas) 112, eine n-Typ-dotierte Source 114, einen n-Typ-dotierten Drain 116, einen Source-Kontakt 118, einen Drain-Kontakt 120, ein Gate-Dielektrikum 122, ein Gate 124 und ein isolierendes Dielektrikum 126.
  • Das Substrat 102 von 1 ist eine strukturelle Basis für eine Fertigung des oberseitig gegateten Gruppe III-V-Transistors 100 von 1. Das Substrat 102 ist aus Silizium (Si), das eine (111) planare Geometrie aufweist, gebildet und/oder hergestellt. Die erste Pufferschicht 104 von 1 kontaktiert das und/oder ist gegen das und/oder auf dem Substrat 102 positioniert. Die erste Pufferschicht 104 ist aus Aluminiumnitrid (AIN) gebildet und/oder aus diesem hergestellt. Die zweite Pufferschicht 106 von 1 kontaktiert die und/oder ist gegen die und/oder auf der ersten Pufferschicht 104 positioniert. Die zweite Pufferschicht 106 ist aus Aluminiumgalliumnitrid (AlGaN) gebildet und/oder aus diesem hergestellt.
  • Die Gruppe-III-V-Schicht 108 von 1 kontaktiert die und/oder ist gegen die und/oder auf der zweiten Pufferschicht 106 positioniert. Die Gruppe-III-V-Schicht 108 ist aus Galliumnitrid (GaN) gebildet und/oder aus diesem hergestellt. Die Polarisationsschicht 110 von 1 kontaktiert die und/oder ist gegen die und/oder auf der Gruppe-III-V-Schicht 108 positioniert.
  • Die Polarisationsschicht 110 ist aus Aluminium-Indium-Gallium-Nitrid (AlInGaN) gebildet und/oder aus diesem hergestellt. Die Polarisationsschicht 110 soll das 2DEG 112 von 1 innerhalb der Gruppe III-V-Schicht 108 erzeugen.
  • Die n-Typ-dotierte Source 114 von 1 und der n-Typ-dotierte Drain 116 von 1 erstrecken sich jeweils derart durch die Polarisationsschicht 110 und teilweise in die Gruppe-111-V Schicht 108, dass die n-Typ-dotierte Source 114 und der n-Typ-dotierte Drain 116 das 2DEG 112 kontaktieren. Wenn das Gate 124 von 1 mit Leistung versorgt und/oder eingeschaltet ist (z.B. wenn eine Spannung an das Gate 124 angelegt wird), fließen die Elektronen, die innerhalb des 2DEG 112 von 1 fließen, von der n-Typ-dotierten Source 114 in Richtung des n-Typ-dotierten Drain 116. Die n-Typ-dotierte Source 212 und der n-Typ-dotierte Drain 214 sind jeweils aus n-Typ-dotiertem Indiumgalliumnitrid (n-InGaN) gebildet und/oder aus diesem hergestellt. Der Source-Kontakt 118 von 1 kontaktiert die n-Typ-dotierte Source 114. Der Drain-Kontakt 120 von 1 kontaktiert den n-Typ-dotierten Drain 116. Der Source-Kontakt 118 und der Drain-Kontakt 120 sind jeweils als eine Zweischichtstruktur, umfassend einen Wolfram (W) -Füllstoff und eine Titannitrid (TiN) - Beschichtung, gebildet und/oder hergestellt.
  • Das Gate-Dielektrikum 122 von 1 kontaktiert die und/oder ist gegen die und/oder auf der Polarisation-Schicht 110 positioniert. Das Gate-Dielektrikum 122 ist aus Hafniumoxid (HfO2) gebildet und/oder aus diesem hergestellt. Das Gate-Dielektrikum kann zusätzlich oder alternativ aus Tantalpentoxid (Ta2O5), Zirkoniumdioxid (ZrO2), Aluminiumoxid (Al2O3) und/oder Aluminiumnitrid (AlN) gebildet und/oder hergestellt sein. Das Gate 124 von 1 kontaktiert das und/oder ist gegen das und/oder auf dem Gate-Dielektrikum 122 positioniert. Das Gate 124 ist als eine Zweischichtstruktur, umfassend einen Wolfram (W) -Füllstoff und eine Titannitrid (TiN) -Beschichtung, gebildet und/oder hergestellt. Das Gate 124 soll eine Spannung erhalten, um es einem elektrischen Feld zu erlauben, innerhalb des oberseitig gegateten Gruppe-III-V-Transistors 100 von 1 erzeugt zu werden. Das isolierende Dielektrikum 126 von 1 kontaktiert die und/oder ist gegen die und/oder auf der Polarisation-Schicht 110 und dem Gate 124 positioniert. Das isolierende Dielektrikum 126 wird aus Siliziumdioxid (SiO2) oder Silizium-Mononitrid (SiN) gebildet und/oder hergestellt.
  • Wie in 1 gezeigt ist, ist das Substrat 102 an einer Unterseite 128 des oberseitig gegateten Gruppe-III-V-Transistors 100 positioniert und das Gate 124 ist auf einer Oberseite 130 des Gruppe-III-V-Transistors 100 positioniert. Das Gate 124 ist dementsprechend von dem Substrat 102 des oberseitig gegateten Gruppe-III-V-Transistors 100 beabstandet. Die Oberseitenposition des Gates 124 verhindert die Fertigung zusätzlicher Strukturen auf der Oberseite 130 des Bauelements und verhindert dementsprechend, dass der oberseitig gegatete Gruppe-III-V-Transistor 100 von 1 als Backplane-Transistor für µLED-Anwendungen (z.B. Gruppe-III-V µLEDs) implementiert wird.
  • Im Gegensatz zu dem oben beschriebenen bekannten oberseitig gegateten Gruppe-III-V-Transistor 100 von 1 umfassen die beispielhaften Substrat-gegateten Gruppe-III-V-Transistoren und zugeordneten Fertigungsverfahren, die hierin offenbart sind, ein oder mehrere Gate(s), die gegen ein und/oder auf einem (z.B. gebildet innerhalb eines Hohlraums von einem) Substrat des Substrat-gegateten Gruppe-III-V-Transistors positioniert sind, und/oder stellen diese bereit. Die substratbasierte Position des einen oder der mehreren Gate(s) ermöglicht vorteilhaft die Fertigung zusätzlicher Strukturen auf der Oberseite des Substrat-gegateten-Gruppe-III-V-Transistors, wodurch ermöglicht wird, dass die offenbarten Substrat-gegateten Gruppe III-V-Transistoren implementiert werden, zum Beispiel als Backplane-Transistoren für µLED-Anwendungen (z.B. Gruppe-III-V-µLEDs).
  • 2 ist eine Querschnittsansicht, die einen ersten beispielhaften Substrat-gegateten Gruppe-111-V-Transistor 200 darstellt, der gemäß den Lehren dieser Offenbarung konstruiert wurde. Der beispielhafte Substrat-gegatete Gruppe-III-V-Transistor 200 von 2 umfasst ein beispielhaftes Substrat 202, ein beispielhaftes Gate 204, eine beispielhafte Gruppe-III-V-Schicht 206, eine beispielhafte Polarisationsschicht 208, eine beispielhaftes zweidimensionales Elektronengas (2DEG) 210, eine beispielhafte n-Typ-dotierte Source 212, einen beispielhaften n-Typ-dotierten Drain 214, eine erste beispielhafte Neuwachsschicht 216, eine beispielhafte LED-Struktur 218 (z.B. umfassend eine beispielhafte Gruppe-III-V-Basis 220, einen beispielhaften Quantentopf 222, und eine beispielhafte p-Typ-dotierte Gruppe 111-V-Abdeckung 224), eine zweite beispielhafte Neuwachsschicht 226, einen beispielhaften Source-Kontakt 228, einen beispielhaften Drain-Kontakt 230, einen beispielhaften LED-Anodenkontakt 232 und eine beispielhafte Zwischenschicht-Dielektrikums (ILD; interlayer dielectric) -Schicht 234.
  • Das beispielhafte Substrat 202 von 2 ist eine strukturelle Basis für eine Fertigung des Substrat-gegateten Gruppe III-V-Transistors 200 von 2. Bei dem dargestellten Beispiel von 2 ist das Substrat 202 aus Silizium (Si) gebildet und/oder hergestellt. Zum Beispiel kann das Substrat 202 von 202 aus Silizium, das eine (111) planare Geometrie aufweist, gebildet und/oder hergestellt sein. Bei anderen Beispielen kann das Substrat 202 von 2 aus Silizium, das eine planare Geometrie aufweist, die sich von der (111) planaren Geometrie unterscheidet, gebildet und/oder hergestellt sein. Bei noch anderen Beispielen kann das Substrat 202 von 2 aus einem anderen Material als Silizium gebildet und/oder hergestellt sein.
  • Das beispielhafte Gate 204 von 2 soll eine Spannung empfangen, um es einem elektrischen Feld zu erlauben, innerhalb des Substrat-gegateten Gruppe-III-V-Transistors 200 von 2 erzeugt zu werden. Das Gate 204 von 2 kontaktiert das und/oder ist gegen das und/oder auf (z.B. gebildet innerhalb eines Hohlraums von) dem Substrat 202 von 2 positioniert. Bei einigen Beispielen kann das Gate 204 von 2 das Substrat 202 von 2 kontaktieren und/oder kann gegen dieses und/oder auf diesem positioniert sein, als ein Resultat davon, dass das Gate 204 gegen, auf und/oder über das Substrat 202 abgeschieden, gewachsen und/oder anderweitig gebildet wurde. Bei dem dargestellten Beispiel von 2 ist das Gate 204 aus Titan (Ti), Stickstoff (N) und Wolfram (W) gebildet und/oder hergestellt. Zum Beispiel kann das Gate 204 von 2 als eine Zweischichtstruktur, umfassend einen Wolfram-Füllstoff und eine Titannitrid (TiN) -Beschichtung, gebildet und/oder hergestellt sein. Bei anderen Beispielen kann das Gate 204 von 2 als eine Einzelschichtstruktur gebildet und/oder hergestellt sein, und/oder kann aus anderen Elementen und/oder Materialien als Titan, Stickstoff und/oder Wolfram gebildet und/oder hergestellt werden.
  • Die beispielhafte Gruppe-III-V-Schicht 206 von 2 kontaktiert das und/oder ist gegen das und/oder auf dem Substrat 202 und dem Gate 204 von 2 positioniert, so dass das Gate 204 zwischen dem Substrat 202 und der Gruppe III-V-Schicht 206 positioniert ist. Bei einigen Beispielen kann die Gruppe-III-V-Schicht 206 von 2 das Substrat 202 und das Gate 204 von 2 kontaktieren und/oder kann gegen diese und/oder auf diesen positioniert sein, als ein Resultat davon, dass die Gruppe-III-V-Schicht 206 gegen, auf und/oder über das Substrat 202 und das Gate 204 abgeschieden, gewachsen und/oder anderweitig gebildet wurde. Bei dem dargestellten Beispiel von 2 ist die Gruppe-III-V-Schicht 206 aus Gallium (Ga) und Stickstoff (N) gebildet und/oder hergestellt. Zum Beispiel kann die Gruppe-III-V-Schicht 206 von 2 aus Galliumnitrid (GaN) gebildet und/oder hergestellt sein. Bei anderen Beispielen kann die Gruppe-III-V-Schicht 206 von 2 aus einer Gruppe-III-V-Verbindung, umfassend andere Elemente und/oder Materialien als Gallium und/oder Stickstoff, gebildet und/oder hergestellt sein.
  • Die beispielhafte Polarisationsschicht 208 von 2 soll das beispielhafte 2DEG 210 von 2 innerhalb der Gruppe-III-V-Schicht 206 erzeugen. Die Polarisationsschicht 208 von 2 kontaktiert die und/oder ist gegen die und/oder auf der Gruppe-III-V-Schicht 206 von 2 positioniert. Bei einigen Beispielen kann die Polarisationsschicht 208 von 2 die Gruppe-III-V-Schicht 206 von 2 kontaktieren und/oder kann gegen diese und/oder auf dieser positioniert sein, als ein Resultat davon, dass die Polarisationsschicht 208 gegen, auf und/oder über die Gruppe-III-V-Schicht 206 abgeschieden, gewachsen und/oder anderweitig gebildet wurde. Bei dem dargestellten Beispiel von 2 ist die Polarisationsschicht 208 aus Aluminium (Al), Indium (IN), Gallium (Ga) und Stickstoff (N) gebildet und/oder hergestellt.
  • Zum Beispiel kann die Polarisationsschicht 208 von 2 aus Aluminium-Indium-Gallium-Nitrid (AlInGaN) gebildet und/oder hergestellt sein, das die Zusammensetzung Al(x)In(y)Ga(1-x-y)N aufweist, wobei der kombinierte Wert von (x) und (y) geringer ist als eins (z.B. x + y < 1). Bei anderen Beispielen kann die Polarisationsschicht 208 von 2 aus Aluminium-Indium-Gallium-Nitrid gebildet und/oder hergestellt sein, das eine Zusammensetzung aufweist, die sich von der vorangehend beschriebenen unterscheidet. Bei noch anderen Beispielen kann die Polarisationsschicht 208 von 2 aus einem anderen Material als Aluminium-Indium-Gallium-Nitrid gebildet und/oder hergestellt sein, und/oder kann aus anderen Elementen und/oder Materialien als Aluminium, Indium, Gallium, und/oder Stickstoff gebildet und/oder hergestellt sein.
  • Die beispielhafte n-Typ-dotierte Source 212 von 2 und der beispielhafte n-Typ-dotierte Drain 214 von 2 erstrecken sich jeweils derart durch die Polarisationsschicht 208 von 2 und teilweise in die Gruppe-III-V Schicht 206 von 2, dass die n-Typ-dotierte Source 212 und der n-Typ-dotierte Drain 214 das 2DEG 210 von 2 kontaktieren. Die Elektronen, die innerhalb des 2DEG 210 von 2 fließen, fließen von der n-Typ-dotierten Source 212 von 2 in Richtung des n-Typ-dotierten Drains 214 von 2. Wenn das Gate 204 von 2 mit Leistung versorgt und/oder eingeschaltet ist (z.B. wenn eine Spannung an das Gate 204 angelegt ist), werden Elektronen, die innerhalb des 2DEG 210 von 2 fließen, in den beispielhaften Quantentopf 222 und/oder, allgemeiner, in die beispielhafte LED-Struktur 218 von 2 in die beispielhafte Richtung 236, die in 2 gezeigt ist, injiziert, wodurch die LED-Struktur 218 von 2 veranlasst wird, über den LED-Anodenkontakt 232 von 2 Licht zu erzeugen.
  • Bei dem dargestellten Beispiel von 2 sind die n-Typ-dotierte Source 212 und der n-Typ-dotierte Drain 214 jeweils aus einer n-Typ-dotierten Zusammensetzung von Indium (In), Gallium (Ga) und Stickstoff (N) gebildet und/oder daraus hergestellt. Zum Beispiel können die n-Typ-dotierte Source 212 und der n-Typ-dotierte Drain 214 jeweils aus n-Typ-dotiertem Indiumgalliumnitrid (n-InGaN) mit einem Verhältnis von Indium zu Gallium von ungefähr zwischen null und zwanzig Prozent (0-20%) Indium gebildet und/oder hergestellt sein. Bei anderen Beispielen können die n-Typ-dotierte Source 212 und/oder der n-Typ-dotierte Drain 214 von 2 jeweils aus n-Typ-dotiertem Indiumgalliumnitrid gebildet und/oder hergestellt sein, das ein Verhältnis von Indium zu Gallium aufweist, das sich von dem vorangehend beschriebenen unterscheidet. Bei noch anderen Beispielen können die n-Typ-dotierte Source 212 und der n-Typ-dotierte Drain 214 von 2 jeweils aus einem anderen n-Typ-dotierten Material gebildet und/oder hergestellt sein, als einem n-Typ-dotierten Indiumgalliumnitrid, und/oder können aus anderen Elementen und/oder Materialien als Indium, Gallium und/oder Stickstoff gebildet und/oder hergestellt sein.
  • Die erste beispielhafte Neuwachsschicht 216 von 2 kontaktiert die Polarisationsschicht 208, die n-Typ-dotierte Source 212 und den n-Typ-dotierten Drain 214 von 2 und/oder ist dagegen und/oder darauf positioniert. Bei einigen Beispielen kann die erste Neuwachsschicht 216 von 2 die Polarisationsschicht 208, die n-Typ-dotierte Source 212 und den n-Typ-dotierten Drain 214 von 2 kontaktieren und/oder kann gegen diese und/oder auf diesen positioniert sein, als ein Resultat davon, dass die erste Neuwachsschicht 216 gegen, auf und/oder über die Polarisationsschicht 208, die n-Typ-dotierte Source 212 und den n-Typ-dotierten Drain 214 abgeschieden, gewachsen und/oder anderweitig gebildet wurde.
  • Bei dem dargestellten Beispiel von 2 ist die erste Neuwachsschicht 216 aus Silizium (Si) und Stickstoff (N) gebildet und/oder hergestellt. Zum Beispiel kann die erste Neuwachsschicht 216 von 2 aus Silizium-Mononitrid (SiN) gebildet und/oder hergestellt sein. Bei anderen Beispielen kann die erste Neuwachsschicht 216 von 2 alternativ aus (Si) und Sauerstoff (O) gebildet und/oder hergestellt sein. Zum Beispiel kann die erste Neuwachsschicht 216 von 2 aus Siliziumdioxid (SiO2) gebildet und/oder hergestellt sein. Bei anderen Beispielen kann die erste Neuwachsschicht 216 von 2 alternativ aus Aluminium (Al) und Sauerstoff (O) gebildet und/oder hergestellt sein. Zum Beispiel kann die erste Neuwachsschicht 216 von 2 aus Aluminiumoxid (Al2O3) gebildet und/oder hergestellt sein. Bei anderen Beispielen kann die erste Neuwachsschicht 216 von 2 aus einem anderen Material als Silizium-Mononitrid, Siliziumdioxid, oder Aluminiumoxid gebildet sein, und/oder kann aus anderen Elementen und/oder Materialien als Silizium, Stickstoff, Sauerstoff und/oder Aluminium gebildet und/oder hergestellt sein.
  • Die beispielhafte LED-Struktur 218 von 2 erstreckt sich durch die erste Neuwachsschicht 216 von 2 und teilweise in die Polarisationsschicht 208 von 2. Die LED-Struktur 218 von 2 ist zwischen der n-Typ-dotierten Source 212 und dem n-Typ-dotierten Drain 214 von 2 positioniert, um Elektronen von dem 2DEG 210 von 2 zu empfangen, wenn das Gate 204 von 2 mit Leistung versorgt und/oder eingeschaltet ist (z.B. wenn eine Spannung an das Gate 204 angelegt ist). Die LED-Struktur 218 von 2 umfasst die beispielhafte Gruppe-III-V-Basis 220, den beispielhaften Quantentopf 222 und die beispielhafte p-Typ-dotierte Gruppe-III-V-Abdeckung 224 von 2, wie nachfolgend weiter beschrieben.
  • Die beispielhafte Gruppe-III-V-Basis 220 von 2 kontaktiert die und/oder ist gegen die und/oder auf der Polarisationsschicht 208 von 2 positioniert. Bei einigen Beispielen kann die Gruppe III-V-Basis 220 von 2 die Polarisationsschicht 208 von 2 kontaktieren und/oder kann gegen diese und/oder auf dieser positioniert sein, als ein Resultat davon, dass die Gruppe-III-V-Basis 220 gegen, auf und/oder über die Polarisationsschicht 208 abgeschieden, gewachsen und/oder anderweitig gebildet wurde. Bei dem dargestellten Beispiel von 2 ist die Gruppe-III-V-Basis 220 aus Gallium und Stickstoff gebildet und/oder hergestellt. Zum Beispiel kann die Gruppe-III-V-Basis 220 von 2 aus Galliumnitrid (GaN) gebildet und/oder hergestellt sein. Bei anderen Beispielen kann die Gruppe-III-V-Basis 220 von 2 aus einer Gruppe-III-V-Verbindung, umfassend andere Elemente und/oder Materialien als Gallium und/oder Stickstoff, gebildet und/oder hergestellt sein.
  • Der beispielhafte Quantentopf 222 von 2 kontaktiert die und/oder ist gegen die und/oder auf der Gruppe-III-V-Basis 220 von 2 positioniert. Bei einigen Beispielen kann der Quantentopf 222 von 2 die Gruppe-III-V-Basis 220 von 2 kontaktieren und/oder kann gegen diese und/oder auf dieser positioniert sein, als ein Resultat davon, dass der Quantentopf 222 gegen, auf und/oder über die Gruppe-III-V-Basis 220 abgeschieden, gewachsen und/oder anderweitig gebildet wurde. Bei dem dargestellten Beispiel von 2 ist der Quantentopf 222 aus Indium (In), Gallium (Ga) und Stickstoff (N) gebildet und/oder hergestellt. Zum Beispiel kann der Quantentopf 222 von 2 aus Indiumgalliumnitrid (InGaN) mit einem Verhältnis von Indium zu Gallium gebildet und/oder hergestellt sein, das basierend auf einer gewünschten Lichtfarbe ausgewählt wird, die aus der LED-Struktur 218 von 2 extrahiert und/oder durch diese erzeugt werden soll. Bei einigen Beispielen kann der Quantentopf 222 ein Verhältnis von Indium zu Gallium aufweisen, das ungefähr dreißig Prozent (30 %) Indium für blaues Licht, mehr als dreißig Prozent (30 %) Indium für grünes Licht und ungefähr hundert Prozent (100 %) Indium für rotes Licht ist. Bei anderen Beispielen kann der Quantentopf 222 von 2 aus einem anderen Material als Indiumgalliumnitrid gebildet und/oder hergestellt sein, und/oder kann aus anderen Elementen und/oder Materialien als Indium, Gallium, und/oder Stickstoff gebildet und/oder hergestellt sein.
  • Die beispielhafte p-Typ-dotierte Gruppe-III-V-Abdeckung 224 von 2 kontaktiert den und/oder ist gegen den und/oder auf dem Quantentopf 222 von 2 positioniert. Bei einigen Beispielen kann die p-Typ-dotierte Gruppe III-V-Abdeckung 224 von 2 den Quantentopf 222 von 2 kontaktieren und/oder kann gegen diesen und/oder auf diesem positioniert sein, als ein Resultat davon, dass die p-Typ-dotierte Gruppe-III-V-Abdeckung 224 gegen, auf und/oder über den Quantentopf 222 abgeschieden, gewachsen und/oder anderweitig gebildet wurde. Bei dem dargestellten Beispiel von 2 ist die p-Typ-dotierte Gruppe-III-V-Abdeckung 224 aus einer p-Typ-dotierten Zusammensetzung aus Gallium (Ga) und Stickstoff (N) gebildet und/oder hergestellt. Zum Beispiel kann die p-Typ Gruppe-III-V-Abdeckung 224 von 2 aus p-Typ-dotiertem Galliumnitrid (P-GaN) gebildet und/oder hergestellt sein. Bei anderen Beispielen kann die p-Typ-dotierte Gruppe-III-V-Abdeckung 224 von 2 aus einer p-Typ-dotierten Gruppe-III-V-Verbindung, umfassend andere Elemente und/oder Materialien als Gallium und/oder Stickstoff, gebildet und/oder hergestellt sein.
  • Die zweite beispielhafte Neuwachsschicht 226 von 2 kontaktiert die n-Typ-dotierte Source 212, den n-Typ-dotierten Drain 214, die erste Neuwachsschicht 216 und die LED-Struktur 218 (z.B. den Quantentopf 222 und/oder die p-Typ-dotierte Gruppe-III-V-Abdeckung 224 der LED-Struktur 218) von 2 und/oder ist gegen diese und/oder auf diesen positioniert. Bei einigen Beispielen kann die zweite Neuwachsschicht 226 von 2 die n-Typ-dotierte Source 212, den n-Typ-dotierten Drain 214, die erste Neuwachsschicht 216 und die LED-Struktur 218 von 2 kontaktieren und/oder kann gegen diese und/oder auf diesen positioniert sein, als ein Resultat davon, dass die zweite Neuwachsschicht 226 gegen, auf und/oder über die n-Typ-dotierte Source 212, den n-Typ-dotierten Drain 214, die erste Neuwachsschicht 216 und die LED-Struktur 218 abgeschieden, gewachsen und/oder anderweitig gebildet wurde.
  • Bei dem dargestellten Beispiel von 2 ist die zweite Neuwachsschicht 226 aus Silizium (Si) und Stickstoff (N) gebildet und/oder hergestellt. Zum Beispiel kann die zweite Neuwachsschicht 226 von 2 aus Silizium-Mononitrid (SiN) gebildet und/oder hergestellt sein. Bei anderen Beispielen kann die zweite Neuwachsschicht 226 von 2 alternativ aus (Si) und Sauerstoff (O) gebildet und/oder hergestellt sein. Zum Beispiel kann die zweite Neuwachsschicht 226 von 2 aus Siliziumdioxid (SiO2) gebildet und/oder hergestellt sein. Bei anderen Beispielen kann die zweite Neuwachsschicht 226 von 2 alternativ aus Aluminium (Al) und Sauerstoff (O) gebildet und/oder hergestellt sein. Zum Beispiel kann die zweite Neuwachsschicht 226 von 2 aus Aluminiumoxid (Al2O3) gebildet und/oder hergestellt sein. Bei anderen Beispielen kann die zweite Neuwachsschicht 226 von 2 aus einem anderen Material als Silizium-Mononitrid, Siliziumdioxid, oder Aluminiumoxid gebildet sein, und/oder kann aus anderen Elementen und/oder Materialien als Silizium, Stickstoff, Sauerstoff und/oder Aluminium gebildet und/oder hergestellt sein.
  • Der beispielhafte Source-Kontakt 228 von 2 erstreckt sich durch die zweite Neuwachsschicht 226 von 2 und kontaktiert die n-Typ-dotierte Source 212 von 2. Der beispielhafte Drain-Kontakt 230 von 2 erstreckt sich durch die zweite Neuwachsschicht 226 von 2 und kontaktiert den n-Typ-dotierten Drain 214 von 2. Der beispielhafte LED-Anodenkontakt 232 von 2 kontaktiert die p-Typ-dotierte Gruppe-III-V-Abdeckung 224 der LED-Struktur 218 von 2. Bei dem dargestellten Beispiel von 2 sind der Source-Kontakt 228, der Drain-Kontakt 230 und der LED-Anodenkontakt 232 jeweils aus einem oder mehreren transparenten und/oder durchscheinenden Metallmaterial(ien) gebildet und/oder hergestellt. Eine Fertigung des Source-Kontakts 228, des Drain-Kontakts 230 und des LED-Anodenkontakts 232 aus transparenten und/oder durchscheinenden Metallmaterialien ermöglicht vorteilhaft eine Lichtextraktion von der Oberseite des Substrat-gegateten Gruppe-III-V-Transistors 200 von 2. Bei einigen Beispielen können der Source-Kontakt 228, der Drain-Kontakt 230 und/oder der LED-Anodenkontakt 232 von 2 aus Indiumzinnoxid (ITO; indium tin oxide) gebildet und/oder hergestellt sein. Bei anderen Beispielen können der Source-Kontakt 228, der Drain-Kontakt 230 und/oder der LED-Anodenkontakt 232 von 2 jeweils aus einem anderen transparenten und/oder durchscheinenden Metallmaterial als Indiumzinnoxid (ITO) gebildet und/oder hergestellt sein. Bei noch anderen Beispielen können der Source-Kontakt 228, der Drain-Kontakt 230 und/oder der LED-Anodenkontakt 232 von 2 jeweils aus einem anderen Material als einem transparenten und/oder durchscheinenden Metallmaterial gebildet und/oder hergestellt sein.
  • Die beispielhafte ILD-Schicht 234 von 2 kontaktiert die LED-Struktur 218 (z.B. die p-Typ-dotierte Gruppe-III-V-Abdeckung 224 der LED-Struktur 218), die zweite Neuwachsschicht 226, den Source-Kontakt 228, den Drain-Kontakt 230 und den LED-Anodenkontakt 232 von 2, und/oder ist gegen diese und/oder auf diesen positioniert. Bei einigen Beispielen kann die ILD-Schicht 234 von 2 die LED-Struktur 218, die zweite Neuwachsschicht 226, den Source-Kontakt 228, den Drain-Kontakt 230 und den LED-Anodenkontakt 232 von 2 kontaktieren und/oder kann gegen diese und/oder auf diesen positioniert sein, als ein Resultat davon, dass die ILD-Schicht 234 gegen, auf und/oder über die LED-Struktur 218, die zweite Neuwachsschicht 226, den Source-Kontakt 228, den Drain-Kontakt 230 und den LED-Anodenkontakt 232 abgeschieden, gewachsen und/oder anderweitig gebildet wurde. Bei dem dargestellten Beispiel von 2 ist die ILD-Schicht 234 aus Silizium (Si) und Sauerstoff (O) gebildet und/oder hergestellt. Zum Beispiel kann die ILD-Schicht 234 von 2 aus Siliziumdioxid (SiO2) gebildet und/oder hergestellt sein. Bei anderen Beispielen kann die ILD-Schicht 234 von 2 aus einem anderen Material als Siliziumdioxid gebildet und/oder hergestellt sein, und/oder kann aus anderen Elementen und/oder Materialien als Silizium und Sauerstoff gebildet und/oder hergestellt sein.
  • 3A-3E stellen einen beispielhaften Fertigungsprozess 300 für den ersten beispielhaften Substrat-gegateten Gruppe III-V-Transistor 200 von 2 dar. 3A stellt eine erste beispielhafte Phase 302 des Fertigungsprozesses 300 dar. Wie bei dem dargestellten Beispiel von 3A gezeigt ist, umfasst die erste Phase 302 des Fertigungsprozesses 300 ein Bilden und/oder Positionieren des Gates 204 von 2 gegen das und/oder auf dem Substrat 202 von 2. Zum Beispiel kann das Gate 204 von 2 das Substrat 202 von 2 kontaktieren und/oder kann gegen dieses und/oder auf diesem positioniert sein, als ein Resultat davon, dass das Gate 204 gegen, auf und/oder über das Substrat 202 in Verbindung mit der ersten Phase 302 von 3A abgeschieden, gewachsen und/oder anderweitig gebildet wurde.
  • 3B stellt eine zweite beispielhafte Phase 304 des Fertigungsprozesses 300 dar, die nachfolgend auf die erste Phase 302 des Fertigungsprozesses 300 durchgeführt werden soll. Wie bei dem dargestellten Beispiel von 3B gezeigt ist, umfasst die zweite Phase 304 des Fertigungsprozesses 300 ein Bilden und/oder Positionieren der Gruppe-III-V-Schicht 206 von 2 gegen das und/oder auf dem Substrat 202 und dem Gate 204 von 2. Zum Beispiel kann die Gruppe-III-V-Schicht 206 von 2 das Substrat 202 und das Gate 204 von 2 kontaktieren und/oder kann gegen diese und/oder auf diesen positioniert sein, als ein Resultat davon, dass die Gruppe-III-V-Schicht 206 gegen, auf und/oder über das Substrat 202 und das Gate 204 in Verbindung mit der zweiten Phase 304 von 3B abgeschieden, gewachsen und/oder anderweitig gebildet wurde.
  • Wie bei dem dargestellten Beispiel von 3B ferner gezeigt ist, umfasst die zweite Phase 304 des Fertigungsprozesses 300 auch ein Bilden und/oder Positionieren der Polarisationsschicht 208 von 2 gegen die und/oder auf der Gruppe-III-V-Schicht 206 von 2, um das 2DEG 210 von 2 zu erzeugen. Zum Beispiel kann die Polarisationschicht 208 von 2 die Gruppe-III-V-Schicht 206 von 2 kontaktieren und/oder kann gegen diese und/oder auf dieser positioniert sein, als ein Resultat davon, dass die Polarisationschicht 208 in Verbindung mit der zweiten Phase 304 von 3B gegen, auf und/oder über die Gruppe-III-V-Schicht 206 abgeschieden, gewachsen und/oder anderweitig gebildet wurde.
  • 3C stellt eine dritte beispielhafte Phase 306 des Fertigungsprozesses 300 dar, die nachfolgend auf die zweite Phase 304 des Fertigungsprozesses 300 durchgeführt werden soll. Wie bei dem dargestellten Beispiel von 3C gezeigt ist, umfasst die dritte Phase 306 des Fertigungsprozesses 300 ein Bilden und/oder Positionieren der n-Typ-dotierten Source 212 und des n-Typ-dotierten Drains 214 von 2 gegen die und/oder auf der Gruppe-III-V-Schicht 206 von 2, derart, dass sich die n-Typ-dotierte Source 212 und der n-Typ-dotierte Drain 214 durch die Polarisationsschicht 208 von 2 und teilweise in die Gruppe III-V-Schicht 206 erstrecken, um das 2DEG 210 von 2 zu kontaktieren. Zum Beispiel kann die n-Typ-dotierte Source 212 und der n-Typ-dotierte Drain 214 von 2 das 2DEG 210 der Gruppe-III-V-Schicht 206 von 2 kontaktieren und/oder kann gegen dieses und/oder auf diesem positioniert sein, als ein Resultat davon, dass die n-Typ-dotierte Source 212 und der n-Typ-dotierte Drain 214 in Verbindung mit der dritten Phase 306 von 3C gegen, auf und/oder über die Gruppe-III-V-Schicht 206 abgeschieden, gewachsen und/oder anderweitig gebildet wurden.
  • Wie bei dem dargestellten Beispiel von 3C ferner gezeigt ist, umfasst die dritte Phase 306 des Fertigungsprozesses 300 auch ein Bilden und/oder Positionieren der ersten Neuwachsschicht 216 von 2 gegen die und/oder auf der Polarisationsschicht 208, der n-Typ-dotierten Source 212 und dem n-Typ-dotierten Drain 214 von 2. Zum Beispiel kann die erste Neuwachsschicht 216 von 2 die Polarisationsschicht 208, die n-Typ-dotierte Source 212 und den n-Typ-dotierten Drain 214 von 2 kontaktieren und/oder kann gegen diese und/oder auf diesen positioniert sein, als ein Resultat davon, dass die erste Neuwachsschicht 216 gegen, auf und/oder über die Polarisationsschicht 208, die n-Typ-dotierte Source 212 und den n-Typ-dotierten Drain 214 in Verbindung mit der dritten Phase 306 von 3C abgeschieden, gewachsen und/oder anderweitig gebildet wurde.
  • 3D stellt eine vierte beispielhafte Phase 308 des Fertigungsprozesses 300 dar, die nachfolgend auf die dritte Phase 306 des Fertigungsprozesses 300 durchgeführt werden soll. Wie bei dem dargestellten Beispiel von 3D gezeigt ist, umfasst die vierte Phase 308 des Fertigungsprozesses ein Bilden und/oder ein Positionieren der LED-Struktur 218 von 2 gegen die und/oder auf der Polarisationsschicht 208 von 2, derart, dass sich die LED-Struktur 218 durch die erste Neuwachsschicht 216 von 2 und teilweise in die Polarisationsschicht 208 erstreckt. Zum Beispiel kann die LED-Struktur 218 von 2 die Polarisationsschicht 208 von 2 kontaktieren und/oder kann gegen diese und/oder auf dieser positioniert sein, als ein Resultat davon, dass die LED-Struktur 218 in Verbindung mit der vierten Phase 308 von 3D gegen, auf und/oder über die Polarisationsschicht 208 abgeschieden, gewachsen und/oder anderweitig gebildet wurde. Bei einigen Beispielen kann die Gruppe-III-V-Basis 220 der LED-Struktur 218 von 2 gegen, auf und/oder über die Polarisationsschicht 208 abgeschieden, gewachsen und/oder anderweitig gebildet werden, der Quantentopf 222 der LED-Struktur 218 von 2 kann gegen, auf und/oder über die Gruppe-III-V-Basis 220 abgeschieden, gewachsen und oder anderweitig gebildet werden, und die p-Typ-dotierte Gruppe-III-V-Abdeckung 224 der LED-Struktur 218 von 2 kann gegen, auf und/oder über den Quantentopf 222 abgeschieden, gewachsen und/oder anderweitig gebildet werden, in Verbindung mit der vierten Phase 308 von 3D.
  • Wie ferner bei dem dargestellten Beispiel von 3D gezeigt ist, umfasst die vierte Phase 308 des Fertigungsprozesses 300 auch ein Bilden und/oder Positionieren der zweiten Neuwachsschicht 226 von 2 gegen und/oder auf der n-Typ-dotierten Source 212, dem n-Typ-dotierten Drain 214, der ersten Neuwachsschicht 216 und der LED-Struktur 218 (z.B. dem Quantentopf 222 und/oder der p-Typ-dotierten Gruppe-III-V-Abdeckung 224 der LED-Struktur 218) von 2. Zum Beispiel kann die zweite Neuwachsschicht 226 von 2 die n-Typ-dotierte Source 212, den n-Typ-dotierten Drain 214, die erste Neuwachsschicht 216 und die LED-Struktur 218 von 2 kontaktieren und/oder kann gegen diese und/oder auf diesen positioniert sein, als ein Resultat davon, dass die zweite Neuwachsschicht 226 gegen, auf und/oder über die n-Typ-dotierte Source 212, den n-Typ-dotierten Drain 214, die erste Neuwachsschicht 216 und die LED-Struktur 218 in Verbindung mit der vierten Phase 308 von 3D abgeschieden, gewachsen und/oder anderweitig gebildet wurde.
  • 3E stellt eine fünfte beispielhafte Phase 310 des Fertigungsprozesses 300 dar, die nachfolgend auf die vierten Phase 308 des Fertigungsprozesses 300 durchgeführt werden soll. Wie bei dem dargestellten Beispiel von 3E gezeigt ist, umfasst die fünfte Phase 310 des Fertigungsprozesses 300 ein Bilden und/oder Positionieren des Source-Kontakts 228 von 2 gegen die und/oder auf der n-Typ-dotierten Source 212 von 2, derart, dass sich der Source-Kontakt 228 durch die zweite Neuwachsschicht 226 von 2 erstreckt, um die n-Typ-dotierte Source 212 zu kontaktieren. Zum Beispiel kann der Source-Kontakt 228 von 2 die n-Typ-dotierte Source 212 von 2 kontaktieren und/oder kann gegen diese und/oder auf dieser positioniert sein, als ein Resultat davon, dass der Source-Kontakt 228 gegen, auf und/oder über die n-Typ-dotierte Source 212 in Verbindung mit der fünften Phase 310 von 3E abgeschieden, gewachsen und/oder anderweitig gebildet wurde.
  • Wie ferner bei dem dargestellten Beispiel von 3E gezeigt ist, umfasst die fünfte Phase 310 des Fertigungsprozesses 300 auch ein Bilden und/oder Positionieren des Drain-Kontakts 230 von 2 gegen den und/oder auf dem n-Typ-dotierten Drain 214 von 2, derart, dass sich der Drain-Kontakt 230 durch die zweite Neuwachsschicht 226 von 2 erstreckt, um den n-Typ-dotierten Drain 214 zu kontaktieren. Zum Beispiel kann der Drain-Kontakt 230 von 2 den n-Typ-dotierten Drain 214 von 2 kontaktieren und/oder kann gegen diesen und/oder auf diesem positioniert sein, als ein Resultat davon, dass der Drain-Kontakt 230 gegen, auf und/oder über den n-Typ-dotierten Drain 214 in Verbindung mit der fünften Phase 310 von 3E abgeschieden, gewachsen und/oder anderweitig gebildet wurde.
  • Wie bei dem dargestellten Beispiel von 3E ferner gezeigt ist, umfasst die fünfte Phase 310 des Fertigungsprozesses 300 auch ein Bilden und/oder Positionieren des LED-Anodenkontakts 232 von 2 gegen die und/oder auf der LED-Struktur 218 (z.B. die p-Typ-dotierte Gruppe-III-V-Abdeckung 224, der LED-Struktur 218) von 2. Zum Beispiel kann der LED-Anodenkontakt 232 von 2 die LED-Struktur 218 von 2 kontaktieren und/oder kann gegen diese und/oder auf dieser positioniert sein, als ein Resultat davon, dass der LED-Anodenkontakt 232 gegen, auf und/oder über die LED-Struktur 218 in Verbindung mit der fünften Phase 310 von 3E abgeschieden, gewachsen und/oder anderweitig gebildet wurde.
  • Wie ferner bei dem dargestellten Beispiel von 3E gezeigt ist, umfasst die fünfte Phase 310 des Fertigungsprozesses 300 auch ein Bilden und/oder Positionieren der ILD-Schicht 234 von 2 gegen die und/oder auf der LED-Struktur 218 (z.B. die p-Typ-dotierte Gruppe-III-V-Abdeckung 224 der LED-Struktur 218), der zweiten Neuwachsschicht 226, dem Source-Kontakt 228, dem Drain-Kontakt 230 und dem LED-Anodenkontakt 232 von 2. Zum Beispiel kann die ILD-Schicht 234 von 2 die LED-Struktur 218, die zweite Neuwachsschicht 226, den Source-Kontakt 228, den Drain-Kontakt 230 und den LED-Anodenkontakt 232 von 2 kontaktieren und/oder kann gegen diese und/oder auf diesen positioniert sein, als ein Resultat davon, dass die ILD-Schicht 234 gegen, auf und/oder über die LED-Struktur 218, die zweite Neuwachsschicht 226, den Source-Kontakt 228, den Drain-Kontakt 230 und den LED-Anodenkontakt 232 in Verbindung mit der fünften Phase 310 von 3E abgeschieden, gewachsen und/oder anderweitig gebildet wurde.
  • 4A und 4B sind ein Flussdiagramm, das ein beispielhaftes Verfahren 400 zum Fertigen des ersten beispielhaften Substrat-gegateten Gruppe-III-V-Transistors 200 von 2 und 3A-3E repräsentiert. Das beispielhafte Verfahren 400 von 4A und 4B umfasst ein Bilden und/oder Positionieren des Gates 204 von 2 gegen das und/oder auf dem Substrat 202 von 2 (Block 402). Zum Beispiel kann das Gate 204 von 2 das Substrat 202 von 2 kontaktieren und/oder kann gegen dieses und/oder auf diesem positioniert sein, als ein Resultat davon, dass das Gate 204 gegen, auf und/oder über das Substrat 202 abgeschieden, gewachsen und/oder anderweitig gebildet wurde, wie vorangehend in Verbindung mit der ersten Phase 302 von 3A beschrieben wurde.
  • Das beispielhafte Verfahren 400 von 4A und 4B umfasst auch ein Bilden und/oder Positionieren der Gruppe-III-V-Schicht 206 von 2 gegen das und/oder auf dem Substrat 202 und dem Gate 204 von 2 (Block 404). Zum Beispiel kann die Gruppe-III-V-Schicht 206 von 2 das Substrat 202 und das Gate 204 von 2 kontaktieren und/oder kann gegen diese und/oder auf diesen positioniert sein, als ein Resultat davon, dass die Gruppe-III-V-Schicht 206 gegen, auf und/oder über das Substrat 202 und das Gate 204 abgeschieden, gewachsen und/oder anderweitig gebildet wurde, wie vorangehend in Verbindung mit der zweiten Phase 304 von 3B beschrieben wurde.
  • Das beispielhafte Verfahren 400 von 4A und 4B umfasst auch ein Bilden und/oder Positionieren der Polarisationsschicht 208 von 2 gegen die und/oder auf der Gruppe-III-V-Schicht 206 von 2, um das 2DEG 210 von 2 zu erzeugen (Block 406). Zum Beispiel kann die Polarisationschicht 208 von 2 die Gruppe-III-V-Schicht 206 von 2 kontaktieren und/oder kann gegen diese und/oder auf dieser positioniert sein, als ein Resultat davon, dass die Polarisationschicht 208 gegen, auf und/oder über die Gruppe-III-V-Schicht 206 abgeschieden, gewachsen und/oder anderweitig gebildet wurde, wie vorangehend in Verbindung mit der zweiten Phase 304 von 3B beschrieben wurde.
  • Das beispielhafte Verfahren 400 von 4A und 4B umfasst auch ein Bilden und/oder Positionieren der n-Typ-dotierten Source 212 und des n-Typ-dotierten Drains 214 von 2 gegen die und/oder auf der Gruppe-III-V-Schicht 206 von 2, derart, dass die n-Typ-dotierte Source 212 und der n-Typ-dotierte Drain 214 das 2DEG 210 von 2 kontaktieren (Block 408). Zum Beispiel können die n-Typ-dotierte Source 212 und der n-Typ-dotierte Drain 214 von 2 das 2DEG 210 der Gruppe-III-V-Schicht 206 von 2 kontaktieren und/oder können gegen dieses und/oder auf diesem positioniert sein, als ein Resultat davon, dass die n-Typ-dotierte Source 212 und der n-Typ-dotierte Drain 214 auf und/oder über die Gruppe-III-V-Schicht 206 abgeschieden, gewachsen und/oder anderweitig gebildet wurden, wie vorangehend in Verbindung mit der dritten Phase 306 von 3C beschrieben wurde.
  • Das beispielhafte Verfahren 400 von 4A und 4B umfasst auch ein Bilden und/oder Positionieren der ersten Neuwachsschicht 216 von 2 gegen die und/oder auf der Polarisationsschicht 208, der n-Typ-dotierten Source 212 und dem n-Typ-dotierten Drain 214 von 2 (Block 410). Zum Beispiel kann die erste Neuwachsschicht 216 von 2 die Polarisationsschicht 208, die n-Typ-dotierte Source 212 und den n-Typ-dotierten Drain 214 von 2 kontaktieren und/oder kann gegen diese und/oder auf diesen positioniert sein, als ein Resultat davon, dass die erste Neuwachsschicht 216 gegen, auf und/oder über der Polarisationsschicht 208, der n-Typ-dotierten Source 212 und dem n-Typ-dotierten Drain 214 abgeschieden, gewachsen und/oder anderweitig gebildet wurde, wie vorangehend in Verbindung mit der dritten Phase 306 von 3C beschrieben wurde.
  • Das beispielhafte Verfahren 400 von 4A und 4B umfasst auch ein Bilden und/oder Positionieren der LED-Struktur 218 von 2 gegen die und/oder auf der Polarisationsschicht 208 von 2, so dass die LED-Struktur 218 (Block 412). Zum Beispiel kann die LED-Struktur 218 von 2 die Polarisationsschicht 208 von 2 kontaktieren und/oder kann gegen diese und/oder auf dieser positioniert sein, als ein Resultat davon, dass die LED-Struktur 218 gegen, auf und/oder über die Polarisationsschicht 208 abgeschieden, gewachsen und/oder anderweitig gebildet wurde, wie vorangehend in Verbindung mit der vierten Phase 308 von 3D beschrieben wurde.
  • Das beispielhafte Verfahren 400 von 4A und 4B umfasst auch ein Bilden und/oder Positionieren der zweiten Neuwachsschicht 226 von 2 gegen die und/oder auf der n-Typ-dotierten Source 212, dem n-Typ-dotierten Drain 214, der ersten Neuwachsschicht 216 und der LED-Struktur 218 (z.B. dem Quantentopf 222 und/oder der p-Typ-dotierten Gruppe-III-V-Abdeckung 224 der LED-Struktur 218) von 2 (Block 414). Zum Beispiel kann die zweite Neuwachsschicht 226 von 2 die n-Typ-dotierte Source 212, den n-Typ-dotierten Drain 214, die erste Neuwachsschicht 216 und die LED-Struktur 218 von 2 kontaktieren und/oder kann gegen diese und/oder auf diesen positioniert sein, als ein Resultat davon, dass die zweite Neuwachsschicht 226 gegen, auf und/oder über die n-Typ-dotierte Source 212, den n-Typ-dotierten Drain 214, die erste Neuwachsschicht 216 und die LED-Struktur 218 abgeschieden, gewachsen und/oder anderweitig gebildet wurde, wie vorangehend in Verbindung mit der vierten Phase 308 von 3D beschrieben wurde.
  • Das beispielhafte Verfahren 400 von 4A und 4B umfasst auch ein Bilden und/oder Positionieren des Source-Kontakts 228 von 2 gegen die und/oder auf der n-Typ-dotierten Source 212 von 2 (Block 416). Zum Beispiel kann der Source-Kontakt 228 von 2 die n-Typ-dotierte Source 212 von 2 kontaktieren und/oder kann gegen diese und/oder auf dieser positioniert sein, als ein Resultat davon, dass der Source-Kontakt 228 gegen, auf und/oder über die n-Typ-dotierte Source 212 abgeschieden, gewachsen und/oder anderweitig gebildet wurde, wie vorangehend in Verbindung mit der fünften Phase 310 von 3E beschrieben wurde.
  • Das beispielhafte Verfahren 400 von 4A und 4B umfasst auch ein Bilden und/oder Positionieren des Drain-Kontakts 230 von 2 gegen den und/oder auf dem n-Typ-dotierten Drain 214 von 2 (Block 418). Zum Beispiel kann der Drain-Kontakt 230 von 2 den n-Typ-dotierten Drain 214 von 2 kontaktieren und/oder kann gegen diesen und/oder auf diesem positioniert sein, als ein Resultat davon, dass der Drain-Kontakt 230 gegen, auf und/oder über den n-Typ-dotierten Drain 214 abgeschieden, gewachsen und/oder anderweitig gebildet wurde, wie vorangehend in Verbindung mit der fünften Phase 310 von 3E beschrieben wurde.
  • Das beispielhafte Verfahren 400 von 4A und 4B umfasst ein Bilden und/oder Positionieren des LED-Anodenkontakts 232 von 2 gegen die und/oder auf der LED-Struktur 218 (z.B., der p-Typ-dotierten Gruppe-III-V-Abdeckung 224 der LED-Struktur 218) von 2 (Block 420). Zum Beispiel kann der LED-Anodenkontakt 232 von 2 die LED-Struktur 218 von 2 kontaktieren und/oder kann gegen diese und/oder auf dieser positioniert sein, als ein Resultat davon, dass der LED-Anodenkontakt 232 gegen, auf und/oder über die LED-Struktur 218 abgeschieden, gewachsen und/oder anderweitig gebildet wurde, wie vorangehend in Verbindung mit der fünften Phase 310 von 3E beschrieben wurde. Das beispielhafte Verfahren 400 von 4A und 4B umfasst ein Bilden und/oder Positionieren der ILD-Schicht 234 von 2 gegen die und/oder auf der LED-Struktur 218 (z.B. die p-Typ-dotierte Gruppe-III-V-Abdeckung 224 der LED-Struktur 218), der zweiten Neuwachsschicht 226, dem Source-Kontakt 228, dem Drain-Kontakt 230 und dem LED-Anodenkontakt 232 von 2 (Block 422). Zum Beispiel kann die ILD-Schicht 234 von 2 die LED-Struktur 218, die zweite Neuwachsschicht 226, den Source-Kontakt 228, den Drain-Kontakt 230 und den LED-Anodenkontakt 232 von 2 kontaktieren und/oder kann gegen diese und/oder auf diesen positioniert sein, als ein Resultat davon, dass die ILD-Schicht 234 gegen, auf und/oder über die LED-Struktur 218, die zweite Neuwachsschicht 226, den Source-Kontakt 228, den Drain-Kontakt 230 und den LED-Anodenkontakt 232 von 2 abgeschieden, gewachsen und/oder anderweitig gebildet wurde, wie vorangehend in Verbindung mit der fünften Phase 310 von 3E beschrieben wurde. Nachfolgend auf Block 422 endet das beispielhafte Verfahren 400 von 4A und 4B.
  • 5 ist eine Querschnittsansicht, die einen zweiten beispielhaften Substrat-gegateten Gruppe-III-V-Transistor 500 darstellt, der gemäß den Lehren dieser Offenbarung 500 konstruiert wurde. Der beispielhafte Substrat-gegatete Gruppe-III-V-Transistor von 5 umfasst ein beispielhaftes Substrat 502, ein erstes beispielhaftes Gate 504, ein zweites beispielhaftes Gate 506, eine beispielhafte Gruppe-III-V-Schicht 508, eine beispielhafte Polarisationsschicht 510, ein beispielhaftes zweidimensionales Elektronengas (2DEG) 512, eine erste beispielhafte n-Typ-dotierte Source 514, einen ersten beispielhaften n-Typ-dotierten Drain 516, eine zweite beispielhafte n-Typ-dotierte Source 518, einen zweiten beispielhaften n-Typ-dotierten Drain 520, eine beispielhafte Isolationsstruktur 522, eine erste beispielhafte Neuwachsschicht 524, eine erste beispielhafte LED-Struktur 526 (z.B. umfassend eine erste beispielhafte Gruppe-III-V-Basis 528, einen ersten beispielhaften Quantentopf 530 und eine erste beispielhafte p-Typ-dotierte Gruppe-III-V-Abdeckung 532), eine zweite beispielhafte Neuwachsschicht 534, eine zweite beispielhafte LED-Struktur 536 (z.B. umfassend eine zweite beispielhafte Gruppe-III-V-Basis 538, einen zweiten beispielhaften Quantentopf 540 und eine zweite beispielhafte p-Typ-dotierte Gruppe III-V-Abdeckung 542), eine dritte beispielhafte Neuwachsschicht 544, einen ersten beispielhaften Source-Kontakt 546, einen ersten beispielhaften Drain 548, einen ersten beispielhaften LED-Anodenkontakt 550, einen zweiten beispielhaften Source-Kontakt 552, einen zweiten beispielhaften Drain 554, einen zweiten beispielhaften LED-Anodenkontakt 556 und eine beispielhafte Zwischenschicht-Dielektrikums (ILD) -Schicht 558.
  • Das beispielhafte Substrat 502 von 5 ist eine strukturelle Basis für eine Fertigung des Substrat-gegateten Gruppe III-V-Transistors 500 von 5. Bei dem dargestellten Beispiel von 5 ist das Substrat 502 aus Silizium (Si) gebildet und/oder hergestellt. Zum Beispiel kann das Substrat 502 von 5 aus Silizium, das eine (111) planare Geometrie aufweist, gebildet und/oder hergestellt sein. Bei anderen Beispielen kann das Substrat 502 von 5 aus Silizium, das eine planare Geometrie aufweist, die sich von der (111) planaren Geometrie unterscheidet, gebildet und/oder hergestellt sein. Bei noch anderen Beispielen kann das Substrat 502 von 5 aus einem anderen Material als Silizium gebildet und/oder hergestellt sein.
  • Das erste beispielhafte Gate 504 und das zweite beispielhafte Gate 506 von 5 sollen jeweils eine Spannung (z.B. unabhängige Spannungen oder eine gemeinsame Spannung) empfangen, um es entsprechenden elektrischen Feldern zu ermöglichen, innerhalb des Substrat-gegateten Gruppe III-V-Transistors 500 von 5 erzeugt zu werden. Das erste Gates 504 und das zweite Gate 506 von 5 kontaktieren das und/oder sind gegen das und/oder auf (z.B. gebildet innerhalb von Hohlräumen von) dem Substrat 502 von 5 positioniert. Bei einigen Beispielen können das erste Gate 504 und das zweite Gate 506 von 5 das Substrat 502 von 5 kontaktieren und/oder können gegen dieses und/oder auf diesem positioniert sein, als ein Resultat davon, dass das erste Gate 504 und das zweite Gate 506 gegen, auf und/oder über das Substrat 502 abgeschieden, gewachsen und/oder anderweitig gebildet wurden. Bei dem dargestellten Beispiel von 5 sind das erste Gate 504 und das zweite Gate 506 jeweils aus Titan (Ti), Stickstoff (N) und Wolfram (W) gebildet und/oder hergestellt. Zum Beispiel können das erste Gate 504 und das zweite Gate 506 von 5 jeweils als eine Zweischichtstruktur, umfassend einen Wolfram-Füllstoff und eine Titannitrid (TiN) -Beschichtung, gebildet und/oder hergestellt sein. Bei anderen Beispielen können das erste Gate 504 und das zweite Gate 506 von 5 jeweils als eine Einzelschichtstruktur gebildet und/oder hergestellt sein, und/oder können jeweils aus anderen Elementen und/oder Materialien als Titan, Stickstoff und/oder Wolfram gebildet und/oder hergestellt sein.
  • Die beispielhafte Gruppe-III-V-Schicht 508 von 5 kontaktiert das und/oder ist gegen das und/oder auf dem Substrat 502, dem ersten Gate 504 und dem zweiten Gate 506 von 5 derart positioniert, dass das erste Gate 504 und das zweite Gate 506 zwischen dem Substrat 502 und der Gruppe III-V-Schicht 508 positioniert sind. Bei einigen Beispielen kann die Gruppe-III-V-Schicht 508 von 5 das Substrat 502, das erste Gate 504, und das zweite Gate 506 von 5 kontaktieren und/oder kann gegen diese und/oder auf diesen positioniert sein, als ein Resultat davon, dass die Gruppe-III-V-Schicht 508 gegen, auf und/oder über das Substrat 502, das erste Gate 504, und das zweite Gate 506 abgeschieden, gewachsen und/oder anderweitig gebildet wurde. Bei dem dargestellten Beispiel von 5 ist die Gruppe-III-V-Schicht 508 aus Gallium (Ga) und Stickstoff (N) gebildet und/oder hergestellt. Zum Beispiel kann die Gruppe-III-V-Schicht 508 von 5 aus Galliumnitrid (GaN) gebildet und/oder hergestellt sein. Bei anderen Beispielen kann die Gruppe-III-V-Schicht 508 von 5 aus einer Gruppe-III-V-Verbindung, umfassend andere Elemente und/oder Materialien als Gallium und/oder Stickstoff, gebildet und/oder hergestellt sein.
  • Die beispielhafte Polarisationsschicht 510 von 5 soll das beispielhafte 2DEG 512 von 5 innerhalb der Gruppe-III-V-Schicht 508 erzeugen. Die Polarisationsschicht 510 von 5 kontaktiert die und/oder ist gegen die und/oder auf der Gruppe-III-V-Schicht 508 von 5 positioniert. Bei einigen Beispielen kann die Polarisationsschicht 510 von 5 die Gruppe-III-V-Schicht 508 von 5 kontaktieren und/oder kann gegen diese und/oder auf dieser positioniert sein, als ein Resultat davon, dass die Polarisationsschicht 510 gegen, auf und/oder über die Gruppe-III-V-Schicht 508 abgeschieden, gewachsen und/oder anderweitig gebildet wurde. Bei dem dargestellten Beispiel von 5 ist die Polarisationsschicht 510 aus Aluminium (Al), Indium (IN), Gallium (Ga) und Stickstoff (N) gebildet und/oder hergestellt. Zum Beispiel kann die Polarisationsschicht 510 von 5 aus Aluminium-Indium-Gallium-Nitrid (AlInGaN) gebildet und/oder hergestellt sein, das die Zusammensetzung Al(x)In(y)Ga(1-x-y)N aufweist, wobei der kombinierte Wert von (x) und (y) geringer ist als eins (z.B. x + y < 1). Bei anderen Beispielen kann die Polarisationsschicht 510 von 5 aus Aluminium-Indium-Gallium-Nitrid gebildet und/oder hergestellt sein, das eine Zusammensetzung aufweist, die sich von der vorangehend beschriebenen unterscheidet. Bei noch anderen Beispielen kann die Polarisationsschicht 510 von 5 aus einem anderen Material als Aluminium-Indium-Gallium-Nitrid gebildet und/oder hergestellt sein, und/oder kann aus anderen Elementen und/oder Materialien als Aluminium, Indium, Gallium, und/oder Stickstoff gebildet und/oder hergestellt sein.
  • Die erste beispielhafte n-Typ-dotierte Source 514, der erste beispielhafte n-Typ dotierte Drain 516, die zweite beispielhafte n-Typ-dotierte Source 518 und der zweite beispielhafte n-Typ-dotierte Drain 520 von 5 erstrecken sich jeweils durch die Polarisationsschicht 510 von 5 und teilweise in die Gruppe-III-V-Schicht 508 von 5, so dass die erste n-Typ-dotierte Source 514, der erste n-Typ-dotierte Drain 516, die zweite n-Typ-dotierte Source 518 und der zweite n-Typ-dotierte Drain 520 das 2DEG 512 von 5 kontaktieren. Die Elektronen, die innerhalb des 2DEG 512 von 5 fließen, fließen von der ersten n-Typ-dotierten Source 514 von 5 in Richtung des ersten n-Typ-dotierten Drains 516 von 5. Die Elektronen, die innerhalb des 2DEG 512 von 5 fließen, fließen von der zweiten n-Typ-dotierten Source 518 von 5 in Richtung des zweiten n-Typ-dotierten Drains 520 von 5. Die beispielhafte Isolationsstruktur 522 von 5 hält Elektronen, die innerhalb des 2DEG 512 von 5 fließen, davon ab, zwischen der zweiten n-Typ-dotierten Source 518 von 5 und dem ersten n-Typ-dotierten Drain 516 von 5 zu fließen. Wenn das erste Gate 504 von 5 mit Leistung versorgt und/oder eingeschaltet ist (z.B. wenn eine Spannung an das erste Gate 504 angelegt ist), werden Elektronen, die innerhalb des 2DEG 512 von 5 fließen, in den ersten beispielhaften Quantentopf 530 und/oder, allgemeiner, in die erste beispielhafte LED-Struktur 526 von 5 in die erste beispielhafte Richtung 560, die in 5 gezeigt ist, injiziert, wodurch die erste LED-Struktur 526 von 5 veranlasst wird, über den ersten LED-Anodenkontakt 550 von 5 Licht zu erzeugen. Wenn das zweite Gate 506 von 5 mit Leistung versorgt und/oder eingeschaltet ist (z.B. wenn eine Spannung an das zweite Gate 506 angelegt ist), werden Elektronen, die innerhalb des 2DEG 512 von 5 fließen, in den zweiten beispielhaften Quantentopf 540 und/oder, allgemeiner, in die zweite beispielhafte LED-Struktur 536 von 5 in die zweite beispielhafte Richtung 562, die in 5 gezeigt ist, injiziert, wodurch die zweite LED-Struktur 536 von 5 veranlasst wird, über den zweiten LED-Anodenkontakt 556 von 5 Licht zu erzeugen.
  • Bei dem dargestellten Beispiel von 5 sind die erste n-Typ-dotierte Source 514, der erste n-Typ-dotierte Drain 516, die zweite n-Typ-dotierte Source 518 und der zweite n-Typ-dotierte Drain 520 jeweils aus einer n-Typ-dotierten Zusammensetzung von Indium (In), Gallium (Ga) und Stickstoff (N) gebildet und/oder daraus hergestellt. Zum Beispiel können die erste n-Typ-dotierte Source 514, der erste n-Typ-dotierte Drain 516, die zweite n-Typ-dotierte Source 518 und der zweite n-Typ-dotierte Drain 520 jeweils aus n-Typ-dotiertem Indiumgalliumnitrid (n-InGaN) mit einem Verhältnis von Indium zu Gallium von etwa zwischen null und zwanzig Prozent (0-20%) Indium gebildet und/oder hergestellt sein. Bei anderen Beispielen können die erste n-Typ-dotierte Source 514, der erste n-Typ-dotierte Drain 516, die zweite n-Typ-dotierte Source 518 und/oder der zweite n-Typ-dotierte Drain 520 von 5 jeweils aus n-Typ-dotiertem Indiumgalliumnitrid mit einem Verhältnis von Indium zu Gallium, das sich von dem vorangehend beschriebenen unterscheidet, gebildet und/oder hergestellt sein. Bei noch anderen Beispielen können die erste n-Typ-dotierte Source 514, der erste n-Typ-dotierte Drain 516, die zweite n-Typ-dotierte Source 518 und/oder der zweite n-Typ-dotierte Drain 520 von 5 jeweils aus einem anderen n-Typ-dotierten Material gebildet und/oder hergestellt sein, als einem n-Typ-dotierten Indiumgalliumnitrid, und/oder können aus anderen Elementen und/oder Materialien als Indium, Gallium und/oder Stickstoff gebildet und/oder hergestellt sein.
  • Die beispielhafte Isolationsstruktur 522 von 5 ist dazu da, Elektronen, die innerhalb des 2DEG 512 von 5 fließen, davon abzuhalten, zwischen der zweiten n-Typ-dotierten 518 von 5 und dem ersten n-Typ-dotierten Drain 516 von 5 zu fließen. Die Isolationsstruktur 522 von 5 erstreckt sich durch die Polarisationsschicht 510 von 5 und teilweise in die Gruppe III-V Schicht 508 von 5, so dass die Isolationsstruktur 522 das 2DEG 512 von 5 blockiert. Bei dem dargestellten Beispiel von 5 ist die Isolationsstruktur 522 aus Silizium (Si) und Sauerstoff (O) gebildet und/oder hergestellt. Zum Beispiel kann die Isolationsstruktur 522 von 5 aus Siliziumdioxid (SiO2) gebildet und/oder hergestellt sein. Bei anderen Beispielen kann die Isolationsstruktur 522 von 5 aus einem anderen Material als Siliziumdioxid gebildet und/oder hergestellt sein, und/oder kann aus anderen Elementen und/oder Materialien als Silizium und Sauerstoff gebildet und/oder hergestellt sein.
  • Die erste beispielhafte Neuwachsschicht 524 von 5 kontaktiert die Polarisationsschicht 510, die erste n-Typ-dotierte Source 514, den ersten n-Typ-dotierten Drain 516, die zweite n-Typ-dotierte Source 518 und den zweiten n-Typ-dotierten Drain 520 Struktur und die Isolationsstruktur 522 von 5 und/oder ist dagegen und/oder darauf positioniert. Bei einigen Beispielen kann die erste Neuwachsschicht 524 von 5 die Polarisationsschicht 510, die erste n-Typ-dotierte Source 514, den ersten n-Typ-dotierten Drain 516, die zweite n-Typ-dotierte Source 518, den zweiten n-Typ-dotierten Drain 520 und die Isolationsstruktur 522 von 5 kontaktieren und/oder kann gegen diese und/oder auf diesen positioniert sein, als ein Resultat davon, dass die erste Neuwachsschicht 524 gegen, auf und/oder über die Polarisationsschicht 510, die erste n-Typ-dotierte Source 514, den ersten n-Typ-dotierten Drain 516, die zweite n-Typ-dotierte Source 518, den zweiten n-Typ-dotierten Drain 520 und die Isolationsstruktur 522 abgeschieden, gewachsen und/oder anderweitig gebildet wurde.
  • Bei dem dargestellten Beispiel von 5 ist die erste Neuwachsschicht 524 aus Silizium (Si) und Stickstoff (N) gebildet und/oder hergestellt. Zum Beispiel kann die erste Neuwachsschicht 524 von 5 aus Silizium-Mononitrid (SiN) gebildet und/oder hergestellt sein. Bei anderen Beispielen kann die erste Neuwachsschicht 524 von 5 alternativ aus (Si) und Sauerstoff (O) gebildet und/oder hergestellt sein. Zum Beispiel kann die erste Neuwachsschicht 524 von 5 aus Siliziumdioxid (SiO2) gebildet und/oder hergestellt sein. Bei anderen Beispielen kann die erste Neuwachsschicht 524 von 5 alternativ aus Aluminium (Al) und Sauerstoff (O) gebildet und/oder hergestellt sein. Zum Beispiel kann die erste Neuwachsschicht 524 von 5 aus Aluminiumoxid (Al2O3) gebildet und/oder hergestellt sein. Bei anderen Beispielen kann die erste Neuwachsschicht 524 von 5 aus einem anderen Material als Silizium-Mononitrid, Siliziumdioxid, oder Aluminiumoxid gebildet sein, und/oder kann aus anderen Elementen und/oder Materialien als Silizium, Stickstoff, Sauerstoff und/oder Aluminium gebildet und/oder hergestellt sein.
  • Die erste beispielhafte LED-Struktur 526 von 5 erstreckt sich durch die erste Neuwachsschicht 524 von 5 und teilweise in die Polarisationsschicht 510 von 5. Die erste LED-Struktur 526 von 5 ist zwischen der ersten n-Typ-dotierten Source 514 und dem ersten n-Typ-dotierten Drain 516 von 5 positioniert, um Elektronen von dem 2DEG 512 von 5 zu empfangen, wenn das erste Gate 504 von 5 mit Leistung versorgt und/oder eingeschaltet ist (z.B. wenn eine Spannung an das erste Gate 504 angelegt ist). Die erste LED-Struktur 526 von 5 umfasst die erste beispielhafte Gruppe-III-V-Basis 528, den ersten beispielhaften Quantentopf 530 und die erste beispielhafte p-Typ-dotierte Gruppe-III-V-Abdeckung 532 von 5, wie nachfolgend weiter beschrieben.
  • Die erste beispielhafte Gruppe-III-V-Basis 528 von 5 kontaktiert die und/oder ist gegen die und/oder auf der Polarisationsschicht 510 von 5 positioniert. Bei einigen Beispielen kann die erste Gruppe III-V-Basis 528 von 5 die Polarisationsschicht 510 von 5 kontaktieren und/oder kann gegen diese und/oder auf dieser positioniert sein, als ein Resultat davon, dass die erste Gruppe-III-V-Basis 528 gegen, auf und/oder über die Polarisationsschicht 510 abgeschieden, gewachsen und/oder anderweitig gebildet wurde. Bei dem dargestellten Beispiel von 5 ist die erste Gruppe-III-V-Basis 528 aus Gallium und Stickstoff gebildet und/oder hergestellt. Zum Beispiel kann die erste Gruppe-III-V-Basis 528 von 5 aus Galliumnitrid (GaN) gebildet und/oder hergestellt sein. Bei anderen Beispielen kann die erste Gruppe-III-V-Basis 528 von 5 aus einer Gruppe-III-V-Verbindung, umfassend andere Elemente und/oder Materialien als Gallium und/oder Stickstoff, gebildet und/oder hergestellt sein.
  • Der erste beispielhafte Quantentopf 530 von 5 kontaktiert die und/oder ist gegen die und/oder auf der ersten Gruppe-III-V-Basis 528 von 5 positioniert. Bei einigen Beispielen kann der erste Quantentopf 530 von 5 die erste Gruppe-III-V-Basis 528 von 5 kontaktieren und/oder kann gegen diese und/oder auf dieser positioniert sein, als ein Resultat davon, dass der erste Quantentopf 530 gegen, auf und/oder über die erste Gruppe-III-V-Basis 528 abgeschieden, gewachsen und/oder anderweitig gebildet wurde. Bei dem dargestellten Beispiel von 5 ist der erste Quantentopf 530 aus Indium (In), Gallium (Ga) und Stickstoff (N) gebildet und/oder hergestellt. Zum Beispiel kann der erste Quantentopf 530 von 5 aus Indiumgalliumnitrid (InGaN) mit einem Verhältnis von Indium zu Gallium gebildet und/oder hergestellt sein, das basierend auf einer gewünschten Lichtfarbe ausgewählt wird, die aus der ersten LED-Struktur 526 von 5 extrahiert und/oder durch diese erzeugt werden soll. Bei einigen Beispielen kann der erste Quantentopf 530 ein Verhältnis von Indium zu Gallium aufweisen, das ungefähr dreißig Prozent (30 %) Indium für blaues Licht, mehr als dreißig Prozent (30 %) Indium für grünes Licht und ungefähr hundert Prozent (100 %) Indium für rotes Licht ist. Bei anderen Beispielen kann der erste Quantentopf 530 von 5 aus einem anderen Material als Indiumgalliumnitrid gebildet und/oder hergestellt sein, und/oder kann aus anderen Elementen und/oder Materialien als Indium, Gallium, und/oder Stickstoff gebildet und/oder hergestellt sein.
  • Die erste beispielhafte p-Typ-dotierte Gruppe-III-V-Abdeckung 532 von 5 kontaktiert den und/oder ist gegen den und/oder auf dem ersten Quantentopf 530 von 5 positioniert. Bei einigen Beispielen kann die erste p-Typ-dotierte Gruppe III-V-Abdeckung 532 von 5 den ersten Quantentopf 530 von 5 kontaktieren und/oder kann gegen diesen und/oder auf diesem positioniert sein, als ein Resultat davon, dass die erste p-Typ-dotierte Gruppe-III-V-Abdeckung 532 gegen, auf und/oder über den ersten Quantentopf 530 abgeschieden, gewachsen und/oder anderweitig gebildet wurde. Bei dem dargestellten Beispiel von 5 ist die erste p-Typ-dotierte Gruppe-III-V-Abdeckung 532 aus einer p-Typ-dotierten Zusammensetzung aus Gallium (Ga) und Stickstoff (N) gebildet und/oder hergestellt. Zum Beispiel kann die erste p-Typ Gruppe-III-V-Abdeckung 532 von 5 aus p-Typ-dotiertem Galliumnitrid (P-GaN) gebildet und/oder hergestellt sein. Bei anderen Beispielen kann die erste p-Typ-dotierte Gruppe-III-V-Abdeckung 532 von 5 aus einer p-Typ-dotierten Gruppe-III-V-Verbindung, umfassend andere Elemente und/oder Materialien als Gallium und/oder Stickstoff, gebildet und/oder hergestellt sein.
  • Die zweite beispielhafte Neuwachsschicht 534 von 5 kontaktiert die erste n-Typ-dotierte Source 514, den ersten n-Typ-dotierten Drain 516, die zweite n-Typ-dotierte Source 518, den zweiten n-Typ-dotierten Drain 520, die erste Neuwachsschicht 524 und die erste LED-Struktur 526 (z.B. den ersten Quantentopf 530 und/oder die erste p-Typ-dotierte Gruppe-III-V-Abdeckung 532 der ersten LED-Struktur 526) von 5 und/oder ist gegen diese und/oder auf diesen positioniert. Bei einigen Beispielen kann die zweite Neuwachsschicht 534 von 5 die erste n-Typ-dotierte Source 514, den ersten n-Typ-dotierten Drain 516, die zweite n-Typ-dotierte Source 518, den zweiten n-Typ-dotierten Drain 520, die erste Neuwachsschicht 524 und die erste LED-Struktur 526 von 5 kontaktieren und/oder kann gegen diese und/oder auf diesen positioniert sein, als ein Resultat davon, dass die zweite Neuwachsschicht 534 gegen, auf und/oder über die erste n-Typ-dotierte Source 514, den ersten n-Typ-dotierten Drain 516, die zweite n-Typ-dotierte Source 518, den zweiten n-Typ-dotierten Drain 520, die erste Neuwachsschicht 524 und die erste LED-Struktur 526 abgeschieden, gewachsen und/oder anderweitig gebildet wurde.
  • Bei dem dargestellten Beispiel von 5 ist die zweite Neuwachsschicht 534 aus Silizium (Si) und Stickstoff (N) gebildet und/oder hergestellt. Zum Beispiel kann die zweite Neuwachsschicht 534 von 5 aus Silizium-Mononitrid (SiN) gebildet und/oder hergestellt sein. Bei anderen Beispielen kann die zweite Neuwachsschicht 534 von 5 alternativ aus (Si) und Sauerstoff (O) gebildet und/oder hergestellt sein. Zum Beispiel kann die zweite Neuwachsschicht 534 von 5 aus Siliziumdioxid (SiO2) gebildet und/oder hergestellt sein. Bei anderen Beispielen kann die zweite Neuwachsschicht 534 von 5 alternativ aus Aluminium (Al) und Sauerstoff (O) gebildet und/oder hergestellt sein. Zum Beispiel kann die zweite Neuwachsschicht 534 von 5 aus Aluminiumoxid (Al2O3) gebildet und/oder hergestellt sein. Bei anderen Beispielen kann die zweite Neuwachsschicht 534 von 5 aus einem anderen Material als Silizium-Mononitrid, Siliziumdioxid, oder Aluminiumoxid gebildet sein, und/oder kann aus anderen Elementen und/oder Materialien als Silizium, Stickstoff, Sauerstoff und/oder Aluminium gebildet und/oder hergestellt sein.
  • Die zweite beispielhafte LED-Struktur 536 von 5 erstreckt sich durch die zweite Neuwachsschicht 534 und die erste Neuwachsschicht von 5 und teilweise in die Polarisationsschicht 510 von 5. Die zweite LED-Struktur 536 von 5 ist zwischen der zweiten n-Typ-dotierten Source 518 und dem zweiten n-Typ-dotierten Drain 520 von 5 positioniert, um Elektronen von dem 2DEG 512 von 5 zu empfangen, wenn das zweite Gate 506 von 5 mit Leistung versorgt und/oder eingeschaltet ist (z.B. wenn eine Spannung an das zweite Gate 506 angelegt ist). Die zweite LED-Struktur 536 von 5 umfasst die zweite beispielhafte Gruppe-III-V-Basis 538, den zweiten beispielhaften Quantentopf 540 und die zweite beispielhafte p-Typ-dotierte Gruppe-III-V-Abdeckung 542 von 5, wie nachfolgend weiter beschrieben.
  • Die zweite beispielhafte Gruppe-III-V-Basis 538 von 5 kontaktiert die und/oder ist gegen die und/oder auf der Polarisationsschicht 510 von 5 positioniert. Bei einigen Beispielen kann die zweite Gruppe III-V-Basis 538 von 5 die Polarisationsschicht 510 von 5 kontaktieren und/oder kann gegen diese und/oder auf dieser positioniert sein, als ein Resultat davon, dass die zweite Gruppe-III-V-Basis 538 gegen, auf und/oder über die Polarisationsschicht 510 abgeschieden, gewachsen und/oder anderweitig gebildet wurde. Bei dem dargestellten Beispiel von 5 ist die zweite Gruppe-III-V-Basis 538 aus Gallium und Stickstoff gebildet und/oder hergestellt. Zum Beispiel kann die zweite Gruppe-III-V-Basis 538 von 5 aus Galliumnitrid (GaN) gebildet und/oder hergestellt sein. Bei anderen Beispielen kann die zweite Gruppe-III-V-Basis 538 von 5 aus einer Gruppe-III-V-Verbindung, umfassend andere Elemente und/oder Materialien als Gallium und/oder Stickstoff, gebildet und/oder hergestellt sein.
  • Der zweite beispielhafte Quantentopf 540 von 5 kontaktiert die und/oder ist gegen die und/oder auf der zweiten Gruppe-III-V-Basis 538 von 5 positioniert. Bei einigen Beispielen kann der zweite Quantentopf 540 von 5 die zweite Gruppe-III-V-Basis 538 von 5 kontaktieren und/oder kann gegen diese und/oder auf dieser positioniert sein, als ein Resultat davon, dass der zweite Quantentopf 540 gegen, auf und/oder über die zweite Gruppe-III-V-Basis 538 abgeschieden, gewachsen und/oder anderweitig gebildet wurde. Bei dem dargestellten Beispiel von 5 ist der zweite Quantentopf 540 aus Indium (In), Gallium (Ga) und Stickstoff (N) gebildet und/oder hergestellt. Zum Beispiel kann der zweite Quantentopf 540 von 5 aus Indiumgalliumnitrid (InGaN) mit einem Verhältnis von Indium zu Gallium gebildet und/oder hergestellt sein, das basierend auf einer gewünschten Lichtfarbe ausgewählt wird, die aus der zweiten LED-Struktur 536 von 5 extrahiert und/oder durch diese erzeugt werden soll. Bei einigen Beispielen kann der zweite Quantentopf 540 ein Verhältnis von Indium zu Gallium aufweisen, das ungefähr dreißig Prozent (30 %) Indium für blaues Licht, mehr als dreißig Prozent (30 %) Indium für grünes Licht und ungefähr hundert Prozent (100 %) Indium für rotes Licht ist. Bei anderen Beispielen kann der zweite Quantentopf 540 von 5 aus einem anderen Material als Indiumgalliumnitrid gebildet und/oder hergestellt sein, und/oder kann aus anderen Elementen und/oder Materialien als Indium, Gallium, und/oder Stickstoff gebildet und/oder hergestellt sein.
  • Bei dem dargestellten Beispiel von 5 unterscheidet sich das Verhältnis von Indium zu Gallium des zweiten Quantentopfes 540 von 5 von dem Verhältnis von Indium zu Gallium des ersten Quantentopfes 530 von 5 derart, dass die Farbe des aus der zweiten LED-Struktur 536 von 5 zu extrahierenden Lichtes sich von der Farbe des aus der ersten LED-Struktur 526 von 5 zu extrahierenden Lichtes unterscheidet. Bei anderen Beispielen kann das Verhältnis von Indium zu Gallium des zweiten Quantentopfes 540 von 5 ungefähr das gleiche wie das Verhältnis von Indium zu Gallium des ersten Quantentopfes 530 von 5 sein, so dass die Farbe des aus der zweiten LED-Struktur 536 von 5 zu extrahierenden Lichtes ungefähr die gleiche wie die Farbe des aus der ersten LED-Struktur 526 von 5 zu extrahierenden Lichtes ist.
  • Die zweite beispielhafte p-Typ-dotierte Gruppe-III-V-Abdeckung 542 von 5 kontaktiert den und/oder ist gegen den und/oder auf dem zweiten Quantentopf 540 von 5 positioniert. Bei einigen Beispielen kann die zweite p-Typ-dotierte Gruppe III-V-Abdeckung 542 von 5 den zweiten Quantentopf 540 von 5 kontaktieren und/oder kann gegen diesen und/oder auf diesem positioniert sein, als ein Resultat davon, dass die zweite p-Typ-dotierte Gruppe-III-V-Abdeckung 542 gegen, auf und/oder über den zweiten Quantentopf 540 abgeschieden, gewachsen und/oder anderweitig gebildet wurde. Bei dem dargestellten Beispiel von 5 ist die zweite p-Typ-dotierte Gruppe-III-V-Abdeckung 542 aus einer p-Typ-dotierten Zusammensetzung aus Gallium (Ga) und Stickstoff (N) gebildet und/oder hergestellt. Zum Beispiel kann die zweite p-Typ Gruppe-III-V-Abdeckung 542 von 5 aus p-Typ-dotiertem Galliumnitrid (P-GaN) gebildet und/oder hergestellt sein. Bei anderen Beispielen kann die zweite p-Typ-dotierte Gruppe-III-V-Abdeckung 542 von 5 aus einer p-Typ-dotierten Gruppe-III-V-Verbindung, umfassend andere Elemente und/oder Materialien als Gallium und/oder Stickstoff, gebildet und/oder hergestellt sein.
  • Die dritte beispielhafte Neuwachsschicht 544 von 5 kontaktiert die erste LED-Struktur 526 (z.B. die erste p-Typ-dotierte Gruppe-III-V-Abdeckung 532 der ersten LED-Struktur 526) und die zweite Neuwachsschicht 534 von 5, und/oder ist gegen diese und/oder auf diesen positioniert. Bei einigen Beispielen kann die dritte Neuwachsschicht 544 von 5 die erste LED-Struktur 526 und die zweite Neuwachsschicht 534 von 5 kontaktieren und/oder kann gegen diese und/oder auf diesen positioniert sein, als ein Resultat davon, dass die dritte Neuwachsschicht 544 gegen, auf und/oder über die erste LED-Struktur 526 und die zweite Neuwachsschicht 534 abgeschieden, gewachsen und/oder anderweitig gebildet wurde.
  • Bei dem dargestellten Beispiel von 5 ist die dritte Neuwachsschicht 544 aus Silizium (Si) und Stickstoff (N) gebildet und/oder hergestellt. Zum Beispiel kann die dritte Neuwachsschicht 544 von 5 aus Silizium-Mononitrid (SiN) gebildet und/oder hergestellt sein. Bei anderen Beispielen kann die dritte Neuwachsschicht 544 von 5 alternativ aus (Si) und Sauerstoff (O) gebildet und/oder hergestellt sein. Zum Beispiel kann die dritte Neuwachsschicht 544 von 5 aus Siliziumdioxid (SiO2) gebildet und/oder hergestellt sein. Bei anderen Beispielen kann die dritte Neuwachsschicht 544 von 5 alternativ aus Aluminium (Al) und Sauerstoff (O) gebildet und/oder hergestellt sein. Zum Beispiel kann die dritte Neuwachsschicht 544 von 5 aus Aluminiumoxid (Al2O3) gebildet und/oder hergestellt sein. Bei anderen Beispielen kann die dritte Neuwachsschicht 544 von 5 aus einem anderen Material als Silizium-Mononitrid, Siliziumdioxid, oder Aluminiumoxid gebildet sein, und/oder kann aus anderen Elementen und/oder Materialien als Silizium, Stickstoff, Sauerstoff und/oder Aluminium gebildet und/oder hergestellt sein.
  • Der erste beispielhafte Source-Kontakt 546 von 5 erstreckt sich durch die dritte Neuwachsschicht 544 und die zweite Neuwachsschicht 534 von 5 und kontaktiert die erste n-Typ-dotierte Source 514 von 5. Der erste beispielhafte Drain-Kontakt 548 von 5 erstreckt sich durch die dritte Neuwachsschicht 544 und die zweite Neuwachsschicht 534 von 5 und kontaktiert den ersten n-Typ-dotierten Drain 516 von 5. Der erste beispielhafte LED-Anodenkontakt 550 von 5 erstreckt sich durch die dritte Neuwachsschicht 544 von 5 und kontaktiert die erste p-Typ-dotierte Gruppe-III-V-Abdeckung 532 der ersten LED-Struktur 526 von 5. Der zweite beispielhafte Source-Kontakt 552 von 5 erstreckt sich durch die dritte Neuwachsschicht 544 und die zweite Neuwachsschicht 534 von 5 und kontaktiert die zweite n-Typ-dotierte Source 518 von 5. Der zweite beispielhafte Drain-Kontakt 554 von 5 erstreckt sich durch die dritte Neuwachsschicht 544 und die zweite Neuwachsschicht 534 von 5 und kontaktiert den zweiten n-Typ-dotierten Drain 520 von 5. Der zweite beispielhafte LED-Anodenkontakt 556 von 5 kontaktiert die zweite p-Typ-dotierte Gruppe-III-V-Abdeckung 542 der zweiten LED-Struktur 536 von 5.
  • Bei dem dargestellten Beispiel von 5 sind der erste Source-Kontakt 546, der erste Drain-Kontakt 548, der erste LED-Anodenkontakt 550, der zweite Source-Kontakt 552, der zweite Drain-Kontakt 554 und der zweite LED-Anodenkontakt jeweils aus einem oder mehreren transparenten und/oder durchscheinenden Metallmaterial(ien) gebildet und/oder hergestellt. Eine Fertigung des ersten Source-Kontakts 546, des ersten Drain-Kontakts 548, des ersten LED-Anodenkontakts 550, des zweiten Source-Kontakts 552, des zweiten Drain-Kontakts 554 und des zweiten LED-Anodenkontakts 556 von 5 aus transparenten und/oder durchscheinenden Metallmaterialien ermöglicht vorteilhaft eine Lichtextraktion von der Oberseite des Substrat-gegateten Gruppe-III-V-Transistors 500 von 5. Bei einigen Beispielen können der erste Source-Kontakt 546, der erste Drain-Kontakt 548, der erste LED-Anodenkontakt 550, der zweite Source-Kontakt 552, der zweite Drain-Kontakt 554 und/oder der zweite LED-Anodenkontakt 556 von 5 jeweils aus Indiumzinnoxid (ITO) gebildet oder hergestellt sein. Bei anderen Beispielen können der erste Source-Kontakt 546, der erste Drain-Kontakt 548, der erste LED-Anodenkontakt 550, der zweite Source-Kontakt 552, der zweite Drain-Kontakt 554 und/oder der zweite LED-Anodenkontakt 556 von 5 jeweils aus einem anderen transparenten und/oder durchscheinenden Metallmaterial als Indiumzinnoxid (ITO) gebildet und/oder hergestellt sein. Bei noch anderen Beispielen kann der erste Source-Kontakt 546, der erste Drain-Kontakt 548, der erste LED-Anodenkontakt 550, der zweite Source-Kontakt 552, der zweite Drain-Kontakt 554 und der zweite LED-Anodenkontakt 556 von 5 jeweils aus einem anderen Material als einem transparenten und/oder durchscheinenden Metallmaterial gebildet und/oder hergestellt sein.
  • Die beispielhafte ILD-Schicht 558 von 5 kontaktiert die zweite LED-Struktur 536 (z.B. die zweite p-Typ-dotierte Gruppe-III-V-Abdeckung 542 der zweiten LED-Struktur 536), die dritte Neuwachsschicht 544, den ersten Source-Kontakt 546, den ersten Drain-Kontakt 548, den ersten LED-Anodenkontakt 550, den zweiten Source-Kontakt 552, den zweiten Drain-Kontakt 554 und den zweiten LED-Anodenkontakt 556 von 5, und/oder ist gegen diese und/oder auf diesen positioniert. Bei einigen Beispielen kann die ILD-Schicht 558 von 5 die zweite LED-Struktur 536, die dritte Neuwachsschicht 544, den ersten Source-Kontakt 546, den ersten Drain-Kontakt 548, den ersten LED-Anodenkontakt 550, den zweiten Source-Kontakt 552, den zweiten Drain-Kontakt 554 und den zweiten LED-Anodenkontakt 556 von 5 kontaktieren und/oder kann gegen diese und/oder auf diesen positioniert sein, als ein Resultat davon, dass die ILD-Schicht 558 gegen, auf und/oder über die zweite LED-Struktur 536, die dritte Neuwachsschicht 544, den ersten Source-Kontakt 546, den ersten Drain-Kontakt 548, den ersten LED-Anodenkontakt 550, den zweiten Source-Kontakt 552, den zweiten Drain-Kontakt 554 und den zweiten LED-Anodenkontakt 556 abgeschieden, gewachsen und/oder anderweitig gebildet wurde. Bei dem dargestellten Beispiel von 5 ist die ILD-Schicht 558 aus Silizium (Si) und Sauerstoff (O) gebildet und/oder hergestellt. Zum Beispiel kann die ILD-Schicht 558 von 5 aus Siliziumdioxid (SiO2) gebildet und/oder hergestellt sein. Bei anderen Beispielen kann die ILD-Schicht 558 von 5 aus einem anderen Material als Siliziumdioxid gebildet und/oder hergestellt sein, und/oder kann aus anderen Elementen und/oder Materialien als Silizium und Sauerstoff gebildet und/oder hergestellt sein.
  • 6A-6F stellen einen beispielhaften Fertigungsprozess 600 für den zweiten beispielhaften Substrat-gegateten Gruppe III-V-Transistor 500 von 5 dar. 6A stellt eine erste beispielhafte Phase 602 des Fertigungsprozesses 600 dar. Wie bei dem dargestellten Beispiel von 6A gezeigt ist, umfasst die erste Phase 602 des Fertigungsprozesses 600 ein Bilden und/oder Positionieren des ersten Gates 504 und des zweiten Gates 506 von 5 gegen das und/oder auf dem Substrat 502 von 5. Zum Beispiel können das erste Gate 504 und das zweite Gate 506 von 5 das Substrat 502 von 5 kontaktieren und/oder können gegen dieses und/oder auf diesem positioniert sein, als ein Resultat davon, dass das erste Gate 504 und das zweite Gate 506 gegen, auf und/oder über das Substrat 502 in Verbindung mit der ersten Phase 602 von 6A abgeschieden, gewachsen und/oder anderweitig gebildet wurden.
  • 6B stellt eine zweite beispielhafte Phase 604 des Fertigungsprozesses 600 dar, die nachfolgend auf die erste Phase 602 des Fertigungsprozesses 600 durchgeführt werden soll. Wie bei dem dargestellten Beispiel von 6B gezeigt ist, umfasst die zweite Phase 604 des Fertigungsprozesses 600 ein Bilden und/oder Positionieren der Gruppe-III-V-Schicht 508 von 5 gegen das und/oder auf dem Substrat 502, dem ersten Gate 504 und dem zweiten Gate 506 von 5. Zum Beispiel kann die Gruppe-III-V-Schicht 508 von 5 das Substrat 502, das erste Gate 504 und das zweite Gate 506 von 5 kontaktieren und/oder kann gegen diese und/oder auf diesen positioniert sein, als ein Resultat davon, dass die Gruppe-III-V-Schicht 508 gegen, auf und/oder über das Substrat 502, das erste Gate 504 und das zweite Gate 506 in Verbindung mit der zweiten Phase 604 von 6B abgeschieden, gewachsen und/oder anderweitig gebildet wurde.
  • Wie bei dem dargestellten Beispiel von 6B ferner gezeigt ist, umfasst die zweite Phase 604 des Fertigungsprozesses 600 auch ein Bilden und/oder Positionieren der Polarisationsschicht 510 von 5 gegen die und/oder auf der Gruppe-III-V-Schicht 508 von 5, um das 2DEG 512 von 5 zu erzeugen. Zum Beispiel kann die Polarisationschicht 510 von 5 die Gruppe-III-V-Schicht 508 von 5 kontaktieren und/oder kann gegen diese und/oder auf dieser positioniert sein, als ein Resultat davon, dass die Polarisationschicht 510 in Verbindung mit der zweiten Phase 604 von 6B gegen, auf und/oder über die Gruppe-III-V-Schicht 508 abgeschieden, gewachsen und/oder anderweitig gebildet wurde.
  • 6C stellt eine dritte beispielhafte Phase 606 des Fertigungsprozesses 600 dar, die nachfolgend auf die zweite Phase 604 des Fertigungsprozesses 600 durchgeführt werden soll. Wie bei dem dargestellten Beispiel von 6C gezeigt ist, umfasst die dritte Phase 606 des Fertigungsprozesses 600 ein Bilden und/oder Positionieren der ersten n-Typ-dotierten Source 514, des ersten n-Typ-dotierten Drains 516, der zweiten n-Typ-dotierten Source 518 und des zweiten n-Typ-dotierten Drains 520 von 5 gegen die und/oder auf der Gruppe-III-V-Schicht 508 von 5, derart, dass sich die erste n-Typ-dotierte Source 514, der erste n-Typ-dotierte Drain 516, die zweite n-Typ-dotierte Source 518 und der zweite n-Typ-dotierte Drain 520 durch die Polarisationsschicht 510 von 5 und teilweise in die Gruppe III-V-Schicht 508 erstrecken, um das 2DEG 512 von 5 zu kontaktieren. Zum Beispiel kann die erste n-Typ-dotierte Source 514, der erste n-Typ dotierte Drain 516, die zweite n-Typ-dotierte Source 518 und der zweite n-Typ-dotierte Drain 520 von 2 das 2DEG 512 der Gruppe-III-V-Schicht 508 von 5 kontaktieren und/oder kann gegen dieses und/oder auf diesem positioniert sein, als ein Resultat davon, dass die erste n-Typ-dotierte Source 514, der erste n-Typ-dotierte Drain 516, die zweite n-Typ-dotierte Source 518 und der zweite n-Typ-dotierte Drain 520 in Verbindung mit der dritten Phase 606 von 6C gegen, auf und/oder über die Gruppe-III-V-Schicht 508 abgeschieden, gewachsen und/oder anderweitig gebildet wurden. Wie bei dem dargestellten Beispiel von 6C ferner gezeigt ist, umfasst die dritte Phase 606 des Fertigungsprozesses 600 auch ein Bilden und/oder Positionieren der Isolationsstruktur 522 von 5 gegen die und/oder auf der Gruppe-III-V-Schicht 508 von 5, derart, dass sich die Isolationsstruktur 522 durch die Polarisationsschicht 510 von 5 und teilweise in die Gruppe III-V-Schicht 508 erstreckt, um das 2DEG 512 von 5 zu blocken. Zum Beispiel kann die Isolationsstruktur 522 von 5 die Gruppe-III-V-Schicht 508 von 5 kontaktieren und/oder kann gegen diese und/oder auf dieser positioniert sein, um das 2DEG 512 von 5 zu blocken, als ein Resultat davon, dass die Isolationsstruktur 522 in Verbindung mit der dritten Phase 606 von 6C gegen, auf und/oder über die Gruppe-III-V-Schicht 508 abgeschieden, gewachsen und/oder anderweitig gebildet wurde.
  • Wie bei dem dargestellten Beispiel von 6C ferner gezeigt ist, umfasst die dritte Phase 606 des Fertigungsprozesses 600 auch ein Bilden und/oder Positionieren der ersten Neuwachsschicht 524 von 5 gegen die und/oder auf der Polarisationsschicht 510, der ersten n-Typ-dotierten Source 514, dem ersten n-Typ-dotierten Drain 516, der zweiten n-Typ-dotierten Source 518, dem zweiten n-Typ-dotierten Drain 520 und der Isolationsstruktur 522 von 5. Zum Beispiel kann die erste Neuwachsschicht 524 von 5 die Polarisationsschicht 510, die erste n-Typ-dotierte Source 514, den ersten n-Typ-dotierten Drain 516, die zweite n-Typ-dotierte Source 518, den zweiten n-Typ-dotierten Drain 520 und die Isolationsstruktur 522 von 5 kontaktieren und/oder kann gegen diese und/oder auf diesen positioniert sein, als ein Resultat davon, dass die erste Neuwachsschicht 524 gegen, auf und/oder über die Polarisationsschicht 510, die erste n-Typ-dotierte Source 514, den ersten n-Typ-dotierten Drain 516, die zweite n-Typ-dotierte Source 518, den zweiten n-Typ-dotierten Drain 520 und die Isolationsstruktur 522 in Verbindung mit der dritten Phase 606 von 6C abgeschieden, gewachsen und/oder anderweitig gebildet wurde.
  • 6D stellt eine vierte beispielhafte Phase 608 des Fertigungsprozesses 600 dar, die nachfolgend auf die dritte Phase 606 des Fertigungsprozesses 600 durchgeführt werden soll. Wie bei dem dargestellten Beispiel von 6D gezeigt ist, umfasst die vierte Phase 608 des Fertigungsprozesses 600 ein Bilden und/oder ein Positionieren der ersten LED-Struktur 526 von 5 gegen die und/oder auf der Polarisationsschicht 510 von 5, derart, dass sich die erste LED-Struktur 526 durch die erste Neuwachsschicht 524 von 5 und teilweise in die Polarisationsschicht 510 erstreckt. Zum Beispiel kann die erste LED-Struktur 526 von 5 die Polarisationsschicht 510 von 5 kontaktieren und/oder kann gegen diese und/oder auf dieser positioniert sein, als ein Resultat davon, dass die erste LED-Struktur 526 in Verbindung mit der vierten Phase 608 von 6D gegen, auf und/oder über die Polarisationsschicht 510 abgeschieden, gewachsen und/oder anderweitig gebildet wurde. Bei einigen Beispielen kann die erste Gruppe-III-V-Basis 528 der ersten LED-Struktur 526 von 5 gegen, auf und/oder über die Polarisationsschicht 510 abgeschieden, gewachsen und/oder anderweitig gebildet werden, der erste Quantentopf 530 der ersten LED-Struktur 526 von 5 kann gegen, auf und/oder über die erste Gruppe-III-V-Basis 528 abgeschieden, gewachsen und oder anderweitig gebildet werden, und die erste p-Typ-dotierte Gruppe-III-V-Abdeckung 532 der ersten LED-Struktur 526 von 5 kann gegen, auf und/oder über den ersten Quantentopf 530 abgeschieden, gewachsen und/oder anderweitig gebildet werden, in Verbindung mit der vierten Phase 608 von 6D.
  • Wie ferner in dem dargestellten Beispiel von 6D gezeigt ist, umfasst die vierte Phase 608 des Fertigungsprozesses 600 auch ein Bilden und/oder Positionieren der zweiten Neuwachsschicht 534 von 5 gegen die und/oder auf der ersten n-Typ-dotierten Source 514, dem ersten n-Typ-dotierten Drain 516, der zweiten n-Typ-dotierten Source 518, dem zweiten n-Typ-dotierten Drain 520, der ersten Neuwachsschicht 524 und der ersten LED-Struktur 526 (z.B. dem ersten Quantentopf 530 und/oder der ersten p-Typ-dotierten Gruppe-III-V-Abdeckung 532 der ersten LED-Struktur 526) von 5. Zum Beispiel kann die zweite Neuwachsschicht 534 von 5 die erste n-Typ-dotierte Source 514, den ersten n-Typ-dotierten Drain 516, die zweite n-Typ-dotierte Source 518, den zweiten n-Typ-dotierten Drain 520, die erste Neuwachsschicht 524 und die erste LED-Struktur 526 von 5 kontaktieren und/oder kann gegen diese und/oder auf diesen positioniert sein, als ein Resultat davon, dass die zweite Neuwachsschicht 534 gegen, auf und/oder über die erste n-Typ-dotierte Source 514, den ersten n-Typ-dotierten Drain 516, die zweite n-Typ-dotierte Source 518, den zweiten n-Typ-dotierten Drain 520, die erste Neuwachsschicht 524 und die erste LED-Struktur 526 in Verbindung mit der vierten Phase 608 von 6D abgeschieden, gewachsen und/oder anderweitig gebildet wurde.
  • 6E stellt eine fünfte beispielhafte Phase 610 des Fertigungsprozesses 600 dar, die nachfolgend auf die vierten Phase 608 des Fertigungsprozesses 600 durchgeführt werden soll. Wie bei dem dargestellten Beispiel von 6E gezeigt ist, umfasst die fünfte Phase 610 des Fertigungsprozesses 600 ein Bilden und/oder ein Positionieren der zweiten LED-Struktur 536 von 5 gegen die und/oder auf der Polarisationsschicht 510 von 5, derart, dass sich die zweite LED-Struktur 536 durch die zweite Neuwachsschicht 534 und die erste Neuwachsschicht 524 von 5 und teilweise in die Polarisationsschicht 510 erstreckt. Zum Beispiel kann die zweite LED-Struktur 536 von 5 die Polarisationsschicht 510 von 5 kontaktieren und/oder kann gegen diese und/oder auf dieser positioniert sein, als ein Resultat davon, dass die zweite LED-Struktur 536 in Verbindung mit der fünften Phase 610 von 6E gegen, auf und/oder über die Polarisationsschicht 510 abgeschieden, gewachsen und/oder anderweitig gebildet wurde. Bei einigen Beispielen kann die zweite Gruppe-III-V-Basis 538 der zweiten LED-Struktur 536 von 5 gegen, auf und/oder über die Polarisationsschicht 510 abgeschieden, gewachsen und/oder anderweitig gebildet werden, der zweite Quantentopf 540 der zweiten LED-Struktur 536 von 5 kann gegen, auf und/oder über die zweite Gruppe-III-V-Basis 538 abgeschieden, gewachsen und oder anderweitig gebildet werden, und die zweite p-Typ-dotierte Gruppe-III-V-Abdeckung 542 der zweiten LED-Struktur 536 von 5 kann gegen, auf und/oder über den zweiten Quantentopf 540 abgeschieden, gewachsen und/oder anderweitig gebildet werden, in Verbindung mit der fünften Phase 610 von 6E.
  • Wie bei dem dargestellten Beispiel von 6E ferner gezeigt ist, umfasst die fünfte Phase 610 des Fertigungsprozesses 600 auch ein Bilden und/oder Positionieren der dritten Neuwachsschicht 544 von 5 gegen die und/oder auf der ersten LED-Struktur 526 (z.B. die erste p-Typ-dotierte Gruppe-III-V-Abdeckung 532 der ersten LED-Struktur 526) und der zweiten Neuwachsschicht 534 von 5. Zum Beispiel kann die dritte Neuwachsschicht 544 von 5 die erste LED-Struktur 526 und die zweite Neuwachsschicht 534 von 5 kontaktieren und/oder kann gegen diese und/oder auf diesen positioniert sein, als ein Resultat davon, dass die dritte Neuwachsschicht 544 gegen, auf und/oder über die erste LED-Struktur 526 und die zweite Neuwachsschicht 534 in Verbindung mit der fünften Phase 610 von 6E abgeschieden, gewachsen und/oder anderweitig gebildet wurde.
  • 6F stellt eine sechste beispielhafte Phase 612 des Fertigungsprozesses 600 dar, die nachfolgend auf die fünfte Phase 610 des Fertigungsprozesses 600 durchgeführt werden soll. Wie bei dem dargestellten Beispiel von 6F gezeigt ist, umfasst die sechste Phase 612 des Fertigungsprozesses 600 ein Bilden und/oder Positionieren des ersten Source-Kontakts 546 von 5 gegen die und/oder auf der ersten n-Typ-dotierten Source 514 von 5, derart, dass sich der erste Source-Kontakt 546 durch die dritte Neuwachsschicht 544 und die zweite Neuwachsschicht 534 von 5 erstreckt, um die erste n-Typ-dotierte Source 514 zu kontaktieren. Zum Beispiel kann der erste Source-Kontakt 546 von 5 die erste n-Typ-dotierte Source 514 von 5 kontaktieren und/oder kann gegen diese und/oder auf dieser positioniert sein, als ein Resultat davon, dass der erste Source-Kontakt 546 gegen, auf und/oder über die erste n-Typ-dotierte Source 514 in Verbindung mit der sechsten Phase 612 von 6F abgeschieden, gewachsen und/oder anderweitig gebildet wurde.
  • Wie ferner bei dem dargestellten Beispiel von 6F gezeigt ist, umfasst die sechste Phase 612 des Fertigungsprozesses 600 auch ein Bilden und/oder Positionieren des ersten Drain-Kontakts 548 von 5 gegen den und/oder auf dem ersten n-Typ-dotierten Drain 516 von 5, derart, dass sich der erste Drain-Kontakt 548 durch die dritte Neuwachsschicht 544 und die zweite Neuwachsschicht 534 von 5 erstreckt, um den ersten n-Typ-dotierten Drain 516 zu kontaktieren. Zum Beispiel kann der erste Drain-Kontakt 548 von 5 den ersten n-Typ-dotierten Drain 516 von 5 kontaktieren und/oder kann gegen diesen und/oder auf diesem positioniert sein, als ein Resultat davon, dass der erste Drain-Kontakt 548 gegen, auf und/oder über den ersten n-Typ-dotierten Drain 516 in Verbindung mit der sechsten Phase 612 von 6F abgeschieden, gewachsen und/oder anderweitig gebildet wurde.
  • Wie bei dem dargestellten Beispiel von 6F ferner gezeigt ist, umfasst die sechste Phase 612 des Fertigungsprozesses 600 auch ein Bilden und/oder Positionieren des ersten LED-Anoden-Kontakts 550 von 5 gegen die und/oder auf der ersten LED-Struktur 526 (z.B. der ersten p-Typ-dotierten Gruppe III-V-Abdeckung 532 der ersten LED-Struktur 526) von 5, so dass sich der erste LED-Anodenkontakt 550 durch die dritte Neuwachsschicht 544 von 5 erstreckt, um die erste LED-Struktur 526 zu kontaktieren. Zum Beispiel kann der erste LED-Anodenkontakt 550 von 5 die erste LED-Struktur 526 von 5 kontaktieren und/oder kann gegen diese und/oder auf dieser positioniert sein, als ein Resultat davon, dass der erste LED-Anodenkontakt 550 gegen, auf und/oder über die erste LED-Struktur 526 in Verbindung mit der sechsten Phase 612 von 6F abgeschieden, gewachsen und/oder anderweitig gebildet wurde.
  • Wie ferner bei dem dargestellten Beispiel von 6F gezeigt ist, umfasst die sechste Phase 612 des Fertigungsprozesses 600 auch ein Bilden und/oder Positionieren des zweiten Source-Kontakts 552 von 5 gegen die und/oder auf der zweiten n-Typ-dotierten Source 518 von 5, derart, dass sich der zweite Source-Kontakt 552 durch die dritte Neuwachsschicht 544 und die zweite Neuwachsschicht 534 von 5 erstreckt, um die zweite n-Typ-dotierte Source 518 zu kontaktieren. Zum Beispiel kann der zweite Source-Kontakt 552 von 5 die zweite n-Typ-dotierte Source 518 von 5 kontaktieren und/oder kann gegen diese und/oder auf dieser positioniert sein, als ein Resultat davon, dass der zweite Source-Kontakt 552 gegen, auf und/oder über die zweite n-Typ-dotierte Source 518 in Verbindung mit der sechsten Phase 612 von 6F abgeschieden, gewachsen und/oder anderweitig gebildet wurde.
  • Wie ferner bei dem dargestellten Beispiel von 6F gezeigt ist, umfasst die sechste Phase 612 des Fertigungsprozesses 600 auch ein Bilden und/oder Positionieren des zweiten Drain-Kontakts 554 von 5 gegen den und/oder auf dem zweiten n-Typ-dotierten Drain 520 von 5, derart, dass sich der zweite Drain-Kontakt 554 durch die dritte Neuwachsschicht 544 und die zweite Neuwachsschicht 534 von 5 erstreckt, um den zweiten n-Typ-dotierten Drain 520 zu kontaktieren. Zum Beispiel kann der zweite Drain-Kontakt 554 von 5 den zweiten n-Typ-dotierten Drain 520 von 5 kontaktieren und/oder kann gegen diesen und/oder auf diesem positioniert sein, als ein Resultat davon, dass der zweite Drain-Kontakt 554 gegen, auf und/oder über den zweiten n-Typ-dotierten Drain 520 in Verbindung mit der sechsten Phase 612 von 6F abgeschieden, gewachsen und/oder anderweitig gebildet wurde.
  • Wie bei dem dargestellten Beispiel von 6F ferner gezeigt ist, umfasst die sechste Phase 612 des Fertigungsprozesses 600 auch ein Bilden und/oder Positionieren des zweiten LED-Anodenkontakts 556 von 5 gegen die und/oder auf der zweiten LED-Struktur 536 (z.B. die zweite p-Typ-dotierte Gruppe-III-V-Abdeckung 542 der zweiten LED-Struktur 536) von 5. Zum Beispiel kann der zweite LED-Anodenkontakt 556 von 5 die zweite LED-Struktur 536 von 5 kontaktieren und/oder kann gegen diese und/oder auf dieser positioniert sein, als ein Resultat davon, dass der zweite LED-Anodenkontakt 556 gegen, auf und/oder über die zweite LED-Struktur 536 in Verbindung mit der sechsten Phase 612 von 6F abgeschieden, gewachsen und/oder anderweitig gebildet wurde.
  • Wie ferner bei dem dargestellten Beispiel von 6F gezeigt ist, umfasst die sechste Phase 612 des Fertigungsprozesses 600 auch ein Bilden und/oder Positionieren der ILD-Schicht 558 von 5 gegen die und/oder auf der zweiten LED-Struktur 536 (z.B. der zweiten p-Typ-dotierten Gruppe-III-V-Abdeckung 542 der zweiten LED-Struktur 536), der dritten Neuwachsschicht 544, dem ersten Source-Kontakt 546, dem ersten Drain-Kontakt 548, dem ersten LED-Anodenkontakt 550, dem zweiten Source-Kontakt 552, dem zweiten Drain-Kontakt 554 und dem zweiten LED-Anodenkontakt 556 von 5. Zum Beispiel kann die ILD-Schicht 558 von 5 die zweite LED-Struktur 536, die dritte Neuwachsschicht 544, den ersten Source-Kontakt 546, den ersten Drain-Kontakt 548, den ersten LED-Anodenkontakt 550, den zweiten Source-Kontakt 552, den zweiten Drain-Kontakt 554 und den zweiten LED-Anodenkontakt 556 von 5 kontaktieren und/oder kann gegen diese und/oder auf diesen positioniert sein, als ein Resultat davon, dass die ILD-Schicht 558 gegen, auf und/oder über die zweite LED-Struktur 536, die dritte Neuwachsschicht 544, den ersten Source-Kontakt 546, den ersten Drain-Kontakt 548, den ersten LED-Anodenkontakt 550, den zweiten Source-Kontakt 552, den zweiten Drain-Kontakt 554 und den zweiten LED-Anodenkontakt 556 in Verbindung mit der sechsten Phase 612 von 6F abgeschieden, gewachsen und/oder anderweitig gebildet wurde.
  • 7A und 7B sind ein Flussdiagramm, das ein beispielhaftes Verfahren 700 zum Fertigen des zweiten beispielhaften Substrat-gegateten Gruppe-III-V-Transistors 500 von 5 und 6A-6F repräsentiert. Das beispielhafte Verfahren 700 von 7A und 7B umfasst ein Bilden und/oder Positionieren des ersten Gates 504 und des zweiten Gates 506 von 5 gegen das und/oder auf dem Substrat 502 von 5 (Block 702). Zum Beispiel können das erste Gate 504 und das zweite Gate 506 von 5 das Substrat 502 von 5 kontaktieren und/oder können gegen dieses und/oder auf diesem positioniert sein, als ein Resultat davon, dass das erste Gate 504 und das zweite Gate 506 gegen, auf und/oder über das Substrat 502 abgeschieden, gewachsen und/oder anderweitig gebildet wurden, wie vorangehend in Verbindung mit der ersten Phase 602 von 6A beschrieben wurde.
  • Das beispielhafte Verfahren 700 von 7A und 7B umfasst auch ein Bilden und/oder Positionieren der Gruppe-III-V-Schicht 508 von 5 gegen das und/oder auf dem Substrat 502, dem ersten Gate 504 und dem zweiten Gate 506 von 5 (Block 704). Zum Beispiel kann die Gruppe-III-V-Schicht 508 von 5 das Substrat 502, das erste Gate 504 und das zweite Gate 506 von 5 kontaktieren und/oder kann gegen diese und/oder auf diesen positioniert sein, als ein Resultat davon, dass die Gruppe-III-V-Schicht 508 gegen, auf und/oder über das Substrat 502, das erste Gate 504 und das zweite Gate 506 abgeschieden, gewachsen und/oder anderweitig gebildet wurde, wie vorangehend in Verbindung mit der zweiten Phase 604 von 6B beschrieben wurde.
  • Das beispielhafte Verfahren 700 von 7A und 7B umfasst auch ein Bilden und/oder Positionieren der Polarisationsschicht 510 von 5 gegen die und/oder auf der Gruppe-III-V-Schicht 508 von 5, um das 2DEG 512 von 5 zu erzeugen (Block 706). Zum Beispiel kann die Polarisationschicht 510 von 5 die Gruppe-III-V-Schicht 508 von 5 kontaktieren und/oder kann gegen diese und/oder auf dieser positioniert sein, als ein Resultat davon, dass die Polarisationschicht 510 gegen, auf und/oder über die Gruppe-III-V-Schicht 508 abgeschieden, gewachsen und/oder anderweitig gebildet wurde, wie vorangehend in Verbindung mit der zweiten Phase 604 von 6B beschrieben wurde.
  • Das beispielhafte Verfahren 700 von 7A und 7B umfasst auch ein Bilden und/oder Positionieren der ersten n-Typ-dotierten Source 514, des ersten n-Typ-dotierten Drains 516, der zweiten n-Typ-dotierten Source 518 und des zweiten n-Typ-dotierten Drains 520 von 5 gegen die und/oder auf der Gruppe-III-V-Schicht 508 von 5, derart, dass die erste n-Typ-dotierte Source 514, der erste n-Typ-dotierte Drain 516, die zweite n-Typ-dotierte Source 518 und der zweite n-Typ-dotierte Drain 520 das 2DEG 512 von 5 kontaktieren (Block 708). Zum Beispiel können die erste n-Typ-dotierte Source 514, der erste n-Typ dotierte Drain 516, die zweite n-Typ-dotierte Source 518 und der zweite n-Typ-dotierte Drain 520 von 2 das 2DEG 512 der Gruppe-III-V-Schicht 508 von 5 kontaktieren und/oder können gegen dieses und/oder auf diesem positioniert sein, als ein Resultat davon, dass die erste n-Typ-dotierte Source 514, der erste n-Typ-dotierte Drain 516, die zweite n-Typ-dotierte Source 518 und der zweite n-Typ-dotierte Drain 520 gegen, auf und/oder über die Gruppe-III-V-Schicht 508 abgeschieden, gewachsen und/oder anderweitig gebildet wurden, wie vorangehend in Verbindung mit der dritten Phase 606 von 6C beschrieben wurde.
  • Das beispielhafte Verfahren 700 von 7A und 7B umfasst auch ein Bilden und/oder Positionieren der Isolationsstruktur 522 von 5 gegen die und/oder auf der Gruppe-III-V-Schicht 508 von 5, so dass die Isolationsstruktur 522 das 2DEG 512 von 5 blockt (Block 710). Zum Beispiel kann die Isolationsstruktur 522 von 5 die Gruppe-III-V-Schicht 508 von 5 kontaktieren und/oder kann gegen diese und/oder auf dieser positioniert sein, um das 2DEG 512 von 5 zu blocken, als ein Resultat davon, dass die Isolationsstruktur 522 in Verbindung mit der dritten Phase 606 von 6C gegen, auf und/oder über die Gruppe-III-V-Schicht 508 abgeschieden, gewachsen und/oder anderweitig gebildet wurde.
  • Das beispielhafte Verfahren 700 von 7A und 7B umfasst auch ein Bilden und/oder Positionieren der ersten Neuwachsschicht 524 von 5 gegen die und/oder auf der Polarisationsschicht 510, der ersten n-Typ-dotierten Source 514, dem ersten n-Typ-dotierten Drain 516, der zweiten n-Typ-dotierten Source 518, dem zweiten n-Typ-dotierten Drain 520 und der Isolationsstruktur 522 von 5 (Block 712). Zum Beispiel kann die erste Neuwachsschicht 524 von 5 die Polarisationsschicht 510, die erste n-Typ-dotierte Source 514, den ersten n-Typ-dotierten Drain 516, die zweite n-Typ-dotierte Source 518, den zweiten n-Typ-dotierten Drain 520 und die Isolationsstruktur 522 von 5 kontaktieren und/oder kann gegen diese und/oder auf diesen positioniert sein, als ein Resultat davon, dass die erste Neuwachsschicht 524 gegen, auf und/oder über die Polarisationsschicht 510, die erste n-Typ-dotierte Source 514, den ersten n-Typ-dotierten Drain 516, die zweite n-Typ-dotierte Source 518, den zweiten n-Typ-dotierten Drain 520 und die Isolationsstruktur 522 abgeschieden, gewachsen und/oder anderweitig gebildet wurde, wie vorangehend in Verbindung mit der dritten Phase 606 von 6C beschrieben wurde.
  • Das beispielhafte Verfahren 700 von 7A und 7B umfasst auch ein Bilden und/oder Positionieren der ersten LED-Struktur 526 von 5 gegen die und/oder auf der Polarisationsschicht 510 von 5 (Block 714). Zum Beispiel kann die erste LED-Struktur 526 von 5 die Polarisationsschicht 510 von 5 kontaktieren und/oder kann gegen diese und/oder auf dieser positioniert sein, als ein Resultat davon, dass die erste LED-Struktur 526 in Verbindung mit der vierten Phase 608 von 6D gegen, auf und/oder über die Polarisationsschicht 510 abgeschieden, gewachsen und/oder anderweitig gebildet wurde.
  • Das beispielhafte Verfahren von 7A und 7B umfasst auch ein Bilden und/oder Positionieren der zweiten Neuwachsschicht 534 von 5 gegen die und/oder auf der ersten n-Typ-dotierten Source 514, dem ersten n-Typ-dotierten Drain 516, der zweiten n-Typ-dotierten Source 518, dem zweiten n-Typ-dotierten Drain 520, der ersten Neuwachsschicht 524 und der ersten LED-Struktur 526 (z.B. dem ersten Quantentopf 530 und/oder der ersten p-Typ-dotierten Gruppe-III-V-Abdeckung 532 der ersten LED-Struktur 526) von 5 (Block 716). Zum Beispiel kann die zweite Neuwachsschicht 534 von 5 die erste n-Typ-dotierte Source 514, den ersten n-Typ-dotierten Drain 516, die zweite n-Typ-dotierte Source 518, den zweiten n-Typ-dotierten Drain 520, die erste Neuwachsschicht 524 und die erste LED-Struktur 526 von 5 kontaktieren und/oder kann gegen diese und/oder auf diesen positioniert sein, als ein Resultat davon, dass die zweite Neuwachsschicht 534 gegen, auf und/oder über die erste n-Typ-dotierte Source 514, den ersten n-Typ-dotierten Drain 516, die zweite n-Typ-dotierte Source 518, den zweiten n-Typ-dotierten Drain 520, die erste Neuwachsschicht 524 und die erste LED-Struktur 526 abgeschieden, gewachsen und/oder anderweitig gebildet wurde, wie vorangehend in Verbindung mit der vierten Phase 608 von 6D beschrieben wurde.
  • Das beispielhafte Verfahren 700 von 7A und 7B umfasst auch ein Bilden und/oder Positionieren der zweiten LED-Struktur 536 von 5 gegen die und/oder auf der Polarisationsschicht 510 von 5 (Block 718). Zum Beispiel kann die zweite LED-Struktur 536 von 5 die Polarisationsschicht 510 von 5 kontaktieren und/oder kann gegen diese und/oder auf dieser positioniert sein, als ein Resultat davon, dass die zweite LED-Struktur 536 in Verbindung mit der fünften Phase 610 von 6E gegen, auf und/oder über die Polarisationsschicht 510 abgeschieden, gewachsen und/oder anderweitig gebildet wurde.
  • Das beispielhafte Verfahren 700 von 7A und 7B umfasst auch ein Bilden und/oder Positionieren der dritten Neuwachsschicht 544 von 5 gegen die und/oder auf der ersten LED-Struktur 526 (z.B., der ersten p-Typ-dotierten Gruppe-III-V-Abdeckung 532 der ersten LED-Struktur 526) und der zweiten Neuwachsschicht 534 von 5 (Block 720). Zum Beispiel kann die dritte Neuwachsschicht 544 von 5 die erste LED-Struktur 526 und die zweite Neuwachsschicht 534 von 5 kontaktieren und/oder kann gegen diese und/oder auf diesen positioniert sein, als ein Resultat davon, dass die dritte Neuwachsschicht 544 gegen, auf und/oder über die erste LED-Struktur 526 und die zweite Neuwachsschicht 534 abgeschieden, gewachsen und/oder anderweitig gebildet wurde, wie vorangehend in Verbindung mit der fünften Phase 610 von 6E beschrieben wurde.
  • Das beispielhafte Verfahren 700 von 7A und 7B umfasst auch ein Bilden und/oder Positionieren des ersten Source-Kontakts 546 von 5 gegen die und/oder auf der ersten n-Typ-dotierten Source 514 von 5 (Block 722). Zum Beispiel kann der erste Source-Kontakt 546 von 5 die erste n-Typ-dotierte Source 514 von 5 kontaktieren und/oder kann gegen diese und/oder auf dieser positioniert sein, als ein Resultat davon, dass der erste Source-Kontakt 546 gegen, auf und/oder über die erste n-Typ-dotierte Source 514 abgeschieden, gewachsen und/oder anderweitig gebildet wurde, wie vorangehend in Verbindung mit der sechsten Phase 612 von 6F beschrieben wurde.
  • Das beispielhafte Verfahren 700 von 7A und 7B umfasst auch ein Bilden und/oder Positionieren des ersten Drain-Kontakts 548 von 5 gegen den und/oder auf den ersten n-Typ-dotierten Drain 516 von 5 (Block 724). Zum Beispiel kann der erste Drain-Kontakt 548 von 5 den ersten n-Typ-dotierten Drain 516 von 5 kontaktieren und/oder kann gegen diesen und/oder auf diesem positioniert sein, als ein Resultat davon, dass der erste Drain-Kontakt 548 gegen, auf und/oder über den ersten n-Typ-dotierten Drain 516 abgeschieden, gewachsen und/oder anderweitig gebildet wurde, wie vorangehend in Verbindung mit der sechsten Phase 612 von 6F beschrieben wurde.
  • Das beispielhafte Verfahren 700 von 7A und 7B umfasst auch ein Bilden und/oder Positionieren des ersten LED-Anodenkontakts 550 von 5 gegen die und/oder auf der ersten LED-Struktur 526 (z.B., der ersten p-Typ-dotierten Gruppe-III-V-Abdeckung 532 der ersten LED-Struktur 526) von 5 (Block 726). Zum Beispiel kann der erste LED-Anodenkontakt 550 von 5 die erste LED-Struktur 526 von 5 kontaktieren und/oder kann gegen diese und/oder auf dieser positioniert sein, als ein Resultat davon, dass der erste LED-Anodenkontakt 550 gegen, auf und/oder über die erste LED-Struktur 526 abgeschieden, gewachsen und/oder anderweitig gebildet wurde, wie vorangehend in Verbindung mit der sechsten Phase 612 von 6F beschrieben wurde.
  • Das beispielhafte Verfahren 700 von 7A und 7B umfasst auch ein Bilden und/oder Positionieren des zweiten Source-Kontakts 552 von 5 gegen die und/oder auf der zweiten n-Typ-dotierten Source 518 von 5 (Block 728). Zum Beispiel kann der zweite Source-Kontakt 552 von 5 die zweite n-Typ-dotierte Source 518 von 5 kontaktieren und/oder kann gegen diese und/oder auf dieser positioniert sein, als ein Resultat davon, dass der zweite Source-Kontakt 552 gegen, auf und/oder über die zweite n-Typ-dotierte Source 518 abgeschieden, gewachsen und/oder anderweitig gebildet wurde, wie vorangehend in Verbindung mit der sechsten Phase 612 von 6F beschrieben wurde.
  • Das beispielhafte Verfahren 700 von 7A und 7B umfasst auch ein Bilden und/oder Positionieren des zweiten Drain-Kontakts 554 von 5 gegen den und/oder auf dem zweiten n-Typ-dotierten Drain 520 von 5 (Block 730). Zum Beispiel kann der zweite Drain-Kontakt 554 von 5 den zweiten n-Typ-dotierten Drain 520 von 5 kontaktieren und/oder kann gegen diesen und/oder auf diesem positioniert sein, als ein Resultat davon, dass der zweite Drain-Kontakt 554 gegen, auf und/oder über den zweiten n-Typ-dotierten Drain 520 abgeschieden, gewachsen und/oder anderweitig gebildet wurde, wie vorangehend in Verbindung mit der sechsten Phase 612 von 6F beschrieben wurde.
  • Das beispielhafte Verfahren 700 von 7A und 7B umfasst auch ein Bilden und/oder Positionieren des zweiten LED-Anodenkontakts 556 von 5 gegen die und/oder auf der zweiten LED-Struktur 536 (z.B., der zweiten p-Typ-dotierten Gruppe-III-V-Abdeckung 542 der zweiten LED-Struktur 536) von 5 (Block 732). Zum Beispiel kann der zweite LED-Anodenkontakt 556 von 5 die zweite LED-Struktur 536 von 5 kontaktieren und/oder kann gegen diese und/oder auf dieser positioniert sein, als ein Resultat davon, dass der zweite LED-Anodenkontakt 556 gegen, auf und/oder über die zweite LED-Struktur 536 abgeschieden, gewachsen und/oder anderweitig gebildet wurde, wie vorangehend in Verbindung mit der sechsten Phase 612 von 6F beschrieben wurde.
  • Das beispielhafte Verfahren 700 von 7A und 7B umfasst auch ein Bilden und/oder Positionieren der ILD-Schicht 558 von 5 gegen die und/oder auf der zweiten LED-Struktur 536 (z.B. der zweiten p-Typ-dotierten Gruppe-III-V-Abdeckung 542 der zweiten LED-Struktur 536), der dritten Neuwachsschicht 544, dem ersten Source-Kontakt 546, dem ersten Drain-Kontakt 548, dem ersten LED-Anodenkontakt 550, dem zweiten Source-Kontakt 552, dem zweiten Drain-Kontakt 554 und dem zweiten LED-Anodenkontakt 556 von 5 (Block 734). Zum Beispiel kann die ILD-Schicht 558 von 5 die zweite LED-Struktur 536, die dritte Neuwachsschicht 544, den ersten Source-Kontakt 546, den ersten Drain-Kontakt 548, den ersten LED-Anodenkontakt 550, den zweiten Source-Kontakt 552, den zweiten Drain-Kontakt 554 und den zweiten LED-Anodenkontakt 556 von 5 kontaktieren und/oder kann gegen diese und/oder auf diesen positioniert sein, als ein Resultat davon, dass die ILD-Schicht 558 gegen, auf und/oder über die zweite LED-Struktur 536, die dritte Neuwachsschicht 544, den ersten Source-Kontakt 546, den ersten Drain-Kontakt 548, den ersten LED-Anodenkontakt 550, den zweiten Source-Kontakt 552, den zweiten Drain-Kontakt 554 und den zweiten LED-Anodenkontakt 556 abgeschieden, gewachsen und/oder anderweitig gebildet wurde, wie vorangehend in Verbindung mit der sechsten Phase 612 von 6F beschrieben wurde. Nachfolgend auf Block 734 endet das beispielhafte Verfahren 700 von 7A und 7B.
  • Die beispielhaften Substrat-gegateten Gruppe-III-V-Transistoren, die hierin offenbart sind, können in irgendeiner geeigneten elektronischen Komponente umfasst sein. 8-12 stellen verschiedene Beispiele von Vorrichtungen dar, die irgendwelche der beispielhaften Substrat-gegateten Gruppe-III-V-Transistoren umfassen können, die hierin offenbart sind (z.B. einen oder mehrere des ersten beispielhaften Substrat-gegateten Gruppe-III-V-Transistors 200 von 2 und/oder einen oder mehrere des zweiten beispielhaften Substrat-gegateten Gruppe-III-V-Transistors 500 von 5).
  • 8 ist eine Draufsicht eines beispielhaften Wafers 800 und eines beispielhaften Dies 802, die einen oder mehrere beispielhafte Substrat-gegatete Gruppe-III-V-Transistoren (z.B. einen oder mehrere des ersten beispielhaften Substrat-gegateten Gruppe-III-V-Transistors 200 von 2 und/oder einen oder mehrere des zweiten beispielhaften Substrat-gegateten Gruppe-III-V-Transistors 500 von 5) umfassen können, die gemäß den Lehren dieser Offenbarung konstruiert wurden, oder in einem IC-Package umfasst sein können, dessen Substrat einen oder mehrere Substrat-gegatete Gruppe-III-V-Transistoren (z.B. wie nachfolgend Bezug nehmend auf 10 erörtert wird) umfasst, gemäß irgendwelchen der hierin offenbarten Beispiele. Der Wafer 800 kann aus einem Halbleitermaterial zusammengesetzt sein und kann einen oder mehrere Dies 802, die IC-Strukturen aufweisen, die auf einer Oberfläche des Wafers 800 gebildet sind, umfassen. Jeder der Dies 802 kann eine sich wiederholende Einheit eines Halbleiterprodukts sein, das irgendeine geeignete IC umfasst. Nachdem die Herstellung des Halbleiter-Produkts abgeschlossen ist, kann der Wafer 800 einem Vereinzelungsprozess unterzogen werden, bei dem die Dies 802 voneinander getrennt werden, um einzelne „Chips“ des Halbleiterprodukts bereitzustellen. Der Die 802 kann einen oder mehrere beispielhafte Substrat-gegatete Gruppe-III-V Transistoren (z.B. wie nachfolgend Bezug nehmend auf 9 erörtert wird), einen oder mehrere Transistoren (z.B. einige der Transistoren 940 aus 9, wie nachfolgend erörtert) und/oder eine unterstützende Schaltungsanordnung, um elektrische Signale zu den Transistoren zu routen, sowie irgendwelche andere IC-Komponenten, umfassen. Bei einigen Beispielen kann der Wafer 800 oder der Die 802 ein Speicherbauelement (z.B. ein Direktzugriffsspeicher (RAM; Random Access Memory) -Bauelement, wie beispielsweise ein statisches RAM (SRAM) -Bauelement, ein magnetisches RAM (MRAM) - Bauelement, ein resistives RAM (RRAM) -Bauelement, ein leitfähiges überbrückendes RAM (CBRAM; conductive-bridging RAM) -Bauelement etc.), ein logisches Bauelement (z.B. ein UND-, ODER-, NAND- oder NOR-Gatter) oder irgendein anderes geeignete Schaltungselement umfassen. Mehrere dieser Bauelemente können auf einem einzelnen Die 802 kombiniert sein. Zum Beispiel kann ein Speicherarray, das durch mehrere Speicherbauelemente gebildet ist, auf einem selben Die 802 wie ein Verarbeitungsbauelement (z. B. das Verarbeitungsbauelement 1202 von 12) oder eine andere Logik, die ausgebildet ist, Information in den Speicherbauelementen zu speichern oder Anweisungen auszuführen, die in dem Speicherarray gespeichert sind, gebildet sein.
  • 9 ist eine Querschnittsseitenansicht eines IC-Bauelements 900, das einen oder mehrere beispielhafte Substrat-gegatete Gruppe-III-V-Transistoren (z.B. einen oder mehrere des ersten beispielhaften Substrat-gegateten Gruppe-III-V-Transistors 200 von 2 und/oder einen oder mehrere des zweiten beispielhaften Substrat-gegateten Gruppe-III-V-Transistors 500 von 5) umfassen kann, die gemäß den Lehren dieser Offenbarung konstruiert wurden, oder in einem IC-Package umfasst sein können, dessen Substrat einen oder mehrere Substrat-gegatete Gruppe-III-V-Transistoren (z.B. wie nachfolgend Bezug nehmend auf 10 erörtert wird) umfasst, gemäß irgendwelchen der hierin offenbarten Beispiele. Genauer gesagt kann eines oder können mehrere der IC-Bauelemente 900 in einem oder mehreren Dies 802 (8) umfasst sein. Das IC-Bauelement 900 kann auf einem Substrat 902 (z. B. dem Wafer 800 von 8) gebildet sein und kann in einem Die umfasst sein (z. B. dem Die 802 von 8). Das Substrat 902 kann ein Halbleitersubstrat sein, zusammengesetzt aus Halbleitermaterialsystemen, umfassend zum Beispiel n-Typ- oder p-Typ-Materialsysteme (oder eine Kombination aus beiden). Das Substrat 902 kann zum Beispiel ein kristallines Substrat umfassen, gebildet unter Verwendung eines Bulk-Siliziums oder einer Silizium-auf-Isolator- (SOI; silicon-on-insulator) -Teilstruktur. Bei einigen Beispielen kann das Substrat 902 unter Verwendung alternativer Materialien gebildet sein, die mit Silizium kombiniert sein können oder nicht, die Germanium, Indiumantimonid, Bleitellurid, Indiumarsenid, Indiumphosphid, Galliumarsenid oder Galliumantimonid umfassen, aber nicht darauf beschränkt sind. Weitere Materialien, klassifiziert als Gruppe II-VI, III-V, oder IV können auch verwendet werden, um das Substrat 902 zu bilden. Obwohl einige Beispiele von Materialien, aus denen das Substrat 902 gebildet sein kann, hier beschrieben sind, kann jegliches Material, das als eine Grundlage für ein IC-Bauelement 900 dienen kann, verwendet werden. Das Substrat 902 kann Teil eines vereinzelten Dies (z.B. der Dies 802 von 8) oder eines Wafers (z.B. des Wafers 800 von 8) sein.
  • Das IC-Bauelement 900 kann eine oder mehrere Bauelementschichten 904 umfassen, die auf dem Substrat 902 angeordnet sind. Die Bauelementschicht 904 kann Merkmale von einem oder mehreren Transistoren 940 (z.B. Metalloxid-Halbleiter-Feldeffekttransistoren (MOSFETs; Metal-Oxide-Semiconductor Field Effect Transistors)) umfassen, die auf dem Substrat 902 gebildet sind. Die Bauelementschicht 904 kann zum Beispiel eine oder mehrere Source- und/oder Drain- (S/D) Regionen 920, ein Gate 922 zum Steuern des Stromflusses in den Transistoren 940 zwischen den S/D-Regionen 920 und einen oder mehrere S/D-Kontakte 924 zum Routen elektrischer Signale zu/von den S/D-Regionen 920 umfassen. Die Transistoren 940 können zusätzliche Merkmale umfassen, die der Klarheit halber nicht gezeigt sind, wie beispielsweise Bauelement-Isolationsregionen, Gate-Kontakte und ähnliches. Die Transistoren 940 sind nicht auf den Typ und die Konfiguration beschränkt, die in 9 gezeigt sind, und können eine breite Vielzahl von anderen Typen und Konfigurationen umfassen, wie beispielsweise planare Transistoren, nicht-planare Transistoren oder eine Kombination aus beiden. Nicht planare Transistoren können FinFET-Transistoren aufweisen, wie etwa Doppel-Gate-Transistoren oder Tri-Gate-Transistoren sowie Umhüllungs- (Wrap-Around-) oder Rundum- (All-Round-) Gate-Transistoren, wie beispielsweise Nanoband- und Nanodraht-Transistoren.
  • Jeder Transistor 940 kann ein Gate 922 umfassen, gebildet aus zumindest zwei Schichten, einem Gate-Dielektrikum und einer Gate-Elektrode. Das Gate-Dielektrikum kann eine Schicht oder einen Stapel aus Schichten umfassen. Die eine oder die mehreren Schichten können Siliziumoxid, Siliziumdioxid, Siliziumkarbid und/oder ein High-k-Dielektrikum umfassen. Das High-k-Dielektrikum kann Elemente umfassen, wie beispielsweise Hafnium, Silizium, Sauerstoff, Titan, Tantal, Lanthan, Aluminium, Zirkonium, Barium, Strontium, Yttrium, Blei, Scandium, Niobium und Zink. Beispiele von High-k-Materialien, die in dem Gate-Dielektrikum verwendet werden können umfassen, sind aber nicht beschränkt auf Hafniumoxid, Hafniumsiliziumoxid, Lanthanoxid, Lanthanaluminiumoxid, Zirkoniumoxid, Zirkoniumsiliziumoxid, Tantaloxid, Titanoxid, Barium-Strontium-Titanoxid, Bariumtitanoxid, Strontiumtitanoxid, Yttriumoxid, Aluminiumoxid, Blei-Scandium-Tantal-Oxid und Blei-Zink-Niobat. Bei einigen Beispielen kann ein Temperprozess an dem Gate-Dielektrikum ausgeführt werden, um dessen Qualität zu verbessern, wenn ein High-k-Material verwendet wird.
  • Die Gate-Elektrode kann auf dem Gate-Dielektrikum gebildet sein und kann zumindest ein P-Typ-Arbeitsfunktions-Metall oder N-Typ-Arbeitsfunktions-Metall umfassen, abhängig davon, ob der Transistor 940 ein P-Typ-Metalloxid-Halbleiter-(PMOS-) oder N-Typ-Metalloxid-Halbleiter-(NMOS-) Transistor sein soll. Bei einigen Implementierungen kann die Gate-Elektrode aus einem Stapel aus zwei oder mehr Metallschichten bestehen, wobei eine oder mehrere Metallschichten Arbeitsfunktions-Metallschichten sind und zumindest eine Metallschicht eine Füll-Metallschicht ist. Weitere Metallschichten können zu anderen Zwecken umfasst sein, wie beispielsweise eine Barriereschicht. Für einen PMOS-Transistor umfassen Metalle, die für die Gate-Elektrode verwendet werden können, Ruthenium, Palladium, Platin, Kobalt, Nickel und leitfähige Metall-Oxide (z.B. Rutheniumoxid), und irgendwelche der nachfolgend unter Bezugnahme auf einen NMOS-Transistor erörterten Metalle (z.B. zur Arbeitsfunktions-Abstimmung), sind aber nicht darauf beschränkt. Für einen NMOS-Transistor umfassen Metalle, die für die Gate-Elektrode verwendet werden können, Hafnium, Zirkonium, Titan, Tantal, Aluminium, Legierungen dieser Metalle und Carbide dieser Metalle (z. B. Hafniumcarbid, Zirkoniumcarbid, Titancarbid, Tantalcarbid und Aluminiumcarbid), und irgendwelche der vorangehend unter Bezugnahme auf einen PMOS-Transistor erörterten Metalle (z.B. zur Arbeitsfunktions-Abstimmung), sind aber nicht darauf beschränkt.
  • Bei einigen Beispielen, wenn sie als ein Querschnitt des Transistors 940 entlang der Source-Kanal-Drain-Richtung betrachtet wird, kann die Gate-Elektrode aus einer U-förmigen Struktur bestehen, die einen Bodenabschnitt im Wesentlichen parallel zu der Oberfläche des Substrats und zwei Seitenwandabschnitte umfasst, die im Wesentlichen senkrecht zu der oberen Oberfläche des Substrats sind. Bei anderen Beispielen kann zumindest eine der Metallschichten, die die Gate-Elektrode bilden, einfach eine planare Schicht sein, die im Wesentlichen parallel zu der oberen Oberfläche des Substrats ist und keine Seitenwandabschnitte im Wesentlichen senkrecht zu der oberen Oberfläche des Substrats umfasst. Bei anderen Beispielen kann die Gate-Elektrode aus einer Kombination aus U-förmigen Strukturen und planaren, nicht U-förmigen Strukturen bestehen. Zum Beispiel kann die Gate-Elektrode aus einer oder mehreren U-förmigen Metallschichten bestehen, die oben auf einer oder mehreren planaren, nicht U-förmigen Schichten gebildet sind.
  • Bei einigen Beispielen kann ein Paar aus Seitenwand-Abstandhaltern auf gegenüberliegenden Seiten des Gate-Stapels gebildet sein, um den Gate-Stapel zu umklammern. Die Seitenwand-Abstandhalter können aus Materialien wie beispielsweise Siliziumnitrid, Siliziumoxid, Siliziumcarbid, Siliziumnitrid dotiert mit Kohlenstoff und Silizium-Oxynitrid gebildet sein. Prozesse zum Bilden von Seitenwand-Abstandhaltern sind im Stand der Technik wohlbekannt und umfassen im Allgemeinen Abscheidungs- und Ätz-Prozessschritte. Bei einigen Beispielen kann eine Mehrzahl von Abstandhalterpaaren verwendet werden. Zum Beispiel können zwei Paare, drei Paare oder vier Paare von Seitenwand-Abstandhaltern auf gegenüberliegenden Seiten des Gate-Stapels gebildet sein.
  • Die S/D-Regionen 920 können innerhalb des Substrats 902 benachbart zu dem Gate 922 jedes Transistors 940 gebildet sein. Die S/D-Regionen 920 können unter Verwendung eines Implantations-/Diffusions-Prozesses oder eines Ätz-/Abscheidungs-Prozesses gebildet werden, zum Beispiel. Bei dem ersteren Prozess können Dotierstoffe wie beispielsweise Bor, Aluminium, Antimon, Phosphor oder Arsen in das Substrat 902 Ionen-implantiert werden, um die S/D-Regionen 920 zu bilden. Ein Temperprozess, der die Dotierstoffe aktiviert und sie dazu veranlasst, weiter in das Substrat 902 zu diffundieren, kann dem Ionen-Implantationsprozess folgen. Bei dem späteren Prozess kann das Substrat 902 zuerst geätzt werden, um Aussparungen an den Orten der S/D-Regionen 920 zu bilden. Ein epitaxialer Abscheidungsprozess kann dann ausgeführt werden, um die Aussparungen mit Material zu füllen, das verwendet wird, um die S/D-Regionen 920 herzustellen. Bei einigen Implementierungen können die S/D-Regionen 920 unter Verwendung einer Siliziumlegierung hergestellt werden, wie beispielsweise Silizium-Germanium oder Siliziumcarbid. Bei einigen Beispielen kann die epitaxial abgeschiedene Siliziumlegierung in situ mit Dotierstoffen dotiert werden, wie beispielsweise Bor, Arsen oder Phosphor. Bei einigen Beispielen können die S/D-Regionen 920 unter Verwendung von einem oder mehreren alternativen Halbleitermaterialien gebildet werden, wie beispielsweise Germanium oder einem/einer Gruppe-III-V-Material oder -Legierung. Bei weiteren Beispielen können eine oder mehrere Schichten aus Metall und/oder Metall-Legierungen verwendet werden, um die S/D-Regionen 920 zu bilden.
  • Bei einigen Beispielen kann die Bauelementschicht 904 einen oder mehrere beispielhafte Substrat-gegatete Gruppe-III-V-Transistoren (z.B. einen oder mehrere des ersten beispielhaften Substrat-gegateten Gruppe-III-V-Transistors 200 von 2 und/oder einen oder mehrere des zweiten beispielhaften Substrat-gegateten Gruppe-III-V-Transistors 500 von 5) umfassen, zusätzlich zu dem oder anstatt des Transistors 940. Irgendeine Anzahl und Struktur von Substrat-gegateten Gruppe-III-V-Transistoren kann in einer Bauelementschicht 904 umfasst sein. Ein Substrat-gegateter Gruppe-III-V-Transistor, der in einer Bauelementschicht 904 umfasst ist, kann als ein „Front End“-Bauelement bezeichnet werden. Bei einigen Beispielen umfasst das IC-Bauelement 900 möglicherweise nicht irgendwelche Front-End-Substrat-gegateten-Gruppe-III-V-Transistoren. Ein oder mehrere Substrat-gegatete Gruppe-III-V-Transistoren in der Bauelementschicht 904 können mit irgendwelchen geeigneten der Bauelemente in der Bauelementschicht 904, mit irgendwelchen Bauelementen in dem Metallisierungsstapel 919 (nachfolgend erörtert) und/oder mit einem oder mehreren der leitfähigen Kontakte 936 (nachfolgend erörtert) gekoppelt sein.
  • Elektrische Signale, wie etwa Leistungs- und/oder Eingangs/Ausgangs- (I/O-) Signale, können zu und/oder von den Bauelementen (z.B. Transistoren 940 und/oder Substrat-gegatete Gruppe-III-V-Transistoren) der Bauelementschicht 904 durch eine oder mehrere Verbindungsschichten, die auf der Bauelementschicht 904 (dargestellt als Verbindungsschichten 906, 908 und 910 in 9) angeordnet sind, geroutet werden. Zum Beispiel können elektrisch leitfähigen Merkmale der Bauelementschicht 904 (z.B. das Gate 922 und die S/D-Kontakte 924) elektrisch mit den Verbindungsstrukturen 928 der Verbindungsschichten 906, 908, 910 gekoppelt sein. Die eine oder die mehreren Verbindungsschichten 906, 908, 910 können einen Metallisierungsstapel (auch bezeichnet als ein „ILD-Stapel“) 919 des IC-Bauelements 900 bilden. Bei einigen Beispielen kann einer oder können mehrere Substrat-gegatete Gruppe-III-V-Transistoren in einer oder mehreren der Verbindungsschichten 906, 908, 910 gemäß einer der hierin offenbarten Techniken angeordnet sein. Irgendeine Anzahl und Struktur von Substrat-gegateten Gruppe-III-V-Transistoren kann in irgendeiner oder mehreren der Schichten in einem Metallisierungsstapel 919 umfasst sein. Ein Substrat-gegateter Gruppe-III-V-Transistor, der in dem Metallisierungsstapel 919 umfasst ist, kann als ein „Back End“ -Bauelement bezeichnet werden. Bei einigen Beispielen kann das IC-Bauelement 900 möglicherweise nicht irgendwelche Back-End-Substrat-gegateten-Gruppe-III-V-Transistoren umfassen. Bei einigen Beispielen kann das IC-Bauelement 900 sowohl Front- als auch Back-End-Substrat-gegatete-Gruppe-III-V-Transistoren umfassen. Ein oder mehrere Substrat-gegatete Gruppe-III-V-Transistoren in dem Metallisierungsstapel 919 können mit irgendwelchen geeigneten der Bauelemente in der Bauelementschicht 904 und/oder mit einem oder mehreren der leitfähigen Kontakte 936 (nachfolgend erörtert) gekoppelt sein.
  • Die Verbindungstrukturen 928 können innerhalb der Verbindungsschichten 906, 908, 910 angeordnet sein, um elektrische Signale gemäß einer breiten Vielzahl von Entwürfen zu routen (genauer gesagt ist die Anordnung nicht auf die bestimmte Konfiguration von Verbindungstrukturen 928, die in 9 gezeigt ist, beschränkt). Obwohl eine bestimmte Anzahl von Verbindungsschichten 906, 908, 910 in 9 abgebildet ist, umfassen Beispiele der vorliegenden Offenbarung IC-Bauelemente mit mehr oder weniger Verbindungsschichten als abgebildet ist.
  • Bei einigen Beispielen können die Verbindungstrukturen 928 Leitungen 928a und/oder Vias 928b umfassen, die mit einem elektrisch leitfähigen Material gefüllt sind, wie beispielsweise einem Metall. Die Leitungen 928a können angeordnet sein, um elektrische Signale in einer Richtung einer Ebene zu routen, die im Wesentlichen parallel zu einer Oberfläche des Substrats 902 ist, auf dem die Bauelementschicht 904 gebildet ist. Zum Beispiel können die Leitungen 928a elektrische Signale in einer Richtung in die und aus der Seite aus der Perspektive von 9 routen. Die Vias 928b können angeordnet sein, um elektrische Signale in einer Richtung einer Ebene zu routen, die im Wesentlichen senkrecht zu der Oberfläche des Substrats 902 ist, auf dem die Bauelementschicht 904 gebildet ist. Bei einigen Beispielen können die Vias 928b die Leitungen 928a von unterschiedlichen Verbindungsschichten 906, 908, 910 elektrisch zusammenkoppeln.
  • Die Verbindungsschichten 906, 908, 910 können ein dielektrisches Material 926 umfassen, das zwischen den Verbindungsstrukturen 928 angeordnet ist, wie in 9 gezeigt ist. Bei einigen Beispielen kann das dielektrische Material 926, angeordnet zwischen den Verbindungstrukturen 928 in unterschiedlichen der Verbindungsschichten 906, 908, 910, unterschiedliche Zusammensetzungen aufweisen. Bei anderen Beispielen kann die Zusammensetzung des dielektrischen Materials 926 zwischen unterschiedlichen Verbindungsschichten 906, 908, 910 dieselbe sein.
  • Eine erste Verbindungsschicht 906 (bezeichnet als Metall 1 oder „M1“) kann direkt auf der Bauelementschicht 904 gebildet sein. Bei einigen Beispielen kann die erste Verbindungsschicht 906 Leitungen 928a und/oder Vias 928b umfassen, wie gezeigt ist. Die Leitungen 928a der ersten Verbindungsschicht 906 können mit Kontakten (z.B. den S/D-Kontakten 924) der Bauelementschicht 904 gekoppelt sein.
  • Eine zweite Verbindungsschicht 908 (bezeichnet als Metall 2 oder „M2“) kann direkt auf der ersten Verbindungsschicht 906 gebildet sein. Bei einigen Beispielen kann die zweite Verbindungsschicht 908 Vias 928b umfassen, um die Leitungen 928a der zweiten Verbindungsschicht 908 mit den Leitungen 928a der ersten Verbindungsschicht 906 zu koppeln. Obwohl die Leitungen 928a und die Vias 928b strukturell mit einer Leitung innerhalb jeder Verbindungsschicht (z.B. innerhalb der zweiten Verbindungsschicht 908) der Klarheit halber abgegrenzt sind, können die Leitungen 928a und die Vias 928b strukturell und/oder materiell angrenzend sein (z.B. während eines Dual-Damascene-Prozesses gleichzeitig gefüllt werden), bei einigen Beispielen.
  • Eine dritte Verbindungsschicht 910 (bezeichnet als Metall 3 oder „M3“) (und zusätzliche Verbindungsschichten, nach Wunsch) kann in Folge auf der zweiten Verbindungsschicht 908 gemäß ähnlichen Techniken und Konfigurationen gebildet werden, die in Verbindung mit der zweiten Verbindungsschicht 908 oder der ersten Verbindungsschicht 906 beschrieben sind. Bei einigen Beispielen können die Verbindungsschichten, die in dem Metallisierungsstapel 919 in dem IC-Bauelement 900 „höher oben“ (d.h. weiter entfernt von der Bauelementschicht 904) sind, dicker sein.
  • Das IC-Bauelement 900 kann ein Lötresistmaterial 934 (z.B. Polyimid oder ein ähnliches Material) und einen oder mehrere leitfähige Kontakte 936 umfassen, die auf den Verbindungsschichten 906, 908, 910 gebildet sind. In 9 werden die leitfähigen Kontakte 936 in Form von Bondanschlussflächen dargestellt. Die leitfähigen Kontakte 936 können elektrisch mit den Verbindungstrukturen 928 gekoppelt sein und ausgebildet sein, um die elektrischen Signale des oder der Transistoren 940 zu anderen externen Bauelementen zu routen. Zum Beispiel können Lötmittel-Bonds auf dem einen oder den mehreren leitfähigen Kontakten 936 gebildet sein, um einen Chip, umfassend das IC-Bauelement 900, mechanisch und/oder elektrisch mit einer anderen Komponente (z.B. einer Schaltungsplatine) zu koppeln. Das IC-Bauelement 900 kann zusätzliche oder alternative Strukturen umfassen, um die elektrischen Signale von den Verbindungsschichten 906, 908, 910 zu routen. Zum Beispiel können die leitfähigen Kontakte 936 andere analoge Merkmale (z.B. Stäbe) umfassen, die die elektrischen Signale zu externen Komponenten routen.
  • 10 ist eine Querschnittsansicht eines beispielhaften IC-Packages 1050, das einen oder mehrere beispielhafte Substrat-gegatete Gruppe-III-V-Transistoren (z.B. einen oder mehrere des ersten beispielhaften Substrat-gegateten Gruppe-III-V-Transistors 200 von 2 und/oder einen oder mehrere des zweiten beispielhaften Substrat-gegateten Gruppe-III-V-Transistors 500 von 5) umfassen kann, die gemäß den Lehren dieser Offenbarung konstruiert sind. Das Package-Substrat 1052 kann aus einem dielektrischen Material gebildet sein, und kann leitfähige Pfade aufweisen, die sich durch das dielektrische Material zwischen der Fläche 1072 und der Fläche 1074 oder zwischen unterschiedlichen Orten auf der Fläche 1072 und/oder zwischen unterschiedlichen Orten auf der Fläche 1074 erstrecken. Diese leitfähigen Pfade können die Form irgendwelcher der vorangehend Bezug nehmend auf 9 erörterten Verbindungen 928 annehmen. Irgendeine Anzahl von Substrat-gegateten Gruppe-III-V-Transistoren (mit irgendeiner geeigneten Struktur) kann in einem Package-Substrat 1052 umfasst sein. Bei einigen Beispielen sind möglicherweise keine Substrat-gegateten Gruppe-III-V-Transistoren in dem Package-Substrat 1052 umfasst.
  • Das IC-Package 1050 kann einen Die 1056 umfassen, der mit dem Package-Substrat 1052 über leitfähige Kontakte 1054 des Die 1056, Erste-Ebene-Verbindungen 1058 und leitfähigen Kontakte 1060 des Package-Substrats 1052 gekoppelt ist. Die leitfähigen Kontakte 1060 können mit leitfähigen Pfaden 1062 durch das Package-Substrat 1052 gekoppelt sein, was es der Schaltungsanordnung innerhalb des Dies 1056 erlaubt, elektrisch mit verschiedenen der leitfähigen Kontakte 1064 oder mit dem Substrat-gegateten Gruppe-III-V-Transistor (oder mit anderen Bauelementen, die in dem Package-Substrat 1052 umfasst sind, nicht gezeigt) zu koppeln. Die Erste-Ebene-Verbindungen 1058, die in 10 dargestellt sind, sind Löthöcker, doch irgendwelche geeigneten Erste-Ebene-Verbindungen 1058 können verwendet werden. Nach hiesigem Gebrauch, kann sich ein „leitfähiger Kontakt“ auf einen Abschnitt aus leitfähigem Material (z.B. Metall) beziehen, der als eine elektrische Schnittstelle zwischen unterschiedlichen Komponenten dient; leitfähige Kontakte können in einer Oberfläche einer Komponente ausgespart sein, mit dieser bündig sein oder sich von dieser weg erstrecken, und können irgendeine geeignete Form (z.B. eine leitfähige Anschlussfläche oder Buchse) annehmen.
  • Bei einigen Beispielen kann ein Unterfüll-Material 1066 zwischen dem Die 1056 und dem Package-Substrat 1052 um die Erste-Ebene-Verbindungen 1058 herum angeordnet sein, und eine Formmasse 1068 kann um den Die 1056 herum und in Kontakt mit dem Package-Substrat 1052 angeordnet sein. Bei einigen Beispielen kann das Unterfüll-Material 1066 das gleiche sein wie die Formmasse 1068. Beispielhafte Materialien, die für das Unterfüll-Material 1066 und die Formmasse 1068 verwendet werden können, sind Epoxid-Formmassematerialien, soweit geeignet. Zweite-Ebene-Verbindungen 1070 können mit dem leitfähigen Kontakten 1064 gekoppelt sein. Die Zweite-Ebene-Verbindungen 1070, die in 10 dargestellt sind, sind Lötkugeln (z.B. für eine Kugelgitterarray-Anordnung), aber es können auch irgendwelche geeigneten Zweite-Ebene-Verbindungen 1070 verwendet werden (z.B. Pins in einer Pin-Gitterarray-Anordnung oder Anschlussflächen in einer Anschlussflächen-Gitterarray-Anordnung). Die Zweite-Ebene-Verbindungen 1070 können verwendet werden, um das IC-Package 1050 mit einer anderen Komponente, wie beispielsweise einer Schaltungsplatine (z.B. einer Hauptplatine), einem Interposer oder einem anderen IC-Package, zu koppeln, wie im Stand der Technik bekannt ist und wie nachfolgend Bezug nehmend auf 11 erörtert ist.
  • In 10 ist das IC-Package 1050 ein Flip-Chip-Package und umfasst einen Substrat-gegateten Gruppe-III-V-Transistor in dem Package-Substrat 1052. Irgendeine Anzahl von Substrat-gegateten Gruppe-III-V-Transistoren (mit irgendeiner geeigneten Struktur) kann in einem Package-Substrat 1052 umfasst sein. Bei einigen Beispielen ist möglicherweise kein Substrat-gegateter Gruppe-III-V-Transistor in dem Package-Substrat 1052 umfasst. Der Die 1056 kann die Form irgendeines der Beispiele des Dies 802, die hierin erörtert wurden (z.B. kann irgendwelche der Beispiele des IC-Bauelements 900 umfassen) annehmen. Bei einigen Beispielen kann der Die 1056 einen oder mehrere Substrat-gegatete Gruppe-III-V-Transistoren (z.B. wie vorangehend Bezug nehmend auf 8 und 9 erörtert wurde) umfassen. Bei anderen Beispielen kann der Die 1056 möglicherweise nicht irgendwelche Substrat-gegateten Gruppe-III-V-Transistoren umfassen.
  • Obwohl das IC-Package 1050, das in 10 dargestellt ist, ein Flip-Chip-Package ist, können andere Package-Architekturen verwendet werden. Beispielsweise kann das IC-Package 1050 ein Kugelgitterarray (BGA; ball grid array)-Package sein, wie beispielsweise ein eingebettetes Waferebene-Kugelgitterarray (eWLB; embedded wafer-level ball grid array) -Package. Bei einem anderen Beispiel kann das IC-Package 1050 ein Waferebene-Chip-Größenordnungs-Package (WLCSP; wafer-level chip scale package) oder ein Panel-Fan-Out (FO; fanout) - Package sein. Obwohl ein einzelner Die 1056 in dem IC-Package 1050 von 10 dargestellt ist, kann ein IC-Package 1050 mehrere Dies 1056 (z.B. mit einem oder mehreren der mehreren Dies 1056, die mit Substrat-gegateten Gruppe-III-V-Transistoren gekoppelt sind, die in dem Package-Substrat 1052 umfasst sind) umfassen. Ein IC-Package 1050 kann zusätzliche passive Komponenten umfassen, wie beispielsweise oberflächenbefestigte Widerstände, Kondensatoren und Induktivitäten, die auf der ersten Fläche 1072 oder der zweiten Fläche 1074 des Package-Substrats 1052 angeordnet sind. Allgemeiner kann ein IC-Package 1050 irgendwelche anderen aktiven oder passiven Komponenten, die im Stand der Technik bekannt sind, umfassen.
  • 11 ist eine Querschnittsseitenansicht einer IC-Bauelementanordnung 1100, die ein oder mehrere IC-Packages oder andere elektronische Komponenten (z.B. einen Die), umfassend einen oder mehrere Substrat-gegatete Gruppe-III-V-Transistoren (z.B. einen oder mehrere des ersten beispielhaften Substrat-gegateten Gruppe-III-V-Transistors 200 von 2 und/oder einen oder mehrere des zweiten beispielhaften Substrat-gegateten Gruppe-III-V-Transistors 500 von 5) umfassen kann, die gemäß den Lehren dieser Offenbarung konstruiert sind. Die IC-Bauelementanordnung 1100 umfasst eine Anzahl von Komponenten, die auf einer Schaltungsplatine 1102 (die z.B. eine Hauptplatine sein kann) angeordnet sind. Die IC-Bauelementanordnung 1100 umfasst Komponenten, die auf einer ersten Fläche 1140 der Schaltungsplatine 1102 und einer gegenüberliegenden zweiten Fläche 1142 der Schaltungsplatine 1102 angeordnet sind. Im Allgemeinen können Komponenten auf einer oder beiden Flächen 1140 und 1142 angeordnet sein. Irgendwelche der nachfolgend Bezug nehmend auf die IC-Bauelementanordnung 1100 erörterten IC-Packages können die Form irgendwelcher der Beispiele des vorangehend Bezug nehmend auf 10 erörterten IC-Packages 1050 annehmen (z.B. kann einen oder mehrere Substrat-gegatete Gruppe III-V-Transistoren in einem Package-Substrat 1052 oder in einem Die umfassen).
  • Bei einigen Beispielen kann die Schaltungsplatine 1102 eine gedruckte Schaltungsplatine (PCB; printed circuit board) sein, umfassend mehrere Metallschichten, die voneinander durch Schichten aus dielektrischem Material getrennt und durch elektrisch leitfähige Vias verbunden sind. Irgendeine einzelne oder mehrere der Metallschichten können in einer gewünschten Schaltungsstruktur gebildet sein, um elektrische Signale (optional in Verbindung mit anderen Metallschichten) zwischen den Komponenten zu routen, die mit der Schaltungsplatine 1102 gekoppelt sind. Bei anderen Beispielen kann die Schaltungsplatine 1102 ein Nicht-PCB-Substrat sein.
  • Die IC-Bauelementanordnung 1100, die in 11 dargestellt ist, umfasst eine Package-auf-Interposer-Struktur 1136, die mit der ersten Fläche 1140 der Schaltungsplatine 1102 durch Kopplungskomponenten 1116 gekoppelt ist. Die Kopplungskomponenten 1116 können die Package-auf-Interposer-Struktur 1136 elektrisch und mechanisch mit der Schaltungsplatine 1102 koppeln und können Lötkugeln (wie in 11 gezeigt ist), Stecker und Buchse, ein Klebemittel, ein Unterfüllmaterial und/oder irgendeine andere geeignete elektrische und/oder mechanische Kopplungsstruktur umfassen.
  • Die Package-auf-Interposer-Struktur 1136 kann ein IC-Package 1120 umfassen, das mit einem Interposer 1104 durch Kopplungskomponenten 1118 gekoppelt ist. Die Kopplungskomponenten 1118 können irgendeine geeignete Form für die Anwendung annehmen, wie beispielsweise die Formen, die vorangehend Bezug nehmend auf die Kopplungskomponenten 1116 erörtert wurden. Obwohl ein einzelnes IC-Package 1120 in 11 gezeigt ist, können mehrere IC-Packages mit dem Interposer 1104 gekoppelt sein. Tatsächlich können zusätzliche Interposer mit dem Interposer 1104 gekoppelt sein. Der Interposer 1104 kann ein dazwischenliegendes Substrat bereitstellen, das verwendet wird, um die Schaltungsplatine 1102 und das IC-Package 1120 zu überbrücken. Das IC-Package 1120 kann zum Beispiel ein Die (der Die 802 von 8), ein IC-Bauelement (z.B. das IC-Bauelement 900 von 9) oder irgendeine andere geeignete Komponente sein. Im Allgemeinen kann der Interposer 1104 eine Verbindung zu einem weiteren Abstand ausbreiten oder eine Verbindung zu einer unterschiedlichen Verbindung umleiten. Zum Beispiel kann der Interposer 1104 das IC-Package 1120 (z.B. einen Die) mit einem Satz leitfähiger BGA-Kontakte der Kopplungskomponenten 1116 zum Koppeln mit der Schaltungsplatine 1102 koppeln. Bei dem in 11 dargestellten Beispiel sind das IC-Package 1120 und die Schaltungsplatine 1102 an gegenüberliegende Seiten des Interposers 1104 angebracht. Bei anderen Beispielen können das IC-Package 1120 und die Schaltungsplatine 1102 an einer gleichen Seite des Interposers 1104 angebracht sein. Bei einigen Beispielen können drei oder mehr Komponenten mittels des Interposers 1104 verbunden sein.
  • Der Interposer 1104 kann aus einem Epoxidharz, einem glasfaserverstärkten Epoxidharz, einem Epoxidharz mit anorganischen Füllstoffen, einem Keramikmaterial oder einem Polymermaterial, wie beispielsweise Polyimid, gebildet sein. Bei einigen Beispielen kann der Interposer 1104 aus wechselnden starren oder flexiblen Materialien gebildet sein, die dieselben Materialien umfassen können, die vorangehend zur Verwendung in einem Halbleitersubstrat beschrieben wurden, wie beispielsweise Silizium, Germanium und andere Gruppe III-V und Gruppe IV Materialien. Der Interposer 1104 kann Metall-Verbindungen 1108 und Vias 1110 umfassen, umfassend aber nicht beschränkt auf Silizium-Durchkontaktierungen (TSVs; through-silicon vias) 1106. Der Interposer 1104 kann ferner eingebettete Bauelemente 1114 umfassen, umfassend sowohl passive als auch aktive Bauelemente. Solche Bauelemente können umfassen, sind aber nicht beschränkt auf Kondensatoren, Entkopplungs-Kondensatoren, Widerstände, Induktivitäten, Sicherungen, Dioden, Transformatoren, Sensoren, ESD-Bauelemente (ESD; electrostatic discharge = elektrostatische Entladung) und Speicherbauelemente. Komplexere Bauelemente, wie beispielsweise Radiofrequenz-Bauelemente, Leistungsverstärker, Leistungsmanagement-Bauelemente, Antennen, Arrays, Sensoren und Mikroelektromechanisches-System- (MEMS-) Bauelemente können ebenfalls auf dem Interposer 1104 gebildet sein. Die Package-auf-Interposer-Struktur 1136 kann die Form irgendeiner der Package-auf-Interposer-Strukturen annehmen, die im Stand der Technik bekannt sind. Bei einigen Beispielen kann der Interposer 1104 einen oder mehrere Substrat-gegatete Gruppe-III-V-Transistoren umfassen.
  • Die IC-Bauelementanordnung 1100 kann ein IC-Package 1124 umfassen, das mit der ersten Fläche 1140 der Schaltungsplatine 1102 durch Kopplungskomponenten 1122 gekoppelt ist. Die Kopplungskomponenten 1122 können die Form von irgendwelchen der Beispiele annehmen, die vorangehend Bezug nehmend auf die Kopplungskomponenten 1116 erörtert wurden, und das IC-Package 1124 kann die Form von irgendwelchen der Beispiele annehmen, die vorangehend Bezug nehmend auf das IC-Package 1120 erörtert wurden.
  • Die IC-Bauelementanordnung 1100, die in 11 dargestellt ist, umfasst eine Package-auf-Package-Struktur 1134, die mit der zweiten Fläche 1142 der Schaltungsplatine 1102 durch Kopplungskomponenten 1128 gekoppelt ist. Die Package-auf-Package-Struktur 1134 kann ein IC-Package 1126 und ein IC-Package 1132 umfassen, die miteinander durch Kopplungskomponenten 1130 derart gekoppelt sind, dass das IC-Package 1126 zwischen der Schaltungsplatine 1102 und dem IC-Package 1132 angeordnet ist. Die Kopplungskomponenten 1128 und 1130 können die Form von irgendwelchen der Beispiele der Kopplungskomponenten 1116 annehmen, die vorangehend erörtert wurden, und die IC-Packages 1126 und 1132 können die Form von irgendwelchen der Beispiele des vorangehend erörterten IC-Packages 1120 annehmen. Die Package-auf-Package-Struktur 1134 kann gemäß irgendeiner der im Stand der Technik bekannten Package-auf-Package-Strukturen ausgebildet sein.
  • 12 ist ein Blockdiagramm eines beispielhaften elektrischen Bauelements 1200, das einen oder mehrere beispielhafte Substrat-gegatete Gruppe-III-V-Transistoren (z.B. einen oder mehrere des ersten beispielhaften Substrat-gegateten Gruppe-III-V-Transistors 200 von 2 und/oder einen oder mehrere des zweiten beispielhaften Substrat-gegateten Gruppe-III-V-Transistors 500 von 5) umfassen kann, die gemäß den Lehren dieser Offenbarung konstruiert sind. Beispielsweise können irgendwelche geeigneten der Komponenten des elektrischen Bauelements 1200 ein oder mehrere der hierin offenbarten IC-Packages 1050, IC-Bauelemente 900 oder Dies 802 umfassen, die hierin offenbart sind. Eine Anzahl von Komponenten ist in 12 derart dargestellt, dass sie in dem elektrischen Bauelement 1200 umfasst ist, aber jegliche eine oder mehrere dieser Komponenten kann weggelassen oder dupliziert werden, wie es für die Anwendung geeignet ist. Bei einigen Beispielen können einige oder alle der Komponenten, die in dem elektrischen Bauelement 1200 umfasst sind, an eine oder mehrere Hauptplatinen angebracht sein. Bei einigen Beispielen sind einige oder alle dieser Komponenten auf einen einzelnen System-auf-einem-Chip- (SoC; system-on-a-chip) -Die gefertigt.
  • Zusätzlich weist das elektrische Bauelement 1200 bei verschiedenen Beispielen möglicherweise nicht eine oder mehrere der Komponenten auf, die in 12 dargestellt sind, aber das elektrische Bauelement 1200 kann eine Schnittstellenschaltungsanordnung zum Koppeln mit der einen oder den mehreren Komponenten aufweisen. Zum Beispiel umfasst das elektrische Bauelement 1200 möglicherweise keine Anzeigevorrichtung 1206 sondern kann eine Anzeigevorrichtungs-Schnittstellenschaltungsanordnung (z.B. einen Verbinder und Treiber-Schaltungsanordnung) umfassen, mit der eine Anzeigevorrichtung 1206 gekoppelt sein kann. Bei einem anderen Satz von Beispielen umfasst das elektrische Bauelement 1200 möglicherweise keine Audio-Eingabevorrichtung 1224 oder Audio-Ausgabevorrichtung 1208 sondern umfasst möglicherweise eine Audio-Eingabe- oder -Ausgabevorrichtungs-Schnittstellenschaltungsanordnung (z.B. Verbinder und unterstützende Schaltungsanordnung), mit der eine Audio-Eingabevorrichtung 1224 oder Audio-Ausgabevorrichtung 1208 gekoppelt sein kann.
  • Das elektrische Bauelement 1200 kann ein Verarbeitungsbauelement 1202 (z.B. ein oder mehrere Verarbeitungsbauelemente) umfassen. Nach hiesigem Gebrauch kann sich der Ausdruck „Verarbeitungsbauelement“ oder „Prozessor“ auf irgendein Bauelement oder irgendeinen Abschnitt eines Bauelements beziehen, der elektronische Daten aus Registern und/oder Speicher verarbeitet, um diese elektronischen Daten in andere elektronische Daten zu transformieren, die in Registern und/oder Speicher gespeichert werden können. Die Verarbeitungsvorrichtung 1202 kann einen oder mehrere digitale Signalprozessoren (DSPs; digital signal processors), anwendungsspezifische integrierte Schaltungen (ASIC; Application Specific Integrated Circuit), zentrale Verarbeitungseinheiten (CPU; central processing unit), Graphikverarbeitungseinheiten (GPU; graphics processing unit), Kryptoprozessoren (spezialisierte Prozessoren, die kryptographische Algorithmen innerhalb von Hardware ausführen), Serverprozessoren oder irgendwelche anderen geeigneten Verarbeitungsvorrichtungen umfassen. Das elektrische Bauelement 1200 kann einen Speicher 1204 umfassen, der selbst ein oder mehrere Speicherbauelemente umfassen kann, wie beispielsweise flüchtigen Speicher (z.B. dynamischen Direktzugriffsspeicher (DRAM; Direct Random Access Memory), nichtflüchtigen Speicher (z.B. Nurlesespeicher (ROM; Read-Only Memory)), Flash-Speicher, Solid-State-Speicher und/oder eine Festplatte. Bei einigen Beispielen kann der Speicher 1204 einen Speicher umfassen, der einen Die gemeinschaftlich mit der Verarbeitungsvorrichtung 1202 verwendet. Dieser Speicher kann als Cache-Speicher verwendet werden und kann einen eingebetteten dynamischen Direktzugriffsspeicher (eDRAM; embedded dynamic random access memory) oder einen Spin-Transfer-Torque-MRAM (STT-MRAM; spin transfer torque magnetic random access memory) umfassen.
  • Bei einigen Beispielen kann das elektrische Bauelement 1200 einen Kommunikationschip 1212 (z.B. einen oder mehrere Kommunikationschips) umfassen. Zum Beispiel kann der Kommunikationschip 1212 für ein Verwalten drahtloser Kommunikationen für die Übertragung von Daten zu und von dem elektrischen Bauelement 1200 ausgebildet sein. Der Ausdruck „drahtlos“ und seine Ableitungen können verwendet werden, um Schaltungen, Bauelemente, Systeme, Verfahren, Techniken, Kommunikationskanäle etc. zu beschreiben, die Daten durch die Verwendung modulierter, elektromagnetischer Strahlung durch ein nicht festes Medium kommunizieren können. Der Ausdruck impliziert nicht, dass die zugeordneten Bauelemente nicht irgendwelche Drähte umfassen, obwohl sie dies bei einigen Beispielen möglicherweise nicht tun.
  • Der Kommunikationschip 1212 kann jegliche Anzahl von drahtlosen Standards oder Protokollen implementieren, umfassend aber nicht beschränkt auf Standards des Institute for Electrical and Electronic Engineers (IEEE), umfassend Wi-Fi (IEEE 802.11 Familie), IEEE 802.16 Standards (z.B., IEEE 802.16-2005 Amendment), das Long-Term Evolution (LTE) Projekt zusammen mit jeglichen Ergänzungen, Aktualisierungen und/oder Revisionen (z.B. Advanced LTE Projekt, Ultra Mobile Broadband (UMB) Projekt (auch als „3GPP2“ bezeichnet), etc.). Mit IEEE 802.16 kompatible drahtlose Breitbandzugriffs (BWA; Broadband Wireless Access) -Netzwerke werden allgemein bezeichnet als WiMAX-Netzwerke, ein Akronym, das für Worldwide Interoperability for Microwave Access steht, was ein Gütezeichen ist für Produkte, die Konformitäts- und Kompatibilitäts-Tests für die IEEE 802.16 Standards bestehen. Der Kommunikationschip 1212 kann gemäß einem Global System for Mobile Communication (GSM), General Packet Radio Service (GPRS), Universal Mobile Telecommunications System (UMTS), High Speed Packet Access (HSPA), Evolved HSPA (E-HSPA), oder LTE -Netzwerk arbeiten. Der Kommunikationschip 1212 kann gemäß Enhanced Data for GSM Evolution (EDGE), GSM EDGE Radio Access Network (GERAN), Universal Terrestrial Radio Access Network (UTRAN), oder Evolved UTRAN (E-UTRAN) arbeiten. Der Kommunikationschip 1212 kann gemäß Codemultiplexzugriff (CDMA; Code Division Multiple Access), Zeitmultiplexzugriff (TDMA; Time Division Multiple Access), Digital Enhanced Cordless Telecommunications (DECT), Evolution-Data Optimized (EV-DO), und Ableitungen davon, sowie jeglichen anderen drahtlosen Protokollen, die bezeichnet werden als 3G, 4G, 5G, und darüber hinaus arbeiten . Der Kommunikationschip 1212 kann bei anderen Beispielen gemäß anderen drahtlosen Protokollen arbeiten. Das elektrische Bauelement 1200 kann eine Antenne 1222 zum Ermöglichen drahtloser Kommunikationen und/oder zum Empfangen anderer drahtloser Kommunikationen (wie beispielsweise AM- oder FM-Funkübertragungen) umfassen.
  • Bei einigen Beispielen kann der Kommunikationschip 1212 verdrahtete Kommunikationen managen, wie beispielsweise elektrische, optische oder irgendwelche anderen geeigneten Kommunikationsprotokolle (z.B. das Ethernet). Wie vorangehend erwähnt wurde, kann der Kommunikationschip 1212 mehrere Kommunikationschips umfassen. Zum Beispiel kann ein erster Kommunikationschip 1212 zweckgebunden sein für drahtlose Kommunikationen mit kürzerem Bereich, wie beispielsweise Wi-Fi oder Bluetooth, und ein zweiter Kommunikationschip 1212 kann zweckgebunden sein für drahtlose Kommunikationen mit längerem Bereich, wie beispielsweise GPS (global positioning system), EDGE, GPRS, CDMA, WiMAX, LTE, EV-DO, oder andere. Bei einigen Beispielen kann ein erster Kommunikationschip 1212 zweckgebunden sein für drahtlose Kommunikationen, und ein zweiter Kommunikationschip 1212 kann zweckgebunden sein für verdrahtete Kommunikationen.
  • Das elektrische Bauelement 1200 kann eine Batterie/Leistungsschaltungsanordnung 1214 umfassen. Die Batterie/Leistungsschaltungsanordnung 1214 kann eine oder mehrere Energiespeichervorrichtungen (z.B. Batterien oder Kondensatoren) und/oder Schaltungsanordnungen für Kopplungskomponenten des elektrischen Bauelements 1200 umfassen, zu einer Energiequelle, getrennt von dem elektrischen Bauelement 1200 (z.B. Wechselstrom-Leitungs-Leistung).
  • Das elektrische Bauelement 1200 kann eine Anzeigevorrichtung 1206 (oder entsprechende Schnittstellenschaltungsanordnung, wie vorangehend erörtert wurde) umfassen. Die Anzeigevorrichtung 1206 kann irgendwelche visuellen Indikatoren umfassen, wie beispielsweise ein Heads-up-Display (HUD; heads-up display), einen Computermonitor, einen Projektor, eine Touchscreen-Anzeige, eine Flüssigkristallanzeige (LCD; liquid crystal display) eine lichtemittierende Dioden-Anzeige oder eine Flachbildschirmanzeige.
  • Das elektrische Bauelement 1200 kann eine Audio-Ausgabevorrichtung 1208 (oder entsprechende Schnittstellenschaltungsanordnung, wie vorangehend erörtert wurde) umfassen. Die Audio-Ausgabevorrichtung 1208 kann irgendeine Vorrichtung umfassen, die einen hörbaren Indikator erzeugt, wie beispielsweise Lautsprecher, Headsets oder Ohrhörer. Das elektrische Bauelement 1200 kann eine Audio-Eingabevorrichtung 1224 (oder entsprechende Schnittstellenschaltungsanordnung, wie vorangehend erörtert wurde) umfassen. Die Audio-Eingabevorrichtung 1224 kann irgendeine Vorrichtung umfassen, die ein Signal erzeugt, das einen Klang repräsentiert, wie beispielsweise Mikrofone, Mikrofon-Arrays oder digitale Instrumente (z.B. Instrumente mit einem MIDI (musical instrument digital interface) - Ausgang).
  • Das elektrische Bauelement 1200 kann ein GPS-Bauelement 1218 (oder entsprechende Schnittstellenschaltungsanordnung, wie vorangehend erörtert wurde) umfassen. Das GPS-Bauelement 1218 kann in Kommunikation mit einem Satelliten-basierten System sein und kann einen Ort des elektrischen Bauelements 1200 empfangen, wie es im Stand der Technik bekannt ist.
  • Die Rechenvorrichtung 1200 kann eine andere Ausgabevorrichtung 1210 (oder entsprechende Schnittstellenschaltungsanordnung, wie vorangehend erörtert wurde) umfassen. Beispiele der anderen Ausgabevorrichtung 1210 können einen Audio-Codec, einen Video-Codec, einen Drucker, einen verdrahteten oder drahtlosen Sender zum Bereitstellen von Informationen an andere Bauelemente oder ein zusätzliches Speicherbauelement umfassen.
  • Das elektrische Bauelement 1200 kann eine andere Eingabevorrichtung 1220 (oder entsprechende Schnittstellenschaltungsanordnung, wie vorangehend erörtert wurde) umfassen. Beispiele der anderen Eingabevorrichtung 1220 können einen Beschleunigungsmesser, ein Gyroskop, einen Kompass, eine Bilderfassungsvorrichtung, eine Tastatur, eine Cursor-Steuerungsvorrichtung, wie beispielsweise eine Maus, einen Stift, ein Touchpad, einen Strichcodeleser, einen Codeleser für Quick Response (QR), irgendeinen Sensor oder einen Leser für Radiofrequenz-Identifikation (RFID; radio frequency identification) umfassen.
  • Das elektrische Bauelement 1200 kann jeglichen gewünschten Formfaktor aufweisen, wie beispielsweise ein handgehaltenes oder mobiles elektrisches Bauelement (z.B. ein Mobiltelefon, ein Smartphone, eine mobile Internetvorrichtung, ein Musikspieler, ein Tablet-Computer, ein Laptop-Computer, ein Netbook-Computer, ein Ultrabook-Computer, ein persönlicher digitaler Assistent (PDA), ein ultramobiler Personal-Computer, etc.), ein elektrisches Desktop-Bauelement, einen Server oder eine andere vernetzte Rechenkomponente, einen Drucker, einen Scanner, einen Monitor, eine Set-Top-Box, eine Unterhaltungs-Steuereinheit, eine Fahrzeug-Steuerungseinheit, eine digitale Kamera, einen digitalen Videorecorder oder ein tragbares elektrisches Bauelement. Bei einigen Beispielen kann das elektrische Bauelement 1200 irgendein anderes elektronisches Bauelement sein, das Daten verarbeitet.
  • Aus dem vorangehend Beschriebenen ist ersichtlich, dass die offenbarten Substrat-gegateten Gruppe-III-V-Transistoren und die zugeordneten Fertigungsverfahren, vorteilhaft ein oder mehrere Gate(s), das/die gegen ein und/oder auf einem (z.B. gebildet innerhalb eines Hohlraums von einem) Substrat des Substrat-gegateten Gruppe-III-V-Transistors positioniert sind, umfassen oder diese bereitstellen. Die substratbasierte Position des einen oder der mehreren Gate(s) ermöglicht vorteilhaft die Fertigung zusätzlicher Strukturen auf der Oberseite des Substrat-gegateten-Gruppe-III-V-Transistors, wodurch ermöglicht wird, dass die offenbarten Substrat-gegateten Gruppe III-V-Transistoren als Backplane-Transistoren für µLED-Anwendungen (z.B. Gruppe-III-V-µLEDs) implementiert werden.
  • Beispiele können einen Gegenstand wie beispielsweise die Substrat-gegateten Gruppe III-V-Transistoren oder die hierin beschriebenen Verfahren zum Herstellen von Substrat-gegateten Gruppe III-V-Transistoren umfassen. Beispiel 1 ist ein Transistor. Der Transistors gemäß Beispiel 1 umfasst ein Substrat, ein Gate und eine Schicht. Das Gate ist auf dem Substrat positioniert. Die Schicht umfasst ein Gruppe-III-Material und ein Gruppe-V-Material. Die Schicht ist auf dem Substrat und dem Gate positioniert. Das Gate ist zwischen dem Substrat und der Schicht positioniert.
  • Beispiel 2 umfasst den Gegenstand gemäß Beispiel 1, wobei die Schicht eine erste Schicht ist. Der Transistor gemäß Beispiel 2 umfasst ferner eine Polarisationsschicht, die auf der ersten Schicht positioniert ist. Die Polarisationsschicht soll innerhalb der ersten Schicht ein zweidimensionales Elektronengas (2DEG) erzeugen.
  • Beispiel 3 umfasst den Gegenstand gemäß Beispiel 2. Der Transistor gemäß Beispiel 3 umfasst ferner eine n-Typ-dotierte Source und einen n-Typ-dotierten Drain, die jeweils auf der ersten Schicht positioniert sind. Die n-Typ-dotierte Source und der n-Typ-dotierte Drain sollen das 2DEG kontaktieren.
  • Beispiel 4 umfasst den Gegenstand gemäß Beispiel 3. Der Transistor gemäß Beispiel 4 umfasst ferner eine erste Neuwachsschicht, positioniert auf der Polarisationsschicht, die n-Typ-dotierte Source und den n-Typ-dotierten Drain.
  • Beispiel 5 umfasst den Gegenstand gemäß Beispiel 4. Der Transistor gemäß Beispiel 5 umfasst ferner eine Leuchtdioden (LED) -Struktur, die auf der Polarisationsschicht positioniert ist.
  • Beispiel 6 umfasst den Gegenstand gemäß Beispiel 5, wobei die LED-Struktur eine Basis, einen Quantentopf und eine p-Typ-dotierte Abdeckung umfasst. Die Basis umfasst ein Gruppe-III-Material und ein Gruppe-V-Material. Die Basis ist auf der Polarisationsschicht positioniert. Der Quantentopf ist auf der Basis positioniert. Die p-Typ-dotierte Abdeckung umfasst ein Gruppe-III-Material und ein Gruppe-V-Material. Die p-Typ-dotierte Abdeckung ist in dem Quantentopf positioniert.
  • Beispiel 7 umfasst den Gegenstand gemäß einem der Beispiele 5 oder 6. Der Transistor gemäß Beispiel 7 umfasst ferner eine zweite Neuwachsschicht, die auf der n-Typ-dotierten Source positioniert ist, den n-Typ-dotierten Drain, die erste Neuwachsschicht und die LED-Struktur.
  • Beispiel 8 umfasst den Gegenstand gemäß Beispiel 7. Der Transistor gemäß Beispiel 8 umfasst ferner einen Source-Kontakt, positioniert auf der n-Typ-dotierten Source, einen Drain-Kontakt, positioniert auf dem n-Typ-dotierten Drain und einen LED-Anodenkontakt, positioniert auf der LED-Struktur.
  • Beispiel 9 umfasst den Gegenstand gemäß Beispiel 8. Der Transistor gemäß Beispiel 9 umfasst ferner eine Zwischenschicht-Dielektrikums (ILD) -Schicht, positioniert auf der LED-Struktur, die zweite Neuwachsschicht, den Source-Kontakt, den Drain-Kontakt und den LED-Anodenkontakt.
  • Beispiel 10 umfasst den Gegenstand gemäß Beispiel 8, wobei das Gate ein erstes Gate ist, die n-Typ-dotierte Source eine erste n-Typ-dotierte Source ist, der n-Typ-dotierte Drain ein erster n-Typ-dotierter Drain ist, die LED-Struktur eine erste LED-Struktur ist, der Source-Kontakt ein erster Source-Kontakt ist, der Drain-Kontakt ein erster Drain-Kontakt ist und der LED-Anodenkontakt ein erster LED-Anodenkontakt ist. Der Transistor gemäß Beispiel 10 umfasst ferner ein zweites Gate, das auf dem Substrat positioniert ist. Das zweite Gate ist zwischen dem Substrat und der ersten Schicht positioniert. Der Transistor gemäß Beispiel 10 umfasst ferner eine zweite n-Typ-dotierte Source und einen zweiten n-Typ-dotierten Drain, die jeweils auf der ersten Schicht positioniert sind. Die zweite n-Typ-dotierte Source und der zweite n-Typ-dotierte Drain sollen das 2DEG kontaktieren. Der Transistor gemäß Beispiel 10 umfasst ferner eine zweite LED-Struktur, positioniert auf der Polarisationsschicht, einen zweiten Source-Kontakt, positioniert auf der zweiten n-Typ-dotierten Source, einen zweiten Drain-Kontakt, positioniert auf dem zweiten n-Typ-dotierten Drain und einen zweiten LED-Anodenkontakt, positioniert auf der zweiten LED-Struktur.
  • Beispiel 11 umfasst den Gegenstand gemäß Beispiel 10. Der Transistor gemäß Beispiel 11 umfasst ferner eine Isolationsstruktur, die auf der ersten Schicht positioniert ist. Die Isolationsstruktur soll das 2DEG zwischen dem ersten n-Typ-dotierten Drain und der zweiten n-Typ-dotierten Source blockieren.
  • Beispiel 12 umfasst den Gegenstand gemäß einem der Beispiele 10 oder 11, wobei die erste LED-Struktur Licht einer ersten Farbe erzeugen soll und die zweite LED-Struktur Licht einer zweiten Farbe erzeugen soll, die unterschiedlich zu der ersten Farbe ist.
  • Beispiel 13 ist ein Transistor. Der Transistor gemäß Beispiel 13 umfasst ein Substrat, ein Mittel zum Empfangen einer Spannung, um ein elektrisches Feld zu erzeugen, und eine Schicht. Das Mittel zum Empfangen einer Spannung, um ein elektrisches Feld zu erzeugen, ist auf dem Substrat positioniert. Die Schicht umfasst ein Gruppe-III-Material und ein Gruppe-V-Material. Die Schicht ist auf dem Substrat und dem Mittel zum Empfangen einer Spannung, um ein elektrisches Feld zu erzeugen, positioniert. Das Mittel zum Empfangen einer Spannung, um ein elektrisches Feld zu erzeugen, ist zwischen dem Substrat und der Schicht positioniert.
  • Beispiel 14 umfasst den Gegenstand gemäß Beispiel 13. Der Transistor gemäß Beispiel 14 umfasst ferner ein Mittel zum Erzeugen eines zweidimensionalen Elektronengases (2DEG) innerhalb der Schicht. Das Mittel zum Erzeugen eines 2DEG ist auf der Schicht positioniert.
  • Beispiel 15 umfasst den Gegenstand gemäß Beispiel 14. Der Transistor gemäß Beispiel 15 umfasst ferner eine n-Typ-dotierte Source und einen n-Typ-dotierten Drain, die jeweils auf der Schicht positioniert sind. Die n-Typ-dotierte Source und der n-Typ-dotierte Drain sollen das 2DEG kontaktieren.
  • Beispiel 16 umfasst den Gegenstand gemäß Beispiel 15, wobei die Schicht eine erste Schicht ist. Der Transistor gemäß Beispiel 16 umfasst ferner eine erste Neuwachsschicht, positioniert auf dem Mittel zum Erzeugen eines 2DEG, die n-Typ-dotierte Source und den n-Typ-dotierten Drain.
  • Beispiel 17 umfasst den Gegenstand gemäß Beispiel 16. Der Transistor von Beispiel 17 umfasst ferner eine Leuchtdioden (LED) -Struktur, die auf dem Mittel zum Erzeugen eines 2DEG positioniert ist.
  • Beispiel 18 umfasst den Gegenstand gemäß Beispiel 17, wobei die LED-Struktur eine Basis, einen Quantentopf und eine p-Typ-dotierte Abdeckung umfasst. Die Basis umfasst ein Gruppe-III-Material und ein Gruppe-V-Material. Die Basis ist auf den Mitteln zum Erzeugen eines 2DEG positioniert. Der Quantentopf ist auf der Basis positioniert. Die p-Typ-dotierte Abdeckung umfasst ein Gruppe-III-Material und ein Gruppe-V-Material. Die p-Typ-dotierte Abdeckung ist in dem Quantentopf positioniert.
  • Beispiel 19 umfasst den Gegenstand gemäß einem der Beispiele 17 oder 18. Der Transistor gemäß Beispiel 19 umfasst ferner eine zweite Neuwachsschicht, die auf der n-Typ-dotierten Source positioniert ist, den n-Typ-dotierten Drain, die erste Neuwachsschicht und die LED-Struktur.
  • Beispiel 20 umfasst den Gegenstand gemäß Beispiel 19. Der Transistor gemäß Beispiel 20 umfasst ferner einen Source-Kontakt, positioniert auf der n-Typ-dotierten Source, einen Drain-Kontakt, positioniert auf dem n-Typ-dotierten Drain und einen LED-Anodenkontakt, positioniert auf der LED-Struktur.
  • Beispiel 21 umfasst den Gegenstand gemäß Beispiel 20. Der Transistor gemäß Beispiel 21 umfasst ferner eine Zwischenschicht-Dielektrikums (IILD) -Schicht, positioniert auf der LED-Struktur, die zweite Neuwachsschicht, den Source-Kontakt, den Drain-Kontakt und den LED-Anodenkontakt.
  • Beispiel 22 umfasst den Gegenstand gemäß Beispiel 20, wobei das Mittel zum Empfangen einer Spannung, um ein elektrisches Feld zu erzeugen, ein erstes Mittel zum Empfangen einer Spannung um ein erstes elektrischen Feld zu erzeugen ist, die n-Typ-dotierte Source eine erste n-Typ-dotierte Source ist, der n-Typ-dotierte Drain ein erster n-Typ-dotierter Drain ist, die LED-Struktur eine erste LED-Struktur ist, der Source-Kontakt ein erster Source-Kontakt ist, der Drain-Kontakt ein erster Drain-Kontakt ist und der LED-Anodenkontakt ein erster LED-Anodenkontakt ist. Der Transistor gemäß Beispiel 22 umfasst ferner ein zweites Mittel zum Empfangen einer Spannung, um ein zweites elektrisches Feld zu erzeugen. Das zweite Mittel zum Empfangen einer Spannung ist auf dem Substrat positioniert und zwischen dem Substrat und der Schicht positioniert. Der Transistor gemäß Beispiel 22 umfasst ferner eine zweite n-Typ-dotierte Source und einen zweiten n-Typ-dotierten Drain, die jeweils auf der ersten Schicht positioniert sind. Die zweite n-Typ-dotierte Source und der zweite n-Typ-dotierte Drain sollen das 2DEG kontaktieren. Der Transistor gemäß Beispiel 22 umfasst ferner eine zweite LED-Struktur, positioniert auf dem Mittel zum Erzeugen eines 2DEG, einen zweiten Source-Kontakt, positioniert auf der zweiten n-Typ-dotierten Source, einen zweiten Drain-Kontakt, positioniert auf dem zweiten n-Typ-dotierten Drain und einen zweiten LED-Anodenkontakt, positioniert auf der zweiten LED-Struktur.
  • Beispiel 23 umfasst den Gegenstand gemäß Beispiel 22. Der Transistor gemäß Beispiel 23 umfasst ferner eine Isolationsstruktur, die auf der ersten Schicht positioniert ist. Die Isolationsstruktur soll das 2DEG zwischen dem ersten n-Typ-dotierten Drain und der zweiten n-Typ-dotierten Source blockieren.
  • Beispiel 24 umfasst den Gegenstand gemäß einem der Beispiele 22 oder 23, wobei die erste LED-Struktur Licht einer ersten Farbe erzeugen soll und die zweite LED-Struktur Licht einer zweiten Farbe erzeugen soll, die unterschiedlich zu der ersten Farbe ist.
  • Beispiel 25 ist ein System. Das System gemäß Beispiel 25 umfasst eine Verarbeitungsvorrichtung. Die Verarbeitungsvorrichtung gemäß Beispiel 25 umfasst einen Kommunikationschip und einen Transistor. Der Transistor gemäß Beispiel 25 umfasst ein Substrat, ein Gate und eine Schicht. Das Gate ist auf dem Substrat positioniert. Die Schicht umfasst ein Gruppe-III-Material und ein Gruppe-V-Material. Die Schicht ist auf dem Substrat und dem Gate positioniert. Das Gate ist zwischen dem Substrat und der Schicht positioniert.
  • Beispiel 26 umfasst den Gegenstand gemäß Beispiel 25, wobei die Schicht eine erste Schicht ist. Der Transistor gemäß Beispiel 26 umfasst ferner eine Polarisationsschicht, die auf der ersten Schicht positioniert ist. Die Polarisationsschicht soll innerhalb der ersten Schicht ein zweidimensionales Elektronengas (2DEG) erzeugen.
  • Beispiel 27 umfasst den Gegenstand gemäß Beispiel 26. Der Transistor gemäß Beispiel 27 umfasst ferner eine n-Typ-dotierte Source und einen n-Typ-dotierten Drain, die jeweils auf der ersten Schicht positioniert sind. Die n-Typ-dotierte Source und der n-Typ-dotierte Drain sollen das 2DEG kontaktieren.
  • Beispiel 28 umfasst den Gegenstand gemäß Beispiel 27. Der Transistor gemäß Beispiel 28 umfasst ferner eine erste Neuwachsschicht, positioniert auf der Polarisationsschicht, die n-Typ-dotierte Source und den n-Typ-dotierten Drain.
  • Beispiel 29 umfasst den Gegenstand gemäß Beispiel 28. Der Transistor gemäß Beispiel 29 umfasst ferner eine Leuchtdioden (LED) -Struktur, die auf der Polarisationsschicht positioniert ist.
  • Beispiel 30 umfasst den Gegenstand gemäß Beispiel 29, wobei die LED-Struktur eine Basis, einen Quantentopf und eine p-Typ-dotierte Abdeckung umfasst. Die Basis umfasst ein Gruppe-III-Material und ein Gruppe-V-Material. Die Basis ist auf der Polarisationsschicht positioniert. Der Quantentopf ist auf der Basis positioniert. Die p-Typ-dotierte Abdeckung umfasst ein Gruppe-III-Material und ein Gruppe-V-Material. Die p-Typ-dotierte Abdeckung ist in dem Quantentopf positioniert.
  • Beispiel 31 umfasst den Gegenstand gemäß einem der Beispiele 29 oder 30. Der Transistor gemäß Beispiel 31 umfasst ferner eine zweite Neuwachsschicht, die auf der n-Typ-dotierten Source positioniert ist, den n-Typ-dotierten Drain, die erste Neuwachsschicht und die LED-Struktur.
  • Beispiel 32 umfasst den Gegenstand gemäß Beispiel 31. Der Transistor gemäß Beispiel 32 umfasst ferner einen Source-Kontakt, positioniert auf der n-Typ-dotierten Source, einen Drain-Kontakt, positioniert auf dem n-Typ-dotierten Drain und einen LED-Anodenkontakt, positioniert auf der LED-Struktur.
  • Beispiel 33 umfasst den Gegenstand gemäß Beispiel 32. Der Transistor gemäß Beispiel 33 umfasst ferner eine Zwischenschicht-Dielektrikums (ILD) -Schicht, positioniert auf der LED-Struktur, die zweite Neuwachsschicht, den Source-Kontakt, den Drain-Kontakt und den LED-Anodenkontakt.
  • Beispiel 34 umfasst den Gegenstand gemäß Beispiel 32, wobei das Gate ein erstes Gate ist, die n-Typ-dotierte Source eine erste n-Typ-dotierte Source ist, der n-Typ-dotierte Drain ein erster n-Typ-dotierter Drain ist, die LED-Struktur eine erste LED-Struktur ist, der Source-Kontakt ein erster Source-Kontakt ist, der Drain-Kontakt ein erster Drain-Kontakt ist und der LED-Anodenkontakt ein erster LED-Anodenkontakt ist. Der Transistor gemäß Beispiel 34 umfasst ferner ein zweites Gate, das auf dem Substrat positioniert ist. Das zweite Gate ist zwischen dem Substrat und der ersten Schicht positioniert. Der Transistor gemäß Beispiel 34 umfasst ferner eine zweite n-Typ-dotierte Source und einen zweiten n-Typ-dotierten Drain, die jeweils auf der ersten Schicht positioniert sind. Die zweite n-Typ-dotierte Source und der zweite n-Typ-dotierte Drain sollen das 2DEG kontaktieren. Der Transistor gemäß Beispiel 34 umfasst ferner eine zweite LED-Struktur, positioniert auf der Polarisationsschicht, einen zweiten Source-Kontakt, positioniert auf der zweiten n-Typ-dotierten Source, einen zweiten Drain-Kontakt, positioniert auf dem zweiten n-Typ-dotierten Drain und einen zweiten LED-Anodenkontakt, positioniert auf der zweiten LED-Struktur.
  • Beispiel 35 umfasst den Gegenstand gemäß Beispiel 34. Der Transistor gemäß Beispiel 35 umfasst ferner eine Isolationsstruktur, die auf der ersten Schicht positioniert ist. Die Isolationsstruktur soll das 2DEG zwischen dem ersten n-Typ-dotierten Drain und der zweiten n-Typ-dotierten Source blockieren.
  • Beispiel 36 umfasst den Gegenstand gemäß einem der Beispiele 34 oder 35, wobei die erste LED-Struktur Licht einer ersten Farbe erzeugen soll und die zweite LED-Struktur Licht einer zweiten Farbe erzeugen soll, die unterschiedlich zu der ersten Farbe ist.
  • Beispiel 37 ist ein Verfahren zum Herstellen eines Transistors. Das Verfahren von Beispiel 37 umfasst ein Positionieren eines Gates auf einem Substrat und ein Positionieren einer Schicht auf dem Substrat und dem Gate. Die Schicht umfasst ein Gruppe-III-Material und ein Gruppe-V-Material. Das Gate ist zwischen dem Substrat und der Schicht positioniert.
  • Beispiel 38 umfasst den Gegenstand gemäß Beispiel 37, wobei die Schicht eine erste Schicht ist. Der Verfahren gemäß Beispiel 38 umfasst ferner ein Positionieren einer Polarisationsschicht auf der ersten Schicht. Die Polarisationsschicht soll innerhalb der ersten Schicht ein zweidimensionales Elektronengas (2DEG) erzeugen.
  • Beispiel 39 umfasst den Gegenstand gemäß Beispiel 38. Das Verfahren gemäß Beispiel 39 umfasst ferner ein Positionieren einer n-Typ-dotierten Source und eines n-Typ-dotierten Drains auf der ersten Schicht. Die n-Typ-dotierte Source und der n-Typ-dotierte Drain sollen das 2DEG kontaktieren.
  • Beispiel 40 umfasst den Gegenstand gemäß Beispiel 39. Das Verfahren gemäß Beispiel 40 umfasst ferner ein Positionieren einer ersten Neuwachsschicht auf der Polarisationsschicht, der n-Typ-dotierten Source und des n-Typ-dotierten Drains.
  • Beispiel 41 umfasst den Gegenstand gemäß Beispiel 40. Der Verfahren gemäß Beispiel 41 umfasst ferner ein Positionieren einer Leuchtdioden (LED) -Struktur auf der Polarisationsschicht.
  • Beispiel 42 umfasst den Gegenstand gemäß Beispiel 41. Das Verfahren gemäß Beispiel 42 umfasst ferner ein Positionieren einer zweiten Neuwachsschicht auf der n-Typ-dotierten Source, dem n-Typ-dotierten Drain, der erste Neuwachsschicht und der LED-Struktur.
  • Beispiel 43 umfasst den Gegenstand gemäß Beispiel 42. Der Verfahren gemäß Beispiel 43 umfasst ferner ein Positionieren eines Source-Kontakts auf der n-Typ-dotierten Source, ein Positionieren eines Drain-Kontakts auf dem n-Typ-dotierten Drain und ein Positionieren eines LED-Anodenkontakts auf der LED-Struktur.
  • Beispiel 44 umfasst den Gegenstand gemäß Beispiel 43. Das Verfahren gemäß Beispiel 44 umfasst ferner ein Positionieren einer Zwischenschicht-Dielektrikums (ILD) -Schicht auf der LED-Struktur, der zweiten Neuwachsschicht, des Source-Kontakts, des Drain-Kontakts und des LED-Anodenkontakts.
  • Beispiel 45 umfasst den Gegenstand gemäß Beispiel 43, wobei das Gate ein erstes Gate ist, die n-Typ-dotierte Source eine erste n-Typ-dotierte Source ist, der n-Typ-dotierte Drain ein erster n-Typ-dotierter Drain ist, die LED-Struktur eine erste LED-Struktur ist, der Source-Kontakt ein erster Source-Kontakt ist, der Drain-Kontakt ein erster Drain-Kontakt ist und der LED-Anodenkontakt ein erster LED-Anodenkontakt ist. Das Verfahren gemäß Beispiel 45 umfasst ferner ein Positionieren eines zweiten Gates auf dem Substrat. Das zweite Gate ist zwischen dem Substrat und der ersten Schicht positioniert. Das Verfahren gemäß Beispiel 45 umfasst ferner ein Positionieren einer zweiten n-Typ-dotierten Source und eines zweiten n-Typ-dotierten Drains auf der ersten Schicht. Die zweite n-Typ-dotierte Source und der zweite n-Typ-dotierte Drain sollen das 2DEG kontaktieren. Das Verfahren gemäß Beispiel 45 umfasst ferner ein Positionieren einer zweiten LED-Struktur auf der Polarisationsschicht, ein Positionieren eines zweiten Source-Kontakts auf der zweiten n-Typ-dotierten Source, ein Positionieren eines zweiten Drain-Kontakts auf dem zweiten n-Typ-dotierten Drain und ein Positionieren eines zweiten LED-Anodenkontakts auf der zweiten LED-Struktur.
  • Beispiel 46 umfasst den Gegenstand gemäß Beispiel 45. Der Verfahren gemäß Beispiel 46 umfasst ferner ein Positionieren einer Isolationsstruktur auf der ersten Schicht. Die Isolationsstruktur soll das 2DEG zwischen dem ersten n-Typ-dotierten Drain und der zweiten n-Typ-dotierten Source blockieren.
  • Obgleich bestimmte beispielhafte Verfahren, Vorrichtungen und Fertigungsartikel hier offenbart wurden, ist der Schutzbereich der Abdeckung dieses Patents nicht darauf beschränkt. Vielmehr deckt dieses Patent alle Verfahren, Vorrichtungen und Fertigungsartikel ab, die einigermaßen in den Schutzbereich der Ansprüche dieses Patents fallen.

Claims (25)

  1. Ein Transistor, umfassend: ein Substrat; ein Gate, das auf dem Substrat positioniert ist; und eine Schicht, umfassend ein Gruppe-III-Material und ein Gruppe-V-Material, wobei die Schicht auf dem Substrat und dem Gate positioniert ist, wobei das Gate zwischen dem Substrat und der Schicht positioniert ist.
  2. Ein Transistor gemäß Anspruch 1, wobei die Schicht eine erste Schicht ist, der Transistor ferner umfassend eine Polarisationsschicht, die auf der ersten Schicht positioniert ist, wobei die Polarisationsschicht ein zweidimensionales Elektronengas (2DEG) innerhalb der ersten Schicht erzeugen soll.
  3. Ein Transistor gemäß Anspruch 2, ferner umfassend eine n-Typ-dotierte Source und einen n-Typ-dotierten Drain, jeweils positioniert auf der ersten Schicht, wobei die n-Typ-dotierte Source und der n-Typ-dotierte Drain das 2DEG kontaktieren sollen.
  4. Ein Transistor gemäß Anspruch 3, ferner umfassend eine erste Neuwachsschicht positioniert auf der Polarisationsschicht, die n-Typ-dotierte Source und den n-Typ-dotierten Drain.
  5. Ein Transistor gemäß Anspruch 4, ferner umfassend eine Leuchtdioden (LED) - Struktur, die auf der Polarisationsschicht positioniert ist.
  6. Ein Transistor gemäß Anspruch 5, die LED-Struktur umfassend: eine Basis, umfassend ein Gruppe-III-Material und ein Gruppe-V-Material, wobei die Basis auf der Polarisationsschicht positioniert ist; einen Quantentopf, der auf der Basis positioniert ist; und eine p-Typ-dotierte Abdeckung, umfassend ein Gruppe-III-Material und ein Gruppe-V-Material, wobei die p-Typ-dotierte Abdeckung auf dem Quantentopf positioniert ist.
  7. Ein Transistor gemäß einem der Ansprüche 5 oder 6, ferner umfassend eine zweite Neuwachsschicht, die auf der n-Typ-dotierten Source positioniert ist, den n-Typ-dotierten Drain, die erste Neuwachsschicht und die LED-Struktur.
  8. Ein Transistor gemäß Anspruch 7, ferner umfassend: einen Source-Kontakt, positioniert auf der n-Typ-dotierten Source; einen Drain-Kontakt, positioniert auf dem n-Typ-dotierten Drain; und einen LED-Anodenkontakt, positioniert auf der LED-Struktur.
  9. Ein Transistor gemäß Anspruch 8, ferner umfassend eine Zwischenschicht-Dielektrikums (ILD) -Schicht, positioniert auf der LED-Struktur, die zweite Neuwachsschicht, den Source-Kontakt, den Drain-Kontakt und den LED-Anodenkontakt.
  10. Ein Transistor gemäß Anspruch 8, wobei das Gate ein erstes Gate ist, die n-Typ-dotierte Source eine erste n-Typ-dotierte Source ist, der n-Typ-dotierte Drain ein erster n-Typ-dotierter Drain ist, die LED-Struktur eine erste LED-Struktur ist, der Source-Kontakt ein erster Source-Kontakt ist, der Drain-Kontakt ein erster Drain-Kontakt ist und der LED-Anodenkontakt ein erster LED-Anodenkontakt ist, der Transistor ferner umfassend: ein zweites Gate, positioniert auf dem Substrat, wobei das zweite Gate zwischen dem Substrat und der ersten Schicht positioniert ist; eine zweite n-Typ-dotierte Source und einen zweiten n-Typ-dotierten Drain, jeweils positioniert auf der ersten Schicht, wobei die zweite n-Typ-dotierte Source und der zweite n-Typ-dotierte Drain das 2DEG kontaktieren sollen; eine zweite LED-Struktur, positioniert auf der Polarisationsschicht; einen zweiten Source-Kontakt, positioniert auf der zweiten n-Typ-dotierten Source; einen zweiten Drain-Kontakt, positioniert auf dem zweiten n-Typ-dotierten Drain; und einen zweiten LED-Anodenkontakt, positioniert auf der zweiten LED-Struktur.
  11. Ein Transistor gemäß Anspruch 10, ferner umfassend eine Isolationsstruktur, positioniert auf der ersten Schicht, wobei die Isolationsstruktur das 2DEG zwischen dem ersten n-Typ-dotierten Drain und der zweiten n-Typ-dotierten Source blockieren soll.
  12. Ein Transistor gemäß einem der Ansprüche 10 oder 11, wobei die erste LED-Struktur Licht einer ersten Farbe erzeugen soll und die zweite LED-Struktur Licht einer zweiten Farbe erzeugen soll, die unterschiedlich zu der ersten Farbe ist.
  13. Ein Transistor, umfassend: ein Substrat; Mittel zum Empfangen einer Spannung, um ein elektrisches Feld zu erzeugen, wobei das Mittel zum Empfangen einer Spannung auf dem Substrat positioniert ist; und eine Schicht, umfassend ein Gruppe-III-Material und ein Gruppe-V-Material, wobei die Schicht auf dem Substrat und dem Mittel zum Empfangen einer Spannung positioniert ist, wobei das Mittel zum Empfangen einer Spannung zwischen dem Substrat und der Schicht positioniert ist.
  14. Ein Transistor gemäß Anspruch 13, der Transistor ferner umfassend ein Mittel zum Erzeugen eines zweidimensionalen Elektronengases (2DEG) innerhalb der Schicht, wobei das Mittel zum Erzeugen eines 2DEG auf der Schicht positioniert ist.
  15. Ein Transistor gemäß Anspruch 14, ferner umfassend eine n-Typ-dotierte Source und einen n-Typ-dotierten Drain, jeweils positioniert auf der Schicht, wobei die n-Typ-dotierte Source und der n-Typ-dotierte Drain das 2DEG kontaktieren sollen.
  16. Ein Transistor gemäß Anspruch 15, wobei die Schicht eine erste Schicht ist, der Transistor ferner umfassend eine erste Neuwachsschicht, positioniert auf dem Mittel zum Erzeugen eines 2DEG, die n-Typ-dotierte Source und den n-Typ-dotierten Drain.
  17. Ein Transistor gemäß Anspruch 16, ferner umfassend eine Leuchtdioden (LED) - Struktur, die auf dem Mittel zum Erzeugen eines 2DEG positioniert ist.
  18. Ein Transistor gemäß Anspruch 17, die LED-Struktur umfassend: eine Basis, umfassend ein Gruppe-III-Material und ein Gruppe-V-Material, wobei die Basis auf dem Mittel zum Erzeugen eines 2DEG positioniert ist; einen Quantentopf, der auf der Basis positioniert ist; und eine p-Typ-dotierte Abdeckung, umfassend ein Gruppe-III-Material und ein Gruppe-V-Material, wobei die p-Typ-dotierte Abdeckung auf dem Quantentopf positioniert ist.
  19. Ein Transistor gemäß einem der Ansprüche 17 oder 18, ferner umfassend eine zweite Neuwachsschicht, die auf der n-Typ-dotierten Source positioniert ist, den n-Typ-dotierten Drain, die erste Neuwachsschicht und die LED-Struktur.
  20. Ein Transistor gemäß Anspruch 19, ferner umfassend: einen Source-Kontakt, positioniert auf der n-Typ-dotierten Source; einen Drain-Kontakt, positioniert auf dem n-Typ-dotierten Drain; und einen LED-Anodenkontakt, positioniert auf der LED-Struktur.
  21. Ein System, umfassend: eine Verarbeitungsvorrichtung, umfassend: einen Kommunikationschip; und einen Transistor, umfassend: ein Substrat; ein Gate, das auf dem Substrat positioniert ist; und eine Schicht, umfassend ein Gruppe-III-Material und ein Gruppe-V-Material, wobei die Schicht auf dem Substrat und dem Gate positioniert ist, wobei das Gate zwischen dem Substrat und der Schicht positioniert ist.
  22. Ein System gemäß Anspruch 21, wobei die Schicht eine erste Schicht ist, der Transistor ferner umfassend eine Polarisationsschicht, die auf der ersten Schicht positioniert ist, wobei die Polarisationsschicht ein zweidimensionales Elektronengas (2DEG) innerhalb der ersten Schicht erzeugen soll.
  23. Ein System gemäß Anspruch 22, der Transistor ferner umfassend eine n-Typ-dotierte Source und einen n-Typ-dotierten Drain, jeweils positioniert auf der ersten Schicht, wobei die n-Typ-dotierte Source und der n-Typ-dotierte Drain das 2DEG kontaktieren sollen.
  24. Ein System gemäß Anspruch 23, der Transistor ferner umfassend eine erste Neuwachsschicht positioniert auf der Polarisationsschicht, die n-Typ-dotierte Source und den n-Typ-dotierten Drain.
  25. Ein System gemäß Anspruch 24, der Transistor ferner umfassend eine Leuchtdioden (LED) -Struktur, die auf der Polarisationsschicht positioniert ist.
DE112017008283.8T 2017-12-18 2017-12-18 Substrat-gegatete gruppe-iii-v-transistoren und zugeordnete fertigungsverfahren Withdrawn DE112017008283T5 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2017/067005 WO2019125367A1 (en) 2017-12-18 2017-12-18 Substrate-gated group iii-v transistors and associated fabrication methods

Publications (1)

Publication Number Publication Date
DE112017008283T5 true DE112017008283T5 (de) 2020-10-08

Family

ID=66995018

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112017008283.8T Withdrawn DE112017008283T5 (de) 2017-12-18 2017-12-18 Substrat-gegatete gruppe-iii-v-transistoren und zugeordnete fertigungsverfahren

Country Status (3)

Country Link
US (1) US20200251522A1 (de)
DE (1) DE112017008283T5 (de)
WO (1) WO2019125367A1 (de)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9306078B2 (en) * 2008-09-08 2016-04-05 Cbrite Inc. Stable amorphous metal oxide semiconductor
US9773918B2 (en) * 2012-12-18 2017-09-26 Cbrite Inc. Metal oxide TFT with improved stability and mobility
EP2746760B1 (de) * 2012-12-21 2018-02-07 Stichting IMEC Nederland 2DEG-Sensor, Verfahren zur Herstellung des Sensors und Verwendung des Sensors
US9905658B2 (en) * 2013-11-26 2018-02-27 Nxp Usa, Inc. Transistors with field plates resistant to field plate material migration and methods of their fabrication
JP2017022288A (ja) * 2015-07-13 2017-01-26 株式会社豊田中央研究所 半導体装置
US10804359B2 (en) * 2015-12-14 2020-10-13 Intel Corporation Geometric manipulation of 2DEG region in source/drain extension of GaN transistor
KR20170129983A (ko) * 2016-05-17 2017-11-28 삼성전자주식회사 발광소자 패키지, 이를 이용한 디스플레이 장치 및 그 제조방법

Also Published As

Publication number Publication date
US20200251522A1 (en) 2020-08-06
WO2019125367A1 (en) 2019-06-27

Similar Documents

Publication Publication Date Title
DE102020102331A1 (de) Gestapelte transistoren mit unterschiedlichen gate-längen in unterschiedlichen bauelementstrata
DE102020112887A1 (de) Substratlose, doppelseitige, eingebettete multi-die-verbindungsbrücke
DE102020103518A1 (de) Gestapelte Transistoren mit einem Dielektrikum zwischen den Source/Drain- Materialien unterschiedlicher Strata
DE112016006809B4 (de) Integrierte schaltungsstrukturen mit erweiterten leitungswegen und verfahren zur herstellung einer integrierten-schaltungs-anordnung
US10790281B2 (en) Stacked channel structures for MOSFETs
DE102020102335A1 (de) Radiofrequenz-front-end-strukturen
DE102019100124A1 (de) Gateanordnungen in Quantenpunkt-Vorrichtungen
DE102020102805A1 (de) Kondensatoren mit ferroelektrischen/ antiferroelektrischen und dielektrischen Materialien
DE112019003199T5 (de) Mikroelektronische anordnungen umfassend interposer
CN110581132A (zh) 器件层互连
DE102020102948A1 (de) Gestapelte transistoren mit unterschiedlichen kristallorientierungen in unterschiedlichen bauelement-strata
DE112017007845T5 (de) Integrierte schaltungskomponenten mit substrathohlräumen
DE102019101583A1 (de) Rekonfigurierbare verbindungsanordnung, die dünnfilm-transistoren verwendet
DE102020104398A1 (de) Gestapelte Transistoren mit Dielektrikum zwischen Kanälen unterschiedlicher Vorrichtungslagen
DE112016006900B4 (de) Gehäuse einer integrierten Schaltung, Rechenvorrichtung, Verfahren zum Herstellen eines Substrats für ein Gehäuse einer integrierten Schaltung sowie Verfahren zum Betreiben eines Gehäuses einer integrierten Schaltung
DE112017001160B4 (de) Elektronische Komponenten mit dreidimensionalen Kondensatoren in einem Metallisierungsstapel
DE102019121696A1 (de) Speicherzellen mit einem transistor und einem ferroelektrischen kondensator in diagonalen anordnungen
DE112021005475T5 (de) Abschirmungsstrukturen in mikroelektronischen baugruppen mit direktbonden
DE102019114239A1 (de) Schottky-dioden-strukturen und integration mit iii-v-transistoren
DE102020127728A1 (de) Strukturen integrierter schaltungen mit rückseitigen durchkontaktierungen
DE102021121935A1 (de) Gate-beabstandung in integrierte-schaltung-strukturen
DE102020133251A1 (de) Source/drain-regionen in integrierte-schaltung-strukturen
DE112017008118T5 (de) Durch hohlraumfüllung gebildete nicht-planare kondensatoren mit hohem aspektverhältnis
DE112016006698T5 (de) Galliumnitrid-NMOS auf Si(111), co-integriert mit einem Silicium-PMOS
DE112022003185T5 (de) Mikroelektronische anordnungen mit oberseitigen leistungslieferungstrukturen

Legal Events

Date Code Title Description
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee