DE112016002803T5 - Detektion von prozessinduzierten asymmetrien, quantifizierung und steuerung unter verwendung von messungen der wafergeometrie - Google Patents

Detektion von prozessinduzierten asymmetrien, quantifizierung und steuerung unter verwendung von messungen der wafergeometrie Download PDF

Info

Publication number
DE112016002803T5
DE112016002803T5 DE112016002803.2T DE112016002803T DE112016002803T5 DE 112016002803 T5 DE112016002803 T5 DE 112016002803T5 DE 112016002803 T DE112016002803 T DE 112016002803T DE 112016002803 T5 DE112016002803 T5 DE 112016002803T5
Authority
DE
Germany
Prior art keywords
wafer
map
geometry
measurements
asymmetric component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112016002803.2T
Other languages
English (en)
Inventor
Pradeep Vukkadala
Jaydeep K. Sinha
JH (Jong) Kim
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
KLA Corp
Original Assignee
KLA Tencor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by KLA Tencor Corp filed Critical KLA Tencor Corp
Publication of DE112016002803T5 publication Critical patent/DE112016002803T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/38—Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
    • G03F1/44—Testing or measuring features, e.g. grid patterns, focus monitors, sawtooth scales or notched scales
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G03F7/705—Modelling or simulating from physical phenomena up to complete wafer processes or whole workflow in wafer productions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/18—Manufacturability analysis or optimisation for manufacturability
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • Evolutionary Computation (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

Es sind Systeme und Verfahren zur Detektion, Quantifizierung und Steuerung von prozessinduzierten asymmetrischen Signaturen unter Verwendung von Messungen von strukturierten Wafergeometrien offenbart. Das System kann ein Geometrie-Messwerkzeug aufweisen, das ausgestaltet ist, um einen ersten Satz von Messungen der Wafergeometrie des Wafers vor einem Herstellungsprozess und einen zweiten Satz von Messungen der Wafergeometrie des Wafers nach dem Herstellungsprozess zu erhalten. Das System kann auch einen Prozessor umfassen, der in Kommunikation mit dem Geometrie-Messwerkzeug ist. Der Prozessor kann konfiguriert sein zum: Berechnen einer Karte der Geometrieänderung, basierend auf dem ersten Satz von Messungen der Wafergeometrie und auf dem zweiten Satz von Messungen der Wafergeometrie; Analysieren der Karte der Geometrieänderung, um eine durch den Herstellungsprozess zur Wafergeometrie induzierte asymmetrische Komponente zu detektieren; und Abschätzen eines durch den Herstellungsprozess induzierten, asymmetrischen Overlay-Fehlers auf Basis der in der Wafergeometrie detektierten asymmetrischen Komponente.

Description

  • BEZUGNAHME AUF VERWANDTE ANMELDUNGEN
  • Die vorliegende Anmeldung beansprucht die Priorität der provisorischen US-Patentanmeldung 62/183,105, angemeldet am 22. Juni 2015, gemäß 35 U.S.C. § 119(e), welche Anmeldung durch Bezugnahme in ihrer Gesamtheit hierin aufgenommen ist.
  • Technisches Gebiet
  • Die Offenbarung betrifft allgemein das Gebiet der Halbleiterherstellung und insbesondere Techniken zur Detektion von herstellungsprozessinduzierten Asymmetrien, deren Quantifizierung und Steuerung (Kontrolle) hierfür.
  • HIintergrund
  • Dünne polierte Platten wie Siliziumwafer und dergleichen sind ein sehr wichtiger Teil in der modernen Technologie. Ein Wafer kann sich beispielsweise auf eine dünne Schicht eines Halbleitermaterials beziehen, das bei der Herstellung von integrierten Schaltkreisen und anderen Vorrichtungen verwendet wird. Andere Beispiele für dünne polierte Platten können Magnetplattensubstrate, Endmaße und dergleichen umfassen. Während sich die hier beschriebene Technik hauptsächlich auf Wafer bezieht, versteht es sich, dass die Technik auch auf andere Arten von polierten Platten anwendbar ist. Der Begriff „Wafer“ und der Begriff „dünne polierte Platte“ können in der vorliegenden Offenbarung austauschbar verwendet werden.
  • Das Herstellen von Halbleitervorrichtungen umfasst typischerweise das Verarbeiten eines Substrats wie etwa eines Halbleiterwafers unter Verwendung einer Anzahl von Halbleiterherstellungsprozessen. Beispielsweise ist Lithographie ein Halbleiterherstellungsprozess, der das Übertragen einer Struktur (Musters) von einem Retikel zu einem auf einem Halbleiterwafer angeordneten Resist umfasst. Zusätzliche Beispiele von Prozessen in der Halbleiterherstellung umfassen, sind aber nicht darauf beschränkt, chemisch-mechanisches Polieren, Ätzen, Abscheiden und Ionenimplantation.
  • Im Allgemeinen werden bestimmte Anforderungen an die Ebenheit und Dickengleichmäßigkeit der Wafer gestellt. Die verschiedenen Prozessschritte, die während der Herstellung durchgeführt werden, können Spannungen in den auf den Wafern abgeschiedenen Dünnfilmen verändern und zu einer elastischen Verformung führen, die signifikante Verzerrungen verursachen kann, einschließlich Verzerrungen innerhalb der Ebene (im Englischen „in-plane distortions“, abgekürzt mit IPD) und/oder Verzerrungen außerhalb der Ebene (im Englischen „out-plane distortions“, abgekürzt mit OPD). Solche Verzerrungen können zu Fehlern in nachgeordneten Prozessen führen. Beispielsweise können Verzerrungen zu Overlay-Fehlern bei der lithographischen Strukturierung oder dergleichen führen.
  • Asymmetrische Overlay-Fehlersignaturen wurden auch während der Halbleiterherstellung beobachtet. Asymmetrizität ist in diesem Fall definiert als Signaturen, die von der Rotationssymmetrie abweichen. Beispielsweise wird eine Overlay-Signatur als vollständig symmetrisch oder axialsymmetrisch bezeichnet, wenn der Overlay-Fehler entlang des Radius des Wafers variiert, aber an einer gegebenen radialen Stelle ist der Wert des Overlay-Fehlers derselbe unabhängig von der Winkellage auf dem Wafer. Von der Axialsymmetrie abweichende Komponenten der Overlay-Fehlersignatur werden als asymmetrische Komponenten/Signaturen bezeichnet. Es ist anzumerken, dass eine Mehrheit dieser asymmetrischen Signaturen dazu neigt, durch Overlay-Korrekturstrategien, die auf traditionellen und fortgeschrittenen Lithographiescannern basieren, nicht korrigierbar zu sein. Diese asymmetrischen Signaturen können durch verschiedene Prozesswerkzeuge wie Filmabscheidung, thermische Temperung und dergleichen induziert werden. Darin besteht ein Bedarf an Systemen und Verfahren, um potentielle Probleme zu lösen, die durch solche asymmetrischen Signaturen verursacht werden können.
  • Übersicht über die Erfindung
  • Eine Ausführungsform der vorliegenden Offenbarung ist auf ein Verfahren gerichtet. Das Verfahren kann umfassen: Erhalten eines ersten Satzes von Messungen der Wafergeometrie eines Wafers, bevor der Wafer einem Herstellungsprozess unterzogen wird; Erhalten eines zweiten Satzes von Messungen der Wafergeometrie des Wafers nach dem Herstellungsprozess; Berechnen einer Karte der Geometrieänderung, basierend auf dem ersten Satz von Messungen der Wafergeometrie und auf dem zweiten Satz von Messungen der Wafergeometrie; Analysieren der Karte der Geometrieänderung, um eine durch den Herstellungsprozess zur Wafergeometrie induzierte asymmetrische Komponente zu detektieren; und Abschätzen eines durch den Herstellungsprozess induzierten, asymmetrischen Overlay-Fehlers auf Basis der in der Wafergeometrie detektierten asymmetrischen Komponente.
  • Eine weitere Ausführungsform der vorliegenden Offenbarung ist auch auf ein Verfahren gerichtet. Das Verfahren kann umfassen: Erhalten eines ersten Satzes von Messungen der Wafergeometrie eines Wafers, bevor der Wafer einem Herstellungsprozess unterzogen wird; Erhalten eines zweiten Satzes von Messungen der Wafergeometrie des Wafers nach dem Herstellungsprozess; Berechnen einer Karte der Geometrieänderung, basierend auf dem ersten Satz von Messungen der Wafergeometrie und auf dem zweiten Satz von Messungen der Wafergeometrie; Erzeugen von mindestens einem des Folgenden: einer Karte der Verzerrung innerhalb der Ebene, einer Karte der lokalen Formkrümmung des Wafers, die zumindest teilweise auf der Karte der Geometrieänderung basieren; und Detektieren einer prozessinduzierten asymmetrischen Komponente zumindest teilweise basierend auf mindestens einem des Folgenden: der Karte der Verzerrung innerhalb der Ebene, der Karte der lokalen Formkrümmung des Wafers.
  • Eine zusätzliche Ausführungsform der vorliegenden Offenbarung ist auf ein System gerichtet. Das System kann ein Geometrie-Messwerkzeug aufweisen, das ausgestaltet ist, um einen ersten Satz von Messungen der Wafergeometrie eines Wafers zu erhalten, bevor der Wafer einem Herstellungsprozess unterzogen wird, und um einen zweiten Satz von Messungen der Wafergeometrie des Wafers nach dem Herstellungsprozess zu erhalten. Das System kann auch einen Prozessor in Kommunikation mit dem Geometrie-Messwerkzeug umfassen. Der Prozessor kann konfiguriert sein zum: Berechnen einer Karte der Geometrieänderung, basierend auf dem ersten Satz von Messungen der Wafergeometrie und auf dem zweiten Satz von Messungen der Wafergeometrie; Analysieren der Karte der Geometrieänderung, um eine durch den Herstellungsprozess zur Wafergeometrie induzierte asymmetrische Komponente zu detektieren; und Abschätzen eines durch den Herstellungsprozess induzierten asymmetrischen Overlay-Fehlers auf Basis der in der Wafergeometrie detektierten asymmetrischen Komponente.
  • Es versteht sich, dass sowohl die vorstehende allgemeine Beschreibung als auch die folgende detaillierte Beschreibung nur beispielhaft und erläuternd sind und nicht notwendigerweise die vorliegende Offenbarung beschränken. Die beiliegenden Zeichnungen, die in die Beschreibung aufgenommen sind und einen Teil davon bilden, veranschaulichen den Gegenstand der Offenbarung. Zusammen dienen die Beschreibungen und die Zeichnungen dazu, die Prinzipien der Offenbarung zu erläutern.
  • Kurze Beschreibung der Zeichnungen
  • Die zahlreichen Vorteile der Offenbarung können von Fachleuten unter Bezugnahme auf die beigefügten Figuren besser verstanden werden.
  • 1 ist ein Blockdiagramm, das einen Herstellungsprozess zeigt;
  • 2 ist ein Flussdiagramm, das eine Ausführungsform eines Verfahrens zum Detektieren von prozessinduzierten asymmetrischen Signaturen unter Verwendung von Messungen von strukturierten Wafergeometrien zeigt;
  • 3 ist ein Flussdiagramm, das eine Ausführungsform eines Verfahrens zum Detektieren und Quantifizieren von prozessinduzierten asymmetrischen Signaturen unter Verwendung von Messungen von strukturierten Wafergeometrien zeigt;
  • 4 ist eine Darstellung, die einen beispielhaften Fall eines Ergebnisses zur Detektion von Asymmetrie und deren Quantifizierung zeigt, die unter Verwendung eines Verfahrens erhalten werden, das gemäß der vorliegenden Offenbarung konfiguriert ist; und
  • 5 ist ein Blockdiagramm, das eine Ausführungsform eines Systems zur Detektion von prozessinduzierten Asymmetrien, deren Quantifizierung und Steuerung (Kontrolle) hierfür zeigt, welches System gemäß der vorliegenden Offenbarung konfiguriert ist.
  • Detaillierte Beschreibung
  • Es wird nun im Detail auf den offenbarten Gegenstand Bezug genommen, der in den beigefügten Zeichnungen dargestellt ist.
  • Ausführungsformen gemäß der vorliegenden Offenbarung sind auf Systeme und Verfahren zum Detektieren, Quantifizieren und Steuern (Kontrollieren) von prozessinduzierten asymmetrischen Signaturen unter Verwendung von strukturierten (gemusterten) Messungen von Wafergeometrien gerichtet. Insbesondere können Messungen von Wafergeometrien verwendet werden, um prozessbedingte Overlay und Spannung zu bewerten. Durch Verwenden von Wafergeometriemessungen, die hochauflösend (beispielsweise 200µm quadratisches Pixel oder kleiner) und im Wesentlichen verzerrungsfrei (beispielsweise durch vertikales Halten von Wafern) sind, kann ein Detektionsprozess entwickelt werden, um in einer Produktionslinie zu detektieren (wie in 1 gezeigt), wenn ein vermuteter Prozessschritt Pn+1 wahrscheinlich eine asymmetrische Signatur in nachgeordneten Overlay-Fehlern induziert. Der Detektionsprozess kann ferner konfiguriert sein, um den Grad der Asymmetrie und ihre Auswirkung auf den Overlay zu quantifizieren. Es wird in Betracht gezogen, dass das Bereitstellen der Fähigkeiten, asymmetrische Signaturen auf diese Weise zu detektieren und zu quantifizieren, es ermöglicht, dass potentielle Probleme lange vor dem Auftreten (beispielsweise während der Lithographie) erfasst werden können, und in bestimmten Implementierungen kann der Prozessschritt Pn+1, der die Asymmetrie verursacht, neu optimiert und die Wafer können überarbeitet werden, was zu einer signifikanten Einsparung von Zykluszeit und Kosten führt.
  • In 2 ist ein Flussdiagramm gezeigt, das eine Ausführungsform eines Verfahrens 200 zum Detektieren von prozessinduzierten asymmetrischen Signaturen unter Verwendung von Messungen strukturierter (gemusterter) Wafergeometrien zeigt. Gemäß der vorliegenden Offenbarung kann ein Wafergeometriewerkzeug verwendet werden, um die Wafergeometrie eines gegebenen Wafers vor (in Schritt 202) und nach (in Schritt 204) einem Prozessschritt (in 1 als Schritt Pn+1 bezeichnet) zu messen. Es wird in Betracht gezogen, dass das Wafergeometriewerkzeug ein beliebiges Messsystem für Wafergeometrien umfassen kann, das die Geometrie von Halbleiterwafern messen kann. Es ist anzumerken, dass der Begriff „Wafergeometrie“ die Höhe der Vorderseite des Wafers, die Höhe der Rückseite, Dickenvariation, Flachheit und alle daraus folgenden Ableitungen wie beispielsweise Form, Formdifferenz, Nanotopographie und dergleichen umfassen kann. In einigen Ausführungsformen kann das Wafer Sight Patterned Wafer Geometry(PWG)-System von KLA-Tencor als das Wafergeometriewerkzeug verwendet werden. Es versteht sich jedoch, dass auch andere Arten von Messwerkzeuge für Wafergeometrien verwendet werden können, ohne vom Umfang der vorliegenden Offenbarung abzuweichen.
  • Sobald die Geometriemessungen des Wafers in den Schritten 202 und 204 erhalten worden sind, kann der Schritt 206 die Differenzen zwischen den zwei Sätzen von Messungen berechnen. Das Ergebnis kann als eine Karte der Geometrieänderung (oder Formänderung) bezeichnet werden, welche Karte dann weiter analysiert werden kann, um zusätzliche Informationen zu erhalten. Beispielsweise kann das Aufnehmen der ersten Ableitung (gezeigt als Schritt 208) der Karte der Formänderung Informationen in Bezug auf Änderungen der Steigungen der Oberflächen liefern (beispielsweise in x- und y-Richtung). Anschließend können Verzerrungen innerhalb der Ebene (IPD) in Schritt 210 basierend auf den Änderungen der Oberflächensteigungen unter Verwendung von Techniken berechnet werden, wie sie beschrieben sind in: Overlay and Semiconductor Process Control Using a Wafer Geometry Metric, US-Patentanmeldungsnummer 13/476,328, eingereicht am 21. Mai 2012, welche Anmeldung durch Bezugnahme in ihrer Gesamtheit hierin aufgenommen ist. Es versteht sich, dass auch andere formbasierte Modelle hoher Ordnung verwendet werden können, um die IPD zu berechnen, ohne vom Umfang der vorliegenden Offenbarung abzuweichen.
  • Sobald die IPD berechnet ist, kann die Asymmetrie in Schritt 212 geschätzt werden, indem die Symmetrie innerhalb der IPD-Karte analysiert wird. Es wird in Betracht gezogen, dass diese Symmetrieanalyse durchgeführt werden kann, indem Polynome wie die Zernike-Polynome oder dergleichen an die IPD-Karte angepasst werden und die axialsymmetrischen Komponenten gleich Null gesetzt werden (das heißt, die axialsymmetrischen Komponenten werden ausgenullt; ein Prozess, der im Folgenden ausführlicher beschrieben wird). Alternativ und/oder zusätzlich kann die Symmetrieanalyse auch durch Anpassen von Polynomen an die IPD-Karte durchgeführt werden, um ein Residuum höherer Ordnung zu erhalten und bestimmte Terme niedrigerer Ordnung gleich Null zu setzen. In jedem Ansatz ist das Endergebnis der Symmetrieanalyse eine gefilterte IPD-Karte, die Informationen über Asymmetrien bezüglich der IPD-Karte anzeigen kann. Der Einfluss der Asymmetrie kann dann basierend auf dieser gefilterten IPD-Karte (die auch als eine IPD-basierte Asymmetriekarte bezeichnet werden kann) bewertet und berichtet/visualisiert werden.
  • Es ist zu verstehen, dass 2 einen auf Änderungen von Formsteigung und auf Residuen dafür basierenden IPD-Berechnungsprozess zeigt, wobei ein solcher Berechnungsprozess lediglich beispielhaft ist und nicht beschränkend sein soll. Es wird in Betracht gezogen, dass andere IPD-Berechnungstechniken, wie beispielsweise die Finite-Elemente-Modellierung-basierte IPD (FE-IPD), beschrieben in: Monitoring Process-Induced Overlay Errors through High-Resolution Wafer Geometry Measurements, Kevin Turner et al., Proceedings of SPIE, Vol. 9050, S. 905013, 2014 (was hierin durch Bezugnahme in seiner Gesamtheit aufgenommen ist), sowie andere IPD-Berechnungstechniken, die hierin nicht speziell erwähnt sind, verwendet werden können, um die IPD zu berechnen, ohne vom Umfang der vorliegenden Offenbarung abzuweichen.
  • Es ist anzumerken, dass obwohl das Durchführen der Symmetrieanalyse auf der IPD-Karte eine sehr nützliche Vorhersage dahingehend liefern kann, ob ein Prozessschritt möglicherweise Asymmetrie induziert oder nicht, das Verwenden der IPD-Karte alleine möglicherweise nicht genug Informationen liefert, um den Grad der Asymmetrie und ihre Auswirkungen auf den Overlay genau zu quantifizieren. In bestimmten Implementierungen kann daher eine Kombination einer IPD-Metrik und einer Metrik für lokale Formkrümmungen (auch „Krümmung der Form“; im Englischen „local shape curvature“, abgekürzt mit LSC) zusammen verwendet werden, um dabei zu helfen, den Grad der Asymmetrie und ihre Auswirkungen auf den Overlay zu quantifizieren.
  • Die LSC-Metrik ist eine Metrik hinsichtlich der Änderungen der Formkrümmung, welche Metrik als ein Prädiktor für prozessinduzierte Spannung verwendet werden kann, wie beschrieben in: Determining Local Residual Stresses from High Resolution Wafer Geometry Measurements, J. Gong et al., Journal of Vacuum Science & Technology B (JVST B) 31, 051205, 2013 (was hierin durch Bezugnahme in seiner Gesamtheit aufgenommen ist). 3 ist ein Flussdiagramm, das eine Ausführungsform eines Verfahrens 300 zum Erhalten einer solchen Metrik hinsichtlich Änderungen der Formkrümmung darstellt.
  • Insbesondere kann ein Wafergeometriewerkzeug verwendet werden, um die Wafergeometrie eines gegebenen Wafers vor (in Schritt 302) und nach (in Schritt 304) einem Prozessschritt zu messen. Sobald die Geometriemessungen des Wafers in den Schritten 302 und 304 erhalten worden sind, kann in Schritt 306 die Differenzen zwischen den zwei Sätzen von Messungen berechnet werden. Das Ergebnis kann als eine Karte der Formänderung bezeichnet werden, und das Verwenden der zweiten Ableitung der Karte der Formänderung kann Informationen in Bezug auf Änderungen der lokalen Formkrümmung (LSC) liefern, was zu einer LSC-Karte führt, wie in Schritt 308 gezeigt.
  • Es wird in Betracht gezogen, dass die Asymmetrie durch Durchführen einer Symmetrieanalyse auf der LSC-Karte abgeschätzt werden kann. Beispielsweise können Polynome wie die Zernike-Polynome oder dergleichen in Schritt 310 an die LSC-Karte angepasst werden. Die axialsymmetrischen Komponenten (beispielsweise Z0 2, Z0 4, ...), die nach dem Anpassungsprozess erhalten werden, können von den nicht-axialsymmetrischen Komponenten in Schritt 312 getrennt werden. Die LSC-Karte mit den entfernten axialsymmetrischen Komponenten kann als eine LSC-basierte Asymmetriekarte bezeichnet werden, die in Schritt 314 weiterverarbeitet werden kann, um die asymmetrischen Komponenten zu quantifizieren.
  • In bestimmten Implementierungen können die asymmetrischen Komponenten basierend auf einem "Asymmetriefaktor" quantifiziert werden. Der Asymmetriefaktor kann als eine Gewichtung von nicht-axialsymmetrischen Komponenten relativ zu der gesamten Polynompassung definiert werden. Mit anderen Worten kann der Asymmetriefaktor dabei helfen, einen Grad der Asymmetrie zu definieren, der durch einen gegebenen Prozessschritt oder einen Satz von Prozessschritten induziert wird.
  • Es ist jedoch anzumerken, dass die Kenntnis des Asymmetriefaktors selbst nicht ausreicht, um den Einfluss der Asymmetrie auf den Overlay exakt zu quantifizieren. Wenn beispielsweise hochfrequente Intrafeldkomponenten vorhanden sind, können diese Komponenten manchmal die Asymmetrie dominieren und verschleiern, was typischerweise als Abweichungen von der Waferebene (niedrigerer Ordnung) definiert ist. Ein Hochfrequenzfaktor kann daher in Verbindung mit dem Asymmetriefaktor verwendet werden, um den Einfluss der Asymmetrie auf den Overlay abzuschätzen, und wenn der Hochfrequenzfaktor zu groß ist (größer als ein vordefinierter Schwellenwert), kann der Asymmetriefaktor dann weniger gewichtet werden. Wenn andererseits der Hochfrequenzfaktor klein ist, kann der Asymmetriefaktor nominell gewichtet werden. Der Hochfrequenzfaktor kann als die Residuen definiert werden, die nicht durch die Polynompassungen erfasst werden können.
  • In bestimmten Implementierungen kann die IPD als ein Hochfrequenzfaktor verwendet werden, der in Kombination mit dem Asymmetriefaktor verwendet werden kann, um die Auswirkung der Asymmetrie auf nachgeordnete Prozesse (beispielsweise Overlay-Fehler) zu ermitteln. Beispielsweise kann der Asymmetriefaktor mit der Größe der IPD (beispielsweise 3 Standardabweichung oder 3-Sigma) multipliziert werden, um den Einfluss der Asymmetrie auf den Overlay abzuschätzen. In diesem Fall kann ein Wafer einen hohen Grad an Asymmetrie aufweisen, aber der Overlay-Einfluss der Asymmetrie kann gering sein, wenn die Größe der IPD niedrig ist. Auf der anderen Seite kann ein Wafer einen niedrigen Grad an Asymmetrie aufweisen, aber der Einfluss der Asymmetrie kann signifikant sein, wenn die Größe der IPD hoch ist.
  • Es sollte verstanden werden, dass obwohl die IPD als ein Hochfrequenzfaktor verwendet werden kann, die Verwendung der IPD als der Hochfrequenzfaktor nicht beschränkend sein soll. Es wird in Betracht gezogen, dass andere Messungen der Wafergeometrie wie der Form, Formsteigung, Nanotopographie und dergleichen in Kombination mit dem Asymmetriefaktor verwendet werden können, um den Einfluss der Asymmetrie auf nachgeordnete Prozesse zu ermitteln, ohne vom Umfang der vorliegenden Offenbarung abzuweichen, solange sie in geeigneter Weise gefiltert wurden, um axialsymmetrische und niederfrequente Komponenten zu entfernen wie oben beschrieben.
  • 4 ist eine Darstellung, die einen beispielhaften Fall eines Ergebnisses hinsichtlich der Detektion und Quantifizierung von Asymmetrie darstellt. Gemäß 4 kann eine LSC-Karte 402 gemäß der vorliegenden Offenbarung verarbeitet werden, um eine entsprechende Asymmetriekarte zusammen mit einem entsprechenden Asymmetriefaktor 404 zu erhalten. Die erhaltene Asymmetriekarte zusammen mit dem Asymmetriefaktor 404 kann dann in Kombination mit der IPD-Information verwendet werden, um eine Karte 406 zu erzeugen, die den Einfluss der Asymmetrie auf den Overlay anzeigt. Es wird in Betracht gezogen, dass die Karte 406 einem Benutzer (beispielsweise einem Prozessingenieur oder dergleichen) präsentiert werden kann, um dem Benutzer zu helfen, die beobachteten Asymmetriesignaturen zu visualisieren.
  • Zusätzlich und/oder alternativ kann die Karte 406 als ein Prozesssteuerungsparameter verwendet werden, der vorwärts oder rückwärts gespeist werden kann, um die Korrektur von Overlay-Fehlern, die Analyse der Grundursachen sowie Optimierungen zur Prozesssteuerung zu erleichtern. Beispielsweise wurde der Prozess der Wafergruppierung unter Verwendung der Wafergeometrie beschrieben in: Statistical Overlay Error Prediction for Feed Forward and Feedback Correction of Overlay Errors, Root Cause Analysis and Process Control, US-Patentanmeldungsnummer 14/220,665, eingereicht am 20. März 2014, welche Anmeldung durch Bezugnahme in ihrer Gesamtheit hierin aufgenommen ist. Es wird in Betracht gezogen, dass anstelle von (oder zusätzlich zu) der Verwendung von Wafergeometrie zum Klassifizieren von Wafern in verschiedene Wafergruppen auch Asymmetriekarten verwendet werden können, um den Klassifizierungsprozess ebenfalls zu erleichtern. Es wird in Betracht gezogen, dass eine Gruppierung basierend auf den Asymmetriekarten dazu beitragen kann, die Genauigkeit der Gruppierung zu verbessern, was wiederum die Korrektur von Overlay-Fehlern, Grundursachenanalyse sowie Prozesssteuerungsoptimierungen verbessern kann.
  • 5 ist ein Blockdiagramm, das ein Detektionssystem 500 zeigt, das konfiguriert ist, prozessinduzierte asymmetrische Signaturen unter Verwendung von Messungen von strukturierten Wafergeometrien zu detektieren, zu quantifizieren und zu steuern. Das Detektionssystem 500 kann ein Wafergeometriewerkzeug 502 umfassen, das konfiguriert ist, die Wafergeometrie eines gegebenen Wafers 504 zu messen. Das Detektionssystem 500 kann auch einen Prozessor 506 umfassen, der in Kommunikation mit dem Wafergeometriewerkzeug 502 ist. Der Prozessor 506 kann konfiguriert sein, um die verschiedenen, zuvor beschriebenen Analyseverfahren auszuführen. Es wird in Betracht gezogen, dass der Prozessor 506 als eine Standalone-Verarbeitungsvorrichtung oder als einer eingebettete/integrierte Komponente des Wafergeometriewerkzeugs 502 implementiert sein kann. Es wird auch in Betracht gezogen, dass der Prozessor 506 seine Ausgabe an verschiedene Prozesswerkzeuge 508 liefern kann, um eine Korrektur von Overlay-Fehlern, eine Analyse der Grundursachen sowie Optimierungen zur Prozesssteuerung zu erleichtern, wie oben beschrieben.
  • Es wird in Betracht gezogen, dass die Vorteile, die durch die Systeme und Verfahren gemäß der vorliegenden Offenbarung bereitgestellt werden, in verschiedenen Anwendungen erkannt werden können. Es ist anzumerken, dass sowohl die Detektion als auch die Quantifizierung der Asymmetrie in jedem gegebenen Prozessschritt durchgeführt werden können und dass die Abschätzung rein auf der Grundlage der Wafergeometrie durchgeführt werden kann, ohne irgendwelche Overlay-Daten zu benötigen. Es ist auch anzumerken, dass eine im Wesentlichen verzerrungsfreie, Spannfutter-freie Messung der Wafergeometrie, die bei einer hohen räumlichen Auflösungseinstellung erhalten wird, die Genauigkeit der Asymmetrieermittlung verbessern kann im Vergleich zu herkömmlichen Lithographiescannern, die Vakuumspannfutter verwenden und wesentlich geringere räumliche Abtastung zur Verfügung haben.
  • Es wird in Betracht gezogen, dass obwohl sich einige der obigen Beispiele auf bestimmte spezifische Prozesswerkzeuge bezogen haben, die Systeme und Verfahren gemäß der vorliegenden Offenbarung auch auf andere Arten von Prozesswerkzeugen anwendbar sind, die ebenfalls von auflösungsverbesserten Messungen profitieren können, ohne den Umfang der vorliegenden Offenbarung zu verlassen. Zusätzlich wird in Betracht gezogen, dass der Begriff „Wafer“, der in der vorliegenden Offenbarung verwendet wird, eine dünne Scheibe eines Halbleitermaterials, das bei der Herstellung von integrierten Schaltungen und anderen Vorrichtungen verwendet wird, sowie andere dünne polierte Platten, wie Magnetplattensubstrate, Endmaße und dergleichen, umfassen kann.
  • Die offenbarten Verfahren können in verschiedenen Messwerkzeugen für die Wafergeometrie als Sätze von Anweisungen implementiert werden, die von einem oder mehreren Prozessoren, über eine einzelne Produktionsvorrichtung und/oder über mehrere Produktionsvorrichtungen ausgeführt werden. Ferner versteht es sich, dass die spezifische Reihenfolge oder Hierarchie von Schritten in den offenbarten Verfahren Beispiele für beispielhafte Ansätze sind. Auf der Grundlage von Designpräferenzen versteht es sich, dass die spezifische Reihenfolge oder Hierarchie von Schritten in dem Verfahren umgeordnet werden kann, während dies innerhalb des Umfangs der Offenbarung bleibt. Die begleitenden Verfahrensansprüche stellen Elemente der verschiedenen Schritte in einer Probenreihenfolge dar und sollen nicht notwendigerweise auf die spezifische Reihenfolge oder Hierarchie beschränkt sein. Es wird angenommen, dass das System und das Verfahren der vorliegenden Offenbarung und viele der damit verbundenen Vorteile durch die vorstehende Beschreibung verstanden werden, und es wird offensichtlich sein, dass verschiedene Änderungen in der Form, Konstruktion und Anordnung der Komponenten vorgenommen werden können, ohne von dem offenbarten Gegenstand abzuweichen oder ohne alle seine materiellen Vorteile aufzugeben. Die beschriebene Form ist lediglich erläuternd.

Claims (25)

  1. Verfahren, umfassend: Erhalten eines ersten Satzes von Messungen der Wafergeometrie eines Wafers, bevor der Wafer einem Herstellungsprozess unterzogen wird; Erhalten eines zweiten Satzes von Messungen der Wafergeometrie des Wafers nach dem Herstellungsprozess; Berechnen einer Karte der Geometrieänderung, basierend auf dem ersten Satz von Messungen der Wafergeometrie und auf dem zweiten Satz von Messungen der Wafergeometrie; Analysieren der Karte der Geometrieänderung, um eine durch den Herstellungsprozess zur Wafergeometrie induzierte asymmetrische Komponente zu detektieren; und Abschätzen eines durch den Herstellungsprozess induzierten, asymmetrischen Overlay-Fehlers auf Basis der in der Wafergeometrie detektierten asymmetrischen Komponente.
  2. Verfahren nach Anspruch 1, wobei der Schritt des Analysierens ferner umfasst: Berechnen, zumindest teilweise auf Basis der Karte der Geometrieänderung, einer Verzerrung des Wafers innerhalb der Ebene; Erzeugen einer gefilterten Karte der Verzerrung innerhalb der Ebene, wobei symmetrische Komponenten von der Verzerrung des Wafers innerhalb der Ebene entfernt werden; und Detektieren der asymmetrischen Komponente, zumindest teilweise basierend auf der gefilterten Karte der Verzerrung innerhalb der Ebene.
  3. Verfahren nach Anspruch 2, ferner umfassend: Erzeugen einer Karte der lokalen Formkrümmung, die auf dem ersten Satz von Messungen der Wafergeometrie und dem zweiten Satz von Messungen der Wafergeometrie basiert; und Detektieren der asymmetrischen Komponente, zumindest teilweise basierend auf der Karte der lokalen Formkrümmung.
  4. Verfahren nach Anspruch 3, wobei das Detektieren der asymmetrischen Komponente ferner umfasst: Erzeugen einer gefilterten Karte der lokalen Formkrümmung, wobei symmetrische Komponenten von der lokalen Karte der Formkrümmung entfernt werden; und Detektieren der asymmetrischen Komponente, zumindest teilweise basierend auf der gefilterten Karte der lokalen Formkrümmung.
  5. Verfahren nach Anspruch 4, weiterhin umfassend: Quantifizieren einer Auswirkung der asymmetrischen Komponente auf den Overlay.
  6. Verfahren nach Anspruch 5, wobei der Schritt des Quantifizierens weiterhin umfasst: Bestimmen eines Asymmetriefaktors, basierend auf einer Gewichtung der nicht symmetrischen Komponenten innerhalb der Karte der lokalen Formkrümmung; Bestimmen einer Größe der Verzerrung des Wafers innerhalb der Ebene; und Quantifizieren, auf Basis eines Produkts des Asymmetriefaktors und der Größe der Verzerrung des Wafers innerhalb der Ebene, der Auswirkung der asymmetrischen Komponente auf den Overlay.
  7. Verfahren nach Anspruch 6, ferner umfassend: Klassifizieren des Wafers in eine von einer Vielzahl von Wafer-Gruppen, die zumindest auf einem des Folgenden basieren: der gefilterten Karte der Verzerrung innerhalb der Ebene, der gefilterten Karte der lokalen Formkrümmung, der Auswirkung der asymmetrischen Komponente auf den Overlay.
  8. Verfahren nach Anspruch 6, ferner umfassend: Auswerten von mindestens einem des Folgenden: der gefilterten Karte der Verzerrung innerhalb der Ebene, der gefilterten Karte der lokalen Formkrümmung, der Auswirkung der asymmetrischen Komponente auf den Overlay in einer Rückkopplungskontrolle, um ein Herstellungsprozesswerkzeug zu steuern, das den Herstellungsprozess durchführt.
  9. Verfahren nach Anspruch 6, ferner umfassend: Auswerten von mindestens einem des Folgenden: der gefilterten Karte der Verzerrung innerhalb der Ebene, der gefilterten Karte der lokalen Formkrümmung, der Auswirkung der asymmetrischen Komponente auf den Overlay in einer Vorwärtssteuerung, um ein nachgeordnetes Herstellungsprozesswerkzeug zu steuern.
  10. Verfahren, umfassend: Erhalten eines ersten Satzes von Messungen der Wafergeometrie eines Wafers, bevor der Wafer einem Herstellungsprozess unterzogen wird; Erhalten eines zweiten Satzes von Messungen der Wafergeometrie des Wafers nach dem Herstellungsprozess; Berechnen einer Karte der Geometrieänderung, basierend auf dem ersten Satz von Messungen der Wafergeometrie und auf dem zweiten Satz von Messungen der Wafergeometrie; Erzeugen von zumindest einem des Folgenden: einer Karte der Verzerrung innerhalb der Ebene, einer Karte der lokalen Formkrümmung des Wafers, zumindest teilweise basierend auf der Karte der Geometrieänderung; und Detektieren einer prozessinduzierten asymmetrischen Komponente, zumindest teilweise basierend auf mindestens einem des Folgenden: der Karte der Verzerrung des Wafers innerhalb der Ebene, der Karte der Formkrümmung des Wafers.
  11. Verfahren nach Anspruch 10, wobei das Detektieren der prozessinduzierten asymmetrischen Komponente ferner umfasst: Erzeugen einer gefilterten Karte der lokalen Verzerrung, wobei symmetrische Komponenten der Karte der lokalen Verzerrung entfernt werden; und Detektieren der prozessinduzierten asymmetrischen Komponente, zumindest teilweise basierend auf der gefilterten Karte der lokalen Verzerrung.
  12. Verfahren nach Anspruch 11, ferner umfassend: Quantifizieren einer Auswirkung der prozessinduzierten asymmetrischen Komponente auf den Overlay.
  13. Verfahren nach Anspruch 12, wobei das Quantifizieren der Auswirkung der prozessinduzierten asymmetrischen Komponente auf den Overlay ferner umfasst: Bestimmen eines Asymmetriefaktors, basierend auf einer Gewichtung der nicht symmetrischen Komponenten innerhalb der Karte der lokalen Formkrümmung; Bestimmen eines hochfrequenten Faktors, basierend auf dem ersten Satz von Messungen der Wafergeometrie und auf dem zweiten Satz von Messungen der Wafergeometrie; und Quantifizieren der Auswirkung der prozessinduzierten asymmetrischen Komponente auf den Overlay, basierend auf einem Produkt des Asymmetriefaktors und des hochfrequenten Faktors.
  14. Verfahren nach Anspruch 13, wobei der hochfrequente Faktor eine Größe der Verzerrung des Wafers innerhalb der Ebene umfasst.
  15. Verfahren nach Anspruch 12, ferner umfassend: Auswerten der Auswirkung der prozessinduzierten asymmetrischen Komponente auf den Overlay in einer Rückkopplungskontrolle, um ein Herstellungsprozesswerkzeug zu steuern, das den Herstellungsprozess durchführt.
  16. Verfahren nach Anspruch 12, ferner umfassend: Auswerten der Auswirkung der prozessinduzierten asymmetrischen Komponente auf den Overlay in einer Vorwärtssteuerung, um ein nachgeordnetes Herstellungsprozesswerkzeug zu steuern.
  17. Ein System, umfassend: ein Geometrie-Messwerkzeug, das ausgestaltet ist, um einen ersten Satz von Messungen der Wafergeometrie eines Wafers zu erhalten, bevor der Wafer einem Herstellungsprozess unterzogen wird, und um einen zweiten Satz von Messungen der Wafergeometrie des Wafers nach dem Herstellungsprozess zu erhalten; und einen Prozessor, der in Kommunikation mit dem Geometrie-Messwerkzeug ist, wobei der Prozessor konfiguriert ist zum: Berechnen einer Karte der Geometrieänderung, basierend auf dem ersten Satz von Messungen der Wafergeometrie und auf dem zweiten Satz von Messungen der Wafergeometrie; Analysieren der Karte der Geometrieänderung, um eine durch den Herstellungsprozess zur Wafergeometrie induzierte asymmetrische Komponente zu detektieren; und Abschätzen eines durch den Herstellungsprozess induzierten asymmetrischen Overlay-Fehlers auf Basis der in der Wafergeometrie detektierten asymmetrischen Komponente.
  18. System nach Anspruch 17, wobei der Prozessor ferner konfiguriert ist, um: eine Verzerrung des Wafers innerhalb der Ebene zu berechnen, zumindest teilweise basierend auf Basis der Karte der Geometrieänderung; eine gefilterte Karte der Verzerrung innerhalb der Ebene zu erzeugen, wobei symmetrische Komponenten von der Verzerrung des Wafers innerhalb der Ebene entfernt werden; und die asymmetrische Komponente zu detektieren, zumindest teilweise basierend auf der gefilterten Karte der Verzerrung innerhalb der Ebene.
  19. System nach Anspruch 18, wobei der Prozessor ferner konfiguriert ist, um: eine Karte der lokalen Formkrümmung zu erzeugen, basierend auf dem ersten Satz von Messungen der Wafergeometrie und dem zweiten Satz von Messungen der Wafergeometrie; und die asymmetrische Komponente zu detektieren, zumindest teilweise basierend auf der Karte der lokalen Formkrümmung.
  20. System nach Anspruch 19, wobei der Prozessor ferner konfiguriert ist, um: eine gefilterte Karte der lokalen Formkrümmung zu erzeugen, wobei symmetrische Komponenten von der lokalen Karte der Formkrümmung entfernt werden; und die asymmetrische Komponente zu detektieren, zumindest teilweise basierend auf der gefilterten Karte der lokalen Formkrümmung.
  21. System nach Anspruch 20, wobei der Prozessor ferner konfiguriert ist, um: eine Auswirkung der asymmetrischen Komponente auf den Overlay zu quantifizieren.
  22. System nach Anspruch 21, wobei der Prozessor ferner konfiguriert ist, um: einen Asymmetriefaktor zu bestimmen, basierend auf einer Gewichtung der nicht symmetrischen Komponenten innerhalb der Karte der lokalen Formkrümmung; eine Größe der Verzerrung des Wafers innerhalb der Ebene zu bestimmen; und auf Basis eines Produkts des Asymmetriefaktors und der Größe der Verzerrung des Wafers innerhalb der Ebene die Auswirkung der asymmetrischen Komponente auf den Overlay zu quantifizieren.
  23. System nach Anspruch 22, wobei der Prozessor ferner konfiguriert ist, um: den Wafer in eine von einer Vielzahl von Wafer-Gruppen zu klassifizieren, die zumindest auf einem des Folgenden basieren: der gefilterten Karte der Verzerrung innerhalb der Ebene, der gefilterten Karte der lokalen Formkrümmung, dem Einfluss der asymmetrischen Komponente auf den Overlay.
  24. System nach Anspruch 22, wobei der Prozessor ferner konfiguriert ist, um: mindestens eines des Folgenden auszuwerten: die gefilterte Karte der Verzerrung innerhalb der Ebene, die gefilterte Karte der lokalen Formkrümmung, die Auswirkung der asymmetrischen Komponente auf den Overlay in einer Rückkopplungskontrolle, um ein Herstellungsprozesswerkzeug zu steuern, das den Herstellungsprozess durchführt.
  25. System nach Anspruch 22, wobei der Prozessor ferner konfiguriert ist, um: mindestens eines des Folgenden auszuwerten: die gefilterte Karte der Verzerrung innerhalb der Ebene, die gefilterte Karte der lokalen Formkrümmung, die Auswirkung der asymmetrischen Komponente auf den Overlay in einer Vorwärtssteuerung, um einen nachgeordneten Herstellungsprozess zu steuern.
DE112016002803.2T 2015-06-22 2016-06-08 Detektion von prozessinduzierten asymmetrien, quantifizierung und steuerung unter verwendung von messungen der wafergeometrie Pending DE112016002803T5 (de)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201562183105P 2015-06-22 2015-06-22
US62/183,105 2015-06-22
US14/867,226 US9779202B2 (en) 2015-06-22 2015-09-28 Process-induced asymmetry detection, quantification, and control using patterned wafer geometry measurements
US14/867,226 2015-09-28
PCT/US2016/036460 WO2016209625A1 (en) 2015-06-22 2016-06-08 Process-induced asymmetry detection, quantification, and control using patterned wafer geometry measurements

Publications (1)

Publication Number Publication Date
DE112016002803T5 true DE112016002803T5 (de) 2018-03-29

Family

ID=57586073

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112016002803.2T Pending DE112016002803T5 (de) 2015-06-22 2016-06-08 Detektion von prozessinduzierten asymmetrien, quantifizierung und steuerung unter verwendung von messungen der wafergeometrie

Country Status (7)

Country Link
US (1) US9779202B2 (de)
JP (1) JP6785802B2 (de)
KR (1) KR102356946B1 (de)
CN (1) CN107683475B (de)
DE (1) DE112016002803T5 (de)
TW (1) TWI697971B (de)
WO (1) WO2016209625A1 (de)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170199511A1 (en) * 2016-01-12 2017-07-13 Globalfoundries Inc. Signal detection metholodogy for fabrication control
JP7164289B2 (ja) * 2016-09-05 2022-11-01 東京エレクトロン株式会社 半導体プロセッシング中のオーバレイを制御するための湾曲を制御する応力の位置特定チューニング
EP3441819A1 (de) * 2017-08-07 2019-02-13 ASML Netherlands B.V. Rechnerische metrologie
CN110998449B (zh) 2017-08-07 2022-03-01 Asml荷兰有限公司 计算量测
US11282695B2 (en) 2017-09-26 2022-03-22 Samsung Electronics Co., Ltd. Systems and methods for wafer map analysis
US11635698B2 (en) 2018-01-24 2023-04-25 Asml Netherlands B.V. Computational metrology based sampling scheme
US10585049B2 (en) * 2018-03-10 2020-03-10 Kla-Tencor Corporation Process-induced excursion characterization
US11454949B2 (en) * 2018-03-28 2022-09-27 Kla Corporation Auto-correlation of wafer characterization data and generation of composite wafer metrics during semiconductor device fabrication
US11164768B2 (en) 2018-04-27 2021-11-02 Kla Corporation Process-induced displacement characterization during semiconductor production
JP7012156B2 (ja) * 2018-06-21 2022-01-27 東京エレクトロン株式会社 基板の欠陥検査方法、記憶媒体及び基板の欠陥検査装置
CN112585540A (zh) * 2018-08-22 2021-03-30 Asml荷兰有限公司 量测设备
US11393118B2 (en) 2019-06-18 2022-07-19 Kla Corporation Metrics for asymmetric wafer shape characterization
US11637043B2 (en) * 2020-11-03 2023-04-25 Applied Materials, Inc. Analyzing in-plane distortion
FI20215699A1 (en) * 2021-06-15 2022-12-16 Elisa Oyj Monitoring and controlling the semiconductor manufacturing process

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6077756A (en) * 1998-04-24 2000-06-20 Vanguard International Semiconductor Overlay target pattern and algorithm for layer-to-layer overlay metrology for semiconductor processing
US6819426B2 (en) * 2001-02-12 2004-11-16 Therma-Wave, Inc. Overlay alignment metrology using diffraction gratings
TW530336B (en) * 2001-08-21 2003-05-01 Asml Masktools Bv Lithographic method and lithographic apparatus
US7061627B2 (en) * 2002-03-13 2006-06-13 Therma-Wave, Inc. Optical scatterometry of asymmetric lines and structures
US7111256B2 (en) * 2002-06-05 2006-09-19 Kla-Tencor Technologies Corporation Use of overlay diagnostics for enhanced automatic process control
US6928628B2 (en) * 2002-06-05 2005-08-09 Kla-Tencor Technologies Corporation Use of overlay diagnostics for enhanced automatic process control
US6838217B1 (en) * 2002-06-06 2005-01-04 Taiwan Semiconductor Manufacturing Company Define overlay dummy pattern in mark shielding region to reduce wafer scale error caused by metal deposition
TWI251722B (en) * 2002-09-20 2006-03-21 Asml Netherlands Bv Device inspection
JP2005175329A (ja) * 2003-12-15 2005-06-30 Canon Inc 研磨方法及び装置
US7018855B2 (en) * 2003-12-24 2006-03-28 Lam Research Corporation Process controls for improved wafer uniformity using integrated or standalone metrology
US7418353B2 (en) 2004-10-12 2008-08-26 Wisconsin Alumni Research Foundation Determining film stress from substrate shape using finite element procedures
WO2006093722A2 (en) 2005-02-25 2006-09-08 Accent Optical Technologies, Inc. Methods and systems for determining overlay error based on target image symmetry
WO2007086511A1 (ja) * 2006-01-30 2007-08-02 Nikon Corporation 処理条件決定方法及び装置、表示方法及び装置、処理装置、測定装置及び露光装置、基板処理システム、並びにプログラム及び情報記録媒体
JP5077770B2 (ja) * 2006-03-07 2012-11-21 株式会社ニコン デバイス製造方法、デバイス製造システム及び測定検査装置
US7656518B2 (en) * 2007-03-30 2010-02-02 Asml Netherlands B.V. Method of measuring asymmetry in a scatterometer, a method of measuring an overlay error in a substrate and a metrology apparatus
WO2008151083A1 (en) * 2007-05-30 2008-12-11 Kla-Tencor Corporation Feedforward/feedback litho process control of stress and overlay
US7873585B2 (en) * 2007-08-31 2011-01-18 Kla-Tencor Technologies Corporation Apparatus and methods for predicting a semiconductor parameter across an area of a wafer
DE102007046850B4 (de) * 2007-09-29 2014-05-22 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Verfahren zum Bestimmen einer Überlagerungsgenauigkeit
FR2931292A1 (fr) * 2008-05-15 2009-11-20 St Microelectronics Rousset Procede de controle en temps reel de la fabrication de circuits integres a l'aide de structures de controle localisees dans l'espace modele opc
US7951615B2 (en) * 2009-04-01 2011-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for implementing multi-resolution advanced process control
JP5391333B2 (ja) * 2009-06-17 2014-01-15 エーエスエムエル ネザーランズ ビー．ブイ． オーバレイ測定方法、リソグラフィ装置、検査装置、処理装置、及びリソグラフィ処理セル
US8525993B2 (en) * 2009-10-07 2013-09-03 Nanometrics Incorporated Scatterometry measurement of asymmetric structures
NL2005459A (en) * 2009-12-08 2011-06-09 Asml Netherlands Bv Inspection method and apparatus, and corresponding lithographic apparatus.
JP6008851B2 (ja) * 2010-07-19 2016-10-19 エーエスエムエル ネザーランズ ビー．ブイ． オーバレイ誤差を決定する方法及び装置
NL2007425A (en) * 2010-11-12 2012-05-15 Asml Netherlands Bv Metrology method and apparatus, and device manufacturing method.
KR101492205B1 (ko) * 2010-11-12 2015-02-10 에이에스엠엘 네델란즈 비.브이. 메트롤로지 방법 및 장치, 리소그래피 시스템, 및 디바이스 제조 방법
US9354526B2 (en) * 2011-10-11 2016-05-31 Kla-Tencor Corporation Overlay and semiconductor process control using a wafer geometry metric
US9512397B2 (en) * 2012-03-21 2016-12-06 Shengyuan Yang Micro and nano scale structures disposed in a material so as to present micrometer and nanometer scale curvature and stiffness patterns for use in cell and tissue culturing and in other surface and interface applications
NL2010717A (en) * 2012-05-21 2013-11-25 Asml Netherlands Bv Determining a structural parameter and correcting an asymmetry property.
NL2010691A (en) * 2012-05-29 2013-12-02 Asml Netherlands Bv A method to determine the usefulness of alignment marks to correct overlay, and a combination of a lithographic apparatus and an overlay measurement system.
US9430593B2 (en) 2012-10-11 2016-08-30 Kla-Tencor Corporation System and method to emulate finite element model based prediction of in-plane distortions due to semiconductor wafer chucking
US8998678B2 (en) * 2012-10-29 2015-04-07 Wayne O. Duescher Spider arm driven flexible chamber abrading workholder
US10401279B2 (en) 2013-10-29 2019-09-03 Kla-Tencor Corporation Process-induced distortion prediction and feedforward and feedback correction of overlay errors
US9087176B1 (en) 2014-03-06 2015-07-21 Kla-Tencor Corporation Statistical overlay error prediction for feed forward and feedback correction of overlay errors, root cause analysis and process control
KR102025214B1 (ko) * 2015-02-04 2019-09-25 에이에스엠엘 네델란즈 비.브이. 계측 방법 및 장치, 컴퓨터 프로그램 및 리소그래피 시스템

Also Published As

Publication number Publication date
KR20180011357A (ko) 2018-01-31
JP6785802B2 (ja) 2020-11-18
TW201712771A (zh) 2017-04-01
TWI697971B (zh) 2020-07-01
US9779202B2 (en) 2017-10-03
KR102356946B1 (ko) 2022-01-27
US20160371423A1 (en) 2016-12-22
CN107683475A (zh) 2018-02-09
JP2018524811A (ja) 2018-08-30
CN107683475B (zh) 2019-05-21
WO2016209625A1 (en) 2016-12-29

Similar Documents

Publication Publication Date Title
DE112016002803T5 (de) Detektion von prozessinduzierten asymmetrien, quantifizierung und steuerung unter verwendung von messungen der wafergeometrie
EP3189542B1 (de) Aufschlüsselungsanalyse von geometrieinduzierter überlagerung und verwendung einer aufschlüsselungsanalyse zur verbesserten überlagerungssteuerung
DE10297564B4 (de) Verfahren und Vorrichtung zum Steuern der Photolithographie-Überlagerungsjustierung mit vorwärtsgekoppelter Überlagerungsinformation
US10576603B2 (en) Patterned wafer geometry measurements for semiconductor process controls
DE112015001699B4 (de) Verfahren zum Bewerten des Verzugs eines Wafers und Verfahren zum Auswählen eines Wafers
DE102016223967A1 (de) Systeme und Verfahren zum Charakterisieren einer verfahrensinduzierten Waferform für die Prozesskontrolle unter Verwendung von CGS-Interferometrie
DE102006004411A1 (de) Verfahren und System für die Messdatenbewertung in der Halbleiterbearbeitung durch auf Korrelation basierende Datenfilterung
DE102017220872B4 (de) Verfahren und System zur Qualifizierung einer Maske für die Mikrolithographie
DE102005030586A1 (de) Verfahren und System für eine fortschrittliche Prozesssteuerung unter Anwendung der Messunsicherheit als Steuerungseingang
KR20180120260A (ko) 레코드 매칭 방법, 유지보수 스케줄링 방법, 및 장치
DE102017218098A1 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
CN108885407B (zh) 叠加方差稳定化方法及系统
DE112014005893B4 (de) Ein Verfahren zum Messen von Positionen von Strukturen auf einer Maske und dadurch Bestimmen von Fehlern bei der Herstellung von Masken
CN108268987B (zh) 多样式产品的品质推估方法
EP3117454B1 (de) Geometrische messungen von strukturierten wafern zur halbleiterprozesskontrolle
CN117316836B (zh) 一种应用马兰戈尼效应的晶圆加工管理系统
Robinson et al. Improved overlay control using robust outlier removal methods
Tsen et al. A novel multiple resolution APC on CMP and Litho-Etching
CN109405770A (zh) 一种通过光阻膜厚监控涂胶显影机台涂胶槽水平程度的方法
IL308126A (en) A method for determining a stochastic index related to a lithographic process

Legal Events

Date Code Title Description
R012 Request for examination validly filed