FR2931292A1 - Procede de controle en temps reel de la fabrication de circuits integres a l'aide de structures de controle localisees dans l'espace modele opc - Google Patents

Abstract

L'invention concerne un procédé de contrôle de la fabrication de circuits intégrés, comprenant des étapes de détermination de paramètres caractéristiques d'une courbe d'intensité de rayonnement appliqué à une plaquette de semi-conducteur (W) au travers d'un masque (MSK), en des zones critiques de structures à former sur la plaquette, pour chacune des zones critiques, placement d'un point de mesure dans un espace multidimensionnel dont chaque dimension correspond à l'un des paramètres caractéristiques, placement dans l'espace multidimensionnel de points de contrôle répartis autour d'une région délimitée par les points de mesure, de manière à délimiter une enveloppe entourant la région, pour chaque point de contrôle, définition de structures de contrôle (CS) correspondant chacune à un point de contrôle, générer un masque contenant les structures de contrôle, application à une plaquette de semi-conducteur d'un traitement faisant intervenir le masque généré, et analyse des structures de contrôle transférées à la plaquette pour y détecter des défauts éventuels.

Description

PROCEDE DE CONTROLE EN TEMPS REEL DE LA FABRICATION DE CIRCUITS INTEGRES A L'AIDE DE STRUCTURES DE CONTROLE LOCALISEES DANS L'ESPACE MODELE OPC

La présente invention concerne la fabrication de circuits intégrés. La présente invention concerne plus particulièrement le contrôle des différents traitements qui sont appliqués aux plaquettes de semi-conducteur lors de la fabrication de circuits intégrés, et notamment les traitements de lithographie, de gravure, de polissage et de planarisation. La présente invention concerne également la validation des masques utilisés lors des traitements de lithographie. Un traitement de lithographie comprend classiquement des étapes de dépôt d'une couche de réserve en résine photosensible sur une plaquette en un matériau semi-conducteur, et d'exposition de la couche de réserve au travers d'un masque, à un rayonnement (lumière visible, lumière ultraviolette, rayons X, faisceau d'électrons, etc.). La couche de réserve exposée au rayonnement est ensuite développée de manière à former un masque sur la plaquette. La plaquette et le masque formé dans la couche de réserve 1s peuvent ensuite être soumis à un traitement de gravure. Le masque formé par la couche de réserve sur la plaquette peut également servir notamment à réaliser des implants ou des retraits humides. Toutefois, ces différents traitements, et en particulier la lithographie présentent des limites en termes de miniaturisation des circuits intégrés. En 20 effet, plus les formes à réaliser sur une plaquette sont petites, plus les écarts entre les formes souhaitées et les formes réalisées sont importants en raison notamment d'effets de diffraction que produit le masque sur le rayonnement d'exposition du masque. Pour réduire ces écarts et en particulier les effets de la diffraction lors 25 de l'exposition d'une plaquette de semi-conducteur au travers d'un masque, une technique appelée "correction de proximité optique" OPC (Optical Proximity Correction) a été développée. Cette technique consiste à modifier le masque en prenant en compte les effets de proximité optique afin d'obtenir des motifs ayant une forme aussi proche que possible de celle 30 souhaitée. La figure 1 représente schématiquement des étapes d'un procédé PRS1 de génération de masques corrigés. Le procédé comprend une étape TPG d'extraction de structures de test pour former un motif de test TP à partir de données définissant une topologie (layout) LO de masque. Les structures de test sont des formes élémentaires correspondant à des formes de la topologie LO qui sont critiques, c'est-à-dire sensibles au phénomène de diffraction. Un motif de test comporte couramment des centaines, voire des milliers de structures élémentaires pour être représentatif des formes critiques à réaliser. Durant une étape suivante MW, les données de topologie LO et de motif de test TP sont utilisées pour réaliser un masque io MSK de lithographie. Un traitement de lithographie LITP au travers du masque MSK est ensuite appliqué à une plaquette de semi-conducteur W préalablement recouverte d'une couche de réserve. Durant une étape suivante MSD, des mesures de dimensions critiques sont réalisées sur le motif de test TP transféré à la plaquette W, et éventuellement sur des formes 15 de la topologie LO. Ces mesures sont comparées aux dimensions des formes correspondantes sur le masque MSK ou spécifiées par les données de topologie LO pour obtenir des mesures d'erreur de placement de bord EPE (Edge Placement Error) des formes critiques. Les mesures EPE obtenues à l'étape MSD sont utilisées pour déterminer des corrections à 20 appliquer aux structures de la topologie LO et générer à l'étape OPC une topologie corrigée CLO, incluant éventuellement un motif de test corrigé. La topologie CLO est ensuite utilisée pour générer un nouveau masque (étape MW). Le nouveau masque est ensuite utilisé pour traiter une nouvelle plaquette W (étape LITP). Des mesures sont réalisées sur la nouvelle 25 plaquette pour déterminer les erreurs EPE (étape MSD). Si les erreurs mesurées sont inférieures à un certain seuil, le dernier masque généré MSK est considéré valide, sinon les étapes OPC, MW, LITP et MSD sont à nouveau réalisées jusqu'à ce que les erreurs EPE soient inférieures au seuil. Dans certains cas, il peut être nécessaire de modifier la topologie LO. 30 Les étapes de procédé décrites précédemment doivent alors être exécutées à nouveau. Une technique de correction optique basée sur un modèle MBOPC (Model-Based Optical Proximity Correction) a également été développée pour déterminer le seuil d'ouverture de la couche de réserve en fonction de 35 la forme d'une courbe d'intensité de rayonnement sur la couche de réserve au travers du masque, la courbe d'intensité de rayonnement sur la couche de réserve pouvant être calculée pour n'importe quelle structure de motif imprimée sur le masque. Ainsi, la technique de correction MBOPC permet de prédire un seuil d'ouverture de la couche de réserve en fonction de variations de l'intensité du rayonnement appliqué à la couche de réserve au travers d'un masque. Les variations d'intensité de rayonnement appliqué à la couche de réserve au travers du masque peuvent être calculées pour n'importe quelle configuration de motif. La technique de correction MBOPC permet également de déduire les modifications à apporter aux io caractéristiques géométriques des motifs pour obtenir sur une plaquette de semi-conducteur des structures ayant des formes aussi proches que possible d'une topologie souhaitée. La définition d'un modèle est généralement effectuée conformément au procédé PRS2 représenté sur la figure 2. Le procédé PRS2 diffère du 15 procédé PRS1 en ce qu'il comprend une étape de modélisation MDLG utilisant un logiciel de modélisation permettant de traiter les mesures EPE pour en extraire un modèle de seuil d'ouverture de la couche de réserve MDL. Le seuil d'ouverture de la couche de réserve correspond à l'intensité de rayonnement nécessaire pour percer entièrement la couche de réserve. 20 Le masque MSK est ensuite corrigé à l'aide du modèle MDL pour former sur la plaquette W des structures se rapprochant de la topologie souhaitée LO. Si les mesures d'erreur EPE obtenues avec le nouveau masque sont satisfaisantes, le modèle est utilisé par le logiciel de production de masque pour générer d'autres masques ayant le même niveau d'intégration. Si au 25 contraire, les mesures d'erreur sont trop importantes, les étapes MDLG, OPC, MW, LITP et MSD sont à nouveau exécutées jusqu'à obtenir un modèle permettant d'obtenir un masque corrigé satisfaisant. Un modèle de type OPC comprend généralement un modèle optique et un modèle de traitement. La théorie optique à la base du modèle optique 30 est parfaitement connue et les calculs correspondants peuvent être effectués avec précision (H. H. Hopkins, "The concept of partial coherence in optics", In Proc. Royal Soc. Serie A., Vol. 217, p. 408, 1953, and "On the diffraction theory of optical images", ln Proc. Royal Soc. Serie A., Vol. 217, n°1131, p. 408-432, 1953). Les réglages des outils de lithographie sont nécessaires 35 pour créer un modèle optique qui peut être adapté pour correspondre aux données empiriques. Des logiciels du marché ont été conçus pour effectuer des calculs approchés d'intensité de rayonnement à l'aide d'une décomposition en vecteurs propres (eigenvectors) de la fonction utilisée pour calculer une image dite "aérienne" des intensités de rayonnement appliquées à la couche de réserve au travers d'un masque. Ces calculs concernent des millions de structures en forme de polygone sur un masque réel, et donc ne sont pas envisageables dans un environnement industriel. Il est donc nécessaire d'effectuer des approximations en ne tenant compte que des vecteurs propres les plus "énergétiques". Toutefois, la génération io d'un masque doit tenir compte de l'influence de ces approximations sur la précision obtenue. Un modèle de traitement est principalement empirique. Les variations d'intensité de rayonnement sont simulées grâce au modèle optique en des points situés sur des segments de droite appelés "sites" traversant des 15 bords des structures à réaliser sur une plaquette de semi-conducteur. La combinaison de cette simulation avec des mesures effectuées à l'aide d'un microscope électronique à balayage SEM (Scanning Electron Microscope) sur la plaquette de semi-conducteur sur de nombreuses structures permet d'effectuer une interpolation polynomiale qui est supposée prédire pour 20 chaque site placé sur une structure, la position du seuil d'ouverture de la couche de réserve, sur la base d'une simulation d'image aérienne. Un modèle de traitement MDL comprend donc classiquement un polynôme permettant de calculer une valeur approchée du seuil d'ouverture en fonction de paramètres de forme relatifs à la courbe d'intensité de 25 rayonnement sur la couche de réserve au travers du masque, au voisinage d'un bord de structure. Les paramètres de forme de courbe d'intensité qui sont déterminés empiriquement, peuvent comprendre notamment des intensités maximum et minimum locales, une pente maximum de la courbe d'intensité (dérivée du premier ordre de la courbe), l'intensité au point où la 30 pente de la courbe est maximum, la courbure (dérivée du second ordre) de la courbe au point où la pente de la courbe est maximum, les seuils empirique et théorique d'ouverture de la couche de réserve, et les valeurs théorique et empirique de l'erreur de placement de bord EPE du motif. Le polynôme de calcul du seuil d'ouverture de la couche de réserve est par 35 exemple de la forme : thr = -0.74862 + 3.13872 SL û 1.95222 SL2 + 0.23562 IX û 0.65241 IX2 + 0.40022 IX3 -0.05458 CRV + 0.00577 CRV2 (1) dans lequel SL est la pente maximum, IX la valeur maximum et CRV la courbure de la courbe d'intensité au point où la pente est maximum.

La validation d'un modèle peut généralement être effectuée par une simulation dite "légère" (sparse). La simulation légère utilise le modèle MDL pour calculer l'intensité lumineuse dite "aérienne" (aerial intensity), c'est-à-dire sur la couche de réserve en des points situés sur des segments de droite appelés "sites" traversant des bords de formes à réaliser sur une io plaquette de semi-conducteur. Ainsi, sur la figure 2, le procédé PRS2 comprend une étape de simulation SIM permettant à partir du modèle MDL et du motif de test TP et/ou de la topologie LO, d'obtenir des mesures de simulation d'erreurs de placement de bords SEPE. Un modèle MDL permet donc notamment de 15 prévoir les effets de déplacements de segments en terme d'erreur EPE, sans avoir à imprimer un masque et transférer le masque sur une plaquette de semi-conducteur. Durant des premières étapes de modélisation, un modèle est extrait d'une topologie de masque et validé en appliquant un traitement de 20 lithographie et gravure à une plaquette de semi-conducteur à l'aide d'un masque, et en effectuant des mesures de validation sur la plaquette traitée à partir d'images de la plaquette obtenues par exemple à l'aide d'un microscope électronique à balayage SEM. Bien entendu, d'autres systèmes capables d'atteindre des résolutions similaires à celle d'un SEM peuvent être 25 utilisés, comme un microscope à force atomique AFM (Atomic-Force Microscope), un microscope à effet tunnel STM (Scanning-Tunneling Microscope), ou un microscope électronique en transmission TEM (Transmission Electron Microscope). La figure 3 représente un exemple de structure dont le contour 30 présente la forme d'un polygone M1. La figure 3 montre également les sites SS où sont effectuées des mesures. Le positionnement des sites SS sur le polygone M1 est effectué par l'utilisateur durant la constitution du modèle. Durant la constitution du modèle, chaque polygone M1 est fragmenté à l'aide d'un algorithme de fragmentation qui découpe le polygone formant le motif 35 en segments, à raison d'un segment par site SS. Les segments du polygone M1 sont délimités sur la figure 3 par les points PF. La figure 3 montre également en superposition sur la structure M1 une structure M2 telle que simulée ou formée sur une plaquette W à partir de la structure M1. II peut être observé que tous les angles de la structure M1 ont disparu dans la structure M2 en raison notamment des effets de la diffraction. Le modèle résultant des mesures EPE dépend des positions de site choisies. La figure 4 représente une courbe d'intensité lumineuse I(x) représentative de l'intensité lumineuse appliquée à la couche de réserve, le long d'un site SS, x étant la distance en nm entre le point considéré et le io bord de la structure. Sur la figure 4, la courbe Cl est comprise entre des valeurs d'intensité maximum IX et minimum IN et présente une pente maximum SL. Le point d'ouverture de la couche de réserve (x = 0) se trouve dans une zone où la courbe Cl atteint la pente maximum SL. La figure 5 représente une structure M1' dérivée de la structure M1, is après correction OPC. La structure dérivée M1' a été obtenue en décalant vers l'extérieur les segments (par exemple sgl) correspondant à des zones en retrait (par rapport à la structure M1) dans la structure correspondante réalisée M2, et en décalant vers l'intérieur de la structure M1, les segments (par exemple sg2) correspondant à des zones en excès (par rapport à la 20 structure M1) dans la structure M2. Des méthodes de simulation en deux dimensions, dites "denses", ont également été développées. Les simulations denses sont effectuées directement sur des images obtenues par exemple à l'aide d'un microscope électronique à balayage SEM, en comparant les contours polygonaux 25 simulés avec ceux extraits des images. Les simulations denses permettent d'obtenir une plus grande précision et une plus grande exhaustivité, mais nécessitent des puissances et des temps de calcul plus importants. Pour réduire l'importance des calculs à effectuer, il peut être prévu d'appliquer une simulation dense uniquement au motif de test TP. D'une manière 30 générale, le choix entre une simulation légère et une simulation dense dépend de la complexité et du niveau de précision de la topologie. En raison de son coût, la simulation dense n'est utilisée que lorsqu'elle est strictement nécessaire, notamment lorsque la précision des structures à former sur une plaquette de semi-conducteur atteint 45 nm ou est inférieure à cette valeur.

Comme exposé précédemment, les structures corrigées à l'aide du modèle sont validées en les imprimant sur un masque, puis en les transférant sur une plaquette de semi-conducteur, et enfin en procédant à des mesures sur la plaquette. Cette validation qui fait intervenir des centaines de points de mesure est extrêmement consommatrice de temps et notamment de temps de calcul, et l'exploitation des données obtenues nécessite des compétences de haut niveau. Il résulte de ces inconvénients qu'il est impossible de contrôler toutes les structures d'un masque et de contrôler en temps réel les plaquettes dans une chaîne de production. Il ro n'existe en effet que très peu de manières conventionnelles de réaliser des contrôles sur des plaquettes en cours de traitement, après une exposition de lithographie et/ou un traitement de gravure. L'une de ces manières consiste à réaliser sur chaque niveau de masquage critique quelques mesures SEM de structures critiques sur des sites de mesure isolés, ou dans des zones 15 plus larges, ou en utilisant un diffusiomètre (scatterometer) sur des zones de taille constante. Cette solution n'est pas totalement fiable, dans la mesure où elle ne permet pas de détecter tous les défauts susceptibles d'apparaître sur les plaquettes en production. II n'est en effet pas possible de réaliser des mesures systématiques dans des zones où l'intensité lumineuse présente 20 une forme défavorable. Par ailleurs, de nombreux paramètres déterminent les conditions dans lesquelles les traitements sont appliqués à une plaquette de semi-conducteur. Ces paramètres déterminent notamment les conditions d'éclairement, et en particulier l'intensité lumineuse appliquée au masque, la 25 focalisation de la lumière sur la couche de réserve, l'épaisseur de la couche de réserve et les conditions d'application du traitement de gravure. Il s'avère que ces paramètres peuvent fluctuer notamment en fonction de conditions ambiantes jusqu'à induire des défauts de fabrication des circuits intégrés sur la plaquette. En l'absence de surveillance exhaustive de la fabrication de 3o circuits intégrés, il n'est donc pas possible de garantir une précision et une qualité dans les chaînes de fabrication de grandes quantités. Il est donc souhaitable de pouvoir surveiller en temps réel une chaîne de production pour détecter des dérives dans les réglages des paramètres de fabrication et notamment des phases de lithographie et de gravure.

Par ailleurs, il peut être nécessaire de modifier des réglages de fabrication ou de modifier légèrement un masque. De telles modifications nécessitent de mesurer à nouveau des centaines de structures à l'aide d'un SEM. Chaque étape de validation nécessite de nombreuses heures d'utilisation d'un SEM, même si les mesures sont automatisées. Ces mesures requièrent également un important travail d'analyse par une personne hautement qualifiée. Il est nécessaire ensuite de mettre en oeuvre plusieurs étapes de traitement d'une plaquette. Il est ainsi habituel d'utiliser à cet effet de grandes quantités de plaquettes de semi-conducteur pour io effectuer des tests d'exploration. L'inspection rapide de tous les essais n'étant pas envisageable, il est nécessaire d'opérer des choix avant la validation OPC, avec le risque de finalement découvrir que le modèle n'est pas compatible avec le traitement de fabrication au moment de la vérification finale. is Une idée de l'invention est de placer chaque segment de chaque polygone d'un masque réel dans un espace multidimensionnel à n dimensions, n étant le nombre de vecteurs propres considérés tels que mentionnés précédemment, de manière à obtenir une région dans laquelle sont localisés tous les segments. Cette région à n dimensions permet 20 ensuite de définir des structures de contrôle qui sont localisées dans l'espace multidimensionnel légèrement en dehors de la région, et en nombre suffisant pour entourer cette région. Ces structures de contrôle sont rassemblées dans un motif de contrôle qui est inséré dans le masque et surveillé à partir d'une image SEM. En raison de leur position en dehors de 25 la région à laquelle appartiennent les structures du masque, les structures de contrôle seront les premières à être soumises à des déformations détectables, s'il apparaît des dérives dans les différents réglages des traitements à appliquer aux plaquettes. Ainsi, il est possible de surveiller l'évolution de l'ensemble du modèle 30 sur chaque plaquette de semi-conducteur en cours de traitement en garantissant que si le motif de contrôle est correct, les autres motifs formés sur la plaquette sont corrects. La constitution d'un motif de contrôle permet également de valider plus rapidement un modèle dérivé d'un autre modèle précédemment validé, ou à l'inverse d'éliminer plus rapidement des solutions 35 qui ne sont pas viables. La constitution d'un motif de contrôle permet également de sélectionner les modèles dérivés les plus aptes à subir avec succès l'épreuve de validation. Il en résulte un gain important en temps de cycle de développement. Ainsi, dans un mode de réalisation, il est prévu un procédé de contrôle de la fabrication de circuits intégrés, comprenant des étapes consistant à : déterminer des paramètres caractéristiques d'une courbe d'intensité de rayonnement appliqué à une plaquette de semi-conducteur au travers d'un masque, en des zones critiques de structures à former sur la plaquette, et pour chacune des zones critiques, placer un point de mesure io dans un espace multidimensionnel dont chaque dimension correspond à l'un des paramètres caractéristiques, en fonction de la valeur de chacun des paramètres caractéristiques de la courbe d'intensité dans la zone critique. Selon un mode de réalisation, le procédé comprend des étapes consistant à : placer dans l'espace multidimensionnel des points de contrôle répartis 15 autour d'une région délimitée par des points de mesure les plus extrêmes, de manière à délimiter une enveloppe entourant la région, pour chaque point de contrôle, définir une structure de contrôle de manière à ce qu'une courbe d'intensité de rayonnement sur la structure de contrôle présente des valeurs de paramètres caractéristiques correspondant au point de contrôle, et 20 appliquer à une plaquette de semi-conducteur un traitement faisant intervenir un masque contenant les structures de contrôle, pour transférer les structures de contrôle à la plaquette. Selon un mode de réalisation, le procédé comprend une étape d'analyse des structures de contrôle transférées à la plaquette pour y 25 détecter des défauts éventuels. Selon un mode de réalisation, l'analyse des structures de contrôle comprend des étapes de formation d'une image des structures de contrôle transférées à la plaquette, et d'analyse de l'image pour y détecter des défauts. 30 Selon un mode de réalisation, l'analyse d'image comprend une étape de comparaison de chaque structure de contrôle à une image de la structure de contrôle telle que transférée à une plaquette de semi-conducteur. Selon un mode de réalisation, l'étape de comparaison d'image comprend des étapes de détection du nombre de polygones dans l'image et 35 du nombre de polygones dans la structure de contrôle, de comparaison des nombres de polygones dans l'image et dans la structure de contrôle, et i0

d'activation d'un signal d'erreur si l'étape de comparaison révèle une différence. Selon un mode de réalisation, les structures de contrôle sont rassemblées dans un motif de contrôle dont la taille est telle qu'il peut être entièrement visualisé dans une seule image avec une définition suffisante pour y détecter des défauts. Selon un mode de réalisation, les structures de contrôle sont placées dans le masque dans une zone non utilisée pour la fabrication de circuits intégrés. io Selon un mode de réalisation, les structures de contrôle sont placées dans le masque dans une zone prévue pour le passage d'une ligne de découpe de la plaquette. Selon un mode de réalisation, une structure de contrôle est dérivée d'une structure de zone critique correspondant à un point dans l'espace ls multidimensionnel proche du point de contrôle correspondant à la structure de contrôle. Selon un mode de réalisation, le procédé comprend des étapes d'ajustement de la sensibilité de chaque structure de contrôle vis-à-vis d'une dérive d'un paramètre définissant des conditions de traitement d'une 20 plaquette de semi-conducteur. Selon un mode de réalisation, les paramètres caractéristiques d'une courbe d'intensité de rayonnement en une zone critique d'une structure à former sur la plaquette sont déterminés à l'aide d'un modèle de seuil d'ouverture d'une couche de réserve formée sur la plaquette. 25 Selon un mode de réalisation, les structures de contrôle sont insérées dans plusieurs masques intervenant dans la fabrication des circuits intégrés sur une plaquette de semi-conducteur. Selon un mode de réalisation, les structures de contrôle transférées à une plaquette de semi-conducteur par un masque sont analysées à 30 plusieurs reprises à l'issue de traitements différents appliqués à la plaquette. Selon un mode de réalisation, les traitements appliqués à une plaquette de semi-conducteur après lesquels est effectuée une analyse des structures de contrôle transférées à la plaquette, comportent au moins l'un des traitements comprenant un traitement de lithographie, un traitement de 35 gravure, un traitement de planarisation, et un traitement de polissage. Dans un mode de réalisation, il est également prévu un procédé de contrôle d'un masque de lithographie utilisé dans la fabrication de circuits Il

intégrés sur une plaquette de semi-conducteur. Selon un mode de réalisation, le procédé de contrôle de masque comprend des étapes d'exécution du procédé de contrôle de fabrication tel que défini précédemment, le masque étant considéré non viable si l'analyse des structures de contrôle transférées à une plaquette de semi-conducteur révèle des défauts. Des exemples de réalisation de l'invention seront décrits dans ce qui suit, à titre non limitatif en relation avec les figures jointes parmi lesquelles : - les figures 1 et 2 décrites précédemment représentent des étapes de mise io au point du traitement OPC associé aux procédés de lithographie, - la figure 3 décrite précédemment représente un exemple de structure présente sur un masque de lithographie, - la figure 4 décrite précédemment, représente une courbe d'intensité lumineuse le long d'un site sur la couche de réserve formée sur une 15 plaquette, - la figure 5 décrite précédemment représente un exemple de structure corrigée, présente sur un masque de lithographie, dérivée de la structure représentée sur la figure 3, - la figure 6 représente des étapes d'un procédé de contrôle selon un mode 20 de réalisation, - les figures 7 et 8 représentent des projections dans deux plans de l'espace modèle, de points correspondant chacun à un site de mesure sur une plaquette de semi-conducteur, - la figure 9 représente un exemple de structure susceptible d'être formée 25 sur une plaquette de semi-conducteur, - la figure 10 représente une structure de contrôle dérivée de la structure représentée sur la figure 9, - la figure 11 représente des courbes d'intensité lumineuse sur la couche de réserve, 30 - la figure 12 représente un exemple de motif de contrôle comprenant la structure de contrôle de la figure 10, - la figure 13 représente une plaquette de semi-conducteur, - les figures 14A et 14B représentent une structure formée sur une plaquette de semi-conducteur, respectivement avec et sans défaut, - les figures 15 et 16 représentent d'autres structures formées sur une plaquette avec des défauts. La figure 6 représente des étapes d'un procédé de contrôle PRS3 selon un mode de réalisation. Sur la figure 6, le procédé comprend une étape de génération CSG de structures de contrôle CS à partir d'une topologie de masque LO et d'un modèle MDL. Les structures de contrôle sont générées de manière à être plus sensibles à des dérives de paramètres de fabrication que les structures de circuit intégré à former sur une plaquette de semi-conducteur W. Durant une étape suivante MW, un masque MSK est généré à partir des structures de contrôle CS et de la topologie LO. Vient ensuite une étape de lithographie LITP suivie éventuellement d'une étape de gravure pour transférer le masque MSK à une couche de réserve préalablement déposée sur une plaquette de semi-conducteur W. Durant une étape suivante MSD, des mesures sont réalisées sur la plaquette W afin 1s d'évaluer les caractéristiques MS des structures de contrôle CS transférées à la plaquette. Si les caractéristiques obtenues ne sont pas satisfaisantes, un nouveau cycle de génération et validation est réalisé pour modifier une ou plusieurs des structures de contrôle (étape CSG), les transférer à une plaquette W (étapes MW, LITP), et mesurer les caractéristiques MS des 20 structures de contrôle CS transférées à la plaquette. Si les caractéristiques obtenues sont satisfaisantes, les structures de contrôle obtenues à l'étape CSG sont validées et insérées dans les masques afin de surveiller les traitements de lithographie et de gravure appliqués à des plaquettes de semi-conducteur durant la fabrication de circuits intégrés. 25 Ainsi, à la suite de l'étape LITP, des mesures sont réalisées sur les structures de contrôle validées (étape MSD), et si des erreurs ou des dérives sont observées dans les structures de contrôle transférées à la plaquette, un signal d'erreur ER est activé. La validation des structures de contrôle peut être également effectuée 30 en partie par des étapes de simulation SIM exploitant un modèle MDL et permettant d'estimer les caractéristiques SMS des structures transférées sur une plaquette W. Un modèle peut être généré à partir de structures de test TP extraites des structures du masque, conformément au procédé PRS2 (Figure 2). La 35 modélisation comprend une étape de détermination par mesure de paramètres caractérisant la courbe d'intensité lumineuse (telle que celle de la figure 4) sur la couche de réserve le long de sites de mesure SS sur les structures de test. Les paramètres caractérisant la courbe d'intensité lumineuse comprennent par exemple les valeurs minimum IN et maximum IX de la courbe, la pente maximum SL de la courbe et la courbure CRV soit au point où la pente de la courbe est maximum, soit au point d'intersection entre le site et le polygone initial, selon le type de modèle. Par ailleurs, on définit un espace multidimensionnel appelé "espace modèle" dont chaque dimension correspond à un vecteur propre ou un paramètre, caractérisant la courbe d'intensité lumineuse, tel que IN, IX, SL, et CRV. Chaque site de mesure SS correspond donc à un point dans l'espace modèle. La figure 7 représente une projection des points P ainsi obtenus dans le plan (IX, SL). La figure 8 représente une projection des points P dans le plan (IN, IX). Tous les points P obtenus sont localisés dans un volume V délimité par les points les plus extrêmes. Le volume V peut être calculé à l'aide de la formule suivante : IXmax INmf ax SLm ax CRVrmax v =f f J J J J IXmin INmin SLmin CRVmin dans laquelle IXmax, IXmin, INmin, INmax, SLmax, SLMin, CRVmax, et CRVmin sont les valeurs maximum et minimum des paramètres IX, IN, SL et 20 CRV pour tous les points P. Les structures de contrôle sont ensuite déterminées en choisissant des points de contrôle correspondants dans l'espace modèle, autour du volume V et proches de celui-ci. Les points de contrôle sont également répartis autour du volume V d'une manière sensiblement homogène ou 25 uniforme afin de délimiter une enveloppe entourant complètement le volume V. Le positionnement des points de contrôle peut être effectué à l'aide d'un logiciel de visualisation, permettant de visualiser le volume V dans différents plans. Ainsi, les figures 7 et 8 représentent des points de contrôle CP1 à CP10 qui ont été répartis autour du volume V à faible distance de ce dernier. 30 Les figures 7 et 8 montrent également l'intersection approximative de l'enveloppe CE délimitée par les points CPI-CPIO avec les plans (IX, SL) et (IN, IX). Le nombre de points de contrôle CP1-CP10 choisis est par exemple déterminé de manière à ce que toutes les structures de contrôle .vxyz...dvdxdydz... (2) correspondant chacune à un point CPI-CPIO puissent être visualisées dans une seule ou deux images SEM ayant un rapport d'agrandissement suffisant pour y détecter des défauts éventuels. Par exemple, avec un rapport d'agrandissement de 25K, une image SEM correspond à une zone de 5 x 5 pm sur une plaquette de semi-conducteur. Les structures de contrôle sont réparties dans un motif de contrôle de forme rectangulaire de manière à être éloignées les unes des autres d'une distance minimum au delà de laquelle les structures n'interagissent pas entre elles. Cette distance minimum est appelée "diamètre optique". Si chaque structure de contrôle occupe une surface légèrement supérieure à 1 pm2, incluant une zone de garde autour de la structure de contrôle pour éviter les interactions avec les autres structures, une image SEM avec un rapport d'agrandissement de 40K peut comprendre une dizaine de structures de contrôle. Il est à noter que les points P situés sur ou au voisinage de l'axe IN = 0 sur la figure 8 correspondent à des valeurs inférieures à 1 %. Ces valeurs ne sont donc pas significatives en raison de la précision des calculs permettant de positionner les points dans l'espace modèle. C'est la raison pour laquelle des points de contrôle tels que CP4, CP6 et CP9 sur la figure 8 peuvent apparaître entourés de points P. Certains points P peuvent également apparaître en dehors de l'enveloppe CE en raison du fait que les figures 7 et 8 présentent une projection des points P dans un plan et que l'intersection de l'enveloppe CE avec le plan représentée sur les figures est dessinée d'une manière très approximative. Durant une étape suivante, une structure de contrôle est générée pour chaque point de contrôle CPI-CPIO choisi. La génération d'une structure de contrôle correspondant à un point de contrôle peut être effectuée à partir d'une structure de circuit intégré correspondant à un point P proche du point de contrôle considéré. Ainsi, la figure 9 représente une structure de circuit intégré comprenant une ligne centrale 1 et dix polygones 2 en forme de I alignés perpendiculairement à la ligne centrale 1, et répartis en deux rangées de cinq polygones, de part et d'autre de la ligne centrale 1. La ligne 1 présente une longueur LI de 2,010 pm et une largeur L2 de 0,130 pm. La ligne 1 est espacée des polygones 2 d'une distance L3 de 0,110 pm. Chaque polygone 2 présente une longueur L4 de 1,650 pm et une partie centrale de largeur L5 égale à 0,134 pm. Les parties d'extrémité des polygones 2 présentent une largeur L6 de 0,159 pm. Les parties centrales des polygones 2 sont espacées les unes des autres d'une distance L7 de 0,186 pm. Cette structure correspond au point P1 ayant la plus petite valeur maximum d'intensité IX et la plus petite pente maximum SL sur les figures 7 et8. La figure 10 représente une structure de contrôle CS5 dérivée de la structure de circuit intégrée de la figure 9 et correspondant dans l'espace modèle au point de contrôle CP5. Le point CP5 correspond à des valeurs maximum d'intensité IX et de pente SL inférieures à celles du point P1 io correspondant à la structure de la figure 9. La structure de contrôle CS5 comprend trois tronçons de ligne 3, 4, 5 parallèles et de même longueur LC51. Les tronçons 3, 4, 5 sont espacés d'une distance LC53. Le tronçon central 4 présente une largeur LC54 inférieure à la largeur LC52 des tronçons latéraux 3, 5. 15 Pour passer de la structure de la figure 9 à la structure de contrôle CS5, la ligne centrale 1 a été conservée, mais sa longueur a été réduite pour limiter la surface occupée par la structure de contrôle. La distance LC53 a été choisie égale à la distance L4 entre la ligne centrale 1 et les polygones 2. Les tronçons latéraux 3, 5 ont été choisis de manière à obtenir des 20 paramètres optiques similaires, mais avec une valeur d'intensité maximum IX et une pente maximum SL inférieures. Pour réduire la valeur de la pente maximum SL, la largeur du tronçon central 4 est diminuée par rapport à celle la ligne 1. Ainsi, la largeur LC54 du tronçon 4 est choisie inférieure à la largeur LC52 de chacun des tronçons latéraux 3, 5. Dans l'exemple de la 25 figure 10, LC51 = 0,800 pm, LC52 = 0,165 pm, LC53 = 0,110 pm et LC54 = 0,120 pm. II est à noter que ces valeurs sont choisies en conformité avec des spécifications DRM (Design Rule Manual), avec quelques dérogations possibles dans une faible mesure. Ainsi, dans l'exemple précédent, la 30 largeur de la ligne centrale est inférieure de 10 nm à la largeur minimum d'une structure indiquée dans les spécifications. Durant une étape suivante, une courbe de simulation d'intensité lumineuse au niveau de la couche de réserve le long de chaque site (SS5 pour la structure de contrôle CP5) de chaque structure de contrôle est tracée 35 de manière à déterminer la position de la structure de contrôle dans l'espace modèle. La figure 11 représente des exemples de courbes C10 à C13 de pourcentage d'intensité lumineuse en fonction de la position le long d'un site sur une structure de contrôle. Chaque structure de contrôle obtenue est modifiée itérativement pour atteindre le point CP1-CP10 souhaité dans l'espace modèle. Ainsi, sur la figure 11, la courbe C10 a été obtenue le long du site SS5 dans une structure d'origine dérivée de la structure de la figure 9. Les courbes C11 et C12 ont été obtenues avec des structures intermédiaires, et la courbe C13 a été obtenue avec la structure finale telle que représentée sur la figure 10 avec les dimensions LC51-LC54 telles que spécifiées précédemment. Les structures de contrôle obtenues sont réparties dans une zone rectangulaire de manière à former un motif de contrôle qui peut être visualisé en une seule image SEM avec une résolution suffisante pour permettre la détection d'éventuels défauts. La figure 12 représente un exemple d'un tel motif de contrôle CS. Sur la figure 12, le motif de contrôle CS présente une forme carrée, par exemple de 5 pm de côté, dans laquelle sont réparties dix structures de contrôle CSI-CS10 correspondant aux dix points de contrôle CPI-CPIO. Chaque structure CS1-CS10 comprend un site de mesure SS1-SS10. Les structures CS1-CS10 sont suffisamment espacées les unes des autres dans le motif CS pour ne pas interférer entre elles. A cet effet, la distance minimum entre deux structures de contrôle est choisie supérieure ou égale au diamètre optique. Dans l'exemple de la figure 12, le diamètre optique est inférieur à 1,024 pm. La structure CS1 comprend deux tronçons de ligne identiques, alignés et espacés d'une distance LC13. Chaque tronçon de ligne présente une largeur LC11 et une longueur LC12. Dans l'exemple de la figure 12, LC11 = 0,120 pm, LC12 = 0,855 pm et LC13 = 0,400 pm. Chacune des structures CS2, CS6, CS9 et CS10 comprend deux rectangles identiques, alignés et espacés d'une distance LC23, LC63, LC93, LC103. Les bords alignés des deux rectangles présentent une longueur LC22, LC62, LC92, LC102. Les autres bords des deux rectangles présentent une longueur de LC21, LC61, LC91, LC101. Dans l'exemple de la figure 12, LC21 = 0,500 pm, LC22 = 0,415 pm, LC23 = 0,390 pm, LC61 = 0,800 pm, LC62 = 0,375 pm, LC63 = 0,180 pm, LC91 = 0,800 pm, LC92 = 0,335 pm, LC93 = 0,230 pm, LOI 01 = 0,400 pm, LC102 = 0,360 pm et LC103 = 0,132 pm. La structure CS3 présente la forme d'un H, avec deux tronçons de ligne parallèles et un tronçon de ligne perpendiculaire reliant les deux tronçons de lignes parallèles en leur zone médiane. Les tronçons de ligne parallèles présentent une longueur LC31 et une largeur LC32, et sont espacés entre eux d'une distance LC33. Le tronçon de ligne perpendiculaire présente une largeur LC34. Dans l'exemple de la figure 12, LC31 = 1,270 pm, LC32 = 0,128 pm, LC33 = 0,194 pm et LC34 = 0,110 pm. Io La structure CS4 comprend un unique tronçon de ligne ayant une largeur LC41 et une longueur LC42. Dans l'exemple de la figure 12, LC41 = 0,120 pm et LC42 = 0,950 pm. La structure CS7 comprend deux tronçons de ligne identiques, alignés et espacés d'une distance LC73. Chaque tronçon de ligne présente 15 une largeur LC71 et une longueur LC72. Les zones en regard des deux tronçons de ligne présentent une plus grande largeur LC74 et s'étendent sur une longueur LC75. Dans l'exemple de la figure 12, LC71 = 0,129 pm, LC72 = 0,750 pm, LC73 =0,132 pm, LC74 = 0,169 pm et LC75 = 0,104 pm. La structure CS8 comprend trois tronçons de ligne parallèles, d'une 20 longueur LC81 et espacés d'une distance LC83, dont un tronçon de ligne central ayant une largeur LC84, et deux tronçons de ligne latéraux ayant une largeur LC82. Dans l'exemple de la figure 12, LC81 = 0,800 pm, LC82 = 0,165 pm, LC83 = 0,140 pm et LC84 = 0,130 pm. Le motif de contrôle CS est ensuite placé dans le masque 25 correspondant au traitement à contrôler. Le motif de contrôle CS peut être placé dans une zone non utilisée du masque, par exemple sur une ligne de découpe (scribe fine). La figure 13 représente une plaquette de semi-conducteur W sur laquelle apparaissent les lignes de découpe SCL prévues pour diviser la plaquette en microplaquettes MP comportant chacune un 3o circuit intégré. La figure 13 montre également un champ d'exposition EF qui est appliqué à la plaquette à chaque traitement de lithographie. Dans l'exemple de la figure 13, le champ d'exposition EF couvre une surface correspondant à 42 microplaquettes MP. Les lignes de découpe SCL peuvent en effet présenter une largeur suffisante (environ 80 à 100 pm dans 35 l'exemple des figures 9, 10 et 12) pour y insérer un motif d'environ 5 x 5 pm.

Si davantage de structures de contrôle sont nécessaires pour garantir une probabilité suffisante de détection d'un défaut de traitement, il peut être envisagé de disposer les structures de contrôle dans deux motifs de contrôles qui sont placés dans une zone inutilisée du masque, par exemple sur une ligne de découpe. Il est alors nécessaire d'acquérir et d'analyser deux images SEM. Le motif de contrôle peut bien entendu être placé dans des zones prévues pour recevoir des structures de circuit intégré. Cette mesure peut être appliquée notamment lorsque les lignes de découpe sont très étroites lo ou lorsque les microplaquettes sont très petites. Le masque ainsi modifié est ensuite transféré à une plaquette de semi-conducteur. Un motif de contrôle peut être ainsi conçu et inséré dans chaque masque utilisé pour fabriquer un circuit intégré sur une plaquette de semi-conducteur W, chaque motif de contrôle pouvant ensuite être vérifié à 15 la suite de chaque traitement de lithographie, de gravure, appliqué à la plaquette, et plus généralement à chaque traitement susceptible de réaliser ou de modifier des formes sur la plaquette, tel que les traitements de polissage, et planarisation mécanique ou chimique. Pour exploiter les motifs de contrôle ainsi réalisés, il suffit de prévoir 20 dans la chaîne de traitement, l'acquisition d'une image du motif de contrôle après chaque traitement. L'image du motif de contrôle sur la plaquette de semi-conducteur est ensuite analysée pour déterminer la fiabilité du traitement qui vient d'être réalisé. Cette analyse peut comprendre une détection automatique du nombre de polygones dans le motif de contrôle. Si 25 le nombre de polygones détectés ne correspond pas au nombre de polygones prévus dans le motif de contrôle, cela signifie qu'un ou plusieurs polygones ont été divisés (cas de discontinuités) ou au contraire qu'un ou plusieurs polygones ont été reliés (cas de pontages). Dans ce cas, le signal d'erreur ER est activé. 30 Les figures 14A, 14B représentent une structure transférée sur une plaquette de semi-conducteur et comprenant trois tronçons de lignes. La figure 14A illustre le cas où la structure a été correctement transférée à la plaquette, et la figure 14B, le cas où un pontage s'est formé entre les trois tronçons de ligne. Les figures 15 et 16 représentent des parties de 35 polygones transférés sur une plaquette. La figure 15 représente des pontages Dl, D2 formés entre des extrémités de tronçons de ligne. La figure 16 représente une séparation D3 non désirée d'un polygone en deux polygones disjoints. L'analyse de l'image du motif de contrôle peut également être effectuée manuellement, par exemple en superposant l'image du motif au motif de contrôle tel qu'il a été inséré dans le masque. Une analyse plus fine peut également être effectuée en cherchant à détecter des variations importantes d'épaisseur (ou de positions de bords) des polygones du motif de contrôle, sans attendre que des polygones de contrôle soient fusionnés ou séparés en deux parties. Le procédé qui vient d'être décrit peut comprendre des étapes itératives d'amélioration du motif de contrôle CS consistant à modifier des structures de contrôle du motif jusqu'à l'obtention d'un résultat satisfaisant, notamment en terme de positionnement de chaque point de contrôle CP1- CP10 correspondant dans l'espace modèle aux structures de contrôle CS1-CS10, par rapport au volume V rassemblant tous les points correspondant aux formes du masque. Des étapes itératives peuvent également être prévues pour ajuster la sensibilité des structures de contrôle à des variations des conditions de réalisation des traitements de lithographie et gravure.

Ainsi, le motif de contrôle peut être transféré sur une plaquette W, notamment sous différentes conditions d'éclairement de la couche de réserve, de focalisation de la lumière sur la couche de réserve, en faisant varier l'épaisseur de la couche de réserve, ou les conditions du traitement de gravure.

Le procédé tel que précédemment décrit peut également être appliqué à la validation d'un masque. Si les structures de contrôle dérivées du masque ne peuvent pas être réalisées sans défaut, cela signifie que le masque ne permet pas de fabriquer des structures de circuit intégré avec une fiabilité suffisante.

Il apparaîtra clairement à l'homme de l'art que la présente invention est susceptible de diverses variantes de réalisation et d'applications. En particulier, l'invention peut s'appliquer à d'autres traitements intervenant dans la fabrication de circuits intégrés, et en particulier à tous les traitements susceptibles de modifier les formes de structures formées dans ou sur une plaquette de semi-conducteur.

Par ailleurs, la détection d'erreurs dans les structures de contrôle peut être également effectuée structure par structure, à partir d'une image de chaque structure de contrôle. II n'est ainsi pas nécessaire que toutes les structures de contrôle soient rassemblées dans un motif de forme rectangulaire. 21

Claims (15)

1. REVENDICATIONS1. Procédé de contrôle de la fabrication de circuits intégrés, comprenant des étapes consistant à : déterminer des paramètres caractéristiques d'une courbe d'intensité de rayonnement appliqué à une plaquette de semi-conducteur (W) au travers d'un masque (MSK), en des zones critiques (SS) de structures à former sur la plaquette, et pour chacune des zones critiques, placer un point de mesure (P) dans un espace multidimensionnel dont chaque dimension correspond à l'un des paramètres caractéristiques (IX, IN, SL, CRV), en fonction de la valeur de chacun des paramètres caractéristiques de la courbe d'intensité dans la zone critique, caractérisé en ce qu'il comprend des étapes consistant à : placer dans l'espace multidimensionnel des points de contrôle (CP1-CP10) répartis autour d'une région délimitée par des points de mesure les plus extrêmes, de manière à délimiter une enveloppe (CE) entourant la région, pour chaque point de contrôle, définir une structure de contrôle (CS1-CS10) de manière à ce qu'une courbe d'intensité de rayonnement sur la structure de contrôle présente des valeurs de paramètres caractéristiques correspondant au point de contrôle, appliquer à une plaquette de semi-conducteur (W) un traitement faisant intervenir un masque (MSK) contenant les structures de contrôle, pour transférer les structures de contrôle à la plaquette.
2. 2. Procédé selon la revendication 1, comprenant une étape d'analyse des structures de contrôle transférées à la plaquette pour y détecter des défauts éventuels.
3. 3. Procédé selon la revendication 2, dans lequel l'analyse des structures de contrôle (CSI-CS10) comprend des étapes de formation d'une image des structures de contrôle transférées à la plaquette (W), et d'analyse de l'image pour y détecter des défauts.
4. 4. Procédé selon la revendication 3, dans lequel l'analyse d'image comprend une étape de comparaison de chaque structure de contrôle (CSICS10) à une image de la structure de contrôle telle que transférée à une plaquette de semi-conducteur (W).
5. 5. Procédé selon la revendication 4, dans lequel l'étape de comparaison d'image comprend des étapes de détection du nombre de polygones dans l'image et du nombre de polygones dans la structure de contrôle (CS1-CS10), de comparaison des nombres de polygones dans l'image et dans la structure de contrôle, et d'activation d'un signal d'erreur (ER) si l'étape de comparaison révèle une différence.
6. 6. Procédé selon l'une des revendications 1 à 5, dans lequel les structures de contrôle (CSI-CS10) sont rassemblées dans un motif de contrôle (CS) dont la taille est telle qu'il peut être entièrement visualisé dans une seule image avec une définition suffisante pour y détecter des défauts.
7. 7. Procédé selon l'une des revendications 1 à 6, dans lequel les structures de contrôle (CS1-CS10) sont placées dans le masque (MSK) dans 20 une zone non utilisée pour la fabrication de circuits intégrés.
8. 8. Procédé selon l'une des revendications 1 à 7, dans lequel les structures de contrôle (CS1-CS10) sont placées dans le masque (MSK) dans une zone prévue pour le passage d'une ligne de découpe (SCL) de la 25 plaquette (W).
9. 9. Procédé selon l'une des revendications 1 à 8, dans lequel une structure de contrôle (CSI-CS10) est dérivée d'une structure de zone critique correspondant à un point dans l'espace multidimensionnel proche du 30 point de contrôle (CP1-CP10) correspondant à la structure de contrôle.
10. 10. Procédé selon l'une des revendications 1 à 9, comprenant des étapes d'ajustement de la sensibilité de chaque structure de contrôle (CS1-CS10) vis-à-vis d'une dérive d'un paramètre définissant des conditions de 35 traitement d'une plaquette de semi-conducteur (W).
11. 11. Procédé selon l'une des revendications 1 à 10, dans lequel les paramètres caractéristiques d'une courbe d'intensité de rayonnement en une zone critique d'une structure à former sur la plaquette sont déterminés à l'aide d'un modèle de seuil d'ouverture d'une couche de réserve formée sur la plaquette (W).
12. 12. Procédé selon l'une des revendications 1 à 11, dans lequel les structures de contrôle (CS1-CS10) sont insérées dans plusieurs masques io (MSK) intervenant dans la fabrication des circuits intégrés sur une plaquette de semi-conducteur (W).
13. 13. Procédé selon l'une des revendications 1 à 12, dans lequel les structures de contrôle (CSI-CS10) transférées à une plaquette de semi- 15 conducteur (W) par un masque (MSK) sont analysées à plusieurs reprises à l'issue de traitements différents appliqués à la plaquette.
14. 14. Procédé selon la revendication 13, dans lequel les traitements appliqués à une plaquette de semi-conducteur (W) après lesquels est 20 effectuée une analyse des structures de contrôle (CSI-CS10) transférées à la plaquette, comportent au moins l'un des traitements comprenant un traitement de lithographie, un traitement de gravure, un traitement de planarisation, et un traitement de polissage. 25
15. 15. Procédé de contrôle d'un masque de lithographie utilisé dans la fabrication de circuits intégrés sur une plaquette de semi-conducteur, caractérisé en ce qu'il comprend des étapes d'exécution du procédé selon l'une des revendications 1 à 14, le masque (MSK) étant considéré non viable si l'analyse des structures de contrôle (CSI-CS10) transférées à une 30 plaquette de semi-conducteur (W) révèle des défauts.