CN102027418B - 通过opc模型空间中的局部化监视结构进行集成电路制造的实时监视的方法 - Google Patents

Abstract

本发明涉及一种控制集成电路的制造的方法，包括步骤：在将在晶片上形成的结构的临界区域中确定作为通过掩模(MSK)施加于半导体晶片(W)的辐射强度的曲线的表征的参数，针对每个临界区域，将测量点放置在多维空间中，所述多维空间的每个尺寸对应于所述表征参数中的一个，将控制点放置在所述多维空间中，其散布在由最末端测量点划定界限的区域中，从而划定围绕该区域的包络(CE)的界限，针对每个控制点，定义每个相对应控制点的控制结构，产生包含该控制结构的掩模，对半导体晶片应用涉及所产生的掩模的工艺，并分析被转移到晶片的控制结构以检测其中的任何缺陷。

Description

通过OPC模型空间中的局部化监视结构进行集成电路制造的实时监视的方法

技术领域

本发明涉及集成电路的制造。本发明更特别地涉及控制在集成电路的制造期间应用于半导体晶片的不同工艺，特别是光刻、蚀刻、抛光和平面化工艺。本发明还涉及在光刻处理期间使用的掩模的验证。

背景技术

光刻工艺在传统上包括步骤：将由光敏树脂制成的抗蚀剂层沉积到由半导体材料制成的晶片上，并通过掩模使所述抗蚀剂层暴露于辐射(可见光、紫外光、X射线、电子束等)。然后对暴露于辐射的抗蚀剂层进行显影，从而在晶片上形成掩模。然后可以对晶片和在抗蚀剂层中形成的掩模施加蚀刻工艺。在晶片上由抗蚀剂层形成的掩模还可以特别地用于要执行的湿式剥离或注入。

然而，这些不同的工艺、特别是光刻在集成电路的小型化方面受到限制。事实上，将在晶片上产生的形状越小，期望的形状与产生的形状之间的差异越大，这特别是由于由掩模在掩模暴露辐射时产生的衍射效应。

为了减小这些差异且特别地减小通过掩模暴光半导体晶片期间的衍射效应，已经开发了称为光学接近修正(OPC)的技术。此技术包括通过将光学接近的效应考虑在内来对掩模进行修改，从而获得具有与期望形状尽可能类似的形状的图案。图1示意性地表示用于产生修正的掩模的方法PRS1的步骤。所述方法包括从定义掩模布局LO的数据提取测试结构以形成测试图案TP的步骤TPG。所述测试结构是与布局LO的形状相对应的基本形状(临界的，即对衍射现象敏感)。测试图案一般包括几百、乃至几千个基本结构以表示要产生的临界形状。在下一步骤MW期间，使用布局LO和测试图案TP数据来产生光刻掩模MSK。然后将通过掩模MSK的光刻工艺LITP应用于先前被抗蚀剂层覆盖的半导体晶片W。在下一步骤MSD期间，在被转移到晶片W的测试图案TP上且可能在布局LO的形状上测量临界尺寸。将这些测量结果与在掩模MSK上的相应形状的尺寸或由布局数据LO指定的尺寸相比较以获得临界形状的边缘放置误差(EPE)测量结果。使用在步骤MSK中获得的EPE测量结果来确定将应用于布局LO的结构的修正并在步骤OPC中产生已修正布局CLO，可能包括已修正测试图案。然后使用布局CLO来产生新掩模(步骤MW)。然后使用该新掩模来处理新晶片W(步骤LITP)。对新晶片进行测量以确定EPE误差(步骤MSD)。如果测量的误差在某个阈值以下，则认为产生的最后一个掩模MSK是有效的，否则再次执行步骤OPC、MW、LITP和MSD，直至EPE误差在阈值以下为止。

在某些情况下，可能需要改变布局LO。然后必须再次执行前述方法步骤。

还已开发了基于模型的光学接近修正(MBOPC)技术以根据通过掩模的抗蚀剂层上的辐射强度的曲线形状来确定抗蚀剂层的孔径阈值，对于印刷在掩模上的任何图案结构可以计算抗蚀剂层上的辐射强度的曲线。因此，该MBOPC技术使得能够根据通过掩模施加于抗蚀剂层的辐射的强度变化来预测抗蚀剂层的孔径阈值。可以对任何图案配置计算通过掩模施加于抗蚀剂层的辐射强度的变化。该MBOPC技术还使得能够推导出将对图案的几何特征进行的修改以获得具有与期望布局尽可能类似的形状的半导体晶片上的结构。

通常依照在图2中表示的方法PRS2来定义模型。方法PRS2与方法PRS1的不同之处在于它包括建模步骤MDLG，该建模步骤MDLG使用建模软件程序，该建模软件程序使得能够处理EPE测量结果以由此提取抗蚀剂层的孔径阈值模型MDL。所述抗蚀剂层的孔径阈值与完全穿透抗蚀剂层所需的辐射强度相对应。然后使用模型MDL来修正掩模MSK以在晶片W上形成与期望的布局LO类似的结构。如果用新掩模获得的EPE测量结果是令人满意的，则该模型被掩模产生软件程序用来产生具有相同集成水平的其它掩模。相反地，如果误差测量结果过于显著，则再次执行步骤MDLG、OPC、MW、LITP和MSD，直至获得使得能够产生令人满意的修正掩模的模型为止。

OPC式模型一般包括光学模型和处理模型。光学模型由来的光学理论是完全已知的且可以准确地进行相应计算(H.H.Hopkins，″The conceptof partial coherence in optics″，In Proc.Royal Soc.Series A.，Vol.217，p.408，1953，and″On the diffraction theory of optical images″，In Proc.Royal Soc.Series A.，Vol.217，No.1131，p.408-432，1953)。需要设置光刻工具以创建可以被调节为与经验数据相对应的光学模型。已经设计了在市场上可获得的软件以便执行辐射强度的近似计算，该近似计算利用分解的函数特征向量，该函数用于计算通过掩模施加于抗蚀剂层的辐射强度的所谓“空间”图像(aerial image)。这些计算涉及实际掩模上的多边形形式的几百万个结构，因此在工业环境中是不可能的。因此需要在仅考虑最“具有能量”的特征向量的情况下执行近似。然而，掩模的产生必须考虑这些近似对所获得的精确度的影响。

处理模型主要是根据经验的。借助于光学模型来模拟称为“站点”(site)的线段上的点处辐射强度的变化，所述线段穿过将在半导体晶片上产生的结构的边缘。对许多结构，此模拟与使用扫描电子显微镜(SEM)在半导体晶片上进行的测量的组合使得能够执行多项式插值，其用于为结构上的每个站点基于空间图像模拟来预测抗蚀剂层的孔径阈值的位置。

因此，处理模型MDL在传统上包括多项式，该多项式使得能够根据与在结构边缘附近通过掩模的抗蚀剂层上的辐射强度曲线有关的形状参数来计算孔径阈值的近似值。根据经验确定的强度曲线形状参数可以特别地包括最大和最小局部强度、强度曲线的最大斜率(从曲线的第一阶导出)、曲线的斜率最大的点处的强度、曲线的斜率最大的点处的曲线的曲率(从第二阶导出)、抗蚀剂层的经验和理论孔径阈值、以及图案的边缘放置误差(EPE)的理论和经验值。用来计算抗蚀剂层的孔径阈值的多项式例如如下：

thr＝-0.74862+3.13872 SL-1.95222 SL²+0.23562 IX-0.65241 IX²+0.40022 IX³-0.05458 CRV+0.00577 CRV²(1)

其中，SL是最大斜率，IX是最大值且CRV是斜率最大的点处的强度曲线的曲率。

一般可以通过所谓的“稀疏”模拟来验证模型。该稀疏模拟使用模型MDL来计算所谓的“空间”光强度，即在称为“站点”的线段上的点处的抗蚀剂层上(所述线段穿过将在半导体晶片上产生的形状的边缘)。

因此，在图2中，方法PRS2包括模拟步骤SIM，该模拟步骤SIM使得能够从模型MDL和从测试图案TP和/或从布局LO获得边缘放置误差(SEPE)测量结果的模拟。因此，模型MDL特别地使得能够根据预测的边缘放置误差实现置换线段的效果，而不必印刷掩模并将掩模转移到半导体晶片上。

在第一建模步骤期间，从掩模布局提取模型并通过使用掩模对半导体晶片应用光刻和蚀刻工艺并通过使用例如使用扫描电子显微镜SEM获得的晶片图像对已处理晶片执行验证测量来对模型进行验证。应理解的是可以使用能够达到类似于SEM的分辨率的其它系统，诸如原子力显微镜(AFM)、扫描隧道显微镜(STM)、或透射电子显微镜(TEM)等。

图3表示其轮廓具有多边形M1的形状的结构的示例。图3还示出进行测量的站点SS。站点SS由用户在模型的构成期间设置在多边形M1上。在模型的构成期间，使用粉碎算法将每个多边形M1划分，所述粉碎算法将形成图案的多边形切割成段，每个站点SS一段。在图3中由点PF来界定多边形M1的线段。图3还示出叠加在结构M1上的根据结构M1在晶片W上形成或模拟的结构M2。可以看到特别地由于衍射的效应，结构M1的所有角已在结构M2中消失。从EPE测量得到的模型取决于所选的站点位置。

图4表示可表示沿着站点SS应用于抗蚀剂层的光强度的光强度曲线I(x)，x是所考虑的点与结构边缘之间的以nm为单位的距离。在图4中，曲线C1在最大IX和最小IN强度值之间且具有最大斜率SL。抗蚀剂层的孔径的点(x＝0)在曲线C1达到最大斜率SL的区域内。

图5表示修正OPC之后的从结构M1导出的结构M1′。已通过使与所产生的相应结构M2中的凹陷区域(与结构M1相比)相对应的线段(例如sg1)向外移动并通过使与结构M2中的过大区域(与结构M1相比)相对应的线段(例如sg2)朝着结构M1的内部移动来获得导出的结构M1′。

还开发了所谓的“稠密”2D模拟方法。通过将模拟的多边形轮廓与从图像提取的那些相比较，直接对例如使用扫描电子显微镜SEM获得的图像执行稠密模拟。稠密模拟使得能够实现更好的精确度和穷举性，但需要更大的计算能力和更多的时间。为了减小要进行计算的范围，可以进行规定以仅对测试图案TP应用稠密模拟。通常，稀疏模拟和稠密模拟之间的选择取决于布局的复杂性和精确度水平。由于其成本，只有当确实需要时才使用稠密模拟，特别是当将在半导体晶片上形成的结构的精确度达到45mn或低于此值时。

如上文所解释的，通过将使用模型修正的结构印刷在掩模上、然后通过将其转移到半导体晶片上、并最后通过在晶片上执行测量来对其进行验证。涉及几百个测量点的此验证极其耗费时间，特别是在计算时间方面，并且需要高水平的技术以使用所获得的数据。这些缺点的结果是不可能控制掩模的所有结构并实时地控制生产线中的晶片。事实上，存在寥寥无几的在光刻暴光和/或蚀刻工艺之后控制对晶片进行处理的常规方法。这些方法之一包括在每个临界掩模级上在隔离测量站点上、或在较宽的区域中、或通过在尺寸一致的区域上使用散射测定计来执行临界结构的几次SEM测量。这种解决方案不是完全可靠的，因为其不能使得可能出现在产生的晶片上的所有缺陷都被检测到。事实上，不可能在光强度具有不利形状的区域中执行系统测量。

此外，许多参数确定对半导体晶片应用工艺的条件。这些参数特别地确定照明条件、且特别是确定施加于掩模的光强度、抗蚀剂层上的光的焦点、抗蚀剂层的厚度和应用蚀刻工艺的条件。已得知这些参数特别地根据环境条件而波动，甚至引起晶片上的集成电路的制造缺陷。在不存在集成电路的制造的彻底监视的情况下，因此不可能保证高数量的生产线中的精确度和质量。

因此期望能够实时地监视生产线以检测制造参数的设置漂移，特别是光刻和蚀刻阶段。

此外，可能需要改变制造设置或略微地改变掩模。此类改变需要再次使用SEM来测量几百个结构。每个验证步骤要求许多小时的SEM利用，即使测量是自动化的。这些测量还要求由高度合格的人员来进行实质性分析工作。然后，需要实现处理晶片的多个步骤。出于此目的，因此一般使用大量的半导体晶片来执行探索性测试。由于所有测试的快速检验是不可能的，所以必须在OPC验证之前作出选择，存在在最后验证时最终发现模型与制造过程不相容的风险。

发明内容

本发明的一个原理是将实际掩模的每个多边形的每个线段放置在具有n个维度的多维空间中，n是如前所述的所考虑的特征向量的数目，从而获得所有线段位于其中的区域。然后，具有n个维度的此区域使得能够定义控制结构，所述控制结构位于多维空间中并略微在所述区域外侧并且以足够的量围绕此区域。这些控制结构被组织成控制图案，该控制图案被插入掩模并使用SEM图像进行监视。由于其在掩模结构所属的区域外侧的位置，如果在将应用于晶片的工艺的不同设置中出现漂移，则控制结构将首先遭受可检测变形。

因此，可以在保证如果控制图案是正确的、则在晶片上形成的其它图案正确的同时监视被处理的每个半导体晶片上的整个模型的变化。控制图案的构成还使得能够更快速地验证从另一先前已验证模型导出的模型，或者相反，更快速地去除不可靠的解决方案。控制图案的构成还使得能够选择最可能成功地经历验证测试的导出模型。结果是开发周期时间的显著获益。

因此，根据一个实施例，提供了一种控制集成电路的制造的方法，包括步骤：确定作为要在晶片上形成的结构的临界区域中辐射强度曲线的表征的参数，该辐射强度通过掩模施加于半导体晶片，并且对每个所述临界区域，根据作为临界区域中的强度曲线的表征的每个参数的值，将测量点放置在多维空间中，其每个维度与所述表征参数中的一个相对应。根据一个实施例，所述方法包括步骤：将控制点放置在所述多维空间中，所述控制点围绕由最末端测量点界定的区域散布，从而界定包围该区域的包络，对于每个控制点，定义控制结构，以便控制结构上的辐射强度的曲线具有与控制点相对应的表征参数的值，并对半导体晶片应用涉及包含所述控制结构的掩模的工艺，以将所述控制结构转移到所述晶片上。

根据一个实施例，所述方法包括分析被转移到所述晶片的控制结构以检测其中的任何缺陷的步骤。

根据一个实施例，所述控制结构的分析包括形成被转移到所述晶片的控制结构的图像和分析该图像以检测其中的缺陷的步骤。

根据一个实施例，所述图像分析包括将每个控制结构与被转移到半导体晶片的控制结构的图像相比较的步骤。

根据一个实施例，所述图像比较步骤包括步骤：检测图像中的多边形的数目和控制结构中的多边形的数目、将图像中和控制结构中的多边形的数目相比较、以及如果所述比较步骤显示差异则激活误差信号。

根据一个实施例，所述控制结构被组织成控制图案，该控制图案的尺寸使得可以以足够的清晰度在单个图像中完全对其进行观看以检测其中的缺陷。

根据一个实施例，所述控制结构被放置在掩模中且在未用于集成电路制造的区域中。

根据一个实施例，所述控制结构被放置在掩模中且在为了通过用于切割晶片的划线而提供的区域中。

根据一个实施例，从与对应于所述控制结构的控制点附近的多维空间中的点相对应的临界区域结构导出控制结构。

根据一个实施例，所述方法包括相对于定义处理半导体晶片的条件的参数的漂移来调整每个控制结构的灵敏度的步骤。

根据一个实施例，使用在晶片上形成的抗蚀剂层的孔径阈值模型来确定将在晶片上形成的结构的临界区域中的辐射强度曲线的参数表征。

根据一个实施例，所述控制结构被插入在半导体晶片上制造集成电路时涉及的多个掩模中。

根据一个实施例，在应用于晶片的不同工艺结束时多次分析通过掩模转移到半导体晶片上的控制结构。

根据一个实施例，在执行被转移到晶片的控制结构的分析之前应用于半导体晶片的工艺包括包括光刻工艺、蚀刻工艺、平面化工艺、以及抛光工艺的工艺中的至少一个。

根据一个实施例，还提供了一种用于控制在半导体晶片上制造集成电路时使用的光刻掩模的方法。根据一个实施例，所述控制掩模的方法包括执行如上文所定义的制造控制方法的步骤，如果被转移到半导体晶片的控制结构的分析显示缺陷，则将掩模视为不可行。

附图说明

下面将相对于但不限于以下附图来描述本发明的实施例的示例：

-先前所述的图1和2表示调整与光刻方法相关联的OPC工艺的步骤，

-先前所述的图3表示存在于光刻掩模上的结构的示例，

-先前所述的图4表示沿着在晶片上形成的抗蚀剂层上的站点的光强度的曲线，

-先前所述的图5表示从图3中表示的结构导出的存在于光刻掩模上的已修正结构的示例，

-图6表示根据一个实施例的控制方法的步骤，

-图7和8表示每个与半导体晶片上的测量站点相对应的点的在模型空间的两个平面中的投影，

-图9表示可能在半导体晶片上形成的结构的示例，

-图10表示从图9中表示的结构导出的控制结构，

-图11表示抗蚀剂层上的光强度的曲线，

-图12表示包括图10中的控制结构的控制图案的示例，

-图13表示半导体晶片，

-图14A和14B表示分别有和没有任何缺陷的在半导体晶片上形成的结构，

-图15和16表示具有缺陷的在晶片上形成的其它结构。

具体实施方式

图6表示根据一个实施例的控制方法PRS3的步骤。在图6中，所述方法包括使用掩模布局LO和模型MDL来产生CSG控制结构CS的步骤。所述控制结构被产生为比将在半导体晶片W上形成的集成电路结构对制造参数的漂移更敏感。在下一步骤MW期间，根据控制结构CS和布局LO产生掩模MSK。然后，存在光刻步骤LITP，后面可能是蚀刻步骤，以将掩模MSK转移到先前沉积在半导体晶片W上的抗蚀剂层。在下一步骤MSD期间，对晶片W进行测量，从而估计被转移到晶片的控制结构CS的特征MS。如果所获得的特征不令人满意，则执行新的产生和验证循环以改变控制结构中的一个或多个(步骤CSG)，将其转移到晶片W(步骤MW、LITP)，并测量被转移到晶片的控制结构CS的特征MS。

如果所获得的特征令人满意，则验证在步骤CSG中获得的控制结构并将其插入掩模中，从而监视在集成电路的制造期间应用于半导体晶片的光刻和蚀刻工艺。因此，在步骤LITP之后，对经确认的控制结构进行测量(步骤MSD)，并且如果在被转移到晶片的控制结构中观察到误差或漂移，则激活误差信号ER。

可以通过模拟步骤SIM来部分地对控制结构进行验证，该模拟步骤SIM使用模型MDL并使得能够估计被转移到晶片W上的结构的特征SMS。

依照方法PRS2，可以由从掩模的结构提取的测试结构TP生成模型(图2)。所述建模包括借助于测量来确定表征沿着测试结构上的测量站点SS的抗蚀剂层上的光强度曲线(诸如图4中的曲线)的参数的步骤。根据模型的类型，表征光强度曲线的参数包括例如曲线的最小IN和最大IX值、曲线的最大斜率SL，以及曲线斜率最大的点处或站点与初始多边形之间的交叉处的曲率CRV。

此外，定义称为“模型空间”的多维空间，其每个维度对应于表征光强度曲线的参数或特征向量，诸如IN、IX、SL、和CRV。因此，每个测量站点SS对应于模型空间中的点。图7表示因此在平面(IX、SL)中获得的点P的投影。图8表示因此在平面(IN、IX)中获得的点P的投影。所获得的所有点P位于由最末端点界定的体积V中。可以使用以下公式来计算体积V：

$V=\underset{{\mathrm{IX}}_{\min }}{\overset{{\mathrm{IX}}_{\max }}{\∫}}\underset{{\mathrm{IN}}_{\min }}{\overset{{\mathrm{IN}}_{\max }}{\∫}}\underset{{\mathrm{SL}}_{\min }}{\overset{{\mathrm{SL}}_{\max }}{\∫}}\underset{{\mathrm{CRV}}_{\min }}{\overset{{\mathrm{CRV}}_{\max }}{\∫}}...\mathrm{vxyz}...\mathrm{dvdxdydz}...---\left(2\right)$

其中，IXmax、IXmin、INmin、INmax、SLmax、SLMin、CRVmax、和CRVmin是用于所有点P的参数IX、IN、SL和CRV的最大和最小值。

然后，通过围绕体积V或在其附近选择模型空间中的相应控制点来确定控制结构。控制点还被以基本均匀或统一的方式围绕体积V散布，从而界定完全包围体积V的包络。可以使用显示软件程序来对控制点进行定位，使得能够在不同的平面中观看体积V。因此，图7和8表示已经在距离体积V的短距离处围绕体积V散布的控制点CP1至CP10。图7和8还示出由点CP1-CP10界定的包络CE与平面(IX、SL)和(IN、IX)的近似交叉。

所选控制点CP1-CP10的数目例如被确定为使得可以在具有足以检测其中的可能缺陷的放大比率的一个或两个SEM图像中观看所有控制结构(每个对应于点CP1-CP10)。例如，用25K的放大比率，SEM图像对应于半导体晶片上的5×5μm的区域。控制结构被散布成矩形形状的控制图案，从而间隔开最小距离，超过该最小距离，结构之间不相互作用。此最小距离称为“光学直径”。如果每个控制结构占用略大于1μm²的表面面积(包括控制结构周围的避免与其它结构相互作用的保护区域)则具有40K的放大比率的SEM图像可以包括约十个控制结构。

应注意的是位于图8中的轴IN＝0上或附近的点P对应于低于1％的值。因此，这些值由于使得能够在模型空间中对点进行定位的计算的精确度而不重要。这是为什么图8中的诸如CP4、CP6和CP9等控制点可以看起来被点P包围的原因。由于图7和8具有点P在平面中的投影且以非常近似的方式来绘制包络CE与图上所表示的平面的交叉，某些点P还可以看起来在包络CE外面。

在下一个步骤中，对所选的每个控制点CP1-CP10产生控制结构。可以使用与所考虑的控制点附近的点P相对应的集成电路结构来产生对应于控制点的控制结构。因此，图9表示包括中心线1和采取垂直地与中心线1对准的I字形状且在中心线1的任一侧被划分成两排五个多边形的十个多边形2的集成电路结构。线1具有2.010μm的长度L1和0.130μm的宽度L2。线1与多边形2相隔0.110μm的距离L3。每个多边形2具有1.650μm的长度L4和等于0.134μm的宽度L5的中心部分。多边形2的端部具有0.159μm的宽度L6。多边形2的中心部分相互间隔开0.186μm的距离L7。此结构对应于图7和8中的具有最低最大强度值IX和最低最大斜率SL的点P1。

图10表示从图9中的集成电路结构导出且在模型空间中对应于控制点CP5的控制结构CS5。点CP5对应于比与图9中的结构相对应的点P1低的最大强度IX和斜率SL值。控制结构CS5包括相同长度LC51的三个平行线形区段(section)3、4、5。区段3、4、5间隔开距离LC53。中心区段4具有小于侧面区段3、5的宽度LC52的宽度LC54。

为了从图9中的结构变成控制结构CS5，保持中心线1，但是其长度已被减小以限制被控制结构占用的表面面积。距离LC53已被选择为等于中心线1与多边形2之间的距离L4。侧面区段3、5已被选择从而获得类似的光学参数，但具有较低的最大强度值IX和较低的最大斜率SL。为了减小最大斜率SL的值，与线1的宽度相比，中心区段4的宽度被减小。因此，区段4的宽度LC54被选择为低于侧面区段3、5中的每一个的宽度LC52。在图10中的示例中，LC51＝0.800μm、LC52＝0.165μm、LC53＝0.110μm且LC54＝0.120μm。

应注意的是根据DRM规范(设计规则手册)来选择这些值，可以有几个细微的特许(dispensations)。因此，在前一示例中，中心线的宽度比规范中所指示的结构的最小宽度降低10nm。

在下一步骤期间，绘制沿着每个控制结构的每个站点(控制结构CP5的SS5)的抗蚀剂层的平面中的光强度模拟的曲线，从而确定模型空间中的控制结构的位置。图11表示根据沿着控制结构上的站点的位置的光强度百分比的曲线C10至C13的示例。

重复地改变所获得的每个控制结构以达到模型空间中的期望的点CP1-CP10。因此，在图11中，已经沿着从图9中的结构导出的原始结构中的站点SS5获得曲线C10。已经用中间结构获得曲线C11和C12，并且已经用具有先前指定的尺寸LC51-LC54的在图10中表示的最终结构获得曲线C13。

所获得的控制结构被散布在矩形区域中，从而形成可以以足以使得能够检测到可能缺陷的分辨率在单个图像SEM中观看的控制图案。图12表示此类控制图案CS的示例。在图12中，控制图案CS具有正方形形状，例如每边5μm，其中，对应于十个控制点CP1-CP10来散布十个控制结构CS1-CS10。每个结构CS1-CS10包括测量站点SS1-SS10。结构CS1-CS10在图案CS中被充分地相互间隔开，以免相互干扰。出于此目的，将两个控制结构之间的最小距离选择为大于或等于光学直径。在图12中的示例中，光学直径小于1.024μm。

结构CS1包括对准并间隔开距离LC13的两个相等线形区段。每个线形区段具有宽度LC11和长度LC12。在图12中的示例中，LC11＝0.120μm、LC12＝0.855μm且LC13＝0.400μm。

结构CS2、CS6、CS9和CS10中的每一个包括对准且间隔开距离LC23、LC63、LC93、LC103的两个相等矩形。两个矩形的对准边缘具有长度LC22、LC62、LC92、LC102。两个矩形的其它边缘具有长度LC21、LC61、LC91、LC101。在图12中的示例中，LC21＝0.500μm、LC22＝0.415μm、LC23＝0.390μm、LC61＝0.800μm、LC62＝0.375μm、LC63＝0.180μm、LC91＝0.800μm、LC92＝0.335μm、LC93＝0.230μm、LC101＝0.400μm、LC102＝0.360μm且LC103＝0.132μm。

结构CS3具有H的形状，两个平行线形区段和垂直线形区段，垂直线形区段在两个平行线形区段的中值区域处将它们链接。平行线形区段具有长度LC31和宽度LC32，并且间隔开距离LC33。垂直线形区段具有宽度LC34。在图12中的示例中，LC31＝1.270μm、LC32＝0.128μm、LC33＝0.194μm且LC34＝0.110μm。

结构CS4包括具有宽度LC41和长度LC42的单个线形区段。在图12中的示例中，LC41＝0.120μm且LC42＝0.950μm。

结构CS7包括对准并间隔开距离LC73的两个相等线形区段。每个线形区段具有宽度LC71和长度LC72。与两个线形区段相对的区域具有较大宽度LC74且延伸长度LC75。在图12所示的示例中，LC71＝0.129μm、LC72＝0.750μm、LC73＝0.132μm、LC74＝0.169μm且LC75＝0.104μm。

所述结构CS8包括长度LC81并间隔开距离LC83的三个平行线形区段，中心区段具有宽度LC84，两个侧部线形区段具有宽度LC82。在图12中的示例中，LC81＝0.800μm、LC82＝0.165μm、LC83＝0.140μm且LC84＝0.130μm。

然后将控制图案CS放置在与要控制的工艺相对应的掩模中。可以将控制图案CS放置在掩模的未使用区域中，例如在划线上。图13表示半导体晶片W，在其上面出现为了将晶片分成每个包括集成电路的芯片MP而提供的划线SCL。图13还示出在每次光刻工艺时应用于晶片的曝光场EF。在图13中的示例中，曝光场EF覆盖对应于42个芯片MP的表面。事实上，划线SCL可以具有足够的宽度(在图9、10和12的示例中约80至100μm)从而能够向其中插入约5×5μm的图案。如果需要更多的控制结构以保证检测工艺缺陷的足够概率，则可以考虑将控制结构布置成放置在掩模的未使用区域中(例如在划线上)的两个控制图案。然后，需要获取并分析两个SEM图像。

应理解的是可以将控制图案放置在为了接纳集成电路结构而提供的区域中。特别地，当划线非常窄时或当芯片非常小时，可以应用此测量。

然后，将经这样改变的掩模转移到半导体晶片。因此，可以设计控制图案并将其插入用来在半导体晶片W上产生集成电路的每个掩模中，能够在应用于晶片的每个光刻或蚀刻工艺之后(更一般而言，在每个可能产生或改变晶片上的形状的工艺时，诸如抛光和机械或化学平面化工艺)检查每个控制图案。

为了使用这样产生的控制图案，在工艺线中在每个工艺之后获取控制图案的图像就足够了。然后，分析半导体晶片上的控制图案的图像以确定刚刚已执行的工艺的可靠性。此分析可以包括控制图案中的多边形数目的自动检测。如果所检测的多边形的数目不对应于包括在控制图案中的多边形的数目，则这意味着一个或多个多边形已被分开(不连续的情况)或相反所述一个或多个多边形已被链接(桥接的情况)。在这种情况下，激活误差信号ER。

图14A、14B表示被转移到半导体晶片上并包括三个线形区段的结构。图14A示出其中结构已被正确地转移到晶片的情况，并且图14B示出其中已在三个线形区段之间形成桥接的情况。图15和16表示被转移到晶片上的多边形的部分。图15表示在线形区段的末端之间形成的桥接D1、D2。图16表示非期望地将多边形分离D3成两个单独多边形。

还可以例如通过在将控制图案插入掩模中时将控制图案上的图案的图像叠加来手动地分析控制图案的图像。还可以通过在不等待控制多边形合并或分成两部分的情况下进行寻找以检测控制图案的多边形的显著厚度(或边缘位置)变化来进行更细的分析。

刚刚已描述的方法可以包括与集合了与掩模的形状相对应的所有点的体积V相比，特别地根据在模型空间中与控制结构CS1-CS10相对应的每个控制点CP1-CP10的定位，来改善在改变图案的控制结构时组成的控制图案CS、直至获得满意结果为止的迭代步骤。还可以提供迭代步骤以调整控制结构在执行光刻和蚀刻工艺的条件下对变化的灵敏度。因此，可以通过改变抗蚀剂层的厚度或蚀刻工艺的条件，特别地在用光照射抗蚀剂层、使光聚焦在抗蚀剂层上的不同条件下将控制图案转移到晶片W上。

如前所述的方法还可以应用于掩模的验证。如果不能无误地执行从掩模导出的控制结构，则这意味着掩模未使得能够以足够的可靠性产生集成电路结构。

本领域的技术人员应理解的是可以实现本发明的各种替换实施例和应用。特别地，本发明可以应用于在集成电路的制造中涉及的其它工艺，特别是可能改变在半导体晶片中或上形成的结构的形状的所有工艺。

此外，还可以使用每个控制结构的图像逐个结构地检测控制结构中的误差。因此，不需要将所有控制结构组织成矩形形状的图案。

Claims (15)

1.一种控制集成电路的制造的方法，包括步骤：

确定作为要在半导体晶片上形成的结构的临界区域中辐射强度曲线的表征的参数，该辐射强度通过掩模施加于半导体晶片，以及

对每个临界区域，根据作为临界区域中强度曲线的表征的每个参数的值，将测量点放置在多维空间中，所述多维空间的每个维度对应于所述表征参数中的一个，

其特征在于其包括步骤：

将控制点放置在所述多维空间中，所述控制点围绕由最末端测量点界定的区域散布，从而界定包围该区域的包络，

对每个控制点，定义控制结构，使得控制结构上的辐射强度曲线具有对应于所述控制点的表征参数的值，

对半导体晶片应用涉及包含控制结构的掩模的工艺，以将所述控制结构转移到所述半导体晶片上。

2.如权利要求1所述的方法，包括分析被转移到所述半导体晶片的控制结构以检测其中的任何缺陷的步骤。

3.如权利要求2所述的方法，其中，所述控制结构的分析包括形成被转移到所述半导体晶片的控制结构的图像并分析该图像以检测其中的缺陷的步骤。

4.如权利要求3所述的方法，其中，所述图像分析包括将每个控制结构与被转移到半导体晶片的所述控制结构的图像相比较的步骤。

5.如权利要求4所述的方法，其中，所述图像比较步骤包括步骤：检测图像中的多边形的数目和控制结构中的多边形的数目、将图像中和控制结构中的多边形的数目相比较、以及如果所述比较步骤显示差异则激活误差信号。

6.如权利要求1至5中的一项所述的方法，其中，所述控制结构被组织成控制图案，其尺寸使得能够以足以检测其中的缺陷的清晰度在单个图像中完全对其进行观看。

7.如权利要求1至5中的一项所述的方法，其中，所述控制结构被放置在掩模中且在未用于集成电路制造的区域中。

8.如权利要求1至5中的一项所述的方法，其中，所述控制结构被放置在掩模中且在为了通过用于切割半导体晶片的划线而提供的区域中。

9.如权利要求1至5中的一项所述的方法，其中，从与对应于控制结构的控制点附近的多维空间中的点相对应的临界区域结构导出控制结构。

10.如权利要求1至5中的一项所述的方法，包括相对于定义处理半导体晶片的条件的参数的漂移来调整每个控制结构的灵敏度的步骤。

11.如权利要求1至5中的一项所述的方法，其中，使用在半导体晶片上形成的抗蚀剂层的孔径阈值模型来确定要在半导体晶片上形成的结构的临界区域中辐射强度的曲线的参数表征。

12.如权利要求1至5中的一项所述的方法，其中，所述控制结构被插入在半导体晶片上制造集成电路时涉及的多个掩模中。

13.如权利要求1至5中的一项所述的方法，其中，在应用于所述半导体晶片的不同工艺结束时多次分析通过掩模转移到半导体晶片上的控制结构。

14.如权利要求13所述的方法，其中，在执行被转移到半导体晶片的控制结构的分析之前应用于半导体晶片的工艺包括包含光刻工艺、蚀刻工艺、平面化工艺、以及抛光工艺的工艺中的至少一个。

15.一种用于控制在半导体晶片上制造集成电路时使用的光刻掩模的方法，

其特征在于其包括执行如权利要求1至14中的一项所述的方法的步骤，如果被转移到半导体晶片的控制结构的分析显示缺陷，则将该掩模视为不可行。

Images