DE112014001600B4

DE112014001600B4 - Herstellung von Mikrofluidchips, die Elektroden auf einer Höhe mit Mikrokanalwänden aufweisen

Info

Publication number: DE112014001600B4
Application number: DE112014001600.4T
Authority: DE
Inventors: Emmanuel Delamarche; Yuksel Temiz; Tino Treiber; Tobias Guenzler
Original assignee: Unitec Semicondutores S A; Unitec Semicondutores SA; International Business Machines Corp
Current assignee: Unitec Semicondutores S A; Unitec Semicondutores SA; International Business Machines Corp
Priority date: 2013-06-28
Filing date: 2014-06-18
Publication date: 2016-11-03
Anticipated expiration: 2034-06-19
Also published as: US10675620B2; US20190143321A1; JP6525163B2; GB2515571A; US10159976B2; DE112014001600T5; US20160367985A1; JP2016523187A; WO2014207617A1; GB201311676D0

Abstract

Verfahren zur Herstellung eines Mikrofluidchips (1), aufweisend: Bereitstellen (S1 bis S7) eines Substrats (10), von welchem eine Stirnfläche (F) von einer elektrisch isolierenden Schicht (30) bedeckt ist, wobei das bereitgestellte Substrat (10) einen Mikrofluid-Mikrokanal (20) mit schrägen Seitenwände aufweist, der auf der Stirnfläche (F) eingekerbt ist, wobei die mittlere Tiefe des Mikrokanals (20) 5 bis 50 Mikrometer beträgt, wobei das Bereitstellen (S1 bis S7) des Substrats Erzeugen (S1 bis S6) des Mikrofluid-Mikrokanals folgende Schritte aufweist: Bereitstellen (S1) eines Substrats (10); Erhalten (S2) einer elektrisch isolierenden Startschicht (12), welche die Stirnfläche (F) des Substrats bedeckt; Erhalten (53) einer Resistschicht (14), welche eine ausgewählte Region (R1) der elektrisch isolierenden Startschicht (12) bedeckt, wodurch eine verbleibende Region (R2) der elektrisch isolierenden Startschicht (12) nicht von der Resistschicht (14) bedeckt ist; und Ätzen (S4 bis S5) der elektrisch isolierenden Startschicht (12) und des Substrats (10) in der verbleibenden Region (R2), um den Mikrofluid-Mikrokanal zu erhalten, der auf der Stirnfläche des Substrats eingekerbt ist; Erhalten (S8) einer Resistschicht (40), welche einen oder mehrere ausgewählte Abschnitte (P1) der elektrisch isolierenden Schicht (30) bedeckt, wobei zumindest ein verbleibender Abschnitt (P2) der elektrisch isolierenden Schicht (30) nicht von der Resistschicht bedeckt ist; partielles Ätzen (S9) einer Fläche des verbleibenden Abschnitts (P2) der elektrisch isolierenden Schicht (30) mit einem Nassätzmittel (E), um eine Aussparung (40r) und/oder eine Unterschneidung (40u) unter der Resistschicht (40) zu erzeugen; Abscheiden (S10) einer elektrisch leitfähigen Schicht (50) auf der geätzten Fläche (35), so dass die elektrisch leitfähige Schicht die erzeugte Aussparung (40r) und/oder die Unterschneidung (40u) erreicht; und Entfernen (S11) der Resistschicht (40), um einen Abschnitt (P1) der elektrisch isolierenden Schicht angrenzend an einen zusammenhängenden Abschnitt (P2) der elektrisch leitfähigen Schicht (50) freizulegen, wobei die ...

Description

GEBIET DER ERFINDUNG
Die Erfindung betrifft allgemein das Gebiet der Verfahren zur Herstellung von Mikrofluidchips. Sie betrifft insbesondere die Herstellung von Mikrofluidchips auf Wafer-Basis und die Herstellung von Chips, die Elektroden aufweisen, welche sich durch Mikrostrukturen und Mikrokanäle derselben erstrecken.
HINTERGRUND DER ERFINDUNG
Mikrofluidelemente beziehen sich im Allgemeinen auf im Mikromaßstab hergestellte Einheiten, welche zum Pumpen, Probennehmen, Mischen, Analysieren und Dosieren von Flüssigkeiten verwendet werden. Hervorstechende Merkmale dieser sind in dem besonderen Verhalten begründet, welches Flüssigkeiten im Mikrometer-Längenmaßstab zeigen. Die Strömung von Flüssigkeiten in Mikrofluidelementen ist typischerweise laminar. Durch Herstellen von Strukturen mit lateralen Dimensionen im Mikrometerbereich können Volumina von deutlich weniger als einem Nanoliter erreicht werden. Reaktionen, die in großen Maßstäben (durch Diffusion von Reaktionspartnern) beschränkt sind, können beschleunigt werden. Schließlich ist es möglich, dass parallele Ströme von Flüssigkeiten genau und reproduzierbar gesteuert werden können, wodurch ermöglicht wird, dass an Flüssig/Flüssig- und Flüssig/Fest-Grenzflächen chemische Reaktionen erfolgen und Gradienten hergestellt werden. Mikrofluidelemente werden dementsprechend für verschiedene Anwendungen in den Biowissenschaften verwendet.
Die Herstellung von Mikrofluidchips unter Verwendung von Halbleiter-Wafern wie z. B. Si-Wafern ist attraktiv: man kann erwarten, von einem Bereich vorhandener Verfahren zu profitieren, wie sie in den letzten Jahrzehnten kontinuierlich für integrierte Schaltungen entwickelt worden sind, um genaue Mikrofluidstrukturen zu erhalten. Jedoch weisen Mikrofluidelemente im Gegensatz zu dem, was bei der Halbleiter-Wafer-Verarbeitung geschieht, im Allgemeinen tiefe Strukturen auf, d. h. etwa einige Mikrometer bis zu 20 Mikrometern oder sogar tiefer. In vielen Fällen werden bei Mikrofluidanwendungen 5 Mikrometer bereits als eine geringe Tiefe angesehen, da durch eine so geringe Tiefe ein großer hydraulischer Widerstand auf einer Flüssigkeit erzeugt werden kann und diese blockiert oder mit Mikrokügelchen und Teilchen verstopft werden kann, eine so geringe Tiefe kann auch mit Proben inkompatibel sein, die Zellen enthalten. Als ein Ergebnis sind die Anforderungen, die bei der Herstellung von Mikrofluidchips gelten, für existierende Halbleiter-Wafer-Verfahren problematisch, wenn sie nicht sogar damit unvereinbar sind, sowohl in Bezug auf die Herstellungsverfahren als auch in Bezug auf die Herstellungskosten.
In vielen Mikrofluidanwendungen sind metallische Strukturen wünschenswert, z. B. zum Durchführen von Elektrochemie und Erfassen von Analyten auf Elektrobasis, zum elektrischen Trennen von Analyten oder zum Bewegen von Flüssigkeiten unter Nutzung des elektroosmotischen Flusses (EOF), zum Durchführen einer Dielektrophorese (DEP) usw. Manchmal können dicke Resiste (z. B. SU-8) verwendet werden, um direkt Seitenwände tiefer Strukturen zu bilden. Solche dicken Resiste weisen jedoch verschiedene Nachteile auf, wie die Erfinder der vorliegenden Erfindung erkannt haben.
Die US 5 563 079 A offenbart einen Feldeffekttransistor (FET) und Verfahren zur dessen Herstellung.
Die WO 2011/139344 A1 offenbart nanoskalige Appreturen mit Funktionalitätsinseln und Verfahren zur deren Herstellung.
Die Veröffentlichung „Impedance Microbiology-on-a-Chip: Microfluidic Bioprocessor for Rapid Detection of Bacterial Metabolism” offenbart ein Verfahren zum Zusammenziehen von bakteriellen Zellen aus einer verdünnten Lösung um den Faktor auf 10⁴–10⁵ (R. Gómez-Sjöberg et. Al.; „Impedance Microbiology-on-a-Chip: Microfluidic Bioprocessor for Rapid Detection of Bacterial Metabolism”; Journal of Microelectromechanical systems, Vol. 14. No. 4., August 2005, S 829–838).
Die WO 20121125727 A1 offenbart einen Nanostruktursensor und Verfahren zur dessen Eichung.
KURZDARSTELLUNG DER ERFINDUNG
Gemäß einer ersten Erscheinungsform ist die vorliegende Erfindung als ein Verfahren zur Herstellung eines Mikrofluidchips verkörpert, aufweisend:
Bereitstellen eines Substrats, von welchem eine Stirnfläche von einer elektrisch isolierenden Schicht bedeckt ist, wobei das bereitgestellte Substrat einen Mikrofluid-Mikrokanal mit schrägen Seitenwände aufweist, der auf der Stirnfläche eingekerbt ist, wobei die mittlere Tiefe des Mikrokanals 5 bis 50 Mikrometer beträgt, wobei das Bereitstellen des Substrats Erzeugen des Mikrofluid-Mikrokanals folgende Schritte aufweist: Bereitstellen eines Substrats; Erhalten einer elektrisch isolierenden Startschicht, welche die Stirnfläche des Substrats bedeckt; Erhalten einer Resistschicht, welche eine ausgewählte Region der elektrisch isolierenden Startschicht bedeckt, wodurch eine verbleibende Region der elektrisch isolierenden Startschicht nicht von der Resistschicht bedeckt ist; und Ätzen der elektrisch isolierenden Startschicht und des Substrats in der verbleibenden Region, um den Mikrofluid-Mikrokanal zu erhalten, der auf der Stirnfläche des Substrats eingekerbt ist;
Erhalten einer Resistschicht, welche einen oder mehrere ausgewählte Abschnitte der elektrisch isolierenden Schicht bedeckt, wobei zumindest ein verbleibender Abschnitt der elektrisch isolierenden Schicht nicht von der Resistschicht bedeckt ist;
partielles Ätzen einer Fläche des verbleibenden Abschnitts der elektrisch isolierenden Schicht mit einem Nassätzmittel, um eine Aussparung und/oder eine Unterschneidung unter der Resistschicht zu erzeugen;
Abscheiden einer elektrisch leitfähigen Schicht auf der geätzten Fläche, so dass die elektrisch leitfähige Schicht die erzeugte Aussparung und/oder die Unterschneidung erreicht; und
Entfernen der Resistschicht, um einen Abschnitt der elektrisch isolierenden Schicht angrenzend an einen zusammenhängenden Abschnitt der elektrisch leitfähigen Schicht freizulegen, wobei die elektrisch leitfähige Schicht so abgeschieden ist, dass eine frei liegende Fläche der elektrisch leitfähigen Schicht (50) an eine frei liegende Fläche eines zusammenhängenden Abschnitts der elektrisch isolierenden Schicht (30) angrenzt und die elektrisch leitfähige Schicht (50) an den zusammenhängenden Abschnitt der elektrisch isolierenden Schicht (30) stößt.
In Ausführungsformen weist das bereitgestellte Substrat eine Mikrostruktur auf, die auf der Stirnfläche (F) eingearbeitet ist, z. B. einen Mikrofluid-Mikrokanal, der auf der Stirnfläche eingekerbt ist, und das Erhalten der Resistschicht wird so durchgeführt, dass sich der verbleibende Abschnitt zumindest teilweise, vorzugsweise nur teilweise, über der Mikrostruktur erstreckt, wodurch die als nächste abgeschiedene elektrisch leitfähige Schicht zumindest teilweise die Mikrostruktur bedeckt.
Vorzugsweise wird beim Schritt des partiellen Ätzens der Fläche der elektrisch isolierenden Schicht dass Nassätzmittel so aufgebracht, dass: eine Ätztiefe einer gewünschten Dicke einer elektrisch leitfähigen Schicht entspricht, die als nächste abzuscheiden ist; und eine mittlere Tiefe der erzeugten Aussparung und/oder Unterschneidung in derselben Größenordnung liegt wie eine Tiefe der abgeschiedenen leitfähigen Schicht, wobei das Nassätzmittel und die elektrisch isolierende Schicht so gewählt sind, dass das Ätzverfahren in dem Schritt des partiellen Ätzens ein isotropes Ätzverfahren ist.
In bevorzugten Ausführungsformen ist die elektrisch isolierende Schicht, die das bereitgestellte Substrat bedeckt, ein Oxid wie z. B. SiO₂ oder ein Nitrid wie z. B. Si₃N₄ und das Nassätzmittel, das zum partiellen Ätzen der Fläche des verbleibenden Abschnitts der elektrisch isolierenden Schicht verwendet wird, ist ein gepuffertes Oxid-Ätzmittel.
Vorzugsweise beträgt die Dicke der abgeschiedenen leitfähigen Schicht 20 nm bis 200 nm, insbesondere 30 nm bis 100 nm, am besten 40 nm bis 60 nm, wobei es sich bei der abgeschiedenen elektrisch leitfähigen Schicht vorzugsweise um eines aus Folgendem handelt: einem Metall, einer metallischen Legierung oder einer organischen Schicht.
In Ausführungsformen wird die elektrisch leitfähige Schicht unter Anwendung einer gerichteten Aufdampftechnik abgeschieden, wodurch die elektrisch leitfähige Schicht senkrecht zu der mittleren Ebene der elektrisch leitfähigen Schicht aufgedampft wird.
Vorzugsweise beträgt die mittlere Tiefe des Mikrokanals des bereitgestellten Substrats 10 bis 20 Mikrometer.
Vorzugsweise weist das Bereitstellen des Substrats ferner mindestens einen, vorzugsweise zwei Schritte des Oxidierens des Substrats auf, vorzugsweise durch thermische Oxidation, um die Stirnfläche zu erhalten, die von einer elektrisch isolierenden Schicht bedeckt ist.
In bevorzugten Ausführungsformen ist das bereitgestellte Substrat ein Silicium-Wafer, wobei die Stirnfläche des Substrats im Allgemeinen parallel zu Flächen des Silicium-Wafers liegt.
Vorzugsweise weist das Verfahren ferner folgende Schritte auf:
Oxidieren des Silicium-Substrats durch thermische Oxidation, um eine isolierende SiO₂-Schicht zu erhalten; und
Ätzen der isolierenden SiO₂-Schicht mit einem Nassätzmittel, z. B. einer gepufferten Fluorwasserstofflösung, und Durchführen eines anisotropen Ätzens von Silicium, vorzugsweise mit Tetramethylammoniumhydroxid, um einen Mikrofluid-Mikrokanal mit schrägen Seitenwänden zu erhalten, wobei der Mikrokanal auf der Stirnfläche des Substrats eingekerbt ist.
Gemäß einer anderen Erscheinungsform ist die Erfindung als ein Mikrofluidchip verkörpert, der gemäß dem Verfahren einer der obigen Ausführungsformen zu erhalten ist, wobei der Mikrofluidchip aufweist:
ein Substrat, welches eine oder mehrere Mikrostrukturen aufweist, die auf einer Stirnfläche des Substrats eingearbeitet sind, z. B. Mikrofluid-Mikrokanäle;
eine elektrisch isolierende Schicht, welche die Stirnfläche zumindest teilweise bedeckt;
eine elektrisch leitfähige Schicht, welche zumindest teilweise die elektrisch isolierende Schicht bedeckt und vorzugsweise die elektrisch isolierende Schicht über einem Bereich bedeckt, der sich zumindest teilweise über der einen oder den mehreren Mikrostrukturen erstreckt,
wobei die frei liegende Fläche der elektrisch leitfähigen Schicht auf einer Höhe mit der frei liegenden Fläche des zusammenhängenden Abschnitts der elektrisch isolierenden Schicht liegt, wobei die Fehlausrichtung zwischen den frei liegenden Flächen insbesondere weniger als 20 nm, noch besser weniger als 10 nm beträgt.
Nun werden mittels nicht beschränkender Beispiele und unter Bezugnahme auf die begleitenden Zeichnungen Einheiten und Verfahren beschrieben, welche die vorliegende Erfindung verkörpern. Technische Merkmale, die in den Zeichnungen dargestellt sind, sind nicht maßstabsgetreu.
KURZBESCHREIBUNG VERSCHIEDENER ANSICHTEN DER ZEICHNUNGEN
1 bis 11 veranschaulichen schematisch wichtige Schritte eines Verfahrens zur Herstellung eines Mikrofluidchips gemäß Ausführungsformen;
12 ist eine 2D-Querschnittsansicht (Teilansicht) einer vereinfachten Darstellung eines Mikrofluidchips gemäß Ausführungsformen;
13 ist eine 2D-Ansicht (Teilansicht) des Mikrofluidchips der 12 von oben und
14 ist eine rasterelektronenmikroskopische Aufnahme eines Mikrokanals eines Mikrofluidchips, wobei sich Elektroden durch den Kanal erstrecken, die mit Wänden desselben auf einer Höhe liegen.
DETAILLIERTE BESCHREIBUNG DER ERFINDUNG
Die folgende Beschreibung ist wie folgt strukturiert. Zuerst werden einige Schwierigkeiten erörtert, welche die Erfinder der vorliegenden Erfindung mit herkömmlichen Verfahren beobachtet haben. Anschließend werden allgemeine Ausführungsformen der vorgeschlagenen Lösung, welche hervorstechende Merkmale der vorliegenden Erfindung herausstellen, und wichtige Varianten beschrieben (Abschn. 2). Der nächste Abschnitt betrifft speziellere Ausführungsformen und Details der technischen Verwirklichung (Abschn. 3), umfassend eine chronologische Beschreibung der 1 bis 11.
1. Schwierigkeiten, die mit herkömmlichen Verfahren beobachtet werden, bei denen dicke Resiste verwendet werden
Wie die Erfinder der vorliegenden Erfindung erkannt haben, ist die Verwendung dicker Resiste zur Herstellung von Mikrofluidchips unvorteilhaft, vor allem aufgrund ihrer begrenzten Temperaturstabilität und chemischen Stabilität. Es ist ferner schwierig, die Oberflächenchemie dieser Resiste anzupassen (z. B. zum Steuern der Benetzbarkeit oder der Haftung von Biomolekülen und Zellen). Außerdem sind bei der Verarbeitung dicker Resiste mehr Resist, längere Stütz, Bestrahlungs- und Entwicklungsschritte und auch manchmal mehrere Schleuderbeschichtungsschritte erforderlich. Die mechanischen Eigenschaften und die innere Spannung solcher Resiste sind auch ein Problem während der Herstellung und des Gebrauchs von Mikrofluidchips.
Außerdem ist es eine weitere Schwierigkeit, Metalle in und/oder über Strukturen zu strukturieren, welche Tiefen um 5 Mikrometer herum oder mehr aufweisen, aufgrund (1) der Inhomogenität der Dicke von Resisten (die als Opferschichten zum Abheben verwendet werden), welche über tiefe Strukturen abgeschieden werden, und (2) der Schwierigkeit, Metalle unter Anwendung von Abhebetechniken zu strukturieren, insbesondere in Kanälen mit vertikalen Seitenwänden.
Zum Beispiel wurden rasterelektronenmikroskopische Aufnahmen (SEM-Aufnahmen) für 15 μm tiefe Strukturen erhalten, die in einem Si-(100)-Wafer unter Verwendung von Tetramethylammoniumhydroxid (TMAH) durch Nassätzen erzeugt und mit Al strukturiert wurden. 5 nm Ti und 50 nm Al wurden durch Elektronenstrahl auf einen strukturierten dicken Resist (AZ4562, 4 μm dick auf der Fläche) aufgedampft und durch Abheben des Resists teilweise entfernt. In einigen Fällen waren mehrere Defekte in den Al-Strukturen deutlich sichtbar: vor allem Kurzschlüsse und Verschmälerungen. Solche Defekte können aus der inhomogenen Dicke des Resists und Nahwirkungseffekten resultieren.
Während des Aufschleuderns des Resists konnten einige Bereiche (insbesondere erhöhte Bereiche in der Nähe von geätzten Kanälen, die eine L- oder U-Form aufwiesen) nicht bedeckt werden. Es war daher nicht möglich zu verhindern, dass Metall in diesen unbedeckten Bereichen haftete. Diese Defekte bei der Metallstrukturierung können zu Kurzschlüssen führen, wenn sie sich in der Nähe der Metallstrukturen befinden. Als ein Ergebnis musste in dem Chip-Layout eine minimale Lücke von ungefähr 100 Mikrometern und vorzugsweise 200 Mikrometern bei umgebenden elektrisch verbundenen Strukturen realisiert werden.
Die Erfinder kamen zu dem Ergebnis, dass neue Verfahren zur Herstellung von Mikrofluidchips benötigt werden, welche eine zufriedenstellende Strukturierung von Elektroden (oder allgemeiner elektrisch leitfähigen Strukturen) darauf ermöglichen, sogar in und/oder über Strukturen mit Tiefen um 5 Mikrometer herum oder mehr.
2. Allgemeine Ausführungsformen der vorgeschlagenen Lösung und wichtige Varianten
Unter Bezugnahme auf 1 bis 11, welche jeweils den Schritten S1 bis S11 entsprechen, wird zuerst eine Erscheinungsform der Erfindung beschrieben, welche Verfahren zur Herstellung von Mikrofluidchips betrifft, die mit Halbleiter-Wafer-Verarbeitungstechniken kompatibel sind.
In ihren allgemeinsten Definitionen wird für die Verfahren der vorliegenden Erfindung als Ausgangspunkt ein Substrat 10 (z. B. ein Si-Wafer) angesehen, der eine Stirnfläche F aufweist, die von einer elektrisch isolierenden Schicht 30 (z. B. SiO₂) bedeckt ist. Wie ein solches Substrat zu erhalten ist, ist der Gegenstand der vorbereitenden Schritte S1 bis S7 (1 bis 7), welche später erörtert werden sollen. Die Schritte S1 bis S7 sind optional, da auf dem Fachgebiet verschiedene Verfahren zum Erhalten eines Substrats bekannt sind, welches von einer elektrisch isolierenden Schicht bedeckt ist.
Zuerst wird eine Resistschicht 40 erhalten, welche einen oder mehrere ausgewählte Abschnitte P1 der elektrisch isolierenden Schicht 30 bedeckt, wie in 8 zu sehen. Entsprechend gibt es mindestens einen verbleibenden Abschnitt P2 der elektrisch isolierenden Schicht 30, der nicht von der Resistschicht 40 bedeckt ist. Der(Die) ausgewählte(n) Abschnitt(e) P1 kann(können) verschiedene mögliche Formen erhalten, die zu komplementären Formen für den(die) Abschnitt(e) P2 führen, wie für die als nächste abzuscheidende elektrisch leitfähige Schicht erwünscht. Auf dem Fachgebiet sind Verfahren bekannt, welche es ermöglichen, eine solche Resistschicht zu erhalten. Bevorzugte (neue) Verfahren zum Erhalten einer solchen Resistschicht werden später erörtert.
Der nächste Schritt S9 ist der Schlüssel: er weist ein partielles Ätzen einer Fläche des(der) verbleibenden Abschnitts(Abschnitte) P2 der elektrisch isolierenden Schicht 30 mit einem Nassätzmittel E auf, um eine Aussparung 40r und/oder eine Unterschneidung 40u unter der Resistschicht 40 zu erzeugen, d. h. an einer Grenzfläche (oder Grenze) zwischen dem Resist 40 und der Schicht 30. Die resultierende geätzte Fläche ist in 9 durch die Bezugszahl 35 gekennzeichnet.
Dann wird auf der geätzten Fläche 35 (10) eine elektrisch leitfähige Schicht 50 abgeschieden S10. Das Abscheiden der Schicht 50 erfolgt so, dass die elektrisch leitfähige Schicht die erzeugte Aussparung 40r und/oder Unterschneidung 40u erreicht (d. h., ohne die Aussparung/Unterschneidung bedeutend zu füllen).
Schließlich kann die Resistschicht 40 entfernt werden (Abheben), Schritt S11 (11), um einen Abschnitt P1 der elektrisch isolierenden Schicht frei zu legen, der an einen zusammenhängenden Abschnitt P2 der elektrisch leitfähigen Schicht 50 angrenzt.
Aufgrund der Konstruktion ist die Aussparung und/oder Unterschneidung auf der Höhe einer Grenzfläche, d. h. einer Grenze zwischen der elektrisch isolierenden Schicht und der Resistschicht angeordnet. Diese Aussparung und/oder Unterschneidung erstrecken sich ferner entlang einem Rand oder einer Grenze des verbleibenden Abschnitts P2, das heißt senkrecht zu dem Abschnitt, der in 9 dargestellt ist. Die Erfinder der vorliegenden Erfindung haben erkannt, dass eine solche Aussparung und/oder Unterschneidung der Schlüssel dafür ist, saubere Grenzen zwischen den isolierenden und den Leiterschichten zu erhalten.
In der Tat ist es eine Erklärung, dass Aussparungen/Unterschneidungen das Risiko von Defekten an der Grenze zwischen den leitfähigen und Isolatorschichten verringern, wodurch dann ein einfacheres Abheben ermöglicht wird (Abscheiden einer kontinuierlichen Metalldünnschicht über dem Resist 40 wird verhindert) und dadurch wiederum ermöglicht wird, dass gut bündige Flächen erhalten werden. Außerdem ist kein Doppelschichtresist erforderlich, wie er gewöhnlich auf dem Fachgebiet verwendet wird.
Typischerweise werden auf dem Fachgebiet zwei Resistschichten verwendet, um etwas zu erreichen, was vergleichbar wäre, wenn es nicht die Abmessungen gäbe, die für Mikrofluidstrukturen erforderlich sind. Und zwar wird zuerst ein nicht lichtempfindlicher Resist auf ein Substrat geschichtet und dann wird ein lichtempfindlicher Resist (Photoresist) aufgebracht. Während des Entwicklungsschritts ätzt der Entwickler den frei liegenden Photoresist weg und ätzt auch isotrop die nicht lichtempfindliche Schicht, wodurch eine Unterschneidung erzeugt wird. Bei diesem Ansatz muss die nicht lichtempfindliche Schicht eine sehr dünne Schicht sein (weniger als 1 μm) und ein formangepasstes Auftragen einer so dünnen Dünnschicht bei Vorhandensein von Mikrokanälen ist mit Schleuderbeschichtungstechniken in der Praxis unmöglich. Überdies nimmt die Doppelschichtresist-Verarbeitung mehr Zeit in Anspruch, da die Beschichtungsschritte und die Wärmevorbehandlungsschritte zweimal durchgeführt werden müssen.
Mit den Verfahren der vorliegenden Erfindung kann eine einzige Photoresistschicht verwendet werden, welche zum Beispiel für eine bessere Stufenabdeckung des Resists, insbesondere an den Kanalseitenwänden, in einem geschlossenen Kammerbeschichtungssystem aufgeschleudert wird. Die Erfinder kamen zu dem Ergebnis, dass die Resistdicke innerhalb der Kanäle etwa die Hälfte der Kanaltiefe betragen sollte, um eine optimale formangepasste Photoresistschicht zu erhalten. Obwohl dies in den anhängenden Zeichnungen nicht dargestellt ist, ist die Resistdicke auf der Fläche geringer als die Resistdicke innerhalb der Kanäle, offenbar aufgrund des Anhäufens von Resist innerhalb der Kanäle während des Schleuderbeschichtens.
Zum Beispiel beträgt die Resistdicke für 20 μm tiefe Kanäle etwa 10 μm innerhalb der Kanäle und etwa 5 μm auf der oberen Fläche (die Resistdicke ist innerhalb der Kanäle typischerweise größer, da sich der Resist nicht wie auf der Fläche ausbreiten kann und mehr anhäuft). Daher soll eine optimale Resistdicke vorzugsweise entsprechend der anfänglichen Kanaltiefe ausgewählt werden.
Diesbezüglich kann die Schwankung der Dicke des Resists 40 zu Fehlern bei der photolithographischen Abbildung führen. Wenn zum Beispiel die Bestrahlungsdosis und die Entwicklungszeit für einen dickeren Teil der Resistschicht 40 optimiert sind, dann können dünnere Teile derselben Schicht zu stark bestrahlt und entwickelt werden, was zu einer Strukturverbreiterung und zu möglichen Kurzschlüssen nach der Metallstrukturierung führt. Dies kann durch eine Masken(Layout)-Korrektur ausgeglichen werden.
Überdies gibt es im Fall einer Kontaktlithographie, obwohl sich die Photomaske in direktem Kontakt mit der Resistschicht auf der Fläche befindet, eine variierende Lücke an den schrägen Seitenwänden und eine feste Lücke am Boden des Kanals, was zu einer uneinheitlichen Photolithographieauflösung innerhalb der Mikrofluidstrukturen führt. Die Projektion der gezeichneten Struktur (auf der Photomaske) auf die schräge Kanalseitenwand unterscheidet sich auch von einer planaren Fläche. Diese Unregelmäßigkeiten können ebenfalls durch eine Masken(Layout)-Korrektur ausgeglichen werden, so dass die fertige Struktur auf dem Photoresist der gewünschten nahe kommen kann.
Besonders vorteilhaft ist es, dass die obigen Verfahren es ferner möglich machen, eine elektrisch leitfähige Schicht zu erhalten, die sich auf einer Höhe mit der zusammenhängenden elektrisch isolierenden Schicht befindet, z. B. vorbehaltlich einer sehr geringen Fehlausrichtung, welche in der Praxis typischerweise weniger als ±10 nm (und in praktisch allen Fällen weniger als ±20 nm) beträgt. Wo sich vor dem Entfernen der Resistschicht 40 eine Aussparung/Unterschneidung befand, grenzt, d. h. stößt, die elektrisch leitfähige Schicht 50 an einen zusammenhängenden Abschnitt der elektrisch isolierenden Schicht 30, vorbehaltlich einer Restlücke v. In einigen Anwendungen kann es in Abhängigkeit von den gewünschten Mikrostrukturen erforderlich sein, falls überhaupt, nur Aussparungen, nur Unterschneidungen oder beides zu erzeugen. Man beachte, dass der Begriff „Mikrofluidstrukturen” (auch „Mikrofluidmerkmale”) in der Literatur verbreitet verwendet wird, um solche Merkmale zu bezeichnen wie: Mikrofluid-Mikrokanäle, Flüssigkeitseintragsfelder, elektrische Kontaktöffnungen, Kapillarpumpen usw.
Bei der leitfähigen Schicht 50 handelt es sich wahrscheinlich um ein Metall oder eine Legierung, obwohl auch leitfähige organische Materialien vorgesehen sein können. Die isolierende Schicht ist typischerweise ein Oxid, z. B. des Materials, das für das Substrat 10 verwendet wird. Es können jedoch auch Nitride vorgesehen sein, z. B. Siliciumnitrid. Siliciumnitrid kann zum Beispiel gut abgeschieden werden und ist ein ausgezeichneter Isolator. Es erzeugt jedoch keine besonders benetzbare Fläche, was ein Problem darstellen kann, wenn kapillarbetriebene Flüsse benötigt werden. Dennoch kann durch LPCVD abgeschiedenes Siliciumnitrid einen Kontaktwinkel von etwa 40° bis 50° aufweisen. Somit wird SiO₂ bevorzugt, insbesondere wenn Mikrostrukturen (z. B. Mikrokanäle) benetzbar sein müssen, etwas, was für viele Mikrofluidanwendungen besonders nützlich ist. Deswegen können die zu bevorzugenden Eigenschaften von Si und SiO₂ genutzt werden, z. B. thermische und chemische Stabilität, mechanische Robustheit, Kompatibilität der SiO₂-Fläche mit vielen Biomolekülen und eine gut definierte und zuverlässige chemische Zusammensetzung.
In Ausführungsformen weist das (bei S7, 7) bereitgestellte Substrat 10 eine oder mehrere Mikrostrukturen auf, die auf der Stirnfläche F des Substrats 10 eingearbeitet sind (vgl. 6), z. B. Mikrofluid-Mikrokanäle 20. Der Schritt S8 des Erhaltens der Resistschicht 40 kann in diesem Fall so ausgeführt werden, dass sich der verbleibende Abschnitt P2 zumindest teilweise, vorzugsweise nur teilweise, über dem Mikrokanal 20 erstreckt. Entsprechend soll die als nächste abgeschiedene elektrisch leitfähige Schicht 50 (Schritt S10) den Mikrokanal 20 zumindest teilweise bedecken.
Man beachte, dass hierin im Folgenden zur Veranschaulichung angenommen wird, dass Mikrostrukturen Mikrofluid-Mikrokanäle 20 sind, die auf der Stirnfläche F eingekerbt sind. Ausführungsformen der vorliegenden Erfindung gelten nichtsdestotrotz ebenso für andere Typen von Mikrostrukturen (Flüssigkeitseintragsfelder, Kapillarpumpen usw.): zum Beispiel könnten Elektroden strukturiert werden, welche sich durch passive Kapillarpumpen erstrecken, die z. B. als vergrößerte Abschnittsöffnungen bereitgestellt werden, die mit Kapillarstrukturen gefüllt sind.
Dadurch, dass man nur ein teilweise bedecktes Mikrokanalsegment hat (vgl. 12 bis 13), wird ermöglicht, Elektroden zu erhalten, für welche das elektrische Feld lokal geformt sein kann, etwas, was für einige Anwendungen vorteilhaft sein kann, z. B. das Einfangen und die Handhabung von Mikrokügelchen. Dabei können solche Elektroden bündig mit den umgebenden Flächen 20a, 30 erhalten werden. Dies hat verschiedene Vorteile: vor allem stören bündige Elektroden nicht den Flüssigkeitsfluss und erleichtern das Versiegeln der Strukturen mit einer Deckdünnschicht 62, vgl. 12. Eine Elektrode 50 könnte sich zum Beispiel durch eine erste schräge Wand 20b, dann durch die Grundfläche 20c des Kanals erstrecken und an einem Ende desselben enden, wie in 12 zu sehen. In anderen Anwendungen muss dies jedoch nicht so sein und so kann sich die leitfähige Schicht 50 wie in 11 oder 14 durch den gesamten Abschnitt 20b–20c–20a eines Kanals erstrecken. Außerdem können sich Elektroden auch lediglich durch Seitenwände 20a, 20b und nicht durch die Grundfläche 20c erstrecken, um seitliche, gegenüberliegende Elektroden zu erhalten (wie in 11 zu sehen). Es versteht sich, dass dementsprechend verschiedene Strukturen bündiger leitfähiger Schichten erhalten werden können.
In Ausführungsformen wird im Schritt S9 (9, partielles Ätzen der Fläche der Schicht 50) das Nassätzmittel E so aufgebracht, dass eine Ätztiefe einer gewünschten Dicke der elektrisch leitfähigen Schicht 50 entspricht, die als nächste abzuscheiden ist. Außerdem wird das Ätzmittel so aufgebracht, dass die mittlere Tiefe der erzeugten Aussparung und/oder Unterschneidung in derselben Größenordnung wie die Dicke der leitfähigen Schicht 50 liegt, die als nächste abzuscheiden ist (wobei die Resistschicht 40 bedeutend dicker ist). Zu diesem Zweck können das Nassätzmittel und die elektrisch isolierende Schicht so gewählt werden, dass das Ätzverfahren isotrop ist. Hierdurch wird vor allem verhindert, dass an den Rändern des elektrisch leitfähigen Materials, z. B. Metalls, nach dem Abheben physische Kerben auftreten, und dies führt wiederum zu sauberen Grenzen zwischen den leitfähigen und isolierenden Schichten. Es versteht sich, dass hierdurch wiederum unerwünschte elektrische Felder an der Grenze verhindert werden, da giattere Ränder zu einem einheitlicheren elektrischen Feld führen.
Das Ätzverfahren kann isotrop sein, wenn es die (z. B. nicht perfekt geordnete) Natur der isolierenden Schicht ermöglicht (wie es z. B. bei SiO₂, Si₃N₄ usw. der Fall ist), etwas, was die Überwachung der Ätztiefe vereinfacht, da die Tiefe der Aussparungen/Unterschneidungen im Wesentlichen mit der vertikalen Ätztiefe identisch sein soll. Das Ätzverfahren ist in diesem Fall typischerweise lediglich zeitabhängig, d. h. ohne Ätzstoppschichten oder Ähnliches. Die Ätzgeschwindigkeit muss möglicherweise für eine gegebene Chemie und gegebene Bedingungen gemessen werden; dann wird das Ätzverfahren für eine geeignete Zeit durchgeführt und beendet.
Wie bereits angesprochen, handelt es sich bei der elektrisch isolierenden Schicht 30, welche das bereitgestellte Substrat bedeckt, vorzugsweise um ein Oxid wie SiO₂ oder ein Nitrid wie Si₃N₄. In solchen Fällen handelt es sich bei dem Nassätzmittel E, das zum partiellen Ätzen S9 der Fläche des verbleibenden Abschnitts P2 der isolierenden Schicht 30 verwendet wird, um ein gepuffertes Oxid-Ätzmittel. Ein gepuffertes Oxid-Ätzmittel ist ein Nassätzmittel, das beim Ätzen dünner Dünnschichten von Oxiden oder Nitriden wie den oben erwähnten verwendet werden kann. Es ist eine Mischung aus einem Puffermittel wie Ammoniumfluorid NH₄F und Fluorwasserstoffsäure HF, welche eine gute Verfahrenssteuerung ermöglicht. Das gepufferte Oxid-Ätzmittel kann zum Beispiel eine gepufferte Fluorwasserstofflösung sein, z. B. bei Verwendung zum Ätzen von SiO₂. Es wird hierin im Folgenden kurz als BHF (Buffered Hydrogen Fluoride) bezeichnet.
Nun Bezug nehmend auf 12 bis 13: beträgt die Dicke der abgeschiedenen leitfähigen Schicht 50 vorzugsweise 20 nm bis 200 nm. Wie die Erfinder der vorliegenden Erfindung experimentell überprüft haben, führen Dicken von 50 nm ± 10 nm gemäß Tests, die von den Erfindern der vorliegenden Erfindung durchgeführt wurden, in der Praxis bereits zu einer ausgezeichneten Leitfähigkeit, während andererseits nicht viel Material abzuscheiden ist. Ein weiterer Vorteil der Begrenzung der Dicke der leitfähigen Schicht ist, dass die Restlücke v an der Grenzfläche leitfähige Schicht/isolierende Schicht klein ist (Darstellungen dieser Restlücke in 10 bis 11 sind nicht maßstabsgetreu). Aus diesem Grund und unter Berücksichtigung anderer Parameter, welche die Effizienz des Verfahrens beeinflussen, ist eine vernünftige obere Grenze für die Dicke der abgeschiedenen leitfähigen Schicht 200 nm. Effizientere Abscheidungsverfahren werden allerdings mit Dicken von weniger als 100 nm erreicht. Andererseits kamen die Erfinder der vorliegenden Erfindung bei Messung der Restschwankungen in dem Abscheidungsverfahren zu dem Ergebnis, dass minimale Dicken vorzugsweise mehr als 20 nm, insbesondere mehr als 30 nm betragen sollen.
Diesbezüglich wird eine gerichtete Aufdampftechnik bevorzugt, wie Elektronenstrahl-(oder E-Beam-)Aufdampftechniken, wobei die elektrisch leitfähige Schicht senkrecht zu der mittleren Ebene des Ziels aufgedampft wird. Statt Elektronenstrahlaufdampfen könnten auch Sputter-Techniken oder andere Techniken angewendet werden. Diese sind jedoch weniger gerichtet als das Elektronenstrahlaufdampfen. Nicht-gerichtete Abscheidungstechniken erfordern zusätzliche Sorgfalt; ein Risiko bei solchen Techniken ist, dass die leitfähige Schicht 50 im Gegensatz zum vertikalen Aufdampfen an den Resist 40 formangepasst hergestellt wird, was den anschließenden Abhebeschritt S11 schwieriger macht. Dies ist der Grund, warum ein gerichtetes Aufdampfen, also senkrecht zu der Fläche, bevorzugt wird.
Das zum Realisieren der obigen Verfahren bereitgestellte S7 Substrat 10 weist vorzugsweise einen Mikrofluid-Mikrokanal 20 auf, der auf der Stirnfläche F eingekerbt ist. Die mittlere Tiefe des Mikrokanals 20 (oder einer beliebigen Mikrostruktur, die gemäß den Verfahren der vorliegenden Erfindung zu verarbeiten ist) beträgt 5 μm bis 50 μm. Im Gegensatz zur gewöhnlichen Halbleiter-Wafer-Verarbeitung weisen Mikrofluidelemente im Allgemeinen tiefe Strukturen auf, d. h. etwa einige Mikrometer bis zu 20 μm oder sogar tiefer, z. B. 50 μm. In vielen Fällen werden in Anwendungen 5 Mikrometer bereits als eine geringe Tiefe angesehen, wie hierin vorgesehen. Es gibt mehrere Gründe. Zum Beispiel kann durch eine geringe Tiefe ein großer hydraulischer Widerstand auf einer Flüssigkeit erzeugt werden und diese kann blockiert oder mit Mikrokügelchen und Teilchen verstopft werden. Eine so geringe Tiefe kann auch mit Proben inkompatibel sein, die Zellen enthalten. Ein guter Kompromiss, der sich für viele Anwendungen als passend herausgestellt hat, ist es, Mikrostrukturtiefen von 10 μm bis 20 μm bereitzustellen.
Die Abscheidungsverfahren der vorliegenden Erfindung sind im Gegensatz zu herkömmlichen Wafer-Verarbeitungstechniken insbesondere für solche Tiefen geeignet. Die Mikrokanäle 20 können schräge Seitenwände aufweisen, etwas, was die Anwendbarkeit der Verfahren der vorliegenden Erfindung nicht beschränkt, wie in 12 für das Strukturieren von Elektroden veranschaulicht, die sich dort hindurch erstrecken.
Andere elektrische Schaltungskomponenten wie elektrische Kontaktflecken und Verbindungen können auf derselben Verfahrensstufe strukturiert werden, d. h. während derselben Schritte wie für die Elektrodenstrukturierung und wie oben bereits beschrieben.
Nun soll mehr über die Vorverarbeitungsschritte S1 bis S7 gesagt werden. Um mit 1 bis 5 zu beginnen und unter Bezugnahme darauf, können die Vorverarbeitungsschritte vor allem eine Reihe von Schritten zum Erzeugen von Mikrofluid-Mikrokanälen (oder allgemeiner Mikrostrukturen) aufweisen. Dies kann erreicht werden durch

– Bereitstellen S1 eines Startsubstrats 10;
– Erhalten S2 einer elektrisch isolierenden Startschicht 12, welche die Stirnfläche F des Substrats bedeckt;
– Erhalten S3 einer Resistschicht 14, welche eine ausgewählte Region R1 der elektrisch isolierenden Startschicht 12 bedeckt, so dass eine verbleibende Region R2 der elektrisch isolierenden Startschicht 12 nicht von der Resistschicht 14 bedeckt ist; und
– Ätzen S4 bis S5 der elektrisch isolierenden Startschicht 12 und des Substrats 10 in der verbleibenden Region R2, um einen Mikrofluid-Mikrokanal zu erhalten, der auf der Stirnfläche F des Substrats eingekerbt ist.

Das Substrat 10 kann als nächstes von einer elektrisch isolierenden Schicht 30 bedeckt werden, Schritt S7. Letztere wird vorzugsweise durch Oxidieren des Substrats 10 erhalten, z. B. durch thermische Oxidation. Dieselben Erwägungen gelten für den Schritt S2.
Das Substrat 10 ist vorzugsweise ein Silicium-Wafer, wobei die Stirnfläche F im Allgemeinen parallel zu (100)-Flächen des Si-Wafers liegt. In diesem Fall können die Vorverarbeitungsschritte aufweisen:

– Oxidieren S2 des S1-Substrats 10 aus Silicium durch thermische Oxidation, um SiO₂ als eine isolierende Schicht 12 zu erhalten; und
– Ätzen S4 der SiO₂-Schicht mit einem Nassätzmittel, z. B. einer gepufferten Fluorwasserstofflösung,
– im Schritt S5 wird ein anisotropes Ätzen S5 von Silicium durchgeführt, vorzugsweise mit Tetramethylammoniumhydroxid (oder TMAH), was zu Mikrokanälen 20 mit schrägen Seitenwänden führt.

Detaillierter ist der verwendete Wafer vorzugsweise ein <100>-Wafer mit einer flachen Seite in der <110>-Richtung; somit weist die obere Fläche eine Normale in <100>-Richtung auf. Die Stirnfläche F liegt dementsprechend parallel zu (100)-Ebenen, d. h. orthogonal zur (100)-Richtung in der Basis der reziproken Gittervektoren (Diamantstruktur für Si).
Wenn es für die Mikrofluidstrukturen, z. B. Kanäle, nicht von Nachteil ist, schräge Seitenwände zu haben, dann wird ein Nassätzen eines Si-Wafers mit einer <100>-Kristallorientierung gegenüber Trockenätztechniken bevorzugt, da Nassätzen mit einer Chargenverarbeitung kompatibel ist und deswegen insgesamt schneller sein kann, was von der Anzahl der verarbeiteten Wafer abhängt. Es sei angemerkt, dass Nassätzen gewöhnlich langsamer als Trockenätzen ist, welches je Wafer viel schneller sein kann. Der Gesamtdurchsatz hängt daher von der Anzahl der verarbeiteten Wafer insgesamt ab. Der SiO₂-Maskenätzschritt S4 kann ansonsten durch trockenes Plasmaätzen durchgeführt werden. Der anisotrope Siliciumätzschritt S5, 5, kann mit TMAH, Kaliumhydroxid (KOH), Ethylendiaminpyrocatechol (oder EDP) usw. durchgeführt werden. TMAH wird jedoch bevorzugt, da es eine höhere Selektivität gegenüber der SiO₂-Maske aufweist, auch verunreinigt es nicht den Wafer. Speziell erfolgt die Verunreinigung aufgrund von Metallionen, Kalium im Fall von KOH.
Vor dem anisotropen Siliciumätzen S5 können Schritte der Wafer-Vorbereitung ausgeführt werden, beginnend mit einem Schritt des Entfernens von Photoresist (nass oder trocken) und einem kurzen Eintauchen in BHF, Schritt S4a, um das Oxid, d. h. das native Oxid (da das Oxid bereits im Schritt 4 geätzt wird), zu entfernen, wie in 5 veranschaulicht. Dieser Schritt ist besonders vorteilhaft für ein Ätzen mit TMAH, da eine dünne Schicht nativen Oxids ansonsten das Ätzen beeinträchtigen kann. Es sollte aber klar sein, dass der Schritt S4a zuerst durchgeführt wird, gefolgt z. B. von einem Spülen mit deionisiertem Wasser, und dann wird der Schritt S5 durchgeführt, d. h. die BHF- und TMAH-Schritte erfolgen nicht gleichzeitig, trotz der Abbildung in 5.
Die resultierenden schrägen Wände der Kanäle 20 liegen in diesem Fall parallel zu (111)-Flächen.
Dann kann der SiO₂-Maskenentfernungsschritt S6 durch trockenes Plasmaätzen oder Nassätzen durchgeführt werden. Dieser Schritt ist vorteilhaft, wenn man während des anschließenden Schritts S7, der z. B. aus einem thermischen Anwachsen von SiO₂ auf einer bloßen Si-Fläche besteht, eine isolierende Schicht 30 so einheitlich wie möglich erhalten möchte.
Obwohl Si-Wafer bevorzugt werden, gelten die hierin angestellten Überlegungen auch für andere Halbleiter, z. B. elementare (z. B. Ge) oder Verbindungs-Halbleiter (z. B. SiGe) der Gruppe IV, andere III–V- oder II–VI-Verbindungsmaterialien und deren entsprechende Oxide oder Nitride. Z. B. können GaAs und Ge anisotrop geätzt werden. Auch können Prinzipien, die den Verfahren der vorliegenden Erfindung zugrunde liegen, auf einige metallische Wafer und entsprechendes Oxid angewendet werden. Metallische Wafer sind jedoch weniger praktisch. Insbesondere können sie keine vergleichbare kristallographische Gleichmäßigkeit in der Wafer-Dicke aufweisen. Dennoch kann man zum Beispiel die Verwendung von Al₂O₃-Flächen in Betracht ziehen. Al₂O₃ kann als Dünnschichtdielektrikum (bis zu 200 nm bis 300 nm) verwendet werden und entweder durch Sputtern oder durch Atomschichtabscheidung (Atomic Layer Deposition, ALD) abgeschieden werden. Letztere ist eine teure aber hochwertige Technik, die vor allem für Forschungszwecke sehr geeignet ist.
Nun soll mehr über Einheiten gesagt werden, die mit den Herstellungsverfahren der vorliegenden Erfindung zu erhalten sind, hauptsächlich unter Bezugnahme auf 12 bis 14. Gemäß einer weiteren Erscheinungsform kann die Erfindung als ein Mikrofluidchip 1 verkörpert sein, welcher typischerweise aufweist:

– ein Substrat 10, z. B. einen Si-Wafer, der eine oder mehrere Mikrostrukturen aufweist, z. B. ein Eintragsfeld, eine passive Kapillarpumpe oder einen Mikrofluid-Mikrokanal 20 auf einer Stirnfläche F des Substrats, z. B. in eine Fläche des Substrats eingekerbt oder auf dieser strukturiert;
– eine elektrisch isolierende Schicht 30 (z. B. SiO₂), welche das Substrat zumindest teilweise bedeckt;
– eine elektrisch leitfähige Schicht 50 (z. B. Al oder Ti/Al), welche die elektrisch isolierende Schicht 30 zumindest teilweise bedeckt, z. B. die Schicht 30 über einem Bereich bedeckt, der sich über einem Mikrokanal 20 erstreckt, möglicherweise nur teilweise.

Als ein Ergebnis der Herstellungsverfahren der vorliegenden Erfindung weist die frei liegende Fläche der leitfähigen Schicht 50 saubere Grenzen auf, grenzt an die frei liegende Fläche zusammenhängender Abschnitte der isolierenden Schicht 30 (z. B. einer hydrophilen Fläche) an und befindet sich vorzugsweise auf einer Höhe mit derselben, wie in 12 veranschaulicht und in der SEM-Aufnahme der 14 zu sehen.
Die leitfähige Schicht kann verschiedene mögliche Strukturen erhalten (z. B. Elektroden, Verbindungen, elektrische Kontaktflecken usw.), die alle in derselben Fertigungsstufe zu erhalten sind. Die Strukturen können in eine äußere Dicke des Chips integriert sein, bündig mit der frei liegenden Fläche der umgebenden Schichten. Die Fehlanpassung kann so ausgestaltet sein, dass sie vernachlässigbar ist, z. B. in Bezug auf die Tiefe des Mikrokanals 20, d. h. vorzugsweise 2 und idealer Weise 3 Größenordnungen darunter. Zum Beispiel ermöglichen hierin beschriebene Verfahren, Fehlanpassungen zu erreichen, die weniger als 20 nm (und meistens weniger als 10 nm) betragen, während die Kanaltiefe typischerweise 10 μm bis 20 μm beträgt. Hierdurch wird die Oberflächentopographie auf ein Mindestmaß begrenzt und es werden laminare Flüsse unterstützt, was vorteilhaft ist, um ein Haften von Zellen, Kügelchen oder anderen Teilchen entlang dem Fließweg zu verhindern. Eine auf ein Mindestmaß begrenzte Oberflächentopographie ist auch vorteilhaft, um während des anfänglichen Füllens eines Fließwegs durch eine Flüssigkeit Haftungsstellen zu vermeiden. Hierdurch werden auch Randdefekte auf den Elektroden verringert und somit unerwünschte elektrische Felder an den Rändern verhindert. Es wird ferner eine effektive Versiegelung durch eine oben angebrachte Abdeckung 62 unterstützt, wie in 12 veranschaulicht.
Als ein Ergebnis aus den Herstellungsverfahren stößt die leitfähige Schicht 50 an zusammenhängende Abschnitte isolierender Schichten 30 vorbehaltlich einer Restlücke 40v. Letztere entsteht aufgrund der Aussparungen/Unterschneidungen, die während der Herstellung des Chips erzeugt werden. Die charakteristischen Abmessungen der Restlücken v werden hauptsächlich durch die Aussparungen/Unterschneidungen bestimmt. Ihre Abmessungen können jedoch auch von der angewendeten Abscheidungstechnik abhängen, z. B. einem vertikalen Aufdampfen der leitfähigen Schicht auf der Fläche. Natürlich soll die genaue Geometrie der Fläche ebenfalls die Restlücken beeinflussen. Insbesondere können Unterschneidungen im Vergleich zu Aussparungen etwas kleinere oder größere Lücken entstehen lassen. Dennoch sollen die Restlücken im Prinzip dieselbe Größenordnung wie die Aussparungen/Unterschneidungen aufweisen.
Die in 14 abgebildete SEM-Aufnahme veranschaulicht die Qualität der erhaltenen Grenzflächen. In dieser Aufnahme:

– steht EHT für Elektronenhochspannung (Electron High Tension) in Kilovolt, kV;
– bezeichnet WD den freien Objektabstand (Working Distance) zwischen der Probenfläche und dem unteren Abschnitt der Linse;
– steht Mag für Vergrößerung (Magnification);
– bezeichnet Tilt Angle den Winkel der Normalen des Probentisches in Bezug auf die Achse der Elektronenkanone; und
– Signal A = SE2 zeigt an, dass ein Detektor für Sekundärelektronen verwendet wird.

14 zeigt (Hauptbild) eine Struktur elektroosmotischer (EO) Elektroden, die aufgrund der Verfahren der vorliegenden Erfindung erhalten wird. Solche Elektroden bilden eine Wiederholungsstruktur von Paaren zusammenhängender Elektroden (jede Elektrode eines Paars ist mit einem entsprechenden Kamm verbunden), welche sich quer zu dem Fließweg erstrecken. Der Mikrokanal ist 200 μm breit und 22 μm tief. EO-Elektrodenpaare weisen Elektroden auf, welche sich in ihren Abmessungen unterscheiden. Die Elektroden sind vorzugsweise jeweils im Wesentlichen aus Aluminium hergestellt. Wenn die hydrophile Fläche eine SiO₂-Fläche ist, dann werden Elektroden bevorzugt, die aus Al hergestellt sind (50 nm, gesputtert, mit 5-nm-Ti-Haftschicht), wobei Ti verwendet wird, um die Haftung an SiO₂ zu verbessern. Ti und Al können durch zwei aufeinander folgende Abscheidungen, z. B. Aufdampfschritte S10, abgeschieden werden (ohne zwischen den beiden Aufdampfschritten das Vakuum zu unterbrechen). Ti ist dennoch in diesem Fall optional, da Al bereits eine gute Haftung an SiO₂ aufweist. Eine dünne Ti-Schicht würde jedoch für metallische Elektroden benötigt, die aus Metallen wie Au, Pt, Pd usw. hergestellt sind. Mit anderen Metallen und insbesondere mit Pd sind ausgezeichnete Ergebnisse erhalten worden. Wenn keine ungünstigen elektrochemischen Reaktionen an den metallischen Elektroden zu erwarten sind (aufgrund der Kombination einer Flüssigkeit im Fließweg und Eigenschaften des elektrischen Signals, das an die Elektroden angelegt wird), wird nun Al bevorzugt, da es unter Umgebungsbedingungen aufgrund der Bildung einer selbstbegrenzenden Oxidschicht auf seiner Oberfläche stabil ist. Wenn ungünstige elektrochemische Reaktionen zu erwarten sind, dann wird Palladium aufgrund seiner ausgezeichneten chemischen Stabilität und seiner Fähigkeit, Wasserstoff zu binden, bevorzugt. Statt Palladium können auch Gold und Platin verwendet werden.
Die in 14 dargestellten Merkmale weisen ungefähr die folgenden Abmessungen auf (bezüglich 14, kleines Bild):

– Breite a der großen Elektrode: 40 μm;
– Breite b der kleinen Elektrode: 10 μm;
– Minimale Lücke c zwischen (gepaarten) Elektroden: 10 μm;
– Lücke d zwischen einer kleinen Elektrode und der nächsten großen Elektrode: 40 μm;
– Mittenabstand e (Länge der Struktur in Längsrichtung): 100 μm;
– Seitliches Erstrecken f von Elektroden über die untere Wandfläche hinaus: 20 μm;
– Kanalbreite g: 200 μm und
– Lücke h zwischen Kanalrand und orthogonaler Verbindungslinie (Kamm): 50 μm.

Man beachte, dass in der SEM-Aufnahme die metallischen Strukturen und Elektroden hell erscheinen, während in der Skizze das Metall und die Elektroden den dunklen Flächen entsprechen.
Abschließend werden mögliche Konfigurationen der Elektroden in dem Kanal 20 beschrieben. Bezug nehmend auf 12 bis 14: kann ein Mikrofluid-Mikrokanal 20 (der einen Fließweg 22 definiert) schräge Seitenwände 22a, 22b aufweisen. Wie in 12 zu sehen, können Elektroden (die z. B. mit einer Dielektrophorese(DEP)- oder einer EO-Schaltung verbunden sind) als eine Mehrwandelektrode konfiguriert sein, d. h. Elektroden 50 erstrecken sich zumindest teilweise über die untere (hydrophile) Fläche (untere Wand 20c) und eine (oder jede) der schrägen (hydrophilen) Wände 20a bis b, bündig mit der umgebenden Fläche 30. Das heißt, die frei liegende Fläche einer Elektrode befindet sich mit einer umgebenden Fläche 30 auf einer Höhe, wie bereits erläutert. Für eine DEP- und EO-Anwendung ist ein minimaler Rand, der durch eine Elektrode bedeckt ist, vorzugsweise Folgendes: eine Elektrode soll sich zumindest erstrecken durch: (i) eine schräge Seitenwand (20a oder 20b) plus (ii) zumindest teilweise quer über die untere Wand 20c. Wenn Elektroden mehr als die halbe Breite der unteren Wand bedecken, dann werden gegenüberliegende Elektroden verzahnt. Die resultierende effektive EO- oder DEP-Kraft, welche Partikel p erfahren, wirkt in diesem Fall hauptsächlich parallel zu dem Fließweg, wie in einigen Anwendungen erwünscht. Man beachte jedoch, dass durch Begrenzen der Ausdehnung der Elektroden über die untere Wand eine nicht zu dem Fließweg parallele EO- oder DEP-Kraft erzeugt werden kann. Dies kann dadurch erreicht werden, dass beide gegenüberliegenden Elektroden ausgerichtet und durch eine Lücke von zum Beispiel 10 Mikrometern getrennt sind. In diesem Fall kann zu Mischungszwecken ein lokaler EO-Fluss erzeugt werden oder es kann eine lokale DEP-Kraft erzeugt werden, um Partikel an einer bestimmten Stelle des Fließweges einzufangen.
Die obigen Ausführungsformen sind unter Bezugnahme auf die begleitenden Zeichnungen knapp beschrieben worden und können zahlreiche Varianten umfassen. Es können verschiedene Kombinationen der obigen Merkmale vorgesehen sein. Beispiele werden im nächsten Abschnitt gegeben.
3. Spezielle Ausführungsformen/Technische Einzelheiten der Realisierung
3.1 Chronologische Beschreibung der Fig. 1 bis Fig. 11
Nun wird unter Bezugnahme auf 1 bis 11, welche jeweils Schritten S1 bis S11 entsprechen, und gemäß bevorzugten Ausführungsformen eine chronologische Beschreibung eines vollständigen Herstellungsverfahrens gegeben.

– Schritt S1: ein Silicium-Wafer 10 wird bereitgestellt, welcher eine <100>-Kristallorientierung aufweist;
– Schritt S2: es wird eine thermische Oxidation durchgeführt (Anwachsen von SiO₂): eine SiO₂-Schicht 12 wird erhalten;
– Schritt S3: Photolithographie-Schritte werden durchgeführt, um eine Resistschicht 14 zu erhalten, welche ausgewählte Regionen R1 der Schicht 12 bedeckt, so dass verbleibende Regionen R2 der Schicht 12 nicht von der Resistschicht 14 bedeckt sind. Wie üblich, kann Photolithographie HDMS-Grundierung, Aufschleudern von Photoresist, Wärmevorbehandlung, Bestrahlung, Entwicklung usw. umfassen. Die Bestrahlungsdosis, die Entwicklungszeit und Elektrodenstrukturen müssen möglicherweise optimiert werden und eine Strukturkorrektur auf Maskenebene ist erwünscht, um anschließende Probleme auf ein Mindestmaß zu begrenzen, wie in der Photolithographie als solches bekannt;
– Schritt S4: das SiO₂-Maskenätzen kann durch Trocken-(Plasma-) oder Nassätzen durchgeführt werden. Nassätzen (BHF) wird aus Gründen bevorzugt, die im vorhergehenden Abschnitt erörtert wurden;
– Schritt S4a: Die Wafer-Vorbereitung umfasst einen Schritt des Entfernens von Photoresist (nass oder trocken) und ein kurzes BHF-Eintauchen, um das native Oxid zu entfernen (über das Oxid hinaus, das bereits im Schritt S4 geätzt wurde), gefolgt vom Spülen mit deionisiertem Wasser;
– Schritt S5: dann wird ein anisotropes Ätzen von Silicium unter Verwendung von TMAH, KOH oder EDP durchgeführt. TMAH wird bevorzugt, da es eine höhere Selektivität gegenüber der SiO₂-Maske aufweist, außerdem verunreinigt es nicht den Wafer;
– Schritt S6: Das Entfernen der SiO₂-Maske kann durch Trocken-(Plasma-) oder Nassätzen durchgeführt werden. Nassätzen (BHF) wird aus Gründen bevorzugt, die im vorhergehenden Abschnitt erörtert wurden;
– Schritt S7: Es wird erneut eine thermische Oxidation durchgeführt (der Wafer wird vor der Oxidation von Metall und organischen Verunreinigungen gereinigt), nun, um eine gleichmäßige hydrophile Schicht 30 zu erhalten, welche vor allem die Mikrostrukturen 20 bedeckt;
– Schritt S8: Es werden wiederum Photolithographie-Schritte durchgeführt, nun, um eine Resistschicht 40 zu erhalten, welche ausgewählte Abschnitte P1 des SiO₂ 30 bedeckt. Ein geschlossenes Kammerbeschichtungssystem wird bevorzugt, um eine besser formangepasste Abdeckung mit Photoresist zu erhalten;
– Schritt S9: Es wird ein partielles Ätzen von SiO₂ in BHF durchgeführt, um die Fläche des verbleibenden Abschnitts P2 der Schicht 30 partiell zu ätzen und Aussparungen/Unterschneidungen 40r, 40u unter dem Resist 40 zu erzeugen. Hierdurch werden eine Unterschneidung und eine Aussparung in der SiO₂-Schicht erzeugt. Die Ätztiefe entspricht ungefähr der Dicke des Metalls, das im nächsten Schritt abgeschieden wird;
– Schritt S10: Es folgt die Metallabscheidung und
– Schritt S11: Der Photoresist wird in einem organischen Lösungsmittel geätzt (Abheben), wobei das Metall auf dem Photoresist abgehoben wird, wodurch Metall nur innerhalb der strukturierten Regionen P2 zurückgelassen wird.

3.2 Bedecken des Chips
Nach dem Schritt S11 kann der Wafer zum Dicing auf einem Trägerband angeordnet werden, die Vorderseite kann durch eine Photoresistschicht oder ein Band geschützt werden. An diesem Punkt können immer noch Mikrostrukturen gespült, gereinigt und getrocknet werden.
Anschließend kann der Mikrofluidchip abgedeckt werden. In bevorzugten Varianten wird vor dem Dicing eine Deckdünnschicht aufgebracht, um die Mikrofluidstrukturen zu bedecken und sie möglicherweise fertig zu stellen (z. B. Kanäle 20 zu schließen).
Die Deckdünnschicht kann aufgebracht werden, um mehrere Chips zu bedecken, die parallel auf demselben Wafer hergestellt werden, was für eine Herstellung im großen Maßstab vorteilhaft ist. Die Deckdünnschicht 62 wird somit in diesem Fall nach dem Reinigen und vor der Vereinzelung auf Substratebene aufgebracht. Die Deckdünnschicht 62 muss daher von einer Schutzdünnschicht (Photoresist) unterschieden werden, die ansonsten vor dem Dicing aufgebracht werden kann. Tatsächlich werden Schutzdünnschichten gewöhnlich vor dem Dicing aufgebracht, um einen verarbeiteten Wafer zu schützen. Da die Deckdünnschicht 62 hier nach dem Reinigen aufgebracht wird (z. B., nachdem das partiell geschnittene Substrat gespült, gereinigt und getrocknet worden ist), werden für die gesamte Baugruppe saubere Mikrofluidstrukturen erhalten, also auf Substratebene, etwas, was gewöhnlich nur auf Chipebene durchgeführt wird. Sobald die frei liegende Fläche mit der Deckdünnschicht 62 versiegelt ist, kann die Baugruppe vereinzelt werden und die resultierenden Chips können sofort verwendet werden.
Für die Deckdünnschicht können verschiedene Materialien vorgesehen werden: Von besonderem Interesse sind Trockendünnschicht-Resiste (normalerweise optisch klar), z. B. Polyepoxid-Dünnschichten, welche sich für mehrere Anwendungen als am besten geeignet herausgestellt haben. Sie sind vor allem starr genug, um die Kanäle 20 zu überspannen, ohne zusammenzufallen. Sie können einfach durch Dicing geschnitten werden und weisen eine gute Haftung an der Fläche auf, um ein Delaminieren und Undichtigkeiten zu verhindern. Am praktischsten ist es, eine Deckdünnschicht zu verwenden, die anfänglich als Laminatblatt bereitgestellt wird, um es auf die Fläche des Substrats aufzubringen. In Varianten kann jede Deckdünnschicht vorgesehen werden, die starr genug ist, wie z. B. Silicium oder dünnes Glas (dessen Elastizitätsmodul beträgt typischerweise 4 bis 200 Gigapascal). Wenn ein optisch klares Material benötigt wird, kann Glas verwendet werden.
Gemäß vielen Tests, die von den Erfindern durchgeführt wurden, werden beste Ergebnisse erhalten, wenn die Dicke des aufgebrachten Trockendünnschicht-Resists 62 10 μm bis 100 μm beträgt. Zufriedenstellende Ergebnisse wurden mit 14 μm dicken Dünnschichten erhalten, aber optimale Ergebnisse wurden für Dicken von etwa 50 μm (± 20 μm) erhalten, die Dünnschicht selbst soll vorzugsweise eine Dickenschwankung von weniger als 5% aufweisen.
Eine Versiegelung ist entscheidend für Anwendungen, welche erfordern, dass ein Verdampfen und Überlaufen von Flüssigkeiten/Proben/Reagenzien zwischen verschiedenen Mikrofluidstrukturen verhindert wird. Es hat sich gezeigt, dass Elastomere wie PDMS die Mikrofluidstrukturen verunreinigen, wodurch sie aufgrund der Oberflächendiffusion von Siloxanen niedrigen Molekulargewichts hydrophob werden. Obwohl mit PDMS abgedeckte Chips für Experimente und zum Entwickeln der Technologie geeignet waren, können diese Chips keine ausreichend lange Lebensdauerstabilität aufweisen, um eine optimale Logistik zu erhalten, die in der Diagnostik benötigt wird. Wenn optische Transparenz, chemische Stabilität, niedrige Autofluoreszenz in speziellen optischen Regionen, die für Fluoreszenz-Assays verwendet werden, Formanpassung an Oberflächen, mechanische Festigkeit, Undurchlässigkeit für Wasser und Luft zu entscheidenden Anforderungen werden, dann sind Trockendünnschicht-Resiste besser geeignet, welche besonders für die Versiegelung von Mikrofluidstrukturen geeignet sind, wie sie hier hergestellt werden.
Trockendünnschicht-Resiste sind schwieriger zu laminieren, nachdem sie Licht ausgesetzt worden sind. Auch wenn sie nach dem Laminieren photostrukturiert werden, könnten Flüssigkeiten wie die Entwicklungs- und Spüllösungen Mikrofluidstrukturen verunreinigen.
Deswegen ist es zu bevorzugen, vor dem Laminieren Löcher in der Versiegelungsschicht zu definieren (z. B. zum Definieren von Eintragsfeldern und Lüftungsöffnungen). Dies kann zum Beispiel durch Schneiden, Laserablation oder lokale Photostrukturierung erfolgen.
Allgemeiner können Verfahren der vorliegenden Erfindung durch irgendeinen (oder mehrere) der folgenden Schritte abgeschlossen werden/eines oder mehrere der folgenden Merkmale aufweisen:

– Aufbringen einer Deckdünnschicht 62, wobei die aufgebrachte Deckdünnschicht den Chip 1 und vor allem den Abschnitt P1 der elektrisch isolierenden Schicht bedeckt, der an einen zusammenhängenden Abschnitt P2 der elektrisch leitfähigen Schicht 50 angrenzt;
– der Chip kann mehrere Blöcke aufweisen, die jeweils eine oder mehrere Mikrofluidstrukturen auf der Stirnfläche F des Substrats aufweisen;
– die aufgebrachte Deckdünnschicht 62 kann alle der mehreren Blöcke bedecken;
– die aufgebrachte Deckdünnschicht ist ein Trockendünnschicht-Resist 62 und vorzugsweise erfüllt die Deckdünnschicht eine oder mehrere der folgenden Bedingungen: sie weist ein Epoxidharz auf, sie ist ein Laminatblatt und sie weist einen Elastizitätsmodul von 3 bis 5 Gigapascal auf;
– die Dicke des aufgebrachten Trockendünnschicht-Resists 62 beträgt 10 μm bis 100 μm und vorzugsweise 30 μm bis 70 μm;
– das Aufbringen der Deckdünnschicht 62 kann aufweisen:
– Bereitstellen einer Dünnschicht, die mindestens zwei Schichten aufweist, umfassend die Deckdünnschicht 62 und eine Trägerdünnschicht;
– Aufbringen der Deckdünnschicht 62 gegen eine frei liegende Fläche der Stirnfläche F des Substrats durch Pressen der Trägerdünnschicht, vorzugsweise durch Laminieren der Trägerdünnschicht; und
– Entfernen der Trägerdünnschicht; und
– das Bereitstellen dieser Dünnschicht kann vor dem Aufbringen der strukturierten Deckdünnschicht 62 ferner ein Strukturieren der Deckdünnschicht 62 aufweisen, vorzugsweise durch eines aus: Photolithographie; Schneiden; Stanzen oder Laserablation, um eine Deckdünnschicht 62 zu erhalten, welche Öffnungen 620 (vgl. 12) aufweist, die Strukturen bilden, welche Strukturen der Mikrofluidchip-Baugruppe entsprechen, die bereits vorhanden oder anschließend herzustellen sind.

3.3 Spezielle Ausführungsform und Anwendung
Es folgen weitere technische Einzelheiten, welche konkrete Beispiele der Herstellung und Anwendung betreffen.
Der Chip misst 23 × 9,3 mm² und weist ein Eintragsfeld, einen Mikrokanal mit eingebetteten Elektroden, eine Kapillarpumpe, Lüftungsöffnungen, eine Deckdünnschicht und elektrische Kontakte auf, die zu einer Kartenrandbuchse passen. Es wird ein Siliciumsubstrat verwendet, um die Verfahren der mikromaschinellen Bearbeitung zu unterstützen sowie die positiven Eigenschaften von Si und SiO₂ zu nutzen, z. B. Kanalätzen mit schrägem Seitenwandprofil, Hydrophilie von SiO₂ für die Kapillarfüllung, thermische und chemische Stabilität, mechanische Robustheit, Kompatibilität der SiO₂-Oberfläche mit vielen Biomolekülen und gut definierte und zuverlässige chemische Zusammensetzung.
Beim Herstellungsverfahren werden unter Verwendung von 25%iger wässriger TMAH-Lösung bei 100°C anisotrop Kanäle in Silicium geätzt und durch thermische Oxidation nach einer Piranha-Reinigung (1:1-Gemisch von Schwefelsäure und Wasserstoffperoxid) elektrisch passiviert. Die Elektroden wurden nach einem formangepassten Aufbringen und Strukturieren eines positiven Einzelschicht-Photoresists (AZ4562) mit 2,500 U/min in einem geschlossenen Kammerbeschichtungssystem durch Metallaufdampfen und Abheben strukturiert. Der Resist wird durch eine Photomaske im Hartkontaktmodus UV-Licht (365 nm) ausgesetzt und in einem 1:3-Gemisch von AZ400K und deionisiertem Wasser entwickelt. Vor der Metallabscheidung erfolgt ein kurzes isotropes SiO₂-Ätzen, um das Abheben zu unterstützen und die Elektroden auszusparen. Die Photolithographieparameter werden dafür optimiert, mindestens eine minimale Merkmalsgröße von 5 μm in 20 μm tiefen Gräben zu erreichen. Nach den Dicing- und Reinigungsschritten wird bei 45°C eine hydrophile Trockendünnschicht-Abdeckung laminiert, um die Mikrofluidstrukturen zu versiegeln. Eine Überprüfung durch SEM zeigte, dass die Deckdünnschicht perfekt die Kanäle und die Kapillarpumpe überspannt. Die Elektroden zeigten auf ein Mindestmaß beschränkte Randdefekte und eine sehr flache Oberflächentopographie aufgrund des Schritts des SiO₂-Aussparens.
Die Funktionalität des obigen Chips wurde durch Einfangen von Kügelchen in einer Flüssigkeit demonstriert, welche den Chip durch den Kapillareffekt füllt. Polystyrol-Kügelchen eines Durchmessers von 10 μm wurden in einem 1x-Tris-EDTA-Puffer suspendiert und in das Eintragsfeld pipettiert, während an den Elektrodensatz ein 10-Vpp-Potential mit 1 MHz angelegt wurde. Die Pufferlösung füllte die Kanäle und zog die Kügelchen in Richtung der DEP-Einfangregion. Die Kügelchen wurden an den ersten Elektroden eingefangen und durch Einstellen des Potentials auf die anderen Elektroden verteilt. Die Experimente zeigten eine Erzeugung eines autonomen Fließens und einen reproduzierbaren Einfang von Kügelchen. Die Kombination aus formangepasster Elektrodenstrukturierung und Herstellung von mit dem Kapillareffekt kompatiblen Kanälen kann die Anwendungsgebiete hoch entwickelter und autonomer Mikrofluidchips auf einen Bereich von Phänomenen der Elektrokinetik ausdehnen, ohne übermäßige Komplexität in Konstruktion und Herstellung hinzuzufügen.
3.4. Abschließende Bemerkungen
Die hierin beschriebenen Verfahren können bei der Herstellung von Mikrofluidchips auf Wafer-Basis angewendet werden. Die resultierenden Chips können vom Hersteller vor allem in unbehandelter Wafer-Form (also als einzelner Wafer, der mehrere Chips ohne Gehäuse aufweist), als bloßer Chip oder in einer Form mit Gehäuse vertrieben werden. Im letzteren Fall ist der Chip in einem Gehäuse für einen Chip (z. B. einem Kunststoffträger) oder in einem Gehäuse für mehrere Chips montiert. In jedem Fall kann der Chip dann als Teil (a) eines Zwischenprodukts oder (b) eines Endprodukts mit anderen Chips oder anderen Mikrofluidelementen (Rohranschlüssen, Pumpen usw.) integriert werden, obwohl Anwendungen für autonome Chips bevorzugt werden.
Obwohl die vorliegende Erfindung in Bezug auf eine begrenzte Anzahl an Ausführungsformen, Varianten und die begleitenden Zeichnungen beschrieben worden ist, versteht der Fachmann, dass verschiedene Änderungen vorgenommen werden können und Ersetzungen durch Äquivalente vorgenommen werden können, ohne vom Umfang der vorliegenden Erfindung abzuweichen. Insbesondere kann ein (Einheiten- oder Verfahrens-)Merkmal, das in einer gegebenen Ausführungsform, Variante angeführt oder in einer Zeichnung dargestellt wird, mit einem anderen Merkmal in einer anderen Ausführungsform, Variante oder Zeichnung kombiniert werden oder dieses ersetzen, ohne vom Umfang der vorliegenden Erfindung abzuweichen. Es können daher verschiedene Kombinationen der Merkmale, die in Bezug auf eine der obigen Ausführungsformen oder Varianten beschrieben werden, vorgesehen sein, welche innerhalb des Umfangs der anhängenden Patentansprüche bleiben. Außerdem können viele kleinere Modifikationen vorgenommen werden, um eine bestimmte Situation oder ein bestimmtes Material an die Lehren der vorliegenden Erfindung anzupassen, ohne von ihrem Umfang abzuweichen. Deswegen soll die vorliegende Erfindung nicht auf die speziellen offenbarten Ausführungsformen beschränkt sein, sondern alle Ausführungsformen umfassen, die unter den Umfang der anhängenden Patentansprüche fallen. Außerdem können viele andere Varianten als die oben ausdrücklich angesprochenen vorgesehen sein. Zum Beispiel könnten andere Materialien für den Resist 40 und für die Deckdünnschicht 62 verwendet werden.

Claims

Verfahren zur Herstellung eines Mikrofluidchips (1), aufweisend: Bereitstellen (S1 bis S7) eines Substrats (10), von welchem eine Stirnfläche (F) von einer elektrisch isolierenden Schicht (30) bedeckt ist, wobei das bereitgestellte Substrat (10) einen Mikrofluid-Mikrokanal (20) mit schrägen Seitenwände aufweist, der auf der Stirnfläche (F) eingekerbt ist, wobei die mittlere Tiefe des Mikrokanals (20) 5 bis 50 Mikrometer beträgt, wobei das Bereitstellen (S1 bis S7) des Substrats Erzeugen (S1 bis S6) des Mikrofluid-Mikrokanals folgende Schritte aufweist: Bereitstellen (S1) eines Substrats (10); Erhalten (S2) einer elektrisch isolierenden Startschicht (12), welche die Stirnfläche (F) des Substrats bedeckt; Erhalten (53) einer Resistschicht (14), welche eine ausgewählte Region (R1) der elektrisch isolierenden Startschicht (12) bedeckt, wodurch eine verbleibende Region (R2) der elektrisch isolierenden Startschicht (12) nicht von der Resistschicht (14) bedeckt ist; und Ätzen (S4 bis S5) der elektrisch isolierenden Startschicht (12) und des Substrats (10) in der verbleibenden Region (R2), um den Mikrofluid-Mikrokanal zu erhalten, der auf der Stirnfläche des Substrats eingekerbt ist; Erhalten (S8) einer Resistschicht (40), welche einen oder mehrere ausgewählte Abschnitte (P1) der elektrisch isolierenden Schicht (30) bedeckt, wobei zumindest ein verbleibender Abschnitt (P2) der elektrisch isolierenden Schicht (30) nicht von der Resistschicht bedeckt ist; partielles Ätzen (S9) einer Fläche des verbleibenden Abschnitts (P2) der elektrisch isolierenden Schicht (30) mit einem Nassätzmittel (E), um eine Aussparung (40r) und/oder eine Unterschneidung (40u) unter der Resistschicht (40) zu erzeugen; Abscheiden (S10) einer elektrisch leitfähigen Schicht (50) auf der geätzten Fläche (35), so dass die elektrisch leitfähige Schicht die erzeugte Aussparung (40r) und/oder die Unterschneidung (40u) erreicht; und Entfernen (S11) der Resistschicht (40), um einen Abschnitt (P1) der elektrisch isolierenden Schicht angrenzend an einen zusammenhängenden Abschnitt (P2) der elektrisch leitfähigen Schicht (50) freizulegen, wobei die elektrisch leitfähige Schicht so abgeschieden ist, dass eine frei liegende Fläche der elektrisch leitfähigen Schicht (50) an eine frei liegende Fläche eines zusammenhängenden Abschnitts der elektrisch isolierenden Schicht (30) angrenzt und die elektrisch leitfähige Schicht (50) an den zusammenhängenden Abschnitt der elektrisch isolierenden Schicht (30) stößt.
Verfahren nach Anspruch 1, wobei das bereitgestellte Substrat (10) eine Mikrostruktur aufweist, die auf der Stirnfläche (F) eingearbeitet ist, z. B. einen Mikrofluid-Mikrokanal (20), der auf der Stirnfläche (F) eingekerbt ist, und das Erhalten (S8) der Resistschicht (40) so durchgeführt wird, dass sich der verbleibende Abschnitt (P2) zumindest teilweise, vorzugsweise nur teilweise, über der Mikrostruktur (20) erstreckt, wodurch die als nächste abgeschiedene (S10) elektrisch leitfähige Schicht (50) zumindest teilweise die Mikrostruktur (20) bedeckt.
Verfahren nach Anspruch 1 oder 2, wobei beim Schritt des partiellen Ätzens (S9) der Fläche der elektrisch isolierenden Schicht dass Nassätzmittel (E) so aufgebracht wird, dass: eine Ätztiefe einer gewünschten Dicke einer elektrisch leitfähigen Schicht (50) entspricht, die als nächste abzuscheiden ist; und eine mittlere Tiefe der erzeugten Aussparung und/oder Unterschneidung in derselben Größenordnung liegt wie eine Tiefe der abgeschiedenen leitfähigen Schicht (50), wobei das Nassätzmittel und die elektrisch isolierende Schicht so gewählt sind, dass das Ätzverfahren in dem Schritt des partiellen Ätzens ein isotropes Ätzverfahren ist.
Verfahren nach Anspruch 1, 2 oder 3, wobei die elektrisch isolierende Schicht (30), die das bereitgestellte Substrat bedeckt, ein Oxid wie z. B. SiO₂ oder ein Nitrid wie z. B. Si₃N₄ ist und das Nassätzmittel (E), das zum partiellen Ätzen (S9) der Fläche des verbleibenden Abschnitts (P2) der elektrisch isolierenden Schicht (30) verwendet wird, ein gepuffertes Oxid-Ätzmittel ist.
Verfahren nach einem der Ansprüche 1 bis 4, wobei die Dicke der abgeschiedenen leitfähigen Schicht 20 nm bis 200 nm, insbesondere 30 nm bis 100 nm, am besten 40 nm bis 60 nm beträgt, wobei es sich bei der abgeschiedenen elektrisch leitfähigen Schicht vorzugsweise um eines aus Folgendem handelt: einem Metall, einer metallischen Legierung oder einer organischen Schicht.
Verfahren nach Anspruch 5, wobei die elektrisch leitfähige Schicht unter Anwendung einer gerichteten Aufdampftechnik abgeschieden wird, wodurch die elektrisch leitfähige Schicht senkrecht zu der mittleren Ebene der elektrisch leitfähigen Schicht aufgedampft wird.
Verfahren nach Anspruch 1, wobei die mittlere Tiefe des Mikrokanals (20) des bereitgestellten Substrats (10) 10 bis 20 Mikrometer beträgt.
Verfahren nach einem der Ansprüche 1 bis 7, wobei das Bereitstellen (S1 bis S7) des Substrats ferner mindestens einen (S7), vorzugsweise zwei Schritte (S2, S7) des Oxidierens des Substrats (10) aufweist, vorzugsweise durch thermische Oxidation, um die Stirnfläche zu erhalten, die von einer elektrisch isolierenden Schicht (12, 30) bedeckt ist.
Verfahren nach einem der Ansprüche 1 bis 8, wobei das bereitgestellte Substrat (10) ein Silicium-Wafer ist, wobei die Stirnfläche (F) des Substrats im Allgemeinen parallel zu (100)-Flächen des Silicium-Wafers liegt.
Verfahren nach Anspruch 9, wobei das Verfahren ferner folgende Schritte aufweist: Oxidieren (S2) des Silicium-Substrats (10) durch thermische Oxidation, um eine isolierende SiO₂-Schicht (12) zu erhalten; und Ätzen (S4) der isolierenden SiO₂-Schicht mit einem Nassätzmittel, z. B. einer gepufferten Fluorwasserstofflösung, und Durchführen eines anisotropen Ätzens (S5) von Silicium, vorzugsweise mit Tetramethylammoniumhydroxid, um einen Mikrofluid-Mikrokanal (20) mit schrägen Seitenwänden zu erhalten, wobei der Mikrokanal auf der Stirnfläche (F) des Substrats (10) eingekerbt ist.
Mikrofluidchip (1), der gemäß dem Verfahren nach einem der vorhergehenden Ansprüche zu erhalten ist, wobei der Mikrofluidchip aufweist: ein Substrat (10), welches eine oder mehrere Mikrofluid-Mikrokanäle (20) aufweist, die auf einer Stirnfläche (F) des Substrats eingearbeitet sind; eine elektrisch isolierende Schicht (30), welche die Stirnfläche (F) zumindest teilweise bedeckt; eine elektrisch leitfähige Schicht (50), welche zumindest teilweise die elektrisch isolierende Schicht (30) bedeckt und vorzugsweise die elektrisch isolierende Schicht über einem Bereich bedeckt, der sich zumindest teilweise über der einen oder den mehreren Mikrostrukturen (20) erstreckt, wobei die frei liegende Fläche der elektrisch leitfähigen Schicht (50) auf einer Höhe mit der frei liegenden Fläche des zusammenhängenden Abschnitts der elektrisch isolierenden Schicht (30) liegt, wobei die Fehlausrichtung zwischen den frei liegenden Flächen insbesondere weniger als 20 nm, noch besser weniger als 10 nm beträgt.