DE112014000056B4

DE112014000056B4 - Architekturanordnung einer Analog-Digital-Wandlung mit sukzessiver Approximation für Empfänger

Info

Publication number: DE112014000056B4
Application number: DE112014000056.6T
Authority: DE
Inventors: Nicholas P. Cowley; Isaac Ali; Viatcheslav I. Suetinov; Keith Pinson
Original assignee: Intel Corp
Current assignee: Intel Corp
Priority date: 2013-01-11
Filing date: 2014-01-10
Publication date: 2020-10-22
Anticipated expiration: 2034-01-11
Also published as: WO2014110315A1; DE112014000056T5; CN104272595A; CN104272595B; US8736480B1

Abstract

Ein Verfahren der Analog-Digital-Wandlung mit sukzessiver Approximation, das Verfahren umfassend:während eines Abtastmodus die Verbindung eines Kondensator-Arrays (155) mit einer Vielzahl von Abtastschaltern (120, 122, 124, 126, 128), die mit einer Vielzahl verstärkter Eingangssignale verbunden sind, undwährend eines Wandlungsmodus die gemeinsame Verbindung des Kondensator-Arrays (155) mit einem Komparator (130) und die Isolierung des Kondensator-Arrays (155) von der Vielzahl der Abtastschalter (120, 122, 124, 126, 128), wobei die Verstärkung für jedes Eingangssignal unabhängig eingestellt werden kann.

Description

HINTERGRUND
Ausführungsformen beziehen sich im Allgemeinen auf elektronische Schaltungsdesigns und insbesondere auf Verbesserungen bei Architekturanordnungen, die verbesserte Leitung und/oder Funktionen für Abtastempfänger ermöglichen, und insbesondere die direkte Wandlung von Abtastempfängern, die einen Analog-Digital-Wandler mit sukzessiver Approximation (SAR-ADC) zur Verbesserung der Qualität von Abtastempfängern umfassen, um die Qualität von Abtastempfängern zu verbessern, wobei der SAR-ADC einen Analog-Digital-Wandler mit Stromumverteilung (DAC) beinhaltet und Filterung in der Funkfrequenzdomäne (radio frequency, RF) durch zumindest die Wiederverwendung von Kondensator-Arrays implementiert wird, die den gesamten oder einen Teil des DAC im SAR-ADC bilden.
Abtastempfänger mit direkter Wandlung sind eine relativ neue Umsetzung und sie sind äußerst geeignet für die Implementierung bei einem digitalen Ultra-Hochgeschwindigkeitsprozess für wichtige analoge Schaltungen wie auf Operationsverstärkern (OPAMP) basierende kontinuierliche Zeitfilter. Derzeitige Empfänger mit direkter Wandlung leiden jedoch unter Frequenzspitzen, die durch Aliasing-Komponenten verursacht werden, die sich rund um den s3*Flo-Bereich manifestieren können, wobei Flo 1 GHz ist. Dieses Muster wiederholt sich für jede 2*Flo-Erhöhung beim Frequenz-Offset und bezieht sich im Grunde auf die Oberschwingungen des Abtasttakts. Eine solche Verringerung bei der Dämpfung, die durch die abgetasteten Filtereigenschaften bereitgestellt wird, führt zu einer Erhöhung bei den Aliasing-Komponenten, sowohl beim Rauschen als auch bei getrennten Signalen, die sich auf dem gewünschten Kanal entfalten. Ein weiteres Problem bei herkömmlichen Empfängern mit direkter Wandlung ist, dass die charakteristische Reaktion in der vorhandenen Architekturanordnung nicht leicht geändert werden kann und es daher keine Möglichkeit gibt, die charakteristische Antwort in Abhängigkeit von den empfangenen Signalbedingungen adaptiv zu ändern, d. h. auf die maximale Dämpfung bei einer bestimmten Frequenz.
SHAFIK, A; [et al]: Embedded Equalization for ADC-Based Serial I/O Receivers. In: 2011 IEEE 20th Conference on Electrical Performance of Electronic Packaging and Systems, San Jose, 2011, S. 139-142. — ISBN: 978-1-4244-9398-2, doi: io. no9/EPEPs.2on..6wo2o9 beschreibt die Vorteile von integrierten Entzerrer-Filtern in ADC-basierten Empfängern. Hierzu wird eine FFE-Filterfunktion in einen SAR-ADC integriert.
Lin, D. T.; [et al.]: A Flexible 500 MHz to 3.6 GHz Wireless Receiver with Configurable DT FIR and IIR Filter Embedded in a 7b 21 MS/s SAR ADC. In: IEEE Transactions on Circuits and Systems I: Regular Papers, Vol. 59, No. 12, S. 2846-2857, 2012. — ISSN: 1549-8328, doi: 10.1109/TCSI.2012.2206457 offenbart eine Gewichtung von einzelnen Filter-Taps durch das Verhältnis der ausgewählten Kondensatoren aus einem Array zur Gesamtkapazität. Die einzelnen Eingangssignale können demnach im Array eine unabhängig einstellbare Verstärkung erfahren.
Daher besteht in der Technik der Bedarf nach einer Architekturanordnung, die die vorher erwähnten unerwünschten Eigenschaften überwindet.
Figurenliste
Der als die Erfindung betrachtete Gegenstand wird insbesondere im Schlussteil der Beschreibung dargelegt und klar beansprucht. Die Erfindung wird jedoch sowohl in Hinsicht auf Organisation als auch Betriebsverfahren, zusammen mit Aufgaben, Merkmalen und Vorteilen davon, unter Bezugnahme auf die folgende ausführliche Beschreibung am besten verstanden, wenn sie mit den begleitenden Zeichnungen gelesen wird, in denen:

1 ist eine Veranschaulichung eines Empfängers mit direkter Abtastung mit SAR-ADC-Architektur mit Ladungsumverteilung und Kondensatorsegment-Neubereitstellung und zwei Betriebsmodi (d. h. einem Abtastmodus und einem Wandlungsmodus) gemäß einer Ausführungsform.
2 ist eine Veranschaulichung einer SAR-ADC-Architektur mit Ladungsumverteilung während einer Abtastphase gemäß einer Ausführungsform.
3 ist eine Veranschaulichung einer Ableitung der unabhängigen Abtastung während einer Abtastphase gemäß einer Ausführungsform.
4 ist eine Veranschaulichung eines Empfängers mit direkter Abtastung mit SAR-ADC-Architektur aus 1, modifiziert durch nur drei GM-Phasen, gemäß einer Ausführungsform.
5 ist eine Veranschaulichung der SAR-ADC-Architektur mit Ladungsumverteilung während einer Wandlungsphase gemäß einer Ausführungsform.
6 ist ein Vergleich der Dämpfung bei verschiedenen Frequenzen zwischen dem Empfänger mit direkter Abtastung mit SAR-ADC-Architektur von 1 und herkömmlichen Empfängern mit direkter Wandlung.
7 ist ein Vergleich der Filtereigenschaften für exemplarische gewichtete Filter und aus dem Stand der Technik bekannten Filtern mit festem Gewicht, die bei der direkten Wandlung verwendet werden.
8A-8C veranschaulicht die Vektorbeziehung für Grundfrequenz und Oberschwingungen des Abtasttaktsignals gemäß einer Ausführungsform und
9 ist ein Ablaufdiagramm, das Aktionen in einem Verfahren für die Durchführung der Analog-Digital-Wandlung auf Basis der Architektur von 1 gemäß einer Ausführungsform veranschaulicht.

Es ist selbstverständlich, dass aufgrund einer einfacheren und klareren Darstellung in den Figuren gezeigte Elemente nicht notwendigerweise maßstabsgetreu gezeichnet wurden. Beispielsweise sind die Abmessungen einiger der Elemente im Verhältnis zu anderen Elementen zur Verdeutlichung übermäßig groß dargestellt. Wo es zweckmäßig erschien, wurden weiter Bezugszeichen in den Figuren wiederholt, um entsprechende oder analoge Elemente zu kennzeichnen.
AUSFÜHRLICHE BESCHREIBUNG
In der folgenden ausführlichen Beschreibung werden zahlreiche spezifische Details angeführt, um ein gründliches Verständnis der Erfindung bereitzustellen. Es ist jedoch für einen Fachmann verständlich, dass die vorliegende Erfindung ohne diese spezifischen Details betrieben werden kann. In anderen Fällen wurden wohlbekannte Verfahren, Verfahrensweisen, Komponenten und Schaltungen nicht im Detail beschrieben, um die vorliegende Erfindungen nicht in den Hintergrund rücken zu lassen.
Auch wenn Ausführungsformen der Erfindung in dieser Beziehung nicht beschränkt sind, können sich Erörterungen, die Begriffe wie beispielsweise „verarbeiten“, „berechnen“, „ermitteln“, „bestimmen“ oder dergleichen verwenden sich auf die Operation(en) und/oder Prozess(e) eines Computers oder Computersystems oder eines ähnlichen elektronischen Computergeräts beziehen, das Daten, als physikalische (z. B. elektronische) Größen innerhalb der Register und/oder Speicher des Computersystems dargestellt, in andere Daten, die ebenso als physikalische Größen innerhalb der Register und/oder Speicher oder anderer solcher Informationsspeichermedien des Computersystems dargestellt sind, handhaben und/oder umwandeln.
Auch wenn Ausführungsformen der Erfindung in dieser Beziehung nicht beschränkt sind, können die Begriffe „Vielzahl“ oder „eine Vielzahl“, wie hierin verwendet, zum Beispiel „mehrere“ oder „zwei oder mehr“ umfassen. Die Begriffe „Vielzahl“ oder „eine Vielzahl“ können in der gesamten Beschreibung verwendet werden, um zwei oder mehr Komponenten, Geräte, Elemente, Einheiten Parameter und dergleichen zu beschreiben. „Eine Vielzahl von Stationen“ kann zum Beispiel zwei oder mehr Stationen umfassen. Die Begriffe „erste“, „zweite“ und ähnliche bezeichnen hierin keine Reihenfolge, Menge oder Wichtigkeit, sondern werden verwendet, um ein Element von einem anderen zu unterscheiden. Der Begriff „ein“ bezeichnet hierin keine Beschränkung der Menge, sondern bezeichnet das Vorhandensein von mindestens einem referenzierten Element.
1 ist eine Veranschaulichung eines Empfängers mit direkter Abtastung mit SAR-ADC-Architektur mit Ladungsumverteilung und Kondensatorsegment-Neubereitstellung und zwei Betriebsmodi (d. h. einem Abtastmodus und einem Wandlungsmodus) gemäß einer Ausführungsform. 1 ist ein Diagramm eines Empfängers mit direkter Abtastung (direct sampling receiver, DSR) 100 mit SAR ADC mit Ladungsumverteilung, implementiert, um empfangene Signale 105 zu verarbeiten, zum Beispiel Signal V_in(t). DSR 100 ist mit DAC mit Ladungsumverteilung (CDAC 150) und SAR-Logik 140 dargestellt. Zu Klarheit wird angenommen, dass Stromversorgungen (positive Vdd, negative Vee) sowie Masseanschlüsse vorhanden sind, diese sind aber nicht in der Figur dargestellt. CDAC 150 ist in Verbindung mit Komparator 130, Kondensatorbanken oder Kondensator-Arrays 155, Modusschaltern 160, die jeweils mit einem Kondensator im Kondensator-Array gekoppelt sind, und Abtastschaltern 120-128 dargestellt, wobei jeder Abtastschalter mit einem Element eines rauscharmen Verstärkers (low noise amplifier, LNA) und einem Element des Kondensator-Arrays verbunden ist. Ein Eingang von Komparator 130 ist mit einer Referenzspannung Vref gekoppelt. Das Schließen oder Öffnen jedes der Modusschalter 160 wird durch Steuerblock 170 gesteuert. Das Schließen oder Öffnen jedes der Abtastschalter 120-128 wird durch ein Abtasttaktsignal gesteuert, das die Abtastschalter selektiv aktiviert. Das Abtasttaktsignal kann extern erzeugt werden, von Steuerblock 170 oder von einem programmierten Multivibrator in DSR 100 erzeugt werden. Die Abtasttaktsignale werden verwendet, um die Abtastschalter zu aktivieren, wie durch Abtasttakt P1 121 zu Aktivierung von Abtastschalter 120, Abtasttakt P2 123 zur Aktivierung von Abtastschalter 122 und Abtasttakt Pn 129 zur Aktivierung von Abtastschalter 128 dargestellt. Ein Eingangssignal wird in N parallele Segmente aufgeteilt, wobei N ≥2, und jedes Segment hat eine unabhängige verbundene Verstärkerstufe (Gm) (110, 112, ...118), die mit einem Abastschalter (120, 122, ... 128) verbunden ist, der wiederum mit einem Kondensator im Kondensator-Array verbunden ist.
Diese Anordnung ermöglicht die unabhängige Einstellung aller kritischen Parameter für jedes der N parallelen Segmente (Pfade), ohne dass ein Pfad einen anderen Pfad stört, d. h. jede Gm-Stufe (gm) kann unabhängig eingestellt werden, die Frequenz und/oder Phase und/oder das Tastverhältnis jedes Abtasttaktsignals kann unabhängig eingestellt werden, das Kondensatorsegment, das aus dem Kondensator-Array ausgewählt wird, das bei jeder Pfadausgabe neu bereitgestellt wird (Abtastschalter), kann unabhängig eingestellt werden.
Ein Steuerblock 170, der auf den gespeicherten Befehlen in Verbindung mit Parametern wie Anzahl der Abtastungen, die mit einer vorher festgelegten Auflösung übereinstimmen, bestimmt die Schaltung von Schalter 160. Das Öffnen und Schließen des Schalters wird hauptsächlich durch die Anzahl der Abtastungen von Abtastschalter 120 bestimmt, der die Abtastphasendauer festlegt, und die Anzahl der Zyklen, die erforderlich sind, um die Logik zum Schalten des Ausgangs des Analog-Digital-Wandlers mit Ladungsumverteilung (CRDAC) auszuführen. Schalter 160 wird von zwei verschiedenen Konfigurationen oder Phasen gesteuert. Diese Konfigurationen sind (a) eine Abtastmoduskonfiguration und (b) eine Wandlungsmoduskonfiguration.
In der ersten Konfiguration, als Abtastmodus/-phase bezeichnet, ist das CDAC 150 Kondensator-Array mit Ladungsumverteilung 155 mit dem Ausgang der Abtastschalter (120, 122, ... 128) verbunden, um den durch die Abtastschalter abgetasteten Stromausgang zu integrieren. Normalerweise wird vor diesem Zeitraum jeder Kondensator im Kondensator-Array entladen. Nach Abtastung werden die N Kondensatorsegmente neu kombiniert und arbeiten auf dieselbe Weise wie herkömmliche Analog-Digital-Wandler mit sukzessiver Approximation.
In der zweiten Konfiguration, als Wandlungsmodus/-phase bezeichnet, wird nach der erforderlichen Anzahl der Abtastungen das DAC Kondensator-Array von den Eingangsabtastschaltern isoliert und geht zur normalen Ladungsverteilungsfunktion im SAR-ADC über, wobei das Kondensator-Array zwischen Versorgungsspannung (Vdd) und Masse (Vss) umgeschaltet wird, wodurch die gespeicherte Ladung zwischen Elementen umverteilt wird, sodass die resultierenden Spannung am Kondensator V= Q/C ist und in Richtung Referenzspannung von Komparator 130 tendiert. Der Ausgang von Komparator 130 wird dann durch Quantifizierungsregelkreis von SAR-Logik 140 und CDAC 150 verarbeitet, bis die Anzahl der Iterationen und eine vorher festgelegte Auflösung hergestellt ist. Da die veranschaulichte Architektur auf Ladungsabtastung und Neuverteilung rund um SAR-ADC-Kondensatoren basiert, kann die Leistung durch Neuverteilung der Kondensatoren und Verstärker (gm) während der Abtastphase verbessert werden. Diese Segmente können kombiniert werden, um Oberschwingungsdämpfung wie in 6 dargestellt und Filterung wie in 7 dargestellt durchzuführen.
2 ist eine Veranschaulichung einer SAR-ADC-Architektur mit Ladungsumverteilung während einer Abtastphase 200 gemäß einer Ausführungsform. Während des Abtastmodus, wie durch Modusschalter 160 ausgewählt, wie in 1 erklärt, werden ein (1) oder mehrere Abtastungen des Eingangs an das Kondensator-Array durch Aktivierung des Abtasttaktsignals weitergeleitet. Wie veranschaulicht, ist Modusschalter 160 auf den Abtastmodus eingestellt und die Kondensatoren im Kondensator-Array sind mit einer Vielzahl von Abtastschaltern gekoppelt, die mit einer Vielzahl von verstärkten Eingangssignalen gekoppelt sind. In dieser Schalterposition (Modus) ist das einzige Hindernis für das Laden des Kondensator-Arrays der Zustand der Abtastschalter (120, ... 128). Jeder Abtastschalter kann so eingestellt werden, dass er ein Kondensatorsegment aus dem Kondensator-Array auswählt, sodass das Signal (Abtastung) von der ausgewählte Gm-Stufe den Kondensator laden kann.
3 ist eine Veranschaulichung einer Ableitung der unabhängigen Abtastung während einer Abtastphase gemäß einer Ausführungsform. 3 veranschaulicht mathematisch 310 die Verstärkung für jedes Segment. Die Verstärkung für jedes Segment ist einfach die Verstärkung (gm) mal (*) der Gesamtimpedanz gm*Z_Ctotal, wobei Ctotal die Gesamtkapazität ist, z. B. C₁, C₂ und C₄. Der tatsächliche Segmentkondensatorwert hat keinen Einfluss auf die Verstärkung und damit den Beitrag von jedem Segment, da die während der Abtastphase in den unabhängigen Segmenten gespeicherte Ladung vor der Wandlungsphase auf die Gesamtkapazität umverteilt wird.
4 ist eine Veranschaulichung eines Empfängers mit direkter Abtastung mit SAR-ADC-Architektur aus 1, modifiziert durch nur drei GM-Phasen, gemäß einer Ausführungsform. Bezugnehmend auf 4 enthält die Gm-Frontendstufe drei parallele Gm-Stufen, d. h. Gm-Stufe1 110, Gm-Stufe2 112 und Gm-Stufe3 118. Jede Gm-Stufe hat einen verbundenen Ausgangsschalter (120, 122, 128) mit Abtasttaktsignal, z. B. AbtasttaktP1 121, AbtasttaktP2 123 und AbtasttaktP3 126 der Phasenbeziehung -45 0 bzw. 45 Grad. Das Kondensatorverhältnis kann zum Beispiel mit dem MSB-Kondensator (most significant bit = höchstwertigstes Bit) an Segment 2 (Gm-Stufe2 und Abtastschalter 122), „MSB-1“-Kondensator an Segment 1 und die restliche Kapazität an Segment 3 bereitgestellt werden, was eine einfache Schaltanordnung wäre. Die Verhältnisse sind jedoch nicht auf diese Anordnung beschränkt und andere, komplexere Anordnungen könnten bereitgestellt werden, wobei die Kondensatorverhältnisse sich der Umkehr der Gm-Verhältnisse sich mehr annähern, sodass die Amplitude jedes Segments während der Abtastphase im Wesentlichen gleich ist.
Jede Gm-Stufe trägt zu den gesamten Filtereigenschaften auf Basis der Amplitude, Dauer (Tastverhältnis) und Gleichschaltung der einzelnen Abtastung von Eingangssignal 105 bei, bezeichnet als Gewicht jeder Abtastung. Dies kann auf zahlreiche Arten implementiert werden. Ein Beispiel ist, mit Bezug auf 1, dass die 1 durch N gm-Stufen (110, 112 ...118) so konfiguriert werden können, dass sie eine kleine Anzahl an verschiedenen Gewichten des Eingangssignals bereitstellen. Das erforderliche Abtastgewicht wird dann entweder durch Aktivierung des verbunden Schalters oder der Gruppe von Schaltern ausgewählt. In 4 sind die gm-Verhältnisse für Stufe1, Stufe2 und Stufe3 auf 1, √2 bzw. 1 eingestellt und in Phase zueinander versetzt.
Andere Konfigurationen und Gewichte sind möglich. Ein System, das acht (8) Abtastungen pro Zyklus bereitstellt, ist beispielsweise Hin Tabelle 1 für eine Architektur dargestellt, wo jedes Gewicht von einem getrennten Gm/Schalter bereitgestellt wird, und in Tabelle 2 für eine Architektur, wo die Gewichte von zwei Gm/Schalter für die gleiche Amplitude konstruiert sind. TABELLE 1 (ein Schalter pro Gm-Stufe)

GM Gewicht Abtastung

1 2 3 4 5 6 7 8

0.5 Ein Ein Ein Aus Aus Ein Ein Ein

1 Aus Aus Aus Ein Ein Aus Aus Aus

Gesamtabtastunggewicht 1 0.5 0.5 0.5 0.5 0.5 0.5 1.0

TABELLE 2 (zwei Schalter pro Gm-Stufe)

GM Gewicht Abtastung

1 2 3 4 5 6 7 8

0.5 Ein Ein Ein Ein Ein Ein Ein Ein

0.5 Aus Aus Aus Ein Ein Aus Aus Aus

Gesamtabtastunggewicht 1 0.5 0.5 0.5 0.5 0.5 0.5 1.0
Beide dieser Optionen bieten dasselbe resultierende Gewicht pro Abtastung von 1 Einheit für 1. und 8. Abtastung und 0,5 Einheiten für alle anderen. Die erste Option (Tabelle 1) kann einfacher zu implementieren sein, jedoch bietet die zweite Option (Tabelle 2) einen größeren Grad an Flexibilität, zum Beispiel wenn 3 Gm/Schalter bereitgestellt werden, bietet die erste Option nur drei Gewichte, während die zweite Option 8 bietet und so einen größeren Grad an Flexibilität bei der implementierten Eigenschaft ermöglicht.
5 ist eine Veranschaulichung der SAR-ADC-Architektur mit Ladungsumverteilung während einer Wandlungsphase gemäß einer Ausführungsform. In der Wandlungsphase ist das Kondensator-Array 155 isoliert von den Abtastschaltern (120, 122, ... 128) und zusammen kurzgeschlossen und zur normalen Ladungsverteilungsfunktion im SAR-ADC übergegangen dargestellt. Die Kondensatoren im Kondensator-Array werden zwischen Versorgungsspannung (Vdd) und Masse (Vss) umgeschaltet, wodurch die gespeicherte Ladung zwischen den Elementen umverteilt wird, sodass die resultierenden Spannung am Kondensator V= Q/C ist und in Richtung einer Spannung tendiert und im Kondensator-Array mit dem Eingang von Kondensator 130 gemeinsam verbunden wird, wo sie mit einer Referenzspannung für K-Tastzyklen vergleichen wird. Ein resultierender Code einer digitalen Approximation der abgetasteten Eingangsspannung (t) 105 kann am Ende einer Wandlung an Ausgangsregister 172 ausgegeben werden. Register 172 kann außerdem einen approximativen digitalen Code der Eingangsspannung Vin(t) 105 an den internen CDAC 150 liefern.
6 ist ein Vergleich der Dämpfung bei verschiedenen Frequenzen zwischen dem Empfänger mit direkter Abtastung mit SAR-ADC-Architektur von 1 und herkömmlichen Empfängern mit direkter Wandlung. Der Leistungsvorteil dieser neuen Konfiguration, die in 1 dargestellt ist, wird in 6 durch Vergleich mit einem herkömmlichen Empfänger mit direkter Abtastung veranschaulicht. Wie zu sehen ist, verbessert sich die geleistete Filterung über das Frequenzspektrum, mit erheblichem Vorteil bei der dritten Oberschwingungsfrequenz (in diesem Beispiel bei einem Offset von 2000 MHz bei der gewünschten Frequenz von 1000 MHz) und bietet so eine verbesserte Zurückweisung von Aliasing-Komponenten in einem Empfänger, der diese Konfiguration implementiert. Dies liegt daran, dass bei der dritten und fünften Oberschwingung die Summierung aus den drei Segmenten, wie in 4 dargestellt, null entspricht, aber Beiträge von allen drei Segmenten werden im Wesentlichen konstruktiv bei der Grundfrequenz hinzugefügt. Andere Konfigurationen mit zusätzlichen Segmenten können implementiert werden, die auch eine Verbesserung bei der 7. und 9. Oberschwingung und ähnliches bieten.
7 ist ein Vergleich der Filtereigenschaften für exemplarische gewichtete Filter und aus dem Stand der Technik bekannten Filtern mit festem Gewicht, die bei der direkten Wandlung verwendet werden. Wie zu sehen ist, wurde durch Modifizierung der Gewicht die Filterkerbe sowohl in Bezug auf die Frequenz verschoben als auch verbreitert. Dies ist besonders vorteilhaft in Systemen, wo es wünschenswert ist, Blockiersignale zu unterdrücken, die bei einer verschiedenen Frequenz zu den in einem gleich gewichteten Filter vorhandenen Kerben liegen können, oder wo das Blockiersignal schwanken kann. Im letzteren Fall ermöglicht diese Architektur die Anpassung der Kerbe in Abhängigkeit von der tatsächlichen Offset-Frequenz des Blockierers.
8A-8C veranschaulicht die Vektorbeziehung für Grundfrequenz und Oberschwingungen des Abtasttaktsignals gemäß einer Ausführungsform. 8A ist ein Vektordiagramm der Abtastungen aus der Drei-Segment-Anordnung, die in 4 dargestellt ist. Die abgetasteten Vektoren sind phasenversetzt (0,-45 und 45) und die Summe von Segment 1 und Segment 3 ist in Phase mit Segment 2 und führt so zur konstruktiven Addition und einer maximalen Amplitude in Phase mit Segment 2. FIG, 8B-8C zeigt, wie der Summenvektor gedreht und mit Erhöhung der Abtastfrequenz in der Amplitude verringert werden kann. 8b zeigt, wie die Kombination von Abtastung1 und Abtastung3 für die Drei-Segment-Vektoren gleich null ist, wobei sie konstruktiv zur Grundfrequenz hinzugefügt werden, wie in 8A dargestellt. In 8B sind, da die Frequenz 3 Mal höher ist, die Vektorphasenwinkel drei Mal größer, daher dreht für Segment 3 45 Grad zu 135 Grad und Sektor 1 bei 315 dreht zu 945 Grad oder 135 Grad Gegendrehung.
Da die Gewichte der Vektoren jetzt 1:√2:1 sind, werden Segmente 1 und 3 hinzugefügt, um einen Vektor bei 180 Drehung von Amplitude √2 zu erstellen, der mit Segment 2 abgebrochen wird.
8C zeigt dieselbe Reaktion in der 5. Oberschwingung, und wie Filterung durch Summierung der positiven und negativen Ladungspakete zum Addieren (kohärent) oder Subtrahieren (destruktiv) kombiniert werden kann, um RF-Filterung zu erreichen. Wie 3RD-Oberschwingung sind, da die Frequenz 5 Mal höher ist, die Vektorphasenwinkel fünf Mal größer, das heißt für Segment 3 dreht 45 Grad zu 225 Grad und Sektor 1 bei 315 Grad dreht zu 1575 Grad oder 225 Grad Gegendrehung. Da die Gewichte der Vektoren jetzt 1:√2:1 sind, werden Segmente 1 und 3 hinzugefügt, um einen Vektor bei 180 Drehung von Amplitude √2 zu erstellen, der mit Segment 2 abgebrochen wird. Während einige Oberschwingungen veranschaulicht sind, können andere Konfigurationen mit zusätzlichen Segmenten implementiert werden, die auch eine Verbesserung bei der 5. und 7. Oberschwingung und ähnliches bieten.
9 ist ein Ablaufdiagramm, das Aktionen in einem Verfahren 900 für die Durchführung der Analog-Digital-Wandlung auf Basis der Architektur von 1 gemäß einer Ausführungsform veranschaulicht. Verfahren 900 beginnt mit Start 910. Die Kontrolle wird dann zu Aktion 915 weitergegeben. Aktion 915 wird durch Positionierung von Modusschalter 160 in den Abtastmodus implementiert. Falls der Abtastmodus ausgewählt wurde, wird die Kontrolle an Aktion 920 zur weiteren Verarbeitung gemäß einem Abtastprozess weitergegeben. In Aktion 920 wird ein Kondensator-Array mit einer Vielzahl von Abtastschaltern verbunden, die mit einer Vielzahl verstärkter Eingangssignale verbunden sind. Während Aktion 920 (Abtastperiode) wird der DAC-Kondensator mit Ladungsumverteilung in N unabhängige Kondensatoren segmentiert und jedes Segment wird dann zum Ausgang eines der Abtastschalter geschaltet und so unabhängig von anderen Segmenten der von diesem Schalter abgetastete Stromausgang integriert. Nach Aktion 920 wird die Kontrolle zu Aktion 925 weitergegeben. In Aktion 925 wird, wenn Schalter 160 sich im Wandlungsmodus befindet, die Kontrolle dann zu Aktion 930 zur weiteren Verarbeitung weitergegeben. Wenn Schalter 160 nicht in den Wandlungsmodus gestellt ist, wird die Kontrolle dann zu Aktion 915 zur weiteren Verarbeitung weitergegeben. Wenn die Kontrolle zu Aktion 930 weitergegeben wird, ist Kondensator-Array 155 von Kondensator-Array 155 isoliert und die Kondensatoren werden über Komparator 130 geladen. Die Kontrolle wird dann zu Aktion 950 weitergegeben, wo SAR-ADC bei den Ladungen (Q) im Kondensator-Array durchgeführt wird. Nach einer vorher festgelegten Anzahl an Iterationen wird die Kontrolle dann zu Aktion 910 weitergegeben.
Die hierin beschriebenen Techniken können in einem computerlesbaren Medium für die Konfiguration eines Computersystems zur Ausführung des Verfahrens verkörpert sein. Die computerlesbaren Medien können zum Beispiel und ohne Einschränkung jede Zahl der Folgenden umfassen: magnetische Speichermedien einschl. Platten- und Bandspeichermedien, optische Speichermedien wie Compact-Disk-Medien (z. B. CDROM, CDR und ähnliches) und digitale Videodiskspeichermedien, holographischen Speicher, nicht flüchtige Speichermedien wie halbleiterbasierte Speichereinheiten wie FLASH-Speicher, EEPROM, EPROM, ROM, ferromagnetische digitale Speicher, flüchtige Speichermedien wie Register, Puffer oder Zwischenspeicher, Hauptspeicher, RAM und ähnliches und Datenübertragungsmedien einschl. permanente und intermittierende Computernetzwerke, Punkt-zu-Punkt-Telekommunikationsgeräte, Trägerwellenübertragungsmedien, das Internet, um nur einige zu nennen. Andere neue und verschiedene Arten von computerlesbaren Medien können verwendet werden, um die hierin besprochenen Softwaremodule zu speichern und/oder zu übertragen. Computersysteme sind in vielen Formen zu finden, einschließlich, aber nicht beschränkt auf, Mainframes, Minicomputer, Server, Workstations, Personal Computer, Notepads, Personal Digital Assistants, verschiedene drahtlose Geräte und eingebettete Systeme, um nur einige zu nennen. Ein typisches Computersystem enthält mindestens eine Verarbeitungseinheit, damit verbundenen Speicher und eine Reihe von Eingabe/Ausgabe-(I/O)-Geräte. Ein Computersystem verarbeitet Informationen gemäß einem Programm und produziert resultierende Ausgabeinformationen über I/O-Geräte.
Umsetzungen in Übereinstimmung mit der vorliegenden Erfindung wurden im Zusammenhang mit bestimmten Ausführungsformen beschrieben. Diese Ausführungsformen sind veranschaulichend gedacht und sollen nicht einschränkend sein. Viele Varianten, Modifikationen, Ergänzungen und Verbesserungen sind möglich. Demgemäß können mehrere Fälle für hierin beschriebene Komponenten als einziger Fall angegeben sein. Grenzen zwischen verschiedenen Komponenten, Operationen und Datenspeichern sind etwas willkürlich und bestimmte Operationen sind im Zusammenhang mit spezifischen veranschaulichenden Konfigurationen veranschaulicht. Weitere Funktionszuweisungen sind beabsichtigt und fallen in den Anwendungsbereich der folgenden Ansprüche. Und schließlich, obwohl bestimmte erfindungsgemäße Merkmale hierin veranschaulicht und beschrieben wurden, können Fachleuten nun viele Modifikationen, Austauschmöglichkeiten, Änderungen und Äquivalente einfallen. Es ist daher selbstverständlich, dass die beigefügten Ansprüche alle solchen Modifikationen und Änderungen abdecken sollen, die unter den Geist der Erfindung fallen.

Claims

Ein Verfahren der Analog-Digital-Wandlung mit sukzessiver Approximation, das Verfahren umfassend: während eines Abtastmodus die Verbindung eines Kondensator-Arrays (155) mit einer Vielzahl von Abtastschaltern (120, 122, 124, 126, 128), die mit einer Vielzahl verstärkter Eingangssignale verbunden sind, und während eines Wandlungsmodus die gemeinsame Verbindung des Kondensator-Arrays (155) mit einem Komparator (130) und die Isolierung des Kondensator-Arrays (155) von der Vielzahl der Abtastschalter (120, 122, 124, 126, 128), wobei die Verstärkung für jedes Eingangssignal unabhängig eingestellt werden kann.
Verfahren nach Anspruch 1, wobei die Vielzahl der verstärkten Eingangssignale mit dem Kondensator-Array (155) jeweils gemäß einem Abtasttaktsignal (121 oder 123 oder 129) gekoppelt sind, um die Abtastschalter selektiv zu aktivieren.
Verfahren nach Anspruch 2, wobei die Abtasttaktfrequenz, die Abtasttaktphase und das Abtasttakt-Tastverhältnis für jedes Abtasttaktsignal (121 oder 123 oder 129) unabhängig eingestellt werden kann.
Verfahren nach Anspruch 2, wobei durch selektive Aktivierung durch das Abtasttaktsignal einiger aus der Vielzahl von Abtastschaltern ein Kondensator im Kondensator-Array (155) unabhängig ausgewählt werden kann.
Verfahren nach Anspruch 4, wobei der Abtastmodus des Weiteren das Laden des ausgewählten Kondensators im Kondensator-Array umfasst.
Verfahren nach Anspruch 5, wobei im Wandlungsmodus der Komparator (130) eine Spannung über das Kondensator-Array (155) mit einer Referenzspannung für k-Tastzyklen vergleicht.
Verfahren nach Anspruch 6, wobei während des Wandlungsmodus ein erstes abgetastetes Signal in ein digitales Ausgangssignal über eine Reihe von Iterationen durch einen Quantifizierungsregelkreis umgewandelt wird, wobei die Anzahl der Iterationen einer vorher festgelegten Auflösung entspricht.
Vorrichtung, umfassend: einen Komparator (130), ein Kondensator-Array (155), wobei jeder Kondensator zwischen einem entsprechenden Modusschalter (160) und einem ersten Eingangsanschluss des Komparator (130) gekoppelt und jeweils so angeordnet ist, dass er ein verstärktes Eingangssignal während einer Abtastphase empfängt, und ein Steuerschaltkreis, der so angeordnet ist, dass er eine Vielzahl von Modusschaltern steuert, sodass ein Kondensator mit einem Abtastschalter (120 oder 122 oder 124 oder 126 oder 128) gekoppelt ist, der mit einem verstärkten Eingangssignal während der Abtastphase gekoppelt ist und vom Abtastschalter (120 oder 122 oder 124 oder 126 oder 128) während eine Wandlungsphase isoliert ist, wobei die Vorrichtung ein Analog-Digital-Konverter (analog to digital converter, ADC) mit sukzessivem Approximationsregister (successive approximation register, SAR) ist, wobei die Verstärkung für jedes Eingangssignal unabhängig eingestellt werden kann.
Vorrichtung nach Anspruch 8, wobei während der Abtastphase eine Vielzahl der verstärkten Eingangssignale mit dem Kondensator-Array (155) jeweils gemäß einem Abtasttaktsignal (121 oder 123 oder 129) gekoppelt ist, um die Abtastschalter selektiv zu aktivieren.
Vorrichtung nach Anspruch 9, wobei die Abtasttaktfrequenz, die Abtasttaktphase und das Abtasttakt-Tastverhältnis für jedes Abtasttaktsignal (121 oder 123 oder 129) unabhängig eingestellt werden kann.
Vorrichtung nach Anspruch 9, wobei durch selektive Aktivierung durch das Abtasttaktsignal einiger aus der Vielzahl von Abtastschaltern (120, 122, 124, 126,128) ein Kondensator im Kondensator-Array (155) unabhängig ausgewählt werden kann.
Vorrichtung nach Anspruch 11, wobei der Abtastmodus des Weiteren das Laden des ausgewählten Kondensators im Kondensator-Array (155) umfasst.
Vorrichtung nach Anspruch 12, wobei in der Wandlungsphase der Komparator (130) eine Spannung über das Kondensator-Array (155) mit einer Referenzspannung für k-Tastzyklen vergleicht.
Vorrichtung nach Anspruch 13, wobei die Wandlungsphase des Weiteren die Umwandlung eines ersten abgetasteten Signals in ein digitales Ausgangssignal über eine Reihe von Iterationen durch einen Quantifizierungsregelkreis umfasst, wobei die Anzahl der Iterationen einer vorher festgelegten Auflösung entspricht.
Schaltung, umfassend: einen Komparator (130), ein Kondensator-Array (155), wobei jeder Kondensator zwischen einem entsprechenden Modusschalter (160) und einem ersten Eingangsanschluss des Komparators (130) gekoppelt ist eine Vielzahl von Abtastschaltern (120,122,124,126,128), die mit den Kondensatoren des Kondensator-Arrays (115) verbunden sind, eine Vielzahl von Verstärkern (110,112,... 118) zur Erzeugung einer Vielzahl von verstärkten Eingangssignalen, die mit der Vielzahl von Abtastschaltern (120, 122, 124, 126, 128) verbunden sind, wobei jeder Kondensator des Kondensator-Arrays (155) jeweils so angeordnet ist, dass er ein verstärktes Eingangssignal während einer Abtastphase empfängt, und einen Analog-Digital-Wandler mit sukzessiver Approximation (SAR-ADC), der das Eingangssignal durch Summierung von Abtastungen bei Phasen-Offsets filtert, nach Anwendung von Gewichten auf einige der Abtastungen, und konfigurierbar, um das verstärkte Eingangssignal in eine digitale Darstellung mithilfe einer binären Suche umzuwandeln, und Ausgabe der digitalen Darstellung zu einem Ausgaberegister, wobei die Verstärkung der Vielzahl von Verstärkern (110, 112,...118) unabhängig eingestellt werden kann.
Schaltung nach Anspruch 15, wobei die Vielzahl der verstärkten Eingangssignale mit dem Kondensator-Array (155) jeweils gemäß einem Abtasttaktsignal (121 oder 123 oder 129) gekoppelt sind, um die Abtastschalter (120, 122, 124, 126, 128) selektiv zu aktivieren.
Schaltung nach Anspruch 16, wobei die Abtasttaktfrequenz, die Abtasttaktphase und das Abtasttakt-Tastverhältnis für jedes Abtasttaktsignal (121 oder 123 oder 129) unabhängig eingestellt werden kann.
Schaltung nach Anspruch 16, wobei durch selektive Aktivierung durch das Abtasttaktsignal einiger aus der Vielzahl von Abtastschaltern (120, 122, 124, 126, 128) ein Kondensator im Kondensator-Array (155) unabhängig ausgewählt werden kann.
Schaltung nach Anspruch 18, wobei der Abtastmodus des Weiteren das Laden des Kondensatorsegments umfasst.
Schaltung nach Anspruch 19, wobei im Wandlungsmodus der Komparator (130) eine Spannung über das Kondensator-Array (155) mit einer Referenzspannung für k-Tastzyklen vergleicht.
Schaltung nach Anspruch 20, wobei die Wandlungsphase des Weiteren die Umwandlung eines ersten abgetasteten Signals in ein digitales Ausgangssignal über eine Reihe von Iterationen durch einen Quantifizierungsregelkreis umfasst, wobei die Anzahl der Iterationen einer ausgewählten Auflösung entspricht.