DE112011106026B4 - Vorrichtung, Tablet-Computer und System - Google Patents

Vorrichtung, Tablet-Computer und System Download PDF

Info

Publication number
DE112011106026B4
DE112011106026B4 DE112011106026.2T DE112011106026T DE112011106026B4 DE 112011106026 B4 DE112011106026 B4 DE 112011106026B4 DE 112011106026 T DE112011106026 T DE 112011106026T DE 112011106026 B4 DE112011106026 B4 DE 112011106026B4
Authority
DE
Germany
Prior art keywords
initialization
die
agent
master
local
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE112011106026.2T
Other languages
English (en)
Other versions
DE112011106026T5 (de
Inventor
Stanley S. Kulick
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE112011106026T5 publication Critical patent/DE112011106026T5/de
Application granted granted Critical
Publication of DE112011106026B4 publication Critical patent/DE112011106026B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/12—Synchronisation of different clock signals provided by a plurality of clock generators
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/24—Resetting means
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Vorrichtung, umfassend:
eine erste Chiplage (120; 200), die eine Masterinitialisierungskomponente (210) aufweist, um Initialisierungsbefehle zu generieren;
ein lokaler Initialisierungsagent (220) auf der ersten Chiplage (120; 200), der gekoppelt ist, um die von der Masterinitialisierungskomponente (210) für den lokalen Initialisierungsagenten (220) generierten Initialisierungsbefehle zu empfangen, wobei der lokale Initialisierungsagent (220) die Initialisierung von einer oder mehreren Komponenten auf der ersten Chiplage (120; 200) verwaltet;
ein Remote-Initialisierungsagent (260) auf einer zweiten Chiplage (140; 250), der gekoppelt ist, um die von der Masterinitialisierungskomponente (210) für den Remote-Initialisierungsagenten (260) generierten Initialisierungsbefehle zu empfangen, wobei der Remote-Initialisierungsagent (260) die Initialisierung von einer oder mehreren Komponenten auf der zweiten Chiplage (140; 250) verwaltet;
wobei die Masterinitialisierungskomponente (210) gekoppelt ist, um, Bestätigungsmeldungen vom lokalen Initialisierungsagenten (220) und dem Remote-Initialisierungsagenten (260) zu empfangen und Konflikte und Abhängigkeiten zwischen dem lokalen Initialisierungsagenten (220) und dem Remote-Initialisierungsagenten (260) zu verwalten, um Ereignisse in mehreren Takt-Domains zu synchronisieren, die ein Referenztaktsignal durch die Signalisierung in der Referenztakt-Domain teilen.

Description

  • TECHNISCHES GEBIET
  • Ausführungsformen der Erfindung beziehen sich auf Ein-/Ausgabe-Architekturen und Schnittstellen. Insbesondere beziehen sich Ausführungsformen der Erfindung auf On-Package-Ein-/Ausgabe- (on-package input/output, OPIO) -Architekturen und Schnittstellen mit hoher Bandbreite.
  • HINTERGRUND
  • Verbindungen mit hoher Bandbreite zwischen Chips unter Verwendung von konventionellen Ein-/Ausgabe- (I/O) -Schnittstellen erfordern signifikante Leistung und Chip-Fläche. Deshalb sind bei Anwendungen, die einen erheblich reduzierten Energieverbrauch und/oder eine kleinere Chip-Fläche erfordern, diese konventionellen Schnittstellen nicht wünschenswert.
  • Die US 2010/0 059 295 A1 offenbart einen Touch-Controller für einen Multi-Touch-Sensor mit einem Prozessor-Subsystem, einem Decode-Matrix-RAM und einem Stimulation-Matrix-RAM, welche über einen Peripheriebus miteinander verbunden sind. Das Prozessorsubsystem initialisiert dabei ein Multi-Touch-Sensor-Panel.
  • Die US 2010/0 058 580 A1 betrifft die Bereitstellung von kompakten 3D-Chip-Packages mit TSVs (Through Silicon Vias) für Hochgeschwindigkeits-Serialisierer/Deserialisierer-Schaltkreise.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Die Erfindung betrifft eine Vorrichtung gemäß Patentanspruch 1, ein Tablet-Computergerät gemäß Patentanspruch 9 und ein System gemäß Patentanspruch 16.
  • Figurenliste
  • Erfindungsgemäße Ausführungsformen werden beispielhaft und in keiner Weise einschränkend in den Figuren der begleitenden Zeichnungen dargestellt, wobei sich gleiche Bezugsnummern auf ähnliche Elemente beziehen.
    • 1 ist ein Blockdiagramm einer Ausführungsform eines Multichip-Pakets (MCP), das OPIO-Schnittstellen zwischen wenigstens zwei Chips aufweist.
    • 2 ist ein Blockdiagramm einer Ausführungsform einer Anordnung für Seitenbandinitialisierung.
    • 3 ist ein Ablaufdiagramm einer Ausführungsform einer Technik für Seitenbandinitialisierung.
    • 4 ist ein Blockdiagramm einer Ausführungsform einer Elektronik.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Bei der folgenden Beschreibung werden zahlreiche spezifische Details gegeben. Erfindungsgemäße Ausführungsformen können jedoch ohne diese spezifischen Details umgesetzt werden. In anderen Fällen wurden wohlbekannte Schaltungen, Strukturen und Techniken nicht im Detail gezeigt, um das Verständnis dieser Beschreibung nicht in den Hintergrund rücken zu lassen.
  • 1 ist ein Blockdiagramm einer Ausführungsform eines Multichip-Pakets (MCP), das OPIO-Schnittstellen zwischen wenigstens zwei Chips aufweist. Das Beispiel von 1 veranschaulicht zwei Chips mit Schnittstellen; es kann jedoch jegliche Anzahl von Chips innerhalb eines Pakets unter Verwendung der hier beschriebenen Techniken miteinander verbunden sein.
  • Paket 100 kann jede Art von Paket sein, das mehrere Chips mit integrierten Schaltungen enthalten kann. Im Beispiel von 1 enthält Paket 100 Chip 120 und Chip 140. Diese Chips können beispielsweise Prozessoren, Speicherbausteine, Graphikprozessoren usw. sein.
  • Bei einer Ausführungsform schließt Chip 120 die OPIO-Sender 125 und OPIO-Empfänger 130 ein. Ähnlich schließt der Chip 140 die OPIO-Sender 145 und OPIO-Empfänger 150 ein. Die Sender 125 sind mit den Empfängern 150 gekoppelt, und die Sender 145 sind mit den Empfängern 130 gekoppelt.
  • Bei einer Ausführungsform ist der Spalt 175 zwischen Chip 120 und Chip 140 relativ klein. Bei einer Ausführungsform ist der Spalt 175 kleiner als 20 mm. Bei einer Ausführungsform ist der Spalt 175 kleiner als 10 mm. Bei einer Ausführungsform beträgt der Spalt 175 annäherungsweise 1,5 mm. Bei anderen Ausführungsformen kann der Spalt 175 kleiner als 1,5 mm sein. Im Allgemeinen gilt, dass die Bandbreite, die zwischen den Chips bereitgestellt werden kann, umso größer ist, je kleiner der Spalt 175 ist.
  • Bei einer Ausführungsform sind die Schnittstellen zwischen dem Sender 125 und dem Empfänger 150 und zwischen dem Sender 145 und dem Empfänger 130 referenzbezogene Schnittstellen mit relativ hoher Geschwindigkeit. Bei einer Ausführungsform sind die Schnittstellen CMOS-Schnittstellen zwischen Chip 120 und Chip 140. Bei einer Ausführungsform sind die Sender 125 und 145 impedanzangepasste CMOS-Sender und es wird kein Abschluss und keine Entzerrung bereitgestellt. Bei einer Ausführungsform sind die Sender 125 und 145 impedanzangepasste CMOS-Sender und es wird ein sehr schwacher Abschluss und keine Entzerrung bereitgestellt.
  • Bei einer Ausführungsform wird ein weitergeleitetes Taktsignal für ein Cluster von Signalen gesendet. Bei einer Ausführungsform wird ein längenübereingestimmtes Routing zwischen den Sendern und den Empfängern bereitgestellt. Bei einer Ausführungsform wird ein minimaler ESD-Schutz (so wenig wie 70 Volt) für die Schnittstellen zwischen den Chips 120 und 140 bereitgestellt.
  • Bei einer Ausführungsform kann die Verwendung von einem CMOS-Sender und -Empfänger mit keinem oder schwachem Empfängerabschluss und keiner Entzerrung die PO-Leistung reduzieren. Ein vereinfachtes Takten mit einem weitergeleiteten Takt pro Cluster von Signalen und keinem Per-Pin-De-skew kann aufgrund sorgfältigem längenübereingestimmtem Routing reduzierter Takt-Leistung erreicht werden. Deshalb stellen die hier beschriebenen Architekturen eine hohe Bandbreite zwischen Chips bei sehr niedriger Leistung, Fläche und Latenzzeit bereit.
  • Die hier beschriebenen Architekturen können auch erweitert werden, um diskrete Pakete mit vollständigem ESD-Schutz für Mobilfunkanwendungen mit kleinen Formfaktoren bei niedrigen Datenraten zu erreichen. Mehrebenen- (z. B. M PAM) -Signalisierung kann bei höheren Datenraten verwendet werden, um die Taktfrequenz niedrig zu halten.
  • Beschriebene Techniken stellen einen Initialisierungs- und/oder Power-Management-Sequenzer in einer Systemkomponente bereit, um ein einfacheres durch eine Schnittstelle verbundenes Gerät, wie beschrieben in Bezug auf 1 zu steuern, wobei die Schnittstelle ein weitergeleitetes Taktsignal an das einfachere Gerät bereitstellt. Bei einer Ausführungsform werden Handshake-Sequenzen zum Auslösen von Ereignissen im einfacheren Gerät verwendet, nachdem die Voraussetzungen im Steuergerät zufriedengestellt sind.
  • Bei einer Ausführungsform kann eine serielle Zweidraht-Schnittstelle wie oben beschrieben durch ein Master-Gerät verwendet werden (z. B. eine Masterzustandsmaschine), um Befehle zu einem Remote-Slave-Gerät zu senden (z. B. eine Speicher-Zustandsmaschine) und Informationen zu einem lokalen Slave-Gerät (z. B. eine lokale Zustandsmaschine). Wenn beide Slaves den Befehl abschließen, senden sie eine Bestätigung an den Master. Der Master (oder ein Sequenzer, der im/mit dem Master arbeitet) kann die Befehle neu ordnen und/oder wiederholen. Neue Schritte können hinzugefügt werden, ohne die Schnittstelle zu ändern.
  • Bei einer Ausführungsform wird der Schnittstellentakt durch Phasenregelkreise (PLLs) auf beiden Seiten der Schnittstelle bereitgestellt. FIFOs ermöglichen, dass Befehle in unterschiedlichen Domains trotz Takt-Drifts, die größer sind als ein Taktabstand, synchronisiert werden.
  • 2 ist ein Blockdiagramm einer Ausführungsform einer Anordnung für Seitenbandinitialisierung. Das Master-Gerät 200 kann beispielsweise ein Prozessor oder eine andere Komponente sein, die Logik einschließt, um eine Steuerungsebene für eine oder mehrere Komponenten des Slave-Geräts 250 bereitzustellen. Ähnlich schließt das Slave-Gerät 250 eine oder mehrere Komponenten ein, die Operationen als Reaktion auf Befehle/Signale vom Master-Gerät 200 bereitstellen. Das Master-Gerät 200 kann beispielsweise ein Prozessor und Slave-Gerät 250 kann beispielsweise ein Speichergerät sein. Andere Arten von Geräten können auch als Master- oder Slave-Geräte arbeiten.
  • Bei einer Ausführungsform kommunizieren die Initialisierungszustandsmaschine 220 und Initialisierungszustandsmaschine 260 über eine virtuelle Leitungsschnittstelle. Dies ermöglicht der Initialisierungszustandsmaschine 220, seriell Handshakes und Initialisierungselemente bei Slave-Gerät 250 zu steuern. Die Initialisierungszustandsmaschine 260 kann an die Initialisierungszustandsmaschine 220 zurückmelden, um der Initialisierungszustandsmaschine 220 zu ermöglichen, ihre eigenen Initialisierungsoperationen auszuführen und/oder andere Initialisierungsoperationen zu verwalten.
  • Bei einer Ausführungsform werden die Initialisierungszustandsmaschine 220 und Initialisierungszustandsmaschine 260 durch ein gemeinsames oder synchronisiertes Taktsignal getaktet. Dies ermöglicht synchrone Kommunikationen zwischen Takt-Domains.
  • Die Master-Komponente 200 arbeitet, um wenigstens die Initiierung von einem oder mehreren Elementen innerhalb des Master-Geräts 200 und des Slave-Geräts 250 zu starten. Bei einer Ausführungsform sind eine oder mehrere der Komponenten des Slave-Geräts 250 vor einer oder mehreren Komponenten des Leitgeräts 200 zu initialisieren. Bei einer Ausführungsform gibt die Master-Komponente 210 serielle Befehle über den Link 240 aus, die von der Initialisierungszustandsmaschine 220 im Master-Gerät 200 und von der Initialisierungszustandsmaschine 260 im Slave-Gerät 260 ausgewertet werden. Abhängigkeiten können auch in der anderen Richtung existieren. Ein Slave-Element kann eine Abhängigkeit von einem Masterelement aufweisen.
  • Bei einer Ausführungsform generiert die Master-Komponente 210 Befehlscodes, die von den Zustandsmaschinen decodiert werden, die wiederum spezielle Initialisierungsoperationen als Reaktion auf das Empfangen der Befehlscodes ausführen. Die Initialisierungszustandsmaschine 220 kann arbeiten, um eine oder mehrere Komponenten des Leitgeräts 200 zu initialisieren. Beispielsweise kann die Initialisierungszustandsmaschine 220 arbeiten, um eine oder mehrere Verzögerungsregelschleifen (DLLs) 235, ein oder mehrere FIFOs 230 und/oder andere Komponenten des Leitgeräts 200 zu initialisieren.
  • Ähnlich kann die Initialisierungszustandsmaschine 260 arbeiten, um eine oder mehrere Komponenten des Slave-Geräts 260 zu initialisieren. Beispielsweise kann die Initialisierungszustandsmaschine 260 arbeiten, um eine oder mehrere Selbstauffrisch-Schaltungen, eine oder mehrere Sicherungen, einen oder mehrere Puffer 270, eine oder mehrere PLLs 275, eine oder mehrere DLLs 290 und/oder andere Komponenten des Slave-Geräts 250 zu initialisieren.
  • Bei einer Ausführungsform stellt die Initialisierungszustandsmaschine 260 eine Bestätigungsnachricht über den Link 245 bereit, um der Master-Komponente 210 anzuzeigen, wenn Befehle abgeschlossen und/oder andere Aktionen erreicht wurden. Ähnlich sendet die Initialisierungszustandsmaschine 220 ein „Fertig“-Signal an die Master-Komponente 210, wenn Befehle abgeschlossen und/oder andere Aktionen erreicht wurden.
  • Bei einer Ausführungsform verwaltet und verbindet die Master-Komponente 210 die Bestätigungsmeldungen von der Initialisierungszustandsmaschine 260 und die Fertig-Meldungen von der Initialisierungszustandsmaschine 220, um die Initialisierung der verschiedenen Komponenten (z. B. DLLs, PLLs, Puffer) des Leitgeräts 200 und des Slave-Geräts 250 zu koordinieren. Deshalb kann die Master-Komponente 210 die Initialisierung von Komponenten auf unterschiedlichen Chips verwalten und Abhängigkeiten, die existieren können, über Chips hinweg verwalten. Weiter kann die Master-Komponente 210 ein synchronisiertes, deterministisches Kommunikationsschema zwischen Master-Gerät 200 und Slave-Gerät 250 bereitstellen. Bei einer Ausführungsform repräsentieren die Linien 240 und 245 einen oder mehrere virtuelle Drähte, um zwischen Master-Gerät 200 und Slave-Gerät 250 zu kommunizieren.
  • 3 ist ein Ablaufdiagramm einer Ausführungsform einer Technik für Seitenbandinitialisierung. Die Technik von 3 kann durch die Komponenten von 2 ausgeführt werden, die über die Schnittstelle von 1 miteinander verbunden sind.
  • Die Initialisierung wird gestartet, 300. Bei einer Ausführungsform wird die Initialisierung durch eine Masterinitialisierungskomponente eines Leitgeräts gestartet (z. B. einen Prozessorkern). Die Masterinitialisierungskomponente kann eine separate Komponente oder Teil einer größeren Steuerungskomponente, wie beispielsweise eines Prozessors oder Controllers, sein.
  • Die Masterinitialisierungskomponente generiert die Initialisierungsbefehle 310. Bei einer Ausführungsform werden die Befehle über eine serielle Schnittstelle gesendet und sind Codes, die von den empfangenden Steuerungskomponenten decodiert werden sollen. Bei einer Ausführungsform werden die Befehle über eine virtuelle Leitungsschnittstelle gesendet. Bei alternativen Ausführungsformen können zugehörige Steuerleitungen verwendet werden.
  • Bei einer Ausführungsform werden die Befehle an eine lokale Initialisierungszustandsmaschine und an eine Remote-Initialisierungszustandsmaschine bereitgestellt. Bei einer Ausführungsform arbeitet die lokale Initialisierungszustandsmaschine auf der gleichen Chiplage wie die Masterinitialisierungskomponente und die Remote-Initialisierungszustandsmaschine arbeitet auf einer unterschiedlichen Chiplage. Die Initialisierungszustandsmaschinen führen als Reaktion auf die von der Masterinitialisierungskomponente empfangenen Befehle Initialisierungsoperationen aus.
  • Die Masterinitialisierungskomponente empfängt Antworten von den Initialisierungszustandsmaschinen, 320. Die Masterinitialisierungskomponente verwaltet Konflikte, Abhängigkeiten und erforderliche Anforderungen für die Initialisierungszustandsmaschinen, 330. Wenn beispielsweise die Initialisierung eines lokalen DLLs nach der Initialisierung einer Remote-PLL ausgeführt werden muss, steuert die Masterinitialisierungskomponente die Sequenz der Initialisierung. Ein Beispiel für die Abhängigkeit unter Initialisierungselementen: PLL-Sperr- und Impedanz-Kompensation, die erforderlich ist, um einen stabilen Takt weiterzuleiten, der dann durch ein DLL-FIFO zentriert werden kann. Der zentrierte weitergeleitete Takt kann dann verwendet werden, um ein FIFO zurückzusetzen.
  • Wenn die Initialisierung nicht abgeschlossen ist, 340, können nachfolgende Initialisierungsbefehle generiert, 310, und an die Zustandsmaschinen gesendet werden. Wenn die Initialisierung abgeschlossen ist, 340, kann die Masterinitialisierungskomponente anzeigen, dass die Initialisierung abgeschlossen ist, 350. Das Master-Gerät kann dann mit der Operation fortfahren.
  • 4 ist ein Blockdiagramm einer Ausführungsform einer Elektronik. Die in 4 veranschaulichte Elektronik soll eine Auswahl an Elektronik (entweder drahtgebunden oder drahtlos) darstellen, einschließlich beispielsweise eines Tablet-Geräts, Smartphones, Desktop-Computer-Systems, Laptop-Systems, Servers usw. Alternative Elektronik kann mehr, weniger und/oder unterschiedliche Komponenten einschließen.
  • Eine oder mehrere der in 4 veranschaulichten Komponenten können miteinander unter Verwendung der hier beschriebenen OPIO-Architekturen verbunden sein. Beispielsweise können Mehrprozessor-Chips miteinander verbunden sein oder ein Prozessor und ein Cache-Speicher oder dynamischer Random Access Memory usw.
  • Elektronik 400 beinhaltet Bus 405 oder ein anderes Kommunikationsgerät, um Informationen zu kommunizieren, und die Prozessoren 410, die mit dem Bus 405 gekoppelt sind und Informationen verarbeiten können. Elektronik 400 kann mehrere Prozessoren und/oder Koprozessoren einschließen. Elektronik 400 kann weiter Direktzugriffsspeicher (random access memory, RAM) oder ein anderes dynamisches Speichergerät 420 (als Speicher bezeichnet), das mit Bus 405 gekoppelt ist, beinhalten, und sie kann Informationen und Befehle speichern, die von Prozessor 410 ausgeführt werden können. Speicher 420 kann auch zum Speichern von temporären Variablen oder anderen Zwischeninformationen während einer Ausführung von Befehlen durch die Prozessoren 410 verwendet werden.
  • Elektronik 400 kann ebenfalls Festwertspeicher (Read Only Memory, ROM) und/oder ein anderes statisches Speichergerät 430 beinhalten, das mit Bus 405 gekoppelt ist und statische Informationen und Anweisungen für Prozessor 410 speichern kann. Das Datenspeichergerät 440 kann mit Bus 405 gekoppelt sein, um Informationen und Anweisungen zu speichern. Das Datenspeichergerät 440 (beispielsweise eine Magnetdiskette oder optische Disc und ein entsprechendes Laufwerk) kann mit der Elektronik 400 gekoppelt sein.
  • Die Elektronik 400 kann auch über den Bus 405 mit dem Anzeigegerät 450 gekoppelt sein, das jede Art von Anzeigegerät wie ein Touchscreen sein kann, um einem Benutzer Informationen anzuzeigen. Das Eingabegerät 460 kann jede Art von Schnittstelle und/oder Gerät sein, um einem Benutzer zu ermöglichen, eine Eingabe in Elektronik 400 bereitzustellen. Das Eingabegerät kann Tasten und/oder Schaltflächen und einen Sprach- oder Lautsprechereingang einschließen, um Informationen und eine Befehlsauswahl an die Prozessoren 410 zu kommunizieren.
  • Die Elektronik 400 kann weiter die Sensoren 470 einschließen, die verwendet werden können, um die Funktionalität zu unterstützen, die durch Elektronik 400 bereitgestellt wird. Die Sensoren 470 können beispielsweise ein Gyroskop, einen Näherungssensor, einen Lichtsensor usw. einschließen. Jede Anzahl von Sensoren und Sensortypen kann unterstützt werden.
  • Die Elektronik 400 kann weiter die Netzwerkschnittstellen 480 beinhalten, um Zugriff auf ein Netzwerk wie ein lokales Netzwerk zu ermöglichen. Die Netzwerkschnittstellen 480 können zum Beispiel eine drahtlose Netzwerkschnittstelle einschließen, die Antenne 485 aufweist, welche eine oder mehrere Antennen repräsentieren kann. Die Netzwerkschnittstellen 480 können ebenfalls beispielsweise eine verdrahtete Netzwerkschnittstelle einschließen, um mit entfernten Geräten über das Netzwerkkabel 487 zu kommunizieren, das beispielsweise ein Ethernetkabel, ein Koaxialkabel, ein Lichtwellenleiter, ein serielles Kabel oder ein paralleles Kabel sein kann.
  • Bei einer Ausführungsform können die Netzwerkschnittstellen 480 Zugriff auf ein lokales Netzwerk bereitstellen, indem sie beispielsweise dem Standard IEEE 802.11b und/oder IEEE 802.11g und/oder IEEE 802.11n entspricht, und/oder die drahtlose Netzwerkschnittstelle kann Zugriff auf ein Personal Area Network bereitstellen, indem sie beispielsweise Bluetooth-Standards entspricht. Andere drahtlose Netzwerkschnittstellen und/oder Protokolle können ebenfalls unterstützt werden.
  • IEEE 802. 1 1b entspricht IEEE Std. 802.1 1b-1999 „Netzwerke in lokalen und Großstadtgebieten, Teil 11: Wireless LAN Medium Access Control (MAC) und Physical Layer- (PHY) -Spezifikationen: Erweiterung der physikalischen Schicht mit höherer Geschwindigkeit im 2,4-GHz-Band“, zugelassen am 16. September 1999, sowie zugehörige Dokumente. IEEE 802.11g entspricht IEEE Std. 802.1 1g-2003 „Netzwerke in lokalen und Großstadtgebieten, Teil 11: Wireless LAN Medium Access Control (MAC) und Physical Layer- (PHY) -Spezifikationen, Zusatz 4: Weitere Erweiterung mit höherer Geschwindigkeit im 2,4-GHz-Band“, zugelassen am 27. Juni 2003, sowie zugehörige Dokumente. Bluetooth-Protokolle sind beschrieben in „Spezifikation des Bluetooth-Systems: Kern, Version 1.1“, veröffentlicht am 22. Februar 2001 von der Bluetooth Special Interest Group, Inc. Associated, und vorherige oder nachfolgende Versionen des Bluetooth-Standards können ebenfalls unterstützt werden.
  • Zusätzlich zu oder anstatt Kommunikation über Wireless-LAN-Standards können die Netzwerkschnittstellen 480 drahtlose Kommunikationen unter Verwendung von beispielsweise Zeitmultiplexmehrfachzugriff- (Time Division, Multiple Access, TDMA) - Protokollen, Global System for Mobile Communications- (GSM) -Protokollen, Codeverteilvielfachzugriff- (Code Division, Multiple Access, CDMA) -Protokollen und/oder jeder anderen Art von drahtlosem Kommunikationsprotokoll ermöglichen.

Claims (20)

  1. Vorrichtung, umfassend: eine erste Chiplage (120; 200), die eine Masterinitialisierungskomponente (210) aufweist, um Initialisierungsbefehle zu generieren; ein lokaler Initialisierungsagent (220) auf der ersten Chiplage (120; 200), der gekoppelt ist, um die von der Masterinitialisierungskomponente (210) für den lokalen Initialisierungsagenten (220) generierten Initialisierungsbefehle zu empfangen, wobei der lokale Initialisierungsagent (220) die Initialisierung von einer oder mehreren Komponenten auf der ersten Chiplage (120; 200) verwaltet; ein Remote-Initialisierungsagent (260) auf einer zweiten Chiplage (140; 250), der gekoppelt ist, um die von der Masterinitialisierungskomponente (210) für den Remote-Initialisierungsagenten (260) generierten Initialisierungsbefehle zu empfangen, wobei der Remote-Initialisierungsagent (260) die Initialisierung von einer oder mehreren Komponenten auf der zweiten Chiplage (140; 250) verwaltet; wobei die Masterinitialisierungskomponente (210) gekoppelt ist, um, Bestätigungsmeldungen vom lokalen Initialisierungsagenten (220) und dem Remote-Initialisierungsagenten (260) zu empfangen und Konflikte und Abhängigkeiten zwischen dem lokalen Initialisierungsagenten (220) und dem Remote-Initialisierungsagenten (260) zu verwalten, um Ereignisse in mehreren Takt-Domains zu synchronisieren, die ein Referenztaktsignal durch die Signalisierung in der Referenztakt-Domain teilen.
  2. Vorrichtung nach Anspruch 1, weiter umfassend: ein erster Satz von Transmitterschaltkreisen (125) auf der ersten Chiplage (120; 200); ein erster Satz von Empfängerschaltkreisen (150) auf der zweiten Chiplage (140; 250), wobei die Empfängerschaltkreise (150) keinen Abschluss und keine Entzerrung aufweisen.
  3. Vorrichtung nach Anspruch 1, wobei die erste Chiplage (120; 200) wenigstens einen Prozessorkern umfasst, und wobei die Vorrichtung weiter eine Touchscreenschnittstelle umfasst, die mit dem Prozessorkern gekoppelt ist.
  4. Vorrichtung nach Anspruch 1, wobei die erste Chiplage (120; 200) einen Prozessorkern umfasst und die zweite Chiplage (140; 250) einen Speicher umfasst.
  5. Vorrichtung nach Anspruch 1, wobei die erste Chiplage (120; 200), die zweite Chiplage (140; 250) und eine Vielzahl von leitenden Leitungen innerhalb eines einzelnen integrierten Schaltungspakets (100) angeordnet sind.
  6. Vorrichtung nach Anspruch 1, weiter umfassend: ein zweiter Satz von Transmitterschaltkreisen (145) auf der zweiten Speicherchiplage (140; 250); ein zweiter Satz von Empfängerschaltkreisen (130) auf der ersten Chiplage (120; 200), wobei die Empfängerschaltkreise (130) keinen Abschluss und keine Entzerrung aufweisen.
  7. Vorrichtung nach Anspruch 1, wobei der eine oder die mehreren Komponenten auf der ersten Chiplage (120; 200) eine oder mehrere Verzögerungsregelschleifen, DLL, (235) und/oder einen oder mehrere Puffer (230) umfassen.
  8. Vorrichtung nach Anspruch 1, wobei die eine oder die mehreren Komponenten auf der zweiten Chiplage (140; 250) eine oder mehrere Verzögerungsregelschleifen, DLL (290), einen oder mehreren Puffern (270), eine oder mehrere Sicherungen, eine oder mehrere Selbstauffrischungsschaltungen und/oder einen oder mehrere Phasenregelkreise, PLLs, (275) umfassen.
  9. Tablet-Computergerät umfassend: eine Touchscreen-Schnittstelle; eine erste Chiplage (120; 200), die eine Masterinitialisierungskomponente (210) aufweist, um Initialisierungsbefehle zu generieren; einen lokalen Initialisierungsagenten (220) auf der ersten Chiplage (120; 200), der gekoppelt ist, um die von der Masterinitialisierungskomponente (210) für den lokalen Initialisierungsagenten (220) generierten Initialisierungsbefehle zu empfangen, wobei der lokale Initialisierungsagent (220) die Initialisierung von einer oder mehreren Komponenten auf der ersten Chiplage (120; 200) verwaltet; einen Remote-Initialisierungsagenten (260) auf einer zweiten Chiplage (140; 250), der gekoppelt ist, um die von der Masterinitialisierungskomponente (210) für den Remote-Initialisierungsagenten (260) generierten Initialisierungsbefehle zu empfangen, wobei der Remote-Initialisierungsagent (260) die Initialisierung von einer oder mehreren Komponenten auf der zweiten Chiplage (140; 250) verwaltet; wobei die Masterinitialisierungskomponente (210) gekoppelt ist, um, Bestätigungsmeldungen vom lokalen Initialisierungsagenten (220) und dem Remote-Initialisierungsagenten (260) zu empfangen und Konflikte und Abhängigkeiten zwischen dem lokalen Initialisierungsagenten (220) und dem Remote-Initialisierungsagenten (260) zu verwalten, um Ereignisse in mehreren Takt-Domains zu synchronisieren, die ein Referenztaktsignal durch die Signalisierung in der Referenztakt-Domain teilen.
  10. Tablet nach Anspruch 9, weiter umfassend: ein erster Satz von Transmitterschaltkreisen (125) auf der ersten Chiplage (120; 200); ein erster Satz von Empfängerschaltkreisen (150) auf der zweiten Chiplage (140; 250), wobei die Empfängerschaltkreise (150) keinen Abschluss und keine Entzerrung aufweisen.
  11. Tablet nach Anspruch 9, wobei die erste Chiplage (120; 200) einen Prozessorkern umfasst und die zweite Chiplage (140; 250) einen Speicher umfasst.
  12. Tablet nach Anspruch 9, wobei die erste Chiplage (120; 200), die zweite Chiplage (140; 250) und eine Vielzahl von leitenden Leitungen innerhalb eines einzelnen integrierten Schaltungspakets (100) angeordnet sind.
  13. Tablet nach Anspruch 9, weiter umfassend: ein zweiter Satz von Transmitterschaltkreisen (145) auf der zweiten Speicherchiplage (140; 250); ein zweiter Satz von Empfängerschaltkreisen (130) auf der ersten Chiplage (120; 200), wobei die Empfängerschaltkreise (130) keinen Abschluss und keine Entzerrung aufweisen.
  14. Tablet nach Anspruch 9, wobei der eine oder die mehreren Komponenten auf der ersten Chiplage (120; 200) eine oder mehrere Verzögerungsregelschleifen, DLL, (235) und/oder einen oder mehrere Puffer (230) umfassen.
  15. Tablet nach Anspruch 9, wobei die eine oder die mehreren Komponenten auf der zweiten Chiplage (140; 250) eine oder mehrere Verzögerungsregelschleifen, DLL, (290), einen oder mehrere Puffer (270), eine oder mehrere Sicherungen, eine oder mehrere Selbstauffrischungsschaltungen und/oder einen oder mehrere Phasenregelkreise, PLLs, (275) umfassen.
  16. System umfassend: eine Rundstrahlantenne; eine erste Chiplage (120; 200), die eine Masterinitialisierungskomponente (210) aufweist, um Initialisierungsbefehle zu generieren; einen lokalen Initialisierungsagenten (220) auf der ersten Chiplage (120; 200), der gekoppelt ist, um die von der Masterinitialisierungskomponente (210) für den lokalen Initialisierungsagenten (220) generierten Initialisierungsbefehle zu empfangen, wobei der lokale Initialisierungsagent (220) die Initialisierung von einer oder mehreren Komponenten auf der ersten Chiplage (120; 200) verwaltet; einen Remote-Initialisierungsagenten (260) auf einer zweiten Chiplage (140; 250), der gekoppelt ist, um die von der Masterinitialisierungskomponente (210) für den Remote-Initialisierungsagenten generierten Initialisierungsbefehle zu empfangen, wobei der Remote-Initialisierungsagent (260) die Initialisierung von einer oder mehreren Komponenten auf der zweiten Chiplage (140; 250) verwaltet; wobei die Masterinitialisierungskomponente (210) gekoppelt ist, um, Bestätigungsmeldungen vom lokalen Initialisierungsagenten (220) und dem Remote-Initialisierungsagenten (260) zu empfangen und Konflikte und Abhängigkeiten zwischen dem lokalen Initialisierungsagenten (220) und dem Remote-Initialisierungsagenten (260) zu verwalten, um Ereignisse in mehreren Takt-Domains zu synchronisieren, die ein Referenztaktsignal durch die Signalisierung in der Referenztakt-Domain teilen.
  17. System nach Anspruch 16, wobei die erste Chiplage (120; 200) wenigstens einen Prozessorkern umfasst, und wobei das System weiter eine Touchscreenschnittstelle umfasst, die mit dem Prozessorkern gekoppelt ist.
  18. System nach Anspruch 16, weiter umfassend: ein erster Satz von Transmitterschaltkreisen (125) auf der ersten Chiplage (120; 200); ein erster Satz von Empfängerschaltkreisen (150) auf der zweiten Chiplage (140; 250), wobei die Empfängerschaltkreise (150) keinen Abschluss und keine Entzerrung aufweisen.
  19. System nach Anspruch 16, wobei der eine oder die mehreren Komponenten auf der ersten Chiplage (120; 200) eine oder mehrere Verzögerungsregelschleifen, DLL, (235) und/oder einen oder mehrere Puffer (230) umfassen.
  20. System nach Anspruch 16, wobei die eine oder die mehreren Komponenten auf der zweiten Chiplage (140; 250) eine oder mehrere Verzögerungsregelschleifen, DLL, (290), einen oder mehrere Puffer (270), eine oder mehrere Sicherungen, eine oder mehrere Selbstauffrischungsschaltungen und/oder einen oder mehrere Phasenregelkreise, PLLs, (275) umfassen.
DE112011106026.2T 2011-12-22 2011-12-22 Vorrichtung, Tablet-Computer und System Active DE112011106026B4 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2011/067009 WO2013095560A1 (en) 2011-12-22 2011-12-22 Sideband initialization

Publications (2)

Publication Number Publication Date
DE112011106026T5 DE112011106026T5 (de) 2014-09-11
DE112011106026B4 true DE112011106026B4 (de) 2023-01-05

Family

ID=48669201

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112011106026.2T Active DE112011106026B4 (de) 2011-12-22 2011-12-22 Vorrichtung, Tablet-Computer und System

Country Status (4)

Country Link
US (1) US9274544B2 (de)
CN (1) CN103988191B (de)
DE (1) DE112011106026B4 (de)
WO (1) WO2013095560A1 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9335784B2 (en) * 2013-08-30 2016-05-10 Cavium, Inc. Clock distribution circuit with distributed delay locked loop
US9319240B2 (en) * 2013-09-24 2016-04-19 Ciena Corporation Ethernet Ring Protection node
MY173962A (en) 2014-03-19 2020-02-28 Intel Corp Method, apparatus and system for single-ended communication of transaction layer packets
MY187344A (en) 2014-03-20 2021-09-22 Intel Corp Method, apparatus and system for configuring a protocol stack of an integrated circuit chip

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080059827A1 (en) 2006-08-30 2008-03-06 Behnam Malekkhosravi Double data rate system
US20100059295A1 (en) 2008-09-10 2010-03-11 Apple Inc. Single-chip multi-stimulus sensor controller
US20100058580A1 (en) 2008-09-06 2010-03-11 Farhang Yazdani Stacking Integrated Circuits containing Serializer and Deserializer Blocks using Through Silicon Via

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5758098A (en) * 1994-05-12 1998-05-26 Apple Computer, Inc. Method and apparatus for providing a high throughput two-conductor serial interface with support for slave device detection
US7325125B2 (en) * 1999-06-14 2008-01-29 Via Technologies, Inc. Computer system for accessing initialization data and method therefor
US6424688B1 (en) * 1999-10-27 2002-07-23 Advanced Micro Devices, Inc. Method to transfer data in a system with multiple clock domains using clock skipping techniques
US6760392B1 (en) * 1999-11-12 2004-07-06 Advanced Micro Devices, Inc. Method and apparatus to provide fixed latency early response in a system with multiple clock domains with fixable clock ratios
US6748039B1 (en) * 2000-08-11 2004-06-08 Advanced Micro Devices, Inc. System and method for synchronizing a skip pattern and initializing a clock forwarding interface in a multiple-clock system
US6952789B1 (en) * 2001-05-11 2005-10-04 Lsi Logic Corporation System and method for synchronizing a selected master circuit with a slave circuit by receiving and forwarding a control signal between the circuits and operating the circuits based on their received control signal
US6880026B2 (en) * 2002-05-16 2005-04-12 International Business Machines Corporation Method and apparatus for implementing chip-to-chip interconnect bus initialization
US8639852B2 (en) 2009-11-13 2014-01-28 Qualcomm Incorporated Burst access protocol
WO2011060313A1 (en) * 2009-11-13 2011-05-19 Qualcomm Incorporated Burst access protocol and priority initialization of a second processor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080059827A1 (en) 2006-08-30 2008-03-06 Behnam Malekkhosravi Double data rate system
US20100058580A1 (en) 2008-09-06 2010-03-11 Farhang Yazdani Stacking Integrated Circuits containing Serializer and Deserializer Blocks using Through Silicon Via
US20100059295A1 (en) 2008-09-10 2010-03-11 Apple Inc. Single-chip multi-stimulus sensor controller

Also Published As

Publication number Publication date
DE112011106026T5 (de) 2014-09-11
WO2013095560A1 (en) 2013-06-27
CN103988191A (zh) 2014-08-13
US9274544B2 (en) 2016-03-01
CN103988191B (zh) 2017-05-17
US20140040652A1 (en) 2014-02-06

Similar Documents

Publication Publication Date Title
DE112013007744B3 (de) Vorrichtung, system und verfahren zur bereitstellung drahtloser kommunikation zwischen geräten
DE102018006546A1 (de) Plattformschnittstellenschicht und protokoll für beschleuniger
DE112013002639B4 (de) Optimierter Verbindungstrainings- und Managementmechanismus
DE112013003248B4 (de) Steuern einer physischen Verbindung von einem ersten Protokoll unter Verwendung einer erweiterten Funktionsstruktur eines zweiten Protokolls
DE112005002176B4 (de) Verfahren und Vorrichtung für serielle Kommunikation mit mehreren Bitübertragungsgeschwindigkeiten
DE102007044891B4 (de) Steuerungsverbindung für einen Manageability-Engine-Hintergrund
DE112007000443B4 (de) Vorrichtung mit einer gemeinsamen Schnittstelle fiir mehrere Prozessorkerne und Verfahren zur Steuerung der Kommunikation derselben mit einer damit gekoppelten Verbindung
DE112011106026B4 (de) Vorrichtung, Tablet-Computer und System
DE112011106014T5 (de) Kleinen Jitter und niedrige Latenz aufweisende Low-Power-Taktung mit gemeinsamen Referenztaktsignalen für On-Package-Ein-/Ausgabe-Schnittstellen
KR101647002B1 (ko) 결정론적 클록 크로싱
DE102008030587A1 (de) Verfahren und Vorrichtung zur Erhöhung der Effizienz der Interrupt-Lieferung zur Laufzeit in einem Netzwerksystem
DE102018127751A1 (de) Einheitlicher Adressraum für mehrere Verbindungen
DE69829987T2 (de) E/a bus mit schnellen 16-bit zerteilten transaktionen
US20170041086A1 (en) Data transmission apparatus for changing clock signal at runtime and data interface system including the same
DE69828980T2 (de) System und verfahren zur flusskontrolle für ein hochgeschwindigkeitsbus
DE102020117483A1 (de) Mechanismus für Vorrichtungsinteroperabilität von Switches in Computerbussen
DE112006001738T5 (de) Verfahren, Vorrichtung und System zum Zeitabgleich von Halbbytes
DE112011106003B4 (de) Vorrichtung, Tablet-Computergerät und System
DE102019117499A1 (de) Einrichtung zum Synchronisieren von Takten konfigurierbarer Dies integrierter Schaltungen über eine Zwischenverbindungsbrücke
DE112011105991T5 (de) Geclusterte On-Package-Ein-/Ausgabe-Schnittstelle mit Voll-und Halbduplexbetrieb
DE102019128141A1 (de) Hardwaremechanismen zur linkverschlüsselung
US20210311800A1 (en) Connecting accelerator resources using a switch
DE112016006026T5 (de) Methoden zur skalierbaren endpunktadressierung für parallele anwendungen
CN103606367B (zh) 一种信号级联传输方法及信号级联装置
US20170235689A1 (en) Method, apparatus, communication equipment and storage media for determining link delay

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final