CN103988191A - 边带初始化 - Google Patents

边带初始化 Download PDF

Info

Publication number
CN103988191A
CN103988191A CN201180075721.3A CN201180075721A CN103988191A CN 103988191 A CN103988191 A CN 103988191A CN 201180075721 A CN201180075721 A CN 201180075721A CN 103988191 A CN103988191 A CN 103988191A
Authority
CN
China
Prior art keywords
initialization
wafer
agency
assemblies
local
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201180075721.3A
Other languages
English (en)
Other versions
CN103988191B (zh
Inventor
S.S.库利克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN103988191A publication Critical patent/CN103988191A/zh
Application granted granted Critical
Publication of CN103988191B publication Critical patent/CN103988191B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/12—Synchronisation of different clock signals provided by a plurality of clock generators
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/24—Resetting means
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

多个时钟域中的初始化。具有主初始化组件的第一晶片生成初始化命令。第一晶片上的本地初始化代理耦合为接收初始化命令。本地初始化代理管理第一晶片上的一个或多个组件的初始化。第二晶片上的远程初始化代理耦合为接收初始化命令。远程初始化代理管理第二晶片上的一个或多个组件的初始化。主初始化组件从本地初始化代理以及远程初始化代理接收确认消息，以及管理本地初始化代理与远程初始化代理之间的冲突和从属性，以便基准时钟域中通过信令共享基准时钟信号的多个时钟域中的事件同步。

Description

边带初始化
技术领域
本发明的实施例涉及输入/输出体系结构和接口。更具体地来说，本发明的实施例涉及高带宽封装上（on-package）输入/输出体系结构和接口。
背景技术
芯片之间使用常规输入/输出（I/O）接口的高带宽互连需要非常大的功率和芯片面积。因此，在需要显著地减小功耗和/或更小芯片面积的应用中，这些常规接口是不令人满意的。
附图说明
附图的图形中以举例而非限制的形式来说明本发明的实施例，在这些附图中相似的引用数字指代相似的元件。
图1是至少两个芯片之间具有封装上输入/输出（OPIO）接口的多芯片封装（MCP）的一个实施例的框图。
图2是边带初始化的布置的一个实施例的框图。
图3是边带初始化的技术的一个实施例的流程图。
图4是电子系统的一个实施例的框图。
具体实施方式
在下文描述中，提出许多特定的细节。但是，没有这些特定细节，仍可以实施本发明的实施例。在其他情况中，未详细地图示公知的电路、结构和技术，以不致于妨碍对描述的理解。
图1是至少两个芯片之间具有封装上输入/输出（OPIO）接口的多芯片封装（MCP）的一个实施例的框图。图1的示例图示具有接口的两个芯片；但是，使用本文描述的技术能够将封装内任何数量的芯片互连。
封装100可以是可包含多个集成电路芯片的任何类型的封装。在图1的示例中，封装100包含芯片120和芯片140。这些芯片可以是例如，处理器、存储器芯片、图形处理器等。
在一个实施例中，芯片120包括OPIO传送器125和OPIO接收器130。相似地，芯片140包括OPIO传送器145和OPIO接收器150。传送器125与接收器150耦合，以及传送器145与接收器130耦合。
在一个实施例中，芯片120与芯片140之间的间隙175相对较小。在一个实施例中，间隙175小于20 mm。在一个实施例中，间隙175小于10 mm。在一个实施例中，间隙175为约1.5 mm。在其他实施例中，间隙175可以小于1.5 mm。一般，间隙175越小，可以在芯片之间提供的带宽越大。
在一个实施例中，传送器125和接收器150之间以及传送器145与接收器130之间的接口是单端且相对较高速的接口。在一个实施例中，这些接口是芯片120与芯片140之间的CMOS接口。在一个实施例中，传送器125和145是阻抗匹配的CMOS传送器，不提供终端负载（termination）或均衡。在一个实施例中，传送器125和145是阻抗匹配的CMOS传送器，提供非常弱的终端负载而无均衡。
在一个实施例中，对于信号集群传送转发的时钟信号。在一个实施例中，在传送器与接收器之间提供长度匹配的路由。在一个实施例中，为芯片120与140之间的接口提供最小静电释放（ESD）保护（小如70 伏）。
在一个实施例中，使用没有或具有弱接收器终端负载和无均衡的CMOS传送器和接收器能够降低I/O功率。由于谨慎的长度匹配路由，实现每个集群信号而非每个引脚抗扭斜（pin de-skew）的转发的时钟的简化时钟，并且降低时钟功率。由此，本文描述的体系结构以非常低的功率、面积和时延提供芯片之间的高带宽。
本文描述的体系结构还可以扩充到用于较小数据速率的小形状因数移动应用的具有完全ESD保护的闭合离散封装。可以在较高数据速率下使用多级（例如，M-PAM）信令来保持时钟频率下降。
所描述的技术在一个系统组件中提供一种系统组件中的初始化和/或功率管理排序器以控制结合图1描述的接口连接的更简单的设备，其中该接口向该更简单的设备提供转发的时钟信号。在一个实施例中，利用握手排序器在控制设备中的先决条件满足之后触发更简单的设备中的事件。
在一个实施例中，主设备（例如，主状态机）可使用上文描述的两线串行接口来向远程从设备（例如，存储器状态机）发送命令以及向本地从设备（例如，本地状态机）发送信息。当两个从设备都完成命令时，它们向主设备发送确认。主设备（或主设备中工作/与之协同工作的排序器）可以将这些命令重新排序和/或重复这些命令。可以在不更改接口的情况下添加新步骤。
在一个实施例中，由接口两侧上的锁相环（PLL）来提供接口时钟。FIFO使命令在不同域中被同步，尽管时钟偏移大于一个时钟周期。
图2是边带初始化的布置的一个实施例的框图。主设备200可以是例如，包括处理器或对从设备250的一个或多个组件提供某种级别控制的逻辑的其他组件。相似地，从设备250包括响应来自主设备200的命令/信号提供某种/些操作的一个或多个组件。主设备200可以是例如处理器，以及从设备250可以是例如存储器设备。其他类型的设备也能够作为主设备或从设备来工作。
在一个实施例中，初始化状态机220和初始化状态机260仅由虚拟线接口来通信。这使初始化状态机220能够串行地控制从设备250上的握手和初始化元件。初始化状态机260可以报告回给初始化状态机220以使初始化状态机220能够执行其自己的初始化操作和/或管理其他初始化操作。
在一个实施例中，初始化状态机220和初始化状态机260由共用或同步的时钟信号提供时钟。这使得时钟域之间能够同步通信。
主组件200工作以至少开始主设备200和从设备250内的一个或多个元件的启动。在一个实施例中，从设备250的组件的其中一个或多个组件在主设备200的一个或多个组件之前初始化。在一个实施例中，主组件210通过链路240发起串行命令，这些串行命令由主设备200中的初始化状态机220和从设备260中的状态机260解释。在其他方向上也可存在从属性。从元件可以具有对主元件的从属性。
在一个实施例中，主组件210生成由状态机解码的命令代码，进而状态机响应接收到命令代码执行特定初始化操作。初始化状态机220可以工作以初始化主设备200的一个或多个组件。例如，初始化状态机220可以工作以初始化主设备200的一个或多个延迟锁相环（DLL）235、一个或多个FIFO 230和/或其他组件。
相似地，初始化状态机260可以工作以初始化从设备260的一个或多个组件。例如，初始化状态机260可以工作以初始化从设备250的一个或多个自刷新电路、一个或多个保险丝、一个或多个缓冲器270、一个或多个PLL 275、一个或多个DLL 290和/或其他组件。
在一个实施例中，初始化状态机260通过链路245提供确认消息以向主组件210指示何时命令已完成和/或其他动作已实现。相似地，初始化状态机220在命令已完成和/或其他动作已实现时向主组件210发送“完成”信号。
在一个实施例中，主组件210管理来自初始化状态机260的确认消息和来自初始化状态机220的完成消息并将其结合以协调主设备200和从设备250的多种组件（例如，DLL、PLL、缓冲器）的初始化。由此，主组件210能够管理不同芯片上的组件的初始化和管理可能存在的跨芯片从属性。再者，主组件210能够提供主设备200与从设备250之间的同步且确定性通信方案。在一个实施例中，线路240和245表示用于主设备200和从设备250之间通信的一个或多个虚拟线。
图3是边带初始化的技术的一个实施例的流程图。图3的技术可以由与图1的接口互连的图2的组件来执行。
启动初始化，300。在一个实施例中，初始化由主设备（例如，处理器核）的主初始化组件来启动。主初始化组件可以是单独的组件或可以是大控制组件的一部分，例如处理器或控制器。
主初始化组件生成初始化命令310。在一个实施例中，这些命令通过串行接口传送，并且是要由接收控制组件解码的代码。在一个实施例中，这些命令通过虚拟线接口传送。在备选实施例中，可以使用专用控制线路。
在一个实施例中，这些命令提供到本地初始化状态机和提供到远程初始化状态机。在一个实施例中，本地初始化状态机在与主初始组件相同的晶片上工作，以及远程初始化状态机在不同的晶片上工作。初始化状态机响应从主初始化组件接收的命令执行初始化操作。
主初始化组件接收来自初始化状态机的响应，320。主初始化组件管理初始化状态机的冲突、从属性和先决条件要求，330。例如，如果本地DLL的初始化必须在远程PLL的初始化之后执行，则主初始化组件控制初始化的次序。初始化元件之间的从属性的一个示例：转发然后能够被DLL FIFO居中的稳定时钟所需的PLL锁和阻抗补偿。居中的转发的时钟然后能够用于将FIFO复位。
如果初始化未完成，340，则可以生成后续初始化命令，310，并将其传送到状态机。如果初始化完成，340，则主初始化组件能够指示初始化完成，350。然后主设备可以继续操作。
图4是电子系统的一个实施例的框图。图4图示的电子系统意在表示一定范围的电子系统（有线或无线的），包括例如，平板设备、智能电话、桌上型计算机系统、膝上型计算机系统、服务器等。备选电子系统可以包括更多、更少和/或不同组件。
图4所示的组件中一个或多个组件可以利用本文描述的OPIO体系结构来互连。例如，多个处理器芯片可以互连，或处理器和高速缓存存储器或动态随机存取存储器等。
电子系统400包括用于传送信息的总线405或其他通信设备以及耦合到总线405且可以处理信息的处理器410。电子系统400可以包括多个处理器和/或协处理器。电子系统400还可以包括耦合到总线405的随机存取存储器（RAM）或其他动态存储设备420（称为存储器），并且可以存储可以由处理器410执行的信息和指令。存储器420还可以用于在处理器410执行指令期间，存储临时变量或其他中间信息。
电子系统400还可以包括耦合到总线405的只读存储器（ROM）和/或其他静态存储设备430，并且只读存储器（ROM）和/或其他静态存储设备430可以存储用于处理器410的静态信息和指令。数据存储设备440可以耦合到总线405以存储信息和指令。如磁盘或光盘以及对应驱动器的数据存储设备440可以耦合到电子系统400。
电子系统400还可以经由总线405耦合到显示设备450，显示设备450可以是用于将信息显示给用户的任何类型的显示设备，例如触摸屏。输入设备460可以是用于允许用户向电子系统40提供输入的任何类型的接口和/或设备。输入设备可以包括硬按钮和/或软按钮、语音或扬声器输入，以向处理器410传送信息和命令选择。
电子系统400还可以包括传感器470，传感器470可以用于支持电子系统400提供的功能性。传感器470可以包括例如，陀螺仪、接近度传感器、光传感器等。可以支持任何数量的传感器和传感器类型。
电子系统400还可以包括网络接口480以提供对网络，如局域网的访问。网络接口480可以包括例如，具有天线485的无线网络接口，天线485可以表示一个或多个天线。网络接口480还可以包括例如，用于经由网络电缆487与远程设备通信的有线网络接口，网络电缆487可以是例如，以太网电缆、同轴电缆、光纤电缆、串行电缆或并行电缆。
在一个实施例中，网络接口480可以例如通过符合IEEE 802.11b和/或IEEE 802.11g和/或IEEE 802.11n标准，提供对局域网的访问，和/或无线网络接口可以例如通过符合蓝牙标准来提供对个人区域网络的访问。还可以支持其他无线网络接口和/或协议。
IEEE 802.11b对应于1999年9月16日批准的IEEE标准802.11b-1999标题为“局域网和城域网，部分11：无线LAN媒体访问控制（MAC）和物理层（PHY）规范：2.4 GHz频带的高速物理层扩充”以及相关文献。IEEE 802.11g对应于2003年6月27日批准的IEEE标准802.11g-2003标题为“局域网和城域网，部分11：无线LAN媒体访问控制（MAC）和物理层（PHY）规范，修订4：2.4GHz频带中的进一步更高速率扩充”以及相关文献。蓝牙协议在蓝牙特殊兴趣集团有限公司于2001年2月22日发布的“蓝牙系统的规范：核心版本1.1”中予以描述。还可以支持蓝牙标准的关联以及先前或后续版本。
作为经由无线LAN标准的通信的补充或替代，网络接口480可以使用例如，时分多址（TDMA）协议、全球移动通信（GSM）协议、码分多址（CDMA）协议和/或任何其他类型无线通信协议来提供无线通信。
本说明书中对“一个实施例”或“实施例”的引述表示结合该实施例描述的一个特定功能部件、结构或特征包含在本发明的至少一个实施例中。在本说明书中的多个不同位置出现短语“在一个实施例中”不一定全部系指相同的实施例。
虽然本发明是依据若干实施例来描述的，但是本领域技术人员将认识到本发明不限于所描述的实施例，在所附权利要求的精神和范围内可以通过修改和替代来实施本发明。因此，本文描述应视为说明性的而非限制。

Claims (20)

1. 一种装置，包括：
第一晶片，所述第一晶片具有用于生成初始化命令的主初始化组件；
耦合为接收所述初始化命令的所述第一晶片上的本地初始化代理，所述本地初始化代理用于管理所述第一晶片上的一个或多个组件的初始化；
耦合为接收所述初始化命令的第二晶片上的远程初始化代理，所述远程初始化代理用于管理所述第二晶片上的一个或多个组件的初始化；
其中所述主初始化组件耦合为从所述本地初始化代理以及所述远程初始化代理接收确认消息，以及管理所述本地初始化代理与所述远程初始化代理之间的冲突和从属性，以便基准时钟域中通过信令共享基准时钟信号的多个时钟域中的事件同步。
2. 如权利要求1所述的装置，还包括：
位于所述第一晶片上的第一组传送器电路；
位于所述第二晶片上的第一组接收器电路，其中所述接收器电路没有终端负载且没有均衡。
3. 如权利要求1所述的装置，其中所述第一晶片包括至少处理器核，所述装置还包括与所述处理器核耦合的触摸屏接口。
4. 如权利要求1所述的装置，其中所述主设备包括处理器核以及所述从设备包括存储器。
5. 如权利要求1所述的装置，其中所述第一晶片、所述第二晶片和所述多个导电线路全部布设在单个集成电路封装内。
6. 如权利要求1所述的装置，还包括：
位于所述第二存储器晶片上的第二组传送器电路；
位于所述第一晶片上的第二组接收器电路，其中所述接收器电路没有终端负载且没有均衡。
7. 如权利要求1所述的装置，其中所述第一晶片上的所述一个或多个组件包括延迟锁相环（DLL）和/或一个或多个缓冲器的其中一个或多个。
8. 如权利要求1所述的装置，其中所述第二晶片上的所述一个或多个组件包括延迟锁相环（DLL）、一个或多个缓冲器、一个或多个保险丝、一个或多个自刷新电路和/或一个或多个锁相环（PLL）的其中一个或多个。
9. 一种平板计算设备，其包括：
触摸屏接口；
第一晶片，所述第一晶片具有用于生成初始化命令的主初始化组件；
耦合为接收所述初始化命令的所述第一晶片上的本地初始化代理，所述本地初始化代理用于管理所述第一晶片上的一个或多个组件的初始化；
耦合为接收所述初始化命令的第二晶片上的远程初始化代理，所述远程初始化代理用于管理所述第二晶片上的一个或多个组件的初始化；
其中所述主初始化组件耦合为从所述本地初始化代理以及所述远程初始化代理接收确认消息，以及管理所述本地初始化代理与所述远程初始化代理之间的冲突和从属性，以便基准时钟域中通过信令共享基准时钟信号的多个时钟域中的事件同步。
10. 如权利要求9所述的平板，其还包括：
位于所述第一晶片上的第一组传送器电路；
位于所述第二晶片上的第一组接收器电路，其中所述接收器电路没有终端负载且没有均衡。
11. 如权利要求9所述的平板，其中所述主设备包括处理器核以及所述从设备包括存储器。
12. 如权利要求9所述的平板，其中所述第一晶片、所述第二晶片和所述多个导电线路全部布设在单个集成电路封装内。
13. 如权利要求9所述的平板，其还包括：
位于所述第二存储器晶片上的第二组传送器电路；
位于所述第一晶片上的第二组接收器电路，其中所述接收器电路没有终端负载且没有均衡。
14. 如权利要求9所述的平板，其中所述第一晶片上的所述一个或多个组件包括延迟锁相环（DLL）和/或一个或多个缓冲器的其中一个或多个。
15. 如权利要求9所述的平板，其中所述第二晶片上的所述一个或多个组件包括延迟锁相环（DLL）、一个或多个缓冲器、一个或多个保险丝、一个或多个自刷新电路和/或一个或多个锁相环（PLL）的其中一个或多个。
16. 一种系统，其包括：
全向天线；
第一晶片，所述第一晶片具有用于生成初始化命令的主初始化组件；
耦合为接收所述初始化命令的所述第一晶片上的本地初始化代理，所述本地初始化代理用于管理所述第一晶片上的一个或多个组件的初始化；
耦合为接收所述初始化命令的第二晶片上的远程初始化代理，所述远程初始化代理用于管理所述第二晶片上的一个或多个组件的初始化；
其中所述主初始化组件耦合为从所述本地初始化代理以及所述远程初始化代理接收确认消息，以及管理所述本地初始化代理与所述远程初始化代理之间的冲突和从属性，以便基准时钟域中通过信令共享基准时钟信号的多个时钟域中的事件同步。
17. 如权利要求16所述的系统，其中所述第一晶片包括至少处理器核，所述装置还包括与所述处理器核耦合的触摸屏接口。
18. 如权利要求16所述的系统，其还包括：
位于所述第一晶片上的第一组传送器电路；
位于所述第二晶片上的第一组接收器电路，其中所述接收器电路没有终端负载且没有均衡。
19. 如权利要求16所述的系统，其中所述第一晶片上的所述一个或多个组件包括延迟锁相环（DLL）和/或一个或多个缓冲器的其中一个或多个。
20. 如权利要求16所述的系统，其中所述第二晶片上的所述一个或多个组件包括延迟锁相环（DLL）、一个或多个缓冲器、一个或多个保险丝、一个或多个自刷新电路和/或一个或多个锁相环（PLL）的其中一个或多个。
CN201180075721.3A 2011-12-22 2011-12-22 边带初始化 Expired - Fee Related CN103988191B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2011/067009 WO2013095560A1 (en) 2011-12-22 2011-12-22 Sideband initialization

Publications (2)

Publication Number Publication Date
CN103988191A true CN103988191A (zh) 2014-08-13
CN103988191B CN103988191B (zh) 2017-05-17

Family

ID=48669201

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180075721.3A Expired - Fee Related CN103988191B (zh) 2011-12-22 2011-12-22 边带初始化

Country Status (4)

Country Link
US (1) US9274544B2 (zh)
CN (1) CN103988191B (zh)
DE (1) DE112011106026B4 (zh)
WO (1) WO2013095560A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9335784B2 (en) * 2013-08-30 2016-05-10 Cavium, Inc. Clock distribution circuit with distributed delay locked loop
US9319240B2 (en) * 2013-09-24 2016-04-19 Ciena Corporation Ethernet Ring Protection node
MY173962A (en) 2014-03-19 2020-02-28 Intel Corp Method, apparatus and system for single-ended communication of transaction layer packets
MY187344A (en) 2014-03-20 2021-09-22 Intel Corp Method, apparatus and system for configuring a protocol stack of an integrated circuit chip

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5758098A (en) * 1994-05-12 1998-05-26 Apple Computer, Inc. Method and apparatus for providing a high throughput two-conductor serial interface with support for slave device detection
US20030217213A1 (en) * 2002-05-16 2003-11-20 International Business Machines Corporation Method and apparatus for implementing chip-to-chip interconnect bus initialization
US20040059902A1 (en) * 1999-06-14 2004-03-25 Bi-Yun Yeh Computer system for accessing initialization data and method therefor
CN1228697C (zh) * 2000-08-11 2005-11-23 先进微装置公司 同步跳跃模式及初始化时钟转送接口的系统及方法
WO2011060313A1 (en) * 2009-11-13 2011-05-19 Qualcomm Incorporated Burst access protocol and priority initialization of a second processor

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6424688B1 (en) * 1999-10-27 2002-07-23 Advanced Micro Devices, Inc. Method to transfer data in a system with multiple clock domains using clock skipping techniques
US6760392B1 (en) * 1999-11-12 2004-07-06 Advanced Micro Devices, Inc. Method and apparatus to provide fixed latency early response in a system with multiple clock domains with fixable clock ratios
US6952789B1 (en) * 2001-05-11 2005-10-04 Lsi Logic Corporation System and method for synchronizing a selected master circuit with a slave circuit by receiving and forwarding a control signal between the circuits and operating the circuits based on their received control signal
US7472304B2 (en) 2006-08-30 2008-12-30 Rapid Bridge, Llc Double data rate system
US8014166B2 (en) 2008-09-06 2011-09-06 Broadpak Corporation Stacking integrated circuits containing serializer and deserializer blocks using through silicon via
US8592697B2 (en) 2008-09-10 2013-11-26 Apple Inc. Single-chip multi-stimulus sensor controller
US8938609B2 (en) 2009-11-13 2015-01-20 Qualcomm Incorporated Methods and apparatus for priority initialization of a second processor

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5758098A (en) * 1994-05-12 1998-05-26 Apple Computer, Inc. Method and apparatus for providing a high throughput two-conductor serial interface with support for slave device detection
US20040059902A1 (en) * 1999-06-14 2004-03-25 Bi-Yun Yeh Computer system for accessing initialization data and method therefor
CN1228697C (zh) * 2000-08-11 2005-11-23 先进微装置公司 同步跳跃模式及初始化时钟转送接口的系统及方法
US20030217213A1 (en) * 2002-05-16 2003-11-20 International Business Machines Corporation Method and apparatus for implementing chip-to-chip interconnect bus initialization
WO2011060313A1 (en) * 2009-11-13 2011-05-19 Qualcomm Incorporated Burst access protocol and priority initialization of a second processor

Also Published As

Publication number Publication date
DE112011106026T5 (de) 2014-09-11
DE112011106026B4 (de) 2023-01-05
US9274544B2 (en) 2016-03-01
WO2013095560A1 (en) 2013-06-27
CN103988191B (zh) 2017-05-17
US20140040652A1 (en) 2014-02-06

Similar Documents

Publication Publication Date Title
TWI782128B (zh) 數位處理系統、主晶片以及數位處理方法
CN104321824B (zh) 存储器i/o接口的非接触应力测试设备、方法和系统
US20130305078A1 (en) System on chip (soc), method of operating the soc, and system having the soc
CN104169828B (zh) 高带宽通信装置和系统
CN101385008B (zh) 用于多处理器内核的公用模拟接口
US10585812B2 (en) Multi-standard single interface with reduced I/O count
CN105493062B (zh) 可配置的时钟树
TWI614874B (zh) 封裝體上之輸入／輸出架構（二）
US10862462B2 (en) Vectored flip-flop
CN103946980A (zh) 允许装置互连中的变化的堆栈式存储器
CN103988140A (zh) 利用封装上的输入/输出接口互连在封装中封装的芯片与裸晶
JP6092971B2 (ja) ダイ上インターコネクトのためのアーキテクチャ
CN103999008A (zh) 用于封装上输入/输出接口的具有共用基准时钟信号的低功率、抖动和时延的时钟
US20200057737A1 (en) Systems and methods for arbitrating traffic in a bus
CN103988442B (zh) 用于互连封装内芯片的设备及系统
CN104541255B (zh) 用于封装上的输入/输出架构的非阻塞功率管理
CN103988191A (zh) 边带初始化
JP2018524739A (ja) 複数のインターフェースによるメモリ空間へのコンカレントアクセス
CN104106021B (zh) 利用封装上输入/输出接口的封装中的多芯片互连
CN103999011B (zh) 用于时钟选通的机制
CN103425621A (zh) 提供对共享存储器的存取的片上系统及其操作方法和系统
US20160292112A1 (en) Shared control of a phase locked loop (pll) for a multi-port physical layer (phy)
CN108268085A (zh) 半导体装置
US20130194019A1 (en) Semiconductor integrated circuit and method of operating device including the same
KR20160095401A (ko) 이미지 합성 장치와 이를 포함하는 디스플레이 시스템

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170517

Termination date: 20181222

CF01 Termination of patent right due to non-payment of annual fee