DE112011100335T5 - Leiterplatten-Randstecker - Google Patents
Leiterplatten-Randstecker Download PDFInfo
- Publication number
- DE112011100335T5 DE112011100335T5 DE112011100335T DE112011100335T DE112011100335T5 DE 112011100335 T5 DE112011100335 T5 DE 112011100335T5 DE 112011100335 T DE112011100335 T DE 112011100335T DE 112011100335 T DE112011100335 T DE 112011100335T DE 112011100335 T5 DE112011100335 T5 DE 112011100335T5
- Authority
- DE
- Germany
- Prior art keywords
- circuit board
- layer
- printed circuit
- rounded
- contact surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 claims abstract description 21
- 238000004519 manufacturing process Methods 0.000 claims description 19
- 230000002093 peripheral effect Effects 0.000 claims description 8
- 239000004020 conductor Substances 0.000 claims description 6
- 239000011888 foil Substances 0.000 description 23
- 229920001721 polyimide Polymers 0.000 description 15
- 238000003780 insertion Methods 0.000 description 11
- 230000037431 insertion Effects 0.000 description 11
- 239000004642 Polyimide Substances 0.000 description 9
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 8
- 229910052802 copper Inorganic materials 0.000 description 7
- 239000010949 copper Substances 0.000 description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 229910000679 solder Inorganic materials 0.000 description 4
- 238000005476 soldering Methods 0.000 description 4
- 239000004593 Epoxy Substances 0.000 description 3
- 239000004809 Teflon Substances 0.000 description 3
- 229920006362 Teflon® Polymers 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 239000000945 filler Substances 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 239000003351 stiffener Substances 0.000 description 3
- 238000003486 chemical etching Methods 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 229920006334 epoxy coating Polymers 0.000 description 2
- 238000010329 laser etching Methods 0.000 description 2
- 238000003801 milling Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- BWWVXHRLMPBDCK-UHFFFAOYSA-N 1,2,4-trichloro-5-(2,6-dichlorophenyl)benzene Chemical compound C1=C(Cl)C(Cl)=CC(Cl)=C1C1=C(Cl)C=CC=C1Cl BWWVXHRLMPBDCK-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000000712 assembly Effects 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000032798 delamination Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003365 glass fiber Substances 0.000 description 1
- MSNOMDLPLDYDME-UHFFFAOYSA-N gold nickel Chemical compound [Ni].[Au] MSNOMDLPLDYDME-UHFFFAOYSA-N 0.000 description 1
- 239000002648 laminated material Substances 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229920003223 poly(pyromellitimide-1,4-diphenyl ether) Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000007790 scraping Methods 0.000 description 1
- 238000004513 sizing Methods 0.000 description 1
- BFKJFAAPBSQJPD-UHFFFAOYSA-N tetrafluoroethene Chemical compound FC(F)=C(F)F BFKJFAAPBSQJPD-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/117—Pads along the edge of rigid circuit boards, e.g. for pluggable connectors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
- H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
- H01R12/70—Coupling devices
- H01R12/71—Coupling devices for rigid printing circuits or like structures
- H01R12/72—Coupling devices for rigid printing circuits or like structures coupling with the edge of the rigid printed circuits or like structures
- H01R12/721—Coupling devices for rigid printing circuits or like structures coupling with the edge of the rigid printed circuits or like structures cooperating directly with the edge of the rigid printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09145—Edge details
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09909—Special local insulating pattern, e.g. as dam around component
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10742—Details of leads
- H05K2201/1075—Shape details
- H05K2201/10863—Adaptations of leads or holes for facilitating insertion
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Coupling Device And Connection With Printed Circuit (AREA)
- Multi-Conductor Connections (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
Es werden eine Leiterplattenanordnung und ein Verfahren zum Bestücken für eine Leiterplatte bereitgestellt, die eine obere und eine untere Fläche mit zumindest einem Randabschnitt, der über eine abgerundete Oberfläche verfügt, die sich von der oberen Fläche bis zu einem Punkt unterhalb der oberen Fläche erstreckt, und zumindest eine elektrische Kontaktfläche aufweist, die sich auf der oberen Fläche befindet und sich über die abgerundete Oberfläche des Randabschnitts bis zu einem Punkt unterhalb der oberen Fläche erstreckt.
Description
- TECHNISCHES GEBIET
- Die vorliegende Erfindung bezieht sich auf Leiterplattenverbinder. Insbesondere bezieht sich die vorliegende Erfindung auf Leiterplatten-Randstecker.
- HINTERGRUND DER ERFINDUNG
- Leiterkarten (printed circuit (PC) cards) oder Leiterplatten (printed circuit boards, PCBs) geben traditionell elektronischen Bauteilen mechanischen Halt und stellen gleichzeitig elektrische Verbindungen für diese Bauteile bereit. Ein Mittel zum Verbinden einer Leiterplatte mit sonstigen elektronischen Schaltungen besteht darin, eine Leiterplatten-Randanschlussanordnung bereitzustellen, in der eine Reihe von Kontaktflächen verwendet wird, die in einer Reihe am Rand der Leiterplatte gefertigt und angeordnet sind. Diese Randkontaktflächen sind elektrisch mit den Bauteilen auf der Leiterplatte verbunden. Um die Schaltungen auf einer Leiterplatte mit sonstigen elektronischen Systemkomponenten zu verbinden, wird des Weiteren ein Leiterplatten-Buchsenanschluss bereitgestellt, der eine Leiterplatte und ihre Randkontaktflächen aufnimmt. Diese Leiterplattenbuchse enthält mehrere Metallkontaktfedern, die so in der Buchse positioniert sind, dass das Einstecken der Leiterplatte in die Buchse dazu führt, dass einzelne Metallkontaktfedern auf der Oberfläche der Leiterplatte aufliegen und insbesondere eine einzelne Randkontaktfläche berühren.
- Ein Teil einer typischen Leiterplatten-Randanschlussanordnung nach dem Stand der Technik wird in
1A dargestellt. In1A sind vier Kontaktfederverbinder104 ,106 ,108 und110 so angeordnet, dass sie auf vier Leiterplatten-Randkontaktflächen112 ,114 ,116 und118 platziert sind, die sich auf der oberen Fläche120 der Leiterplatte100 befinden. Da die vier Kontaktfederverbinder104 ,106 ,108 und110 Teil einer (nicht abgebildeten) Leiterplatten-Randanschlussbuchse sind, werden die Kontaktfederverbinder104 ,106 ,108 und110 positioniert, wenn die Leiterplatte100 in die Buchse eingesteckt wird, sodass die Kontaktfederverbinder104 ,106 ,108 und110 auf der Oberseite der Leiterplatten-Randkontaktflächen112 ,114 ,116 und118 aufliegen, um eine elektrische Verbindung auszubilden. - Die Kontaktfederverbinder
104 ,106 ,108 und110 und die Leiterplatten-Randkontaktflächen112 ,114 ,116 und118 sind üblicherweise mit Gold über Nickel beschichtet, um eine Korrosion der Kontaktflächen auf ein Mindestmaß herabzusetzen. Eines der Hauptprobleme bei der dargestellten Kontaktrandanschlussanordnung besteht in übermäßigem Verschleiß der unteren Fläche des Kontaktfederverbinders beim Verbinden der Leiterplatte mit der (nicht abgebildeten) Leiterkarten-Randanschlussbuchse, die den Kontaktfederverbinder enthält. Mit Bezug auf1B , eine Querschnittsansicht von1A , berührt der Kontaktfederverbinder110 , wenn die Leiterplatte100 in die (nicht abgebildete) Buchse eingesteckt wird, zunächst den vorderen Rand102 der Leiterplatte und gleitet, während das Einstecken fortgesetzt wird, über die Oberseite dieses Randes102 und berührt dann den vorderen Rand der Leiterplatten-Randkontaktfläche118 auf der Oberfläche120 der Leiterplatte. Üblicherweise wird der Leiterplattenrand102 der Leiterplatte100 mit einem Fräswerkzeug ausgebildet, was zu einer scharfen Kante führt, in der Glasfasern aus dem glasartigen Epoxidlaminatmaterial der Leiterplatte freigelegt sind. Während das Einstecken fortgesetzt wird, gleitet der Kontaktfederverbinder110 über den Rand der Kontaktfläche118 und auf die Oberfläche der Kontaktfläche118 . Während dieses Einsteckens hat sich der Kontaktfederverbinder110 über den Leiterplattenrand102 und anschließend über den Rand der Kontaktfläche118 bewegt, was zum Verschleiß der Oberflächenbeschichtung des Kontaktfederverbinders führen kann. Durch zahlreiche Einsteckvorgänge der Leiterplatte wird die Gold-Nickel-Beschichtung entfernt, sodass die Kontaktfederverbinder korrosionsanfällig werden, was zu Problemen bei der Zuverlässigkeit führen kann. Darüber hinaus zählen zu sonstigen Problemen bei der Leiterplatten-Randanschlussanordnung der1A und1B der Kraftbedarf zum Verbinden der Leiterplatte mit der Leiterplattenbuchse, Anstoßen, das zu Schäden am Federverbinder führen kann, und eine Fehlausrichtung des Federverbinders während des Einsteckens, die zum Kurzschluss zwischen benachbarten Kontaktflächen führen kann. - Herkömmliche Lösungen für diese Probleme werden in den
2 ,3 ,4 und5 dargestellt. In2 , einer Querschnittsansicht, beinhaltet eine Leiterplatte200 einen vorderen Rand202 , der Schrägkanten206 und208 aufweist. Die Schrägkanten206 können den Verschleiß eines Kontaktfederverbinders210 durch Schaben über die Kante verringern, wenn er in die Leiterplatte200 eingreift und auf der Oberseite der Kontaktfläche218 zu liegen kommt. Diese Anordnung führt jedoch dennoch zum Verschleiß der unteren Fläche des Kontaktfederverbinders210 und hat wenig bis keine Auswirkung auf die erforderliche Einsteckkraft. - Bei
3 handelt es sich um ein in einer Querschnittsansicht dargestelltes, herkömmliches Beispiel, das eine Leiterplatte300 veranschaulicht, die einen Rand302 aus TEFLON (eine Marke von DuPont) aufweist, der eine Schrägkante306 zum Empfangen des Kontaktfederverbinders310 bereitstellt, um die Einsteckkraft für den Leiterplatten-Randanschluss zu verringern und den Verschleiß am Federkontaktverbinder310 zu vermindern. Durch Hinzufügen der Teflon-Deckfolie302 nimmt jedoch die Komplexität der Leitplattenanordnung zu, was zu einem Anstieg der Fertigungskosten führt. - Ein weiteres herkömmliches Beispiel, das im Querschnitt in
4 dargestellt wird, beinhaltet eine Leiterplatte400 , die einen abgerundeten vorderen Rand402 mit einer Oberflächenbeschichtung aus Epoxid aufweist. Die Oberfläche406 ist die erste Kontaktstelle für den Kontaktfederverbinder410 , wenn die Leiterplatte400 eingesteckt wird. Durch die Verwendung der Epoxidbeschichtung auf dem Leiterplattenrand402 wird die Einsteckkraft, die zum Montieren der Leiterplatte in der Leiterplatten-Randanschlussbuchse erforderlich ist, verringert und der Verschleiß an den Kontaktfederverbindern vermindert. Durch den Schritt des Hinzufügens der Epoxidbeschichtung werden jedoch die Kontaktflächen, wie zum Beispiel die Kontaktfläche418 , einer Verunreinigung ausgesetzt, und mit diesem Schritt nimmt außerdem die Komplexität der Leiterplattenanordnung zu, was zu einem Anstieg der Fertigungskosten führt. - Ein weiteres herkömmliches Beispiel wird in
5 veranschaulicht, bei der es sich um eine Querschnittsansicht einer Leiterplatte500 handelt, die eine durchgehende flexible Schaltungsfolie510 beinhaltet, die eine wärmeleitfähige Versteifung, bei der es sich üblicherweise um eine Metallplatte handelt, vollständig bedeckt. Eine Kontaktfläche502 ist auf der Oberfläche der flexiblen Schaltungsfolie510 gefertigt. Wenn die Leiterplatte500 in eine (nicht abgebildete) Leiterplatten-Randanschlussbuchse eingesteckt wird, trifft ein Kontaktfederverbinder510 zunächst auf die flexible Schaltungsfolie, bevor er die Randkontaktfläche502 berührt, indem er über die als506 gekennzeichnete Kante der Kontaktfläche502 hinaufgleitet. Es versteht sich bei dieser Ausführungsform, dass die flexible Schaltungsfolie die gesamte Leiterplatte bedeckt. Daher steht zum Bestücken mit elektrischen Bauteilen, elektronischen Bauteilen und Verdrahtung nur die flexible Folienfläche zur Verfügung. Mit anderen Worten, es handelt sich um eine zweiseitige Leiterplattenanordnung. Die durchgehende flexible Schaltungsfolie verringert jedoch die Einsteckkraft, die zum Verbinden der Leiterplatte mit einer Leiterplatten-Randanschlussbuchse erforderlich ist, und vermindert den Verschleiß an den Kontaktfederverbindern während des Einsteckvorgangs. Durch Bereitstellen einer durchgehenden flexiblen Schaltungsfolie auf einer leitfähigen Versteifung steigen die Kosten der Leiterplattenfertigung, und die vielseitige Einsetzbarkeit der Leiterplattenanordnung nimmt ab, da nur zwei Seiten für die gesamte Verdrahtung der elektronischen Bauteile zur Verfügung stehen. - ÜBERSICHT
- Gemäß der vorliegenden Erfindung wird eine Leiterplattenanordnung bereitgestellt, die obere und untere Flächen beinhaltet und zumindest einen Randabschnitt mit einer abgerundeten Fläche, die sich von der oberen Fläche bis zu einem Punkt unterhalb der oberen Fläche erstreckt, und zumindest eine elektrische Kontaktfläche aufweist, die sich auf der oberen Fläche befindet und sich über die obere Fläche auf die abgerundete Fläche des Randabschnitts bis zu einem Punkt unterhalb der oberen Fläche erstreckt.
- Darüber hinaus wird ein Verfahren zum Herstellen einer Leiterplatte bereitgestellt, das die Schritte des Bedeckens eines Randabschnitts der Leiterplatte zum Ausbilden eines abgerundeten Flächenrandes und das Fertigen von Kontaktflächen auf der Oberseite der Leiterplatte beinhaltet, die sich über den abgerundeten Randabschnitt der Leiterplatte erstrecken.
- KURZE BESCHREIBUNG DER ZEICHNUNGEN
- Durch Bezugnahme auf die beigefügten Zeichnungen wird die vorliegende Erfindung besser verständlich und werden ihre zahlreichen Ziele, Merkmale und Vorteile für Fachleute ersichtlich.
-
1A ist eine isometrische Ansicht eines Randabschnitts einer Leiterplattenanordnung, der mehrere Kontaktflächen und entsprechende Kontaktfederverbinder beinhaltet; -
1B ist eine Querschnittsansicht der Leiterplattenanordnung von1A ; -
2 ist eine Querschnittsansicht eines Randabschnitts einer Leiterplattenanordnung, der Schrägkanten aufweist; -
3 ist eine Querschnittsansicht eines Randabschnitts einer Leiterplattenanordnung, der eine Teflon-Deckfolie auf dem Randabschnitt aufweist; -
4 ist eine Querschnittsansicht eines Randabschnitts einer Leiterplattenanordnung, der einen epoxidbeschichteten Rand aufweist; -
5 ist eine Querschnittsansicht eines Randabschnitts einer Leiterplattenanordnung, der eine durchgehende flexible Schaltungsfolie aufweist, die um eine leitfähige Versteifung gebondet ist; -
6A ist eine isometrische Ansicht einer ersten Ausführungsform der vorliegenden Erfindung, die einen Randabschnitt einer Leiterplattenanordnung beinhaltet, der Kontaktflächen aufweist, die auf einer flexiblen Schaltungsfolie gefertigt sind, die sich über den Rand der Leiterplattenanordnung erstreckt; -
6B ist eine Querschnittsansicht der Leiterplattenanordnung von6A ; -
7A ist eine isometrische Ansicht einer zweiten Ausführungsform der Erfindung, die einen Randabschnitt einer Leiterplattenanordnung mit einer Teilabdeckung aus einer flexiblen Schaltungsfolie beinhaltet, die Öffnungen für Kontaktflächen aufweist, die auf der Oberfläche der Leiterplatte gefertigt sind; -
7B ist eine Querschnittsansicht der Leiterplattenanordnung von7A ; -
8A ist eine isometrische Ansicht einer dritten Ausführungsform der Erfindung, die einen Randabschnitt einer Leiterplattenanordnung mit einer flexiblen Schaltungsfolienabdeckung beinhaltet, die Öffnungen aufweist, die für Kontaktflächen dimensioniert sind, die auf der Oberfläche der Leiterplatte gefertigt sind; -
8B ist eine Querschnittsansicht der Leiterplattenanordnung von8A ; -
9A ist eine isometrische Ansicht einer vierten Ausführungsform der Erfindung, die einen Randabschnitt einer Leiterplattenanordnung beinhaltet, die zwei Teilabdeckungen aus flexiblen Schaltungsfolien aufweist; -
9B ist eine Querschnittsansicht der Leiterplattenanordnung von9A ; -
10A ist ein Ablaufplan, der den Herstellungsprozess für die Leiterplattenanordnung der6A und6B veranschaulicht; -
10B ist ein Ablaufplan, der den Herstellungsprozess für die Leiterplattenanordnung der7A und7B veranschaulicht; -
10C ist ein Ablaufplan, der den Herstellungsprozess für die Leiterplattenanordnung der8A und8B veranschaulicht; und -
10D ist ein Ablaufplan, der den Herstellungsprozess für die Leiterplattenanordnung der9A und9B veranschaulicht. - GENAUE BESCHREIBUNG
- Das Folgende soll eine genaue Beschreibung von Beispielen für die Erfindung bereitstellen und sollte nicht als Beschränkung der Erfindung selbst betrachtet werden. Vielmehr kann eine beliebige Anzahl von Varianten in den Umfang der Erfindung fallen, die in den Ansprüchen definiert wird, die auf die Beschreibung folgen.
- Bei der vorliegenden Erfindung handelt es sich um eine Leiterplatten-Randsteckeranordnung, die die Einsteckkraft verringert, die zum Einstecken einer Leiterplatte in eine Leiterplatten-Randanschlussbuchsenanordnung erforderlich ist, und gleichzeitig den Verschleiß an Kontaktoberflächen von Kontaktfederverbindern innerhalb der Leiterplatten-Randanschlussbuchse vermindert. Außerdem wird ein Verfahren zum Herstellen der Leiterplatten-Randsteckeranordnung bereitgestellt.
- In den Figuren wird nur eine einzige Reihe von Leiterplatten-Randkontaktflächen auf der Oberseite einer Leiterplatte dargestellt. Wie es für zahlreiche Leiterplatten üblich ist, können jedoch Kontaktflächen sowohl auf der oberen als auch auf der unteren Fläche der Leiterplatte ausgebildet werden, und die oberen und unteren Kontaktflächen entsprechen jeweils oberen und unteren Federverbindern in einer Leiterplatten-Randanschlussbuchse.
-
6A ist eine isometrische Ansicht eines Randabschnitts einer Leiterplatte600 , der einen abgerundeten Rand aufweist, der eine darauf gebondete flexible Schaltungsfolie602 beinhaltet. Die flexible Schaltungsfolie602 bedeckt nur einen vorderen Randabschnitt der Leiterplatte600 . Daher ist die Oberfläche620 des Leiterplattenabschnitts freigelegt, und sie beinhaltet Leiterplattenkontakte wie zum Beispiel622 , die auf die Oberfläche620 der Leiterplatte bestückt sind und die mit einer Verdrahtung und Bauteilen der Leiterplatte (ohne Abbildung) verbunden sind. Mit anderen Worten, bei der Leiterplatte600 handelt es sich im Übrigen um eine typische mehrlagige Leiterplatte, die eine größere Anzahl als zwei Verdrahtungslagen beinhalten kann. Auf der flexiblen Schaltungsfolie602 ist eine Reihe von Randkontaktflächen612 ,614 ,616 und618 gefertigt. Jede dieser Kontaktflächen beinhaltet eine Lötfahne (für die Kontaktfläche618 als Lötfahne624 dargestellt), die sich über den Leiterplattenkontakt622 erstreckt und an den Leiterplattenkontakt622 gelötet werden soll und dadurch ermöglicht, dass die Kontaktfläche618 mit anderen Verdrahtungsbahnen innerhalb der Leiterplatte600 und jeglichen darauf bestückten elektrischen Bauteilen elektrisch verbunden werden kann. Die Kontaktflächen612 ,614 ,616 und618 sind auf der flexiblen Schaltungsfolie602 in einer Weise gefertigt, dass sich die Oberfläche der Kontaktfläche auf der oberen Fläche der Leiterplatte620 so über den Randabschnitt erstreckt, dass der vordere Teil der Kontaktfläche618 (als626 dargestellt) unter der oberen Fläche der Leiterplatte600 positioniert ist. Wenn die Leiterplatte600 in eine (nicht dargestellte) Leiterplatten-Randanschlussbuchse eingesteckt wird, die eine Reihe von Kontaktfederverbindern enthält, die als604 ,606 ,608 und610 dargestellt sind, sind die Kontaktflächen die Stelle der ersten Berührung der Kontaktfederverbinder mit der Leiterplatte600 . - Dies wird in
6B (bei der es sich um eine Querschnittsansicht der Anordnung von6A handelt) veranschaulicht. In6B berührt der Kontaktfederverbinder610 zuerst einen vorderen Abschnitt626 der Kontaktfläche618 . Da sowohl der Kontaktfederverbinder610 als auch die Kontaktfläche618 mit Gold und Nickel beschichtet sind, wird jeglicher Verschleiß an der Oberfläche des Kontaktfederverbinders610 auf ein Mindestmaß herabgesetzt, wenn die Leiterplatte in die Leiterplatten-Randanschlussbuchse eingesteckt wird. -
7A stellt eine zweite Ausführungsform der vorliegenden Erfindung dar.7A ist eine isometrische Ansicht, die einen Randabschnitt einer Leiterplatte700 veranschaulicht, der Kontaktflächen712 ,714 ,716 und718 aufweist, die auf der Oberfläche der Leiterplatte700 gefertigt sind. Diese Kontaktflächen712 ,714 ,716 und718 können auf herkömmliche Weise elektrische Verbindungen mit anderen Verdrahtungsschichten innerhalb der Leiterplatte700 ausbilden. Eine flexible Folie702 ist so dimensioniert und gefertigt, dass sie einen vorderen Randabschnitt der Leiterplatte700 so abdeckt, dass die Folie702 Öffnungen beinhaltet, die die Kontaktflächen712 ,714 ,716 und718 freilegen. In Bezug auf die Kontaktfläche718 beinhaltet die Öffnung732 in der Folie702 einen vorderen Abschnitt vor der Kontaktfläche718 , der einen abgerundeten Randabschnitt730 der Leiterplatte700 freilegt. Die Öffnung732 legt außerdem die Kontaktfläche718 frei, sodass die Kontaktfederverbinder704 ,706 ,708 und710 , wenn die Leiterplatte in eine Leiterplatten-Randanschlussbuchse eingesteckt wird, zuerst auf den abgerundeten Rand der Leiterplatte700 auftreffen und anschließend auf die Kontaktflächen712 ,714 ,716 und718 gleiten. Die Öffnungen, wie zum Beispiel730 für den Kontaktfederverbinder710 , stellen einen Führungskanal für den Kontaktfederverbinder710 bereit, während er sich so bewegt, dass er auf der Oberfläche der Kontaktfläche718 zu liegen kommt. Beispielsweise verhindert eine Wand734 , die durch die flexible Schaltungsfolie702 ausgebildet wird, dass der Kontaktfederverbinder710 seitlich von der Oberfläche der Kontaktfläche718 abweicht. Dies wird auch in einer Querschnittsansicht in7B dargestellt, die veranschaulicht, wie der Kontaktfederverbinder710 in die Öffnung730 vor der Anschlussfläche718 eintritt und sich, während das Einstecken fortgesetzt wird, auf die Oberseite des vorderen Randabschnitts740 des Kontakts718 bewegt und dabei seitlich durch die flexible Schaltungsfolie734 eingeschränkt wird. -
8A ist eine dritte Ausführungsform der Erfindung, die der in7A dargestellten Ausführungsform ähnelt. In8A sind vier Kontaktflächen812 ,814 ,816 , und818 auf der Oberfläche einer Leiterkarte800 gefertigt. Eine flexible Folie802 bedeckt den Randabschnitt der Leiterkarte800 teilweise, wie dargestellt. Die flexible Folie802 beinhaltet mehrere Öffnungen, die die Randkontaktflächen812 ,814 ,816 und818 freilegen, wenn die flexible Folie802 auf die Oberfläche der Leiterplatte800 gebondet wird. Es wird dargestellt, dass eine Öffnung830 der flexiblen Folie die Randkontaktfläche818 freilegt. Es wird dargestellt, dass vier Kontaktfederverbinder804 ,806 ,808 und810 so positioniert sind, dass diese Kontaktfederverbinder804 ,806 ,808 und810 , wenn die Leiterplatte800 in eine (nicht dargestellte) Leiterplatten-Randanschlussbuchse eingesteckt wird, die obere Fläche der Leiterplatte800 nicht berühren, sondern zuerst die flexible Folie802 berühren, wenn sie sich so bewegen, dass sie auf der Oberseite der Randkontaktflächen812 ,814 ,816 und818 zu liegen kommen. Dies wird in8B , bei der es sich um eine Querschnittsansicht der Anordnung von8A handelt, veranschaulicht. Mit Bezug auf8B berührt der Kontaktfederverbinder810 zuerst die flexible Folie802 , wenn die Leiterplatte800 in die Leiterplatten-Randanschlussbuchse eingesteckt wird. Die flexible Folie802 bewirkt, dass sich der Kontaktfederverbinder810 über den abgerundeten Rand der Leiterplatte erhebt und auf der Kontaktfläche818 zu liegen kommt, wenn die Leiterplatte800 eingesteckt wird. Da die Folie erheblich weniger abschleifend wirkt als die Oberfläche der Leiterplatte, wird durch diese Anordnung der Verschleiß an der unteren Fläche des Kontaktfederverbinders810 auf ein Mindestmaß herabgesetzt. - Eine vierte Ausführungsform der vorliegenden Erfindung wird in
9A dargestellt. Bei dieser Ausführungsform beinhaltet eine Leiterplatte900 einen abgerundeten Randabschnitt, der teilweise von einer ersten flexiblen Schaltungsfolie902 bedeckt wird. Vier Randkontaktflächen912 ,914 ,916 , und918 sind auf der Oberseite dieser flexiblen Schaltungsfolie902 ausgebildet. Diese Randsteckerflächen beinhalten eine Lötfahne wie zum Beispiel924 für die Randkontaktfläche918 , die auf einen auf der Oberfläche der Leiterplatte900 gefertigten Leiterplattenkontakt922 gelötet ist. Diese Verbindung der Lötfahne924 mit dem Kontakt922 verbindet die Randsteckerfläche918 elektrisch mit sonstiger Verdrahtung der Leiterkarte900 . Die Randkontaktflächen912 ,914 ,916 und918 beinhalten Abschnitte, die sich über den Rand der aktuellen Leiterplatte900 erstrecken und der abgerundeten Randoberfläche auf der Oberseite der flexiblen Schaltungsfolie902 entsprechen. Eine zweite flexible Folie920 ist auf der Oberseite der ersten flexiblen Schaltungsfolie902 platziert. Die zweite flexible Folie920 beinhaltet Öffnungen wie zum Beispiel924 , die für die Randkontaktfläche918 dargestellt wird, die die Randkontaktflächen freilegen und gleichzeitig eine Führungs- und Leitstruktur bereitstellen, die eine Wand934 beinhaltet. Die Kontaktfederverbinder904 ,906 ,908 und910 sind in9A so positioniert, dass sie die Randstecker-Kontaktflächen912 ,914 ,916 und918 jeweils elektrisch kontaktieren. Eine Querschnittsansicht der Anordnung von9A wird in9B dargestellt. Wenn die Leiterplatte900 in eine (nicht abgebildete) Leiterplatten-Randanschlussbuchse eingesteckt wird, berührt der Kontaktfederverbinder910 zuerst diese Leiterplattenanordnung900 (wie in9B dargestellt), indem er zuerst die Randkontaktfläche918 durch eine Öffnung940 der zweiten flexiblen Folie920 berührt. Zusätzlich führt eine Wand934 , die durch die zweite flexible Folie920 bereitgestellt wird, den Kontaktfederverbinder910 , während die Leiterkarte900 eingesteckt wird. - Die
10A ,10B ,10C und10D veranschaulichen Ablaufpläne für den Herstellungsprozess für die Leiterplattenanordnungen der6A ,7A ,8A bzw.9A . -
10A veranschaulicht den Prozess zur Herstellung der in6A und6B dargestellten Leiterplattenverbinder beginnend bei der Fertigung der Leiterplatte in Schritt1001 . Der Randabschnitt der Leiterplatte wird in Schritt1002 abgerundet oder gerundet, was mit einem Fräswerkzeug oder einem gleichartigen Formungswerkzeug ausgebildet werden kann. Für Schritt1003 wird die flexible Schaltung üblicherweise mithilfe einer 1 oder 2 mil dicken Folie eines Polyimid- oder KAPTON-Materials in Form einer Flachbahn gefertigt. In Schritt1004 wird die Kupferschaltung mithilfe üblicher photolithographischer Techniken ausgebildet, beginnend mit einer Kupferfolie, die haftend auf die Oberfläche der Polyimid-Bahn laminiert oder beschichtet wird. Die photolithographischen Prozesse werden dazu verwendet, den Photolack freizulegen und das überschüssige Kupfermaterial wegzuätzen, um die Kontaktflächen auszubilden. Die Lötfahne624 , die über den Rand der Polyimid-Folie auskragt, erfordert Bearbeitungstechniken, die in der Automatikfilmbonding-Technologie bekannt sind. Der Abschnitt der Polyimid-Folie, der sich unter der auskragenden Lötfahne624 befindet, wird entfernt und vorübergehend durch ein Füllmaterial ersetzt, das selektiv entfernt werden kann, nachdem die Kupferschaltung auf der oberen Fläche der Polyimid-Folie strukturiert worden ist. Der Abschnitt der Polyimid-Folie kann mechanisch mit Stempel und Matrize oder mit sonstigen Techniken wie Laser- oder chemisches Ätzen entfernt werden. Das vorübergehend verwendete Füllmaterial wird dazu verwendet, den Abschnitt der Polyimid-Folie zu füllen, der entfernt worden ist, und stellt eine glatte Oberfläche für die zu strukturierende Kupferschaltung bereit. Das Füllmaterial kann selektiv entfernt werden, ohne die Kupferschaltung zu beschädigen, die auf der Oberfläche der Polyimid-Bahn strukturiert wird. Nachdem die Kupferschaltungsstruktur auf der Polyimid-Folie ausgebildet worden ist, werden die Kontaktflächen mit einer Schicht aus Nickel beschichtet und mit Gold überbeschichtet, um eine zuverlässige Kontaktschnittstelle für den Kartenrandstecker bereitzustellen. - Üblicherweise werden mehrere Abschnitte von Kontaktflächen auf einer einzelnen Polyimid-Bahn ausgebildet. Nachdem die Kupferschaltung ausgebildet worden ist und die Kontaktflächen beschichtet worden sind, werden die Abschnitte der Kontaktflächen passend für den Rand der Leiterkarte geschnitten, und sie werden ausgebildet und haftend mit dem Rand der Karte verbunden. Während des Ausbildungsvorgangs ist besondere Aufmerksamkeit erforderlich, um eine Beschädigung der Kontaktflächen zu verhindern und um eine Delaminierung eines gerundeten Abschnitts der Flächen von der Polyimid-Bahn zu verhindern. In Schritt
1005 ist ebenfalls Aufmerksamkeit erforderlich, um eine präzise Ausrichtung der auskragenden Fortsätze der Kontaktlötfahnen mit den Lötflächen622 auf der Leiterkarte zu gewährleisten. Es werden übliche Aufschmelzlöt-Bestückungsprozesse angewandt, um die gelöteten Verbindungen zwischen den auskragenden Lötfahnen der flexiblen Schaltung624 und den Flächen622 der Leiterkarte auszubilden. -
10B veranschaulicht den Prozess zum Fertigen der Leiterplatten-Randstecker der7A und7B . In Schritt1011 wird die Leiterplatte gefertigt, gefolgt von Schritt1012 , in dem die Kontaktflächen auf der Leiterplatte durch übliche photolithographische Techniken ausgebildet werden, und von Schritt1013 , in dem sie mit entsprechenden Leiterbahnen der Leiterplatte verbunden werden. Der Leiterplattenrand wird anschließend ähnlich wie in Schritt1002 in10A abgerundet. In Schritt1015 wird die flexible Folie aus derselben Polyimid-Bahn gefertigt, die für die in den6A und6B beschriebene flexible Schaltung verwendet wurde. Es wird jedoch ein dickeres Material benötigt. Die genaue Dicke des Materials hängt von der Dicke der Kontaktflächen auf der Leiterkarte ab. Es ist wünschenswert, dass die Dicke der flexiblen Folie 2 bis 3 mil mehr als die Dicke der Kontaktflächen beträgt. Die Techniken zur Fertigung der flexiblen Folie beinhalten das Erstellen der Öffnungen in der Polyimid-Bahn und einen Dimensionierungsvorgang, um die Abschnitte der flexiblen Folie passend für den Leiterkartenrand zu schneiden. Die Öffnungen in der Bahn des Polyimid-Materials können mit einem mechanischen Stempel- und Matrizenwerkzeug oder mithilfe eines Laser- oder chemischen Ätzprozesses ausgebildet werden. Die Abschnitte der flexiblen Folie werden ausgebildet. In Schritt1016 wird die flexible Folie haftend mit dem Rand der Leiterkarte verbunden. Es ist besondere Aufmerksamkeit erforderlich, um eine präzise Ausrichtung der Öffnungen in der flexiblen Folie mit den Kontaktflächen auf dem Leiterkartenrand zu gewährleisten. Außerdem ist besondere Aufmerksamkeit erforderlich, um zu verhindern, dass das Haftmittel auf der flexiblen Folie die Oberfläche der Kontaktflächen auf der Leiterkarte verunreinigt. - In
10C beinhaltet das Verfahren zum Fertigen von Leiterplatten-Randsteckern von8A und8B dieselben Techniken wie die in10B . Mit anderen Worten, die Schritte1021 ,1022 ,1023 und1024 stimmen mit den Schritten1011 ,1012 ,1013 bzw.1014 von10B überein. Für Schritt1025 wird die Dicke der Polyimid-Bahn jedoch der Dicke der Kontaktflächen auf der Leiterkarte angepasst. Darüber hinaus wird die Gestaltung der Öffnungen in der flexiblen Folie an die Gestaltung der Kontaktflächen auf der Leiterkarte angepasst. Abschließend stimmt der Schritt1026 mit dem Schritt1016 in10B überein. - Die Fertigungstechniken für diese Ausführungsform der
9A und9B verbinden die in den6A und6B verwendeten Fertigungstechniken für die flexible Schaltung mit den für die flexible Schaltung in den7A und7B verwendeten Fertigungstechniken. Insbesondere stimmen die Schritte1030 ,1031 ,1032 ,1033 und1034 für die10D mit den Schritten1001 ,1002 ,1003 ,1004 bzw.1005 für10A überein. Für die Schritte1035 und1036 wird die zweite flexible Folie ähnlich wie die in den7A und7B dargestellte ausgebildet und haftend mit der Oberfläche der ersten flexiblen Schaltung verbunden. - Es sind zwar bestimmte Ausführungsformen der vorliegenden Erfindung dargestellt und beschrieben worden, Fachleuten ist jedoch ersichtlich, dass auf der Grundlage der Lehren hierin Änderungen und Modifizierungen vorgenommen werden können, ohne von dieser Erfindung und ihren umfassenderen Aspekten abzuweichen. Daher sollen die beigefügten Ansprüche in ihrem Umfang alle Änderungen und Modifizierungen innerhalb des Umfangs dieser Erfindung einschließen. Des Weiteren versteht es sich, dass die Erfindung ausschließlich durch die beigefügten Ansprüche definiert wird. Für Fachleute versteht es sich, dass, wenn eine bestimmte Zahl eines eingeführten Anspruchselements gemeint ist, eine solche Absicht ausdrücklich in dem Anspruch angegeben wird und dass keine solche Beschränkung vorhanden ist, wenn eine solche Nennung nicht vorhanden ist. Zum Verständnis sei als nichtbeschränkendes Beispiel angeführt, dass die folgenden beigefügten Ansprüche die Verwendung der einleitenden Wendungen „zumindest ein/eine” und „ein/e oder mehrere” enthalten, um Anspruchselemente einzuleiten. Der Einsatz solcher Wendungen sollte jedoch nicht so verstanden werden, dass die Einleitung eines Anspruchselements durch die unbestimmten Artikel „ein” oder „eine” einen bestimmten Anspruch, der ein solcherart eingeleitetes Anspruchselement enthält, auf Erfindungen beschränkt, die nur ein derartiges Element beinhalten, selbst wenn dieser Anspruch die einleitenden Wendungen „eine/n oder mehrere” oder „zumindest ein/e/en” und unbestimmte Artikel wie zum Beispiel „ein” oder „eine” enthält; dasselbe gilt für die Verwendung bestimmter Artikel in den Ansprüchen.
Claims (15)
- Leiterplatte, die zumindest eine elektrische Leiterbahn aufweist, wobei die Leiterplatte Folgendes umfasst: eine obere Fläche, eine untere Fläche, zumindest einen Randabschnitt, der zumindest einen teilweise abgerundeten Oberflächenabschnitt aufweist, der sich von der oberen Fläche bis zu einem ersten Punkt unterhalb der oberen Fläche erstreckt, und zumindest eine Kontaktfläche, die sich auf der oberen Fläche befindet und sich auf der Oberfläche des teilweise abgerundeten Oberflächenabschnitts bis zu einem zweiten Punkt unterhalb der oberen Fläche erstreckt.
- Leiterplatte nach Anspruch 1, wobei sich der zweite Punkt oberhalb des ersten Punktes befindet.
- Leiterplatte, die zumindest eine elektrische Leiterbahn aufweist, wobei die Leiterplatte Folgendes umfasst: eine obere Fläche, eine untere Fläche, zumindest einen Randabschnitt, der einen abgerundeten Oberflächenabschnitt aufweist, der sich von der oberen Fläche bis der unteren Fläche erstreckt, zumindest eine Kontaktfläche, die sich auf der oberen Fläche befindet und sich auf der Oberfläche des abgerundeten Oberflächenabschnitts bis zu einem Punkt unterhalb der oberen Fläche erstreckt, wobei die Kontaktfläche elektrisch mit der Leiterbahn verbunden ist.
- Leiterplatte nach Anspruch 3, die des Weiteren eine Schicht einer flexiblen Folie auf einem Abschnitt der oberen Fläche beinhaltet und sich auf dem Randabschnitt unterhalb der Kontaktfläche erstreckt.
- Leiterplatte nach Anspruch 4, wobei sich die Schicht der flexiblen Folie von der oberen Fläche der Leiterplatte auf dem abgerundeten Randabschnitt und auf einen unteren Abschnitt der unteren Fläche der Leiterplatte erstreckt und eine zweite Kontaktfläche aufweist, die auf die untere Fläche bestückt ist und sich auf der Oberfläche des abgerundeten Oberflächenabschnitts bis zu einem Punkt oberhalb der unteren Fläche erstreckt, wobei die zweite Kontaktfläche mit einer Leiterbahn der Leiterplatte verbunden ist.
- Leiterplatte, die zumindest eine elektrische Leiterbahn aufweist, wobei die Leiterplatte Folgendes umfasst: eine obere Fläche, eine untere Fläche, zumindest einen Randabschnitt, der zumindest einen abgerundeten Oberflächenabschnitt aufweist, der sich von der oberen Fläche bis der unteren Fläche erstreckt, eine erste Schicht auf der Oberseite der oberen Fläche, die sich über die abgerundete Oberfläche erstreckt und zumindest eine Öffnung beinhaltet, die zumindest eine Kontaktfläche freilegt, die sich auf der oberen Fläche und innerhalb der einen Öffnung der ersten Schicht befindet, wobei die zumindest eine Kontaktfläche eine Leiterbahn der Leiterplatte elektrisch verbindet.
- Leiterplatte nach Anspruch 6, wobei die Öffnung der ersten Schicht außerdem einen Abschnitt des abgerundeten Randabschnitts der oberen Fläche der Leiterplatte freilegt.
- Leiterplatte nach Anspruch 6, wobei die erste Schicht eine Höhe oberhalb der Oberflächen der Leiterplatte aufweist, die größer als die Höhe einer umschlossenen Kontaktfläche ist, und wobei die Öffnungsränder der ersten Schicht an die Kontaktfläche angrenzen und eine Wand bereitstellen, die sich vertikal oberhalb der Kontaktfläche erstreckt.
- Leiterplatte, die zumindest eine elektrische Leiterbahn aufweist, wobei die Leiterplatte Folgendes umfasst: eine obere Fläche, eine untere Fläche, zumindest einen Randabschnitt, der zumindest eine abgerundete Oberfläche aufweist, die sich von der oberen Fläche bis zu der unteren Fläche erstreckt, eine erste Schicht auf der Oberseite der oberen Fläche, die sich über die abgerundete Oberfläche des Randabschnitts erstreckt und eine abgerundete Oberfläche der ersten Schicht ausbildet, wobei sich die erste Schicht bis zu der unteren Fläche erstreckt, zumindest eine Kontaktfläche, die sich an der Position der ersten Schicht über der oberen Fläche der Leiterplatte befindet und sich über die abgerundete Oberfläche der ersten Schicht bis zu einem Punkt unterhalb der oberen Fläche der Leiterplatte erstreckt, wobei die Kontaktfläche elektrisch mit einer Leiterbahn der Leiterplatte verbunden ist, und eine zweite Schicht auf der Oberseite der ersten Schicht, die sich über die abgerundete Oberfläche der ersten Schicht bis zu der unteren Fläche erstreckt und zumindest eine Öffnung beinhaltet, die die zumindest eine Kontaktfläche freilegt.
- Leiterplatte nach Anspruch 9, wobei die zweite Schicht eine Höhe oberhalb der Oberfläche der ersten Schicht aufweist, die größer als die Höhe der freigelegten Kontaktfläche ist, und wobei die Ränder der Öffnung der zweiten Schicht an die Kontaktfläche angrenzen und eine Wand bereitstellen, die sich vertikal oberhalb der Kontaktfläche erstreckt.
- Verfahren zum Fertigen einer Leiterplatte mit einem Randstecker, das die folgenden Schritte umfasst: Fertigen einer Leiterplatte, die zumindest eine elektrische Leiterbahn aufweist, Fertigen eines abgerundeten Randes der Leiterplatte, Ausbilden einer Kontaktfläche auf einer oberen Fläche der Leiterplatte, die sich über einen Abschnitt des abgerundeten Randes bis zu einem Punkt unterhalb der oberen Fläche erstreckt, und elektrisches Verbinden der Kontaktfläche mit der zumindest einen Leiterbahn.
- Verfahren zum Fertigen einer Leiterplatte mit einem Randstecker, das die folgenden Schritte umfasst: Fertigen einer Leiterplatte, die zumindest eine elektrische Leiterbahn aufweist, Fertigen eines abgerundeten Randes der Leiterplatte, Ausbilden einer Folie einer ersten Schicht über einem Abschnitt eines oberen Flächenabschnitts der Leiterplatte, die sich über den abgerundeten Rand bis zu einem Abschnitt der unteren Fläche der Leiterplatte erstreckt, Ausbilden einer Kontaktfläche auf einem Abschnitt der oberen Fläche der ersten Schicht, die sich über die erste Schicht erstreckt, die den abgerundeten Rand bis zu einem Punkt unterhalb der oberen Fläche der Leiterplatte bedeckt, und elektrisches Verbinden der Kontaktfläche mit der zumindest einen Leiterbahn.
- Verfahren zum Fertigen einer Leiterplatte mit einem Randstecker, das die folgenden Schritte umfasst: Fertigen einer Leiterplatte, die zumindest eine elektrische Leiterbahn aufweist, Fertigen eines abgerundeten Randes der Leiterplatte, Ausbilden einer Kontaktfläche auf einem Abschnitt der oberen Fläche der Leiterplatte und elektrisches Verbinden der Kontaktfläche mit der zumindest einen Leiterbahn, und Ausbilden einer Schicht oberhalb eines Abschnitts der oberen Fläche der Leiterplatte und Ausdehnen der Schicht über den abgerundeten Rand bis zu einem Abschnitt der unteren Fläche der Leiterplatte und Bereitstellen einer Öffnung in der Schicht, um die Kontaktfläche freizulegen.
- Verfahren nach Anspruch 13, das des Weiteren den Schritt eines Bereitstellens der Öffnung der ersten Schicht vor der Kontaktfläche beinhaltet, um einen Abschnitt des abgerundeten Randes der Leiterplatte freizulegen.
- Verfahren zum Fertigen einer Leiterplatte mit einem Randstecker, das die folgenden Schritte umfasst: Fertigen einer Leiterplatte, die zumindest eine elektrische Leiterbahn aufweist, Fertigen eines abgerundeten Randes der Leiterplatte, Ausbilden einer Folie einer ersten Schicht über einem Abschnitt eines oberen Flächenabschnitts der Leiterplatte, die sich über den abgerundeten Rand bis zu einem Abschnitt der unteren Fläche der Leiterplatte erstreckt, Ausbilden einer Kontaktfläche auf einem Abschnitt der oberen Fläche der ersten Schicht, die sich über die erste Schicht erstreckt und den abgerundeten Rand bis zu einem Punkt unterhalb der oberen Fläche der Leiterplatte bedeckt, elektrisches Verbinden der Kontaktfläche mit der zumindest einen Leiterbahn, Ausbilden einer Folie einer zweiten Schicht mit einer Öffnung, um die Kontaktfläche freizulegen, und Platzieren der zweiten Schicht über der Folie der ersten Schicht, die die Folie der ersten Schicht oberhalb des Abschnitts der oberen Fläche der Leiterplatte bedeckt, und Ausdehnen über die erste Folie, die den abgerundeten Rand bedeckt, und Platzieren der zweiten Schicht auf der ersten Schicht, um den unteren Abschnitt der Leiterplatte zu bedecken.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/769,259 | 2010-04-28 | ||
US12/769,259 US8677617B2 (en) | 2010-04-28 | 2010-04-28 | Printed circuit board edge connector |
PCT/EP2011/052991 WO2011134701A1 (en) | 2010-04-28 | 2011-03-01 | Printed circuit board edge connector |
Publications (2)
Publication Number | Publication Date |
---|---|
DE112011100335T5 true DE112011100335T5 (de) | 2012-11-22 |
DE112011100335B4 DE112011100335B4 (de) | 2020-06-04 |
Family
ID=43821826
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE112011100335.8T Active DE112011100335B4 (de) | 2010-04-28 | 2011-03-01 | Leiterplatten-Randstecker |
Country Status (5)
Country | Link |
---|---|
US (4) | US8677617B2 (de) |
CN (1) | CN102860142B (de) |
DE (1) | DE112011100335B4 (de) |
GB (1) | GB2492490C (de) |
WO (1) | WO2011134701A1 (de) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW201325338A (zh) * | 2011-12-14 | 2013-06-16 | Wistron Corp | 避免金手指結構沾錫之電路板 |
EP2725715B1 (de) * | 2012-10-29 | 2018-12-12 | Optosys SA | Näherungssensor |
US8995148B2 (en) | 2012-11-07 | 2015-03-31 | Dell Products L.P. | Backplane for electrically coupling modular information handling resources to one or more other information handling resources |
US10263352B2 (en) * | 2016-06-10 | 2019-04-16 | Te Connectivity Corporation | Electrical contact pad for electrically contacting a connector |
KR102440366B1 (ko) | 2018-01-04 | 2022-09-05 | 삼성전자주식회사 | 메모리 카드 및 이를 포함하는 전자 장치 |
JP6597810B2 (ja) * | 2018-02-02 | 2019-10-30 | 日本電気株式会社 | 実装構造、構造部品、実装構造の製造方法 |
CN108241240B (zh) * | 2018-02-08 | 2021-05-14 | 上海天马微电子有限公司 | 一种显示面板以及显示装置 |
JP7128791B2 (ja) * | 2019-10-18 | 2022-08-31 | Nissha株式会社 | 成形品、電気製品及び成形品の製造方法 |
TWM595899U (zh) * | 2019-12-06 | 2020-05-21 | 貿聯國際股份有限公司 | 電路板結構及具有該電路板結構的連接器 |
CN113363742A (zh) * | 2020-03-05 | 2021-09-07 | 默升科技集团有限公司 | 具有改进的接线连接几何结构的连接器桨片卡 |
US11342697B2 (en) | 2020-06-04 | 2022-05-24 | International Business Machines Corporation | Dual-level pad card edge self-guide and alignment of connector |
JP7666861B2 (ja) | 2020-08-13 | 2025-04-22 | TE Connectivity Japan合同会社 | 回路基板 |
US20250114069A1 (en) * | 2023-10-09 | 2025-04-10 | GE Precision Healthcare LLC | Ultrasound transducer folding flex microelectronic assembly |
Family Cites Families (48)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US2959758A (en) * | 1955-12-29 | 1960-11-08 | Western Electric Co | Printed circuit board |
DE2029235A1 (de) | 1970-06-13 | 1971-12-30 | Licentia Gmbh | Verfahren zur Herstellung einer mehrseitig kaschierten Leiterplatte sowie nach diesem Verfahren hergestellte Leiterplatte |
US3899234A (en) * | 1974-03-20 | 1975-08-12 | Amp Inc | Low insertion force cam actuated printed circuit board connector |
US4403819A (en) * | 1981-11-20 | 1983-09-13 | Amp Incorporated | Edge board lock |
US4423425A (en) | 1982-02-01 | 1983-12-27 | International Business Machines Corporation | Thermal print head having glazed metal substrate |
US4572604A (en) * | 1982-08-25 | 1986-02-25 | Elfab Corp. | Printed circuit board finger connector |
US4714435A (en) | 1985-11-14 | 1987-12-22 | Molex Incorporated | Connection for flexible apparatus |
NL8601567A (nl) * | 1986-06-17 | 1988-01-18 | Du Pont Nederland | Werkwijze voor het aanbrengen van veredelde contactvlakken op een substraat, en aldus van contactvlakken voorzien substraat. |
US4824383A (en) * | 1986-11-18 | 1989-04-25 | E. I. Du Pont De Nemours And Company | Terminator and corresponding receptacle for multiple electrical conductors |
US4815990A (en) | 1987-04-10 | 1989-03-28 | Rogers Corporation | Flexible circuit having termination features and method of making the same |
US4967261A (en) * | 1987-07-30 | 1990-10-30 | Mitsubishi Denki Kabushiki Kaisha | Tape carrier for assembling an IC chip on a substrate |
JPH03126289A (ja) | 1989-10-12 | 1991-05-29 | Oki Electric Ind Co Ltd | プリント配線板のカードエッジコネクタおよびその製造方法 |
US5040997A (en) | 1990-06-08 | 1991-08-20 | The Foxboro Company | Flex circuit connector assembly and method for manufacturing the same |
US5360946A (en) | 1991-09-17 | 1994-11-01 | International Business Machines Corporation | Flex tape protective coating |
JPH0755688Y2 (ja) * | 1992-06-12 | 1995-12-20 | ティアック株式会社 | ヘッド用フレキシブルプリント基板 |
US5273439A (en) * | 1993-03-11 | 1993-12-28 | Storage Technology Corporation | Thermally conductive elastomeric interposer connection system |
US5486657A (en) | 1994-06-09 | 1996-01-23 | Dell Usa, L.P. | Beveled edge circuit board with channeled connector pads |
US5675180A (en) * | 1994-06-23 | 1997-10-07 | Cubic Memory, Inc. | Vertical interconnect process for silicon segments |
JP3136263B2 (ja) * | 1996-01-25 | 2001-02-19 | ヒロセ電機株式会社 | モジュラープラグ用ガイドプレート |
JPH10335020A (ja) | 1997-06-03 | 1998-12-18 | Pfu Ltd | プリント配線板とコネクタとの接続構造 |
US6271598B1 (en) * | 1997-07-29 | 2001-08-07 | Cubic Memory, Inc. | Conductive epoxy flip-chip on chip |
US5940277A (en) | 1997-12-31 | 1999-08-17 | Micron Technology, Inc. | Semiconductor device including combed bond pad opening, assemblies and methods |
FR2791816B1 (fr) * | 1999-04-01 | 2001-06-15 | Infra Sa | Connecteur male basse tension |
US6634561B1 (en) * | 1999-06-24 | 2003-10-21 | Sandisk Corporation | Memory card electrical contact structure |
US6270354B2 (en) | 1999-08-31 | 2001-08-07 | Visteon Global Technologies, Inc. | Multi-connectable printed circuit board |
JP2001185265A (ja) | 1999-12-28 | 2001-07-06 | Jst Mfg Co Ltd | プリント配線板のキャップ及び低挿入力コネクタ |
JP2001244016A (ja) * | 2000-02-29 | 2001-09-07 | Fujitsu Takamisawa Component Ltd | カード型周辺装置 |
JP3565768B2 (ja) | 2000-07-27 | 2004-09-15 | ソニーケミカル株式会社 | 配線基板 |
US6410857B1 (en) * | 2001-03-01 | 2002-06-25 | Lockheed Martin Corporation | Signal cross-over interconnect for a double-sided circuit card assembly |
JP3894774B2 (ja) * | 2001-10-31 | 2007-03-22 | 富士通株式会社 | カードエッジコネクタ及びその製造方法、電子カードならびに電子機器 |
US20060213685A1 (en) * | 2002-06-27 | 2006-09-28 | Wang Alan E | Single or multi-layer printed circuit board with improved edge via design |
JP4276881B2 (ja) | 2003-04-30 | 2009-06-10 | 日本圧着端子製造株式会社 | 多層プリント配線板の接続構造 |
US8102657B2 (en) * | 2003-12-02 | 2012-01-24 | Super Talent Electronics, Inc. | Single shot molding method for COB USB/EUSB devices with contact pad ribs |
US7487265B2 (en) | 2004-04-16 | 2009-02-03 | Sandisk Corporation | Memory card with two standard sets of contacts and a hinged contact covering mechanism |
US7547213B2 (en) | 2004-08-26 | 2009-06-16 | Micron Technology, Inc. | Memory modules and methods for manufacturing memory modules |
US20060053345A1 (en) * | 2004-09-03 | 2006-03-09 | Staktek Group L.P. | Thin module system and method |
US7324352B2 (en) * | 2004-09-03 | 2008-01-29 | Staktek Group L.P. | High capacity thin module system and method |
US7572499B2 (en) * | 2005-01-26 | 2009-08-11 | Hitachi Global Storage Technologies Netherlands B.V. | Contact magnetic transfer template |
EP1966833A1 (de) | 2005-12-19 | 2008-09-10 | Showa Denko K.K. | Halbleiter-leuchtbauelement des flip-chip-typs, verfahren zur herstellung eines halbleiter-leuchtbauelements des flip-chip-typs, leiterplatte für ein halbleiter-leuchtbauelement des flip-chip-typs, anbringstruktur für ein halbleiter-leuchtbauelement des flip-chip-typs und leuchtdiodenlampe |
US7359204B1 (en) | 2006-02-15 | 2008-04-15 | Amkor Technology, Inc. | Multiple cover memory card |
US20070270040A1 (en) | 2006-05-05 | 2007-11-22 | Jang Sang J | Chamfered Memory Card |
DE102006042995A1 (de) | 2006-09-13 | 2008-03-27 | Enerday Gmbh | Verfahren zur Ermittlung eines Anodenumsatzgrads in einem Brennstoffzellensystem |
JP4781237B2 (ja) * | 2006-11-15 | 2011-09-28 | モレックス インコーポレイテド | エッジコネクタ |
US7596863B2 (en) | 2007-01-12 | 2009-10-06 | Endicott Interconnect Technologies, Inc. | Method of providing a printed circuit board with an edge connection portion and/or a plurality of cavities therein |
CN102099970B (zh) | 2008-06-10 | 2014-03-12 | 莫列斯公司 | 具有电容耦合匹配接口的输入/输出连接器 |
JP2010062350A (ja) | 2008-09-04 | 2010-03-18 | Sumitomo Electric Ind Ltd | コネクタ回路基板とその製造方法 |
JP5203108B2 (ja) | 2008-09-12 | 2013-06-05 | 新光電気工業株式会社 | 配線基板及びその製造方法 |
CN104659543B (zh) | 2009-10-19 | 2017-04-26 | Adc电信公司 | 受管理的电连通性系统 |
-
2010
- 2010-04-28 US US12/769,259 patent/US8677617B2/en active Active
-
2011
- 2011-03-01 DE DE112011100335.8T patent/DE112011100335B4/de active Active
- 2011-03-01 WO PCT/EP2011/052991 patent/WO2011134701A1/en active Application Filing
- 2011-03-01 CN CN201180020966.6A patent/CN102860142B/zh not_active Expired - Fee Related
- 2011-03-01 GB GB201211845A patent/GB2492490C/en active Active
-
2013
- 2013-12-13 US US14/106,220 patent/US9693457B2/en not_active Expired - Fee Related
- 2013-12-13 US US14/106,120 patent/US9549469B2/en active Active
-
2016
- 2016-04-05 US US15/090,730 patent/US9814140B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
GB2492490A (en) | 2013-01-02 |
US20110266042A1 (en) | 2011-11-03 |
US8677617B2 (en) | 2014-03-25 |
US9814140B2 (en) | 2017-11-07 |
CN102860142A (zh) | 2013-01-02 |
US9549469B2 (en) | 2017-01-17 |
US20160249454A1 (en) | 2016-08-25 |
US20140158404A1 (en) | 2014-06-12 |
GB2492490B (en) | 2014-03-12 |
CN102860142B (zh) | 2015-05-20 |
GB2492490C (en) | 2014-04-02 |
GB201211845D0 (en) | 2012-08-15 |
US9693457B2 (en) | 2017-06-27 |
WO2011134701A1 (en) | 2011-11-03 |
DE112011100335B4 (de) | 2020-06-04 |
US20140158403A1 (en) | 2014-06-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE112011100335B4 (de) | Leiterplatten-Randstecker | |
DE10325550B4 (de) | Elektrisches Kontaktierungsverfahren | |
DE69507459T2 (de) | Vorrichtung mit oberflächenmontierten bauteilen tragenden innenschichten | |
EP0902973B1 (de) | Trägerelement für einen halbleiterchip | |
WO2011003123A1 (de) | Verfahren zum herstellen einer aus wenigstens zwei leiterplattenbreichen bestehenden leiterplatte sowie leiterplatte | |
DE1273021B (de) | Anordnung zum dichten Packen elektrischer Schaltungen in Datenverarbeitungsanlagen | |
DE2911620A1 (de) | Verfahren zum herstellen von leitenden durchgehenden bohrungen in schaltungsplatten | |
DE4192038C2 (de) | Herstellungsverfahren für bedruckte Schaltungsplatinen, bei dem sowohl Wellenlöten als auch das Einpressen von Bauteilen ermöglicht wird | |
DE102007060510A1 (de) | Leiterplatten-Herstellungsverfahren, Leiterplatte und elektronische Anordnung | |
DE69200544T2 (de) | Integraler Randverbinder für Leiterkarten. | |
EP0106990A1 (de) | Kontaktierungselement für Gedruckte Schaltungen | |
DE10063801A1 (de) | Leiterplattenanordnung für gedruckte Schaltungen mit elektronischen Bauelementen | |
DE60130412T2 (de) | System und Verfahren zur Erzeugung von Hochspannungswiderstandsfähigkeit zwischen den nachgiebigen Stiften eines Steckverbinders mit hoher Kontaktdichte | |
EP0710432B1 (de) | Verfahren zur herstellung von folienleiterplatten oder halbzeugen für folienleiterplatten sowie nach dem verfahren hergestellte folienleiterplatten und halbzeuge | |
DE102011003570A1 (de) | Elektrische Verbindung sowie Verfahren zur Herstellung einer elektrischen Verbindung | |
DE1930642A1 (de) | Leiterplatte zum Aufnehmen und Verbinden elektrischer Bauelemente | |
DE19924198B4 (de) | Tochterplatine zum Einsetzen in eine Mutterplatine | |
DE60201537T2 (de) | Elektrische verbindungsanordnung für elektronische bauteile | |
DE102016101757A1 (de) | Schaltungsmodul mit oberflächenmontierbaren unterlagsblöcken zum anschliessen einer leiterplatte | |
DE3733072A1 (de) | Elektrische steckbaugruppe | |
DE69206977T2 (de) | Kontaktvorrichtung für ein elektrisches oder elektronisches bauteil | |
DE10330754B4 (de) | Verfahren zur Herstellung einer elektrischen Schaltung | |
DE10221553A1 (de) | Mehrlagen-Leiterplatten-Verbundkörper sowie Verfahren zu dessen Herstellung | |
DE19802580A1 (de) | Elektrischer Schaltungsträger | |
WO1996001551A1 (de) | Elektroniksystem |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R012 | Request for examination validly filed | ||
R016 | Response to examination communication | ||
R018 | Grant decision by examination section/examining division | ||
R084 | Declaration of willingness to licence | ||
R020 | Patent grant now final |