DE112010004342B4 - Verbesserung der Umverdrahtungsschicht zum Steigern der Funktionssicherheit von Wafer Level Packaging - Google Patents
Verbesserung der Umverdrahtungsschicht zum Steigern der Funktionssicherheit von Wafer Level Packaging Download PDFInfo
- Publication number
- DE112010004342B4 DE112010004342B4 DE112010004342.6T DE112010004342T DE112010004342B4 DE 112010004342 B4 DE112010004342 B4 DE 112010004342B4 DE 112010004342 T DE112010004342 T DE 112010004342T DE 112010004342 B4 DE112010004342 B4 DE 112010004342B4
- Authority
- DE
- Germany
- Prior art keywords
- rdl
- pad
- geometry
- center
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/562—Protection against mechanical damage
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05005—Structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05005—Structure
- H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/0501—Shape
- H01L2224/05012—Shape in top view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/0502—Disposition
- H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05541—Structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05562—On the entire exposed surface of the internal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
- H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/061—Disposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/061—Disposition
- H01L2224/0612—Layout
- H01L2224/0613—Square or rectangular array
- H01L2224/06131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13005—Structure
- H01L2224/13006—Bump connector larger than the underlying bonding area, e.g. than the under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1302—Disposition
- H01L2224/13026—Disposition relative to the bonding area, e.g. bond pad, of the semiconductor or solid-state body
- H01L2224/13027—Disposition relative to the bonding area, e.g. bond pad, of the semiconductor or solid-state body the bump connector being offset with respect to the bonding area, e.g. bond pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
- H01L2224/141—Disposition
- H01L2224/14104—Disposition relative to the bonding areas, e.g. bond pads, of the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Investigating Strength Of Materials By Application Of Mechanical Stress (AREA)
Abstract
Description
- TECHNISCHES GEBIET
- Ausführungsformen der Erfindung beziehen sich auf Wafer Level Packaging (WLP; Packaging auf Waferebene) für Siliziumchips, die Löthöcker-Gitteranordnungen haben. Insbesondere beziehen sich Ausführungsformen der Erfindung auf WLPs, die Umverdrahtungsschicht(RDL; Redistribution Layer)-Pad-Erweiterungen, -Flügel oder erweiterte Geometrien haben, die sich von einem RDL-Pad nach außen in Richtung einer Außenkante eines Siliziumchips oder nach innen in Richtung der Mitte des Siliziumchips erstrecken, um Lötstellen-Spannungsbelastungen um eine Lötstelle herum zu verteilen und dadurch Vorrichtungsausfälle aufgrund von Temperaturveränderungen und Falltests einer Kugelgitteranordnungs-(ball grid array)WLP-Vorrichtung zu verringern.
- HINTERGRUND
- In der
US 2008/0 308 934 A1 - Die
US 7 420 274 B2 offenbart zwar einen RDL-Bereich, der einen Einschnitt ausfüllt. Wie die einzelnen RDL-Bereiche verteilt und gestaltet sind, geht aus dieser Druckschrift allerdings nicht hervor. - Aus der
US 2007/0 102 817 A1 - Mit der Zunahme der Größe von WLP-Vorrichtungen nimmt auch die Größe der Anordnung von Lötverbindungen zwischen der WLP-Vorrichtung und einer gedruckten Leiterplatte zu. In
1 ist ein Teil einer Boden- oder Unterseitenansicht einer Under-Bump-Metal(UBM; Metall unter Kontakthöckern)-Lötkugel-Schnittstelle gezeigt. Insbesondere zeigt1 eine Under-Bump-Metal-Lötstelle-Schnittstelle bei einer Lötstellenanordnung, die sich nahe einer WLP-Ecke befindet. Um der Klarheit willen ist die Lötkugel in1 nicht dargestellt.2 ist ein Schnittbild entlang der Schnittlinie A von1 . In1 und2 ist ein Teil eines WLP100 des Stands der Technik gezeigt.2 zeigt verschiedene Materialschichten, die mit dem WLP100 assoziiert sind. Eine Siliziumschicht102 ist gezeigt. In der Siliziumschicht102 befindet sich der aktive Bereich104 der Siliziumschicht, in dem eine Halbleiterschaltung auf dem Chip vorliegt. Der aktive Bereich104 endet nahe jedes Rands eines WLP, was zu einem schmalen Randbereich oder inaktiven Bereich106 führt, der sich um die Außenränder oder den Umfang des WLP100 erstreckt, wie in1 gezeigt ist. Unter der Siliziumschicht102 und dem aktiven Bereich104 befindet sich eine Passivierungsschicht108 . Die Passivierungsschicht ist ein Oxidmaterial, das die Halbleiterschaltung (nicht gezeigt) im aktiven Bereich104 der Siliziumschicht102 im Wesentlichen isoliert. Neben der Passivierungsschicht108 befindet sich eine dielektrische Schicht110 . In der dielektrischen Schicht110 befindet sich eine Umverdrahtungsschicht (Redistribution Layer; RDL)112 . Die RDL112 ist eine Metallschicht, die dafür verantwortlich ist, die Halbleiterschaltung im Silizium102 mit einem Außenanschluss, beispielsweise einer Lötkugel124 und dadurch mit einer gedruckten Leiterplatte zu verbinden. - Bei einigen WLP-Vorrichtungen ist die dielektrische Schicht
110 in zwei getrennte Schichten oder Stufen aufgeteilt, was durch die Strichlinie zwischen den beiden Bereichen, die als dielektrische Schicht110 bezeichnet sind, gezeigt ist. Die dargestellte RDL112 weist RDL-Pads und Signalspurleitungen (nicht gezeigt) auf. Anliegend an das RDL-Pad112 befindet sich eine UBM-Schicht116 mit Hohlform, so dass eine Lötkugel124 einfach auf der UBM116 platziert werden kann. Die dargestellte UBM116 wird manchmal als UBM-Pad116 bezeichnet. Der Innendurchmesser122 der UBM116 wird manchmal als Durchmesser einer dielektrischen Öffnung122 bezeichnet, die die Elektromigration von Signalen, Strömen und Spannungen zu und von der aktiven Schaltung auf dem Silizium102 über das UBM-Pad116 und das RDL-Pad112 ermöglicht. Das RDL-Pad112 ist elektrisch mit der aktiven Schaltung im Silizium102 verbunden. Bei einigen Vorrichtungen des Stands der Technik ist der Durchmesser118 des UBM-Pads gleich oder ähnlich groß wie der Durchmesser114 des RDL-Pads. Bei anderem Stand der Technik ist der Durchmesser des UBM-Pads ca. null bis 10 μm größer, als der Durchmesser des RDL-Pads. Wie gezeigt ist, ist die RDL-Lippe oder Kante115 durch ein Dielektrikum von der UBM-Lippe oder -Kante getrennt. Im Allgemeinen hat bei Vorrichtungen des Stands der Technik die RDL-Lippe115 eine radiale Breite von ca. 0 bis ca. 13 μm. - Mit der Zunahme der Größe von WLPs nehmen die assoziierten Lötkugelgitteranordnungen oder Lötstellenanordnungen ebenfalls an Größe zu. Da die Lötkugelgitteranordnungen größer als 7 × 7 werden, wurde festgestellt, dass die WLPs des Stands der Technik bei Temperaturzyklustests und Falltests versagten und ihre Funktionssicherheit abnahm. Die Temperaturzyklustests und Falltests sind gewöhnliche Funktionssicherheitsprüfungen, die für WLP-Vorrichtungen durchgeführt werden, um sicherzustellen, dass sie minimalen Funktionssicherheitsstandards genügen. Sowohl während der Temperaturzyklustests als auch während der Falltests zeigen die größeren WLPs häufiger Risse auf Chipebene, da die Größe des WLP die Länge, Breite und Anzahl der Lötkugeln vergrößert.
- In
3 ist eine WLP-Struktur100 des Stands der Technik dargestellt, bei der sowohl ein primärer300 als auch ein sekundärer306 Riss gezeigt ist. Der primäre Fehlermodus der WLP-Struktur100 des Stands der Technik während eines Temperaturzyklus- und/oder eines Falltests ist einem Riss in der dielektrischen Schicht und der Passivierungsschicht geschuldet. Der primäre Riss300 beginnt an einem oberen Kantenbereich der RDL-Lippe115 . Es wird angenommen, dass die Rissbildung während der Temperaturveränderung aufgrund der unterschiedlichen Ausdehnungs- und Zusammenziehungskoeffizienten der verschiedenen Materialschichten in der Nähe und um die Lötkugel124 , die Lötstelle und den Anschluss der gedruckten Leiterplatte herum einsetzt. - Während der Temperaturzyklus- und Falltests wird eine hohe Zugbelastungskonzentration erzeugt. Diese Belastungskonzentration geht von dem starken UBM-Pad
116 auf das RDL-Pad112 über, welches die Belastung über die RDL-Lippe115 in das Dielektrikum110 weitergibt. Für gewöhnlich beginnt der Dielektrikum-Riss an der RDL-Lippe115 und setzt sich dann in Richtung der Passivierungsschicht108 fort. Kurz gesagt akkumuliert sich die Belastung während der Temperaturveränderung in den Lötstellen und bewegt sich durch die RDL-Kante115 in die dielektrische Schicht110 fort. Wie gezeigt ist, kann sich der Riss durch die dielektrische Schicht und dann durch die Passivierungsschicht bei302 erstrecken, und wenn der Riss in das Silizium102 und den aktiven Schaltungsbereich (siehe304 ) weitergeht, kommt es zu einem Schaltungsausfall. - Die Zugbelastungskonzentration, die sich während der Temperaturveränderungsbelastung aufgrund der Diskrepanz im Wärmeausdehnungskoeffizienten zwischen der (nicht gezeigten) gedruckten Leiterplatte und dem WLP ergibt, führt zur Rissbildung und zum Ausfall.
- Ein sekundärer Riss
306 tritt häufig auf, aber der sekundäre Riss führt nicht zu zusätzlichem Ausfall. Der sekundäre Riss306 bewegt sich von der RDL-Lippe115 in Richtung der UBM-Schicht116 und unterbricht im Allgemeinen keine elektrischen Verbindungen. - Somit besteht bei WLP-Vorrichtungen des Stands der Technik das Problem, dass das Belastungsniveau auf der RDL während des Temperaturzyklus- und des Falltests zu hoch ist, was zu einem Riss oder Defekt in der dielektrischen Schicht
110 und in der integrierten Schaltung führt. Es besteht ein Bedarf an einem Verfahren oder einem Mechanismus, das/der das Entstehen von Belastungen auf den oder um die RDL-Pads herum während eines Temperaturzyklus- oder eines Falltests von WLPs mit einer Gitteranordnung, die größer ist, als eine 7 × 7 Lötstellenverbindungsanordnung, verringern oder verteilen kann, um die Funktionssicherheit und die mittlere Zeit zwischen Ausfällen derartiger größerer WLP Chipdimensionen, die hergestellt werden, zu steigern. Es besteht ein Bedarf an funktionssicheren LAWLPs (large array WLPs; WLPs mit großer Anordnung), die den Belastungen von Temperaturzyklus- und Falltests mit großem Erfolg standhalten und keine Ausfallraten haben. - ZUSAMMENFASSUNG
- Im Hinblick auf die Einschränkungen und Schwächen der vorgenannten WLP-Lötstellenkonstruktion des Stands der Technik stellen Ausführungsformen der Erfindung eine Einrichtung bereit, die die mit Temperaturzyklus- und Falltests einhergehenden Belastungen reduziert oder um Lötstellen von LAWLPs herum verteilt. Ausführungsformen der Erfindung stellen WLPs bereit, die hinsichtlich Rissbildungsdefekten zwischen Schichten geringere Ausfallraten und höhere Produktfunktionssicherheit haben, als Vorrichtungen des Stands der Technik.
- Eine Ausführungsform stellt ein WLP bereit, das eine Anordnung von Lötstellen auf einer ersten Seite des WLP hat. Wenigstens eine der Lötstellen auf der ersten Seite des WLP weist eine/ein UBM-Schicht oder ein UBM-Pad auf, die/das einen UBM-Durchmesser hat. Unterhalb des UBM-Pads ist eine RDL oder ein RDL-Pad angeordnet, die/das sich nahe der UBM-Schicht befindet und daran anliegt. Die RDL oder das RDL-Pad hat eine Pad-Breite und einen RDL-Erweiterungsflügel-Bereich. Der RDL-Erweiterungsflügel-Bereich erstreckt sich vom RDL-Pad-Bereich in einer Richtung, die sowohl radial nach außen von der Mitte des RDL-Pad-Bereichs als auch radial nach außen und/oder radial nach innen zu einer Mittelstelle des WLP verläuft.
- Bei einigen Ausführungsformen weist die wenigstens eine Lötstelle Lötstellen auf, die sich neben oder nahe einer oder mehrerer Ecken des WLP befinden.
- Bei einer anderen Ausführungsform weist die wenigstens eine Lötstelle Lötstellen auf, die sich um den Umfang der Anordnung von Lötstellen herum auf dem WLP befinden. Bei einer noch anderen Ausführungsform können die Lötstellen Lötstellen um den Umfang der Anordnung von Lötstellen sowie zusätzliche Lötstellen aufweisen, die nahe oder in einer Reihe oder Spalte neben der Anordnung von Lötstellen und nach innen in der Anordnung von Lötstellen angeordnet sind.
- Zusätzliche Ausführungsformen haben RDL-Erweiterungsflügel-Bereiche, die sich von der RDL-Pad-Bereichs-Kante ca. 42 μm +/– 28 μm radial erstrecken. Die radiale Gesamtlänge eines RDL-Pad-Bereichs plus eines Erweiterungsflügels kann gleich der radialen Länge des assoziierten UBM-Pads plus ca. 42 μm +/– ca. 28 μm sein.
- Eine erfindungsgemäße Ausführungsform stellt ein WLP bereit, das einen Chip aufweist, der rechteckig oder quadratisch ist und eine erste Seite und eine zweite Seite hat. Eine Anordnung von Lötstellen ist auf der ersten Seite des Chips in Reihen und Spalten vorgesehen. Die Anordnung von Lötstellen weist eine RDL mit einer Vielzahl von RDL-Pad-Stellen auf, die mit jeder Lötstelle zusammenfallen. Jede RDL-Pad-Stelle hat einen Pad-Durchmesser oder eine Pad-Breite. Die RDL-Pad-Stellen, die mit den Lötstellen an den Ecken der Anordnung zusammenfallen, weisen jeweils eine erweiterte RDL-Geometrie auf. Jede erweiterte RDL-Geometrie ist im Wesentlichen um eine imaginäre Linie zentriert, die sich radial von der Mitte oder nahe der Mitte der ersten Seite des Chips durch eine Mittelstelle der Lötstelle erstreckt, die mit der RDL-Pad-Stelle zusammenfällt.
- Bei einer anderen Ausführungsform weisen die RDL-Pad-Stellen, die mit einer Vielzahl von peripheren Lötstellen um die Anordnung herum zusammenfallen, jeweils eine erweiterte RDL-Geometrie auf, die im Wesentlichen um eine imaginäre Linie zentriert ist, die sich radial von einer Mittelstelle auf der ersten Seite des Chips durch die Mittelstelle der Lötstelle, die mit der bestimmten RDL-Pad-Stelle zusammenfällt, erstreckt.
- Bei einigen Ausführungsformen kann die erweiterte RDL-Geometrie geändert oder angepasst sein, so dass sie nicht um eine Linie zentriert ist, wenn eine benachbarte Signalspur oder eine RDL-Signalspur wenigstens einen Teil desselben Bereichs benötigt wie die RDL-Geometrie.
- Bei verschiedenen Ausführungsformen hat die erweiterte RDL-Geometrie eine Breite, die annähernd gleich dem Durchmesser des RDL-Pads plus ca. 0 bis 20 μm ist. Die Länge einer erweiterten RDL-Geometrie kann von der Mitte der Lötstelle gemessen werden und eine Länge haben, die gleich dem Radius des assoziierten UBM-Pads plus 0 bis 70 μm ist.
- Eine andere Ausführungsform weist einen Siliziumwafer auf, auf dem ein oder mehrere integrierte Schaltungschips hergestellt sind. Ein Chip auf dem Siliziumwafer wird auf jeder Seite durch Straßen begrenzt, die erweiterbare Abschnitte repräsentieren, wo der Siliziumwafer geschnitten wird. Der Chip oder der Wafer weist eine Anordnung von RDL-Pads auf, die jeweils einem UBM-Pad entsprechen. Jedes UBM-Pad hat eine Mittelstelle. Eine erste Vielzahl der RDL-Pads, die sich in oder nahe einem Mittelbereich der Anordnung befinden. Hat jeweils eine kreisförmige Geometrie und einen RDL-Pad-Durchmesser. Eine zweite Vielzahl von RDL-Pads der Anordnung von RDL-Pads hat Positionen um oder in zwei UBM-Pads des Umfangs der Anordnung. Die RDL-Pads, die Positionen um oder in zwei UBM-Pads des Umfangs der Anordnung haben, haben jeweils eine Geometrie mit einer Länge, die entlang einer ersten Linie gemessen wird, die sich radial von einer Mittelstelle des Chips durch eine Mittelstelle eines entsprechenden UBM-Pads erstreckt, und eine Breite, die entlang einer zweiten Linie gemessen wird, die zur ersten Linie senkrecht ist und sich ebenfalls durch die Mittelstelle des entsprechenden UBM-Pads erstreckt. Die Breite der Geometrie kann gleich dem Durchmesser des RDL-Pads plus 0 bis ca. 20 μm sein, und die Länge der Geometrie kann gleich dem Durchmesser des RDL-Pads plus ca. 14 bis ca. 140 μm sein. Die Länge der Geometrie des RDL-Pads, das Positionen um oder in zwei UBM-Pads des Umfangs der Anordnung hat, ist nicht zwingend um die entsprechende UBM-Mittelstelle zentriert.
- Ausführungsformen der Erfindung verbessern die Temperaturzyklus- und Falltest-Funktionssicherheit von WLP-Strukturen mit einer Kugelgittergröße von 8 mal 8 oder größer. Es hat sich gezeigt, dass Flügel oder Erweiterungen der RDL, die sich über die Lippe oder Kante des UBM-Durchmessers hinaus radial nach innen und/oder radial nach außen bezüglich der Mitte eines WLP oder Chips erstrecken, die Konzentration von Zugbelastungen während des Falltests und des Temperaturzyklustests von LAWLP-Strukturen wesentlich verringern oder verteilen. Es hat sich gezeigt, dass die mittlere Zeit zwischen dem Ausfall und der Produktfunktionssicherheit bei Strukturen von LAWLPs sich wesentlich verbesserte, wenn die RDL für Temperaturzyklustests zum Rand des Chips oder darüber hinaus erweitert wurde, und für den Falltest die RDL oder der RDL-Rand zur Mitte eines Chips hin erweitert wurde. Die Produkthaltbarkeit und die Funktionssicherheit des Produkts werden verbessert, wenn Ausführungsformen der Erfindung in LAWLP-Strukturen aufgenommen werden. Es ist selbstverständlich, dass als LAWLP-Strukturen Strukturen mit einer Lötstellenanordnung von 8 mal 8 bis ca. 20 mal 20 angesehen werden.
- KURZE BESCHREIBUNG DER ZEICHNUNGEN
- Zum vollständigeren Verständnis wird nun auf die nachfolgende Beschreibung in Zusammenhang mit den beigefügten Zeichnungen Bezug genommen. Es zeigen:
-
1 einen Abschnitt einer Lötstellenanordnung eines WLP des Stands der Technik; -
2 eine Schnittansicht des WLP des Stands der Technik von1 ; -
3 eine Schnittansicht einer WLP-Lötstelle des Stands der Technik mit einem Defektriss; -
4 eine Schnittansicht einer beispielhaften WLP-Lötstelle an einer beispielhaften WLP-Vorrichtung; -
5 eine Draufsicht auf einen Eckabschnitt eines beispielhaften Chips mit einem RDL-Pad mit erweiterter Geometrie oder Flügel; -
6 eine Draufsicht auf einen Eckabschnitt eines beispielhaften Chips mit einem anderen beispielhaften RDL-Pad mit erweiterter Geometrie oder Flügel; -
7 eine Draufsicht auf einen Eckabschnitt eines beispielhaften Chips mit einem anderen beispielhaften RDL-Pad mit erweiterter Geometrie oder Flügeln; -
8 eine Draufsicht auf einen Seitenabschnitt eines beispielhaften Chips mit einem beispielhaften RDL-Pad mit erweiterter Geometrie oder Flügel; -
9 einen beispielhaften Chip mit einer Anordnung von Lötstellen und beispielhaften erweiterten RDL-Pad-Stellen auf dem Chip; -
10A , B, C und D beispielhafte Varianten von RDL-Pads mit erweiterten Geometrien; -
11 eine Schnittansicht eines beispielhaften Siliziumwafers gemäß einer Ausführungsform der Erfindung; und -
12 Temperaturzyklus- und Falltest-Belastungen bei Lötstellen auf einem WLP, ermittelt durch Computersimulation. - DETAILLIERTE BESCHREIBUNG
- Unter Bezug auf die Zeichnungen, in denen gleiche Bezugszeichen verwendet werden, um gleiche Elemente zu bezeichnen, werden die verschiedenen Ansichten und Ausführungsformen einer RDL-Verbesserung, die die Funktionssicherheit von Wafer Level Packaging verbessert, dargestellt und zusammen mit anderen möglichen Ausführungsformen beschrieben. Die Figuren sind nicht unbedingt maßstabsgetreu; in einigen Fällen wurden die Zeichnungen nur zum Zweck der Verdeutlichung stellenweise übertrieben und/oder vereinfacht dargestellt. Der Fachmann erkennt die vielen möglichen Anwendungen und Varianten basierend auf den folgenden Beispielen möglicher Ausführungsformen.
- Die Schnittstelle zwischen Lötstellen von Wafer Level Packages (WLPs) und gedruckten Leiterplatten hat genügend Festigkeit, so dass Ausfälle aufgrund von Belastung zwischen gedruckten Leiterplatten und integrierten Schaltungen abgenommen haben. Solche Ausfälle haben sich beim Temperaturzyklustest und beim Falltest auf die Chipebene der integrierten Schaltung verschoben. Die Ausfälle auf Chipebene, die während des Temperaturzyklustests und des Falltests beobachtet werden, umfassen Rissbildung auf der dielektrischen Schicht und der Passivierungsschicht, auch als Inter Layer Dielectric(ILD; Zwischenschichtdielektrikum)-Rissbildung bekannt. Der üblichste Fehlermechanismus während des Temperaturzyklustests und des Falltests ist, dass ein Dielektrikumriss an der RDL-Pad-Kante oder -Lippe beginnt und sich dann in Richtung der Siliziumschicht durch die Passivierungsschicht und in den aktiven Schaltungsbereich der Siliziumschicht fortsetzt, was zu einem Schaltungsausfall führt. Um Belastungen auf der und um die RDL herum zu reduzieren, vergrößern Ausführungsformen der Erfindung den Oberflächenbereich und die Größe der RDL-Pads so, dass sie sich über den Umfang des UBM-Pads hinaus erstrecken. Ausführungsformen erweitern die RDL-Pad-Schicht in vorgegebenen radialen Richtungen über den Durchmesser des UBM-Pads hinaus, oder bei einigen Ausführungsformen umfangsseitig um das gesamte UBM-Pad. Bei einigen Ausführungsformen wird das RDL-Pad entweder radial nach innen, radial nach außen oder sowohl radial nach innen als auch nach außen bezüglich der Mitte des Chips und um das UBM-Pad herum erweitert. Es wurde festgestellt, dass durch das Hinzufügen solcher RDL-Erweiterungen oder -Flügel um den RDL-Pad-Bereich herum RDL-Belastungsniveaus, die Dielektrikum-Rissbildung in WLP-Vorrichtungen des Stands der Technik verursachen, reduziert oder verteilt werden. Ausführungsformen, die ILD-Rissbildung aufgrund von Temperaturveränderungen und/oder Falltests minimieren, umfassen RDL-Erweiterungen, -Flügel oder geometrische Erweiterungen, die sich von der RDL-Pad-Stelle in einer Richtung erstrecken, die radial von der Mitte eines WLP-Chips nach außen verläuft. Ausführungsformen, die ILD-Rissbildung aufgrund von Stößen oder Falltests minimieren oder beseitigen, umfassen RDL-Erweiterungen, -Flügel oder geometrische Erweiterungen, die sich von RDL-Pad-Stellen in einer Richtung erstrecken, die radial nach innen zur Mitte des WLP-Chips verläuft. Ausführungsformen, die ILD-Rissbildung sowohl für Temperaturzyklustests als auch für Falltests minimieren oder beseitigen, umfassen RLD-Erweiterungen, Flügel oder geometrische Erweiterungen, die sich sowohl radial nach innen als auch radial nach außen in Richtung der Mitte des WLP-Chips und davon weg erstrecken. Bei LAWLPs müssen die Lötstellen an Ecken und die Lötstellen am Außenumfang der Anordnung während des Temperaturzyklustests und des Falltests die höchste Belastungskonzentration aushalten. Bei verschiedenen Ausführungsformen der Erfindung wurde der Fortbestand von beispielhaften LAWLPs sowohl bei Temperaturzyklustests als auch bei Falltests verbessert, indem RDL-Erweiterungen oder -Flügel, die sowohl vom Chip nach außen als auch zum Chip nach innen gerichtet sind, an den RDL-Stellen am Umfang hinzugefügt wurden, und bei einigen Ausführungsformen nur an den RDL-Eckpositionen der Lötstellenanordnung. Ein Vorteil davon, das Hinzufügen von RDL-Erweiterungen oder -Flügeln auf die Lötstellen am Umfang eines WLP zu begrenzen ist, dass die Funktionssicherheit der gesamten WLP-Vorrichtung stark verbessert wird, während zwischen den inneren Lötstellen Raum zum Routen von RDL-Signalspuren in der Anordnung verbleibt. Außerdem müssen zum Hinzufügen eines RDL-Flügels keine dielektrischen Öffnungen
122 verändert werden, und damit werden Elektromigrations-Leistung und -Prüfung nicht beeinflusst. -
4 ist eine Querschnittsansicht einer beispielhaften RDL-Verbesserung eines WLP400 entlang der Querschnittslinie B von5 , die eine Draufsicht auf eine beispielhafte Eck-Lötstelle gemäß einer Ausführungsform ist. Das beispielhafte WLP400 ist aus verschiedenen Materialschichten hergestellt. Die Siliziumschicht402 enthält einen aktiven Bereich der Siliziumschicht404 , in dem die integrierte Schaltung eines WLP liegt. Ein inaktiver Bereich406 erstreckt sich um die Kante oder den äußeren Rand des beispielhaften Chips300 herum. Eine Passivierungsschicht108 , die eine Oxidschicht ist, welche die Schaltung auf der Oberfläche der Siliziumschicht schützt, trennt die Siliziumschicht102 von der dielektrischen Schicht110 . Eine beispielhafte RDL-Pad-Schicht412 ist vorgesehen und weist eine Erweiterung oder einen RDL-Flügel413 auf, die/der sich über den äußeren Rand des RDL-Pad-Durchmessers414 hinaus erstreckt. Das RDL-Pad412 verbindet die Schaltung, die in dem aktiven Bereich404 enthalten ist, mit der UBM-Schicht416 . Die UBM-Pad-Schicht416 ist dort, wo eine Lötkugel424 am WLP400 befestigt ist. Das UBM-Pad416 hat einen Durchmesser418 , der im Wesentlichen gleich dem UBM-Durchmesser414 von Vorrichtungen des Stands der Technik sein kann, jedoch auch null bis ca. 20 μm kleiner oder größer sein kann. Die dielektrische Öffnung420 ist eine Öffnung mit einem Durchmesser422 , der im Wesentlichen gleich dem der dielektrischen Öffnung122 des Stands der Technik ist. - Der Oberflächenbereich der beispielhaften RDL-Pad-Schicht
412 wird über die Erweiterung413 vergrößert. Die Vergrößerung des RDL-Oberflächenbereichs verteilt die Belastung, die von der RDL-Schicht412 während des Temperaturzyklustests erfahren wird. Anders ausgedrückt werden im Vergleich zu den RDL-Strukturen bereits bestehender Vorrichtungen Zugkräfte über einen größeren Bereich der RDL414 in der dielektrischen Schicht110 verteilt. - Da die beispielhafte RDL-Pad-Schicht
412 Teil des Herstellungsprozesses ist, bei dem die RDL-Schicht auf dem Chip maskiert und dann Metall darauf gesputtert oder gesprüht wird, gehen mit dem Maskieren und Herstellen von beispielhaften WLPs400 , die RDL-Pad-Schichten412 mit Erweiterungen oder Flügeln413 aufweisen, minimale Zusatzkosten einher. Somit werden die Herstellungskosten von WLPs durch die Vergrößerung des RDL-Bereichs bei beispielhaften Ausführungsformen nicht beeinflusst oder wesentlich geändert. - Wie aus
5 ersichtlich ist, erstreckt sich die RDL-Erweiterung413 in radialer Richtung und ist um eine imaginäre Linie zentriert, die sich radial von der gedachten Mitte des Chips400 erstreckt. Es wurde festgestellt, dass während des Temperaturzyklustests die Zugbelastung nahe dem RDL-Pad412 maximal war, radial zentriert mit einer Linie, die sich von der Mitte des Chips weg durch jedes RDL-Pad412 und auf die Seite des RDL-Pads412 , das näher am Chip-Rand liegt, erstreckt. Es ist wichtig, dass die RDL-Erweiterung413 den Zugbelastungsbereich überdeckt, um dadurch diese Belastung über die Oberfläche der RDL-Erweiterung413 in die dielektrische Schicht110 zu verteilen. Es wurde festgestellt, dass durch das Ausdehnen und Verteilen der Zugbelastung über die Oberfläche der RDL-Erweiterung413 ein Ausfall aufgrund des Temperaturzyklustests für die erforderlichen Temperaturzyklusspezifikationen verringert, minimiert und eventuell beseitigt wurde. -
6 zeigt die Eck-Lötstelle500 eines WLP mit einem RDL-Erweiterungspad502 , das sich radial nach innen zur Mitte des Chips504 erstreckt. Für den Falltest wurde festgestellt, dass die Zugbelastung für jede Lötstelle radial nach innen zur Mitte des Chips gerichtet ist. Somit erstreckt sich die RDL-Erweiterung502 radial nach innen, um die mit einem Falltest assoziierte Zugbelastung nach außen und um den Bereich der RDL-Pad-Erweiterung502 herum zu verteilen. -
7 zeigt eine Lötstelle600 , die in einer Ecke eines WLP angeordnet ist. Diese Ausführungsform weist beispielhafte RDL-Flügel auf, die sich radial nach innen602 zur Mitte des Chips606 sowie radial nach außen604 von der Mitte des Chips606 weg erstrecken. Die gesamte RDL-Pad-Schicht603 ist ein RDL-Pad mit einer erweiterten Geometrie, die sowohl radial nach innen zur Mitte eines Chips sowie radial nach außen von der Mitte eines Chips verläuft. Diese Ausführungsform stellt Schutz und die Verteilung von Zugbelastungen in WLPs bereit, um dazu beizutragen, sowohl den Anforderungen von Temperaturzyklustests als auch von Falltests gerecht zu werden. Wenn beispielsweise ein WLP, das Ausführungsformen der Erfindung enthält, in einem tragbaren Handgerät, beispielsweise einem Mobiltelefon, verwendet wird, wäre es von Vorteil, beispielhafte RDL-Erweiterungen zu verwenden, die sich sowohl radial nach innen als auch nach außen von Lötstellen erstrecken, weil Mobiltelefone sowohl intensiven Temperaturveränderungen (wenn sie in einem heißen Auto gelassen werden, oder auf der Skipiste) als auch Stößen (wenn ein Mobiltelefon fallen gelassen wird oder aus Versehen gegen eine harte Oberfläche gestoßen wird) ausgesetzt sind. Wenn beispielsweise ein WLP in einen großen stationären Hauptrechner eingebaut wird, ist es nicht wichtig, dass das WLP einem Falltest standhält, und es sind vielleicht nur die RDL-Pad-Erweiterungen413 , die das RDL-Pad wie in5 erweitern, notwendig. -
8 zeigt eine Ausführungsform der Erfindung, bei der sich die Lötstelle800 nahe der Mitte und entlang einer Kante802 eines WLP befindet. Hier erweitert die RDL-Erweiterung oder der Flügel804 die Geometrie des RDL-Pads auf eine Weise, die im Wesentlichen um eine Linie808 zentriert ist, die sich radial von einer Mittelstelle des Chips806 und dann durch die Mitte der Lötstelle800 erstreckt, die damit zusammenfällt. - Unter Bezug auf
9 ist eine beispielhafte Ausführungsform eines Wafer Level Package900 mit verbesserten RDL-Pads dargestellt. Es ist eine Seite des Chips900 gezeigt, die eine Gitteranordnung für Lötstellen hat. Die Mitte des Chips902 hat eine erste radiale Linie904 , die sich in Richtung einer Eck-Lötstelle erstreckt, wo ein beispielhaftes RDL-Pad906 mit erweiterter Geometrie gezeigt ist, das eine Erweiterung hat, die sich im Wesentlichen radial nach außen erstreckt und mit der radialen Linie904 zentriert ist. Eine andere radiale Linie908 erstreckt sich vom Mittelpunkt902 des Chips900 durch die Mitte der Lötstelle910 am äußeren Rand der Lötkugelgitteranordnung des Chips. Diese Lötstelle hat ein RDL-Pad911 mit erweiterter Geometrie, die das RDL in radialer Richtung nach außen bezüglich der Mitte des Chips902 und der Lötstelle910 erweitert. Die erweiterten RDL-Pads906 und911 haben Erweiterungen oder Flügel in radialer Richtung nach außen, die einen zusätzlichen RDL-Oberflächenbereich bereitstellen, der die Zugbelastungen verteilt, die während des Temperaturzyklustests auftreten. Die RDL-Pad-Stellen912 ,914 und916 zeigen RDLs mit erweiterten RDL-Geometrien, die Erweiterungen oder Flügel aufweisen, die sowohl radial nach innen als auch radial nach außen von der Lötstelle und bezüglich der mittigen Chipstelle verlaufen, um Zugbelastung sowohl während des Temperaturzyklustests als auch während des Falltests zu verteilen. - Bei einigen Ausführungsformen können die RDL-Flügel an den RDL-Lötstellen-Pads am äußeren Rand sowie in der zweiten Reihe Umfangsseitiger Lötstellen, die in
9 mit X gekennzeichnet sind, angeordnet sein. Diese Stellen in der zweiten Reihe (oder Spalte) werden als benachbart zu den Lötstellen am äußeren Rand betrachtet. Die Lötstelle918 zeigt eine RDL-Pad-Schicht919 mit einer erweiterten Geometrie, die eine Erweiterung oder einen Flügel aufweist, der sich radial nach außen von der Mitte902 eines Chips und radial von der Lötstelle918 erstreckt, was zu verbesserter Funktionssicherheit während eines Temperaturzyklustests und im praktischen Einsatz führt. Die erweiterte Geometrie des RDL-Pads919 kann sich ähnlich auch radial nach innen zur Mitte902 hin erstrecken. -
6 ,7 und8 zeigen beispielhafte RDL-Pad-Erweiterungsgeometrien oder RDL-Erweiterungsflügelformen502 ,603 und804 . Die Geometrie oder Flügelform von7 erstreckt sich in entgegengesetzten Richtungen um eine Lötstelle herum. Es wird auch angemerkt, dass die Breite des Flügels im Wesentlichen mit dem Durchmesser oder der Breite des RDL-Pads gleich ist, das sich unter der UBM-Schicht befindet. -
10 offenbart verschiedene zusätzliche beispielhafte Konfigurationen von RDL-Flügelerweiterungen oder Erweiterungsgeometrien. Die Flügelerweiterung920 ist ähnlich der in8 gezeigten Flügelerweiterung, außer dass die Seiten921 ,922 und923 jeweils dieselbe Länge haben. Die Erweiterung930 hat einen gebogenen Rand932 , der mit der Biegung um den runden RDL-Pad-Bereich934 gleich sein kann oder eine andere Biegung aufweisen kann. Die RDL-Erweiterung940 hat zwei Seiten941 und942 mit im Wesentlichen der gleichen Länge, wobei die Mitte oder der Schnittpunkt944 der beiden Seiten941 und942 abgerundet ist, um eine mögliche Übertragung hoher Frequenzen zu minimieren. Es wird angemerkt, dass die RDL-Beispiele A, B und C von10 jeweils einen Flügel haben, der im Wesentlichen dieselbe Breite hat wie der Durchmesser oder die Breite des elementaren oder ursprünglichen RDL-Pads unter der Lötkugel und der UBM-Schicht. In10 ist unter D ein beispielhaftes erweitertes RDL-Pad mit RDL-Flügeln gezeigt, wobei die Länge der Flügel vom Mittelpunkt950 der Lötkugel951 für die erste Erweiterung952 und die zweite Erweiterung954 unterschiedlich ist. Des Weiteren ist die Breite der Erweiterung geringfügig größer (0 bis ca. 20 μm größer), als das elementare oder ursprüngliche RDL-Pad oder die UBM-Pad-Schicht. Diese beispielhaften RDL-Schicht-Konfigurationen gemäß Ausführungsformen der Erfindung sollen die Möglichkeit anderer Formen von RDL-Erweiterungen oder Erweiterungsgeometrien um eine Lötstelle herum in einem beispielhaften WLP nicht einschränken, sondern sollen stattdessen zeigen, dass die RDL-Erweiterungsformen annähernd so breit und etwas breiter sein können, als die Breite oder der Durchmesser der UBM-Schicht, wo eine Lötkugel an einem WLP zu befestigen ist. Weitere Varianten von Größe und Form der Erweiterungen sind zu zahlreich, um sie zu beschreiben, können jedoch ebenfalls dazu beitragen, Signalübertragung und Kapazität, die mit beispielhaften RDLs an jeder Lötstelle assoziiert sein können, zu minimieren. - In
11 ist ein WLP-Chip als Teil eines beispielhaften Siliziumwafers gezeigt.11 ist ein Abschnitt eines Siliziumwafers960 . Der Siliziumwafer960 hat einen Herstellungsprozess durchlaufen, bei dem ein oder mehrere einzelne Chips, beispielsweise der Chip961 , darauf ausgebildet wurden. Zwischen jedem Chip ist ein Raum vorhanden, der Straße962 genannt wird. Jede Straße repräsentiert den Abschnitt des Wafers, der erweiterbar ist, wenn der Wafer mechanisch in einzelne Chips geschnitten wird. Am Rand jeder Straße962 befindet sich ein kleines Stückchen Platz, das Chiprandtoleranz964 genannt wird. Die Straße962 , die die Chiprandtoleranz964 aufweist, ist im Allgemeinen nicht mit einer dielektrischen Schicht966 bedeckt. Wenn der Chip961 aus dem Wafer960 herausgeschnitten wird, findet das Schneiden entlang der Straße962 statt, wobei am Rand des Chips961 ein kleiner Chiprandtoleranzbereich964 stehengelassen wird. Die Chiprandtoleranz kann eine Breite DE968 haben, die von ca. 0 μm bis ca. 50 μm reicht. - Im Chip
961 , und nahe der Passivierungsschicht970 , befindet sich der aktive Bereich des Chips (nicht gezeigt). Der aktive Bereich des Chips sollte von der Passivierungsschicht970 und dem Dielektrikum966 bedeckt sein. Ein Rand972 des aktiven Bereichs ist gezeigt. Der Rand972 des aktiven Bereichs fällt mit der maximalen Strecke zusammen, die sich eine beispielhafte Flügelerweiterung974 einer RDL-Pad-Schicht976 am äußeren Rand von dem elementaren oder ursprünglichen RDL-Pad in Richtung des Rands eines Chips961 erstrecken kann. Dies ist wichtig, weil das Ende des RDL-Flügels, wie die Schaltung im Silizium des aktiven Bereichs, vom Dielektrikum966 bedeckt sein muss. Wenn sich der Rand des Flügels über den Rand972 des aktiven Bereichs hinaus in Richtung zur Straße erstreckt und freigelegt wird, nachdem der Chip961 aus dem Wafer960 geschnitten wurde, kann sich das freigelegte Ende der Flügelerweiterung974 zu schnell oder ungleichmäßig im Vergleich zum Rest der RDL abkühlen. - Der Abstand zwischen dem Rand
972 des aktiven Bereichs und der vollen Breite einer nicht geschnittenen Straße962 wird als dielektrische Überlappung980 bezeichnet. Die dielektrische Überlappung980 hat im Allgemeinen ein dielektrisches Maß (O)978 zwischen 7 und ca. 17 μm. - Durch Experimente und Computersimulation beispielhafter RDL-Flügel wie z. B. der äußeren RDL-Flügelerweiterung
974 oder der inneren RDL-Flügelerweiterung975 wurde herausgefunden, dass ein RDL-Flügel der Länge (W)989 , radial entlang einer Linie gemessen, die von der Mittellinie984 ausgeht und sich durch ein RDL-Pad mit erweiterter Geometrie erstreckt, ca. 42 μm +/– 28 μm in radialer Länge betragen sollte (der elementare oder ursprüngliche Radius988 des RDL-Pads976 nicht eingeschlossen). Die Breite einer beispielhaften inneren oder äußeren RDL-Flügelerweiterung974 ,975 sollte mit dem Durchmesser oder der Breite (2 × RDL-Pad-Radius988 ) des elementaren oder ursprünglichen RDL-Pads +/– ca. 10 μm gleich sein. Die Breite kann größer sein oder kann sich beispielsweise mit Vergrößerung des Abstands von der Mitte der Lötstelle verbreitern oder auffächern. Wenn in der Lötkugelgitteranordnung des Chips Platz ist, kann eine Ausführungsform umfangsseitige Flügel haben, die sich radial mit ca. 42 μm +/– 28 μm um den Durchmesser des RDL-Pads oder des UBM-Pads herum erstrecken. Die radiale Erweiterung um ein Pad muss nicht in jeder radialen Richtung denselben Abstand haben. - Bei einigen Ausführungsformen, bei denen eine äußere RDL-Flügelerweiterung
974 an den äußersten Lötkugelstellen erwünscht ist, kann eine maximal (WM) erlaubte äußere RDL-Flügelerweiterung974 mit der folgenden Berechnung berechnet werden:WM = D-RDLR-O 984 und dem Chiprand986 , der mit der maximal möglichen Breite der Straße962 zusammenfällt. Somit ist D der Abstand zwischen der Mitte eines UBM-Pads, RDL-Pads oder der Lötstelle984 und dem maximalen Straßenrand oder dem minimalen Chiprand986 . RDLR ist der Abstand988 , der gleich der radialen Länge oder der Hälfte der Breite (Durchmesser) des RDL-Pads, oder bei einigen Ausführungsformen, des UBM-Pads990 ist. -
12 zeigt eine Finite-Elemente-Computersimulation von Belastungsverteilung auf einer WLP-Lötstellengitteranordnungsoberfläche bei Temperaturzyklus- und Falltests. Es wurde sowohl durch den tatsächlichen Temperaturzyklustest als auch durch die Computersimulation herausgefunden, dass Belastungen aufgrund von Temperaturveränderungen neben jeder Löthöckerstelle852 am äußeren Rand auftreten, wobei sich die maximale Zugbelastungskraft sowohl radial von der Mitte der Lötstelle entfernt als auch radial von der Mitte854 des WLP856 entfernt befindet. Es wurde des Weiteren festgestellt, dass die Zugbelastung850 , die mit dem Temperaturzyklustest und mit der Simulation assoziiert ist, nahe den Lötstellen am äußeren Rand (d. h. den Lötstellen, die an den Stellen852 zentriert sind) und nicht an den inneren Lötstellen (d. h. den Lötstellen858 ) am größten ist. Es wurde weiter festgestellt, dass mit den Eck-Lötstellen860 des WLP856 größere Zugkräfte850a assoziiert waren, als andere Zugkräfte850 anderer Lötstellen852 des äußeren Rands. Die den Temperaturzyklus betreffenden Zugkräfte859 , die mit den inneren Lötstellen858 assoziiert sind, waren kleiner, als die den Temperaturzyklus betreffenden Zugkräfte850 , die mit Lötkugelstellen852 und860 des äußeren Rands assoziiert sind. - Es wurde auch ermittelt, dass Zugkräfte, die mit dem Falltest assoziiert sind, nahe einer Lötkugelstelle
852 und in radialer Richtung nach innen zur Mitte854 eines WLP856 hin maximal waren. Die den Falltest betreffenden Zugkräfte862 um die Lötkugelstellen852 herum am äußeren Rand des WLP856 waren größer, als die den Falltest betreffenden Zugkräfte864 , die mit einer inneren Lötstelle, beispielsweise den Lötstellen858 , assoziiert sind. Die maximalen den Falltest betreffenden Zugkräfte860a wurden nahe den Eck-Lötkugelstellen860 auf dem WLP858 gefunden. Es wird angemerkt, dass sich beim Temperaturzyklustest und beim Falltest die Zugkräfte auf radial gegenüberliegenden Seiten einer Lötstelle befinden. - Obwohl es in
12 nicht ausdrücklich gezeigt ist, zeigen die Temperaturzyklus- und Falltests und die Computersimulation von Ausführungsformen des Weiteren an, dass die Zugkräfte um eine Lötstelle herum abnehmen, wenn sich die Lötstelle in einer Reihe oder Spalte befindet, die von der Kante oder dem äußeren Rand der WLP-Lötstellenanordnung weiter innen liegt. Somit sind, wie bereits unter Bezug auf9 erläutert und durch die tatsächlichen Tests und die Computersimulation der Position und der Stärke von Zugkräften, die mit dem Temperaturzyklustest und dem Falltest assoziiert sind, untermauert wurde, beispielhafte RDL-Erweiterungsflügel, entweder innere oder äußere Flügel (oder erweiterte RDL-Geometrien) zum Verteilen von Zugkräften und zum Verringern des Produktausfalls, der mit Temperatur- oder Fallbelastungen einhergeht, von Nutzen, wenn sie in die Eck- und/oder die randnahen Eck-Lötstellen von WLPs, die eine Lötkugelgitteranordnung von 9 × 9 oder kleiner haben, eingebaut sind. Des Weiteren verringern RDL-Erweiterungsflügel oder erweiterte Geometrien gemäß Ausführungsformen der Erfindung den Produktausfall aufgrund von Temperaturzyklus- oder Falltest-Belastungen, wenn sie ein Teil jeder Lötstelle um den äußeren Rand einer WLP-Lötkugelgitteranordnung herum sind, die eine Lötkugelgittergröße von 10 × 10 bis 20 × 20 hat. Außerdem wird eine längere mittlere Zeit zwischen Ausfällen erreicht und/oder kann eine Resistenz gegenüber höheren Temperaturzyklustestdifferenzen oder größeren Kräften, die einem Falltest unterliegen, erreicht werden, indem beispielhafte RDL-Pad-Flügel oder erweiterte Pad-Geometrien gemäß Ausführungsformen der Erfindung sowohl an Lötkugeln am äußeren Rand eines WLP als auch an Lötkugeln nahe den Lötkugeln am äußeren Rand (den Lötkugeln, die sich in den Reihen und Spalten der Kugelgitteranordnung befinden, die den Lötstellen am äußeren Rand benachbart sind) eingebaut werden. Wenn der Einbau solcher inneren, äußeren oder äußeren und inneren Flügel an den Lötstellen, die sich nahe den Lötstellen am äußeren Rand befinden, den Bedarf, bestimmte Signalspuren auf dem WLP zwischen Lötkugeln einzufügen, negativ beeinflusst, dann können einige Ausführungsformen der Erfindung beispielhafte RDL-Erweiterungen (innere Flügel, äußere Flügel oder sowohl innere als auch äußere Flügel) oder RDL-Erweiterungsgeometrien selektiv an den Lötstellen am äußeren Rand platzieren, und an anderen Lötstellen in Reihen und Spalten der WLP-Kugelgitteranordnung, die den Lötkugeln am äußeren Rand benachbart sind, mit Betonung auf Lötkugeln, die sich neben den Ecken des WLP befinden. Auch kann die Form der erweiterten RDL-Geometrien geändert werden, um Signalspuren zwischen bestimmten Lötstellen aufzunehmen. - RDL-Pads und -Geometrien gemäß verschiedenen Ausführungsformen können einfach in WLP-Vorrichtungen vorgesehen werden, da die RDL eine der Schichten in einer integrierten Schaltung ist, die durch Maskieren des Chips und Sputtern oder Sprühen des RDL-Metalls auf die unmaskierten Teile des Chips hergestellt werden. Das Layout der RDL-Maske für Ausführungsformen der Erfindung erfolgt ähnlich der momentan verwendeten Technik zum Herstellen einer RDL-Maske, mit der Ausnahme, dass Flügelerweiterungen um ausgewählte oder vorgegebene RDL-Pad-Stellen herum eingebaut werden.
- Bei einigen Ausführungsformen hängt die Größe der Flügelerweiterung von der Position der Lötstelle vom Rand des Chips ab. Des Weiteren müssen nicht alle RDL-Flügel (innere Flügel, äußere Flügel oder sowohl innere als auch äußere Flügel) dieselbe Größe oder denselben Bereich auf einem WLP haben. Die Größe, der Bereich oder die Geometrie der RDL-Flügelerweiterung kann gemäß der Position des bestimmten RDL-Pads in der Gitteranordnung, dem Bedarf an Signalspuren zwischen RDL-Pad-Stellen und den erwarteten Zugkräften aufgrund von Temperaturveränderungen oder Fallenlassen oder Rütteln des WLP angepasst werden, wenn es in ein Endprodukt oder eine Endvorrichtung eingebaut wird. Wichtig ist, dass ein Teil des RDL-Flügelerweiterungsbereichs oder der erweiterten RDL-Geometrie so angeordnet wird, dass er wenigstens eine Region nahe einer Lötstelle bedeckt, die radial sowohl von der Mitte des Chips als auch von dem assoziierten UBM-Pad entfernt ist, um zusätzlichen Schutz vor Temperaturbelastung zu gewähren. Des Weiteren ist es wichtig, dass der RDL-Erweiterungsbereich oder die erweiterte RDL-Geometrie so angeordnet wird, dass wenigstens eine Region nahe einer Lötstelle bedeckt wird, die sich zwischen der Mitte des Chips und dem assoziierten UBM-Pad befindet, um zusätzlichen Schutz vor Rütteln und Stoßbelastungen beim Falltest zu gewähren.
- Während der tatsächlichen Temperaturzyklus-Funktionssicherheitstests von Ausführungsformen der Erfindung umfasste der Temperaturzyklustest das Verändern der Temperatur bei einer beispielhaften WLP-Vorrichtung (und einer assoziierten gedruckten Leiterplatte) von –40°C bis 125°C, wobei jeder Zyklus eine Stunde dauerte. Für WLPs des Stands der Technik mit RDL-Pads, die ungefähr dieselbe Größe haben wie das UBM-Pad oder geringfügig kleiner sind, wurden drei Tests durchgeführt. Jeder Test bestand aus 77 neuen WLPs des Stands der Technik, die 500 Temperaturzyklen durchliefen. Die drei Temperaturzyklustests der Vorrichtungen des Stands der Technik ergaben für jedes der 77 Testmuster 26, 9 und 14 Ausfälle.
- WLPs gemäß Ausführungsformen der Erfindung wurden in ähnlicher Weise bei einem Temperaturzyklustest von –40°C bis 125°C pro Zyklus getestet, wobei jeder Zyklus eine Stunde dauerte. Es wurden ebenfalls drei Tests durchgeführt, wobei jeder Test 77 neue beispielhafte WLPs enthielt. Nach 500 aufeinander folgenden Temperaturzyklen war keines der beispielhaften WLPs, die Ausführungsformen der Erfindung aufwiesen, in einem der drei Sätze von 77 neuen Vorrichtungen ausgefallen. Die drei Sätze von 77 Vorrichtungen wurden dann weiteren 500 aufeinander folgenden Temperaturzyklen unterworfen, was insgesamt 1.000 Temperaturzyklustests ergab. Nach den 1.000 Temperaturzyklen war keines der beispielhaften WLPs, die beispielhafte RDL-Erweiterungsflügel oder Erweiterungsgeometrien aufweisen, beim Temperaturzyklustest ausgefallen.
- Eine zusätzliche Ausführungsform der Erfindung ist es, progressiv kleinere Flügelerweiterungen (innere, äußere oder innere und äußere Flügel) oder RDL-Erweiterungsgeometrien zu haben, die sich entweder radial nach innen, nach außen, oder beides an einigen oder allen der RDL-Pad-Stellen in jeder nächsten Reihe und Spalte erstrecken, während sich die Lötstelle vom äußeren Rand des Chips nach innen zur Mitte hin bewegt. Diese Ausführungsform verbessert die mittlere Zeit zwischen dem Ausfall und der Funktionssicherheit von WLPs weiter, während die Größe der Lötkugelgitteranordnung von 10 × 10 bis zu Anordnungen von 20 × 20 Lötstellen wächst. Das Hinzufügen erweiterter RDL-Geometrien gemäß dieser Ausführungsform kann auch WLPs bereitstellen, die höhere Temperaturveränderungen und raue Umgebungsbedingungen aushalten können.
- Vorrichtungen, die vom Einbau von WLPs gemäß Ausführungsformen der Erfindung profitieren können, sind in der Hand zu haltende Verbraucherprodukte wie Mobiltelefone, Videorecorder, tragbare DVD-Player, tragbare Spielgeräte, in der Hand zu haltende GPS-Geräte, Laptops, Minicomputer, Organizer und im Wesentlichen alle anderen in der Hand zu haltenden Geräte, die entweder fallen gelassen werden können oder in Umgebungen mit variierender Temperatur verwendet werden können. Militärausrüstung und militärische Geräte können ebenfalls davon profitieren, dass sie eine höhere Funktionssicherheit haben, wenn sie Ausführungsformen der Erfindung enthalten. Ebenso können Rechnersysteme, die keine falltestartigen Bedingungen aushalten müssen, von beispielhaften RDL-Flügelerweiterungen oder Erweiterungsgeometrien auf WLPs profitieren, um sie dabei zu unterstützen, mit Temperaturveränderungen und nachteiligen Umgebungsbedingungen zurecht zu kommen.
- Für den Fachmann, der aus der vorliegenden Offenbarung Nutzen zieht, ist es selbstverständlich, dass die RDL-Verbesserung gemäß den verschiedenen Ausführungsformen der Erfindung die Funktionssicherheit von WLP-Vorrichtungen verbessert.
Claims (11)
- Wafer Level Package mit: einem Chip mit einer ersten Seite und einer zweiten Seite; einer Anordnung von Lötstellen auf der ersten Seite des Chips, wobei die Anordnung in Reihen und Spalten vorliegt; einer Umverdrahtungsschicht (Redistribution Layer; RDL) mit einer RDL-Pad-Stelle an jeder Lötstelle, wobei jede RDL-Pad-Stelle einen Pad-Durchmesser hat; und wobei Eck-RDL-Pad-Stellen, die mit Eck-Lötstellen der Anordnung zusammenfallen, eine erweiterte RDL-Geometrie aufweisen; wobei jede erweiterte RDL-Geometrie im Wesentlichen um eine Linie zentriert ist, die sich radial von einer Mittelstelle auf der ersten Seite durch eine Mittelstelle der Lötstelle, die damit zusammenfällt, erstreckt.
- Wafer Level Package nach Anspruch 1, wobei RDL-Pad-Stellen am äußeren Rand, die mit Lötstellen um den äußeren Rand der Anordnung herum zusammenfallen, erweiterte RDL-Geometrie aufweisen, die im Wesentlichen um eine Linie zentriert ist, die sich radial von der Mittelstelle auf der ersten Seite durch die Mittelstelle der Lötstelle, die damit zusammenfällt, erstreckt.
- Wafer Level Package nach Anspruch 2, wobei wenigstens eine erweiterte RDL-Geometrie nicht im Wesentlichen um die Linie zentriert ist, wenn eine solche erweiterte RDL-Geometrie sich nahe einer Signalspur befindet.
- Wafer Level Package nach Anspruch 1, wobei eine Vielzahl von RDL-Pad-Stellen, die mit verschiedenen Lötstellen um die Anordnung herum zusammenfallen, erweiterte RDL-Geometrie aufweisen, die im Wesentlichen um eine Linie zentriert ist, die sich radial von der Mittelstelle auf der ersten Seite durch die Mittelstelle der Lötstelle, die damit zusammenfällt, erstreckt.
- Wafer Level Package nach Anspruch 4, wobei wenigstens eine erweiterte RDL-Geometrie nicht im Wesentlichen um die Linie zentriert ist, wenn sich eine solche erweiterte RDL-Geometrie nahe einer Signalspur befindet.
- Wafer Level Package nach Anspruch 1, wobei jede erweiterte RDL-Geometrie eine Breite aufweist, die senkrecht zu der Linie ist, wobei die Breite gleich dem Pad-Durchmesser plus 0 bis ca. 20 μm ist.
- Wafer Level Package nach Anspruch 1, wobei jede erweiterte RDL-Geometrie eine Länge aufweist, die parallel zu der Linie ist, wobei die Länge in eine innere Länge und eine äußere Länge geteilt ist, wobei die innere Länge von der Mittelstelle der Lötstelle zur Mitte hin gemessen wird und gleich dem halben Pad-Durchmesser plus null bis 70 um ist, und wobei die äußere Länge von der Mittelstelle der Lötstelle von der Mitte weg gemessen wird und gleich dem halben Pad-Durchmesser plus 14 bis 70 μm ist.
- Wafer Level Package nach Anspruch 1, wobei die Anordnung von Lötstellen größer/gleich einer 8 × 8 Anordnung und kleiner/gleich einer 20 × 20 Anordnung ist.
- Siliziumwafer mit: einem Chip, der auf jeder Seite durch Straßen auf dem Wafer begrenzt ist, wobei der Chip eine erste Seite und eine zweite Seite hat, wobei der Chip des Weiteren aufweist: eine Anordnung von RDL-Pads (Redistribution Layer; RDL), die jeweils einem UBM-Pad (Under-Ball-Metal; UBM), das eine UBM-Mittelstelle hat, entspricht, wobei eine erste Vielzahl der RDL-Pads, die Mittelpositionen in der Anordnung haben, jeweils eine kreisförmige Geometrie mit einem RDL-Pad-Durchmesser haben, und wobei eine zweite Vielzahl der RDL-Pads, die Positionen um den äußeren Rand der Anordnung herum haben, jeweils eine Geometrie mit einer Länge haben, die entlang einer ersten Linie gemessen wird, die sich radial von einer Mittelstelle der ersten Seite durch die Mittelstelle des UBM, die dieser entspricht, erstreckt, und eine Breite, die entlang einer zweiten Linie gemessen wird, die senkrecht zur ersten Linie ist, und die sich durch die UBM-Mittelstelle erstreckt; wobei die Breite gleich dem RDL-Pad-Durchmesser plus null bis ca. 20 μm ist, und wobei die Länge gleich dem RDL-Pad-Durchmesser plus 14 bis ca. 140 μm ist.
- Siliziumwafer nach Anspruch 9, wobei jede Länge nicht zwingend um die entsprechende UBM-Mittelstelle zentriert ist.
- Siliziumwafer nach Anspruch 9, wobei der Chip des Weiteren eine oder mehrere dielektrische Schichten aufweist, die wenigstens den äußeren Rand jedes RDL-Pads in der Anordnung bedecken.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/616,077 US8084871B2 (en) | 2009-11-10 | 2009-11-10 | Redistribution layer enhancement to improve reliability of wafer level packaging |
US12/616,077 | 2009-11-10 | ||
PCT/US2010/056116 WO2011060002A2 (en) | 2009-11-10 | 2010-11-10 | Redistribution layer enhancement to improve reliability of wafer level packaging |
Publications (2)
Publication Number | Publication Date |
---|---|
DE112010004342T5 DE112010004342T5 (de) | 2012-08-16 |
DE112010004342B4 true DE112010004342B4 (de) | 2014-05-22 |
Family
ID=43973547
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE112010004342.6T Active DE112010004342B4 (de) | 2009-11-10 | 2010-11-10 | Verbesserung der Umverdrahtungsschicht zum Steigern der Funktionssicherheit von Wafer Level Packaging |
Country Status (4)
Country | Link |
---|---|
US (1) | US8084871B2 (de) |
CN (1) | CN102598259B (de) |
DE (1) | DE112010004342B4 (de) |
WO (1) | WO2011060002A2 (de) |
Families Citing this family (41)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7542800B2 (en) * | 2005-04-05 | 2009-06-02 | Cardiac Pacemakers, Inc. | Method and apparatus for synchronizing neural stimulation to cardiac cycles |
US8799845B2 (en) | 2010-02-16 | 2014-08-05 | Deca Technologies Inc. | Adaptive patterning for panelized packaging |
US8656333B1 (en) * | 2010-02-16 | 2014-02-18 | Deca Technologies, Inc. | Integrated circuit package auto-routing |
US9196509B2 (en) | 2010-02-16 | 2015-11-24 | Deca Technologies Inc | Semiconductor device and method of adaptive patterning for panelized packaging |
US8294264B2 (en) * | 2010-03-30 | 2012-10-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Radiate under-bump metallization structure for semiconductor devices |
US9099318B2 (en) * | 2010-10-15 | 2015-08-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor chip having different pad width to UBM width ratios and method of manufacturing the same |
US8304867B2 (en) * | 2010-11-01 | 2012-11-06 | Texas Instruments Incorporated | Crack arrest vias for IC devices |
US8624392B2 (en) | 2011-06-03 | 2014-01-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Electrical connection for chip scale packaging |
US8912668B2 (en) * | 2012-03-01 | 2014-12-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Electrical connections for chip scale packaging |
US9548281B2 (en) | 2011-10-07 | 2017-01-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Electrical connection for chip scale packaging |
US8741691B2 (en) * | 2012-04-20 | 2014-06-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of fabricating three dimensional integrated circuit |
US20130299966A1 (en) * | 2012-05-10 | 2013-11-14 | Texas Instruments Incorporated | Wsp die with offset redistribution layer capture pad |
US8710656B2 (en) | 2012-07-20 | 2014-04-29 | International Business Machines Corporation | Redistribution layer (RDL) with variable offset bumps |
US9196573B2 (en) | 2012-07-31 | 2015-11-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bump on pad (BOP) bonding structure |
US8829673B2 (en) | 2012-08-17 | 2014-09-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bonded structures for package and substrate |
US9673161B2 (en) | 2012-08-17 | 2017-06-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bonded structures for package and substrate |
US9236320B2 (en) * | 2013-06-28 | 2016-01-12 | Xintec Inc. | Chip package |
JP2015056458A (ja) * | 2013-09-10 | 2015-03-23 | 株式会社東芝 | 半導体装置 |
US9929126B2 (en) | 2014-04-03 | 2018-03-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Packages with metal line crack prevention design |
US9881857B2 (en) | 2014-06-12 | 2018-01-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Pad design for reliability enhancement in packages |
US9040316B1 (en) | 2014-06-12 | 2015-05-26 | Deca Technologies Inc. | Semiconductor device and method of adaptive patterning for panelized packaging with dynamic via clipping |
US9824990B2 (en) | 2014-06-12 | 2017-11-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Pad design for reliability enhancement in packages |
US10032704B2 (en) | 2015-02-13 | 2018-07-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Reducing cracking by adjusting opening size in pop packages |
KR102319186B1 (ko) | 2015-06-12 | 2021-10-28 | 삼성전자주식회사 | 반도체 장치 및 반도체 장치의 제조 방법 |
US10199318B2 (en) | 2016-05-19 | 2019-02-05 | Mediatek Inc. | Semiconductor package assembly |
US10157803B2 (en) * | 2016-09-19 | 2018-12-18 | Deca Technologies Inc. | Semiconductor device and method of unit specific progressive alignment |
US10573601B2 (en) | 2016-09-19 | 2020-02-25 | Deca Technologies Inc. | Semiconductor device and method of unit specific progressive alignment |
KR102009905B1 (ko) | 2017-02-21 | 2019-08-12 | 삼성전자주식회사 | 팬-아웃 반도체 패키지 |
KR101883108B1 (ko) | 2017-07-14 | 2018-07-27 | 삼성전기주식회사 | 팬-아웃 반도체 패키지 |
US11056435B2 (en) * | 2017-11-16 | 2021-07-06 | Advanced Semiconductor Engineering, Inc. | Semiconductor package with chamfered pads |
KR102073295B1 (ko) * | 2018-06-22 | 2020-02-04 | 삼성전자주식회사 | 반도체 패키지 |
US10861782B2 (en) | 2018-08-21 | 2020-12-08 | Micron Technology, Inc. | Redistribution layers including reinforcement structures and related semiconductor device packages, systems and methods |
US11476211B2 (en) * | 2019-12-19 | 2022-10-18 | Nepes Co., Ltd. | Semiconductor package and manufacturing method thereof |
KR20210103743A (ko) | 2020-02-14 | 2021-08-24 | 삼성전자주식회사 | 반도체 패키지 및 그의 제조 방법 |
CN111863759A (zh) * | 2020-03-26 | 2020-10-30 | 北京小米移动软件有限公司 | 芯片、电路板、电路板组件及电子设备 |
CN113921491A (zh) | 2020-07-08 | 2022-01-11 | 北京小米移动软件有限公司 | 芯片、电路板及电子设备 |
US11705378B2 (en) * | 2020-07-20 | 2023-07-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor packages and methods of forming the same |
CN112163355B (zh) * | 2020-09-24 | 2023-09-26 | 复旦大学 | SiC MOSFET封装结构优化设计方法、介质及设备 |
KR20220109753A (ko) | 2021-01-29 | 2022-08-05 | 삼성전자주식회사 | 포스트를 포함하는 반도체 패키지 |
CN116705740B (zh) * | 2022-09-05 | 2024-08-16 | 荣耀终端有限公司 | 一种芯片、芯片封装结构、芯片封装方法及电子设备 |
CN116298824B (zh) * | 2023-05-10 | 2023-09-15 | 深圳和美精艺半导体科技股份有限公司 | Ic封装基板的测试方法及系统 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070102817A1 (en) * | 2002-12-17 | 2007-05-10 | Tay Cheng S | Method and apparatus for reducing electrical interconnection fatigue |
US7420274B2 (en) * | 2004-04-09 | 2008-09-02 | Advanced Semiconductor Engineering, Inc. | Method for forming a redistribution layer in a wafer structure |
US20080308934A1 (en) * | 2007-04-23 | 2008-12-18 | Flipchip International, Llc | Solder bump interconnect for improved mechanical and thermo-mechanical performance |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7095116B1 (en) * | 2003-12-01 | 2006-08-22 | National Semiconductor Corporation | Aluminum-free under bump metallization structure |
US7446422B1 (en) * | 2005-04-26 | 2008-11-04 | Amkor Technology, Inc. | Wafer level chip scale package and manufacturing method for the same |
US20080142946A1 (en) * | 2006-12-13 | 2008-06-19 | Advanced Chip Engineering Technology Inc. | Wafer level package with good cte performance |
US20080169539A1 (en) * | 2007-01-12 | 2008-07-17 | Silicon Storage Tech., Inc. | Under bump metallurgy structure of a package and method of making same |
US8344505B2 (en) * | 2007-08-29 | 2013-01-01 | Ati Technologies Ulc | Wafer level packaging of semiconductor chips |
US20090174069A1 (en) * | 2008-01-04 | 2009-07-09 | National Semiconductor Corporation | I/o pad structure for enhancing solder joint reliability in integrated circuit devices |
US9000558B2 (en) * | 2009-01-19 | 2015-04-07 | Broadcom Corporation | Wafer-level flip chip package with RF passive element/ package signal connection overlay |
US7994044B2 (en) * | 2009-09-03 | 2011-08-09 | Ati Technologies Ulc | Semiconductor chip with contoured solder structure opening |
-
2009
- 2009-11-10 US US12/616,077 patent/US8084871B2/en active Active
-
2010
- 2010-11-10 CN CN201080050679.5A patent/CN102598259B/zh active Active
- 2010-11-10 DE DE112010004342.6T patent/DE112010004342B4/de active Active
- 2010-11-10 WO PCT/US2010/056116 patent/WO2011060002A2/en active Application Filing
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070102817A1 (en) * | 2002-12-17 | 2007-05-10 | Tay Cheng S | Method and apparatus for reducing electrical interconnection fatigue |
US7420274B2 (en) * | 2004-04-09 | 2008-09-02 | Advanced Semiconductor Engineering, Inc. | Method for forming a redistribution layer in a wafer structure |
US20080308934A1 (en) * | 2007-04-23 | 2008-12-18 | Flipchip International, Llc | Solder bump interconnect for improved mechanical and thermo-mechanical performance |
Also Published As
Publication number | Publication date |
---|---|
CN102598259A (zh) | 2012-07-18 |
US8084871B2 (en) | 2011-12-27 |
WO2011060002A2 (en) | 2011-05-19 |
CN102598259B (zh) | 2016-05-18 |
DE112010004342T5 (de) | 2012-08-16 |
US20110108981A1 (en) | 2011-05-12 |
WO2011060002A3 (en) | 2011-08-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE112010004342B4 (de) | Verbesserung der Umverdrahtungsschicht zum Steigern der Funktionssicherheit von Wafer Level Packaging | |
DE112012004768B4 (de) | Metallkontaktstellenstruktur für eine Erhöhung der Dicke eines Polymers, das für eine elektrische Verbindung eines Halbleiter-Chips mit einem Halbleiter-Chip-Gehäusesubstrat mit einem Lötkontakthügel verwendet wird | |
DE102014019418B4 (de) | Design einer Kontaktstellenstruktur in einem Fan-out-Gehäuse | |
DE102015104450B4 (de) | Packages mit Fähigkeit zum Verhindern von Rissen in Metallleitungen | |
DE102014102087B4 (de) | Kontaktflecke über prozesssteuerungs-/überwachungs-strukturen in einem halbleiterchip | |
DE112014001274T5 (de) | Halbleitervorrichtung | |
DE102014100512A1 (de) | Chip-gehäuse mit anschlusspads mit unterschiedlichen formfaktoren | |
DE102004025908A1 (de) | Halbleitervorrichtung | |
DE102014118950A1 (de) | Gestaffelte Via-Umverdrahtungsschicht (RDL) für ein Paket | |
DE102015102528A1 (de) | Ein Verfahren zum Verbinden eines Halbleiter-Package mit einer Platine | |
DE102013200518A1 (de) | Halbleiterpackung | |
WO2005076319A2 (de) | Halbleiterbauteil mit einem halbleiterchipstapel auf einer umverdrahtungsplatte und herstellung desselben | |
DE69013646T2 (de) | Integrierte Halbleiterschaltungsvorrichtung mit Kontaktierungsflächen am Rande des Halbleiterchips. | |
DE102004037817B4 (de) | Elektrisches Bauelement in Flip-Chip-Bauweise | |
DE102009030026A1 (de) | Kondensatorstruktur | |
EP1518272B1 (de) | Unter ein pad integrierte halbleiterstruktur | |
DE69034108T2 (de) | Halbleiteranordnung mit Leiterschichten | |
DE102013113678B4 (de) | Dreidimensionaler integrierter Schaltungskondensator | |
DE10352349B4 (de) | Halbleiterchip mit Flip-Chip-Kontakten und Verfahren zur Herstellung desselben | |
EP1719174B1 (de) | Schutzdiode zum schutz von halbleiterschaltkreisen gegen elektrostatische entladungen | |
DE102005038526B4 (de) | Integriertes Schaltkreisbauelement und zugehöriges Herstellungsverfahren | |
DE102018123859B4 (de) | Halbleitervorrichtungen und Verfahren zur Bildung derselben | |
DE10345395B4 (de) | Halbleitermodul und Verfahren zur Herstellung eines Halbleitermoduls | |
EP0313722B1 (de) | Schutzanordnung für MOS-Schaltungen | |
DE10026933C1 (de) | Faradaykäfig für integrierte Schaltung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R163 | Identified publications notified | ||
R012 | Request for examination validly filed | ||
R081 | Change of applicant/patentee |
Owner name: MAXIM INTEGRATED PRODUCTS, INC., SAN JOSE, US Free format text: FORMER OWNER: MAXIM INTEGRATED PRODUCTS, INC., SUNNYVALE, CALIF., US Effective date: 20120914 Owner name: MAXIM INTEGRATED PRODUCTS, INC., US Free format text: FORMER OWNER: MAXIM INTEGRATED PRODUCTS, INC., SUNNYVALE, US Effective date: 20120914 |
|
R082 | Change of representative |
Representative=s name: PATENTANWAELTE CANZLER & BERGMEIER PARTNERSCHA, DE Effective date: 20120914 Representative=s name: CANZLER & BERGMEIER PATENTANWAELTE, DE Effective date: 20120914 |
|
R079 | Amendment of ipc main class |
Free format text: PREVIOUS MAIN CLASS: H01L0023488000 Ipc: H01L0023500000 |
|
R079 | Amendment of ipc main class |
Free format text: PREVIOUS MAIN CLASS: H01L0023488000 Ipc: H01L0023500000 Effective date: 20130604 |
|
R016 | Response to examination communication | ||
R016 | Response to examination communication | ||
R016 | Response to examination communication | ||
R018 | Grant decision by examination section/examining division | ||
R079 | Amendment of ipc main class |
Free format text: PREVIOUS MAIN CLASS: H01L0023500000 Ipc: H01L0023488000 |
|
R079 | Amendment of ipc main class |
Free format text: PREVIOUS MAIN CLASS: H01L0023500000 Ipc: H01L0023488000 Effective date: 20140326 |
|
R020 | Patent grant now final | ||
R020 | Patent grant now final |
Effective date: 20150224 |