DE112008000248B4

DE112008000248B4 - System mit im Waferbonding-Zwischenraum gebildeten Chipkühlkanälen

Info

Publication number: DE112008000248B4
Application number: DE112008000248T
Authority: DE
Inventors: Peter Hartwell; Duncan Stewart
Original assignee: Hewlett Packard Development Co LP
Current assignee: Hewlett Packard Development Co LP
Priority date: 2007-01-31
Filing date: 2008-01-31
Publication date: 2012-10-18
Anticipated expiration: 2028-02-01
Also published as: JP5096494B2; JP2010517322A; US20080179736A1; CN101601132A; DE112008000248T5; CN101601132B; KR20090106584A; US8030754B2; WO2008094646A1

Abstract

System (500), mit:
einem Wärmeentnahmematerial (530);
einem ersten Wafer (104), in dem eine Photodiode vorliegt; und
einem zweiten Wafer (102) in dem ein Optischer-Wellenleiter-Pfademitter vorliegt,
wobei der erste Wafer und der zweite Wafer anhand eines Waferbondingprozesses, der einen Zwischenraum (128) zwischen dem ersten Wafer und dem zweiten Wafer bildet, aneinander gebondet sind, wobei der Zwischenraum dahin gehend konfiguriert ist, um das Wärmeentnahmematerial (530) aufzunehmen,
wobei in dem Zwischenraum (128) zwischen dem ersten Wafer (104) und dem zweiten Wafer (102) ein strukturiertes Bondingmaterial (114), das eine Waferbondverbindung zwischen dem ersten Wafer (104) und dem zweiten Wafer (102) bewirkt, und ein Zwischenraumeinstellmaterial (112) zum Aufrechterhalten eines Abstands zwischen dem ersten Wafer (104) und dem zweiten Wafer (102) während des Waferbondingprozesses angeordnet ist,
wobei das Zwischenraumeinstellmaterial (112) geformt ist, um einen Kanal (506) zum Aufnehmen und Lenken des Wärmeentnahmematerials (530) zu bilden, und
wobei das...

Description

Da herkömmliche Integrierte-Schaltung-Chips mit hoher Leistung immer kleiner hergestellt werden, kann der verringerte Formfaktor zu einer Zunahme der Leistungsdichte in diesen kleineren Bauelementen führen. Als solches kann ein Integrierte-Schaltung-Chip mit hoher Leistung große Mengen an Wärme erzeugen, die die Funktion und Leistungsfähigkeit des Bauelements negativ beeinflussen kann.
Es wurden bereits viele herkömmliche Lösungen entwickelt, um eine Wärmeentnahme aus einem Integrierte-Schaltung-Chip mit hoher Leistung zu unterstützen. Jedoch müssen die Wärmesenken und Gebläse eventuell groß sein, um eine effektive Kühlung bereitzustellen, und eventuell sind sie mit mobilen Rechenlösungen unvereinbar. Eine weitere konventionelle Lösung besteht darin, thermoelektrische Kühlvorrichtungen mit dem Integrierte-Schaltung-Chip zu koppeln, diese Lösung kann jedoch teuer sein. Eine wieder andere herkömmliche Lösung beinhaltet Fluidkühlungsschemata, jedoch sind derartige Schemata üblicherweise nicht effektiv genug, um die erforderliche Menge an erzeugter Wärme zu entnehmen.
Die US 2006/0160327 A1 beschreibt ein Verfahren zum Bilden eines Silizium-auf-Isolator(SOI)-Wafers, welches das Bilden eines oder mehrerer Kanäle in einer oberen Oberfläche eines ersten Wafers, und Bilden einer Isolierschicht auf einem zweiten Wafer umfasst. Der zweite Wafer wird behandelt, um eine strukturelle Schwäche darin zu erzeugen, und die Wafer werden dann miteinander verbunden, so dass die Kanäle der Isolierschicht gegenüber liegen. Ein Teil des zweiten Wafers wird dann an einer strukturell geschwächten Stelle entfernt.
Die US 2003/0164231 A1 beschreibt elektroosmotischen Pumpen, die der Lage sind, einen hohen Druck und Fluss ohne bewegliche mechanische Teile und die damit verbundene Erzeugung von unerwünschtem Rauschen zu erzeugen.
Die US 2002/0089055 A1 beschreibt ein Chip-Verpackungs-System mit verbesserter thermischer Kühlung. Ein Diamant-Dünnfilm wird verwendet, um zumindest die Oberflächenschicht eines bestehenden Verpackungsmaterials zu ersetzen, um einen hoch wärmeleitenden Pfad zu einer Wärmesenke zu bilden.
Die US 2006/0057774 A1 beschreibt ein mikroelektronisches Element, das ein mikroelektronisches Substrat mit ersten Verbindungsstellen und ein Trägerelement mit zweiten und dritten Verbindungsstellen umfasst. Eine Vielzahl von elektrisch leitfähigen Verbindungen ist zwischen den ersten Verbindungsstellen und den zweiten Verbindungsstellen vorgesehen, wobei benachbarte leitfähige Verbindungen beabstandet sind, um einen Strömungskanal zu definieren.
Die US 6,780,678 B2 beschreibt ein System zum Kühlen optoelektronischer Elemente, das ein Substrat und ein erste optoelektronisches Element auf demselben umfasst. Darüber hinaus ist ein erster Kanal in dem Substrat gebildet und ein erstes Wärmeübertragungsfluid ist in dem ersten Kanal angeordnet, welches thermisch mit dem ersten optoelektronischen Element gekoppelt ist, um Wärme von dem ersten optoelektronischen Element abzuführen.
Der vorliegenden Erfindung liegt die Aufgabe zugrunde, ein verbessertes System zu schaffen, das die obigen Probleme vermeidet.
Diese Aufgabe wird durch ein System nach Anspruch 1 gelöst.
1A ist eine Querschnitts-Seitenansicht zweier Wafer vor einem Waferbondingprozess (Waferverbindungsprozess) zur Erläuterung von Teilaspekten der Erfindung.
1B ist eine Querschnitts-Seitenansicht eines exemplarischen Chips zur Erläuterung von Teilaspekten der Erfindung.
2 ist eine exemplarische perspektivische Ansicht eines Chips (oder einer Vorrichtung) zur Erläuterung von Teilsaspekten der Erfindung.
3 ist eine exemplarische Draufsicht auf einen Chip (oder eine Vorrichtung) zur Erläuterung von Teilsaspekten der Erfindung.
4 ist eine exemplarische Draufsicht auf einen Chip (oder eine Vorrichtung) zur Erläuterung von Teilsaspekten der Erfindung.
5 ist eine Draufsicht auf das exemplarische System gemäß verschiedenen Ausführungsbeispielen der Erfindung.
6 ist eine exemplarische perspektivische Ansicht eines Chips (oder einer Vorrichtung) zur Erläuterung von Teilsaspekten der Erfindung.
7 ist eine exemplarische perspektivische Ansicht eines Chips (oder einer Vorrichtung) zur Erläuterung von Teilsaspekten der Erfindung.
8 ist eine Draufsicht auf einen Chip (oder eine Vorrichtung) zur Erläuterung von Teilsaspekten der Erfindung.
9 ist eine exemplarische perspektivische Ansicht eines Chips (oder einer Vorrichtung) zur Erläuterung von Teilsaspekten der Erfindung.
10 ist ein Flussdiagramm eines exemplarischen Verfahrens welches zur Herstellung des erfindungsgemäßen Systems geeignet ist.
Im Folgenden wird ausführlich auf verschiedene Ausführungsbeispiele gemäß der Erfindung Bezug genommen, von denen Beispiele in den beiliegenden Zeichnungen veranschaulicht sind. Obwohl die Erfindung in Verbindung mit verschiedenen Ausführungsbeispielen beschrieben wird, wird man sich darüber im Klaren sein, dass diese verschiedenen Ausführungsbeispiele die Erfindung nicht einschränken sollen. Im Gegenteil, die Erfindung soll Alternativen, Modifikationen und Äquivalente, die in dem Schutzumfang der Erfindung, wie er gemäß den Ansprüchen ausgelegt wird, enthalten sind, abdecken. Ferner sind in der folgenden ausführlichen Beschreibung verschiedener Ausführungsbeispiele gemäß der Erfindung zahlreiche spezifische Einzelheiten dargelegt, um ein gründliches Verständnis der Erfindung zu vermitteln.
1A ist eine Querschnitts-Seitenansicht zweier Wafer vor einem Waferbondingprozess wie er zur Herstellung des erfindungsgemäßen Systems verwendet wird. Im Einzelnen veranschaulicht 1A einen exemplarischen Abdeckungswafer 102 und einen exemplarischen Integrierte-Schaltung-Wafer (IC-Wafer, IC = integrated circuit) 104 vor einem Waferbondingprozess. Es wird darauf hingewiesen, dass als Vorbereitung auf den Waferbondingprozess ein oder mehrere Bondingmaterialien (Verbindungsmaterialien) 114 sowohl auf dem Abdeckungswafer 102 als auch auf dem Integrierte-Schaltung-Wafer 104 aufgebracht oder implementiert werden kann bzw. können. Außerdem kann bzw. können ein oder mehrere dielektrische Zwischenraumeinstellmaterialien 112 als Vorbereitung auf den Waferbondingprozess auf dem Integrierte-Schaltung-Wafer 104 aufgebracht oder implementiert werden. Im Einzelnen kann während des Waferbondingprozesses einer der Zwecke des einen oder der mehreren dielektrischen Zwischenraumeinstellmaterialien 112 darin bestehen, zwischen dem Abdeckungswafer 102 und dem Integrierte-Schaltung-Wafer 104 einen bestimmten Abstand (oder Zwischenraum) aufrechtzuerhalten und zu bilden.
1B ist eine Querschnitts-Seitenansicht eines exemplarischen Chips (oder einer exemplarischen Vorrichtung) 100 zur Erläuterung von Teilaspekten der Erfindung, der einen Zwischenraum 128 umfasst, der während eines Waferbondingprozesses zwischen den Wafern 102 und 104 gebildet wird und der dazu verwendet werden kann, ein Wärmeentnahmematerial aufzunehmen. Es wird besonders erwähnt, dass das Wärmeentnahmematerial auf eine beliebige, der hierin beschriebenen ähnliche Weise implementiert werden kann. Der Chip 100 kann den Abdeckungswafer 102 und den Integrierte-Schaltung-Wafer 104 umfassen, wobei der Abdeckungswafer 102 und der Integrierte-Schaltung-Wafer 104 anhand eines Waferbondingprozesses aneinander gebondet (miteinander verbunden) sind. Der Waferbondingprozess kann in dem Zwischenraum 128 einen oder mehrere Kanäle bilden, der bzw. die dazu verwendet kann bzw. können, ein Wärmeentnahmematerial (oder Kühlmaterial) strömen zu lassen, um Wärme aus den Wafern (oder Chips) 102 und 104 zu entnehmen.
Der Waferbondingprozess kann eutektisches Bonden, Kompressionsbonden, Fusionsbonden, Lötbonden, anodisches Bonden, plasmaunterstütztes Bonden und/oder Adhäsionsbonden umfassen. Der Integrierte-Schaltung-Wafer 104 kann auch als Elektronische-Schaltung-Wafer 104 oder als Elektrische-Schaltung-Wafer 104 bezeichnet werden. Das Wärmeentnahmematerial kann auch als Kühlmaterial oder Kühlmittel bezeichnet werden, und umgekehrt. Außerdem kann das Wärmeentnahmematerial auf eine beliebige, der hierin beschriebenen ähnliche Weise implementiert werden. Bei einem Ausführungsbeispiel kann der Waferbondingprozess eine oder mehrere Bandverbindungen 114 umfassen, die den Abdeckungswafer 102 und den Integrierte-Schaltung-Wafer 104 koppeln kann bzw. können und dabei auch elektrische Verbindungen zwischen dem Abdeckungswafer 102 und dem Integrierte-Schaltung-Wafer 104 liefern. Es wird darauf hingewiesen, dass der Abdeckungswafer 102 bei verschiedenen Ausführungsbeispielen eine oder mehrere Schaltungen 110 umfassen kann. Beispielsweise kann bzw. können die eine oder die mehreren Schaltungen 110 des Abdeckungswafers 102 bei einem Ausführungsbeispiel mechanische, optische und/oder zusätzliche elektrische Komponenten umfassen, die die Fähigkeiten des Integrierte-Schaltung-Wafers 104 verstärken können. Beispielsweise können die optischen Komponenten einen oder mehrere Photodetektoren, elektronische optische Modulatoren (EOMs – electronic optical modulators), optische Wellenleiter, Laser und/oder eine elektrische Schaltungsanordnung umfassen. Erfindungsgemäß umfasst der Abdeckungswafer 102 einen Optischen-Wellenleiter-Pfademitter. Der Abdeckungswafer 102 kann als optischer Wafer, mechanischer Wafer, mechanischer Wafer oder elektrischer Wafer implementiert sein. Bei einem Ausführungsbeispiel kann der Integrierte-Schaltung-Wafer 104 einen oder mehrere Vorsprünge oder „Vorstände” (z. B. 124 und 126) umfassen, der bzw. die über den Abdeckungswafer 102 hinaus vorsteht bzw. vorstehen, wobei der eine oder die mehreren Vorsprünge eine oder mehrere elektrische Bondkontaktstellen (Verbindungskontaktstellen) 116 (z. B. für chipexterne Verbindungen) umfassen kann bzw. können. Bei einem Ausführungsbeispiel kann der Integrierte-Schaltung-Wafer 104 eine oder mehrere Schaltungen 120 umfassen, die elektrisch und/oder optisch sein kann bzw. können Die eine oder mehreren Schaltungen 120 des Integrierte-Schaltung-Wafers 104 können ein oder mehrere aktive Schaltungselemente, passive Schaltungselemente, Speicherelemente, programmierbare Schaltungselemente, Zentralverarbeitungseinheiten (CPUs – central processing units), mehradrige CPUs, feldprogrammierbare Gatterarrays (FPGAs – field programmable gate arrays) und/oder dynamische Direktzugriffsspeicher (DRAMS – dynamic random access memories) umfassen.
In der 1A können bei einem Ausführungsbeispiel sowohl der Abdeckungswafer 102 als auch der Integrierte-Schaltung-Wafer 104 jeweils auf einem anderen Wafer hergestellt und, nachdem jeder vollständig ist, anschließend zusammengebracht werden, indem sie aneinander gebondet werden. Beispielsweise kann der Integrierte-Schaltung-Wafer 104 bei einem Ausführungsbeispiel in einem standardmäßigen Prozess in einer Waferherstellungseinrichtung hergestellt und mit einigen zusätzlichen Arbeitsvorgängen modifiziert werden, um ihn auf einen Waferbondingprozess vorzubereiten. Beispielsweise können die Arbeitsvorgänge ein Öffnen zusätzlicher Durchkontaktierungen in seiner oberen Passivierungsschicht umfassen, und bei einem Ausführungsbeispiel kann anschließend eine Keimschicht aus Bondmaterial hinzugefügt werden, die eine Hälfte der Waferbondverbindung bildet. Das Bondmaterial kann dielektrisches Material 112 und/oder Waferbonding-Verbindungsmaterial (Waferbonding-Verbindungsleitungsmaterial) 114 umfassen.
Bei der 1A kann ein anderer Wafer (z. B. Siliziumwafer) vorbereitet werden, der als Abdeckungswafer 102 für den Integrierte-Schaltung-Wafer 104 dient. Der Abdeckungswafer 102 kann eine strukturierte Schicht aus Bondmaterial enthalten, die die Bondverbindung mit dem Integrierte-Schaltung-Wafer 104 bilden kann. Das Bondmaterial kann dielektrisches Material 112 und/oder Waferbonding-Verbindungsmaterial 114 umfassen. Bei einem Ausführungsbeispiel ist das Bondmaterial (z.B. 112 und/oder 114) dahin gehend strukturiert, eine oder mehrere Funktionen durchzuführen, wie das Einstellen des Zwischenraums 128 zwischen dem Abdeckungswafer 102 und dem Integrierte-Schaltung-Wafer 104, Bilden von Bereichen, um eine gute Adhäsion der Wafer 102 und 104 zu gewährleisten, Hinzufügen von wandartigen Strukturen, die als ein oder mehrere Kanäle für das Wärmeentnahmematerial dienen können, und/oder Herstellen einer oder mehrerer elektrischer Verbindungen, um Signale an den Abdeckungswafer 102 zu leiten, falls er eine oder mehrere zusätzliche Bauelemente oder Funktionalität umfasst.
In den 1A und 1B wird bei einem Ausführungsbeispiel eine Kombination der Waferbonding-Verbindungsschicht 114 und auch des dielektrischen Zwischenraumeinstellmaterials 112 dazu verwendet, in dem Zwischenraum 128 einen oder mehrere Kanäle zu bilden. Es wird darauf hingewiesen, dass mit der Kombination des Waferbonding-Verbindungsmaterials 114 und des dielektrischen Materials 112 eine große Vielfalt an Formen gebildet werden kann. Das dielektrische Zwischenraumeinstellmaterial 112 kann zu jeder beliebigen Form gebildet werden, die einen Fluss für das Wärmeentnahmematerial definieren würde. Es wird besonders erwähnt, dass durch Montieren oder Bilden des einen oder der mehreren Kanäle zum Lenken des Flusses des Wärmeentnahmematerials in dem Zwischenraum 128 der gebondeten Wafer 102 und 104 der eine oder die mehreren Kanäle zu einem festen Bestandteil des Halbleiterchips 100 werden. Ferner kann dadurch, dass der eine oder die mehreren Kanäle in dem Zwischenraum 128 angeordnet sind, das Wärmeentnahmematerial ganz nahe bei oder in der Nähe der Schaltungen (z. B. 110 und 112) und der Verbindungen 114 der Wafer 102 und 104 sein, wodurch eine effizientere Entnahme erzeugter Wärme aus dem Chip 100 ermöglicht wird.
Es wird besonders erwähnt, dass das Bondmaterial des Waferbondingprozesses ein Leiter oder ein Isolator oder eine Kombination von beiden sein kann. Der Waferbondingprozess oder das Waferbondingverfahren, der bzw. das dazu verwendet werden kann, den Abdeckungswafer 102 und den Integrierte-Schaltung-Wafer 104 zu koppeln, kann auf viele verschiedene Weisen implementiert werden. Beispielsweise kann das Waferbondingverfahren bei verschiedenen Ausführungsbeispielen Silizium-zu-Oxid-Fusionsbunden, plasmaunterstütztes Silizium-zu-Oxid- oder Oxid-zu-Oxid-Bonden, anodisches Metall-zu-Oxid-Bonden, Metall-zu-Metall-Lötbunden und Metall-zu-Metall-Kompressionsbonden umfassen. Bei einem Ausführungsbeispiel kann eine plasmaunterstützte, Löt-, eutektische oder Kompressionsbondverbindung dazu verwendet werden, einen Schaden an integrierten Schaltungen des Integrierte-Schaltung-Wafers 104 auf Grund der hohen Temperaturen der Fusionsbondverbindung oder der hohen Spannungen beim anodischen Bonden zu verhindern. Man beachte, dass die Löt-, eutektischen oder Kompressionsbondverbindungen zusätzliche Strukturen (z. B. 112) umfassen können, um dazu beizutragen, den Zwischenraum zwischen dem Abdeckungswafer 102 und dem Integrierte-Schaltung-Wafer 104 mechanisch einzustellen. Nach dem Bonden kann der Abdeckungswafer 102 bei einem Ausführungsbeispiel dahin gehend strukturiert sein, einen Zugriff auf elektrische Bondkontaktstellen 116 auf dem Integrierte-Schaltung-Wafer 104 zu ermöglichen, was dazu verwendet werden kann, elektrische Signale an die Anschlussstifte eines (nicht gezeigten) IC-Gehäuses zu leiten. Man beachte, dass ein Schema hierfür in den US-Patentschriften Nummern 7,042,105 B2 und 6,955,976 B2 , präsentiert wird.
Bei einem Ausführungsbeispiel kann in den 1A und 1B die gestapelte Anordnung des Abdeckungswafers 102 und des Integrierte-Schaltung-Wafers 104 die optischen Schaltungen direkt oberhalb der elektronischen Verbindungen 114 platzieren, um die beste Leistungsfähigkeit zu erhalten. Bei einem Ausführungsbeispiel kann die chipexterne Verbindung für beide Arten von Signalen für den Abdeckungswafer 102 und den Integrierte-Schaltung-Wafer 104 auf unkomplizierte Weise gehandhabt werden. Es wird darauf hingewiesen, dass, wie auch immer der Abdeckungswafer 102 implementiert ist, sowohl der Abdeckungswafer 102 als auch der Integrierte-Schaltung-Wafer 104 vor der Montage einzeln getestet werden können, um eine Fehlersuche zu erleichtern. Bei einem Ausführungsbeispiel kann die Montage oder die Integration des Abdeckungswafers 102 und des Integrierte-Schaltung-Wafers 104 unter Verwendung einer standardmäßigen Waferbondingtechnologie auf einfache Weise verlaufen.
In dem Chip 100 der 1B befindet sich der Integrierte-Schaltung-Wafer 104 (der elektronische Komponenten aufweisen kann) unten, und der Abdeckungswafer 102 (der mechanische, optische und/oder elektrische Komponenten aufweisen kann) befindet sich oben. Bei einem Ausführungsbeispiel kann der Abdeckungswafer 102 unter Verwendung eines Verbindungshalbleiterprozesses hergestellt oder verarbeitet werden, um dessen eine oder mehreren elektrooptischen Komponenten zu bauen. Bei einem Ausführungsbeispiel können der Abdeckungswafer 102 und der Integrierte-Schaltung-Wafer 104 in einem CMOS-Elektronik-Prozess (CMOS = complementary metal-oxide-semiconductor, Komplementär-Metalloxid-Halbleiter) hergestellt oder verarbeitet werden. Es wird besonders erwähnt, dass der Abdeckungswafer 102 und der Integrierte-Schaltung-Wafer 104 mit einer physischen und elektrischen Verbindung 114 wafergebondet sein können, die die Wafer 102 und 104 zusammenhalten kann und auch ermöglicht, dass elektrische Signale von dem Integrierte-Schaltung-Wafer 104 zu dem Abdeckungswafer 102 gelangen, und umgekehrt.
Man beachte, dass das Löt- und das eutektische Waferbondingverfahren bei geringer Temperatur (z. B. 250–350°C) implementiert werden können. Das Bandmaterial für jedes dieser Waferbondingverfahren kann eine Goldzinnbondverbindung, eine Goldgermaniumbondverbindung und dergleichen umfassen. Beispielsweise kann im Fall einer Gold- und Zinnbondverbindung eine Goldschicht auf einen ersten Wafer (z. B. 102) aufgebracht werden, während eine Zinnschicht auf einen zweiten Wafer (z. B. 104) aufgebracht werden kann, und anschließend können die Wafer 102 und 104 aneinander geklebt werden. Das Gold und das Zinn können erwärmt werden, und anschließend interdiffusieren sie und banden die Wafer 102 und 104 aneinander. Bei einem Ausführungsbeispiel kann das Bondingmaterial auf die Art und Weise eines Dünnfilms aufgebracht werden, was eine genauere Steuerung des Volumens des Bondingmaterials liefert. Bei Löt- und eutektischen Waferbondingverfahren kann die Anschlussstellengröße oder Kontaktgröße etwa einen 25 Mikron (oder Mikrometer) aufweisenden Kreis betragen. Wie zuvor erwähnt wurde, kann ehre andere Waferbondingtechnik ein Kompressionsbonden umfassen. Beispielsweise kann Gold sowohl auf den Abdeckungswafer 102 als auch den Integrierte-Schaltung-Wafer 104 aufgebracht werden, anschließend kann Druck ausgeübt und im Wesentlichen keine Wärme zugeführt werden, und das Gold kann sich vermischen und eine Bondverbindung liefern, die die Wafer 102 und 104 aneinander koppelt.
In den 1A und 1B ist zu erwähnen, dass das eine oder die mehreren Zwischenraumeinstellmaterialien 112 in dem Chip 100 enthalten sein kann bzw. können. Bei einem Ausführungsbeispiel werden während eines Kompressionswaferbondingprozesses ein oder mehrere Zwischenraumeinstellmaterialien 112 verwendet, um den Zwischenraum 128 zu bilden. Bei einem Ausführungsbeispiel kann bzw. können das eine oder die mehreren Zwischenraumeinstellmaterialien 112 während eines Löt- oder eutektischen Waferbondingprozesses verwendet werden, um den Zwischenraum 128 zu bilden und um zu verhindern, dass das Bondingmaterial zwischen dem Abdeckungswafer 102 und dem Integrierte-Schaltung-Wafer 104 herausgepresst wird.
Es wird darauf hingewiesen, dass eine Waferbondingtechnik, die gemäß einem Ausführungsbeispiel der Erfindung verwendet werden kann, als anodisches Bonden bezeichnet wird. Im Einzelnen kann anodisches Banden beinhalten, dass die Wafer 102 und 104 (z. B. mit einem oder mehreren Zwischenraumeinstellmaterialien 112 zwischen denselben) zusammengebracht werden und dass ein Strom durch die Wafer 102 und 104 und das Zwischenraumeinstellmaterial 112 geleitet wird, um sie miteinander zu verschmelzen. Bei einem Ausführungsbeispiel kann es bei dem anodischen Bonden wünschenswert sein, diese derart zu platzieren, dass der Strom nicht durch Elektronik des Abdeckungswafers 102 und des Integrierte-Schaltung-Wafers 104 gelangt. Eine andere Waferbondingtechnik, die gemäß einem Ausführungsbeispiel der Erfindung verwendet werden kann, wird als Fusionsbonden bezeichnet, das beinhalten kann, Silizium auf beliebige Zwischenraumeinstellmaterialien 112 eines Wafers (z. B. 102) aufzubringen und Siliziumdioxid auf Bereiche des anderen Wafers (z. B. 104), die beliebigen Zwischenraumeinstellmaterialien 112 entsprechen, aufzubringen und dieselben anschließend zusammenzubringen, um eine Bondverbindung zu bilden. Eine wieder andere Waferbondingtechnik, die gemäß einem Ausführungsbeispiel der Erfindung verwendet werden kann, wird als örtliche Erwärmung bezeichnet. Beispielsweise können bei einem Ausführungsbeispiel ein oder mehrere Laser dazu verwendet werden, die Erwärmung an jeglichen Zwischenraumeinstellmaterialien 112, die zwischen den Wafer 102 und 104 angeordnet sind, örtlich zu begrenzen.
In der 1B kann der Chip 100 den Abdeckungswafer 102 und den Integrierte-Schaltung-Wafer 104 umfassen, die mittels Waferbonden miteinander verbunden wurden, um den Zwischenraum 128 zwischen denselben zu bilden, um Wärmeentnahmematerial aufzunehmen. Bei einem Ausführungsbeispiel umfasst das Waferbonden, das den Abdeckungswafer 102 und den Integrierte-Schaltung-Wafer 104 koppelt, einen oder mehrere Kanäle zum Lenken des Flusses des Wärmeentnahmematerials. Der Abdeckungswafer 102 kann dielektrisches Material, ein Substrat 108 (z.B. Silizium), eine oder mehrere Schaltungen 110 (z. B. optische und/oder elektronische) und eine oder mehrere Metallverbindungen umfassen. Der Integrierte-Schaltung-Wafer 104 kann dielektrisches Material, Siliziumwafer 122, eine oder mehrere Schaltungen 120 (z. B. optische und/oder elektronische), Metallverbindungen, eine oder mehrere elektrische Bandkontaktstellen 116 und einen oder mehrere Vorsprünge oder „Vorstände” 124 und 126, die über den Abdeckungswafer 102 hinaus vorstehen, umfassen. Außerdem ist bzw. sind der Abdeckungswafer 102 und/oder der Integrierte-Schaltung-Wafer 104 dahin gehend implementiert, Zwischenraumeinstellmaterial 112 zu umfassen (das als Abstandshalter bezeichnet werden kann).
2 ist eine exemplarische perspektivische Ansicht eines Chips (oder einer Vorrichtung) 100a zur Erläuterung von Teilaspekten der Erfindung. Es wird darauf hingewiesen, dass 2 veranschaulicht, dass der Integrierte-Schaltung-Wafer 104 des Chips 100a einen oder mehrere Vorsprünge oder „Vorstände” (z. B. 124 und 125) umfassen kann, die über den Abdeckungswafer 102 hinaus vorstehen. Beispielsweise können eine oder mehrere Seiten des Integrierte-Schaltung-Wafers 104 über eine oder mehrere Seiten des Abdeckungswafers 102 hinaus vorstehen. Jedoch wird bei einem Ausführungsbeispiel besonders erwähnt, dass der Integrierte-Schaltung-Wafer 104 des Chips 100a ohne jegliche Vorsprünge oder „Vorstände” (z. B. 124 und 125), die über den Abdeckungswafer 102 hinaus vorstehen, implementiert sein kann. Als solches können der Integrierte-Schaltung-Wafer 104 und der Abdeckungswafer 102 bei diesem Ausführungsbeispiel eine im Wesentlichen ähnliche Größe aufweisen, wobei ihre entsprechenden Seiten im Wesentlichen bündig abschließen können.
3 ist eine exemplarische Draufsicht auf einen Chip (oder eine Vorrichtung) 100b zur Erläuterung von Teilaspekten der Erfindung. Im Einzelnen kann der Integrierte-Schaltung-Wafer 104 bei einem Ausführungsbeispiel Vorsprünge oder „Vorstände” 123, 124, 125 und 126 auf vier seiner Seiten umfassen, die über die vier Seiten des Abdeckungswafers 102 hinaus vorstehen können. Jedoch kann der Integrierte-Schaltung-Wafer 104 bei verschiedenen Ausführungsbeispielen einen oder mehrere Vorsprünge 123, 124, 125 und/oder 126 umfassen, die über die Seiten des Abdeckungswafers 102 hinaus vorstehen können. Man beachte, dass einer oder mehrere der Vorsprünge 123, 124, 125 und 126 auf vielerlei verschiedene Arten implementiert sein können. Beispielsweise bei einem Ausführungsbeispiel jeder der Vorsprünge 123, 124, 125 und 126 mit elektronischen Bondkontaktstellen (z. B. 116) implementiert sein. Es wird darauf hingewiesen, dass jeder der Vorsprünge 123, 124, 125 und 126 auf eine beliebige, der hierin beschriebenen ähnliche Weise implementiert sein kann.
4 ist eine exemplarische Draufsicht auf einen Chip (oder eine Vorrichtung) 100c zur Erläuterung von Teilaspekten der Erfindung. Im Einzelnen kann der Integrierte-Schaltung-Wafer 104 bei einem Ausführungsbeispiel Vorsprünge oder „Vorstände” 124 und 126 auf zwei seiner Seiten umfassen, die über die vier Seiten des Abdeckungswafers 102 hinaus vorstehen können. Es wird darauf hingewiesen, dass einer oder mehrere der Vorsprünge 124 und 126 auf vielerlei verschiedene Arten implementiert sein kann bzw. können. Es wird besonders erwähnt, dass jeder der Vorsprünge 124 und 126 auf eine ähnliche Weise wie die hierin beschriebene implementiert sein kann.
5 ist eine Draufsicht auf ein System 500 gemäß verschiedenen Ausführungsbeispielen der Erfindung. Es wird darauf hingewiesen, dass das System 500 eine Draufsicht eines Chips (oder einer Vorrichtung) 100d umfassen kann, wobei ein exemplarischer Inhalt des Zwischenraums 128 gezeigt ist, während der Abdeckungswafer 102 nicht gezeigt ist, gemäß verschiedenen Ausführungsbeispielen der Erfindung. Im Einzelnen umfasst der Zwischenraum 128 ein oder mehrere dielektrische Waferbonding-Zwischenraumeinstellmaterialien 112, einen oder mehrere große Bondbereiche 114 (oder 112), eine oder mehrere Waferbonding-Verbindungen 114 und einen oder mehrere Kanäle 506 zum Lenken (oder Leiten oder Führen) des Flusses des Wärmeentnahmematerials 530 durch den ZwischenZwischenraum 128. Ferner kann das System 500 ein oder mehrere Einlassrohre, 514 (z. B. fluidische Rohreinlässe), ein oder mehrere Auslassrohre 502 (z. B. fluidische Rohrauslässe), eine Umwälzpumpe 526 und ein Kühlsystem 528 umfassen. Das System 500 kann ein geschlossenes System zum Im-Kreislauf-Führen des Wärmeentnahmematerials 530 durch den Zwischenraum 128 des Chips 100d sein.
Innerhalb des Systems 500 senkt die Kühleinheit 528 die Temperatur des Wärmeentnahmematerials 530. Die Umwälzpumpe 526 kann das Wärmeentnahmematerial 530, das gekühlt wurde, durch das eine oder die mehreren Einlassrohre 514 und 516 aus der Kühleinheit 528 heraus und in den einen oder die mehreren Kanäle 506 des Zwischenraums 128 des Chips 100d pressen. Die Einlassrohre 514 und 516 (von außerhalb des Chips) können an die Seite des Chips 100d angrenzen und damit derart versiegelt werden, dass jegliches Wärmeentnahmematerial 530, das durch dieselben fließt, in die Kanäle 506 des Zwischenraums 128 eingebracht werden kann. Bei einem Ausführungsbeispiel kann das dielektrische Zwischenraumeinstellmaterial 112 während des Waferbondingprozesses dazu verwendet werden, die Kanten zwischen den Wafern 102 und 104 mit Ausnahme der Bereiche vor den Rohren 502, 504, 514 und 516 zu versiegeln. Auf diese Weise kann das Wärmeentnahmematerial 530 zusammengepresst werden, so dass das Wärmeentnahmematerial 530, das durch die Einlassrohre 514 und 516 in den Zwischenraum 128 eintritt, den Zwischenraum 128 auch durch die Auslassrohre 502 und 504 (von außerhalb des Chips) verlassen kann. Überdies kann bei einem Ausführungsbeispiel das dielektrische Zwischenraumeinstellmaterial 112 während des Waferbondingprozesses dazu verwendet werden, eine oder mehrere Oberflächen und/oder Formen 115 zu bilden, die zu der Bildung des einen oder der mehreren Kanäle 506 führen. Als solches kann der Fluss des Wärmeentnahmematerials 530, das in die Kanäle 506 eingebracht wird, durch die Kanäle 506 geführt oder geleitet oder gelenkt werden. Deshalb können die Kanäle 506 bei einem Ausführungsbeispiel dahin gehend gebildet sein, das Wärmeentnahmematerial 530 so zu führen oder zu lenken, dass es in Kontakt mit wärmeren Abschnitten des Wafers 102, des Wafers 104 und/oder der Waferbonding-Verbindungen 114 gelangt. Bei einem Ausführungsbeispiel können die Kanäle 506 so gebildet sein, dass sie das Wärmeentnahmematerial 530 so führen oder lenken, dass vermieden wird, dass dasselbe mit Abschnitten des Wafers 102, des Wafers 104 und/oder der Waferbonding-Zwischenverbindungen 114 in Kontakt kommt, die nicht viel Wärme erzeugen. Bei einem Ausführungsbeispiel kann die Form des einen oder der mehreren Kanäle 506 dahin gehend optimiert werden, zu gewährleisten, dass der Fluss des Wärmeentnahmematerials 530 über Teile des Integrierte-Schaltung-Wafers 104 konzentriert wird, die die Fähigkeit aufweisen, die größte Menge an Wärme zu erzeugen. Auf diese Weise kann das Wärmeentnahmematerial 530 Wärme aus einer oder mehreren Komponenten des Chips 100d abführen.
Bei 5 wird besonders erwähnt, dass die Umwälzpumpe 526 kontinuierlich immer mehr des Wärmeentnahmematerials 530, das seitens der Kühleinheit 528 gekühlt wurde, aber die Rohre 514 und 516 in die Kanäle 506 pressen kann. Während sich das Wärmeentnahmematerial 530 durch die Kanäle 506 bewegt, kann es dem Chip 100d Wärme entziehen, und die Temperatur des Wärmeentnahmematerials 530 kann zunehmen. Deshalb kann ein Wärmeentnahmematerial 530' einer erhöhten Temperatur aus den Kanälen 506 des Zwischenraums 128 ausgegeben und in die Auslassrohre 502 und 504 eingebracht werden. Die Umwälzpumpe 526 kann das Wärmeentnahmematerial 530' einer erhöhten Temperatur durch die Rohre 502 und 504 aus den Kanälen 506 saugen oder ziehen und es in die Kühleinheit 528 pressen, wo es zu dem Wärmeentnahmematerial 530 abgekühlt werden kann. Auf diese Weise kann das Wärmeentnahmematerial 530 darauf vorbereitet werden, wieder in die Kanäle 506 des Zwischenraums 128 zwischen den Wafern 102 und 104 eingebracht zu werden.
Man beachte, dass die Rohre 502, 504, 514 und 516 auf vielerlei verschiedene Arten implementiert sein können. Beispielsweise kann jedes der Rohre 502, 504, 514 und 516 mit einem Durchmesser von etwa 125 Mikrometern bzw. Mikrons implementiert werden. Das System 500 kann mit einer größeren oder kleineren Anzahl von Einlassrohren als die in 5 gezeigten Einlassrohre 514 und 516 implementiert werden. Außerdem kann das System 500 mit einer größeren oder kleineren Anzahl von Auslassrohren als die in 5 gezeigten Auslassrohre 502 und 504 implementiert werden.
In der 5 ist der Abdeckungswafer 102 des Systems 500 als Optische-Schaltung-Wafer implementiert. Als solches werden optische Signale über eine oder mehrere optische Fasern 152 von der Seite des Chips 100d, der ein Waferstapel ist, der den Abdeckungswafer 102 und den Integrierte-Schaltung-Wafer 104 umfassen kann, in den Abdeckungswafer 104 geleitet. Um die elektrische und optische chipexterne Schnittstelle bei einern Ausführungsbeispiel zu ermöglichen, können elektronische Bondkontaktstellen 116 an den Vorsprüngen oder „Vorständen” 124 und 126 des Wafers 104 des Chips 100d implementiert sein, während die optischen Verbindungen 152 auf den zwei anderen Seiten des Chips 100d implementiert sein können, wie in 5 gezeigt ist. Um bei einem Ausführungsbeispiel die Eingangs- und Ausgangsschnittstelle des Wärmeentnahmematerials 530 durch den Zwischenraum 128 zu ermöglichen, können die Rohre 502, 504, 514 und 506 ferner auf gegenüberliegenden Seiten des Chips 100d implementiert sein, wie in 5 gezeigt ist. Es wird darauf hingewiesen, dass eines oder mehrere der Rohre 502, 504, 514 und 506 auf einer beliebigen Seite implementiert sein können, auf der die optischen Fasern 152 implementiert sind.
Im Einzelnen umfasst der Integrierte-Schaltung-Wafer 104 des Chips 100d Vorsprünge 124 und 126, von denen jeder eine oder mehrere elektrische Bandkontaktstellen 116 umfassen kann. Bei einem Ausführungsbeispiel kann der Vorsprung 126, wie in 5 gezeigt ist, auf einer Seite des Integrierte-Schaltung-Wafers 104 angeordnet sein, während der Vorsprung 124 auf der gegenüberliegenden Seite des Integrierte-Schaltung-Wafers 104 angeordnet sein kann. Es wird darauf hingewiesen, dass die Vorsprünge 124 und 126 der 5 den Vorständen 124 und 126 der 1 und 4 entsprechen. Man beachte, dass ein Draht (z. B. eines Durchmessers von etwa 25 µm) jede elektrische Bondkontaktstelle 116 mit einem (nicht gezeigten) Gehäuse für den Chip 100d elektrisch koppeln kann. Dadurch, dass die elektrischen Kontaktstellen 116 auf zwei Seiten des Chips 100d beschränkt sind, kann der Chip 100d keinen Überhang aufweisen oder mit seinen beiden anderen Seiten bündig abschließen. Auf diese Weise können bei einem Ausführungsbeispiel, wie in 5 gezeigt ist, ein oder mehrere Auslassrohre (z. B. 502 und 504) und ein oder mehrere Einlassrohre (z. B. 514 und 516) direkt neben den bündig abschließenden Kanten des Chips 100d angeordnet sein oder an diese angrenzen. Überdies können bei einem Ausführungsbeispiel, wie in 5 gezeigt ist, eine oder mehrere optische Fasern 152 auch rechts neben einer oder mehreren der bündig abschließenden Kanten des Chips 100d angeordnet sein oder an dieselben angrenzen, wodurch chic verbesserte optische Übertragung zwischen denselben und jeglichen optischen Schaltungen (z. B. 110) des Abdeckungswafers 102 ermöglicht wird.
In 5 wird darauf hingewiesen, dass der Chip 100d auf vielerlei verschiedene Arten implementiert sein kann. Beispielsweise kann der Integrierte-Schaltung-Wafer 104 bei einem Ausführungsbeispiel einen einzigen Vorsprung (z. B. 124) für elektrische Verbindungen (z. B. 116) auf einer beliebigen seiner Seiten umfassen, während seine drei übrigen Seiten dazu verwendet werden können, Wärmeentnahmematerial 530 einzubringen (z. B. 514 und 516) und auszubringen (z. B. 502 und 504). Im Einzelnen kann auf den drei übrigen Seiten des Chips 100d eine beliebige Anzahl von Einlassrohren (z. B. 514 und dergleichen) und eine beliebige Anzahl von Auslassrohren (z. B. 502 und dergleichen) implementiert sein. Bei einem Ausführungsbeispiel kann der Integrierte-Schaltung-Wafer 104 drei Vorsprünge für elektrische Verbindungen (z. B. 116) auf beliebigen seiner Seiten umfassen, während die übrige Seite dazu verwendet werden kann, Wärmeentnahmematerial 530 einzubringen (z. B. 514 und 516) und auszubringen (z. B. 502 und 504). Im Einzelnen kann bzw. können auf der übrigen Seite des Chips 100d eine beliebige Anzahl von Einlassrohren (z. B. 514 und dergleichen) und eine beliebige Anzahl von Auslassrohren (z. B. 502 und dergleichen) implementiert sein.
Da bei einem Ausführungsbeispiel der Abdeckungswafer 102 als Optische-Schaltung-Wafer implementiert ist, wird darauf hingewiesen, dass sich der Zwischenraum 128 auf einer anderen Höhe als derjenigen befindet, auf der die optischen Fasern 152 noch angeordnet werden. Beispielsweise können die optischen Fasern 152 bei einem Ausführungsbeispiel mit der Optische-Schaltung-Schicht (z. B. 110) des Abdeckungswafers 102 ausgerichtet oder in einer Reihe angeordnet werden, während die Kühlmittelrohre 502, 504, 514 und 516 noch mit dem Zwischenraum 128 zwischen den Wafern 102 und 104 in einer Reihe angeordnet werden.
In der 5 kann das Wärmeentnahmematerial 530 als Kühlmaterial oder Kühlmittel bezeichnet werden. Es wird darauf hingewiesen, dass das Wärmeentnahmematerial 530 auf vielerlei verschiedene Arten implementiert sein kann. Beispielsweise kann das Wärmeentnahmematerial 530 bei verschiedenen Ausführungsbeispielen als Fluid, Flüssigkeit, Gas, Helium, Fluorkohlenwasserstoff, Freon^®, Fluorinert^®, beliebige der inerten Gase, dielektrisches Fluid oder eine beliebige Kombination derselben implementiert sein. Es wird besonders erwähnt, dass ein Fluid ein Gas, eine Flüssigkeit und/oder eine siedende Flüssigkeit umfassen kann. Bei einem Ausführungsbeispiel kann das Wärmeentnahmematerial 530 mit einem Material implementiert sein, das inert ist, einen großen Temperaturbereich und eine angemessene Wärmekapazität aufweist. Bei einem Ausführungsbeispiel kann das Wärmeentnahmematerial 530 mit einem Material implementiert sein, das bezüglich jeglichen Bondmetalls oder bezüglich allem, dem das Wärmeentnahmematerial 530 ausgesetzt ist, nichtkorrosiv ist. Bei einem Ausführungsbeispiel kann das Wärmeentnahmematerial 530 mit einem Material implementiert sein, das inert ist, einen großen Temperaturbereich und eine große Wärmekapazität aufweist. Es wird besonders erwähnt, dass das Wärmeentnahmematerial 530 erfindungsgemäß mit einer oder mehreren bestimmten optischen Eigenschaften zusammen mit einer oder mehreren Kühleigenschaften implementiert ist. Gemäß einem Ausführungsbeispiel der Erfindung liegt in dem Elektronikwafer 104 eine Photodiode vor und über den Zwischenraum 128 hinweg liegt ein Optischer-Wellenleiter-Pfademitter in dem Abdeckungswafer 102 vor, und das Wärmeentnahmematerial 530 ist dahin gehend implementiert, einen hohen Brechungsindex aufzuweisen, um einen Einschluss des Lichts zwischen den optischen Komponenten zu liefern. Als solches hat das Wärmeentnahmematerial 530 gemäß dem Ausführungsbeispiel einen Brechungsindex, der eine oder mehrere optische Verhaltensweisen des Systems 500 verbessert.
Es wird darauf hingewiesen, dass eine oder mehrere Oberflächen der Kanäle 506 mit einem oder mehreren verschiedenen Materialien oder Prozessen beschichtet oder behandelt werden können. Der Zweck des Beschichtens oder Behandelns mit dem Material bzw. den Materialien oder Prozessen kann ein Steuern des Flusses des Wärmeentnahmematerials 530, ein Steuern des Benetzens des Wärmeentnahmematerials 530, ein Unterstützen der Wärmeübertragung zwischen dem Wafer 102 und dem Wärmeentnahmematerial 530, ein Unterstützen der Wärmeübertragung zwischen dem Wafer 104 und dem Wärmeentnahmematerial 530 und/oder ein Verhindern von Korrosion durch das Wärmeentnahmematerial 530 umfassen. Bei einem Ausführungsbeispiel können eine oder mehrere Oberflächen der Kanäle 506 mit einer fluorierten organischen Schicht beschichtet sein, um eine Teflon^®-artige Beschichtung zu liefern, die dazu beitragen kann, Korrosion zu verhindern. Bei einem Ausführungsbeispiel können eine oder mehrere Oberflächen der Kanäle 506 mit einer dünnen Oxid- oder Nitridschicht beschichtet sein, die die Benetzung des Wärmeentnahmematerials 530 steuern und somit die Wärmeübertragungscharakteristika des Systems verbessern kann. Bei einem Ausführungsbeispiel können eine oder mehrere Oberflächen der Kanäle 506 mit einem Prozess behandelt werden, der eine wohlgesteuerte Oberflächenrauheit ergibt, die dazu beitragen kann, die Fluidströmungscharakteristika zu steuern, beispielsweise durch Steuern der Grenzflächendicke und somit der Wärmeübertragungscharakteristika des Systems.
In dem Zwischenraum 128 des Chips 100d können die großen Bondbereiche 114 (oder 112) dahin gehend implementiert sein, eine erhöhte mechanische Kopplung oder Festigkeit oder Adhäsion zum Zusammenhalten des Abdeckungswafers 102 und des Integrierte-Schaltung-Wafers 104 zu liefern. Man beachte, dass die großen Bondbereiche 114 (oder 112) mit einem beliebigen Waferbondingmaterial (z. B. dielektrisches Zwischenraumeinstellmaterial und/oder Verbindungsmaterial) implementiert sein können.
In 5 können die eine oder die mehreren optischen Fasern 152 auf vielerlei verschiedene Arten implementiert sein. Beispielsweise können die optischen Fasern 152 bei einem Ausführungsbeispiel jeweils einen Durchmesser von etwa 125 µm aufweisen. Bei einem Ausführungsbeispiel kann der Kern jeder optischen Faser 152 mit beliebigen optischen Schaltungen (z. B. 110) des Abdeckungswafers 102 ausgerichtet sein, um eine ordnungsgemäße optische Übertragung zu liefern. Bei einem Ausführungsbeispiel können beliebige optische Schaltungen (z. B. 110) des Abdeckungswafers 102 dahin gehend implementiert sein, eine Schicht zu sein, die etwa 20 µm dick ist. Bei einem Ausführungsbeispiel kann die Ausrichtung der optischen Faser 152 durch das Gehäuse für den Chip 100d implementiert werden. Beispielsweise kann bei einem Ausführungsbeispiel eine „V”-Rille als Teil des Gehäuses (wie z. B. in 7 gezeigt ist) für den Chip 100d enthalten sein, um jede optische Faser 152 auszurichten, wobei jede optische Faser 152 in ihrer V-Rille ruhen kann. Bei einem Ausführungsbeispiel wird besonders erwähnt, dass eine oder mehrere V-Rillen zu dem Integrierte-Schaltung-Wafer 104 hergestellt sein können, wobei die optischen Fasern 152 aufliegen und mit beliebigen optischen Schaltungen (z. B. 110) des Abdeckungswafers 102 ausgerichtet sein können.
Es wird darauf hingewiesen, dass der Chip 100d auf vielerlei verschiedene Arten implementiert sein kann. Beispielsweise kann der Integrierte-Schaltung-Wafer 104 bei einem Ausführungsbeispiel auf einer beliebigen seiner Seiten einen einzigen Vorsprung für elektrische Verbindungen (z. B. 116) umfassen, während seine übrigen drei Seiten für optische Verbindungen (z. B. 152) zusammen mit einem Einbringen und Ausbringen des Wärmeentnahmematerials 530 verwendet werden können, wie hierin beschrieben ist. Bei einem Ausführungsbeispiel kann der Integrierte-Schaltung-Wafer 104 auf beliebigen seiner Seiten drei Vorsprünge für elektrische Verbindungen (z. B. 116) umfassen, während die übrige Seite für optische Verbindungen (z. B. 152) zusammen mit einem Einbringen und Ausbringen des Wärmeentnahmematerials 530 verwendet werden kann, wie hierin beschrieben ist.
6 ist eine exemplarische perspektivische Ansicht eines Chips (oder einer Vorrichtung) 100e zur Erläuterung von Teilaspekten der Erfindung. Im Einzelnen veranschaulicht 6 verschiedene chipexterne Verbindungen, die bei verschiedenen. Ausführungsbeispielen mit dem Chip 100e implementiert sein können. Beispielsweise kann der Chip 100e dahin gehend implementiert sein, auf seiner bündig abschließenden Seite 601 ein oder mehrere Fluideinlass- und/oder -auslassrohre 600 und 602 zum Handhaben von Wärmeentnahmematerial (z. B. 530) zu umfassen. Ferner kann ein Vorsprung oder „Vorstand” 603 des Chips 100e dahin gehend implementiert sein, eine oder mehrere Bondkontaktstellen 116 zusammen mit einem oder mehreren Lötkontakthügeln 608 für ein Oberflächenmontagegehäuse zu umfassen. Es wird darauf hingewiesen, dass an jede der Bondkontaktstellen 116 ein Draht 606 gebondet sein kann. Überdies kann ein Vorsprung oder „Vorstand” 605 des Chips 100e dahin gehend implementiert sein, eine oder mehrere Bondkontaktstellen 116 zu umfassen.
7 ist eine exemplarische perspektivische Ansicht eines Chips (oder einer Vorrichtung) 100f zur Erläuterung von Teilaspekten der Erfindung. Im Einzelnen veranschaulicht 7, dass bei verschiedenen Ausführungsbeispielen eine oder mehrere Rillen (oder Graben oder strukturierte Merkmale) 706 in einem oder mehreren Vorsprüngen oder „Vorständen” 702 und 704 des Chips 100f implementiert sein können. Es wird darauf hingewiesen, dass die Rillen 706 die Ausrichtung von Fluideinlass- und/oder -auslassrohren 600 und 602 mit dem zwischen den Wafer 102 und 104 angeordneten Zwischenraum (z. B. 128) unterstützen können. Ferner können die Rillen 706 auch die Ausrichtung der optischen Fasern 152 mit einer beliebigen optischen Schaltung (z. B. 110) des Chips 100f unterstützen.
8 ist eine Draufsicht auf einen Chip (oder eine Vorrichtung) 100g zur Erläuterung von Teilaspekten der Erfindung. Es wird darauf hingewiesen, dass der Chip (oder die Vorrichtung) 100g einen exemplarischen Inhalt des Zwischenraums 128 umfasst, während der Abdeckungswafer 102 nicht gezeigt ist. Im Einzelnen kann der Zwischenraum 128 Kanäle 802, 804 und 806 zum Lenken (oder Leiten oder Führen) des Flusses an Wärmeentnahmematerial (z. B. 530) durch den Zwischenraum 128, eine oder mehrere Waferbonding-Verbindungen 114 und dielektrische Zwischenraumeinstellmaterialien 112 umfassen. Ferner kann der Chip 100g eine oder mehrere fluidische Einlass- und/oder Auslassleitungen 600 zum Handhaben des Wärmeentnahmematerials (z. B. 530) umfassen. Es wird darauf hingewiesen, dass der Chip 100g ein Teil eines Systems, das dem System 500 der 5 ähnlich ist, sein kann. Man beachte, dass die Kanäle 802, 804 und 806 in einer beliebigen Form implementiert sein können und auf beliebige ähnliche Weise wie andere hierin beschriebene Kanäle implementiert sein können. Der Wafer 104 kann Vorsprünge oder „Vorstände” 124 und 126 umfassen, die über den Wafer 102 hinaus vorstehen (nicht gezeigt). Die Vorsprünge 124 und 126 können jeweils eine oder mehrere Bondkontaktstellen 116 umfassen.
9 ist eine exemplarische perspektivische Ansicht eines Chips (oder einer Vorrichtung) 100h zur Erläuterung von Teilaspekten der Erfindung. Im Einzelnen veranschaulicht 9 verschiedene chipexterne Verbindungen, die bei verschiedenen Ausführungsbeispielen mit dem Chip 100h implementiert sein können. Beispielsweise kann der Chip 100h dahin gehend implementiert sein, auf seiner bündig abschließenden Seite 601 ein oder mehrere Fluideinlass- und/oder -auslassrohre 600 und 602 zum Handhaben von Wärmeentnahmematerial (z. B. 530) zu umfassen. Überdies kann ein Vorsprung oder „Vorstand” 902 des Systems 100h dahin gehend implementiert sein, eine oder mehrere Bondkontaktstellen 116 zusammen mit einer Rille 706 zum Unterstützen der Ausrichtung einer optischen Faser 152, deren Ende mit den Wafern 102 und/oder 104 gekoppelt ist, zu umfassen. Es wird darauf hingewiesen, dass der Draht an jede der Bondkontaktstellen 116 gebondet sein kann. Überdies kann ein Vorsprung oder „Vorstand” 904 des Chips 100h dahin gehend implementiert sein, eine oder mehrere Bondkontaktstellen 116 zu umfassen. Außerdem können eine oder mehrere optische Fasern 152 vertikal an dem Wafer 102 des Chips 100h oberflächenmontiert sein. Die optischen Fasern (oder faseroptischen Verbinder) 152 des Chips 100h können dazu verwendet werden, Licht auf den Chip 100h und von demselben zu transmittieren. Beispielsweise können die optischen Fasern (oder faseroptischen Verbinder) 152 des Chips 100h bei einem Ausführungsbeispiel dazu verwendet werden, Licht auf den Wafer 102 und von demselben zu transmittieren. Es wird besonders erwähnt, dass oberflächenmontierte Laser als Lichtquellen für die optischen Fasern 152 verwendet werden können.
10 ist ein Flussdiagramm eines exemplarischen Verfahrens 1000 zum Bilden und Verwenden von Chipkühlkanälen in einem Waferbonding-Zwischenraum bei einem erfindungsgemäßen System. Das Verfahren 1000 umfasst exemplarische Prozesse, die anhand eines Prozessors bzw. von Prozessoren und elektrischen Komponenten unter der Steuerung von für eine Rechenvorrichtung lesbaren und ausführbaren Anweisungen (oder eines für eine Rechenvorrichtung lesbaren und ausführbaren Codes), z. B. Software, durchgeführt werden können. Die für eine Rechenvorrichtung lesbaren und ausführbaren Anweisungen (oder der für eine Rechenvorrichtung lesbare und ausführbare Code) können sich beispielsweise in Datenspeicherungsmerkmalen wie z. B. einem flüchtigen Speicher, einem nicht-flüchtigen Speicher und/oder einer Massendatenspeicherung befinden, die seitens einer Rechenvorrichtung verwendbar sein können. Jedoch können sich die für eine Rechenmaschine lesbaren und ausführbaren Anweisungen (oder kann sich der für eine Rechenvorrichtung lesbare und ausführbare Code) in einer beliebigen Art eines für eine Rechenvorrichtung lesbaren Mediums befinden. Man beachte, dass das Verfahren 1000 mit Anwendungsanweisungen auf einem computernutzbaren Medium implementiert sein kann, wobei die Anweisungen, wenn sie ausgeführt werden, eine oder mehrere Operationen des Verfahrens 1000 bewirken. Obwohl bei dem Verfahren 1000 spezifische Operationen offenbart sind, sind diese Operationen exemplarisch. Das Verfahren 1000 umfasst eventuell nicht alle anhand der 10 veranschaulichten Operationen. Ferner kann das Verfahren 1000 verschiedene andere Operationen und/oder Variationen der durch 10 gezeigten Operationen umfassen. Desgleichen kann die Sequenz der Operationen des Verfahrens 1000 modifiziert werden. Es wird besonders erwähnt, dass die Operationen des Verfahrens 1000 manuell, anhand von Software, anhand von Firmware, anhand von elektronischer Hardware oder anhand einer beliebigen Kombination derselben durchgeführt werden können.
Im Einzelnen kann das Verfahren 1000 ein Vorbereiten eines ersten Wafers auf einen Waferbondingprozess umfassen. Ein Integrierte-Schaltung-Wafer kann auf den Waferbondingprozess vorbereitet werden. Der Waferbondingprozess kann dazu verwendet werden, den ersten Wafer und den Integrierte-Schaltung-Wafer zu koppeln. Ferner kann der Waferbondingprozess einen Zwischenraum zwischen dem ersten Wafer und dem Integrierte-Schaltung-Wafer bilden, der zum Aufnehmen eines Wärmeentnahmematerials dient. Wärmeentnahmematerial kann in den Zwischenraum zwischen dem ersten Wafer und dem Integrierte-Schaltung-Wafer eingebracht werden. Das Wärmeentnahmematerial kann aus dem Zwischenraum zwischen dem ersten Wafer und dem Integrierte-Schaltung-Wafer ausgebracht werden. Auf diese Weise können gemäß verschiedenen Ausführungsbeispielen der Erfindung Chipkühlkanäle in einem Waferbonding-Zwischenraum gebildet und verwendet werden.
Bei der Operation 1002 der 10 kann ein erster Wafer (z. B. Abdeckungswafer 102) auf einen Waferbondingprozess vorbereitet werden. Es wird besonders erwähnt, dass die Operation 1002 auf vielerlei verschiedene Arten implementiert werden kann. Beispielsweise kann das Vorbereiten des ersten Wafers bei der Operation 1002 bei einem Ausführungsbeispiel ein Aufbringen eines oder mehrerer Stellen eines dünnen Materialfilms (z. B. Metall, Siliziumdioxid usw.) über den ersten Wafer umfassen. Bei einem Ausführungsbeispiel kann das Vorbereiten des ersten Wafers bei der Operation 1002 eine Herstellung des ersten Wafers (z. B. auf eine ähnliche Weise wie die hierin beschriebene) umfassen. Bei einem Ausführungsbeispiel umfasst der erste Wafer ein Zwischenraumneinstellmaterial zum Beibehalten eines Abstands zwischen dem ersten Wafer und dem Integrierte-Schaltung-Wafer während des Waferbondingprozesses. Der erste Wafer der Operation 1002 kann auf eine beliebige ähnliche Weise wie ein beliebiger hierin beschriebener Wafer implementiert sein. Die Operation 1002 kann auf eine beliebige, der hierin beschriebenen ähnliche Weise implementiert sein.
Bei der Operation 1004 kann ein Integrierte-Schaltung-Wafer (z. B. 104) auf den Waferbondingprozess vorbereitet werden. Es wird darauf hingewiesen, dass die Operation 1004 auf vielerlei verschiedene Arten implementiert werden kann. Beispielsweise kann das Vorbereiten des Integrierte-Schaltung-Wafers bei der Operation 1004 bei einem Ausführungsbeispiel ein Aufbringen einer oder mehrerer Stellen eines dünnen Materialfilms (z. B. Metall, Siliziumdioxid usw.) über den Integrierte-Schaltung-Wafer umfassen. Bei einem Ausführungsbeispiel kann das Vorbereiten des Integrierte-Schaltung-Wafers bei der Operation 1004 eine Herstellung des Integrierte-Schaltung-Wafers (z. B. auf eine beliebige, der hierin beschriebenen ähnliche Weise) umfassen. Bei einem Ausführungsbeispiel umfasst der Integrierte-Schaltung-Wafer ein Zwischenraumeinstellmaterial zum Beibehalten eines Abstands zwischen dem ersten Wafer und dem Integrierte-Schaltung-Wafer während des WaferbonWaferbondingprozesses. Die Operation 1004 kann auf eine beliebige, der hierin beschriebenen ähnliche Weise implementiert sein.
Bei der Operation 1006 der 10 kann der Waferbondingprozess dazu verwendet werden, den ersten Wafer und den Integrierte-Schaltung-Wafer zu koppeln, wobei der Waferbondingprozess einen Zwischenraum zwischen dem ersten Wafer und dem Integrierte-Schaltung-Wafer bilden kann, der zum Aufnehmen eines Wärmeentnahmematerials (z. B. Kühlmaterials) dient. Man beachte, dass die Operation 1006 auf vielerlei verschiedene Arten implementiert sein kann. Beispielsweise kann der Waferbondingprozess bei einem Ausführungsbeispiel eine oder mehrere Bondverbindungen umfassen, die den ersten Wafer und den Integrierte-Schaltung-Wafer koppeln, wobei die eine oder mehreren Bandverbindungen auch elektrische Verbindungen zwischen dem ersten Wafer und dem Integrierte-Schaltung-Wafer umfassen können. Bei einem Ausführungsbeispiel kann der bildet der Waferbondingprozess der Operation 1006 einen oder mehrere Kanäle in dem Zwischenraum zwischen dem ersten Wafer und dem Integrierte-Schaltung-Wafer, der zum Aufnehmen und Lenken eines Wärmeentnahmematerials (z. B. Kühlmaterials) dient. Der Waferbondingprozess der Operation 1006 kann auf eine beliebige, der hierin beschriebenen ähnliche Weise implementiert werden. Das Wärmeentnahmematerial (oder Kühlmaterial) kann auf eine beliebige, der hierin beschriebenen ähnliche Weise implementiert sein. Die Operation 1006 kann auf eine beliebige, der hierin beschriebenen ähnliche Weise implementiert sein.
Bei der Operation 1008 kann Wärmeentnahmematerial in den Zwischenraum zwischen dem ersten Wafer und dem Integrierte-Schaltung-Wafer eingebracht werden. Es wird darauf hingewiesen, dass die Operation 1008 auf vielerlei verschiedene Arten implementiert sein kann. Beispielsweise kann das Wärmeentnahmematerial bei verschiedenen Ausführungsbeispielen bei der Operation 1008 auf eine beliebige, der hierin beschriebenen ähnliche Weise in den Zwischenraum zwischen dem ersten Wafer und dem Integrierte-Schaltung-Wafer eingebracht werden.
Bei der Operation 1010 der 10 kann das Wärmeentnahmematerial aus dem Zwischenraum zwischen dem ersten Wafer und dem Integrierte-Schaltung-Wafer ausgebracht werden. Es wird besonders erwähnt, dass die Operation 1010 auf vielerlei verschiedene Arten implementiert sein kann. Beispielsweise kann das Wärmeentnahmematerial bei verschiedenen Ausführungsbeispielen bei der Operation 1010 auf eine beliebige, der hierin beschriebenen ähnliche Weise aus dem Zwischenraum zwischen dem ersten Wafer und dem Integrierte-Schaltung-Wafer ausgebracht werden.

Claims

System (500), mit: einem Wärmeentnahmematerial (530); einem ersten Wafer (104), in dem eine Photodiode vorliegt; und einem zweiten Wafer (102) in dem ein Optischer-Wellenleiter-Pfademitter vorliegt, wobei der erste Wafer und der zweite Wafer anhand eines Waferbondingprozesses, der einen Zwischenraum (128) zwischen dem ersten Wafer und dem zweiten Wafer bildet, aneinander gebondet sind, wobei der Zwischenraum dahin gehend konfiguriert ist, um das Wärmeentnahmematerial (530) aufzunehmen, wobei in dem Zwischenraum (128) zwischen dem ersten Wafer (104) und dem zweiten Wafer (102) ein strukturiertes Bondingmaterial (114), das eine Waferbondverbindung zwischen dem ersten Wafer (104) und dem zweiten Wafer (102) bewirkt, und ein Zwischenraumeinstellmaterial (112) zum Aufrechterhalten eines Abstands zwischen dem ersten Wafer (104) und dem zweiten Wafer (102) während des Waferbondingprozesses angeordnet ist, wobei das Zwischenraumeinstellmaterial (112) geformt ist, um einen Kanal (506) zum Aufnehmen und Lenken des Wärmeentnahmematerials (530) zu bilden, und wobei das Wärmeentnahmematerial (530) ein Fluid mit einem hohen Brechungsindex aufweist, um einen Einschluss von Licht zwischen den optischen Komponenten des ersten Wafers (102) und des zweiten Wafers (102) zu liefern, so dass sich die optische Verhaltensweise des Systems (500) verbessert.
System gemäß Anspruch 1, ferner mit: einem Einlassrohr (514), das zum Einbringen des Wärmeentnahmematerials (530) in den Zwischenraum (128) zwischen dem ersten Wafer (104) und dem zweiten Wafer (102) dient.
System gemäß Anspruch 1, ferner mit: einem Auslassrohr (502), das zum Ausbringen des Wärmeentnahmematerials (530) aus dem Zwischenraum (128) zwischen dem ersten Wafer (104) und dem zweiten Wafer (102) dient.
System gemäß Anspruch 1, bei dem der Waferbondingprozess aus der Gruppe ausgewählt ist, die aus eutektischem Bonden, Lötbonden, Kompressionsbonden, Fusionsbonden, anodischem Bonden, plasmagestütztem Bonden und Adhäsionsbonden besteht.
System gemäß Anspruch 1, bei dem: der erste Wafer (104) ein Integrierte-Schaltung-Wafer ist
System gemäß Anspruch 1, bei dem der erste Wafer (104) einen über den zweiten Wafer (102) hinaus vorstehenden Vorsprung (126) umfasst, der eine elektrische Bondkontaktstelle umfasst.
System gemäß Anspruch 1, bei dem die Waferbondverbindung eine elektrische Verbindung (114) zwischen dem ersten Wafer (104) und dem zweiten Wafer (102) umfasst.