DE112007001154T5 - CMOS-Bildsensorarray-Optimierung sowohl für starke als auch für schwache Lichtverhältnisse - Google Patents

CMOS-Bildsensorarray-Optimierung sowohl für starke als auch für schwache Lichtverhältnisse Download PDF

Info

Publication number
DE112007001154T5
DE112007001154T5 DE112007001154T DE112007001154T DE112007001154T5 DE 112007001154 T5 DE112007001154 T5 DE 112007001154T5 DE 112007001154 T DE112007001154 T DE 112007001154T DE 112007001154 T DE112007001154 T DE 112007001154T DE 112007001154 T5 DE112007001154 T5 DE 112007001154T5
Authority
DE
Germany
Prior art keywords
pixel
pixels
charge storage
type
array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE112007001154T
Other languages
English (en)
Inventor
Edward Redding Milligan
Robert Bend Glenn
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE112007001154T5 publication Critical patent/DE112007001154T5/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/59—Control of the dynamic range by controlling the amount of charge storable in the pixel, e.g. modification of the charge conversion ratio of the floating node capacitance
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H04N25/46—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by combining or binning pixels
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/58—Control of the dynamic range involving two or more exposures
    • H04N25/581—Control of the dynamic range involving two or more exposures acquired simultaneously
    • H04N25/585—Control of the dynamic range involving two or more exposures acquired simultaneously with pixels having different sensitivities within the sensor, e.g. fast or slow pixels or pixels having different sizes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

Vorrichtung, umfassend:
ein Bildarray, wobei das Array zumindest Pixel einer ersten Art mit einer ersten Ladungsspeicherkapazität und Pixel einer zweiten Art mit einer zweiten Ladungsspeicherkapazität umfasst.

Description

  • Hintergrund
  • Ein Pixel in einer herkömmlichen CMOS-Abbildungseinrichtung (CMOS = komplementärer Metall-Oxid-Halbleiter) speichert photoinduzierte Ladung auf einem einzelnen Ladungsspeicherelement oder Haltekondensator mit einer bestimmten Kapazität, die für alle Pixel in der Einrichtung im Wesentlichen gleich ist. Die Ladungsmenge, die das Pixel speichern kann, auch als „Well Capacity" (Sättigungskapazität) eines Pixels bezeichnet, ist proportional zur Kapazität bzw. „Größe" des Haltekondensators. Allerdings gibt es Gegeneffekte, welche die Wahl der geeigneten Größe des Haltekondensators für die Entwickler von CMOS-Abbildungseinrichtungen zu einer schwierigen Gestaltungsentscheidung machen. Einerseits bewirkt eine größere Sättigungskapazität eine Erhöhung des Signal-Rausch-Verhältnisses (SNR), da der Kondensator mehr Elektronen speichern kann. So verbessert eine größere Sättigungskapazität die Abbildungsreaktion (das Abbildungsverhalten) eines Pixels bei hellem Licht durch Vergrößerung des Dynamikumfangs des Pixels. Andererseits verbessert eine geringere Sättigungskapazität das SNR des Pixels durch die Reduzierung von Lesefehlern (z. B. kTC-Rauschen etc.). Die Reduzierung von Lesefehlern wiederum verbessert die Reaktion des Pixels bei schwachen Lichtverhältnissen.
  • Kurze Beschreibung der Zeichnungen
  • Die beigefügten Zeichnungen, die in diese Beschreibung eingebunden und Bestandteil derselben sind, zeigen eine oder mehrere der erfinderischen Lehre entsprechende Ausführungsformen und dienen zusammen mit der Beschreibung der Erläuterung dieser Ausführungsformen. Die Zeichnungen sind nicht maßstabsgerecht, sondern dienen vielmehr der Illustration der erfinderischen Lehre. Es zeigen:
  • 1 in einem Blockdiagramm ein beispielhaftes Abbildungssystem gemäß einigen Ausführungsformen der Erfindung,
  • 2 in einem Blockdiagramm einen Abschnitt eines Sensorarrays gemäß einigen Ausführungsformen der Erfindung,
  • 3 in einem Blockdiagramm einen Abschnitt eines anderen Sensorarrays gemäß einigen Ausführungsformen der Erfindung,
  • 4 in einer schematischen Darstellung eine Ausführungsform zweier benachbarter Pixel eines Abschnitts eines Sensorarrays gemäß einigen Ausführungsformen der Erfindung,
  • 5 in einer schematischen Darstellung eine weitere Ausführungsform zweier benachbarter Pixel eines Abschnitts eines Sensorarrays gemäß einigen Ausführungsformen der Erfindung,
  • 6 in einem Flussdiagramm ein Verfahren gemäß einigen Ausführungsformen der Erfindung,
  • 7 in einem Flussdiagramm ein weiteres Verfahren gemäß einigen Ausführungsformen der Erfindung,
  • 8 in einem Flussdiagramm ein weiteres Verfahren gemäß einigen Ausführungsformen der Erfindung und
  • 9 in einem Flussdiagramm ein weiteres Verfahren gemäß einigen Ausführungsformen der Erfindung.
  • Detaillierte Beschreibung
  • Die folgende detaillierte Beschreibung bezieht sich auf die beigefügten Zeichnungen. In den jeweiligen Zeichnungen können dieselben Bezugszeichen zur Kennzeichnung gleicher oder ähnlicher Bauteile verwendet sein. In der folgenden Beschreibung können bestimmte Details, wie beispielsweise einzelne Strukturen, Architekturen, Schnittstellen, Techniken etc., dargelegt sein, um ein eingehendes Verständnis der verschiedenen Aspekte der beanspruchten Erfindung zu ermöglichen. Diese Details dienen allerdings lediglich der Erläuterung und sind nicht als Einschränkung bezüglich der beanspruchten Erfindung zu sehen. Anhand der vorliegenden Offenbarung wird der Fachmann erkennen, dass die verschiedenen Aspekte der beanspruchten Erfindung in anderen, von diesen bestimmten Details abweichenden Beispielen ausführbar sind. Ferner wird in bestimmten Fällen die Beschreibung vorbekannter Einrichtungen, Schaltungen und Verfahren vermieden, um die Beschreibung der vorliegenden Erfindung nicht durch unnötige Einzelheiten zu verschleiern.
  • 1 zeigt ein Beispielsystem 100 gemäß einigen Ausführungsformen der Erfindung. Das System 100 umfasst einen Bildsensor 102, eine Lichtsammeloptik 104, einen Speicher 106, einen Controller 108, eine oder mehrere Eingabe/Ausgabe(I/O)-Schnittstellen 110 (z. B. USB(universal synchronous bus)-Schnittstellen, parallele Ports, serielle Ports, Ports zur Drahtloskommunikation und/oder andere I/O-Schnittstellen), einen Bildprozessor 114 und einen geteilten Bus oder einen anderen Kommunikationspfad 112, der die Einrichtungen 102 und 106–110 zwecks z. B. des Austauschs von Bild- und/oder Steuerdaten miteinander koppelt. Das System 100 kann ferner eine Antenne 111 (z. B. eine Dipolantenne, eine Schmalband-Meander-Line-Antenne (MLA), eine Breitband-MLA, eine Inverted-F-Antenne (IFA), eine planare IFA, eine Goubau-Antenne, eine Patch-Antenne etc.) umfassen, die mit einer drahtlosen Netzschnittstelle der I/O-Schnittstellen 110 gekoppelt ist.
  • Das System 100 kann eine Vielzahl physikalischer Formen annehmen, die zur CMOS-Bildsensorarray-Optimierung sowohl für Anwendungen bei starkem Licht als auch für Anwendungen bei schwachem Licht gemäß einigen Ausführungsformen der Erfindung geeignet sind. So ist das System 100 beispielsweise innerhalb eines digitalen Abbildungsgeräts (z. B. einer Digitalkamera, einem Mobiltelefon, einem Personal Digital Assistant (PDA) etc.) ausführbar. Ferner sind verschiedene Komponenten des Systems 100 in einer integrierten Konfiguration statt als Einzelkomponenten ausführbar. So sind beispielsweise der Speicher 106, der Controller 108 und die Schnittstellen 110 innerhalb eines Halbleiterbauelements oder mehrerer Halbleiterbauelemente und/oder IC(Integrierte Schaltung)-Chips ausführbar (z. B. in einem Chipsatz, einem Ein-Chip-System (System-on-a-chip (SOC)) etc.). Wird das System 100 in einem mobilen Computergerät (z. B. einem PDA) und/oder ein mobiles Kommunikationsgerät (z. B. Mobiltelefon) ausgeführt, kann die Antenne 111 drahtlose Kommunikation zwischen dem System 100 und externen Vorrichtungen und/oder Kommunikationsnetzen ermöglichen. Darüber hinaus wurden verschiedene Komponenten, die mit dem System 100 verbunden werden könnten, allerdings von keiner besonderen Relevanz für die beanspruchte Erfindung sind (z. B. Audiokomponenten, Display-verwandte Logik etc.), von 1 ausgenommen, um die Erfindung nicht zu verschleiern.
  • Das Bildsensorarray 102 kann ein Array aus CMOS-Diodenelementen oder -pixeln umfassen, gleichwohl die Erfindung diesbezüglich nicht beschränkt ist, und das Array 102 kann andere Arten von Halbleiterabbildungselementen, die Ladungsspeicher oder Haltekapazität enthalten, umfassen.
  • Die Lichtsammeloptik 104 kann eine jegliche Zusammenstellung optischer Lichtsammelelemente sein, die in der Lage oder geeignet sind, Licht zu sammeln und an den Sensor 102 weiterzuleiten. Wenngleich der Fachmann erkennen wird, dass die Optik 104 mehrere verschiedene optische Komponenten und/oder Anordnungen optischer Komponenten umfassen kann, ist die spezielle Art der Optik 104 bezüglich der vorliegenden Erfindung nicht beschränkt und wird folglich nicht weiter im Detail beschrieben.
  • Der Speicher 106 kann eine jegliche Einrichtung und/oder ein jeglicher Mechanismus sein, der in der Lage ist, Bilddaten zu speichern, die Farbpixeldaten und/oder Komponentenwerte, um nur einige Beispiele zu nennen, umfassen. So kann der Speicher 106, obgleich die Erfindung diesbezüglich nicht beschränkt ist, ein flüchtiger Speicher – wie beispielsweise ein statischer Schreib-Lese-Speicher mit wahlfreiem Zugriff (SRAM) oder ein dynamischer Schreib-Lese-Speicher mit wahlfreiem Zugriff (DRAM) – oder ein nicht flüchtiger Speicher – wie beispielsweise ein Flash-Speicher – sein.
  • Der Controller 108 kann in verschiedenen Ausführungsformen eine jegliche Zusammenstellung von Logik und/oder Zusammenstellung von Logikeinrichtungen umfassen, die in der Lage sind, Bilddaten zu manipulieren, um eine CMOS-Bildsensorarray-Optimierung sowohl für Anwendungen bei starker Licht als auch für Anwendungen bei schwachem Licht gemäß einigen Ausführungsformen der Erfindung auszuführen. So kann der Controller 108 beispielsweise ein Bildcontroller und/oder ein Signalprozessor sein. Allerdings ist die Erfindung diesbezüglich nicht beschränkt, und der Controller 108 kann in einem herkömmlichen Prozessor, einem Mikroprozessor und/oder einem Mikrocontroller, um nur einige weitere Beispiele zu nennen, ausgeführt sein. Ferner kann der Controller 108 eine einzelne Einrichtung (z. B. einen Mikroprozessor oder eine anwendungsspezifische integrierte Schaltung (ASIC)) oder mehrere Einrichtungen umfassen. In einer Ausführungsform kann der Controller 108 in der Lage sein, eine Reihe von Aufgaben auszuführen, die Verfahren zum Ausführen einer CMOS-Bildsensorarray-Optimierung sowohl für Anwendungen bei starker Licht als auch für Anwendungen bei schwachem Licht unterstützen. Diese Aufgaben können beispielsweise das Herunterladen von Mikrocode, das Initialisieren und/oder Konfigurieren von Registern und/oder die Interruptbedienung umfassen, wenngleich die Erfindung diesbezüglich nicht beschränkt ist.
  • Bei einigen Ausführungsformen kann der Controller 108 Steuerlogik und/oder Verarbeitungslogik umfassen. Wie nachstehend detaillierter beschrieben wird, kann die Steuerlogik in der Lage sein, geeignete Steuersignale auf das Array 102 anzuwenden, während die Verarbeitungslogik in der Lage sein kann, Ausgabedaten des Arrays 102 entsprechend den auf das Array 102 angewandten Steuersignalen zu verarbeiten. In anderen Ausführungsformen kann der Controller 108 Verarbeitungslogik umfassen, während das Array 102 Steuerlogik umfassen kann. In weiteren Ausführungsformen kann das Array 102 sowohl eine entsprechende Verarbeitungslogik als auch eine Steuerlogik vollständig oder teilweise enthalten. Wenngleich der Controller 108 im System 100 als eine einzelne Einrichtung dargestellt ist, bedeutet dies nicht, dass der Controller 108 und/oder jegliche Zusammenstellung von Steuer- und/oder Verarbeitungslogik, die der Controller umfassen kann, gemeinsam mit dem Array 102 nicht vollständig oder teilweise in einer einzelnen Einrichtung, wie beispielsweise einer integrierten Schaltung (IC), ausgeführt sein können. Es liegt auf der Hand, dass die Erfindung nicht dadurch beschränkt ist, von welcher Einrichtung die Steuer- und/oder Verarbeitungslogik, die mit dem System 100 in Verbindung gebracht werden kann, aufgenommen wird. Ferner umfassen die Begriffe „Verarbeitungslogik" und/oder „Steuerlogik" im gegebenen Zusammenhang eine jegliche geeignete Kombination aus Hard-, Firm- und/oder Software, die erforderliche ist, um die beanspruchte Erfindung auszuführen.
  • Der Bildprozessor 114 kann eine jegliche Zusammenstellung von Steuer- und/oder Verarbeitungslogik umfassen, die geeignet ist, um vom Array 102 und/oder vom Controller 108 bereitgestellte Bilder so zu verarbeiten, dass diese Bilder ein für die Verwendung durch andere mit dem System 100 verbundene, in 1 aber nicht dargestellte Geräte (wie beispielsweise ein Display oder ein Drucker) geeignetes Format aufweisen. Bei einigen Ausführungsformen kann der Prozessor 114 einen Displayprozessor und/oder -controller umfassen, der zumindest in der Lage ist, die Ausgabe des Arrays 102 zu verarbeiten, um sie in eine für die Anzeige auf einem Monitor oder einer anderen Displayart (nicht abgebildet) geeignete Form zu bringen. So kann der Prozessor 114 beispielsweise in der Lage sein, die Auflösung der Bilddaten des Arrays zu manipulieren.
  • In anderen Ausführungsformen kann der Prozessor 114 einen Druckerprozessor und/oder -controller umfassen, der zumindest in der Lage ist, die Ausgabe des Arrays 102 zu verarbeiten, um sie in eine zum Drucken auf einem Drucker oder einem ähnlichen Gerät (nicht abgebildet) geeignete Form zu bringen. So kann der Prozessor 114 beispielsweise in der Lage sein, vom Array (102) bereitgestellte Bilddaten zu farbkonvertieren. In weiteren Ausführungsformen kann der Prozessor 114 einen Multimediaprozessor oder -controller umfassen, der zumindest in der Lage ist, die Ausgabe des Arrays 102 multimedial zu verarbeiten. So kann der Prozessor 114 beispielsweise in der Lage sein, die Bilddaten eines Arrays mit anderen Bilddaten zu mischen. Der Prozessor 114 kann ferner in der Lage sein, vom Array 102 erzeugte Bilddaten zu interpolieren.
  • 2 zeigt einen Abschnitt 200 eines Bildsensorarrays, wie beispielsweise des Arrays 102 aus 1, gemäß einigen Ausführungsformen der Erfindung. Der Arrayabschnitt 200 zeigt einen zusammenhängenden Block aus sechzehn Bildpixeln 201(1)–201(16). Wie der Fachmann erkennen wird, sind die Pixel 201(1)–201(16) in einer Bayer-Matrix angeordnet, bei der sich die Pixel 201(1), 201(3), 201(6), 201(8), 201(9), 201(11), 201(14) und 201(16) unter grünen Farbfiltern 202, die Pixel 201(2), 201(4), 201(10) und 201(12) unter roten Farbfiltern 204 und die Pixel 201(5), 201(7), 201(13) und 201(15) unter blauen Farbfiltern 206 befinden.
  • Gemäß einigen Ausführungsformen der Erfindung, sind die Pixel 201(1), 201(3), 201(6), 201(8), 201(9), 201(11), 201(14) und 201(16) von einer ersten Art mit einer größeren Ladungsspeicherkapazität in Form größerer Ladungsspeicherelemente (CSE) 208 (nachstehend „CSE1"), während die Pixel 201(2), 201(4), 201(5), 201(7), 201(10), 201(12), 201(13) und 201(15) von einer zweiten Art mit einer geringeren Ladungsspeicherkapazität bzw. kleineren CSEs 210 (nachstehend „CSE2") sind. Bei einigen Ausführungsformen kann das Ladungsspeicherverhältnis vom CSE 208 zum CSE 210 zumindest 1:1,0625 betragen, wenngleich die Erfindung nicht auf ein bestimmtes Ladungsspeicher- oder Kapazitätsverhältnis beschränkt ist. Anders ausgedrückt, können die CSEs 208 und 210 erheblich unterschiedliche Ladungsspeicherkapazitäten aufweisen.
  • Darüber hinaus können die CSEs 208 und/oder 210 jegliche Einrichtungen oder Strukturen umfassen, die in der Lage sind, Ladung zu speichern oder zu akkumulieren. So können die CSEs 208 und/oder 210 beispielsweise Potentialtopf-Speichereinrichtungen umfassen, die konvertierte Ladung aus Halbleiter-Photoneninteraktionen aufnehmen. Die CSEs 208/210 können beispielsweise Photonen-Ladungsspeicherelemente umfassen, die als Teil der Photodiode 216 aus den Bildpixeln 201(1)–201(16) ausgebildet sind. Alternativ können die CSEs 208/210 Kondensatoren, wie beispielsweise Dünnschichtkondensatoren, umfassen. Dies sind allerdings nur beispielhafte Ausführungsformen der CSEs 208/210, wobei die Erfindung nicht auf eine bestimmte Art oder Struktur von Ladungsspeicherelementen 208/210 beschränkt ist.
  • Der Arrayabschnitt 200 umfasst ferner Segmente von Zeilenadresslinien 212 und Spaltenadresslinien 214, und darüber hinaus umfasst jedes Pixel 201(1)–201(16) eine Photodiode 216. Wie aus Abschnitt 200 ersichtlich ist, kann ein Array gemäß einigen Ausführungsformen der Erfindung Zeilen und Spalten aufweisen, die jeweils abwechselnd Pixel mit unterschiedlichen Ladungsspeicherkapazitäten aufweisen. Wie der Fachmann erkennen wird, wurden einige herkömmliche Komponenten eines Bildsensorpixels (z. B. Zeilenauswahleinrichtungen, Analog-Digital-Wandler, Verschluß-(Shutter) und Rücksetzeinrichtungen etc.), die für die Erfindung nicht von besonderer Relevanz sind, zwecks größerer Klarheit von 2 ausgenommen.
  • Der Arrayabschnitt 200 ist zwar für einige Komponenten eines Bildarray gemäß einigen Ausführungsformen der Erfindung schematisch repräsentativ, wird allerdings lediglich zu Diskussionszwecken vorgelegt und stellt nicht zwangsläufig eine detaillierte schematische Darstellung des Abschnitts 200 dar. So wird der Fachmann unschwer erkennen, dass in Abschnitt 200 Bildpixelschaltungskomponenten, wie beispielsweise Rücksetz- und Verschlußeinrichtungen etc., weggelassen wurden. Ferner ist zu betonen, dass, wenngleich 2 einen repräsentativen Arrayabschnitt 200 mit in einer Bayer-Matrix angeordneten Pixeln 201(1)–(16) zeigt, die Erfindung diesbezüglich nicht beschränkt ist und andere Anordnungen aus Pixeln mit größeren CSEs und Pixeln mit kleineren CSEs gleichermaßen verwendbar sind, ohne dass vom Umfang und Geist der Erfindung abgewichen würde. So ist die Erfindung beispielsweise mit einem monochromatischen Bildarray ausführbar, wenngleich in diesem Fall ein Farbfilterarray nicht erforderlich ist. Ferner sollen die in 2 angegebenen relativen Größen der CSEs 208 und 210 keinesfalls ein bestimmtes Ladungsspeicherverhältnis implizieren.
  • Wenngleich der Abschnitt 200 zwei CSE-Werte, nämlich CSE1 und CSE2, aufweist, ist die Erfindung nicht auf bestimmte CSE-Werte oder auf bestimmte Anzahlen oder Kombinationen verschiedener CSE-Werte beschränkt. So sind beispielsweise in einigen Ausführungsformen der Erfindung mehr als zwei CSE-Werte verwendbar. Ferner ist die Erfindung, wenngleich die grünen Pixel in Abschnitt 200 die größeren CSE1-Werte, die roten und blauen Pixel hingegen die kleineren CSE2-Werte umfassen, diesbezüglich nicht beschränkt, und jeder Pixelfarbe eines Arrays kann mehr als ein CSE-Wert zugewiesen werden.
  • 3 zeigt beispielsweise einen Arrayabschnitt 250 gemäß einigen Ausführungsformen der Erfindung. Wenngleich Abschnitt 250 mehrere Eigenschaften mit dem Abschnitt 200 teilt, unterscheidet er sich von diesem jedoch darin, dass er grüne Pixel 252(1), 252(8), 252(9) und 252(16) mit einem ersten CSE-Wert (CSE1) und grüne Pixel 252(3), 252(6), 252(11) und 252(14) mit einem zweiten CSE-Wert (CSE2), rote Pixel 252(2) und 252(10) mit einem dritten CSE-Wert (CSE3) und rote Pixel 252(4) und 252(12) mit einem vierten CSE-Wert (CSE4) sowie blaue Pixel 252(5) und 252(13) mit einem fünften CSE-Wert (CSE5) und blaue Pixel 252(7) und 252(14) mit einem sechsten CSE-Wert (CSE6) aufweist.
  • Wie gezeigt wurde, umfasst somit der Abschnitt 250 insgesamt sechs CSE-Werte (CSE1–CSE6), die so über den Abschnitt 250 verteilt sind, dass jeder Farbpixeltyp (rot, grün oder blau) zumindest zwei verschiedenen CSE-Werten zugewiesen ist. Wie bereits unter Bezugnahme auf 2 beschrieben, sind die relativen Größen der CSEs in 3 nicht so zu interpretieren, dass sie die Erfindung auf bestimmte CSE-Werte oder Verhältnisse derselben beschränken. Darüber hinaus soll die Pixelgestaltung in 2 und 3, wenngleich sie dort einer Bayer-Matrix entspricht, die Erfindung nicht auf eine bestimmte Bildpixelgestaltung beschränken. Auch soll die Gesamtzahl der verschiedenen in 2 und 3 dargestellten CSE-Größen die Erfindung nicht auf bestimmte CSE-Werte oder bestimmte Verteilungen verschiedener CSE-Werte beschränken.
  • 4 zeigt eine Ausführungsform zweier benachbarter Pixel 301 und 302 eines Pixelarrayabschnitts 300 gemäß einigen Ausführungsformen der Erfindung, wie beispielsweise beliebige benachbarte Pixel der Arrayabschnitte 200 und 250 aus 2 und 3. Jedes Pixel 301/302 umfasst eine Photodiode 304, eine Ladungsübertragungseinrichtung 306, eine Rücksetzeinrichtung 308 und eine Zeilenauswahleinrichtung 310. Gemäß einigen Ausführungsformen der Erfindung umfasst das Pixel 301 ein CSE 312, das eine im Wesentlichen geringere Ladungsspeicherkapazität als das CSE 314 des Pixels 302 aufweist. So könnte beispielsweise die Ladungsspeicherkapazität der Einrichtung 312 geeignet sein, um eine Maximalladung zu speichern, die einer maximalen Pixel-Sättigungskapazität von 5 Bit entspricht, während die Ladungsspeicherkapazität der Einrichtung 314 geeignet sein könnte, um eine Maximalladung zu speichern, die einer maximalen Pixel-Sättigungskapazität von 10 Bit entspricht. Allerdings sind gemäß der Erfindung die Ladungsspeicherkapazitäten der Einrichtungen 312 und 314 bzw. deren Verhältnis nicht auf einen bestimmten Wert oder mehrere bestimmte Werte beschränkt.
  • 5 zeigt eine weitere Anordnung zweier benachbarter Pixel 401 und 402 eines anderen Pixel-Arrayabschnitts 400 gemäß einigen anderen Ausführungsformen der Erfindung, wie beispielsweise beliebige benachbarte Pixel der Arrayabschnitte 200 und 250 aus 2 und 3. Die Pixel 401/402 umfassen jeweils eine Photodiode 404, eine Ladungsübertragungseinrichtung 406, eine Sample-/Hold-Rücksetzeinrichtung 408 und eine Zeilenauswahleinrichtung 410. Gemäß einigen Ausführungsformen der Erfindung umfasst das Pixel 401 ein CSE 412, das eine wesentlich geringere Ladungsspeicherkapazität als das CSE 414 des Pixels 402 aufweist. Darüber hinaus umfasst der Abschnitt 400 gemäß einigen Ausführungsformen der Erfindung eine Photodioden(PD)-Kombinationseinrichtung 416, welche das Pixel 401 mit dem Pixel 402 verbindet, um ein Pixelpaar 418 zu bilden. So kann ein Bildarray gemäß einigen Ausführungsformen der Erfindung eine Vielzahl an Kombinationseinrichtungen 416 umfassen, die benachbarte Pixel, wie beispielsweise die Pixel 401 und 402, miteinander verbinden, um eine Vielzahl an Pixelpaaren 418 zu bilden.
  • 6 ist ein Flussdiagramm, das ein Verfahren zum Ausführen einer CMOS-Bildsensorarray-Optimierung sowohl für starke als für schwache Lichtverhältnisse gemäß einigen Ausführungsformen der beanspruchten Erfindung zeigt. Wenngleich das Verfahren 500 sowie mit diesem verbundene Verfahren zu Erläuterungszwecken unter Bezugnahme auf das System 100 aus 1, die jeweiligen Arrayabschnitte 200 und/oder 250 aus den 2 und 3 und/oder die benachbarten Pixel aus den 4 und 5 beschrieben sein können, ist die Erfindung diesbezüglich nicht beschränkt, und es sind auch andere Verfahren oder Schemata, die von geeigneten Vorrichtungen und/oder Vorrichtungskombinationen gemäß der beanspruchten Erfindung unterstützt und/oder ausgeführt werden, möglich.
  • Das Verfahren 500 kann mit dem Laden von zumindest einem Abschnitt eines Pixels eines Bildarrays beginnen [Schritt 502]. Bei einigen Ausführungsformen kann die Steuerlogik im Controller 108 ein Ladungsübertragungssteuersignal an zumindest einen Abschnitt des Arrays 102 auslösen. Bei einigen Ausführungsformen kann die Steuerlogik den Ladungsübertragungseinrichtungen 306/406 der Pixel 201(1)–201(16) ein Signal liefern und dadurch die CSEs dieser Pixel (z. B. die CSEs 312/412 der Pixel 201(1), 201(3), 201(6), 201(8), 201(9), 201(11), 201(14) und 201(16) sowie die CSEs 314/414 der Pixel 201(2), 201(4), 201(5), 201(7), 201(10), 201(12), 201(13) und 201(15)) mit Photostrom, der von den Photodioden dieser Pixel bereitgestellt wird, laden. Nach dem Laden ist für diese CSEs davon auszugehen, dass sie einen zu dieser Ladung proportionalen Wert (d. h. eine Spannung) speichern. So kann beispielsweise ein kleines CSE, wie beispielsweise das CSE 312 des Pixels 301, Belichtungswerte mit einer Größe von bis zu 5 Bits speichern, wohingegen ein größeres CSE, wie beispielsweise das CSE 314 des Pixels 302, Belichtungswerte mit einer Größe von bis zu 10 Bits speichern kann. Nochmals sei darauf hingewiesen, dass die Erfindung nicht auf bestimmte Ladungsspeicherwerte oder Verhältnisse derselben beschränkt ist.
  • Das Verfahren 500 kann damit fortgesetzt werden, dass der auf einem kleineren CSE gespeicherte Belichtungswert erhalten wird [Schritt 504]. Bei einigen Ausführungsformen kann dies erfolgen, indem die Steuerlogik im Controller 108 zumindest einem Abschnitt des Arrays 102 entlang einer oder mehrerer Zeilenadresslinien 212 ein Zeilenauswahl-Steuersignal liefert. Das heißt, die Steuerlogik kann der Einrichtung 310 des Pixels 301 mit kleinerem CSE ein Zeilenauswahl-Steuersignal liefern und dadurch veranlassen, dass das Pixel 301 den auf dem kleineren CSE 312 gespeicherten Wert einer der Zeilenlinien 214 und letztlich der Verarbeitungslogik im Controller 108 liefert. Wie der Fachmann erkennen wird, sind hier eine Interventionsschaltung und/oder -logik (wie beispielsweise eine Analog-Digital-Wandler-Schaltung etc.) möglich, welche die Übertragung des Ladungsspeicher- oder Belichtungswerts (d. h. der entsprechenden elektrischen Spannung) zwischen den Zeilenlinien 214 und den Ausgabedatenpfaden des Array 102 vereinfachen. Diese sind allerdings für die Erfindung von keiner besonderen Relevanz und daher zwecks größerer Klarheit von den 1–6 ausgenommen.
  • Hat die Verarbeitungslogik den Belichtungswert des kleineren CSE für ein Pixel mit kleinerem CSE erhalten, kann ermittelt werden, ob der Belichtungswert des kleineren CSE einen Kapazitätsgrenzwert erreicht hat [Schritt 506]. Bei einigen Ausführungsformen kann die Verarbeitungslogik im Controller 108 den in Schritt 504 erhaltenen Wert mit einem vorgegebenen Kapazitätsgrenzwert vergleichen. So kann beispielsweise bei Pixeln mit kleinerem CSE, wie z. B. Pixel 301, das eine Maximalkapazität von 5 Bit aufweist, ein vorgegebener Grenzwert einem Wert von zumindest 5 Bit oder ½ Vollwert entsprechen. Anders ausgedrückt, kann der vorgegebene Grenzwert einen Ladungsspeicher- oder Belichtungswert (d. h. eine Spannung) bei Sättigung oder nahe derselben (d. h. bei Vollauslastung oder in einem Überlaufzustand) der Reaktion dieses Pixels darstellen.
  • Ist das in Schritt 506 erhaltene Ergebnis positiv (d. h. der Belichtungswert des kleineren CSE entspricht dem vorgegebenen Kapazitätsgrenzwert oder übersteigt diesen), kann das Verfahren 500 mit einer Beurteilung, ob der Belichtungswert des kleineren CSE einer Korrektur bedarf, fortgesetzt werden [Schritt 508]. Eine Möglichkeit, dies zu tun, besteht darin, dass die Verarbeitungslogik des Controllers 108 die Ermittlung von Schritt 508 ausführt. Ist das in Schritt 510 erhaltene Ergebnis negativ (d. h. der Controller 108 ermittelt, dass der Belichtungswert des kleineren CSE keiner Korrektur bedarf), kann das Verfahren 500 mit dem Erhalten des Belichtungswerts eines weiteren kleineren CSE fortgesetzt werden [Schritt 516], und die Schritte 506 und 508 können für den Belichtungswert dieses neuen kleineren CSE ausgeführt werden.
  • Ist das in Schritt 508 erhaltene Ergebnis positiv, kann das Verfahren 500 damit fortgesetzt werden, dass die auf zwei oder mehr benachbarten Pixeln mit größerem CSE gespeicherten Belichtungswerte ermittelt werden [Schritt 510]. Bei einigen Ausführungsformen kann dies dadurch erfolgen, dass die Steuerlogik im Controller 108 zumindest zwei Pixeln mit größerem CSE im Array 102 entlang einer oder mehrerer Zeilenadresslinien 212 ein Zeilenauswahl-Steuersignal liefert. So kann die Steuerlogik beispielsweise zum Teil der Einrichtung 310 des Pixels 302 (d. h. einen Pixelnachbarn des Pixels 301, der ein größeres CSE besitzt) ein Zeilenauswahl-Steuersignal liefern und so veranlassen, dass das Pixel 302 den auf dem größeren CSE 314 gespeicherten Belichtungswert einer der Spaltenlinien 214 und letztlich der Verarbeitungslogik im Controller 108 liefert. Um das Beispiel mit dem Arrayabschnitt 200 aus 2 zu vervollständigen, kann, wenn das Pixel 201(7) das Pixel 301 mit kleinerem CSE und das Pixel 201(8) das Pixel 302 mit größerem CSE repräsentiert, der Controller 108, um den Schritt 510 auszuführen, die CSE-Belichtungswerte in entsprechender Weise von einem oder mehreren derjenigen verbleibenden Pixelnachbarn des Pixels 201(7) mit kleinerem CSE, die ein größeres CSE besitzen, also 201(3), 201(6) und/oder 201(11), erhalten. Wie bereits vorstehend erwähnt, wird der Fachmann erkennen, dass hier eine Interventionsschaltung und/oder -logik möglich ist, welche die Übertragung der Belichtungswerte des größeren CSE zwischen dem Array 102 und dem Controller 108 erleichtern. Diese sind allerdings für die Erfindung von keiner besonderen Relevanz und somit zwecks größerer Klarheit von den 1–6 ausgenommen.
  • Das Verfahren 500 kann mit der Interpolation mittels der Belichtungswerte des benachbarten größeren CSE fortgesetzt werden [Schritt 512]. Bei einigen Ausführungsformen kann, wenn die Verarbeitungslogik im Controller 108 im Schritt 508 festgestellt hat, dass der Belichtungswert des kleineren CSE einer Korrektur bedarf, diese Logik die Interpolation des Schritts 512 mittels der in Schritt 510 erhaltenen Belichtungswerte des größeren CSE vornehmen. Um erneut Bezug auf den beispielhaften Arrayabschnitt 200 aus 2 zu nehmen, kann, wenn der Belichtungswert des kleineren CSE, der in Schritt 504 erhalten und für den in Schritt 506 festgestellt wurde, dass er den vorgegebenen Grenzwert erreicht oder überschreitet, vom Pixel 201(7) erhalten wurde, die Verarbeitungslogik zwischen zwei oder mehr Belichtungswerten der größeren CSE der Pixel 201(3), 201(6), 201(8) und/oder 201(11) interpolieren, um einen korrigierten Belichtungswert zu erhalten. So kann die Verarbeitungslogik beispielsweise den Durchschnittswert (Mittelwert) aus zwei oder mehr Belichtungswerten der größeren CSEs der Pixel 201(3), 201(6), 201(8) und/oder 201(11) ermitteln und diesen Wert als korrigierten Belichtungswert nutzen. Die Erfindung ist allerdings nicht auf die in Schritt 512 verwendete Interpolationsart beschränkt, sondern es sind in Schritt 512 gemäß der Erfindung auch andere Interpolationsverfahren, wie beispielsweise das Ermitteln des Mittelwerts der Belichtungswerte der benachbarten größeren CSE, ausführbar.
  • Das Verfahren 500 kann mit dem Ersetzen des Belichtungswerts des kleineren CSE durch einen korrigierten Belichtungswert fortgesetzt werden [Schritt 514]. Eine Möglichkeit, dies zu tun, besteht darin, dass die Verarbeitungslogik des Controllers 108 den in Schritt 504 erhaltenen Belichtungswert des kleineren CSE durch den in Schritt 512 erhaltenen korrigierten Belichtungswert ersetzt. Eine weitere Möglichkeit zur Ausführung des Schritts 514 besteht darin, dass die Verarbeitungslogik des Controllers 108 einen Korrekturfaktor ermittelt, indem sie den in Schritt 504 erhaltenen Belichtungswert des kleineren CSE dem in Schritt 512 erhaltenen korrigierten Belichtungswert gegenüberstellt und diesen Korrekturfaktor nutzt, um den in Schritt 504 erhaltenen Belichtungswert des kleineren CSE zu ändern.
  • Das Verfahren 500 kann mit dem Erhalten des auf einem anderen Pixel mit kleinerem CSE gespeicherten Belichtungswerts fortgesetzt werden [Schritt 518]. Wie vorstehend in Bezug auf Schritt 504 beschrieben, kann der Controller 108 den Schritt 518 ausführen, indem er zumindest einem Abschnitt des Arrays 102 entlang einer oder mehrerer Zeilenadresslinien 212 ein Zeilenauswahl-Steuersignal liefert. Das Verfahren 500 kann dann einige oder alle der Schritte 506–514 für den Belichtungswert dieses neuen kleineren CSE wiederholen.
  • 7 ist ein Flussdiagramm, das ein Verfahren 600 zum Ausführen einer CMOS-Bildsensorarray-Optimierung sowohl für starke als auch für schwache Lichtverhältnisse gemäß einigen Ausführungsformen der Erfindung zeigt. Wenngleich das Verfahren 600 sowie mit diesem verbundene Verfahren zu Erläuterungszwecken unter Bezugnahme auf das System 100 aus 1, die jeweiligen Arrayabschnitte 200 und/oder 250 aus den 2 und 3 und/oder die benachbarten Pixel aus den 4 und 5 beschrieben sein können, ist die Erfindung diesbezüglich nicht beschränkt, und es sind auch andere Verfahren oder Schemata, die von geeigneten Einrichtungen und/oder Einrichtungskombinationen gemäß der beanspruchten Erfindung unterstützt und/oder ausgeführt werden, möglich.
  • Das Verfahren 600 kann mit dem Laden von zumindest einem Abschnitt eines Pixels eines Bildarrays beginnen [Schritt 602]. Bei einigen Ausführungsformen kann die Steuerlogik im Controller 108 ein Ladungsübertragungssteuersignal an zumindest einen Abschnitt des Arrays 102 in gleicher Weise, wie zuvor in Bezug auf Schritt 502 des Verfahrens 500 (6) beschrieben, auslösen.
  • Das Verfahren 600 kann mit dem Erhalten des auf einem Pixel mit größerem CSE gespeicherten Signal- oder Belichtungswerts fortgesetzt werden [Schritt 604]. Bei einigen Ausführungsformen kann die Steuerlogik im Controller 108 den Belichtungswert des größeren CSE in gleicher Weise erhalten, wie vorstehend in Bezug auf Schritt 504 des Verfahrens 500 (6) beschrieben. Das heißt beispielsweise, dass die Steuerlogik der Einrichtung 310 des Pixels 302 ein Zeilenauswahl-Steuersignal liefern kann, das bewirkt, dass dieses Pixel den auf dem größeren CSE 314 gespeicherten Belichtungswert einer der Spaltenlinien 214 und letztlich der Verarbeitungslogik im Controller 108 liefert.
  • Das Verfahren 600 kann mit einer Beurteilung der Größe des Belichtungswerts des Belichtungswerts des größeren CSE fortgesetzt werden [Schritt 606]. Bei einigen Ausführungsformen kann die Verarbeitungslogik im Controller 108 den Schritt 606 vornehmen. Es kann dann ermittelt werden, ob die Signalgröße gleich einem Grenzwert oder kleiner als dieser ist [Schritt 608]. Eine Möglichkeit, dies zu tun, besteht darin, dass die Verarbeitungslogik die Größe des in Schritt 606 erhaltenen Belichtungswerts einem vorgegebenen Grenzwert gegenüberstellt.
  • Ist das in Schritt 608 ermittelte Ergebnis positiv, kann das Verfahren 600 mit dem Erhalten zweier oder mehr benachbarter Belichtungswerte kleinerer CSE fortgesetzt werden [Schritt 610]. Wie der Fachmann erkennen wird, kann das von einem größeren CSE erhaltene Signal einen größeren Rauschanteil (umfassend z. B. kTC-Rauschen, Photonenschussrauschen etc.) bei einer gegebenen Signalgröße aufweisen, als das eines kleineren CSE bei derselben Signalgröße. Somit lässt sich gemäß der Erfindung das Signal-Rausch-Verhältnis der von einem Array, wie beispielsweise Array 102, erhaltenen Licht- oder Signalwerte verbessern, indem die von kleineren CSEs erhaltenen Belichtungswerte durch die größerer CSEs ersetzt werden, wenn die Größe des von einem größeren CSE erhaltenen Signals einen vorgegebenen Grenzwert unterschreitet, wobei dieser Grenzwert eine Funktion aus Array-Gestaltungselementen, wie beispielsweise der Größe und der Art der verwendeten CSEs, sein kann.
  • Bei einer Ausführungsform kann die Steuerlogik im Controller 108 anliegende bzw. benachbarte Belichtungswerte kleinerer CSEs in gleicher Weise erhalten, wie vorstehend in Bezug auf Schritt 510 des Verfahrens 500 (6) beschrieben. So kann die Steuerlogik beispielsweise zum Teil der Einrichtung 310 des Pixels 301 (d. h. einem Pixelnachbarn des Pixels 302, der ein kleineres CSE besitzt) ein Zeilenauswahl-Steuersignal liefern und so veranlassen, dass das Pixel 301 den auf dem kleineren CSE 312 gespeicherten Belichtungswert einer der Spaltenlinien 214 und letztlich der Verarbeitungslogik im Controller 108 liefert. Um das Beispiel mit dem Arrayabschnitt 200 zu vervollständigen, kann, wenn das Pixel 201(7) das Pixel 301 mit kleinerem CSE und das Pixel 201(6) das Pixel 302 mit dem größeren CSE repräsentiert, der Controller 108 die CSE-Licht- oder -Signalwerte in entsprechender Weise von einem oder mehreren derjenigen verbleibenden Pixelnachbarn des Pixels 201(6) mit größerem CSE, die ein kleineres CSE besitzen, also 201(2), 201(5), und/oder 201(10), erhalten. Wie vorstehend erwähnt, wird der Fachmann erkennen, dass hier eine Interventionsschaltung und/oder -logik möglich ist, welche die Übertragung der Belichtungswerte kleinerer CSEs zwischen dem Array 102 und dem Controller 108 erleichtern. Diese sind allerdings für die Erfindung von keiner besonderen Relevanz und somit zwecks größerer Klarheit von den 1–5 ausgenommen.
  • Das Verfahren 600 kann mit der Interpolation mittels der benachbarten Belichtungswerte kleinerer CSEs fortgesetzt werden [Schritt 612]. Bei einigen Ausführungsformen kann, wenn die Verarbeitungslogik im Controller 108 die Interpolation des Schritts 612 mittels der in Schritt 610 erhaltenen Belichtungswerte kleinerer CSEs vornehmen. So kann beispielsweise, um erneut Bezug auf den beispielhaften Arrayabschnitt 200 aus 2 zu nehmen, wenn der Belichtungswert des größeren CSE, für den in Schritt 608 festgestellt wurde, dass er den vorgegebenen Grenzwert erreicht oder unterschreitet, vom Pixel 201(6) erhalten wurde, die Verarbeitungslogik zwischen zwei oder mehreren der in Schritt 610 erhaltenen Belichtungswerte der größeren CSEs der Pixel 201(2), 201(5), 201(7) und/oder 201(10) interpolieren, um in Schritt 612 einen korrigierten Belichtungswert zu ermitteln. Die Verarbeitungslogik kann beispielsweise den Durchschnittswert (Mittelwert) aus zwei oder mehr Belichtungswerten der Pixel 201(2), 201(5), 201(8) und/oder 201(7) ermitteln und diesen Wert als korrigierten Belichtungswert nutzen. Die Erfindung ist allerdings nicht auf die in Schritt 612 verwendete Interpolationsart beschränkt, sondern es sind gemäß der Erfindung auch andere Interpolationsverfahren, wie beispielsweise das Ermitteln des Mittelwerts der Belichtungswerte der benachbarten größeren CSE, in Schritt 612 ausführbar.
  • Das Verfahren 600 kann mit dem Ersetzen des Belichtungswerts des größeren CSE durch den korrigierten Belichtungswert fortgesetzt werden [Schritt 614]. Bei einigen Ausführungsformen kann die Verarbeitungslogik den in Schritt 612 erhaltenen korrigierten Belichtungswert durch den in Schritt 604 erhaltenen Belichtungswert des größeren CSE ersetzen. Anders ausgedrückt, kann die Verarbeitungslogik den in Schritt 604 erhaltenen Belichtungswert des größeren CSE entfernen und diesen Belichtungswert durch den in Schritt 612 aus den benachbarten Belichtungswerten kleiner CSEs erhaltenen korrigierten Belichtungswert ersetzen.
  • Das Verfahren 600 kann mit dem Erhalten des auf einem anderen Pixel mit größerem CSE gespeicherten Belichtungswerts fortgesetzt werden [Schritt 616]. Wie vorstehend unter Bezugnahme auf Schritt 604 beschrieben, kann der Controller 108 den Schritt 616 ausführen, indem er zumindest einem Abschnitt des Arrays 102 entlang einer oder mehrerer Zeilenadresslinien 212 ein Zeilenauswahl-Steuersignal liefert. Das Verfahren 600 kann dann einige oder alle der Schritte 606–614 für den Belichtungswert dieses neuen größeren CSE wiederholen.
  • 8 ist ein Flussdiagramm, das ein Verfahren 700 zum Ausführen einer CMOS-Bildsensorarray-Optimierung für starke und schwache Lichtverhältnisse gemäß einigen Ausführungsformen der beanspruchten Erfindung zeigt. Wenngleich das Verfahren 700 sowie mit diesem verbundene Verfahren zu Erläuterungszwecken unter Bezugnahme auf das System 100 aus 1, die jeweiligen Arrayabschnitte 200 und/oder 250 aus den 2 und 3 und/oder die benachbarten Pixel aus den 4 und 5 beschrieben sein können, ist die Erfindung diesbezüglich nicht beschränkt, und es sind auch andere Verfahren oder Schemata, die von geeigneten Vorrichtungen und/oder Vorrichtungskombinationen gemäß der beanspruchten Erfindung unterstützt und/oder ausgeführt werden, möglich.
  • Das Verfahren 700 kann mit einer Beurteilung beginnen, ob benachbarte Pixel mit kleinerem CSE und Pixel mit größerem CSE miteinander zu kombinieren sind [Schritt 702]. Bei einigen Ausführungsformen ist dieser Schritt 702 durch den Controller 108 ausführbar. So kann die Verarbeitungs- und/oder Steuerlogik im Controller 108 beispielsweise anhand der Umgebungsbedingungen des Systems 100 ermitteln, dass eine kürzere Belichtungszeit wünschenswert ist und dass es folglich wünschenswert sein kann, benachbarte Pixel mit einem kleineren und Pixel einem größeren CSE miteinander zu kombinieren, damit die Photostromquellen oder Photodioden der beiden entweder das größere oder das kleinere CSE laden können. Die Erfindung ist jedoch hinsichtlich der Frage, welche Logik und/oder Vorrichtung die Beurteilung aus Schritt 702 vornimmt, nicht beschränkt.
  • Ist das Ergebnis von Schritt 702 negativ, d. h. es wurde festgestellt, dass benachbarte Pixel nicht miteinander zu kombinieren sind, kann das Verfahren 700 beendet werden. Ist das Ergebnis von Schritt 702 hingegen positiv, d. h. es wurde festgestellt, dass benachbarte Pixel miteinander zu kombinieren sind, kann das Verfahren 700 mit der Freigabe der Pixel-Kombinationseinrichtungen fortgesetzt werden [Schritt 704]. Bei einigen Ausführungsformen kann der Schritt 704 erfolgen, indem der Controller 108 ein Photodioden(PD)-Kombinationssignal bereitstellt, um die Einrichtungen 416 benachbarter Pixel 401/402 mit kleinerem bzw. größerem CSE miteinander zu kombinieren. Auf diese Weise kann der Controller 108 die beiden Photodioden 404 der benachbarten und nunmehr miteinander kombinierten Pixel 401/402 in die Lage versetzen, entweder das größere CSE 414 oder das kleinere CSE 412 zu laden.
  • Das Verfahren 700 kann mit der Auswahl eines CSE der miteinander kombinierten benachbarten Pixel fortgesetzt werden [Schritt 706]. Bei einigen Ausführungsformen kann der Controller 108 einer der Ladungsübertragungseinrichtungen 406 der benachbarten Pixel 401 und 402 ein Ladungsübertragungssteuersignal liefern. So könnte der Controller 108 beispielsweise den Schritt 706 vornehmen, indem er der Einrichtung 406 des Pixels 401 mit kleinerem CSE ein Steuersignal liefert und so die Photodioden 404 der beiden Pixel 401 und 402 in die Lage versetzt, dem kleineren CSE 412 Ladung bereitzustellen. Alternativ könnte der Controller 108 den Schritt 706 vornehmen, indem er der Vorrichtung 406 des Pixels 402 mit größerem CSE ein Steuersignal liefert und so die Photodioden 404 der beiden Pixel 401 und 402 in die Lage versetzt, dem größeren CSE 414 Ladung bereitzustellen.
  • Nachdem der Schritt 706 durchgeführt wurde, kann das Verfahren 700 mit dem Laden der miteinander kombinierten benachbarten Pixel fortgesetzt werden [Schritt 708]. Bei einigen Ausführungsformen kann der Controller 108 der Ladungsübertragungseinrichtung desjenigen Pixels, dessen CSE in Schritt 706 ausgewählt wurde, ein Ladungsübertragungssignal liefern. So kann beispielsweise, wenn im Ergebnis von Schritt 706 das CSE des Pixels 401 ausgewählt wurde, der Schritt 708 darin bestehen, dass der Controller 108 der Einrichtung 406 des Pixels 401 ein Ladungsübertragungssignal liefert. Alternativ kann, wenn im Ergebnis von Schritt 706 das CSE des Pixels 402 ausgewählt wurde, der Schritt 708 darin bestehen, dass der Controller 108 der Einrichtung 406 des Pixels 402 ein Ladungsübertragungssignal liefert.
  • Das Verfahren 700 kann anschließend mit dem Erhalten der gespeicherten Belichtungswerte der CSEs der ausgewählten Pixel fortgesetzt werden [Schritt 710]. Eine Möglichkeit, dies zu tun, besteht darin, dass der Controller 108 der Zeilenauswahleinrichtung 410 des Pixels mit dem in Schritt 706 ausgewählten CSE, das in Schritt 708 geladen wurde, ein Zeilenauswahlsignal liefert. So kann beispielsweise, wenn im Ergebnis des Schritts 708 das CSE des Pixels 401 geladen wurde, der Schritt 710 darin bestehen, dass der Controller 108 der Einrichtung 410 des Pixels 401 ein Zeilenauswahlsignal liefert. Alternativ kann, wenn im Ergebnis von Schritt 708 das CSE des Pixel 402 geladen wurde, der Schritt 710 darin bestehen, dass der Controller 108 der Einrichtung 410 des Pixels 402 ein Ladungsübertragungssignal liefert.
  • 9 ist ein Flussdiagramm, dass ein Verfahren 800 zum Ausführen einer CMOS-Bildsensorarray-Optimierung sowohl für starke als auch für schwache Lichtverhältnisse gemäß einigen Ausführungsformen der beanspruchten Erfindung zeigt. Wenngleich das Verfahren 800 sowie mit diesem verbundene Verfahren zu Erläuterungszwecken unter Bezugnahme auf das System 100 aus 1, die jeweiligen Arrayabschnitte 200 und/oder 250 aus den 2 und 3 und/oder die benachbarten Pixel aus den 4 und 5 beschrieben sein können, ist die Erfindung diesbezüglich nicht beschränkt, und es sind auch andere Verfahren oder Schemata, die von geeigneten Vorrichtungen und/oder Vorrichtungskombinationen gemäß der beanspruchten Erfindung unterstützt und/oder ausgeführt werden, möglich.
  • Das Verfahren 800 kann damit beginnen, dass das Laden der Pixel eines Bildarrays ermöglicht wird [Schritt 801]. Bei einigen Ausführungsformen kann der Controller 108 den Einrichtungen 306 der Pixel des Arrays 102 ein Ladungsübertragungssignal liefern. Das Verfahren 800 kann mit dem Laden von zumindest einem Abschnitt der Pixel eines Bildarrays fortgesetzt werden [Schritt 802]. Bei einigen Ausführungsformen können die Photodioden 304 der Pixel des Arrays 102 den CSEs 312 und 314 Photostrom bereitstellen. Das Verfahren 800 kann mit der Ermittlung fortgesetzt werden, ob ein Unterabtasten der Pixel vorzunehmen ist [Schritt 804]. Gemäß der Erfindung kann das Array 102 unterabgetastet werden, indem entschieden wird, nur Pixel mit kleinerem CSE oder nur Pixel mit größerem CSE zu lesen. So kann der Controller 108 durch das Durchführen von Schritt 804 beispielsweise ermitteln, dass während des Schritts 802 schwache Lichtverhältnisse herrschten und so ein größeres Signal-Rausch-Verhältnis erhalten werden kann, indem nur die Pixel mit kleinerem CSE des Arrays 102 abgetastet werden. Alternativ kann der Controller 108 ermitteln, dass während des Schritts 802 starke Lichtverhältnisse herrschten und so eine größere dynamische Reaktion des Pixels erhalten werden kann, indem nur die Pixel mit größeren CSE des Arrays 102 abgetastet werden.
  • Ist das in Schritt 804 erzielte Ergebnis negativ, d. h. das Unterabtasten wird nicht vorgenommen, so kann das Verfahren 800 mit dem Erhalten der gespeicherten Belichtungswerte der größeren sowie der kleineren CSEs fortgesetzt werden [Schritt 806]. In diesem Fall kann der Schritt 806 erfolgen, indem der Controller 108 den Zeilenauswahleinrichtungen beider Pixelarten 301 und 302 des Arrays 102 ein Zeilenauswahlsignal liefert. Ist das in Schritt 804 erzielte Ergebnis positiv, d. h. das Unterabtasten wird vorgenommen, so kann das Verfahren 800 damit fortgesetzt werden, dass ermittelt wird, ob nur größere CSEs abzutasten sind [Schritt 808]. Bei einigen Ausführungsformen kann der Controller 108 den Schritt 808 in Reaktion auf die Lichtverhältnisse, die während des Schritts 802 herrschten, vornehmen. So kann der Controller beispielsweise, wie vorstehend beschrieben, ermitteln, dass während des Schritts 802 starke Lichtverhältnisse herrschten und so das in Schritt 808 zu ermittelnde Ergebnis positiv sein sollte. In diesem Fall kann dass Verfahren 800 mit dem Erhalten der Belichtungswerte der größeren CSEs fortgesetzt werden [Schritt 810]. Dies kann erfolgen, indem der Controller 108 den Einrichtungen 310 der Pixel 302 mit größerem CSE ein Zeilenauswahlsignal liefert.
  • Ist das in Schritt 808 ermittelte Ergebnis negativ, d. h. das Abtasten von Pixeln mit größerem CSE wird nicht vorgenommen, so kann das Verfahren 800 mit dem Erhalten der auf den kleineren CSEs gespeicherten Belichtungswerte fortgesetzt werden [Schritt 812]. Dies kann erfolgen, indem der Controller 108 der Einrichtung 310 der Pixel 301 ein Zeilenauswahlsignal liefert. So kann der Schritt 812 beispielsweise erfolgen, wenn der Controller 108 festgestellt hat, dass während des Schritts 802 schwache Lichtverhältnisse geherrscht hatten und das im Schritt 808 zu ermittelnde Ergebnis negativ sein sollte, sodass Pixel mit kleineren CSE statt Pixel mit größeren CSE abgetastet werden sollten.
  • Weder müssen die in den 6–9 gezeigten Schritte in der gezeigten Reihenfolge ausgeführt werden, noch müssen zwangsläufig alle Schritte ausgeführt werden. So kann das Erhalten von Belichtungswerten [wie z. B. in den Schritten 504 und 510] beispielsweise jederzeit stattfinden. Ferner sind diejenigen Schritte, die nicht von anderen Schritten abhängen, parallel zu den anderen Schritten ausführbar. So sind beispielsweise die Schritte 504 und 510 für Pixel in derselben Zeile des Arrays 102 gleichzeitig ausführbar. Ferner können einige Schritte der Verfahren 500–800 mittels Hard-, Firm- und/oder Software ausgeführt und/oder vorgenommen werden. So sind beispielsweise im Verfahren 500 die Schritte des Auslesens erhaltener Werte (z. B. Schritte 504 und 510) mittels Hard- und/oder Firmware ausführbar, während andere Schritte, wie beispielsweise das Interpolieren (Schritt 512) und/oder Substituieren (Schritt 514) in Software ausführbar sind.
  • Allerdings ist die Erfindung diesbezüglich nicht beschränkt, und Schritte, die in Hard- und/oder Firmware ausführbar sind, können alternativ auch in Software ausführbar sein. Tatsächlich können, dem Umfang und Geist der Erfindung entsprechend, viele solcher Kombinationen aus Software- und/oder Hardware- und/oder Firmwareausführungsformen der Verfahren 500–800 in Betracht gezogen werden. Ferner sind zumindest einige der Schritte in den Verfahren 500–800 als in einem maschinenlesbaren Medium ausgeführte Anweisungen oder Anweisungsgruppen ausführbar.
  • Gemäß Ausführungsformen der Erfindung kann die Bereichsoptimierung eines Bildsensorarrays sowohl für starkes als auch für schwaches Licht durch Verwendung von CSEs von unterschiedlicher Größe die Bildqualität verbessern, indem die effektive Bitanzahl (ENOBs) des Arrays erhöht wird, und eine Korrektur der Bildqualität auf einer Per-Pixel-Basis (z. B. durch Interpolation oder andere von den unterschiedlich großen CSEs abgeleitete Korrektur) ermöglichen. Wie vorstehend detailliert beschrieben, kann ein Array gemäß Ausführungsformen der Erfindung kleinere CSEs nutzen, um ein geringeres Leserauschen und eine bessere Bildqualität bei schwachen Lichtverhältnissen bereitzustellen, und es kann größere CSEs nutzen, um durch das Ermöglichen der Sammlung von mehr photoinduzierten Elektronen einen größeren Dynamikumfang bereitzustellen.
  • Die vorstehende Beschreibung einer oder mehr den erfinderischen Prinzipien entsprechenden Ausführungsformen dient der Illustration und Beschreibung und soll keineswegs vollständig sein oder den Umfang der Erfindung auf die konkrete offenbarte Form begrenzen. Änderungen und Variationen sind im Zusammenhang mit der vorstehenden Lehre möglich oder können in der Praxis aus zahlreichen Ausführungsformen hervorgehen. Es liegt auf der Hand, dass zahlreiche Ausführungsformen verwendbar sind, um ein Verfahren, eine Vorrichtung und/oder ein System zur Ausführung einer erfindungsgemäßen CMOS-Bildsensorarray-Optimierung zur Anwendung sowohl bei starken als auch bei schwachen Lichtverhältnissen bereitzustellen.
  • Kein Element, kein Schritt und keine Anweisung, das, der bzw. die in der Beschreibung der vorliegenden Anmeldung verwendet wurde, ist so zu interpretieren, dass es für die Erfindung wesentlich oder entscheidend ist, sofern es nicht als solches beschrieben wurde. Ferner ist der Artikel „ein" im vorliegenden Zusammenhang so zu interpretieren, dass er eine oder mehrere Einheiten umfasst. Darüber hinaus sind einige Begriffe, die für die Beschreibung erfindungsgemäßer Ausführungsformen verwendet wurden, wie beispielsweise „Daten" und „Wert" oder „Belichtungswert" und „Signalwert" in einigen Zusammenhängen synonym verwendbar. Darüber hinaus wird der Fachmann erkennen, dass die Begriffe „Ladungsspeicherelement", „Kondensator" und „Kapazität" synonym verwendbar sind, ohne dass vom Umfang und Geist der Erfindung abgewichen würde. Ferner sind Begriffe, wie „gekoppelt" oder „reagierend", im Zusammenhang der vorliegenden Beschreibung oder der nachfolgenden Ansprüche breit zu interpretieren. So kann sich die Formulierung „gekoppelt mit" je nach Kontext, in dem diese verwendet wird, auf eine kommunikative, elektrische und/oder operative Kopplung beziehen. An einer oder mehr der vorstehend beschriebenen Ausführungsformen der beanspruchten Erfindung können Variationen oder Änderungen vorgenommen werden, ohne dass im Wesentlichen vom erfinderischen Geist und den erfinderischen Prinzipien abgewichen würde. Alle diese Änderungen und Variationen gelten als im Umfang der vorliegenden Offenbarung enthalten und durch die nachfolgenden Ansprüche geschützt.
  • Zusammenfassung
  • Es werden Vorrichtungen, Systeme und Verfahren zur CMOS-Bildsensorarray-Optimierung sowohl für Anwendungen bei starken als auch für Anwendungen bei schwachen Lichtverhältnissen offenbart. Bei einer Ausführungsform umfasst eine Vorrichtung ein Bildarray, wobei das Array zumindest Pixel einer ersten Art mit einer ersten Ladungsspeicherkapazität und Pixel einer zweiten Art mit einer zweiten Ladungsspeicherkapazität umfasst. Weitere Ausführungsformen werden offenbart.

Claims (20)

  1. Vorrichtung, umfassend: ein Bildarray, wobei das Array zumindest Pixel einer ersten Art mit einer ersten Ladungsspeicherkapazität und Pixel einer zweiten Art mit einer zweiten Ladungsspeicherkapazität umfasst.
  2. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass das Verhältnis der ersten Ladungsspeicherkapazität zur zweiten Ladungsspeicherkapazität zumindest 1:1,0625 ist.
  3. Vorrichtung nach Anspruch 1, wobei das Array ferner umfasst: eine Vielzahl an Kombinationseinvorrichtungen, wobei jede Kombinationseinrichtung zumindest einige benachbarte Pixel der ersten und der zweiten Art miteinander koppelt, um Pixelpaare zu bilden, wobei die Kombinationseinrichtung ermöglicht, dass Photostrom von beiden Pixeln eines Pixelpaars auf einem Pixel des Pixelpaars gespeichert wird.
  4. Vorrichtung nach Anspruch 1, wobei das Bildarray Zeilen und Spalten umfasst, dadurch gekennzeichnet, dass jede Zeile abwechselnd Pixel der ersten und der zweiten Art umfasst und dass jede Spalte abwechselnd Pixel der ersten und der zweiten Art umfasst.
  5. Vorrichtung nach Anspruch 1, ferner umfassend: eine mit dem Bildarray gekoppelte Verarbeitungslogik, wobei die Verarbeitungslogik bei einem gegebenen Pixel der ersten Art zumindest in der Lage ist, Belichtungswerte zu erhalten, die auf zumindest einigen benachbarten Pixeln der zweiten Art gespeichert sind, und unter diesen Belichtungswerten zu interpolieren, um einen korrigierten Belichtungswert für das Pixel der ersten Art zu ermitteln.
  6. Vorrichtung nach Anspruch 5, dadurch gekennzeichnet, dass die Verarbeitungslogik bei einem gegebenen Pixel der zweiten Art ferner in der Lage ist, unter Belichtungswerten zweier oder mehr benachbarter Pixel der ersten Art zu interpolieren, um einen korrigierten Belichtungswert für das Pixel der zweiten Art zu ermitteln, falls ein Belichtungswert des Pixels der zweiten Art eine vorgegebene Grenze unterschreitet.
  7. Vorrichtung nach Anspruch 1, ferner umfassend: Pixel einer dritten Art mit einer dritten Ladungsspeicherkapazität.
  8. Verfahren, umfassend: Erhalten von Belichtungswerten von Pixeln eines Bildarrays, wobei das Array zumindest Pixel einer ersten Art mit einer ersten Ladungsspeicherkapazität und Pixel einer zweiten Art mit einer zweiten Ladungsspeicherkapazität umfasst, und Ermitteln eines korrigierten Belichtungswerts für ein Pixel der ersten Art durch Interpolieren unter Belichtungswerten von zumindest einigen benachbarten Pixeln der zweiten Art.
  9. Verfahren nach Anspruch 8, ferner umfassend: Beurteilen der Größe eines Belichtungswerts eines Pixels der zweiten Art und Ersetzen des Belichtungswerts des Pixels der zweiten Art durch einen korrigierten Belichtungswert, falls die Größe des Belichtungswerts des Pixels der zweiten Art eine vorgegebene Grenze nicht überschreitet, wobei der korrigierte Belichtungswert durch Interpolieren über Belichtungswerte von zwei oder mehr Pixeln der ersten Art, die zu Pixeln der zweiten Art benachbart sind, erhalten wird.
  10. Verfahren nach Anspruch 8, dadurch gekennzeichnet, dass das Verhältnis der ersten Ladungsspeicherkapazität zur zweiten Ladungsspeicherkapazität zumindest 1:1,0625 ist.
  11. Verfahren, umfassend: Ermöglichen, dass Pixel eines Bildarrays geladen werden, wobei das Array zumindest Pixel einer ersten Art mit einem ersten Ladungsspeicherelement und Pixel einer zweiten Art mit einem zweiten Ladungsspeicherelement umfasst, wobei jedes Pixel der ersten Art und jedes Pixel der zweiten Art eine Photostromquelle hat, wobei das erste und das zweite Ladungsspeicherelement unterschiedliche Ladungsspeicherkapazitäten haben, und Laden der Pixel des Bildarrays mit Photostrom.
  12. Verfahren nach Anspruch 11, ferner umfassend: Kombinieren eines Pixels der ersten Art mit einem Pixel der zweiten Art, um ein Pixelpaar zu bilden, wobei das Laden der Pixel umfasst, die Photostromquellen des Pixelpaars selektiv in die Lage zu versetzen, entweder das erste Ladungsspeicherelement oder das zweite Ladungsspeicherelement des Pixelpaars zu laden.
  13. Verfahren nach Anspruch 11, ferner umfassend: Erhalten von Belichtungswerten entweder von Pixeln der ersten Art oder von Pixeln der zweiten Art.
  14. Verfahren nach Anspruch 11, wobei das Verhältnis der Ladungsspeicherkapazitäten des ersten Ladungsspeicherelements zum zweiten Ladungsspeicherelement zumindest 1:1,0625 ist.
  15. System, umfassend: ein Bildarray, wobei das Array zumindest Pixel einer ersten Art mit einer ersten Ladungsspeicherkapazität und Pixel einer zweiten Art mit einer zweiten Ladungsspeicherkapazität umfasst, einen mit dem Bildarray gekoppelten Controller, wobei der Controller dem Bildarray Steuersignale liefert, und eine mit dem Controller über eine Eingabe/Ausgabe(I/O)-Schnittstelle gekoppelte Antenne.
  16. System nach Anspruch 15, dadurch gekennzeichnet, dass der Controller eine Verarbeitungslogik umfasst, dass die Verarbeitungslogik bei einem gegebenen Pixel der ersten Art zumindest in der Lage ist, Belichtungswerte, die auf zumindest einigen benachbarten Pixeln der zweiten Art gespeichert sind, zu erhalten und unter diesen Belichtungswerten zu interpolieren, um einen korrigierten Belichtungswert für das Pixel der ersten Art zu ermitteln.
  17. System nach Anspruch 16, dadurch gekennzeichnet, dass die Verarbeitungslogik bei einem gegebenen Pixel der zweiten Art ferner in der Lage ist, unter Belichtungswerten von zwei oder mehr benachbarten Pixeln der ersten Art zu interpolieren, um einen korrigierten Belichtungswert für das Pixel der zweiten Art zu ermitteln, falls ein Belichtungswert des Pixels der zweiten Art eine vorgegebene Grenze unterschreitet.
  18. System nach Anspruch 15, dadurch gekennzeichnet, dass das Verhältnis der Ladungsspeicherkapazität von Pixeln der ersten Art zur Ladungsspeicherkapazität von Pixeln der ersten Art zumindest 1:1,0625 ist.
  19. System nach Anspruch 15, dadurch gekennzeichnet, dass das Bildarray Zeilen und Spalten umfasst, dass jede Zeile abwechselnd Pixel der ersten Art und der zweiten Art umfasst und dass jede Spalte abwechselnd Pixel der ersten Art und der zweiten Art umfasst.
  20. System nach Anspruch 15, wobei das Array ferner Folgendes umfasst: eine Vielzahl an Kombinationseinrichtungen, wobei jede Kombinationseinrichtung zumindest einige benachbarte Pixel der ersten und der zweiten Art miteinander koppelt, um Pixelpaare zu bilden, wobei die Kombinationseinrichtung ermöglicht, dass Photostrom von beiden Pixeln eines Pixelpaars entweder auf dem Pixel der ersten Art oder auf dem Pixel der zweiten Art des Pixelpaars gespeichert wird.
DE112007001154T 2006-05-30 2007-05-29 CMOS-Bildsensorarray-Optimierung sowohl für starke als auch für schwache Lichtverhältnisse Withdrawn DE112007001154T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/443,554 2006-05-30
US11/443,554 US20070285547A1 (en) 2006-05-30 2006-05-30 CMOS image sensor array optimization for both bright and low light conditions
PCT/US2007/069841 WO2007143438A1 (en) 2006-05-30 2007-05-29 Cmos image sensor array optimization for both bright and low light conditions

Publications (1)

Publication Number Publication Date
DE112007001154T5 true DE112007001154T5 (de) 2009-04-02

Family

ID=38801818

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112007001154T Withdrawn DE112007001154T5 (de) 2006-05-30 2007-05-29 CMOS-Bildsensorarray-Optimierung sowohl für starke als auch für schwache Lichtverhältnisse

Country Status (5)

Country Link
US (1) US20070285547A1 (de)
KR (1) KR101225832B1 (de)
CN (1) CN101404731A (de)
DE (1) DE112007001154T5 (de)
WO (1) WO2007143438A1 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8791984B2 (en) * 2007-11-16 2014-07-29 Scallop Imaging, Llc Digital security camera
WO2010079484A1 (en) * 2009-01-07 2010-07-15 Given Imaging Ltd. Device and method for detection of an in-vivo pathology
US9591275B2 (en) 2010-09-28 2017-03-07 BAE Systems Imaging Solutions Inc. Hybrid camera sensor for night vision and day color vision
US9578223B2 (en) * 2013-08-21 2017-02-21 Qualcomm Incorporated System and method for capturing images with multiple image sensing elements
KR102149453B1 (ko) * 2014-02-21 2020-08-28 삼성전자주식회사 이미지를 획득하기 위한 전자 장치 및 방법
WO2016072018A1 (ja) * 2014-11-07 2016-05-12 オリンパス株式会社 撮像装置

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6434050A (en) * 1987-07-29 1989-02-03 Canon Kk Line sensor for reading color
JPH084136B2 (ja) * 1987-12-22 1996-01-17 日本電気株式会社 電荷転送装置
JPH05251480A (ja) * 1992-03-04 1993-09-28 Sony Corp 電荷電圧変換装置
US5309243A (en) * 1992-06-10 1994-05-03 Eastman Kodak Company Method and apparatus for extending the dynamic range of an electronic imaging system
US6040858A (en) * 1994-11-18 2000-03-21 Canon Kabushiki Kaisha Method and apparatus for expanding the dynamic range of sensed color images
KR0183761B1 (ko) * 1995-11-29 1999-03-20 김광호 고체촬상소자 및 그 제조방법
JPH09219824A (ja) * 1996-02-09 1997-08-19 Sony Corp 固体撮像装置
US5828793A (en) * 1996-05-06 1998-10-27 Massachusetts Institute Of Technology Method and apparatus for producing digital images having extended dynamic ranges
US6366320B1 (en) * 1997-12-08 2002-04-02 Intel Corporation High speed readout architecture for analog storage arrays
US6850278B1 (en) * 1998-11-27 2005-02-01 Canon Kabushiki Kaisha Solid-state image pickup apparatus
US6486915B2 (en) * 1999-04-20 2002-11-26 Intel Corporation Determining a final exposure setting automatically for a solid state camera without a separate light metering circuit
EP1102323B1 (de) * 1999-11-19 2012-08-15 CSEM Centre Suisse d'Electronique et de Microtechnique SA - Recherche et Développement Verfahren zum Detektieren von elektromagnetischer Strahlung mittels eines optoelektronischen Sensors
JP3467013B2 (ja) * 1999-12-06 2003-11-17 キヤノン株式会社 固体撮像装置
US6809768B1 (en) * 2000-02-14 2004-10-26 Foveon, Inc. Double slope pixel sensor and array
US6765619B1 (en) * 2000-04-04 2004-07-20 Pixim, Inc. Method and apparatus for optimizing exposure time in image acquisitions
US20010040632A1 (en) * 2000-05-09 2001-11-15 Yang David Xiao Dong Multiple sampling via a time-indexed method to achieve wide dynamic ranges
US7154546B1 (en) * 2000-08-07 2006-12-26 Micron Technology, Inc. Pixel optimization for color
WO2002037837A1 (en) * 2000-10-30 2002-05-10 Simon Fraser University Active pixel sensor with built in self-repair and redundancy
US6943831B2 (en) * 2001-01-24 2005-09-13 Eastman Kodak Company Method and apparatus to extend the effective dynamic range of an image sensing device and use residual images
JP2004048561A (ja) * 2002-07-15 2004-02-12 Fuji Photo Film Co Ltd 撮像装置及び測光装置
US7327393B2 (en) * 2002-10-29 2008-02-05 Micron Technology, Inc. CMOS image sensor with variable conversion gain
US7075049B2 (en) * 2003-06-11 2006-07-11 Micron Technology, Inc. Dual conversion gain imagers
US6882064B2 (en) * 2003-06-23 2005-04-19 Intel Corporation System to vary capacitance based on a control signal
US20050083421A1 (en) * 2003-10-16 2005-04-21 Vladimir Berezin Dynamic range enlargement in CMOS image sensors
US7026596B2 (en) * 2003-10-30 2006-04-11 Micron Technology, Inc. High-low sensitivity pixel
US7446812B2 (en) * 2004-01-13 2008-11-04 Micron Technology, Inc. Wide dynamic range operations for imaging
JP4500574B2 (ja) * 2004-03-30 2010-07-14 富士フイルム株式会社 広ダイナミックレンジカラー固体撮像装置及びこの固体撮像装置を搭載したデジタルカメラ
US7091531B2 (en) * 2004-04-07 2006-08-15 Micron Technology, Inc. High dynamic range pixel amplifier
US7193198B2 (en) * 2004-10-01 2007-03-20 Omnivision Technologies, Inc. Image sensor and pixel that has variable capacitance output or floating node
JP4738907B2 (ja) * 2004-11-19 2011-08-03 富士フイルム株式会社 固体撮像素子および固体撮像装置
US7636115B2 (en) * 2005-08-11 2009-12-22 Aptina Imaging Corporation High dynamic range imaging device using multiple pixel cells

Also Published As

Publication number Publication date
US20070285547A1 (en) 2007-12-13
CN101404731A (zh) 2009-04-08
WO2007143438A1 (en) 2007-12-13
KR20090012254A (ko) 2009-02-02
KR101225832B1 (ko) 2013-01-23

Similar Documents

Publication Publication Date Title
DE69729648T2 (de) Aktivpixelsensormatrix mit mehrfachauflösungsausgabe
DE69718874T2 (de) Elektronische Bildaufnahmevorrichtung
DE112007000475B4 (de) Verfahren und System zur Kompensation vonBildsensorleck- und -dunkelströmen
DE69931629T2 (de) Aktivpixel-cmos-sensor mit mehreren speicherkondensator
DE202018105975U1 (de) Hochdynamik-Bildsensoren mit Minderung von Flackern und festen Störmustern
DE60203869T2 (de) Verfahren zur schnellen automatischen Belichtungs- oder Verstärkungsregelung in einem MOS Bildsensor
DE102010037436A1 (de) Bildsensor zum Abgeben eines RGB Bayer-Signals durch eine interne Umwandlungs- und Bildverarbeitungsvorrichtung mit demselben
DE102016102111A1 (de) Bildsensor und bildgebende Vorrichtung mit demselben
DE112007001154T5 (de) CMOS-Bildsensorarray-Optimierung sowohl für starke als auch für schwache Lichtverhältnisse
DE102005012509A1 (de) Bildsensor und Pixelabtastverfahren
DE102020004050A1 (de) Verfahren und schaltungsanordnungen zur verbesserung der global-shutter-effizienz bei rückseitig beleuchteten bildsensorpixeln mit hohem dynamikumfang
DE102019113278B4 (de) Bildsensoren mit ladungsüberlauffähigkeiten
DE202017104804U1 (de) Analog-Digital-Umsetzerschaltlogik mit Offset-Verteilungsmöglichkeiten
DE102017101517A1 (de) Kraftfahrzeugbildgebungssystem einschliesslich eines elektronischen Bildsensors mit einem dünnbesetzten Farbfilterarray
DE102014013446A1 (de) Bildaufnahmevorrichtung und -system und Steuerverfahren für die Bildaufnahmevorrichtung
EP0974226B1 (de) Bildsensor mit einer vielzahl von bildpunkt-sensorbereichen
DE102020119179A1 (de) Bilderzeugungssysteme und verfahren zum erzeugen von bildern mit hohem dynamikbereich
DE3632488A1 (de) Temperaturabhaengige defektkorrektur fuer halbleiterbildwandler
DE102011120099A1 (de) Bildsensor und Verfahren zum Auslesen eines Bildsensors
DE60114651T2 (de) Verfahren zur Kompression von im Farbfilteranordnungsformat (CFA) aufgenommenen digitalen Bildern
DE102012213189A1 (de) Bildgebungs-Array mit Fotodioden unterschiedlicher Lichtempfindlichkeiten und zugehörige Bildwiederherstellungsverfahren
DE102014112648A1 (de) Bildaufnahmevorrichtung und Verfahren zur Bildaufnahme
DE102016212784A1 (de) CMOS Pixel, Bildsensor und Kamera sowie Verfahren zum Auslesen eienes CMOS Pixels
DE112010003748T5 (de) Verfahren und vorrichtung für die bildkorrektur
DE69902663T2 (de) Reduzierung von streifenförmigen störungen in cmos bildsensoren

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R016 Response to examination communication
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee