KR101225832B1 - 고강도 광 조건 및 저강도 광 조건 양자에 대한 ｃｍｏｓ 이미지 센서 어레이 최적화 - Google Patents

고강도 광 조건 및 저강도 광 조건 양자에 대한 ｃｍｏｓ 이미지 센서 어레이 최적화 Download PDF

Info

Publication number
KR101225832B1
KR101225832B1 KR1020087029294A KR20087029294A KR101225832B1 KR 101225832 B1 KR101225832 B1 KR 101225832B1 KR 1020087029294 A KR1020087029294 A KR 1020087029294A KR 20087029294 A KR20087029294 A KR 20087029294A KR 101225832 B1 KR101225832 B1 KR 101225832B1
Authority
KR
South Korea
Prior art keywords
type
pixel
pixels
charge storage
storage capacity
Prior art date
Application number
KR1020087029294A
Other languages
English (en)
Other versions
KR20090012254A (ko
Inventor
에드워드 밀리건
로버트 글렌
Original Assignee
인텔 코오퍼레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 코오퍼레이션 filed Critical 인텔 코오퍼레이션
Publication of KR20090012254A publication Critical patent/KR20090012254A/ko
Application granted granted Critical
Publication of KR101225832B1 publication Critical patent/KR101225832B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/59—Control of the dynamic range by controlling the amount of charge storable in the pixel, e.g. modification of the charge conversion ratio of the floating node capacitance
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H04N25/46—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by combining or binning pixels
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/58—Control of the dynamic range involving two or more exposures
    • H04N25/581—Control of the dynamic range involving two or more exposures acquired simultaneously
    • H04N25/585—Control of the dynamic range involving two or more exposures acquired simultaneously with pixels having different sensitivities within the sensor, e.g. fast or slow pixels or pixels having different sizes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

고강도 광 응용 및 저강도 광 응용 양자에 대한 CMOS 이미지 센서 어레이 최적화를 위한 장치, 시스템 및 방법이 개시된다. 일 구현에서, 장치는 이미징 어레이를 포함하고, 이미징 어레이는 적어도 제1 전하 저장 용량을 갖는 제1 타입의 픽셀들, 및 제2 전하 저장 용량을 갖는 제2 타입의 픽셀들을 포함한다. 다른 구현들도 개시된다.
CMOS 이미지 센서 어레이, 전하 저장 용량, 픽셀, 최적화, 노출 값

Description

고강도 광 조건 및 저강도 광 조건 양자에 대한 ＣＭＯＳ 이미지 센서 어레이 최적화{CMOS IMAGE SENSOR ARRAY OPTIMIZATION FOR BOTH BRIGHT AND LOW LIGHT CONDITIONS}
통상적인 상보형 금속 산화물 반도체(CMOS) 이미징 디바이스 내의 픽셀은 디바이스 내의 모든 픽셀에 대해 실질적으로 동일한 특정 용량을 갖는 단일 전하 저장 소자 또는 유지 커패시터에 광 유도 전하를 저장한다. 픽셀의 "웰 용량"으로도 알려진, 픽셀이 저장할 수 있는 전하량은 유지 커패시터의 용량 또는 "크기"에 비례한다. 그러나, 유지 커패시터의 크기의 선택이 CMOS 이미징 디바이스들의 개발자들에게 어려운 설계 결정이 되게 하는 경합 효과들이 존재한다. 한편, 보다 큰 웰 용량은 커패시터가 보다 많은 전자를 저장할 수 있게 함으로써 픽셀의 신호 대 잡음비(SNR)를 증가시킨다. 따라서, 보다 큰 웰 용량은 픽셀의 동적 범위를 증가시킴으로써 픽셀의 고강도 광 이미징 응답을 향상시킨다. 한편, 보다 작은 웰 용량은 판독 오류(예를 들어, kTC 잡음 등)를 줄임으로써 픽셀의 SNR을 향상시킨다. 판독 오류의 저감은 저강도 광 조건 하에서의 픽셀의 응답을 향상시킨다.
본 명세서에 포함되어 그 일부를 구성하는 첨부 도면들은 본 발명의 원리들에 따르는 하나 이상의 구현을 예시하며, 그 설명과 함께 그러한 구현들을 설명한 다. 도면들은 반드시 축척으로 그려진 것은 아니며, 대신에 본 발명의 원리들을 설명할 때 강조가 주어질 수 있다.
도 1은 본 발명의 소정 구현들에 따른 예시적인 이미징 시스템을 나타내는 블록도.
도 2는 본 발명의 소정 구현들에 따른 센서 어레이의 일부의 블록도.
도 3은 본 발명의 소정 구현들에 따른 다른 센서 어레이의 일부의 블록도.
도 4는 본 발명의 소정 구현들에 따른 센서 어레이의 일부의 두 인접 픽셀의 일 구현을 나타내는 개략도.
도 5는 본 발명의 소정 구현들에 따른 센서 어레이의 일부의 두 인접 픽셀의 다른 구현을 나타내는 개략도.
도 6은 본 발명의 소정 구현들에 따른 프로세스를 나타내는 흐름도.
도 7은 본 발명의 소정 구현들에 따른 다른 프로세스를 나타내는 흐름도.
도 8은 본 발명의 소정 구현들에 따른 또 다른 프로세스를 나타내는 흐름도.
도 9는 본 발명의 소정 구현들에 따른 또 다른 프로세스를 나타내는 흐름도.
아래의 상세한 설명은 첨부 도면들을 참조한다. 상이한 도면들에서 동일한 참조 번호들이 동일 또는 유사한 요소들을 식별하는 데 사용될 수 있다. 이하의 설명에서는, 청구 발명의 다양한 양태의 충분한 이해를 제공하기 위해 특정 구조, 아키텍처, 인터페이스, 기술 등과 같은 특정 상세들이 설명될 수 있다. 그러나, 이러한 상세들은 설명의 목적으로 제공되며, 청구 발명에 대한 제한으로서 간주되지 않아야 한다. 본 개시의 이익으로서, 이 분야의 전문가들에게는 청구 발명의 다양한 양태가 그러한 특정 상세들로부터 벗어나는 다른 예들에서 실시될 수 있다는 것이 자명할 것이다. 더욱이, 소정 사례들에서는, 불필요한 상세로 본 발명의 설명을 모호하지 않도록 하기 위해, 공지된 디바이스들, 회로들 또는 방법들에 대한 설명은 생략된다.
도 1은 본 발명의 소정 구현들에 따른 예시적인 시스템(100)을 나타낸다. 시스템(100)은 이미지 센서(102), 집광 광학계(104), 메모리(106), 제어기(108), 하나 이상의 입출력(I/O) 인터페이스(110)(예를 들어, 유니버설 동기 버스(USB) 인터페이스, 병렬 포트, 직렬 포트, 무선 통신 포트 및/또는 다른 I/O 인터페이스), 이미지 프로세서(114), 및 예를 들어 이미지 데이터 및/또는 제어 데이터의 교환을 위해 디바이스들(102 및 106-110)을 서로 결합하는 공유 버스 또는 다른 통신 경로(112)를 포함한다. 시스템(100)은 I/O 인터페이스들(110) 중 무선 네트워크 인터페이스에 결합되는 안테나(111)(예를 들어, 다이폴 안테나, 협대역 미앤더 라인 안테나(MLA), 광대역 MLA, 반전형 "F" 안테나, 평면 반전형 "F" 안테나, 고우바우(Goubau) 안테나, 패치 안테나 등)를 더 포함할 수 있다.
시스템(100)은 본 발명의 소정 구현들에 따라 고강도 광 응용 및 저강도 광 응용 양자에 대한 CMOS 이미지 센서 어레이 최적화에 적합한 다양한 물리적 표현을 취할 수 있다. 예를 들어, 시스템(100)은 디지털 이미징 디바이스(예를 들어, 디지털 카메라, 셀룰러 전화기, 개인 휴대 단말기(PDA) 등) 내에 구현될 수 있다. 더욱이, 시스템(100)의 다양한 컴포넌트는 개별 컴포넌트들로서가 아니라 통합된 구성으로 구현될 수 있다. 예를 들어, 메모리(106), 제어기(108) 및 인터페이스(110)는 하나 이상의 반도체 디바이스 및/또는 집적 회로(IC) 칩 내에(예를 들어, 칩셋, 시스템-온-칩(SOC) 등 내에) 구현될 수 있다. 시스템(100)이 이동 컴퓨팅 디바이스(예를 들어, PDA) 및/또는 이동 통신 디바이스(예를 들어, 셀룰러 전화기) 내에 구현되는 경우, 안테나(111)는 시스템(100)과 외부 디바이스들 및/또는 통신 네트워크들 간의 무선 통신을 가능하게 할 수 있다. 또한, 시스템(100)과 연관될 수 있지만 청구 발명과는 구체적으로 관련되지 않는 다양한 컴포넌트(예를 들어, 오디오 컴포넌트들, 표시 관련 로직 등)는 본 발명을 모호하지 않게 하기 위해 도 1로부터 배제되었다.
이미지 센서 어레이(102)는 CMOS 다이오드 소자들 또는 픽셀들의 어레이를 포함할 수 있으나, 본 발명은 이와 관련하여 제한되지 않으며, 어레이(102)는 전하 저장 또는 유지 용량을 포함하는 다른 타입의 반도체 이미징 소자들을 포함할 수 있다.
집광 광학계(104)는 광을 수집하여 센서(102)에 제공할 수 있고 그리고/또는 그에 적합한 집광 광학 소자들의 임의 집합일 수 있다. 이 분야의 전문가들은 광학계(104)가 다양한 광학 컴포넌트 및/또는 광학 컴포넌트들의 배열을 포함할 수 있음을 인식할 것이지만, 광학계(104)의 특성은 본 발명에 대해 제한되지 않으며, 따라서 더 상세히 설명되지 않는다.
메모리(106)는 예를 들어 칼라 픽셀 데이터 및/또는 성분 값들을 포함하는 이미징 데이터를 저장 및/또는 유지할 수 있는 임의의 디바이스 및/또는 메커니즘일 수 있다. 예를 들어, 본 발명은 이와 관련하여 제한되지 않지만, 메모리(106)는 정적 랜덤 액세스 메모리(SRAM) 또는 동적 랜덤 액세스 메모리(DRAM) 등의 휘발성 메모리, 또는 플래시 메모리 등의 비휘발성 메모리일 수 있다.
다양한 구현에서, 제어기(108)는 본 발명의 소정 구현들에 따라 고강도 광 응용 및 저강도 광 응용 양자에 대한 CMOS 이미지 센서 어레이 최적화를 구현하기 위해 이미징 데이터를 처리할 수 있는 로직의 임의 집합 및/또는 로직 디바이스들의 집합을 포함할 수 있다. 예를 들어, 제어기(108)는 이미지 제어기 및/또는 신호 프로세서일 수 있다. 그러나, 본 발명은 이와 관련하여 한정되지 않으며, 제어기(108)는 예를 들어 범용 프로세서, 마이크로프로세서 및/또는 마이크로 제어기로 구현될 수 있다. 또한, 제어기(108)는 단일 디바이스(예를 들어, 마이크로프로세서 또는 응용 특수 IC(ASIC))를 포함하거나, 다수의 디바이스를 포함할 수 있다. 일 구현에서, 제어기(108)는 고강도 광 응용 및 저강도 광 응용 양자에 대한 CMOS 이미지 센서 어레이 최적화를 구현하기 위한 프로세스들을 지원하는 임의의 다수의 태스크를 수행할 수 있다. 본 발명은 이와 관련하여 제한되지 않지만, 이러한 태스크들은 예를 들어 마이크로코드의 다운로딩, 레지스터의 초기화 및/또는 설정, 및/또는 인터럽트 서비스를 포함할 수 있다.
소정 구현들에서, 제어기(108)는 제어 로직 및/또는 처리 로직을 포함할 수 있다. 후술하는 바와 같이, 제어 로직은 적절한 제어 신호들을 어레이(102)에 인가할 수 있으며, 처리 로직은 어레이(102)에 인가된 제어 신호들과 일치하는 방식으로 어레이(102)의 출력 데이터를 처리할 수 있다. 다른 구현들에서는, 제어기(108)가 처리 로직을 포함하고, 어레이(102)가 제어 로직을 포함할 수 있다. 또 다른 구현들에서는, 어레이(102)가 처리 로직 및/또는 제어 로직 양자를 전체적으로 또는 부분적으로 포함할 수 있다. 즉, 제어기(108)는 시스템(100) 내의 개별 디바이스로서 도시되어 있지만, 이것은 제어기(108) 및/또는 제어기(108)가 포함할 수 있는 제어 및/또는 처리 로직의 임의 집합이 어레이(102)와 함께 IC 등의 단일 디바이스 내에 전체적으로 또는 부분적으로 포함될 수 없다는 것을 의미하지는 않는다. 명백히, 본 발명은 어느 디바이스가 시스템(100)과 연관될 수 있는 제어 및/또는 처리 로직을 포함하는가에 의해 제한되지 않는다. 더욱이, 처리 로직 및/또는 제어 로직이라는 용어들은 본 명세서에서 사용될 때 청구 발명을 구현하는 데 필요한 하드웨어, 펌웨어 및/또는 소프트웨어의 임의의 적절한 조합을 포함한다.
이미지 프로세서(114)는 어레이(102) 및/또는 제어기(108)에 의해 제공되는 이미지들을 처리하여 이러한 이미지들이 시스템(100)에 결합될 수 있지만 도 1에는 도시되지 않는 다른 디바이스들(표시 장치 또는 프린터)에 의한 사용에 적합한 포맷을 갖게 하기에 적합한 제어 및/또는 처리 로직의 임의 집합을 포함할 수 있다. 소정 구현들에서, 프로세서(114)는 표시 프로세서 및/또는 제어기를 포함할 수 있는데, 이는 적어도 어레이(102)의 출력을 처리하여 모니터 또는 다른 타입의 표시 장치(도시되지 않음) 상에 표시하기에 적합한 형태가 되게 할 수 있다. 예를 들어, 프로세서(114)는 어레이의 이미지 데이터의 해상도를 조절할 수 있다.
다른 구현들에서, 프로세서(114)는 프린터 프로세서 및/또는 제어기를 포함할 수 있는데, 이는 적어도 어레이(102)의 출력을 처리하여 프린터 또는 유사한 디바이스(도시되지 않음) 상에서 인쇄하기에 적합한 형태가 되게 할 수 있다. 예를 들어, 프로세서(114)는 어레이(102)에 의해 제공되는 이미지 데이터를 칼라 변환할 수 있다. 또 다른 구현들에서, 프로세서(114)는 멀티미디어 프로세서 또는 제어기를 포함할 수 있는데, 이는 적어도 어레이(102)의 출력을 멀티미디어 처리할 수 있다. 예를 들어, 프로세서(114)는 어레이의 이미지 데이터와 다른 이미지 데이터를 혼합할 수 있다. 프로세서(114)는 또한 어레이(102)에 의해 생성된 이미지 데이터를 보간할 수 있다.
도 2는 본 발명의 소정 구현들에 따른, 도 1의 어레이(102)와 같은, 이미지 센서 어레이의 일부(200)를 나타낸다. 어레이 부분(200)은 16개 이미징 픽셀 201(1)-201(16)의 연속 블록을 나타낸다. 이 분야의 전문가들은 픽셀들 201(1)-201(16)이 베이어 패턴으로 배치된다는 것을 인식할 것인데, 이 패턴에서 픽셀들 201(1), 201(3), 201(6), 201(8), 201(9), 201(11), 201(14) 및 201(16)은 그린 칼라 필터들(202) 아래에 배치되고, 픽셀들 201(2), 201(4), 201(10) 및 201(12)은 레드 칼라 필터들(204) 아래에 배치되며, 픽셀들 201(5), 201(7), 201(13) 및 201(15)은 블루 칼라 필터들(206) 아래에 배치된다.
본 발명의 소정 구현들에 따르면, 픽셀들 201(1), 201(3), 201(6), 201(8), 201(9), 201(11), 201(14) 및 201(16)은 보다 큰 전하 저장 소자들(CSE)(208) 형태의 보다 큰 전하 저장 용량을 갖는 제1 타입("CSE1"로 표시)인 반면, 픽셀들 201(2), 201(4), 201(5), 201(7), 201(10), 201(12), 201(13) 및 201(15)은 보다 작은 전하 저장 용량 또는 보다 작은 CSE들(210)을 갖는 제2 타입("CSE2"로 표시)이다. 소정 구현들에서, CSE(210)에 대한 CSE(208)의 전하 저장비는 적어도 1:1.0625일 수 있지만, 본 발명은 특정 전하 저장 또는 용량비로 한정되지 않는다. 즉, CSE(208) 및 CSE(210)는 실질적으로 다른 전하 저장 용량을 가질 수 있다.
또한, CSE들(208 및/또는 210)은 전하를 저장 또는 축적할 수 있는 임의의 디바이스들 또는 구조들을 포함할 수 있다. 따라서, 예를 들어, CSE들(208 및/또는 210)은 반도체 광 상호작용들로부터 발생하는 변환된 전하를 포획하는 포텐셜 웰 저장 디바이스들을 포함할 수 있다. 예를 들어, CSE들(208/210)은 이미징 픽셀들 201(1)-201(16)의 광 다이오드(216)의 일부로서 형성되는 광 전하 저장 소자들을 포함할 수 있다. 대안으로, CSE들(208/210)은 박막 커패시터와 같은 커패시터들을 포함할 수 있다. 그러나, 이들은 단지 CSE들(208/210)의 예시적인 구현이며, 본 발명은 특정 타입 또는 구조의 전하 저장 소자들(208/210)에 대해 한정되지 않는다.
어레이 부분(200)은 또한 행 어드레스 라인들(212) 및 열 어드레스 라인들(214)의 세그먼트들을 포함하며, 또한 각각의 픽셀 201(1)-201(16)은 광 다이오드(216)를 포함한다. 부분(200)으로부터 알 수 있듯이, 본 발명의 소정 구현들에 따른 어레이는 상이한 전하 저장 용량들을 갖는 교대 픽셀들을 각각 구비하는 행들 및 열들을 포함할 수 있다. 이 분야의 전문가들은 본 발명에 특별히 관계없는 이미징 센서 픽셀의 소정의 통상적인 컴포넌트들(예를 들어, 행 선택 디바이스들, 아날로그/디지털 변환기, 셔터 및 리셋 디바이스 등)이 명료화를 위해 도 2로부터 배제되었다는 것을 인식할 것이다.
어레이 부분(200)은 본 발명의 소정 구현들에 따른 이미징 어레이의 소정 컴포넌트들을 개략적으로 나타내고 있지만, 설명의 목적으로 제공되는 것이며, 부분(200)의 상세한 개략도를 나타낼 필요는 없다. 예를 들어, 이 분야의 전문가들은 부분(200)이 리셋 및 셔터 디바이스들 등과 같은 이미징 픽셀 회로 컴포넌트들을 생략하고 있음을 인식할 것이다. 또한, 도 2는 베이어 패턴으로 배열된 픽셀들 201(1)-201(16)을 갖는 대표적인 어레이 부분(200)을 도시하고 있지만, 본 발명은 이와 관련하여 한정되지 않으며, 본 발명의 범위 및 사상을 벗어나지 않고, 보다 큰 CSE들을 갖는 픽셀들 및 보다 작은 CSE들을 갖는 픽셀들의 다른 배열들이 사용될 수 있다. 예를 들어, 본 발명은 칼라 필터 어레이가 필요하지 않은 단색 이미징 어레이들을 사용하여 구현될 수 있다. 더욱이, 도 2에 도시된 바와 같은 CSE들(208, 210)의 상대적 크기는 특정 전하 저장비를 의미하지 않는다.
부분(200)은 2개의 CSE 값들, 즉 CSE1 및 CSE2를 갖지만, 본 발명은 특정 CSE 값들 또는 특정 수 또는 조합의 상이한 CSE 값들로 한정되지 않는다. 따라서, 예를 들어, 본 발명의 소정 구현들에서, 둘보다 많은 CSE 값들이 사용될 수 있다. 더욱이, 부분(200)의 그린 픽셀들이 보다 큰 CSE1 값들을 갖는 반면, 레드 및 블루 픽셀들은 보다 작은 CSE2 값들을 갖지만, 본 발명은 이와 관련하여 제한되지 않으며, 하나보다 많은 CSE 값들이 어레이의 각각의 픽셀 칼라와 연관될 수 있다.
예를 들어, 도 3은 본 발명의 소정 구현들에 따른 어레이 부분(250)을 나타낸다. 부분(250)은 부분(200)과 공통되는 많은 특징을 공유하지만, 부분(250)은 제1 CSE 값(CSE1)을 갖는 그린 픽셀들 252(1), 252(8), 252(9) 및 252(16); 제2 CSE 값(CSE2)을 갖는 그린 픽셀들 252(3), 252(6), 252(11) 및 252(14); 제3 CSE 값(CSE3)을 갖는 레드 픽셀들 252(2) 및 252(10); 제4 CSE 값(CSE4)을 갖는 레드 픽셀들 252(4) 및 252(12); 제5 CSE 값(CSE5)을 갖는 블루 픽셀들 252(5) 및 252(13); 및 제6 CSE 값(CSE6)을 갖는 블루 픽셀들 252(7) 및 252(14)를 포함한다는 점에서 부분(200)과 구별된다.
따라서, 도시된 바와 같이, 부분(250)은 각 타입의 칼라 픽셀, 레드, 그린 또는 블루가 적어도 2개의 상이한 CSE 값과 연관되도록 부분(250)에 걸쳐 분포된 총 6개의 CSE 값(CSE1-CSE6)을 포함한다. 도 2와 관련하여 전술한 바와 같이, 도 3의 CSE들의 상대적 크기들은 본 발명을 특정 CSE 값들 또는 그의 비율들로 한정하고자 하는 의도는 없다. 또한, 도 2 및 3의 픽셀 레이아웃들은 베이어 패턴을 따르지만, 본 발명을 이미징 픽셀들의 특정 레이아웃으로 한정하고자 하는 의도도 없고, 도 2 또는 3에 도시된 CSE들의 상이한 크기들의 총 수는 본 발명을 CSE들의 특정 값들 또는 상이한 CSE 값들의 특정 분포들로 한정하고자 하는 의도도 없다.
도 4는 도 2 및 3의 어레이 부분들(200, 250)의 임의의 인접 픽셀들과 같은, 본 발명의 소정 구현들에 따른 픽셀 어레이 부분(300)의 두 인접 픽셀(301, 302)의 일 구현을 나타낸다. 각각의 픽셀(301/302)은 광 다이오드(304), 전하 전송 디바이스(306), 리셋 디바이스(308), 및 행 선택 디바이스(310)를 포함한다. 본 발명의 소정 구현들에 따르면, 픽셀(301)은 픽셀(302)의 CSE(314)보다 상당히 작은 전하 저장 용량을 가진 CSE(312)를 포함한다. 예를 들어, 디바이스(312)의 전하 저장 용량은 5비트의 최대 픽셀 웰 용량에 대응하는 최대 전하를 저장하기에 적합할 수 있는 반면, 디바이스(314)의 전하 저장 용량은 10비트의 최대 픽셀 웰 용량에 대응하는 최대 전하를 저장하기에 적합할 수 있다. 그러나, 본 발명에 따르면, 디바이스들(312, 314)의 전하 저장 용량들 또는 그 비율은 임의의 특정 값(들)으로 한정되지 않는다.
도 5는 도 2 및 도 3의 어레이 부분들(200, 250)의 임의의 인접 픽셀들과 같은, 본 발명의 소정의 다른 구현들에 따른 다른 픽셀 어레이 부분(400)의 두 인접 픽셀(401, 402)의 다른 배열을 나타낸다. 각각의 픽셀(401/402)은 광 다이오드(404), 전하 전송 디바이스(406), 샘플/유지 리셋 디바이스(408) 및 행 선택 디바이스(410)를 포함한다. 본 발명의 소정 구현들에 따르면, 픽셀(401)은 픽셀(402)의 CSE(414)보다 상당히 작은 전하 저장 용량을 갖는 CSE(412)를 포함한다. 또한, 본 발명의 소정 구현들에 따르면, 부분(400)은 픽셀(401)을 픽셀(402)에 결합시켜 픽셀 쌍(418)을 형성하는 광 다이오드(PD) 결합 디바이스(416)를 포함한다. 따라서, 본 발명의 소정 구현들에 따른 이미징 어레이는 픽셀들(401, 402)과 같은 인접 픽셀들을 결합하여 복수의 픽셀 쌍(418)을 형성하는 복수의 결합 디바이스(416)를 포함할 수 있다.
도 6은 청구 발명의 소정 구현들에 따라 고강도 광 조건 및 저강도 광 조건 양자에 대해 CMOS 이미지 센서 어레이 최적화를 구현하기 위한 프로세스(500)를 나타내는 흐름도이다. 설명의 편의를 위해, 프로세스(500) 및 관련 프로세스들은 도 1의 시스템(100), 도 2-3의 각각의 어레이 부분(200 및/또는 250) 및/또는 도 4-5의 인접 픽셀들과 관련하여 설명될 수 있지만, 본 발명은 이와 관련하여 제한되지 않으며, 청구 발명에 따라 적절한 디바이스들 및/또는 디바이스들의 조합들에 의해 지원 및/또는 수행되는 다른 프로세스들 또는 방식들이 가능하다.
프로세스(500)는 이미징 어레이의 픽셀들의 적어도 일부를 충전하는 단계(단계 502)로부터 시작될 수 있다. 소정 구현들에서, 제어기(108) 내의 제어 로직이 어레이(102)의 적어도 일부에 대한 전하 전송 제어 신호를 생성할 수 있다. 소정 구현들에서, 제어 로직은 픽셀들 201(1)-201(16)의 전하 전송 디바이스들(306/406)에 신호를 공급하여, 이들 픽셀의 CSE들(예를 들어, 픽셀들 201(1), 201(3), 201(6), 201(8), 201(9), 201(11), 201(14) 및 201(16)에 대한 CSE들(312/412) 및 픽셀들 201(2), 201(4), 201(5), 201(7), 201(10), 201(12), 201(13) 및 201(16)에 대한 CSE들(314/414))을 이들 픽셀의 광 다이오드들에 의해 제공되는 광 전류로 충전할 수 있다. 충전시, 이들 CSE는 그 전하에 비례하는 값(즉, 전압)을 저장하는 것으로 간주될 수 있다. 예를 들어, 픽셀(301)의 CSE(312)와 같은 작은 CSE는 최대 5비트 크기의 노출 값을 저장할 수 있고, 픽셀(302)의 CSE(314)와 같이 보다 큰 CSE는 최대 10비트 크기의 노출 값을 저장할 수 있다. 그러한, 또한 본 발명은 특정 전하 저장 값들 또는 그들의 비율들로 한정되지 않는다.
프로세스(500)는 보다 작은 CSE에 저장된 노출 값을 취득하는 단계(단계 504)로 계속될 수 있다. 소정 구현들에서, 이것은 제어기(108) 내의 제어 로직이 행 어드레스 라인들(212) 중 하나 이상을 따라 행 선택 제어 신호를 어레이(102)의 적어도 일부에 공급하게 함으로써 이루어질 수 있다. 즉, 제어 로직은 행 선택 제어 신호를 보다 작은 CSE 픽셀(301)의 디바이스(310)에 공급하여, 픽셀(301)이 보다 작은 CSE(312)에 저장된 값을 열 라인들(214) 중 하나에, 그리고 궁극적으로는 제어기(108) 내의 처리 로직에 공급하게 할 수 있다. 이 분야의 전문가들은, 열 라인들(214)과 어레이(102)의 출력 데이터 경로(들) 사이의 보다 작은 CSE 전하 저장 또는 노출 값(즉, 그에 대응하는 전압)의 전송을 용이하게 하는 중개 회로 및/또는 로직(아날로그/디지털 변환기 회로 등)이 존재할 수 있다는 것을 알 것인데, 이들은 본 발명과 특별히 관계가 없고 따라서 명료화를 위해 도 1-5에 포함되지 않았다.
처리 로직이 보다 작은 CSE 픽셀의 보다 작은 CSE 노출 값을 취득한 경우, 보다 작은 CSE 노출 값이 용량 임계치에 도달하였는지에 대한 판정이 이루어진다(단계 506). 소정 구현들에서, 제어기(108) 내의 처리 로직은 단계 504에서 취득된 값과 소정의 용량 임계치를 비교할 수 있다. 예를 들어, 5비트의 최대 용량을 가진 픽셀(301)과 같은 보다 작은 CSE 픽셀들에 대해, 소정 임계치는 적어도 5비트 또는 1/2 풀 스케일 값에 대응할 수 있다. 즉, 소정 임계치는 그 픽셀의 응답의 포화시 또는 그 근처에서의(즉, 최대 용량 또는 오버플로우 조건에서의) 전하 저장 또는 노출 값(즉, 전압 값)을 나타낼 수 있다.
단계 506의 결과가 긍정 판정인 경우(즉, 보다 작은 CSE 노출 값이 소정의 용량 임계치를 만족하거나 초과하는 경우), 프로세스(500)는 보다 작은 CSE 노출 값을 보정할지에 대한 판정(단계 508)으로 계속될 수 있다. 이를 행하는 하나의 방법은 제어기(108)의 처리 로직이 단계 508의 판정을 행하게 하는 것이다. 단계 508의 결과가 부정적인 경우(즉, 제어기(108)가 보다 작은 CSE 노출 값이 보정되지 않아야 하는 것으로 판정하는 경우), 프로세스(500)는 다른 보다 작은 CSE 노출 값을 취득하는 단계(단계 516)로 계속되어, 단계들 506 및 508이 그 새로운 보다 작은 CSE의 노출 값에 대해 수행될 수 있다.
단계 508의 결과가 긍정 판정인 경우, 프로세스(500)는 이웃하는 보다 큰 CSE 픽셀들 중 둘 이상에 저장된 노출 값들을 취득하는 단계(단계 510)로 계속될 수 있다. 소정 구현들에서, 이것은 제어기(108)의 제어 로직이 행 어드레스 라인들(212) 중 하나 이상을 따라 어레이(102) 내의 보다 큰 CSE 픽셀들 중 적어도 2개에 행 선택 제어 신호를 공급하게 함으로써 행해질 수 있다. 예를 들어, 제어 로직은 행 선택 제어 신호를 픽셀(302)(즉, 픽셀(301)의 이웃하는 보다 큰 CSE 픽셀들 중 하나)의 디바이스(310)에 부분적으로 공급하여, 픽셀(302)이 보다 큰 CSE(314)에 저장된 노출 값을 열 라인들(214) 중 하나에, 그리고 궁극적으로는 제어기(108)의 처리 로직에 공급하게 할 수 있다. 도 2의 어레이 부분(200)을 이용하는 예를 완료하기 위해, 픽셀 201(7)이 보다 작은 CSE 픽셀(301)을 나타내고, 픽셀 201(8)이 보다 큰 CSE 픽셀(302)을 나타내는 경우, 단계 510을 수행하기 위해 제어기(108)는 마찬가지로 보다 작은 CSE 픽셀 201(7)의 나머지 이웃하는 보다 큰 CSE 픽셀들 201(3), 201(6) 및/또는 201(11) 중 하나 이상의 CSE 노출 값을 취득할 수 있다. 전술한 바와 같이, 이 분야의 전문가들은, 어레이(102)와 제어기(108) 사이의 보다 큰 CSE 노출 값들의 전송을 용이하게 하는 중개 회로 및/또는 로직이 존재할 수 있다는 것을 알 것인데, 이들은 본 발명과 특별히 관계가 없고 따라서 명료화를 위해 도 1-5에 포함되지 않았다.
프로세스(500)는 이웃하는 보다 큰 CSE 노출 값들을 이용하여 보간하는 단계(단계 512)로 계속될 수 있다. 소정 구현들에서, 제어기(108)의 처리 로직이 단계 508에서 보다 작은 CSE의 노출 값이 보정되어야 하는 것으로 판정하는 경우, 처리 로직은 단계 510에서 취득된 보다 큰 CSE 노출 값들을 이용하여 단계 512의 보간을 행할 수 있다. 예를 들어, 도 2의 예시적인 어레이 부분(200)을 다시 참조하면, 단계 504에서 얻어지고 단계 506에서 소정 임계치를 만족하거나 초과하는 것으로 판정된 보다 작은 CSE 노출 값이 픽셀 201(7)로부터 얻어진 경우, 처리 로직은 픽셀들 201(3), 201(6), 201(8) 및/또는 201(11)의 보다 큰 CSE 노출 값들 중 둘 이상 사이를 보간하여 보정된 노출 값을 얻을 수 있다. 예를 들어, 처리 로직은 픽셀들 201(3), 201(6), 201(8) 및/또는 201(11)의 보다 큰 CSE 값들 중 둘 이상으로부터 평균 값을 결정하고, 이 값을 보정된 노출 값으로서 사용할 수 있다. 본 발명은 단계 512에서 이용되는 보간의 타입으로 제한되지 않으며, 예를 들어 이웃하는 보다 큰 CSE 노출 값들의 중간 값을 결정하는 것과 같은 다른 보간 방법들이 본 발명에 따라 단계 512에서 수행될 수 있다.
프로세스(500)는 보다 작은 CSE의 노출 값을 보정된 노출 값으로 대체하는 단계(단계 514)로 계속될 수 있다. 이를 행하는 하나의 방법은 제어기(108)의 처리 로직이 단계 504에서 얻은 보다 작은 CSE 노출 값을 단계 512에서 결정된 보정된 노출 값으로 대체하게 하는 것이다. 단계 514를 구현하는 다른 하나의 방법은 제어기(108)의 처리 로직이 단계 504에서 얻은 보다 작은 CSE 노출 값과 단계 512에서 결정된 보정된 노출 값을 비교하여 보정 팩터를 결정하고 이 보정 팩터를 이용하여 단계 504에서 얻은 보다 작은 CSE 노출 값을 보정하게 하는 것이다.
프로세스(500)는 다른 보다 작은 CSE 픽셀에 저장된 노출 값을 취득하는 단계(단계 518)로 계속될 수 있다. 단계 504와 관련하여 전술한 바와 같이, 제어기(108)는 행 선택 제어 신호를 행 어드레스 라인들(212) 중 하나 이상을 따라 어레이(102)의 적어도 일부에 공급함으로써 단계 518을 수행할 수 있다. 이어서, 프로세스(500)는 이 새로운 보다 작은 CSE 노출 값에 대해 단계들 506-514의 일부 또는 모두를 반복할 수 있다.
도 7은 본 발명의 소정 구현들에 따라 고강도 광 조건 및 저강도 광 조건 양자에 대해 CMOS 이미지 센서 어레이 최적화를 구현하기 위한 프로세스(600)를 나타내는 흐름도이다. 설명의 편의를 위해, 프로세스(600) 및 관련 프로세스들은 도 1의 시스템(100), 도 2-3의 각각의 어레이 부분(200 및/또는 250) 및/또는 도 4-5의 인접 픽셀들과 관련하여 설명될 수 있지만, 본 발명은 이와 관련하여 제한되지 않으며, 청구 발명에 따라 적절한 디바이스들 및/또는 디바이스들의 조합들에 의해 지원 및/또는 수행되는 다른 프로세스들 또는 방식들이 가능하다.
프로세스(600)는 이미징 어레이의 픽셀들의 적어도 일부를 충전하는 단계(단계 602)로부터 시작될 수 있다. 소정 구현들에서, 제어기(108)의 제어 로직은 프로세스(500; 도 6)의 단계 502와 관련하여 전술한 것과 유사한 방식으로 어레이(102)의 적어도 일부에 대한 전하 전송 제어 신호를 생성할 수 있다.
프로세스(600)는 보다 큰 CSE 픽셀에 저장된 신호 값 또는 노출 값을 취득하는 단계(단계 604)로 계속될 수 있다. 소정 구현들에서, 제어기(108)의 제어 로직은 프로세스(500; 도 6)의 단계 504와 관련하여 전술한 것과 유사한 방식으로 보다 큰 CSE 노출 값을 취득할 수 있다. 즉, 예를 들어, 제어 로직은 행 선택 제어 신호를 픽셀(302)의 디바이스(310)에 공급하여, 그 픽셀이 보다 큰 CSE(314)에 저장된 노출 값을 열 라인들(214) 중 하나에, 그리고 궁극적으로는 제어기(108)의 처리 로직에 공급하게 할 수 있다.
프로세스(600)는 보다 큰 CSE 노출 값의 크기를 판정하는 단계(단계 606)로 계속될 수 있다. 소정 구현들에서, 제어기(108)의 처리 로직이 단계 606을 수행할 수 있다. 이어서, 신호 크기가 임계치 이하인지에 대한 판정이 행해질 수 있다(단계 608). 이를 행하는 하나의 방법은 처리 로직이 단계 606에서 얻은 노출 값의 크기와 소정 임계치를 비교하게 하는 것이다.
단계 608의 결과가 긍정적인 경우, 프로세스(600)는 둘 이상의 이웃하는 보다 작은 CSE 노출 값을 취득하는 단계(단계 610)로 계속될 수 있다. 이 분야의 전문가들이 인식하듯이, 보다 큰 CSE로부터 얻어진 신호는 소정 신호 크기에 대해 보다 작은 CSE로부터의 신호보다 큰 잡음 성분(예를 들어, KTC 잡음, 광 조사 잡음 등을 포함)을 가질 수 있다. 따라서, 본 발명에 따르면, 보다 큰 CSE로부터 얻어지는 신호의 크기가 사용되는 CSE들의 크기들 및 타입들과 같은 어레이 설계 요소들의 함수일 수 있는 소정의 임계치 아래로 떨어질 때, 보다 큰 CSE들로부터 얻어지는 노출 값들을 보다 작은 CSE들로부터 얻어지는 노출 값들로 대체함으로써, 어레이(102)와 같은 어레이로부터 얻어지는 노출 또는 신호 값들의 S/N 비가 향상될 수 있다.
일 구현에서, 제어기(108)의 제어 로직은 프로세스(500; 도 6)의 단계 510과 관련하여 전술한 것과 유사한 방식으로 인접 또는 이웃하는 보다 작은 CSE 노출 값들을 얻을 수 있다. 예를 들어, 제어 로직은 행 선택 제어 신호를 픽셀(301)(즉, 픽셀(302)의 이웃하는 보다 작은 CSE 픽셀들 중 하나)의 디바이스(310)에 부분적으로 공급하여, 픽셀(301)이 보다 작은 CSE(312)에 저장된 노출 값을 열 라인들(214) 중 하나에, 그리고 궁극적으로는 제어기(108)의 처리 로직에 공급하게 할 수 있다. 어레이 부분(200)을 이용하는 예를 완료하기 위해, 픽셀 201(7)이 보다 작은 CSE 픽셀(301)을 나타내고, 픽셀 201(6)이 보다 큰 CSE 픽셀(302)을 나타내는 경우, 단계 610을 수행하기 위해 제어기(108)는 마찬가지로 보다 큰 CSE 픽셀 201(6)의 나머지 이웃하는 보다 작은 CSE 픽셀들 201(2), 201(5) 및/또는 201(10) 중 하나 이상의 CSE 노출 또는 신호 값을 취득할 수 있다. 전술한 바와 같이, 이 분야의 전문가들은, 어레이(102)와 제어기(108) 사이의 보다 작은 CSE 노출 값들의 전송을 용이하게 하는 중개 회로 및/또는 로직이 존재할 수 있다는 것을 알 것인데, 이들은 본 발명과 특별히 관계가 없고 따라서 명료화를 위해 도 1-5에 포함되지 않았다.
프로세스(600)는 이웃하는 보다 작은 CSE 노출 값들을 이용하여 보간하는 단계(단계 612)로 계속될 수 있다. 소정 구현들에서, 제어기(108)의 처리 로직은 단계 610에서 취득된 보다 작은 CSE 노출 값들을 이용하여 단계 612의 보간을 행할 수 있다. 예를 들어, 도 2의 예시적인 어레이 부분(200)을 다시 참조하면, 단계 608에서 소정 임계치를 만족하거나 그 아래로 떨어지는 것으로 판정된 보다 큰 CSE 노출 값이 픽셀 201(6)로부터 얻어진 경우, 처리 로직은 단계 610에서 얻어진 픽셀들 201(2), 201(5), 201(7) 및/또는 201(10)의 보다 작은 CSE 노출 값들 중 둘 이상 사이를 보간하여 단계 612에서 보정된 노출 값을 결정할 수 있다. 예를 들어, 처리 로직은 픽셀들 201(2), 201(5), 201(7) 및/또는 201(10)의 노출 값들 중 둘 이상으로부터 평균 값을 결정하고, 이 값을 보정된 노출 값으로서 사용할 수 있다. 그러나, 본 발명은 단계 612에서 이용되는 보간의 타입으로 제한되지 않으며, 예를 들어 보다 작은 CSE 노출 값들의 중간 값을 결정하는 것과 같은 다른 보간 방법들이 본 발명에 따라 단계 612에서 수행될 수 있다.
프로세스(600)는 보다 큰 CSE의 노출 값을 보정된 노출 값으로 대체하는 단계(단계 614)로 계속될 수 있다. 소정 구현들에서, 처리 로직은 단계 604에서 얻은 보다 큰 CSE 노출 값을 단계 612에서 얻은 보정된 노출 값으로 대체할 수 있다. 즉, 처리 로직은 단계 604에서 얻은 보다 큰 CSE 노출 값을 버리고, 단계 612에서 이웃하는 보다 작은 CSE 노출 값들로부터 얻은 보정된 노출 값으로 이를 대체할 수 있다.
프로세스(600)는 다른 보다 큰 CSE 픽셀에 저장된 노출 값을 취득하는 단계(단계 616)로 계속될 수 있다. 단계 604와 관련하여 전술한 바와 같이, 제어기(108)는 행 선택 제어 신호를 행 어드레스 라인들(212) 중 하나 이상을 따라 어레이(102)의 적어도 일부에 제공함으로써 단계 616을 수행할 수 있다. 이어서, 프로세스(600)는 이 새로운 보다 큰 CSE 노출 값에 대해 단계들 606-614의 일부 또는 전부를 반복할 수 있다.
도 8은 청구 발명의 소정 구현들에 따라 고강도 광 조건 및 저강도 광 조건 양자에 대해 CMOS 이미지 센서 어레이 최적화를 구현하기 위한 프로세스(700)를 나타내는 흐름도이다. 설명의 편의를 위해, 프로세스(700) 및 관련 프로세스들은 도 1의 시스템(100), 도 2-3의 각각의 어레이 부분들(200 및/또는 250) 및/또는 도 4-5의 인접 픽셀들과 관련하여 설명될 수 있지만, 본 발명은 이와 관련하여 제한되지 않으며, 청구 발명에 따라 적절한 디바이스들 및/또는 디바이스들의 조합들에 의해 지원 및/또는 수행되는 다른 프로세스들 또는 방식들이 가능하다.
프로세스(700)는 인접하는 보다 큰 CSE 및 보다 작은 CSE 픽셀들을 결합할지를 판정하는 단계(단계 702)로부터 시작될 수 있다. 소정 구현들에서, 제어기(108)는 단계 702를 수행할 수 있다. 예를 들어, 제어기(108)의 처리 및/또는 제어 로직은 시스템(100)의 주변 조건들에 기초하여 보다 짧은 노출 시간이 바람직하고, 따라서 인접하는 보다 작은 CSE 및 보다 큰 CSE 픽셀들을 선택적으로 결합하여 광 전류 소스들 또는 광 다이오드들 양자가 보다 크거나 보다 작은 CSE들을 충전할 수 있게 하는 것이 바람직할 수 있는 것으로 판정할 수 있다. 그러나, 본 발명은 어떤 로직 및/또는 디바이스가 단계 702의 판정을 수행하는지에 의해 제한되지 않는다.
단계 702의 결과가 부정적인 경우, 즉 인접 픽셀들이 결합되지 않아야 하는 것으로 판정되는 경우, 프로세스(700)는 종료될 수 있다. 반면, 단계 702의 결과가 긍정적인 경우, 즉 인접 픽셀들이 결합되어야 하는 것으로 판정되는 경우, 프로세스(700)는 픽셀 결합 디바이스들을 인에이블링하는 단계(단계 704)로 계속될 수 있다. 소정 구현들에서, 단계 704는 제어기(108)가 광 다이오드 결합(PD 결합) 신호를 인접하는 보다 작은 CSE/보다 큰 CSE 픽셀들(401/402)의 결합 디바이스(416)에 제공하게 함으로써 수행될 수 있다. 그렇게 함으로써, 제어기(108)는 인접한, 그리고 현재 결합된 픽셀들(401/402)의 광 다이오드들(404) 양자가 보다 큰 CSE(414) 또는 보다 작은 CSE(412)를 충전하게 할 수 있다.
프로세스(700)는 결합된 인접 픽셀들의 하나의 CSE를 선택하는 단계(단계 706)로 계속될 수 있다. 소정 구현들에서, 제어기(108)는 인접 픽셀들(401, 402)의 전하 전송 디바이스들(406) 중 하나에 전하 전송 제어 신호를 공급할 수 있다. 따라서, 예를 들어, 제어기(108)는 보다 작은 CSE 픽셀(401)의 디바이스(406)에 제어 신호를 공급하여 양 픽셀들(401, 402)의 광 다이오드들(404)이 보다 작은 CSE(412)에 전하를 제공할 수 있게 함으로써 단계 706을 수행할 수 있다. 대안으로, 제어기(108)는 보다 큰 CSE 픽셀(402)의 디바이스(406)에 제어 신호를 공급하여 양 픽셀(401, 402)의 광 다이오드들(404)이 보다 큰 CSE(414)에 전하를 제공할 수 있게 함으로써 단계 706을 수행할 수 있다.
단계 706이 수행된 경우, 프로세스(700)는 결합된 인접 픽셀들을 충전하는 단계(단계 708)로 계속될 수 있다. 소정 구현들에서, 제어기(108)는 단계 706에서 그의 CSE가 선택된 픽셀의 전하 전송 디바이스에 전하 전송 신호를 공급할 수 있다. 예를 들어, 단계 706이 픽셀(401)의 CSE를 선택한 경우, 단계 708에서 제어기(108)는 픽셀(401)의 디바이스(406)에 전하 전송 신호를 공급할 수 있다. 대안으로, 단계 706이 픽셀(402)의 CSE를 선택한 경우, 단계 708에서 제어기(108)는 픽셀(402)의 디바이스(406)에 전하 전송 신호를 공급할 수 있다.
이어서, 프로세스(700)는 선택된 픽셀 CSE들의 저장된 노출 값을 취득하는 단계(단계 710)로 계속될 수 있다. 이를 행하는 하나의 방법은 제어기(108)가 단계 706에서 선택되고 단계 708에서 충전된 CSE를 갖는 픽셀의 행 선택 디바이스(410)에 행 선택 신호를 제공하게 하는 것이다. 예를 들어, 동작 708이 픽셀(401)의 CSE를 충전한 경우, 단계 710에서 제어기(108)는 픽셀(401)의 디바이스(410)에 행 선택 신호를 공급할 수 있다. 대안으로, 단계 708이 픽셀(402)의 CSE를 충전한 경우, 단계 710에서 제어기(108)는 픽셀(402)의 디바이스(410)에 전하 전송 신호를 공급할 수 있다.
도 9는 청구 발명의 소정 구현들에 따라 고강도 광 조건 및 저강도 광 조건 양자에 대해 CMOS 이미지 센서 어레이 최적화를 구현하기 위한 프로세스(800)를 나타내는 흐름도이다. 설명의 편의를 위해, 프로세스(800) 및 관련 프로세스들은 도 1의 시스템(100), 도 2-3의 각각의 어레이 부분들(200 및/또는 250) 및/또는 도 4-5의 인접 픽셀들과 관련하여 설명될 수 있지만, 본 발명은 이와 관련하여 제한되지 않으며, 청구 발명에 따라 적절한 디바이스들 및/또는 디바이스들의 조합들에 의해 지원 및/또는 수행되는 다른 프로세스들 또는 방식들이 가능하다.
프로세스(800)는 이미징 어레이의 픽셀들이 충전되는 것을 가능하게 하는 단계(단계 801)로부터 시작될 수 있다. 소정 구현들에서, 제어기(108)는 전하 전송 신호를 어레이(102)의 픽셀들의 디바이스들(306)에 제공할 수 있다. 프로세스(800)는 이미징 어레이의 픽셀들의 적어도 일부를 충전하는 단계(단계 802)로 계속될 수 있다. 소정 구현들에서, 어레이(102)의 픽셀들의 광 다이오드들(304)은 CSE들(312, 314)에 광 전류를 제공할 수 있다. 이어서, 프로세스(800)는 픽셀들의 서브 샘플링을 수행할지를 판정하는 단계(단계 804)로 계속될 수 있다. 본 발명에 따르면, 어레이(102)는 보다 작은 CSE 픽셀만을 또는 보다 큰 CSE 픽셀만을 판독하도록 선택함으로써 서브 샘플링될 수 있다. 따라서, 예를 들어, 단계 804를 수행함에 있어서, 제어기(108)는 단계 802 동안에 저강도 광 조건들이 존재하였고, 따라서 어레이(102)의 보다 작은 CSE 픽셀들만을 샘플링함으로써 보다 큰 신호 대 잡음비가 얻어질 수 있는 것으로 판정할 수 있다. 대안으로, 제어기(108)는 단계 802 동안에 고강도 광 조건들이 존재하였고, 따라서 어레이(102)의 보다 큰 CSE 픽셀들만을 샘플링함으로써 보다 큰 픽셀 웰 동적 응답이 얻어질 수 있는 것으로 판정할 수 있다.
단계 804의 결과가 부정적인 경우, 즉 서브 샘플링이 수행되지 않는 경우, 프로세스(800)는 보다 큰 CSE 및 보다 작은 CSE 양자의 저장된 노출 값을 취득하는 단계(단계 806)로 진행할 수 있다. 이 경우, 단계 806은 제어기(108)가 어레이(102)의 양 픽셀 타입(301, 302)의 행 선택 디바이스들에 행 선택 신호를 공급하게 함으로써 수행될 수 있다. 단계 804의 결과가 긍정적인 경우, 즉 서브 샘플링이 수행되는 경우, 프로세스(800)는 보다 큰 CSE들만을 샘플링할지를 판정하는 단계(단계 808)로 진행할 수 있다. 소정 구현들에서, 제어기(108)는 단계 802가 방생할 때 존재하는 조명 조건들에 응답하여 단계 808을 수행할 수 있다. 예를 들어, 전술한 바와 같이, 제어기는 단계 802 동안에 고강도 광 조건이 우세하고, 따라서 단계 808이 긍정 응답으로 되어야 하는 것으로 판정할 수 있다. 이 경우, 프로세스(800)는 보다 큰 CSE들에 대한 노출 값들을 취득하는 단계(단계 810)로 계속될 수 있다. 이것은 제어기(108)가 보다 큰 CSE 픽셀들(302)의 디바이스들(310)에 행 선택 신호를 공급하게 함으로써 행해질 수 있다.
단계 808의 결과가 부정적인 경우, 즉 보다 큰 CSE 픽셀들의 샘플링이 행해지지 않는 경우, 프로세스(800)는 보다 작은 CSE들에 저장된 노출 값들을 취득하는 단계(단계 812)로 진행할 수 있다. 이것은 제어기(108)가 픽셀들(301)의 디바이스(310)에 행 선택 신호를 제공하게 함으로써 행해질 수 있다. 예를 들어, 단계 812는, 제어기(108)가 단계 802 동안 저강도 광 조건이 우세하고, 따라서 단계 808이 부정 판정으로 되어, 보다 큰 CSE 픽셀들이 아니라 보다 작은 CSE가 샘플링되어야 하는 것으로 판정할 때, 행해질 수 있다.
도 6-9에 도시된 단계들은 도시된 순서로 행해질 필요는 없으며, 또한 단계들 모두가 반드시 수행될 필요는 없다. 예를 들어, 노출 값들을 취득하는 단계(단계 504 및 510 등)는 어느 때나 발생할 수 있다. 또한, 다른 단계들에 종속되지 않은 단계들은 다른 단계들과 병렬로 수행될 수도 있다. 예를 들어, 단계들 504 및 510은 어레이(102)의 동일 행 내의 픽셀들에 대해 동시에 수행될 수 있다. 더욱이, 프로세스들(500-800)의 소정 단계들은 하드웨어 및/또는 펌웨어 및/또는 소프트웨어에서 구현되고 그리고/또는 이들을 이용하여 수행될 수 있다. 예를 들어, 값들을 판독하거나 취득하는 프로세스(500)의 단계들(예를 들어, 단계 504 및 510)은 하드웨어 및/또는 펌웨어를 이용하여 구현될 수 있는 반면, 보간(단계 512) 및/또는 대체(단계 514)와 같은 다른 단계들은 소프트웨어로 구현될 수 있다. 그러나, 본 발명은 이와 관련하여 제한되지 않으며, 하드웨어 및/또는 펌웨어로 구현될 수 있는 단계들은 대안으로 소프트웨어로 구현될 수 있다. 명백히, 프로세스들(500-800)의 소프트웨어 및/또는 하드웨어 및/또는 펌웨어 구현의 많은 그러한 조합은 본 발명의 범위 및 사상에 따르는 것으로 고려될 수 있다. 또한, 프로세스들(500-800)의 단계들의 적어도 일부는 머신 판독 가능 매체에 구현되는 명령들 또는 명령들의 그룹들로서 구현될 수 있다.
본 발명의 구현들에 따르면, 상이한 크기의 CSE들의 사용에 의한 고강도 광 및 저강도 광 양자에 대한 이미지 센서 어레이의 면적 최적화는 어레이의 유효 비트 수(ENOB)를 증가시킴으로써 이미지 품질을 향상시킬 수 있고, (예를 들어, 상이한 크기의 CSE들로부터 도출된 보간 또는 다른 보정에 의해) 픽셀 단위의 이미지 품질 보정을 가능하게 할 수 있다. 전술한 바와 같이, 본 발명의 구현들에 따른 어레이는 보다 작은 크기의 CSE들을 이용하여, 저강도 광 조건에서 보다 낮은 판독 잡음 및 보다 양호한 이미지 품질을 제공할 수 있으며, 보다 큰 크기의 CSE들을 이용하여 보다 많은 광 유도 전자들의 수집을 가능하게 함으로써 확장된 동적 범위를 제공할 수 있다.
본 발명의 원리들에 따른 하나 이상의 구현의 전술한 설명은 예시 및 설명을 제공하기 위한 것이며, 포괄적이거나, 본 발명의 범위를 개시된 그 형태로 제한하고자 하는 의도는 없다. 변경들 및 변형들이 위의 가르침에 비추어 가능하거나, 본 발명의 다양한 구현의 실시로부터 얻어질 수 있다. 명백히, 많은 구현들이 청구 발명에 따라 고강도 광 및 저강도 광 양자에 대해 CMOS 이미지 센서 어레이 최적화를 구현하기 위한 방법, 장치 및/또는 시스템을 제공하는 데 이용될 수 있다.
본 출원의 설명에서 사용되는 어떠한 요소, 단계 또는 명령도 명시적으로 그렇게 설명되지 않는 한 본 발명에 중요하거나 필수적인 것으로 해석되지 않아야 한다. 또한, 본 명세서에서 사용될 때, "하나"라는 표현은 하나 이상을 포함하는 것을 의도한다. 또한, "데이터" 및 "값" 또는 "노출 값" 및 "신호 값"과 같이 본 발명의 구현들을 설명하는 데 사용되는 소정 용어들은 소정 환경에서 교환 가능하게 사용될 수 있다. 또한, 이 분야의 전문가들은 "전하 저장 소자", "커패시터" 및 "용량"이라는 용어들이 본 발명의 범위 및 사상을 벗어나지 않고 교환 가능하게 사용될 수 있음을 인식할 것이다. 더욱이, "결합" 또는 "응답"과 같은 용어들이 본 명세서에서 또는 아래의 청구범위에서 사용될 때, 이러한 용어들은 넓게 해석되는 것을 의도한다. 예를 들어, "에 결합되는"이라는 문구는 그 문구가 사용되는 문맥에 적절한 바와 같이 통신적으로, 전기적으로 그리고/또는 동작적으로 결합되는 것을 지칭할 수 있다. 본 발명의 사상 및 원리들을 실질적으로 벗어나지 않고 청구 발명의 전술한 구현(들)에 대해 변형들 및 변경들이 이루어질 수 있다. 그러한 모든 변경 및 변형은 본 개시의 범위 내에 포함되고 아래의 청구범위에 의해 보호되는 것을 의도한다.

Claims (20)

  1. 적어도, 제1 전하 저장 용량을 갖는 제1 타입의 픽셀들, 및 제2 전하 저장 용량을 갖는 제2 타입의 픽셀들을 포함하는 이미징 어레이 ― 상기 제2 전하 저장 용량은 상기 제1 전하 저장 용량보다 높음 ―; 및
    상기 제1 타입의 픽셀들에 대한 노출 값들을 취득하고, 상기 제1 타입의 픽셀들의 노출 값이 용량 임계치에 도달했는지를 판정하며, 도달한 경우에, 상기 제1 타입의 픽셀들에 인접한 상기 제2 타입의 적어도 하나의 이웃 픽셀에 저장된 노출 값들을 취득하고, 상기 제2 타입의 적어도 하나의 이웃 픽셀을 이용하여 보간하여 상기 제1 타입의 픽셀의 노출 값을 보정하는 제어기
    를 포함하는 장치.
  2. 제1항에 있어서,
    상기 제2 전하 저장 용량에 대한 상기 제1 전하 저장 용량의 비는 적어도 1:1.0625인 장치.
  3. 제1항에 있어서,
    상기 어레이는 복수의 결합 디바이스들을 더 포함하고,
    각각의 결합 디바이스는 상기 제1 및 제2 타입들의 적어도 일부 인접 픽셀들을 결합하여 픽셀 쌍들을 형성하고,
    상기 결합 디바이스는 픽셀 쌍의 양 픽셀들로부터의 광 전류가 상기 픽셀 쌍의 어느 하나의 픽셀에 저장되는 것을 가능하게 하는 장치.
  4. 제1항에 있어서,
    상기 이미징 어레이는 행들 및 열들을 포함하고,
    각각의 행은 상기 제1 및 제2 타입들의 교대 픽셀들을 포함하고,
    각각의 열은 상기 제1 및 제2 타입들의 교대 픽셀들을 포함하는 장치.
  5. 제1항에 있어서,
    상기 이미징 어레이에 결합되는 처리 로직
    을 더 포함하고,
    상기 제1 타입의 소정 픽셀에 대해, 상기 처리 로직은 적어도, 상기 제1 타입의 소정 픽셀에 인접한 상기 제2 타입의 적어도 일부 이웃 픽셀들에 저장된 노출 값들을 취득하고 상기 취득된 노출 값들 사이를 보간하여 상기 제1 타입의 픽셀에 대한 보정된 노출 값을 결정할 수 있는 장치.
  6. 제5항에 있어서,
    상기 제2 타입의 소정 픽셀에 대해, 상기 제2 타입의 픽셀의 노출 값이 소정 임계치 아래에 있는 경우에, 상기 처리 로직은 상기 제2 타입의 소정 픽셀에 인접한 상기 제1 타입의 둘 이상의 이웃 픽셀들의 노출 값들 사이를 보간하여 상기 제2 타입의 픽셀에 대한 보정된 노출 값을 더 결정할 수 있는 장치.
  7. 제1항에 있어서,
    제3 전하 저장 용량을 갖는 제3 타입의 픽셀들
    을 더 포함하는 장치.
  8. 적어도, 제1 전하 저장 용량을 갖는 제1 타입의 픽셀들, 및 제2 전하 저장 용량을 갖는 제2 타입의 픽셀들을 포함하는 이미징 어레이의 상기 제1 타입의 픽셀들로부터 노출 값들을 취득하는 단계 ― 상기 제2 전하 저장 용량은 상기 제1 전하 저장 용량보다 높음 ―; 및
    상기 제1 타입의 픽셀들의 노출 값이 용량 임계치에 도달했는지를 판정하며, 도달한 경우에, 상기 제1 타입의 픽셀들에 인접한 상기 제2 타입의 적어도 하나의 이웃 픽셀에 저장된 노출 값들을 취득하고, 상기 제2 타입의 적어도 하나의 이웃 픽셀을 이용하여 보간하여 상기 제1 타입의 픽셀의 노출 값을 보정하는 단계
    를 포함하는 방법.
  9. 제8항에 있어서,
    상기 이미징 어레이의 상기 제1 타입의 픽셀들로부터 노출 값들을 취득하는 단계 후에,
    상기 제2 타입의 픽셀의 노출 값의 크기를 평가하는 단계; 및
    상기 제2 타입의 픽셀의 노출 값의 크기가 소정 임계치를 초과하지 않는 경우, 상기 제2 타입의 픽셀의 노출 값을 보정된 노출 값으로 대체하는 단계
    를 더 포함하고,
    상기 보정된 노출 값은 상기 제2 타입의 픽셀에 인접한 상기 제1 타입의 둘 이상의 픽셀들의 노출 값들에 대한 보간에 의해 취득되는 방법.
  10. 제8항에 있어서,
    상기 제2 전하 저장 용량에 대한 상기 제1 전하 저장 용량의 비는 적어도 1:1.0625인 방법.
  11. 이미징 어레이의 픽셀들이 충전되는 것을 가능하게 하는 단계 ― 상기 어레이는 적어도, 제1 전하 저장 소자를 갖는 제1 타입의 픽셀들, 및 제2 전하 저장 소자를 갖는 제2 타입의 픽셀들을 포함하고, 상기 제1 타입의 각 픽셀 및 상기 제2 타입의 각 픽셀은 광 전류의 소스를 갖고, 상기 제2 전하 저장 소자의 제2 전하 저장 용량은 상기 제1 전하 저장 소자의 제1 전하 저장 용량보다 높음 ―;
    상기 이미징 어레이의 픽셀들을 광 전류로 충전하는 단계;
    상기 제1 타입의 픽셀들의 노출 값들을 취득하는 단계; 및
    상기 제1 타입의 픽셀들의 노출 값이 용량 임계치에 도달했는지를 판정하며, 도달한 경우에, 상기 제1 타입의 픽셀들에 인접한 상기 제2 타입의 적어도 하나의 이웃 픽셀에 저장된 노출 값들을 취득하고, 상기 제2 타입의 적어도 하나의 이웃 픽셀을 이용하여 보간하여 상기 제1 타입의 픽셀의 노출 값을 보정하는 단계
    를 포함하는 방법.
  12. 제11항에 있어서,
    상기 이미징 어레이의 픽셀들을 광 전류로 충전하는 단계는,
    상기 제1 타입의 픽셀과 상기 제2 타입의 픽셀을 결합하여 픽셀 쌍을 형성하는 단계; 및
    상기 픽셀 쌍의 광 전류 소스들이 상기 픽셀 쌍의 제1 전하 저장 소자 또는 제2 전하 저장 소자를 충전하는 것을 선택적으로 가능하게 하는 단계
    를 포함하는 방법.
  13. 삭제
  14. 제11항에 있어서,
    상기 제2 전하 저장 소자에 대한 상기 제1 전하 저장 소자의 전하 저장 용량의 비는 적어도 1:1.0625인 방법.
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
KR1020087029294A 2006-05-30 2007-05-29 고강도 광 조건 및 저강도 광 조건 양자에 대한 ｃｍｏｓ 이미지 센서 어레이 최적화 KR101225832B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/443,554 2006-05-30
US11/443,554 US20070285547A1 (en) 2006-05-30 2006-05-30 CMOS image sensor array optimization for both bright and low light conditions
PCT/US2007/069841 WO2007143438A1 (en) 2006-05-30 2007-05-29 Cmos image sensor array optimization for both bright and low light conditions

Publications (2)

Publication Number Publication Date
KR20090012254A KR20090012254A (ko) 2009-02-02
KR101225832B1 true KR101225832B1 (ko) 2013-01-23

Family

ID=38801818

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087029294A KR101225832B1 (ko) 2006-05-30 2007-05-29 고강도 광 조건 및 저강도 광 조건 양자에 대한 ｃｍｏｓ 이미지 센서 어레이 최적화

Country Status (5)

Country Link
US (1) US20070285547A1 (ko)
KR (1) KR101225832B1 (ko)
CN (1) CN101404731A (ko)
DE (1) DE112007001154T5 (ko)
WO (1) WO2007143438A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8791984B2 (en) * 2007-11-16 2014-07-29 Scallop Imaging, Llc Digital security camera
CN106137138A (zh) * 2009-01-07 2016-11-23 基文影像公司 用于检测体内病变的装置和方法
US9591275B2 (en) * 2010-09-28 2017-03-07 BAE Systems Imaging Solutions Inc. Hybrid camera sensor for night vision and day color vision
US9578223B2 (en) * 2013-08-21 2017-02-21 Qualcomm Incorporated System and method for capturing images with multiple image sensing elements
KR102149453B1 (ko) * 2014-02-21 2020-08-28 삼성전자주식회사 이미지를 획득하기 위한 전자 장치 및 방법
WO2016072018A1 (ja) * 2014-11-07 2016-05-12 オリンパス株式会社 撮像装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020130957A1 (en) * 2001-01-24 2002-09-19 Eastman Kodak Company Method and apparatus to extend the effective dynamic range of an image sensing device and use residual images
US20050052554A1 (en) * 1998-11-27 2005-03-10 Canon Kabushiki Kaisha Solid-state image pickup apparatus
JP2005286104A (ja) * 2004-03-30 2005-10-13 Fuji Film Microdevices Co Ltd 広ダイナミックレンジカラー固体撮像装置及びこの固体撮像装置を搭載したデジタルカメラ

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6434050A (en) * 1987-07-29 1989-02-03 Canon Kk Line sensor for reading color
JPH084136B2 (ja) * 1987-12-22 1996-01-17 日本電気株式会社 電荷転送装置
JPH05251480A (ja) * 1992-03-04 1993-09-28 Sony Corp 電荷電圧変換装置
US5309243A (en) * 1992-06-10 1994-05-03 Eastman Kodak Company Method and apparatus for extending the dynamic range of an electronic imaging system
US6040858A (en) * 1994-11-18 2000-03-21 Canon Kabushiki Kaisha Method and apparatus for expanding the dynamic range of sensed color images
KR0183761B1 (ko) * 1995-11-29 1999-03-20 김광호 고체촬상소자 및 그 제조방법
JPH09219824A (ja) * 1996-02-09 1997-08-19 Sony Corp 固体撮像装置
US5828793A (en) * 1996-05-06 1998-10-27 Massachusetts Institute Of Technology Method and apparatus for producing digital images having extended dynamic ranges
US6366320B1 (en) * 1997-12-08 2002-04-02 Intel Corporation High speed readout architecture for analog storage arrays
US6486915B2 (en) * 1999-04-20 2002-11-26 Intel Corporation Determining a final exposure setting automatically for a solid state camera without a separate light metering circuit
EP1102323B1 (en) * 1999-11-19 2012-08-15 CSEM Centre Suisse d'Electronique et de Microtechnique SA - Recherche et Développement Method for detecting electromagnetic radiation using an optoelectronic sensor
JP3467013B2 (ja) * 1999-12-06 2003-11-17 キヤノン株式会社 固体撮像装置
US6809768B1 (en) * 2000-02-14 2004-10-26 Foveon, Inc. Double slope pixel sensor and array
US6765619B1 (en) * 2000-04-04 2004-07-20 Pixim, Inc. Method and apparatus for optimizing exposure time in image acquisitions
US20010040632A1 (en) * 2000-05-09 2001-11-15 Yang David Xiao Dong Multiple sampling via a time-indexed method to achieve wide dynamic ranges
US7154546B1 (en) * 2000-08-07 2006-12-26 Micron Technology, Inc. Pixel optimization for color
AU2002213702A1 (en) * 2000-10-30 2002-05-15 Simon Fraser University Active pixel sensor with built in self-repair and redundancy
JP2004048561A (ja) * 2002-07-15 2004-02-12 Fuji Photo Film Co Ltd 撮像装置及び測光装置
US7327393B2 (en) * 2002-10-29 2008-02-05 Micron Technology, Inc. CMOS image sensor with variable conversion gain
US7075049B2 (en) * 2003-06-11 2006-07-11 Micron Technology, Inc. Dual conversion gain imagers
US6882064B2 (en) * 2003-06-23 2005-04-19 Intel Corporation System to vary capacitance based on a control signal
US20050083421A1 (en) * 2003-10-16 2005-04-21 Vladimir Berezin Dynamic range enlargement in CMOS image sensors
US7026596B2 (en) * 2003-10-30 2006-04-11 Micron Technology, Inc. High-low sensitivity pixel
US7446812B2 (en) * 2004-01-13 2008-11-04 Micron Technology, Inc. Wide dynamic range operations for imaging
US7091531B2 (en) * 2004-04-07 2006-08-15 Micron Technology, Inc. High dynamic range pixel amplifier
US7193198B2 (en) * 2004-10-01 2007-03-20 Omnivision Technologies, Inc. Image sensor and pixel that has variable capacitance output or floating node
JP4738907B2 (ja) * 2004-11-19 2011-08-03 富士フイルム株式会社 固体撮像素子および固体撮像装置
US7636115B2 (en) * 2005-08-11 2009-12-22 Aptina Imaging Corporation High dynamic range imaging device using multiple pixel cells

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050052554A1 (en) * 1998-11-27 2005-03-10 Canon Kabushiki Kaisha Solid-state image pickup apparatus
US20020130957A1 (en) * 2001-01-24 2002-09-19 Eastman Kodak Company Method and apparatus to extend the effective dynamic range of an image sensing device and use residual images
JP2005286104A (ja) * 2004-03-30 2005-10-13 Fuji Film Microdevices Co Ltd 広ダイナミックレンジカラー固体撮像装置及びこの固体撮像装置を搭載したデジタルカメラ

Also Published As

Publication number Publication date
WO2007143438A1 (en) 2007-12-13
CN101404731A (zh) 2009-04-08
KR20090012254A (ko) 2009-02-02
US20070285547A1 (en) 2007-12-13
DE112007001154T5 (de) 2009-04-02

Similar Documents

Publication Publication Date Title
US9531976B2 (en) Systems and methods for operating image sensor pixels having different sensitivities and shared charge storage regions
CN107786821B (zh) 像素电路及其操作方法
US8081837B2 (en) Image sensor array leakage and dark current compensation
US6377303B2 (en) Strobe compatible digital image sensor with low device count per pixel analog-to-digital conversion
KR101225832B1 (ko) 고강도 광 조건 및 저강도 광 조건 양자에 대한 ｃｍｏｓ 이미지 센서 어레이 최적화
US7411169B2 (en) Wide dynamic range image sensor and method of use
US9363450B2 (en) Imaging systems and methods for image signal gain adjustment
US20140146210A1 (en) Solid state imaging devices and methods using single slope adc with adjustable slope ramp signal
CN212969863U (zh) 图像传感器
US20120312963A1 (en) Image sensor arrangement
KR20140047494A (ko) 서브픽셀, 이를 포함하는 이미지 센서, 및 이미지 센싱 시스템
CN212811862U (zh) 图像传感器
JP2011171950A (ja) 信号処理装置、半導体装置、固体撮像装置、撮像装置、電子機器、ノイズ抑制方法
US8130294B2 (en) Imaging array with non-linear light response
US9854186B2 (en) Methods and apparatus for an images sensor with row-level gain control
CN210694150U (zh) 图像传感器
US10873714B2 (en) Image sensor with multiple pixel access settings
US9918029B2 (en) Imaging systems with switchable column power control
CN210327777U (zh) 图像传感器和成像系统
CN211959369U (zh) 图像传感器
US10880500B2 (en) Pixel apparatus and CMOS image sensor using the same
US11722794B2 (en) Image sensor with multi-gain readout
US10623655B2 (en) Image sensors with light flicker mitigation capabilities
CN114363537B (zh) 像素结构和阵列、电路和方法、图像传感器、存储介质
US20240040284A1 (en) Image sensor, control method thereof, and electronic apparatus

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160104

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180103

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee