DE1114939B - Verfahren zur gleichzeitigen Herstellung mehrerer flaechenhafter Halbleiteranordnungen - Google Patents

Verfahren zur gleichzeitigen Herstellung mehrerer flaechenhafter Halbleiteranordnungen

Info

Publication number
DE1114939B
DE1114939B DEJ17666A DEJ0017666A DE1114939B DE 1114939 B DE1114939 B DE 1114939B DE J17666 A DEJ17666 A DE J17666A DE J0017666 A DEJ0017666 A DE J0017666A DE 1114939 B DE1114939 B DE 1114939B
Authority
DE
Germany
Prior art keywords
semiconductor
plate
grid
arrangements
semiconductor plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DEJ17666A
Other languages
English (en)
Inventor
Dipl-Phys Dr Reinhard Dahlberg
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Micronas GmbH
Original Assignee
TDK Micronas GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Micronas GmbH filed Critical TDK Micronas GmbH
Priority to DEJ17666A priority Critical patent/DE1114939B/de
Publication of DE1114939B publication Critical patent/DE1114939B/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/02—Local etching
    • C23F1/04—Chemical milling
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B31/00—Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor
    • C30B31/04—Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor by contacting with diffusion materials in the liquid state
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/24—Alloying of impurity materials, e.g. doping materials, electrode materials, with a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

DEUTSCHES
PATENTAMT
J17666 Vmc/21g
ANMELDETAG: 9. F E B RU AR 1960
BEKANNTMACHUNG DER ANMELDUNG UNDAUSGABEDER AUSLEGESCHRIFT: 12. OKTOBER 1961
Die Erfindung betrifft ein Verfahren zur gleichzeitigen Herstellung von mehreren geschichteten Halbleiteranordnungen, insbesondere für Hochfrequenz-Transistoren mit dünnen Schichten und flächenhaften pn-Übergängen.
Es ist ein Verfahren zur Herstellung von geschichteten Halbleiteranordnungen bekannt, nach dem auf ein Metallblech, beispielsweise aus Molybdän oder Tantal, eine Scheibe aus Halbleitermaterial eines bestimmten Leitfähigkeitstyps eventuell unter Zwischenlage einer dünnen Schicht eines geeigneten Legierungsmetalls auflegiert wird. Auf dieser Schicht werden dann weitere Metallschichten bzw. pn-Übergänge angebracht. Dieses Verfahren wendet man vorwiegend bei der Herstellung von Hochfrequenztransistoren an, da es die Möglichkeit bietet, die Halbleiterscheibe nach dem Zusammenlegieren mit dem Mo- oder Ta-Blech durch geeignete chemische oder mechanische Behandlung ohne Rücksicht auf ihre mechanische Festigkeit abzutragen und sehr dünn herzustellen. Bei der praktischen Herstellung derartiger Transistoren ist es wegen ihrer geringen Abmessungen selbstverständlich nicht möglich, jede einzelne Halbleiteranordnung auf diese Weise getrennt herzustellen. Es wird vielmehr gewöhnlich ein relativ großes Blech genommen, mit einer Halbleiterscheibe zusammenlegiert und anschließend die einzelnen Halbleiterstrukturen herausgearbeitet. Als nachteilig hat sich dabei erwiesen, daß zwischen dem Blech und der Halbleiterscheibe, die miteinander großflächig fest verbunden sind, wegen der unterschiedlichen Wärmeausdehnungskoeffizienten Spannungen auftreten, die zu Rissen in der Halbleiterscheibe führen und damit unbrauchbare Halbleiterbauelemente ergeben. Es ist zwar möglich, die Metallbleche mit Ausdehnungskoeffizienten herzustellen, die weitgehend dem Ausdehnungskoeffizienten der Halbleiterscheibe entsprechen. Wegen der großen gemeinsamen Berührungsfläche beider Schichten treten aber durch Unregelmäßigkeiten im Material und vor allem durch die im allgemeinen ganz anderen Ausdehnungskoeffizienten des Materials der eigentlichen Legierungszone Spannungen auf.
Es ist auch eine ebene Transistoranordnung in Form eines Unipolartransistors bekannt, die auf der einen Oberfläche zylindrische Zähne aus Halbleitermaterial mit eingebrachten Kontakten aufweist und bei der die einzelnen Kontakte durch eine Folie zu einer gemeinsamen Elektrode, z.B. der Anode des Unipolartransistors, zusammengefaßt werden. Es handelt sich dabei um eine einzelne Anordnung mit kammartiger Ausbildung der einen Oberfläche, bei Verfahren zur gleichzeitigen Herstellung
mehrerer flächenhaf ter Halbleiteranordnungen
Anmelder:
INTERMETALL
Gesellschaft für Metallurgie
und Elektronik m.b.H.,
Freiburg (Breisgau), Hans-Bunte-Str. 19
Dipl.-Phys. Dr. Reinhard Dahlberg,
Freiburg (Breisgau),
ist als Erfinder genannt worden
der naturgemäß die Probleme zur Massenherstellung von Halbleiteranordnungen nicht berührt werden.
Nach der Erfindung sollen die Nachteile der bekannten Verfahren zur gleichzeitigen Herstellung mehrerer Halbleiteranordnungen vermieden werden. Die Erfindung bezieht sich somit auf ein Verfahren zur gleichzeitigen Herstellung mehrerer flächenhafter Halbleiteranordnungen, insbesondere Hochfrequenz-Transistoren mit mehreren möglichst dünnen Zonen, auf einer mit rasterartigen Vertiefungen auf der einen Oberfläche versehenen einkristallinen Halbleiterplatte eines bestimmten Leitfähigkeitstyps, bei der gegebenenfalls auf dieser Oberfläche durch Diffusion eine gegen die Halbleiterplatte dünne Zone entgegengesetzten Leitfähigkeitstyps angebracht ist. Dieses Verfahren zeichnet sich erfindungsgemäß dadurch aus, daß die Halbleiterplatte mit ihrer rasterartigen Oberfläche so auf eine Metallplatte legiert wird, daß an den Erhöhungen sperrfreie oder sperrende Übergänge entstehen, daß anschließend die Halbleiterplatte an der entgegengesetzten Oberfläche durch mechanische oder chemische Bearbeitung bis zu den rasterartigen Vertiefungen so abgetragen wird, daß auf der Metallplatte als gemeinsamem Träger mehrere voneinander getrennte Halbleiteranordnungen entstehen, daß die freigelegten Oberflächen der getrennten Halbleiteranordnungen gleichzeitig mit Elektroden oder gegebenenfalls vorher mit weiteren Zonen versehen und dann durch Zerschneiden der Metallplatte getrennt werden.
109 708/329
Die weiteren Merkmale und Vorteile der Erfindung werden im folgenden an Hand eines in der Zeichnung dargestellten Ausführungsbeispiels näher erläutert. Die Fig. 1 bis 3 dienen zur Erläuterung der einzelnen Verfahrensschritte.
Fig. 1 zeigt eine aus einem gezüchteten Einkristall geschnittene Scheibe 1, die aus einkristallinem Halbleitermaterial, beispielsweise aus p-Germanium, besteht. Die dargestellte Oberfläche der Scheibe ist nach irgendeinem bekannten Verfahren durch senkrecht zueinander laufende Vertiefungen 8 und 9 rasterartig unterteilt worden. Man kann das beispielsweise durch Abdecken der Scheibe mittels einer geeigneten Maske und anschließendes Ätzen durch Behändem mit Ultraschall oder ähnliche Methoden erreichen.
Die so vorbereitete Scheibe aus Halbleitermaterial kann nun mit ihrer Rasterseite unter Verwendung eines geeigneten Legierungsmaterials auf ein Metallblech, beispielsweise aus Molybdän oder Tantal, auflegiert werden. Je nach Zusammensetzung des Halbleitermaterials und der verwendeten Legierungssubstanzen ist es dabei möglich, alle Arten von Kontakten bzw. Übergängen zu erzeugen. Wenn beispielsweise die Scheibe 1 aus p-leitendem Germanium besteht, und als Legierungsmaterial Antimon verwendet wird, so entsteht ein pn-übergang an der Legierungsstelle. Verwendet man bei p-leitendem Halbleitermaterial Aluminium als Legierungssubstanz, so wird ein sperrfreier Kontakt erzeugt.
Vor dem Legieren der Halbleiterscheibe 1 mit dem Metallblech 5 ist es auch möglich, auf der rasterartig unterteilten Oberfläche der Halbleiterscheibe durch einen an sich bekannten Diffusionsvorgang eine Basisschicht 2 zu erzeugen. Eine derartige Anordnung ist in Fig. 2 dargestellt, die einen stark vergrößerten Querschnitt durch eine mit einem Metallblech 5 verbundene Halbleiterscheibe 1 zeigt. Die auf die Oberfläche der Halbleiterscheibe 1 aufgebrachte Basisschicht 2 kann beispielsweise durch Eindiffundieren von Antimon erhalten werden, dabei entsteht eine η-leitende Schicht. Durch Anwendung eines geeigneten Legierungsmaterials, beispielsweise Aluminium, wird dann in dieser Schicht ein pn-übergang 3 erzeugt. Wenn das Material der Halbleiterscheibe p-Leitfähigkeit aufweist, so erhält man damit eine pnp-Struktur. Es ist auch hierbei selbstverständlich wieder möglich, durch geeignete Wahl des Legierungsmaterials mit dem Metallblech 5 einen sperrfreien Kontakt herzustellen.
Nachdem die Halbleiterscheibe 1 mit dem Metallblech 5 durch den Legierungsvorgang verbunden ist, wird das Halbleitermaterial von der der rasterartig ausgebildeten Oberfläche entgegengesetzten Seite der Halbleiterscheibe 1 her abgetragen. Das kann durch eine mechanische Bearbeitung, beispielsweise durch Schleifen oder durch eine chemische Behandlung, beispielsweise mittels eines geeigneten Ätzmittels, erreicht werden. Das Halbleitermaterial wird bis zu den Vertiefungen 7 abgetragen. Man erhält auf dem Metallblech 5 einzelne voneinander getrennte Halbleiterkörper, die beispielsweise nach der in Fig. 2 dargestellten Ausführungsform eine Aluminiumschicht 4, eine Antimonschicht 2 mit dazwischenliegendem pnübergang 3 und eine Germaniumschicht 1 aus p-leitendem Material aufweisen.
Die einzelnen Bereiche gleichen Leitfähigkeitstyps kann man in bekannter Weise auf den abgeätzten Oberflächen mit weiteren Schichten oder Elektroden versehen. In Fig. 3 ist ein derartiger einzelner Halbleiterkörper nochmals vergrößert dargestellt. Das Blech 5 besteht beispielsweise aus Molybdän. Es folgt dann eine Schicht aus dem Legierungsmaterial AIuminium, welche p-Leitfähigkeit erzeugt, die mit der η-leitenden Schicht 2 durch einen pn-übergang 3 verbunden ist. Daran schließt sich wiederum eine Schicht 1 aus dem p-leitenden Germanium der Halbleiterscheibe 1 an. Im vorliegenden Ausführungsbeispiel
ίο ist in die Oberfläche des p-leitenden Halbleitermaterials 1, beispielsweise durch einen Legierungs- oder Diffusionsvorgang η-Leitfähigkeit erzeugendes Material, beispielsweise Antimon, gebracht worden, so daß eine weitere η-leitende Schicht entsteht, die mit der Halbleiterschicht 1 einen weiteren pn-übergang bildet. Es hegt somit eine pnpn-Struktur vor. Selbstverständlich ist es auch möglich, durch geeignete Wahl der verwendeten Materialien eine npnp-Struktur oder beliebige ähnliche Strukturen zu erhalten, wie sie beispielsweise bei 4-Schicht-Schaltelementen Verwendung finden.
Nachdem die gewünschte Struktur vorliegt, können die einzelnen Anordnungen, von denen eine beispielsweise in Fig. 3 dargestellt ist, durch einfaches Zerschneiden des Metallbleches 5 voneinander getrennt werden, so daß dann selbständige Halbleiteranordnungen vorliegen, die lediglich noch mit geeigneten Zuführungselektroden versehen werden müssen. Selbstverständlich können die Zuführungselektroden auch bereits angebracht werden, wenn die einzelnen Halbleiteranordnungen noch zusammenhängen.
Der Vorteil des Verfahrens nach der Erfindung gegenüber den bekannten Verfahren besteht vor allem darin, daß niemals während des gesamten Her-Stellungsverfahrens eine großflächige Verbindung zwischen dem als stabiler Träger wirkenden Metallblech und einer anderen Schicht aus Legierungs- oder Halbleitermaterial besteht. Die Verbindung ist von vornherein auf die in Wirklichkeit sehr kleinen Flächen beschränkt, die bei dem fertigen Halbleiterbauelement benötigt werden. Damit wird die Rißbildung zwischen den einzelnen Schichten, verursacht durch unterschiedliche Wärmeausdehnungskoeffizienten, weitestgehend verhindert.

Claims (5)

PATENTANSPRÜCHE:
1. Verfahren zur gleichzeitigen Herstellung mehrerer flächenhafter Halbleiteranordnungen, insbesondere von Hochfrequenz-Transistoren mit mehreren möglichst dünnen Zonen, auf einer mit rasterartigen Vertiefungen auf der einen Oberfläche versehenen einkristallinen Halbleiterplatte eines bestimmten Leitfähigkeitstyps, bei der gegegebenenfalls auf dieser Oberfläche durch Diffusion eine gegen die Halbleiterplatte dünne Zone entgegengesetzten Leitfähigkeitstyps angebracht ist, dadurch gekennzeichnet, daß die Halbleiterplatte (1) mit ihrer rasterartigen Oberfläche so auf eine Metallplatte (5) legiert wird, daß an den Erhöhungen sperrfreie oder sperrende Übergänge entstehen, daß anschließend die Halbleiterplatte an der entgegengesetzten Oberfläche durch mechanische oder chemische Bearbeitung bis zu den rasterartigen Vertiefungen (8 und 9) so abgetragen wird, daß auf der Metallplatte (5) als gemeinsamem Träger mehrere voneinander getrennte Halbleiteranordnungen entstehen, daß die freigelegten Oberflächen der getrennten Halbleiter-
anordnungen gleichzeitig mit Elektroden oder gegebenenfalls vorher mit weiteren Zonen versehen und dann durch Zerschneiden der Metallplatte getrennt werden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die dünne Diffusionszone auf der gerasterten Oberfläche durch Eindiffundieren von Antimon in die aus p-leitendem Halbleitermaterial bestehende Halbleiterplatte erzeugt wird.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Halbleiterplatte (1) mit ihrer gerasterten Oberfläche unter Verwendung einer Zwischenschicht aus n- oder p-Leitfähigkeit erzeugendem Material (4), z. B. Antimon oder Aluminium, auf die Metallplatte (5) legiert wird.
4. Verfahren nach einem oder mehreren der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die mechanische Bearbeitung der Halbleiterplatte durch Schleifen vorgenommen wird.
5. Verfahren nach einem oder mehreren der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die chemische Bearbeitung der Halbleiterplatte durch Einwirkung einer Ätzflüssigkeit vorgenommen wird.
In Betracht gezogene Druckschriften:
USA.-Patentschriften Nr. 2 865 082, 2 762 954,
041;
französische Patentschrift Nr. 1163 241.
Hierzu 1 Blatt Zeichnungen
109 708/329 10.61
DEJ17666A 1960-02-09 1960-02-09 Verfahren zur gleichzeitigen Herstellung mehrerer flaechenhafter Halbleiteranordnungen Pending DE1114939B (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DEJ17666A DE1114939B (de) 1960-02-09 1960-02-09 Verfahren zur gleichzeitigen Herstellung mehrerer flaechenhafter Halbleiteranordnungen

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DEI0017666 1960-02-09
DEJ17666A DE1114939B (de) 1960-02-09 1960-02-09 Verfahren zur gleichzeitigen Herstellung mehrerer flaechenhafter Halbleiteranordnungen

Publications (1)

Publication Number Publication Date
DE1114939B true DE1114939B (de) 1961-10-12

Family

ID=25981260

Family Applications (1)

Application Number Title Priority Date Filing Date
DEJ17666A Pending DE1114939B (de) 1960-02-09 1960-02-09 Verfahren zur gleichzeitigen Herstellung mehrerer flaechenhafter Halbleiteranordnungen

Country Status (1)

Country Link
DE (1) DE1114939B (de)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2748041A (en) * 1952-08-30 1956-05-29 Rca Corp Semiconductor devices and their manufacture
US2762954A (en) * 1950-09-09 1956-09-11 Sylvania Electric Prod Method for assembling transistors
FR1163241A (fr) * 1957-11-30 1958-09-23 Forges Et Ateliers De Constructions Electriques De Jeumont Dispositif à semi-conducteur dit transistron unipolaire de puissance
US2865082A (en) * 1953-07-16 1958-12-23 Sylvania Electric Prod Semiconductor mount and method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2762954A (en) * 1950-09-09 1956-09-11 Sylvania Electric Prod Method for assembling transistors
US2748041A (en) * 1952-08-30 1956-05-29 Rca Corp Semiconductor devices and their manufacture
US2865082A (en) * 1953-07-16 1958-12-23 Sylvania Electric Prod Semiconductor mount and method
FR1163241A (fr) * 1957-11-30 1958-09-23 Forges Et Ateliers De Constructions Electriques De Jeumont Dispositif à semi-conducteur dit transistron unipolaire de puissance

Similar Documents

Publication Publication Date Title
DE1614283C3 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE69329635T3 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE2729171C2 (de) Verfahren zur Herstellung einer integrierten Schaltung
DE2160450C3 (de) Verfahren zur Herstellung eines Halbleiterbauelementes
DE2523307C2 (de) Halbleiterbauelement
DE1192749B (de) Verfahren zum Aufzeichnen eines ringfoermigen Musters auf der Oberflaeche eines Halbleiterkoerpers
DE1221363B (de) Verfahren zum Verringern des Bahnwiderstands von Halbleiterbauelementen
DE2615754A1 (de) Aus einem substrat und einer maske gebildete struktur und verfahren zu ihrer herstellung
DE2633714C2 (de) Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung
DE2357376A1 (de) Mesa-thyristor und verfahren zum herstellen von mesa-thyristoren
DE2422120B2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE1246685B (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE1018555B (de) Verfahren zur Herstellung einer Halbleiteranordnung, insbesondere einer Kristalldiode oder eines Transistors, deren halbleitender Koerper mit wenigstens einer aufgeschmolzenen Elektrode versehen ist
DE1944131A1 (de) Verfahren zum Herabsetzen der Stapelfehlerdichte in epitaktischen Schichten von Halbleiterbauelementen
DE2517252A1 (de) Halbleiterelement
DE1194500B (de) Halbleiterbauelement mit einer Mehrzahl von eingesetzten streifenfoermigen Zonen eines Leitfaehigkeitstyps und Verfahren zum Herstellen
DE1114939B (de) Verfahren zur gleichzeitigen Herstellung mehrerer flaechenhafter Halbleiteranordnungen
DE3301479A1 (de) Verfahren zum herstellen eines halbleiterelementes
DE2363269A1 (de) Verfahren zum herstellen einer mehrzahl von p-n uebergaengen in einem einzigen diffusionszyklus
DE2021460A1 (de) Verfahren zur Herstellung von Halbleiteranordnungen
DE2356109B2 (de) Verfahren zur Herstellung eines HF-Planartransistors
DE1114938B (de) Verfahren zur gleichzeitigen Herstellung mehrerer flaechenhafter Halbleiter-anordnungen, insbesondere von Hochfrequenz-Transistoren mit moeglichst duennen Kollektorzonen
DE3506995A1 (de) Verfahren zum herstellen von blaulicht-leds und anordnung zur durchfuehrung des verfahrens
DE1282204B (de) Solarzelle und Verfahren zu ihrer Herstellung
DE1275208B (de) Steuerbarer Halbleitergleichrichter