DE10358299A1 - Kondensatorbauelement - Google Patents

Kondensatorbauelement Download PDF

Info

Publication number
DE10358299A1
DE10358299A1 DE10358299A DE10358299A DE10358299A1 DE 10358299 A1 DE10358299 A1 DE 10358299A1 DE 10358299 A DE10358299 A DE 10358299A DE 10358299 A DE10358299 A DE 10358299A DE 10358299 A1 DE10358299 A1 DE 10358299A1
Authority
DE
Germany
Prior art keywords
conductive layer
substrate
trench
layer
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE10358299A
Other languages
English (en)
Inventor
Karl-Heinz Müller
Klaus Koller
Stefan Decker
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10358299A priority Critical patent/DE10358299A1/de
Publication of DE10358299A1 publication Critical patent/DE10358299A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/01—Manufacture or treatment
    • H10D1/045—Manufacture or treatment of capacitors having potential barriers, e.g. varactors
    • H10D1/047—Manufacture or treatment of capacitors having potential barriers, e.g. varactors of conductor-insulator-semiconductor capacitors, e.g. trench capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/62—Capacitors having potential barriers
    • H10D1/66—Conductor-insulator-semiconductor capacitors, e.g. MOS capacitors
    • H10D1/665—Trench conductor-insulator-semiconductor capacitors, e.g. trench MOS capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/201—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits
    • H10D84/204—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors
    • H10D84/212—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors of only capacitors

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

Ein Kondensatorbauelement umfasst ein Substrat (10), einen Graben (12), der in dem Substrat (10) gebildet ist, zumindest drei leitfähige Schichten (14, 18, 20) und zumindest zwei dielektrische Schichten (16, 19). Die leitfähigen Schichten (14, 18, 20) und die dielektrischen Schichten (16, 19) sind alternierend in dem Graben angeordnet. Hierdurch ist es möglich, eine deutliche Erhöhung einer Kapazität auf einer zur Verfügung stehenden Chipfläche zu realisieren.

Description

  • Die vorliegende Erfindung bezieht sich auf ein elektronisches Kondensatorbauelement und insbesondere auf ein elektronisches Kondensatorbauelement unter Verwendung einer Trench-Kapazität. Ferner bezieht sich die vorliegende Erfindung auf ein Verfahren zum Herstellen eines Kondensatorbauelements.
  • Für die Integration von passiven Bauelementen auf ICs mit Siliziumsubstraten ist die Chipfläche ein entscheidendes Kriterium für Integrationsdichte. Hierbei spielen neben anwendungsspezifischen Themen die Chipkosten eine entscheidende Rolle. Um die Chipkosten möglichst gering zu halten, wird daher meist versucht, eine für eine Halbleiterschaltung notwendige Chipfläche möglichst gering zu halten. Für elektronische Schaltungen, die sehr große Kapazitäten benötigen, werden daher neben üblichen Plattenkondensatoren (MIS- und/oder MIM-Kapazitäten; MIS = Metall-Isolator-Semiconductor = Metall-Isolator-Halbleiter; MIM = Metall-Isolator-Metall-Kapazitäten) auch sogenannte Trench-Kapazitäten verwendet. Dabei werden tiefe Gräben im Silizium erzeugt (bis zu Tiefen von 20 μm). Diese Siliziumgräben wiederum werden mit einer dielektrischen sowie einer leitenden Schicht aufgefüllt, um große Flächenkapazitäten zu erreichen. Durch diese Methode ist es möglich, um einen Faktor 10 bis 20 höhere Flächenkapazitäten herzustellen, die durch die Dicke des Dielektrikums beschränkt wird. Die Einschränkungen in der Dicke des Dielektrikums wird durch die jeweiligen Anforderungen der Schaltung bestimmt. Dabei ist ein wichtiges Kriterium die Durchbruchfestigkeit und damit Empfindlichkeit der Schaltung gegen hohe Spannungsspitzen, die beispielsweise im ESD-Fall (ESD = Electro-Static-Discharge) auftreten können. Ein weiterer Nachteil einer derartigen Struktur ist darin zu sehen, dass für einige elektrische Schaltungsanwendungen eine weitere Er höhung der auf einer Chipfläche bereitgestellten Kapazität notwendig ist.
  • Ausgehend von diesem Stand der Technik liegt der vorliegenden Erfindung die Aufgabe zugrunde, eine Erhöhung der pro Chipfläche realisierbaren Kapazitäten zu ermöglichen und somit zu einer Kostenreduktion bei der Herstellung von integrierten elektronischen Schaltungen mit integrierten Kapazitäten beizutragen. Ferner liegt der vorliegenden Erfindung die Aufgabe zugrunde, ein Verfahren zu schaffen, durch das eine Erhöhung der pro Chipfläche realisierbaren Kapazitäten möglich ist.
  • Diese Aufgabe wird durch ein Kondensatorbauelement gemäß Anspruch 1 sowie ein Verfahren zum Herstellen eines Kondensatorbauelements gemäß Anspruch 8 gelöst.
  • Die vorliegende Erfindung schafft ein Kondensatorbauelement mit
    einem Substrat;
    einem Graben, der in dem Substrat gebildet ist;
    zumindest drei leitfähigen Schichten, und
    zumindest zwei dielektrischen Schichten,
    wobei die leitfähigen Schichten und die dielektrischen Schichten alternierend in dem Graben angeordnet sind.
  • Ferner schafft die vorliegende Erfindung ein Verfahren zum Herstellen eines Kondensatorbauelements mit folgenden Schritten:
    • a) Bereitstellen eines Substrats, wobei in dem Substrat ein Graben gebildet ist;
    • b) Ausbilden einer ersten leitfähigen Schicht in dem Graben;
    • c) Ausbilden einer ersten dielektrischen Schicht in dem Graben, die an die erste leitfähige Schicht angrenzt;
    • d) Ausbilden einer zweiten leitfähigen Schicht in dem Graben, die an die erste dielektrische Schicht angrenzt und von der ersten leitfähigen Schicht elektrisch getrennt ist;
    • e) Ausbilden einer zweiten dielektrischen Schicht in dem Graben, die an die zweite leitfähige Schicht angrenzt; und
    • f) Ausbilden einer dritten leitfähigen Schicht in dem Graben, die an die zweite dielektrische Schicht angrenzt und von der zweiten leitfähigen Schicht elektrisch getrennt ist.
  • Erfindungsgemäß wird der oben beschriebene Ansatz verlassen, bei dem in einem Silizium tiefe Gräben erzeugt werden und diese Gräben lediglich mit einer dielektrischen sowie einer leitenden Schicht aufgefüllt werden. Erfindungsgemäß kann eine weitere Erhöhung der realisierbaren Kapazität pro Chipfläche durch zwei- bzw. mehrfaches Übereinanderlegen von dielektrischen und leitenden Schichten erzeugt werden. Ein Vorteil des erfindungsgemäßen Ansatzes besteht darin, dass dieser „Sandwich" eine deutliche Erhöhung der realisierbaren Kapazitäten pro Chipfläche (d. h. eine deutlich erhöhte Flächenkapazität) ermöglicht. Weiterhin lassen sich durch das zwei- bzw. mehrfache Übereinanderlegen von dielektrischen und leitenden Schichten mehrere zunächst voneinander unabhängige Kapazitäten auf der begrenzten zur Verfügung stehenden Chipfläche realisieren, wodurch sich zusätzliche Freiheitsgrade beim Schaltungsentwurf ergeben. Durch das zwei- bzw. mehrfache Übereinanderlegen von dielektrischen und leitenden Schichten lassen sich somit deutlich größere Kapazitäten (d. h. höhere Kapazitätswerte) bei geringem Flächenbedarf bzw. mit kleinen Chipflächen erzeugen. Mit der vorliegenden Erfindung ist es daher möglich, die notwendige Chipfläche für Bauelemente, die große Kapazitäten benötigen erheblich zu reduzieren. Mögliche Anwendungsgebiete des erfindungsgemäßen Ansatzes stellen neben den Hochfrequenzanwendungen in BiPOLAR- und BiCMOS-Technologie auch Logikanwendungen in CMOS-Technologie dar.
  • Gemäß einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung umfasst das Kondensatorbauelement einen im Vergleich zum Substrat hoch-dotierten Teilbereich an einer Wand des Grabens, wobei eine der zumindest drei leitfähigen Schichten durch den hoch-dotierten Teilbereich gebildet ist. Hierdurch ist es möglich, durch die Verwendung des hochdotierten Teilbereichs des Substrats, der als leitfähige Schicht dient, eine separate leitfähige Schicht, die an das Substrat angrenzt, zu vermeiden und somit den Platzbedarf des Kondensatorbauelements gering zu halten.
  • Vorzugsweise umfasst das Kondensatorbauelement einen ersten Kontaktanschluss und einen zweiten Kontaktanschluss, wobei der zweite Kontaktanschluss von dem ersten Kontaktanschluss elektrisch getrennt ist und wobei die leitfähigen Schichten alternierend mit dem ersten Kontaktanschluss oder dem zweiten Kontaktanschluss verbunden sind. Durch ein derartiges Kondensatorbauelement ist somit ein Parallelschalten von durch die alternierend in dem Graben angeordneten leitfähigen und dielektrischen Schichten ausgebildeten unabhängigen Kapazitäten möglich. Hierdurch lässt sich ein einziger Kondensator mit einer deutlich höheren Kapazität ausbilden als die einzelnen Kapazitäten der getrennten Kondensatoren darstellen, die durch zwei benachbarte leitfähige Schichten sowie eine dazwischen liegende dielektrische Schicht gebildet sind.
  • Gemäß einem weiteren bevorzugten Ausführungsbeispiel der vorliegenden Erfindung erstreckt sich bei dem Kondensatorbauele ment zumindest eine leitfähige Schicht auf eine Oberfläche des Substrats, die in einem auf der Oberfläche des Substrats angeordneten Kontaktbereich kontaktierbar ist.
  • Vorzugsweise weist der Graben eine kreissymmetrische Form auf, wodurch sich das Ausbilden des Grabens in dem Substrat vereinfacht durchführen lässt.
  • Gemäß einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung umfasst das Kondensatorbauelement zumindest vier leitfähige Schichten und zumindest drei dielektrische Schichten, wobei sich zumindest zwei leitfähige Schichten auf eine Oberfläche des Substrats erstrecken und jeweils in dem auf der Oberfläche des Substrats angeordneten Kontaktbereich kontaktierbar sind und wobei sich die beiden Kontaktbereiche im wesentlichen mit der gleichen Abmessung auf der Oberfläche des Substrats erstrecken und versetzt zueinander angeordnet sind. Eine derartige Anordnung der Kontaktbereiche ermöglicht in vorteilhafter Weise das Kontaktieren der unterschiedlichen leitfähigen Schichten auf einem engen Raum um das Kondensatorbauelement herum.
  • Gemäß einem weiteren bevorzugten Ausführungsbeispiel der vorliegenden Erfindung ist eine Abdeckschicht auf dem Substrat und dem gefüllten Graben gebildet, die zumindest eine Öffnung aufweist, durch welche eine der leitfähigen Schichten kontaktierbar ist. Eine derartige Ausgestaltung des Kondensatorbauelements ermöglicht in vorteilhafter Weise einen Schutz des Kondensatorbauelements gegenüber mechanischen oder chemischen Einflüssen wie beispielsweise einer Oxidation von leitfähigen Schichten.
  • Gemäß einem bevorzugten Ausführungsbeispiel des erfindungsgemäßen Verfahrens beim Herstellen eines Kondensatorbauelements umfasst der Schritt des Bildens einer ersten leitfähigen Schicht in dem Graben das Eindiffundieren von Dotierstoffatomen in das Substrat im Bereich einer Grabenwand.
  • Hierdurch lassen sich die zuvor bereits genannten Vorteile in Bezug auf eine Reduzierung des Platzbedarfs bei der Herstellung des Kondensatorbauelements realisieren.
  • Gemäß einem weiteren bevorzugten Ausführungsbeispiel umfasst das erfindungsgemäße Verfahren ferner das Ausbilden eines ersten Kontaktanschlusses und eines von dem ersten Kontaktanschluss elektrisch getrennten zweiten Kontaktanschluss, wobei die leitfähigen Schichten alternierend mit dem ersten Kontaktanschluss oder dem zweiten Kontaktanschluss verbunden werden. Ein derartiges Vorgehen ermöglicht das Ausbilden eines einzigen Kondensators aus den unterschiedlichen Teilkondensatoren des Kondensatorbauelements wie bereits oben beschrieben wurde.
  • Vorzugsweise umfasst das erfindungsgemäße Verfahren ferner das Bilden einer Abdeckschicht auf dem Substrat und dem Graben sowie das Bilden zumindest einer Öffnung in der Abdeckschicht, durch welche eine der leitfähigen Schichten kontaktierbar ist.
  • Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung werden nachfolgend anhand der beiliegenden Zeichnungen näher erläutert. Es zeigen:
  • 1A eine Querschnittsdarstellung eines ersten bevorzugten Ausführungsbeispiels des erfindungsgemäßen Kondensatorbauelements mit einem doppelten Multistack-Aufbau;
  • 1B eine Draufsichtdarstellung des Kondensatorbauelements aus 1A;
  • 1C ein elektrisches Schaltbild des Kondensatorbauelements aus 1A;
  • 2A eine Querschnittsdarstellung eines zweiten bevorzugten Ausführungsbeispiels des erfindungsgemäßen Kondensatorbauelements mit einem mehrfachen Multistack-Aufbau;
  • 2B eine Draufsichtdarstellung des Kondensatorbauelements aus 2A;
  • 2C ein elektronisches Schaltbild des Kondensatorbauelements aus 2A;
  • 3A eine schematische Darstellung eines einfachen Stack-Aufbaus mit einer Dielektrikumsschicht;
  • 3B eine schematische Darstellung eines Multistack-Aufbaus mit drei Dielektrikumsschichten; und
  • 3C eine Darstellung eines Simulationsergebnisses, in welcher ein Kondensatorbauelement mit einem einfachen Stack-Aufbau mit einem Kondensatorelement mit einem Multistack-Aufbau verglichen ist.
  • In der nachfolgenden Beschreibung der bevorzugten Ausführungsbeispiele der vorliegenden Erfindung werden für die in den verschiedenen Zeichnungen dargestellten und ähnlich wirkenden Elemente gleiche Bezugszeichen verwendet.
  • 1A zeigt ein Substrat 10 mit einem Graben 12, der in dem Substrat gebildet ist. Dieser Graben 12 kann beispielsweise zur Herstellung von Kapazitäten mit hohen Flächenkapazitäten in dem Substrat 10 (das beispielsweise Silizium umfasst) geätzt werden. Die Tiefe des Grabens kann bis über 20 μm betragen. Zur Erzeugung einer Bottom-Elektrode wird vorzugsweise mittels eines dotierten Oxides ein Dotierstoff (beispielsweise Phosphor) in das Substrat 10 im Bereich einer Grabenwand eingetrieben. Hierzu wird das dotierte Oxid vorzugsweise auf eine Oberfläche 13 des Substrats 10 und der Grabenwand des Grabens (12) aufgebracht. Durch ein derartiges Eintreiben von Dotierstoff lässt sich somit zumindest an der Grabenwand ein Teilbereich 14 des Substrats 10 erzeugen, der eine höhere Leitfähigkeit als das Substrat 10 aufweist und der somit an der Grabenwand eine leitfähige Schicht (erste leitfähige Schicht 14) bildet. Anschließend wird das dotierte Oxid, das den Dotierstoff zum Eintreiben in das Substrat 10 bereitgestellt hat, beispielsweise nasschemisch, wieder von der Oberfläche 13 des Substrats 10 und der Grabenwand entfernt. Für einen erfindungsgemäßen Aufbau des Kondensatorbauelements werden nachfolgend alternierend zwei dielektrische Schichten (beispielsweise ein Oxid, ein Siliziumnitrid, ein Nitrid oder eine Kombination aus Oxid und Nitrid ONO) und leitenden Schichten (beispielsweise bestehend aus einem hochdotierten Poly-Silizium, Silizid oder WSix) in dem Graben 12 abgeschieden.
  • Die dargestellten leitfähigen und dielektrischen Schichten werden im Anschluss vorzugsweise mittels Phototechnik und Ätztechnik strukturiert, so dass sich die nachstehend näher erläuterte und in 1B dargestellte Struktur ergibt. Im Anschluss an das Strukturieren erfolgt beispielsweise ein Abscheiden einer Abdeckschicht 22 (z. B. eines Interlayeroxids) auf die erste dielektrische Schicht 16, die zweite leitfähige Schicht 18, die zweite dielektrische Schicht 19 sowie die dritte leitfähige Schicht 20. Hieran anschließend werden in die Abdeckschicht 22 Öffnungen 30 geätzt, so dass durch jeweils eine Öffnung 30 ein Teilbereich der ersten leitfähigen Schicht 14, der zweiten leitfähigen Schicht 18 sowie der dritten leitfähigen Schicht 20 freiliegt. Im Anschluss hieran werden die Öffnungen 30 vorzugsweise mit Metall (beispielsweise Wolfram) gefüllt, so dass die erste leitfähige Schicht 14, die zweite leitfähige Schicht 18 sowie die dritte leitfähige Schicht 20 von einer Oberfläche 32 der Abdeckschicht 22 aus kontaktierbar sind. Im Anschluss hieran werden an denjenigen Stellen der Oberfläche 32 der Abdeckschicht 22, an denen die erste leitfähige Schicht 14, die zweite leitfähige Schicht 18 sowie die dritte leitfähige Schicht 20 elektrisch kontaktierbar sind, Kontaktpunkte 341, 342, 343 ausgebildet. Die Kontaktpunkte 341, 342, 343 werden beispielsweise mit einer leitenden Metallschicht, die mittels Fototechnik strukturiert wird, gebildet. Durch die Kontaktpunkte 341, 342, 343 sind die dritte leitfähige Schicht 20 durch einen ersten externen Anschluss 1, die zweite leitfähige Schicht 18 durch einen zweiten externen Anschluss 2 und die erste leitfähige Schicht 14 durch einen ersten externen Anschluss 3 elektrisch kontaktierbar.
  • Ferner sind die erste leitfähige Schicht 14, die erste dielektrische Schicht 16, die zweite leitfähige Schicht 18, die zweite dielektrische Schicht 19 sowie die dritte dielektrische Schicht 20 in einer Stufenform auf der Substratoberfläche 13 angeordnet. Hierdurch bildet sich eine Struktur aus, in der ein Teilbereich der ersten dielektrischen Schicht 16 durch die zweite leitfähige Schicht 18 abgedeckt ist und ein Teilbereich der zweiten dielektrischen Schicht 19 durch die dritte leitfähige Schicht 20 abgedeckt ist, so wie es in der 1A dargestellt ist. Die sich ergebende Struktur weist somit Teilbereiche der zweiten dielektrischen Schicht 19 und der darunter angeordneten zweiten leitfähigen Schicht 18 auf, die seitlich über die dritte leitfähige Schicht 20 hinausstehen und somit eine gute Kontaktierungsmöglichkeit der zweiten leitfähigen Schicht 18 von der Oberfläche 32 der Abdeckschicht 22 bieten. Weiterhin weist die Struktur gemäß 1A Teilbereiche der ersten dielektrischen Schicht 16 sowie der ersten leitfähigen Schicht 14 auf, die seitlich über die zweite leitfähige Schicht 18 hinausragen und somit wiederum eine gute Kontaktierungsmöglichkeit der ersten leitfähigen Schicht 14 von der Oberfläche 32 der Abdeckschicht 22 bietet. Bis auf den in 1B näher beschriebenen Kontaktbereich der zweiten leitfähigen Schicht 18 weist der über die dritte leitfähige Schicht 20 hinausstehende Bereich der zweiten dielektrischen Schicht 19 eine konstante Stufenbreite, d. h. eine konstante Breite der über die dritte leitfähige Schicht 20 hinausstehenden Bereichs der zweiten dielektrischen Schicht 19 auf.
  • Hieraus ergibt sich der in 1A dargestellte Schichtaufbau bestehend aus dem Substrat 10 mit dem Graben 12, der ersten leitfähigen Schicht 14, der ersten dielektrischen Schicht 16, der zweiten leitfähigen Schicht 18, der zweiten dielektrischen Schicht 19 sowie der dritten leitfähigen Schicht 20, der Abdeckschicht 22, den vorzugsweise mit Metall verfüllten Öffnungen 30, den Kontaktpunkten 341, 342, 343 und den externen Anschlüssen 1, 2 und 3.
  • Für das Aufbringen der in 1A dargestellten leitfähigen und dielektrischen Schichten kommen dabei vorzugsweise CVD-Abscheideverfahren (CVD = Chemical-Vapor-Deposition = Gasphasenabscheidung) zum Einsatz, die eine konforme und homogene Abscheidung gewährleisten.
  • Es ist anzumerken, dass die Darstellungen in dieser Beschreibung der vorliegenden Erfindung lediglich zur Erläuterung des Wirkungsprinzips dienen; eine maßstabsgetreue Anordnung von einzelnen Komponenten der vorliegenden Erfindung lässt sich aus den Figuren nicht ableiten.
  • 1B zeigt eine Draufsichtdarstellung des in 1A dargestellten Kondensatorbauelements. Hierbei ist ersichtlich, dass die zweite leitfähige Schicht beispielsweise mittels Phototechnik und Ätztechnik derart strukturiert wird, dass sich ein seitlicher Kontaktbereich 50 ergibt, der wie in 1B dargestellt ist, am rechten Rand des Kondensatorbauelements über den durch die dritte leitfähige Schicht 20 abgedeckten Bereich der zweiten dielektrischen Schicht 19 heraussteht und damit die ansonsten kreissymmetrische Anordnung des erfindungsgemäßen Kondensatorbauelements durchbricht. Alternativ kann das erfindungsgemäße Kondensatorbauelement auch eine andere als die kreissymmetrische Anordnung aufweisen, wie beispielsweise eine quadratische, rechteckige, ovale An ordnung oder eine Anordnung bestehend aus umlaufenden Gräben. Durch die in 1B dargestellte Anordnung des Kontaktbereichs 50 ist es somit möglich, auf eine flächensparende Weise die zweite leitfähige Schicht 18 kontaktieren zu können und somit auf einen ringförmig um die dritte leitfähige Schicht umlaufenden Kontaktbereich zum Kontaktieren der zweiten leitfähigen Schicht verzichten zu können. Ferner zeigt 1B die in der Grabenwand gebildete erste leitfähige Schicht 14, die unter der ersten dielektrischen Schicht 16 angeordnet ist und daher durch eine gestrichelte Linie angedeutet ist. Weiterhin ist aus 1B die Anordnung der dritten leitfähigen Schicht 20 in der Mitte des dargestellten Kondensatorbauelements zu erkennen sowie der über die dritte leitfähige Schicht 20 hinausstehende Bereich der zweiten dielektrischen Schicht 19 mit der bis auf den Kontaktbereich 50 konstanten Stufenbreite. Ferner zeigt 1B die Anordnung des ersten Kontaktpunkts 341 zum Kontaktieren der dritten leitfähigen Schicht 20, des zweiten Kontaktpunkts 342 zum Kontaktieren der zweiten leitfähigen Schicht 18 und des dritten Kontaktpunkts 343 zum Kontaktieren der ersten leitfähigen Schicht 14, durch die eine flächensparende Kontaktierungsmöglichkeit des Kondensatorbauelements ermöglicht wird.
  • 1C zeigt das elektrische Schaltbild des Kondensatorbauelements aus 1A. Wie in 1C dargestellt ist, lässt sich das elektrische Schaltbild durch eine Serienschaltung von einem ersten Kondensator 60 und einem zweiten Kondensator 62 wiedergeben, wobei die dritte leitfähige Schicht in Verbindung mit der zweiten dielektrischen Schicht und der zweiten leitfähigen Schicht den ersten Kondensator 60 und die zweite leitfähige Schicht in Verbindung mit der ersten dielektrischen Schicht 16 und der ersten leitfähigen Schicht 14 den zweiten Kondensator 62 bilden. Hieraus ergibt sich die in 1C dargestellte Verschaltung des ersten Kondensators 60 mit dem zweiten Kondensator 62, wobei der erste Kondensator 60 zwischen den ersten externen Anschluss 1 und den zweiten externen Anschluss 2 geschaltet ist und der zweite Kondensa tor 62 zwischen den zweiten externen Anschluss 2 und den dritten externen Anschluss 3 geschaltet ist. Vorzugsweise können die einzelnen leitenden Schichten (d. h. die Elektroden) des ersten Kondensators 60 sowie des zweiten Kondensators 62 mittels dem ersten externen Anschluss 1, dem zweiten externen Anschluss 2 sowie dem dritten externen Anschluss 3 (d. h. den Anschlußkontakten) elektrisch parallel geschaltet werden. Insbesondere das elektrisch leitfähige Verbinden des ersten externen Anschluss 1 mit dem dritten externen Anschluss 3 führt zu einer Parallelschaltung des ersten Kondensators 60 mit dem zweiten Kondensator 62. Durch eine layouttechnische Aneinanderreihung durch eine derartige Schichtenfolge aus leitfähigen und dielektrischen Schichten lassen sich Kapazitäten (Trench-Kapazitäten) mit sehr großen Kapazitätswerten flächensparend verwirklichen und somit eine Erhöhung der Flächenkapazität um ein Vielfaches realisieren. Hiermit eröffnen sich für Anwendungen mit sehr hohen Kapazitätswerten eine sinnvolle Integration in Siliziumsubstrate auf der Basis von ICs.
  • 2A zeigt ein zweites bevorzugtes Ausführungsbeispiel des erfindungsgemäßen Kondensatorbauelements. Im Unterschied zu dem in 1A dargestellten Ausführungsbeispiel sind hier weiterhin eine dritte dielektrische Schicht 80 derart in dem Graben 12 angeordnet, dass sie an die dritte leitfähige Schicht 20 angrenzt und ferner ist eine vierte leitfähige Schicht 82 derart in dem Graben 12 angeordnet, dass sie an die dritte dielektrische Schicht 80 angrenzt. Ferner ist die vierte leitfähige Schicht 82 wiederum über eine Öffnung 30 in der Abdeckschicht 22 kontaktierbar, wobei die Öffnung 30 zum Kontaktieren der vierten leitfähigen Schicht 82 wiederum mit Metall (beispielsweise Wolfram) verfüllt sein kann und wobei auf der Oberfläche 24 der Abdeckschicht 22 an einer Stelle, an der die vierte leitfähige Schicht 82 über die verfüllte Öffnung 30 kontaktierbar ist, ein viertes Kontaktpunkt 344 aufgedruckt ist, der mit einem externen Anschluss 4 zum Kontaktieren der vierten leitfähigen Schicht 82 verbunden ist.
  • 2A zeigt wiederum eine stufenförmige Struktur wobei im Unterschied zu der Darstellung in 1A nunmehr die dritte dielektrische Schicht 80 auf der dritten leitfähigen Schicht 20 angeordnet ist, wobei ein Teilbereich der dritten dielektrischen Schicht 80 durch die vierte leitfähige Schicht 82 abgedeckt ist. Hierdurch ergibt sich analog zu der Darstellung in 1A wieder eine stufenförmige Struktur, in der durch die vierte leitfähige Schicht 82 ein Teilbereich der dritten dielektrischen Schicht 80 abgedeckt ist, durch die dritte leitfähige Schicht 20 ein Teilbereich der zweiten dielektrischen Schicht 19 abgedeckt ist und durch die zweite leitfähige Schicht 18 ein Teilbereich der ersten dielektrischen Schicht 16 abgedeckt ist, wie in 2A dargestellt ist.
  • 2B zeigt eine Draufsichtdarstellung des Kondensatorbauelements aus 2A. Analog zu den Ausführungen im Bezug auf 1B steht im zweiten bevorzugten Ausführungsbeispiel wiederum ein Kontaktbereich 50 zum Kontaktieren der in 2A dargestellten zweiten leitfähigen Schicht 18 hervor. Außerdem ist in 2B wiederum die unter der ersten dielektrischen Schicht 16 angeordnete erste leitfähige Schicht 14 durch die gestrichelte Linie dargestellt.
  • Weiterhin ist aus 2B ersichtlich, dass zum Kontaktieren der dritten leitfähigen Schicht 20 ein weiterer Kontaktbereich 90 ausgebildet ist, der ebenfalls analog zum Kontaktbereich 50 über die ansonsten kreissymmetrische Form des Kondensatorbauelements hervorsteht. Dadurch, dass der weitere Kontaktbereich 90 in Bezug zu einer mit dem Kontaktbereich 50 gemeinsamen Drehachse 92 um einen vorbestimmten Winkel 94 gedreht angeordnet ist, lässt sich eine flächensparende Kontaktierungsmöglichkeit der zweiten und dritten leitfähigen Schicht des Kondensatorbauelements realisieren. Vorzugsweise weisen der Kontaktbereich 50 und der weitere Kontaktbereich 90 im wesentlichen die gleichen Abmessungen auf. Ferner ist aus 2B wiederum die Anordnung des ersten Kontaktpunkts 341 zum Kontaktieren der dritten leitfähigen Schicht 20, des zweiten Kontaktpunkts 342 zum Kontaktieren der zweiten leitfähigen Schicht 18, des dritten Kontaktpunkts 343 zum Kontaktieren der ersten leitfähigen Schicht 14 und des vierten Kontaktpunkts 344 zum Kontaktieren der vierten leitfähigen Schicht 82 erkennbar, die wiederum eine flächensparende Kontaktierungsmöglichkeit des Kondensatorbauelements bieten. Außerdem kann der 2B entnommen werden, dass, analog zu der in 1B dargestellten Struktur, ein Teilbereich der dritten dielektrischen Schicht 80 über die vierte leitfähige Schicht 82 (mit Ausnahme des weiteren Kontaktbereichs 90) mit einem konstanten Abstand von der vierten leitfähigen Schicht 82 über dieselbe hinaussteht d. h. eine konstante Stufentiefe einer Stufe von der dritten dielektrischen Schicht 80 zur vierten leitfähigen Schicht 82 realisiert ist. Außerdem steht ein Teilbereich der zweiten dielektrischen Schicht 19 über die vierte leitfähige Schicht 82 hinaus um den Kontaktbereich 50 zu bilden.
  • 2C zeigt das elektrische Schaltbild des Kondensatorbauelements aus 2A. Gegenüber dem in 1C dargestellten elektrischen Schaltbild ist nunmehr ein dritter Kondensator 96 zu erkennen, der zwischen den ersten externen Anschluss 1 sowie den vierten externen Anschluss 4 geschaltet ist. Der dritte Kondensator 96 wird durch die vierte leitfähige Schicht in Verbindung mit der dritten dielektrischen Schicht sowie der dritten leitfähigen Schicht gebildet. Werden nunmehr wiederum der erste externe Anschluss 1 mit dem dritten externen Anschluss 3 sowie der vierte externe Anschluss 4 mit dem zweiten externen Anschluss 2 elektrisch leitend verbunden, resultiert eine Parallelschaltung des ersten Kondensators 60, zweiten Kondensator 62 und dritten Kondensators 96, wodurch sich eine weitere Erhöhung der resultierenden Kapazität gegenüber einer Kapazität ergibt, wie sie aus einem elektrisch leitfähigen Verbinden der externen Anschlüsse 1 und 3 der in 1C dargestellten Kapazität resultiert.
  • Die Flächenkapazität (d. h. die Kapazität pro Chip-Fläche) lässt sich durch weitere Stapelung von dielektrischen Schichten und leitenden Schichten weiter erhöhen. Dies erfordert eine Wiederholung der Abscheideprozesse sowie eine Anpassung der Strukturierung des multiplen Schichtaufbaus.
  • Ein Vergleich von Simulationswerten von einfachen und mehrfachen Dielektrikumsschichten in einem Kondensatorbauelement bestätigt, dass die Kapazität für z. B. drei abgeschiedene dielektrische Schichten um eine Faktor 3 erhöht werden kann. Hierzu kann 3A die schematische Struktur eines einfachen Stack-Aufbaus mit zwei leitfähigen Schichten und einer dielektrischen Schicht entnommen werden. Wie aus der schematischen Struktur in 3A zu erkennen ist, ist eine erste leitfähige Schicht PO1 durch eine dielektrische Schicht OX1 von einer zweiten leitfähigen Schicht PO2 getrennt. Demgegenüber zeigt die in 3B dargestellte schematische Struktur einen Multistack-Aufbau mit vier leitfähigen Schichten und drei dielektrischen Schichten. In diesem Multistack-Aufbau ist die erste leitfähige Schicht PO1 durch die erste dielektrische Schicht OX1 von der zweiten leitfähigen Schicht PO2 getrennt, die wiederum durch eine zweite dielektrische Schicht OX2 von einer dritten leitfähigen Schicht PO3 getrennt ist. Die dritte leitfähige Schicht PO3 ist durch eine dritte dielektrische Schicht OX3 von einer vierten leitfähigen Schicht PO4 getrennt.
  • 3C zeigt ein Diagramm eines Simulationsergebnis einer 2D-Simulation der in 3A und 3B dargestellten Strukturen von Kondensatorbauelementen. Hierbei ist auf der Abszisse die Frequenz in Hertz (Hz) aufgetragen, während auf der Ordinate die Kapazität C in der Einheit Femto-Farad pro μm aufgetragen [fF/μm] ist. Das in 3C dargestellte Simulationsergebnis zeigt, dass ein einfacher Stack-Aufbau, wie er in 3A dargestellt ist, eine beispielhafte spezifische Kapazität Cspez = 17,3 fF/μm für eine Dielektrikumsdicke d von 20 nm, einem ε von 3,9 und einer Trenchtiefe von 10 μm in einem Frequenzbereich von einem Kilohertz bis einem Gigahertz ergibt. Als Hinweis ist an dieser Stelle anzumerken, dass die Weite des Kondensatorbauelements die dritte Dimension darstellt. Bei einer Berücksichtigung der Weite L ist von einer spezifischen Kapazität C' auszugehen, die der Gleichung C' = ε0 × μ L/d genügt. Das Simulationsergebnis für den einfachen Stack-Aufbau ist durch eine gestrichelte Linie 100 in dem Diagramm in 3C dargestellt. Demgegenüber ergibt ein Multistack-Aufbau mit drei dielektrischen Schichten, so wie er in 3B dargestellt ist, eine spezifische Kapazität Cspez = 52 fF/μm über den genannten Frequenzbereich, was in dem Diagramm in 3C zu einem Simulationsergebnis führt, das durch eine durchgezogene Linie 102 dargestellt ist. Hierbei zeigt sich, dass die spezifische Kapazität Cspez für drei abgeschiedene dielektrische Schichten um etwa einen Faktor 3 erhöhbar ist. Die Darstellungen in 3A und 3B geben jedoch lediglich den schematischen Aufbau der Bauelemente wieder, eine maßstabsgetreue Wiedergabe der Realität ist aus den Darstellungen ebenfalls nicht entnehmbar.
  • Obwohl oben bevorzugte Ausführungsbeispiele der vorliegenden Erfindung näher erläutert wurden, ist offensichtlich, dass die vorliegende Erfindung nicht auf diese Ausführungsbeispiele beschränkt ist. Insbesondere findet die vorliegende Erfindung auch Anwendung auf Kondensatorbauelemente, die eine unterschiedliche Anordnung von Kontaktbereichen sowie mehr als vier leitfähigen Schichten und drei dielektrischen Schichten aufweisen.
  • 1
    Erster externer Anschluss
    2
    Zweiter externer Anschluss
    3
    Dritter externer Anschluss
    4
    Vierter externer Anschluss
    10
    Substrat
    12
    Graben
    13
    Oberfläche des Substrats 10
    14
    Erste leitfähige Schicht
    16
    Erste dielektrische Schicht
    18
    Zweite leitfähige Schicht
    19
    Zweite dielektrische Schicht
    20
    Dritte leitfähige Schicht
    22
    Abdeckschicht
    30
    Öffnungen der Abdeckschicht 22
    32
    Oberfläche der Abdeckschicht
    341
    erster Kontaktpunkt
    342
    zweiter Kontaktpunkt
    343
    dritter Kontaktpunkt
    344
    vierter Kontaktpunkt
    50
    Kontaktbereich
    60
    Erster Kondensator
    62
    Zweiter Kondensator
    80
    Dritte dielektrische Schicht
    82
    Vierte leitfähige Schicht
    90
    Weiterer Kontaktbereich
    92
    Gemeinsame Drehachse des Kontaktbereichs 50 mit dem
    weiteren Kontaktbereich 90
    94
    Vordefinierter Winkel
    96
    Dritter Kondensator
    PO1
    Erste leitfähige Schicht
    OX1
    Erste dielektrische Schicht
    PO2
    Zweite leitfähige Schicht
    OX2
    Zweite dielektrische Schicht
    PO3
    Dritte leitfähige Schicht
    OX3
    Dritte dielektrische Schicht
    PO4
    Vierte leitfähige Schicht
    100
    Gestrichelte Linie des Simulationsergebnis für einen einfachen Stack-Aufbau des Kondensatorbauelements
    102
    Durchgezogene Linie des Simulationsergebnis für einen Multistack-Aufbau des Kondensatorbauelements

Claims (11)

  1. Kondensatorbauelement mit folgenden Merkmalen: einem Substrat (10); einem Graben (12), der in dem Substrat (10) gebildet ist; zumindest drei leitfähigen Schichten (14, 18, 20) und zumindest zwei dielektrischen Schichten (16, 19), wobei die leitfähigen Schichten (14, 18, 20) und die dielektrischen Schichten (16, 19) alternierend in dem Graben (12) angeordnet sind.
  2. Kondensatorbauelement gemäß Anspruch 1, bei dem das Substrat (10) einen hoch-dotierten Teilbereich (14) an einer Wand des Grabens umfasst, wobei eine der zumindest drei leitfähigen Schichten (14, 18, 20) durch den hochdotierten Teilbereich (14) gebildet ist.
  3. Kondensatorbauelement gemäß Anspruch 1 oder 2, das einen ersten Kontaktanschluss und einen zweiten Kontaktanschluss aufweist, wobei der erste Kontaktanschluss von dem zweiten Kontaktanschluss elektrisch getrennt ist und wobei die leitfähigen Schichten (14, 18, 20) alternierend mit dem ersten Kontaktanschluss oder dem zweiten Kontaktanschluss verbunden sind.
  4. Kondensatorbauelement gemäß einem der Ansprüche 1 bis 3, bei dem sich zumindest eine leitfähige Schicht (18) auf eine Oberfläche (13) des Substrats (10) erstreckt und in einem auf der Oberfläche (13) des Substrats (10) angeordneten Kontaktbereich (50) kontaktierbar ist.
  5. Kondensatorbauelement gemäß einem der Ansprüche 1 bis 4, bei dem der Graben (12) eine kreissymmetrische, quadratische, rechteckförmige oder ovale Form aufweist.
  6. Kondensatorbauelement gemäß einem der Ansprüche 1 bis 5, das zumindest vier leitfähige Schichten (14, 18, 20, 82) und zumindest drei dielektrische Schichten (16, 19, 80) aufweist, wobei sich zumindest zwei leitfähige Schichten (16, 20) auf eine Oberfläche (13) des Substrats (10) erstrecken und jeweils in dem auf der Oberfläche (13) des Substrats (10) angeordneten Kontaktbereich (50, 90) kontaktierbar sind und wobei sich die Kontaktbereiche (50, 90) im wesentlichen mit der gleichen Abmessung auf der Oberfläche (13) des Substrats (10) erstrecken und versetzt zueinander angeordnet sind.
  7. Kondensatorbauelement gemäß einem der Ansprüche 1 bis 6, bei dem eine Abdeckschicht (22) auf dem Substrat und dem gefüllten Graben gebildet ist, die zumindest eine Öffnung (30) aufweist, durch welche eine der leitfähigen Schichten (82) kontaktierbar ist.
  8. Verfahren zum Herstellen eines Kondensatorbauelements mit folgenden Schritten: a) Bereitstellen eines Substrats (10), wobei in dem Substrat (10) ein Graben (12) gebildet ist, b) Ausbilden einer ersten leitfähigen Schicht (14) in dem Graben (12); c) Ausbilden einer ersten dielektrischen Schicht (16) in dem Graben (12), die an die erste leitfähige Schicht (14) angrenzt; d) Ausbilden einer zweiten leitfähigen Schicht (18) in dem Graben (12), die an die erste dielektrische Schicht (16) angrenzt und von der ersten leitfähigen Schicht (14) elektrisch getrennt ist; e) Ausbilden einer zweiten dielektrischen Schicht (19) in dem Graben (12), die an die zweite leitfähige Schicht (18) angrenzt; und f) Ausbilden einer dritten leitfähigen Schicht (20) in dem Graben (12), die an die zweite dielektrische Schicht (19) angrenzt und von der zweiten leitfähigen Schicht (18) elektrisch getrennt ist.
  9. Verfahren gemäß Anspruch 8, bei dem der Schritt (b) das Eindiffundieren von Dotierstoffatomen in das Substrat im Bereich einer Grabenwand umfasst.
  10. Verfahren gemäß Anspruch 8 oder 9, das ferner folgenden Schritt umfasst: Ausbilden eines ersten Kontaktanschlusses und eines von dem ersten Kontaktanschluss elektrisch getrennten zweiten Kontaktanschlusses, wobei die leitfähigen Schichten (14, 18, 20) alternierend mit dem ersten Kontaktanschluss oder dem zweiten Kontaktanschluss verbunden werden.
  11. Verfahren gemäß einem der Ansprüche 8 bis 10, das ferner folgende Schritte umfasst: Bilden einer Abdeckschicht (22) auf dem Substrat (10) und dem Graben (12); und Bilden zumindest einer Öffnung (30) in der Abdeckschicht (22), durch welche eine der leitfähigen Schichten (82) kontaktierbar ist.
DE10358299A 2003-12-12 2003-12-12 Kondensatorbauelement Ceased DE10358299A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE10358299A DE10358299A1 (de) 2003-12-12 2003-12-12 Kondensatorbauelement

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10358299A DE10358299A1 (de) 2003-12-12 2003-12-12 Kondensatorbauelement

Publications (1)

Publication Number Publication Date
DE10358299A1 true DE10358299A1 (de) 2005-07-14

Family

ID=34672679

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10358299A Ceased DE10358299A1 (de) 2003-12-12 2003-12-12 Kondensatorbauelement

Country Status (1)

Country Link
DE (1) DE10358299A1 (de)

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007054858A3 (en) * 2005-11-08 2007-09-27 Nxp Bv Integrated capacitor arrangement for ultrahigh capacitance values
WO2007125510A3 (en) * 2006-05-02 2008-01-10 Koninkl Philips Electronics Nv Electric device comprising an improved electrode with a pillar having protrusions or scores for enhanced stability
WO2007132423A3 (en) * 2006-05-15 2008-02-28 Nxp Bv Assembly, chip and method of operating
WO2008139393A1 (en) * 2007-05-10 2008-11-20 Nxp B.V. Integration substrate with a ultra-high-density capacitor and a through-substrate via
WO2008139392A3 (en) * 2007-05-10 2009-02-05 Nxp Bv Dc-to-dc converter comprising a reconfigurable capacitor unit
US8643347B2 (en) 2008-05-08 2014-02-04 Massachusetts Institute Of Technology Power converter with capacitive energy transfer and fast dynamic response
CN104022015A (zh) * 2013-03-01 2014-09-03 中芯国际集成电路制造(上海)有限公司 Mim双电容器结构及其制造方法
US9647057B2 (en) 2015-10-08 2017-05-09 Ipdia Capacitor 3D-cell and 3D-capacitor structure
US9660520B2 (en) 2013-04-09 2017-05-23 Massachusetts Institute Of Technology Method and apparatus to provide power conversion with high power factor
US9819272B2 (en) 2012-10-31 2017-11-14 Massachusetts Institute Of Technology Systems and methods for a variable frequency multiplier power converter
US9825545B2 (en) 2013-10-29 2017-11-21 Massachusetts Institute Of Technology Switched-capacitor split drive transformer power conversion circuit
US10075064B2 (en) 2014-07-03 2018-09-11 Massachusetts Institute Of Technology High-frequency, high density power factor correction conversion for universal input grid interface
US10917007B2 (en) 2011-05-05 2021-02-09 Psemi Corporation Power converter with modular stages connected by floating terminals
US11211861B2 (en) 2011-05-05 2021-12-28 Psemi Corporation DC-DC converter with modular stages
US11303205B2 (en) 2011-05-05 2022-04-12 Psemi Corporation Power converters with modular stages
US11316424B2 (en) 2011-05-05 2022-04-26 Psemi Corporation Dies with switches for operating a switched-capacitor power converter
US11901817B2 (en) 2013-03-15 2024-02-13 Psemi Corporation Protection of switched capacitor power converter
US12107495B2 (en) 2015-07-08 2024-10-01 Psemi Corporation Switched-capacitor power converters
US12176815B2 (en) 2011-12-19 2024-12-24 Psemi Corporation Switched-capacitor circuit control in power converters
US12212232B2 (en) 2013-03-15 2025-01-28 Psemi Corporation Power supply for gate driver in switched-capacitor circuit
US12237765B2 (en) 2015-03-13 2025-02-25 Psemi Corporation DC-DC transformer with inductor for the facilitation of adiabatic inter-capacitor charge transport
US12438135B2 (en) 2011-10-18 2025-10-07 Psemi Corporation Multilayer power, converter with devices having reduced lateral current

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6156445A (ja) * 1984-08-28 1986-03-22 Toshiba Corp 半導体装置
US6261895B1 (en) * 1999-01-04 2001-07-17 International Business Machines Corporation Polysilicon capacitor having large capacitance and low resistance and process for forming the capacitor
US6437385B1 (en) * 2000-06-29 2002-08-20 International Business Machines Corporation Integrated circuit capacitor
US20030080367A1 (en) * 2001-09-25 2003-05-01 Matthias Goldbach Trench capacitor and method for manufacturing the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6156445A (ja) * 1984-08-28 1986-03-22 Toshiba Corp 半導体装置
US6261895B1 (en) * 1999-01-04 2001-07-17 International Business Machines Corporation Polysilicon capacitor having large capacitance and low resistance and process for forming the capacitor
US6437385B1 (en) * 2000-06-29 2002-08-20 International Business Machines Corporation Integrated circuit capacitor
US20030080367A1 (en) * 2001-09-25 2003-05-01 Matthias Goldbach Trench capacitor and method for manufacturing the same

Cited By (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009515353A (ja) * 2005-11-08 2009-04-09 エヌエックスピー ビー ヴィ 極めて高いキャパシタンス値のための集積キャパシタの配置
WO2007054858A3 (en) * 2005-11-08 2007-09-27 Nxp Bv Integrated capacitor arrangement for ultrahigh capacitance values
TWI415270B (zh) * 2005-11-08 2013-11-11 Nxp Bv 極高電容值之整合電容器配置
CN101341576B (zh) * 2005-11-08 2012-05-30 Nxp股份有限公司 超高电容值集成电容器结构
US8085524B2 (en) 2005-11-08 2011-12-27 Ipdia Integrated capacitor arrangement for ultrahigh capacitance values
US8283750B2 (en) 2006-05-02 2012-10-09 Ipdia Electronic device having electrode with high area density and improved mechanical stability
TWI451561B (zh) * 2006-05-02 2014-09-01 恩智浦股份有限公司 包括經改進電極之電子裝置
WO2007125510A3 (en) * 2006-05-02 2008-01-10 Koninkl Philips Electronics Nv Electric device comprising an improved electrode with a pillar having protrusions or scores for enhanced stability
US8310024B2 (en) * 2006-05-15 2012-11-13 Nxp B.V. Assembly, chip and method of operating
WO2007132423A3 (en) * 2006-05-15 2008-02-28 Nxp Bv Assembly, chip and method of operating
WO2008139392A3 (en) * 2007-05-10 2009-02-05 Nxp Bv Dc-to-dc converter comprising a reconfigurable capacitor unit
WO2008139393A1 (en) * 2007-05-10 2008-11-20 Nxp B.V. Integration substrate with a ultra-high-density capacitor and a through-substrate via
US8395914B2 (en) 2007-05-10 2013-03-12 Nxp B.V. DC-to-DC converter comprising a reconfigurable capacitor unit
CN101682252B (zh) * 2007-05-10 2013-10-23 Nxp股份有限公司 包含可重构电容器单元的直流-直流变换器
EP3043381A1 (de) * 2007-05-10 2016-07-13 Ipdia Integrationssubstrat mit kondensator mit ultrahoher dichte und substratdurchgang
US8729665B2 (en) 2007-05-10 2014-05-20 Ipdia Integration substrate with a ultra-high-density capacitor and a through-substrate via
US9667139B2 (en) 2008-05-08 2017-05-30 Massachusetts Institute Of Technology Power converter with capacitive energy transfer and fast dynamic response
US11736010B2 (en) 2008-05-08 2023-08-22 Massachusetts Institute Of Technology Power converter with capacitive energy transfer and fast dynamic response
US9048727B2 (en) 2008-05-08 2015-06-02 Massachusetts Institute Of Technology Power converter with capacitive energy transfer and fast dynamic response
US8699248B2 (en) 2008-05-08 2014-04-15 Massachusetts Institute Of Technology Power converter with capacitive energy transfer and fast dynamic response
US11245330B2 (en) 2008-05-08 2022-02-08 Massachusetts Institute Of Technology Power converter with capacitive energy transfer and fast dynamic response
US10541611B2 (en) 2008-05-08 2020-01-21 Massachusetts Institute Of Technology Power converter with capacitive energy transfer and fast dynamic response
US8643347B2 (en) 2008-05-08 2014-02-04 Massachusetts Institute Of Technology Power converter with capacitive energy transfer and fast dynamic response
US12431801B2 (en) 2008-05-08 2025-09-30 Massachusetts Institute Of Technology Power converter with capacitive energy transfer and fast dynamic response
US11791723B2 (en) 2010-12-30 2023-10-17 Psemi Corporation Switched-capacitor converter configurations with phase switches and stack switches
US11303205B2 (en) 2011-05-05 2022-04-12 Psemi Corporation Power converters with modular stages
US10917007B2 (en) 2011-05-05 2021-02-09 Psemi Corporation Power converter with modular stages connected by floating terminals
US11211861B2 (en) 2011-05-05 2021-12-28 Psemi Corporation DC-DC converter with modular stages
US12531480B2 (en) 2011-05-05 2026-01-20 Psemi Corporation Charge-transfer capacitors, terminals, and coupling thereof in switched-capacitor converters
US11316424B2 (en) 2011-05-05 2022-04-26 Psemi Corporation Dies with switches for operating a switched-capacitor power converter
US11764670B2 (en) 2011-05-05 2023-09-19 Psemi Corporation DC-DC converter with modular stages
US12381482B2 (en) 2011-05-05 2025-08-05 Psemi Corporation Power converter with modular stages connected by floating terminals
US12341424B2 (en) 2011-05-05 2025-06-24 Psemi Corporation Power converters with modular stages
US12438135B2 (en) 2011-10-18 2025-10-07 Psemi Corporation Multilayer power, converter with devices having reduced lateral current
US12176815B2 (en) 2011-12-19 2024-12-24 Psemi Corporation Switched-capacitor circuit control in power converters
US9819272B2 (en) 2012-10-31 2017-11-14 Massachusetts Institute Of Technology Systems and methods for a variable frequency multiplier power converter
CN104022015A (zh) * 2013-03-01 2014-09-03 中芯国际集成电路制造(上海)有限公司 Mim双电容器结构及其制造方法
US12143010B2 (en) 2013-03-15 2024-11-12 Psemi Corporation Protection of switched capacitor power converter
US12113438B2 (en) 2013-03-15 2024-10-08 Psemi Corporation Protection of switched capacitor power converter
US12212232B2 (en) 2013-03-15 2025-01-28 Psemi Corporation Power supply for gate driver in switched-capacitor circuit
US11901817B2 (en) 2013-03-15 2024-02-13 Psemi Corporation Protection of switched capacitor power converter
US9660520B2 (en) 2013-04-09 2017-05-23 Massachusetts Institute Of Technology Method and apparatus to provide power conversion with high power factor
US9825545B2 (en) 2013-10-29 2017-11-21 Massachusetts Institute Of Technology Switched-capacitor split drive transformer power conversion circuit
US10075064B2 (en) 2014-07-03 2018-09-11 Massachusetts Institute Of Technology High-frequency, high density power factor correction conversion for universal input grid interface
US12237765B2 (en) 2015-03-13 2025-02-25 Psemi Corporation DC-DC transformer with inductor for the facilitation of adiabatic inter-capacitor charge transport
US12107495B2 (en) 2015-07-08 2024-10-01 Psemi Corporation Switched-capacitor power converters
US9647057B2 (en) 2015-10-08 2017-05-09 Ipdia Capacitor 3D-cell and 3D-capacitor structure

Similar Documents

Publication Publication Date Title
EP1573819B1 (de) Verfahren zum herstellen einer kondensatoranordnung und kondensatoranordnung
DE602004003476T2 (de) Kondensator, halbleiterbauelement mit einem kondensator und verfahren zur herstellung derselben
DE4002037A1 (de) Kondensator und spannungsmultiplizierer unter verwendung des kondensators
EP2122671A1 (de) Halbleiteranordnung mit grabenkondensator und verfahren zu deren herstellung
DE102008059871A1 (de) Feuchtigkeitsbarrierenkondensatoren in Halbleiterkomponenten
DE10302377B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit Metall-Isolator-Metall-Kondensatoren
DE10345394A1 (de) Verfahren zum Herstellen von Speicherzellen und Speicherzellenfeld
DE4328510C2 (de) Verfahren zur Herstellung eines Halbleiterspeicherbauelementes mit einem Kondensator
DE4233486B4 (de) Grabenkondensator-Speicherzelle und Verfahren zu deren Herstellung
DE10109564A1 (de) Grabenkondensator und Verfahren zu seiner Herstellung
DE10158798A1 (de) Kondensator und Verfahren zum Herstellen eines Kondensators
DE10147120B4 (de) Grabenkondensator und Verfahren zur Herstellung desselben
DE102006036076B4 (de) Verfahren zum Herstellen eines Kondensatorbauelements
WO1995019572A1 (de) Verfahren zur herstellung eines beschleunigungssensors
EP1468433B1 (de) Spule auf einem halbleitersubstrat und verfahren zu deren herstellung
DE10326087B4 (de) Bauelement mit einer Nutzstruktur und einer Hilfsstruktur
EP1277229A2 (de) Verfahren zur herstellung eines integrierten kondensators
DE102005062932A1 (de) Chip-Träger mit reduzierter Störsignalempfindlichkeit
DE10050052B4 (de) Verfahren zur Herstellung eines Grabenkondensators
DE112022006703T5 (de) Metall-isolator-metall (mim)-kondensatormodul mit äusserer elektrodenerweiterung
DE19937501A1 (de) Mikroelektronischer Speicherkondensator und Verfahren zu dessen Herstellung
DE112022006702T5 (de) Metall-isolator-metall (mim) kondensatormodul mit dielektrischem seitenwandabstandshalter
DE112022006263T5 (de) Metall-isolator-metall (mim)-kondensatormit einem isolatorbecher und einem sich lateral erstreckenden isolatorflansch
EP1454354B1 (de) Siliziumsubstrat mit einer isolierschicht mit teilgebieten und entsprechende anordnung
DE112022007337T5 (de) Metall-isolator-metall (mim)-kondensator modul

Legal Events

Date Code Title Description
ON Later submitted papers
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection