DE10358299A1 - Capacitor component for integrated circuits has trench in a substrate containing alternating conductive and dielectric layers - Google Patents
Capacitor component for integrated circuits has trench in a substrate containing alternating conductive and dielectric layers Download PDFInfo
- Publication number
- DE10358299A1 DE10358299A1 DE2003158299 DE10358299A DE10358299A1 DE 10358299 A1 DE10358299 A1 DE 10358299A1 DE 2003158299 DE2003158299 DE 2003158299 DE 10358299 A DE10358299 A DE 10358299A DE 10358299 A1 DE10358299 A1 DE 10358299A1
- Authority
- DE
- Germany
- Prior art keywords
- conductive layer
- substrate
- trench
- layer
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 81
- 239000000758 substrate Substances 0.000 title claims abstract description 45
- 238000004519 manufacturing process Methods 0.000 claims abstract description 8
- 238000000034 method Methods 0.000 claims description 10
- 239000002019 doping agent Substances 0.000 claims description 5
- 239000010410 layer Substances 0.000 description 203
- 238000010586 diagram Methods 0.000 description 9
- 238000004088 simulation Methods 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 238000010276 construction Methods 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 230000010354 integration Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910008812 WSi Inorganic materials 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/66181—Conductor-insulator-semiconductor capacitors, e.g. trench capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/0805—Capacitors only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/92—Capacitors having potential barriers
- H01L29/94—Metal-insulator-semiconductors, e.g. MOS
- H01L29/945—Trench capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
Description
Die vorliegende Erfindung bezieht sich auf ein elektronisches Kondensatorbauelement und insbesondere auf ein elektronisches Kondensatorbauelement unter Verwendung einer Trench-Kapazität. Ferner bezieht sich die vorliegende Erfindung auf ein Verfahren zum Herstellen eines Kondensatorbauelements.The The present invention relates to an electronic capacitor device and in particular to an electronic capacitor device below Use of a trench capacitance. Further The present invention relates to a method of manufacturing a capacitor device.
Für die Integration von passiven Bauelementen auf ICs mit Siliziumsubstraten ist die Chipfläche ein entscheidendes Kriterium für Integrationsdichte. Hierbei spielen neben anwendungsspezifischen Themen die Chipkosten eine entscheidende Rolle. Um die Chipkosten möglichst gering zu halten, wird daher meist versucht, eine für eine Halbleiterschaltung notwendige Chipfläche möglichst gering zu halten. Für elektronische Schaltungen, die sehr große Kapazitäten benötigen, werden daher neben üblichen Plattenkondensatoren (MIS- und/oder MIM-Kapazitäten; MIS = Metall-Isolator-Semiconductor = Metall-Isolator-Halbleiter; MIM = Metall-Isolator-Metall-Kapazitäten) auch sogenannte Trench-Kapazitäten verwendet. Dabei werden tiefe Gräben im Silizium erzeugt (bis zu Tiefen von 20 μm). Diese Siliziumgräben wiederum werden mit einer dielektrischen sowie einer leitenden Schicht aufgefüllt, um große Flächenkapazitäten zu erreichen. Durch diese Methode ist es möglich, um einen Faktor 10 bis 20 höhere Flächenkapazitäten herzustellen, die durch die Dicke des Dielektrikums beschränkt wird. Die Einschränkungen in der Dicke des Dielektrikums wird durch die jeweiligen Anforderungen der Schaltung bestimmt. Dabei ist ein wichtiges Kriterium die Durchbruchfestigkeit und damit Empfindlichkeit der Schaltung gegen hohe Spannungsspitzen, die beispielsweise im ESD-Fall (ESD = Electro-Static-Discharge) auftreten können. Ein weiterer Nachteil einer derartigen Struktur ist darin zu sehen, dass für einige elektrische Schaltungsanwendungen eine weitere Er höhung der auf einer Chipfläche bereitgestellten Kapazität notwendig ist.For the integration of passive devices on ICs with silicon substrates is the Chip area decisive criterion for Integration density. Hereby play beside application-specific Topics the chip costs a crucial role. To the chip costs preferably Therefore, attempts are usually made to keep one for a semiconductor circuit necessary chip area preferably to keep low. For electronic Circuits that are very big capacities need, Therefore, in addition to usual Plate capacitors (MIS and / or MIM capacities; MIS = metal-insulator-semiconductor = Metal-insulator-semiconductor; MIM = metal-insulator-metal-capacitances) too so-called trench capacities uses. These are deep trenches produced in silicon (up to depths of 20 μm). These silicon trenches turn are filled with a dielectric and a conductive layer to size To achieve area capacities. By this method it is possible by a factor of 10 to 20 higher To produce area capacities, which is limited by the thickness of the dielectric. The restrictions in the thickness of the dielectric is determined by the respective requirements the circuit determined. An important criterion here is breakthrough resistance and thus sensitivity of the circuit to high voltage spikes, for example in the ESD case (ESD = Electrostatic Discharge) may occur. Another disadvantage of such a structure is to be seen in that for some electrical circuit applications a further He increase the on a chip surface provided capacity necessary is.
Ausgehend von diesem Stand der Technik liegt der vorliegenden Erfindung die Aufgabe zugrunde, eine Erhöhung der pro Chipfläche realisierbaren Kapazitäten zu ermöglichen und somit zu einer Kostenreduktion bei der Herstellung von integrierten elektronischen Schaltungen mit integrierten Kapazitäten beizutragen. Ferner liegt der vorliegenden Erfindung die Aufgabe zugrunde, ein Verfahren zu schaffen, durch das eine Erhöhung der pro Chipfläche realisierbaren Kapazitäten möglich ist.outgoing from this prior art, the present invention is the Task based, an increase the per chip area feasible capacities to enable and thus to a cost reduction in the production of integrated electronic To contribute to circuits with integrated capacities. Further lies The object of the present invention is to provide a method by the one increase the per chip area feasible capacities possible is.
Diese Aufgabe wird durch ein Kondensatorbauelement gemäß Anspruch 1 sowie ein Verfahren zum Herstellen eines Kondensatorbauelements gemäß Anspruch 8 gelöst.These The object is achieved by a capacitor component according to claim 1 and a method for Producing a capacitor device according to claim 8 solved.
Die
vorliegende Erfindung schafft ein Kondensatorbauelement mit
einem
Substrat;
einem Graben, der in dem Substrat gebildet ist;
zumindest
drei leitfähigen
Schichten, und
zumindest zwei dielektrischen Schichten,
wobei
die leitfähigen
Schichten und die dielektrischen Schichten alternierend in dem Graben
angeordnet sind.The present invention provides a capacitor device with
a substrate;
a trench formed in the substrate;
at least three conductive layers, and
at least two dielectric layers,
wherein the conductive layers and the dielectric layers are alternately disposed in the trench.
Ferner schafft die vorliegende Erfindung ein Verfahren zum Herstellen eines Kondensatorbauelements mit folgenden Schritten:
- a) Bereitstellen eines Substrats, wobei in dem Substrat ein Graben gebildet ist;
- b) Ausbilden einer ersten leitfähigen Schicht in dem Graben;
- c) Ausbilden einer ersten dielektrischen Schicht in dem Graben, die an die erste leitfähige Schicht angrenzt;
- d) Ausbilden einer zweiten leitfähigen Schicht in dem Graben, die an die erste dielektrische Schicht angrenzt und von der ersten leitfähigen Schicht elektrisch getrennt ist;
- e) Ausbilden einer zweiten dielektrischen Schicht in dem Graben, die an die zweite leitfähige Schicht angrenzt; und
- f) Ausbilden einer dritten leitfähigen Schicht in dem Graben, die an die zweite dielektrische Schicht angrenzt und von der zweiten leitfähigen Schicht elektrisch getrennt ist.
- a) providing a substrate, wherein in the substrate a trench is formed;
- b) forming a first conductive layer in the trench;
- c) forming a first dielectric layer in the trench adjacent to the first conductive layer;
- d) forming a second conductive layer in the trench adjacent to the first dielectric layer and electrically isolated from the first conductive layer;
- e) forming a second dielectric layer in the trench adjacent to the second conductive layer; and
- f) forming a third conductive layer in the trench adjacent to the second dielectric layer and electrically isolated from the second conductive layer.
Erfindungsgemäß wird der oben beschriebene Ansatz verlassen, bei dem in einem Silizium tiefe Gräben erzeugt werden und diese Gräben lediglich mit einer dielektrischen sowie einer leitenden Schicht aufgefüllt werden. Erfindungsgemäß kann eine weitere Erhöhung der realisierbaren Kapazität pro Chipfläche durch zwei- bzw. mehrfaches Übereinanderlegen von dielektrischen und leitenden Schichten erzeugt werden. Ein Vorteil des erfindungsgemäßen Ansatzes besteht darin, dass dieser „Sandwich" eine deutliche Erhöhung der realisierbaren Kapazitäten pro Chipfläche (d. h. eine deutlich erhöhte Flächenkapazität) ermöglicht. Weiterhin lassen sich durch das zwei- bzw. mehrfache Übereinanderlegen von dielektrischen und leitenden Schichten mehrere zunächst voneinander unabhängige Kapazitäten auf der begrenzten zur Verfügung stehenden Chipfläche realisieren, wodurch sich zusätzliche Freiheitsgrade beim Schaltungsentwurf ergeben. Durch das zwei- bzw. mehrfache Übereinanderlegen von dielektrischen und leitenden Schichten lassen sich somit deutlich größere Kapazitäten (d. h. höhere Kapazitätswerte) bei geringem Flächenbedarf bzw. mit kleinen Chipflächen erzeugen. Mit der vorliegenden Erfindung ist es daher möglich, die notwendige Chipfläche für Bauelemente, die große Kapazitäten benötigen erheblich zu reduzieren. Mögliche Anwendungsgebiete des erfindungsgemäßen Ansatzes stellen neben den Hochfrequenzanwendungen in BiPOLAR- und BiCMOS-Technologie auch Logikanwendungen in CMOS-Technologie dar.According to the invention, the approach described above is abandoned, in which deep trenches are produced in a silicon and these trenches are filled up only with a dielectric and a conductive layer. According to the invention, a further increase in the realizable capacitance per chip area can be produced by two or more superpositions of dielectric and conductive layers. An advantage of the approach according to the invention is that this "sandwich" allows a significant increase in the realizable capacities per chip area (ie, a significantly increased area capacity) Furthermore, by two or more layers of dielectric and conductive layers, a plurality of initially independent Capacities can be realized on the limited available chip area, which results in additional degrees of freedom in the circuit design.Through the two or more layers of dielectric and conductive layers, significantly larger capacities (ie higher capacitance values) can be achieved with a small space requirement or with small chip areas With the present invention it is therefore possible to provide the necessary chip area for components that require large capacities to reduce significantly. Possible fields of application of the approach according to the invention are, in addition to the high-frequency applications in BiPOLAR and BiCMOS technology, also logic applications in CMOS technology.
Gemäß einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung umfasst das Kondensatorbauelement einen im Vergleich zum Substrat hoch-dotierten Teilbereich an einer Wand des Grabens, wobei eine der zumindest drei leitfähigen Schichten durch den hoch-dotierten Teilbereich gebildet ist. Hierdurch ist es möglich, durch die Verwendung des hochdotierten Teilbereichs des Substrats, der als leitfähige Schicht dient, eine separate leitfähige Schicht, die an das Substrat angrenzt, zu vermeiden und somit den Platzbedarf des Kondensatorbauelements gering zu halten.According to one preferred embodiment According to the present invention, the capacitor device comprises a compared to the substrate high-doped portion of a wall the trench, wherein one of the at least three conductive layers through the highly doped Part area is formed. This makes it possible by the use of the heavily doped portion of the substrate serving as a conductive layer serves a separate conductive Layer adjacent to the substrate to avoid and thus the Space requirement of the capacitor component to keep low.
Vorzugsweise umfasst das Kondensatorbauelement einen ersten Kontaktanschluss und einen zweiten Kontaktanschluss, wobei der zweite Kontaktanschluss von dem ersten Kontaktanschluss elektrisch getrennt ist und wobei die leitfähigen Schichten alternierend mit dem ersten Kontaktanschluss oder dem zweiten Kontaktanschluss verbunden sind. Durch ein derartiges Kondensatorbauelement ist somit ein Parallelschalten von durch die alternierend in dem Graben angeordneten leitfähigen und dielektrischen Schichten ausgebildeten unabhängigen Kapazitäten möglich. Hierdurch lässt sich ein einziger Kondensator mit einer deutlich höheren Kapazität ausbilden als die einzelnen Kapazitäten der getrennten Kondensatoren darstellen, die durch zwei benachbarte leitfähige Schichten sowie eine dazwischen liegende dielektrische Schicht gebildet sind.Preferably the capacitor component comprises a first contact connection and a second contact terminal, wherein the second contact terminal is electrically isolated from the first contact terminal and wherein the conductive ones Layers alternating with the first contact terminal or the second contact terminal are connected. By such a capacitor device is thus a parallel connection of the alternating in the Trench arranged conductive and dielectric layers formed independent capacity possible. hereby let yourself form a single capacitor with a much higher capacity as the individual capacities representing separate capacitors separated by two adjacent ones conductive Layers and an intermediate dielectric layer formed are.
Gemäß einem weiteren bevorzugten Ausführungsbeispiel der vorliegenden Erfindung erstreckt sich bei dem Kondensatorbauele ment zumindest eine leitfähige Schicht auf eine Oberfläche des Substrats, die in einem auf der Oberfläche des Substrats angeordneten Kontaktbereich kontaktierbar ist.According to one another preferred embodiment The present invention extends in the Kondensatorbauele element at least one conductive Layer on a surface of the substrate disposed in one on the surface of the substrate Contact area is contactable.
Vorzugsweise weist der Graben eine kreissymmetrische Form auf, wodurch sich das Ausbilden des Grabens in dem Substrat vereinfacht durchführen lässt.Preferably the trench has a circular symmetrical shape, whereby the Forming the trench in the substrate can be simplified.
Gemäß einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung umfasst das Kondensatorbauelement zumindest vier leitfähige Schichten und zumindest drei dielektrische Schichten, wobei sich zumindest zwei leitfähige Schichten auf eine Oberfläche des Substrats erstrecken und jeweils in dem auf der Oberfläche des Substrats angeordneten Kontaktbereich kontaktierbar sind und wobei sich die beiden Kontaktbereiche im wesentlichen mit der gleichen Abmessung auf der Oberfläche des Substrats erstrecken und versetzt zueinander angeordnet sind. Eine derartige Anordnung der Kontaktbereiche ermöglicht in vorteilhafter Weise das Kontaktieren der unterschiedlichen leitfähigen Schichten auf einem engen Raum um das Kondensatorbauelement herum.According to one preferred embodiment According to the present invention, the capacitor device comprises at least four conductive layers and at least three dielectric layers, wherein at least two conductive Layers on a surface extend the substrate and in each case in the on the surface of the Substrate arranged contact area are contactable and wherein the two contact areas are essentially the same Dimension on the surface extend the substrate and are offset from each other. Such an arrangement of the contact areas allows advantageously contacting the different conductive layers on a narrow Space around the capacitor device.
Gemäß einem weiteren bevorzugten Ausführungsbeispiel der vorliegenden Erfindung ist eine Abdeckschicht auf dem Substrat und dem gefüllten Graben gebildet, die zumindest eine Öffnung aufweist, durch welche eine der leitfähigen Schichten kontaktierbar ist. Eine derartige Ausgestaltung des Kondensatorbauelements ermöglicht in vorteilhafter Weise einen Schutz des Kondensatorbauelements gegenüber mechanischen oder chemischen Einflüssen wie beispielsweise einer Oxidation von leitfähigen Schichten.According to one another preferred embodiment The present invention is a cover layer on the substrate and the stuffed Trench formed having at least one opening through which one of the conductive Layers is contactable. Such a configuration of the capacitor component allows Advantageously, protection of the capacitor component from mechanical or chemical influences such as oxidation of conductive layers.
Gemäß einem bevorzugten Ausführungsbeispiel des erfindungsgemäßen Verfahrens beim Herstellen eines Kondensatorbauelements umfasst der Schritt des Bildens einer ersten leitfähigen Schicht in dem Graben das Eindiffundieren von Dotierstoffatomen in das Substrat im Bereich einer Grabenwand.According to one preferred embodiment the method according to the invention in manufacturing a capacitor device, the step comprises forming a first conductive one Layer in the trench the diffusion of dopant atoms into the substrate in the area of a trench wall.
Hierdurch lassen sich die zuvor bereits genannten Vorteile in Bezug auf eine Reduzierung des Platzbedarfs bei der Herstellung des Kondensatorbauelements realisieren.hereby can be the advantages already mentioned in relation to a Reduction of the space required in the manufacture of the capacitor device realize.
Gemäß einem weiteren bevorzugten Ausführungsbeispiel umfasst das erfindungsgemäße Verfahren ferner das Ausbilden eines ersten Kontaktanschlusses und eines von dem ersten Kontaktanschluss elektrisch getrennten zweiten Kontaktanschluss, wobei die leitfähigen Schichten alternierend mit dem ersten Kontaktanschluss oder dem zweiten Kontaktanschluss verbunden werden. Ein derartiges Vorgehen ermöglicht das Ausbilden eines einzigen Kondensators aus den unterschiedlichen Teilkondensatoren des Kondensatorbauelements wie bereits oben beschrieben wurde.According to one another preferred embodiment includes the method according to the invention further forming a first contact terminal and one of the first contact terminal electrically separated second contact terminal, being the conductive one Layers alternating with the first contact terminal or the second contact connection are connected. Such a procedure allows forming a single capacitor from the different ones Partial capacitors of the capacitor component as already described above has been.
Vorzugsweise umfasst das erfindungsgemäße Verfahren ferner das Bilden einer Abdeckschicht auf dem Substrat und dem Graben sowie das Bilden zumindest einer Öffnung in der Abdeckschicht, durch welche eine der leitfähigen Schichten kontaktierbar ist.Preferably includes the method according to the invention further forming a capping layer on the substrate and the trench and forming at least one opening in the cover layer, through which one of the conductive Layers is contactable.
Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung werden nachfolgend anhand der beiliegenden Zeichnungen näher erläutert. Es zeigen:preferred embodiments The present invention will be described below with reference to the accompanying Drawings closer explained. Show it:
In der nachfolgenden Beschreibung der bevorzugten Ausführungsbeispiele der vorliegenden Erfindung werden für die in den verschiedenen Zeichnungen dargestellten und ähnlich wirkenden Elemente gleiche Bezugszeichen verwendet.In the following description of the preferred embodiments of the present invention are for those in the various Drawings shown and similar acting elements the same reference numerals used.
Die
dargestellten leitfähigen
und dielektrischen Schichten werden im Anschluss vorzugsweise mittels
Phototechnik und Ätztechnik
strukturiert, so dass sich die nachstehend näher erläuterte und in
Ferner
sind die erste leitfähige
Schicht
Hieraus
ergibt sich der in
Für das Aufbringen
der in
Es ist anzumerken, dass die Darstellungen in dieser Beschreibung der vorliegenden Erfindung lediglich zur Erläuterung des Wirkungsprinzips dienen; eine maßstabsgetreue Anordnung von einzelnen Komponenten der vorliegenden Erfindung lässt sich aus den Figuren nicht ableiten.It It should be noted that the illustrations in this description of the present invention only for explaining the principle of action serve; a true to scale Arrangement of individual components of the present invention can be made out not derive the figures.
Weiterhin
ist aus
Die Flächenkapazität (d. h. die Kapazität pro Chip-Fläche) lässt sich durch weitere Stapelung von dielektrischen Schichten und leitenden Schichten weiter erhöhen. Dies erfordert eine Wiederholung der Abscheideprozesse sowie eine Anpassung der Strukturierung des multiplen Schichtaufbaus.The Area capacity (i.e. the capacity per chip area) let yourself by further stacking of dielectric layers and conductive Increase layers further. This requires a repetition of the deposition processes as well as a Adaptation of the structuring of the multiple layer structure.
Ein
Vergleich von Simulationswerten von einfachen und mehrfachen Dielektrikumsschichten
in einem Kondensatorbauelement bestätigt, dass die Kapazität für z. B.
drei abgeschiedene dielektrische Schichten um eine Faktor
Obwohl oben bevorzugte Ausführungsbeispiele der vorliegenden Erfindung näher erläutert wurden, ist offensichtlich, dass die vorliegende Erfindung nicht auf diese Ausführungsbeispiele beschränkt ist. Insbesondere findet die vorliegende Erfindung auch Anwendung auf Kondensatorbauelemente, die eine unterschiedliche Anordnung von Kontaktbereichen sowie mehr als vier leitfähigen Schichten und drei dielektrischen Schichten aufweisen.Even though above preferred embodiments closer to the present invention have been explained, It is obvious that the present invention is not limited to these embodiments limited is. In particular, the present invention also applies on capacitor components that have a different arrangement of contact areas as well as more than four conductive layers and three dielectric layers Have layers.
- 11
- Erster externer Anschlussfirst external connection
- 22
- Zweiter externer Anschlusssecond external connection
- 33
- Dritter externer Anschlussthird external connection
- 44
- Vierter externer Anschlussfourth external connection
- 1010
- Substratsubstratum
- 1212
- Grabendig
- 1313
-
Oberfläche des
Substrats
10 Surface of the substrate10 - 1414
- Erste leitfähige SchichtFirst conductive layer
- 1616
- Erste dielektrische SchichtFirst dielectric layer
- 1818
- Zweite leitfähige SchichtSecond conductive layer
- 1919
- Zweite dielektrische SchichtSecond dielectric layer
- 2020
- Dritte leitfähige Schichtthird conductive layer
- 2222
- Abdeckschichtcovering
- 3030
-
Öffnungen
der Abdeckschicht
22 Openings of the cover layer22 - 3232
- Oberfläche der AbdeckschichtSurface of the covering
- 341341
- erster Kontaktpunktfirst contact point
- 342342
- zweiter Kontaktpunktsecond contact point
- 343343
- dritter Kontaktpunktthird contact point
- 344344
- vierter Kontaktpunktfourth contact point
- 5050
- Kontaktbereichcontact area
- 6060
- Erster Kondensatorfirst capacitor
- 6262
- Zweiter Kondensatorsecond capacitor
- 8080
- Dritte dielektrische Schichtthird dielectric layer
- 8282
- Vierte leitfähige SchichtFourth conductive layer
- 9090
- Weiterer KontaktbereichAnother contact area
- 9292
-
Gemeinsame
Drehachse des Kontaktbereichs
50 mit demCommon axis of rotation of the contact area50 with the -
weiteren
Kontaktbereich
90 further contact area90 - 9494
- Vordefinierter Winkelpredefined angle
- 9696
- Dritter Kondensatorthird capacitor
- PO1PO1
- Erste leitfähige SchichtFirst conductive layer
- OX1OX1
- Erste dielektrische SchichtFirst dielectric layer
- PO2PO2
- Zweite leitfähige SchichtSecond conductive layer
- OX2OX2
- Zweite dielektrische SchichtSecond dielectric layer
- PO3PO3
- Dritte leitfähige Schichtthird conductive layer
- OX3OX3
- Dritte dielektrische Schichtthird dielectric layer
- PO4PO4
- Vierte leitfähige SchichtFourth conductive layer
- 100100
- Gestrichelte Linie des Simulationsergebnis für einen einfachen Stack-Aufbau des Kondensatorbauelementsdashed Line of the simulation result for a simple stack structure of the capacitor device
- 102102
- Durchgezogene Linie des Simulationsergebnis für einen Multistack-Aufbau des Kondensatorbauelementssolid Line of the simulation result for a multistack structure of the capacitor device
Claims (11)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2003158299 DE10358299A1 (en) | 2003-12-12 | 2003-12-12 | Capacitor component for integrated circuits has trench in a substrate containing alternating conductive and dielectric layers |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2003158299 DE10358299A1 (en) | 2003-12-12 | 2003-12-12 | Capacitor component for integrated circuits has trench in a substrate containing alternating conductive and dielectric layers |
Publications (1)
Publication Number | Publication Date |
---|---|
DE10358299A1 true DE10358299A1 (en) | 2005-07-14 |
Family
ID=34672679
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2003158299 Ceased DE10358299A1 (en) | 2003-12-12 | 2003-12-12 | Capacitor component for integrated circuits has trench in a substrate containing alternating conductive and dielectric layers |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE10358299A1 (en) |
Cited By (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007054858A2 (en) * | 2005-11-08 | 2007-05-18 | Nxp B.V. | Integrated capacitor arrangement for ultrahigh capacitance values |
WO2007125510A2 (en) * | 2006-05-02 | 2007-11-08 | Nxp B.V. | Electric device comprising an improved electrode with a pillar having protrusions or scores for enhanced stability |
WO2007132423A2 (en) * | 2006-05-15 | 2007-11-22 | Nxp B.V. | Assembly, chip and method of operating |
WO2008139392A2 (en) * | 2007-05-10 | 2008-11-20 | Nxp B.V. | Dc-to-dc converter comprising a reconfigurable capacitor unit |
WO2008139393A1 (en) * | 2007-05-10 | 2008-11-20 | Nxp B.V. | Integration substrate with a ultra-high-density capacitor and a through-substrate via |
US8643347B2 (en) | 2008-05-08 | 2014-02-04 | Massachusetts Institute Of Technology | Power converter with capacitive energy transfer and fast dynamic response |
CN104022015A (en) * | 2013-03-01 | 2014-09-03 | 中芯国际集成电路制造(上海)有限公司 | MIM double-capacitor structure and manufacturing method thereof |
US9647057B2 (en) | 2015-10-08 | 2017-05-09 | Ipdia | Capacitor 3D-cell and 3D-capacitor structure |
US9660520B2 (en) | 2013-04-09 | 2017-05-23 | Massachusetts Institute Of Technology | Method and apparatus to provide power conversion with high power factor |
US9819272B2 (en) | 2012-10-31 | 2017-11-14 | Massachusetts Institute Of Technology | Systems and methods for a variable frequency multiplier power converter |
US9825545B2 (en) | 2013-10-29 | 2017-11-21 | Massachusetts Institute Of Technology | Switched-capacitor split drive transformer power conversion circuit |
US10075064B2 (en) | 2014-07-03 | 2018-09-11 | Massachusetts Institute Of Technology | High-frequency, high density power factor correction conversion for universal input grid interface |
US10917007B2 (en) | 2011-05-05 | 2021-02-09 | Psemi Corporation | Power converter with modular stages connected by floating terminals |
US11211861B2 (en) | 2011-05-05 | 2021-12-28 | Psemi Corporation | DC-DC converter with modular stages |
US11303205B2 (en) | 2011-05-05 | 2022-04-12 | Psemi Corporation | Power converters with modular stages |
US11316424B2 (en) | 2011-05-05 | 2022-04-26 | Psemi Corporation | Dies with switches for operating a switched-capacitor power converter |
US11901817B2 (en) | 2013-03-15 | 2024-02-13 | Psemi Corporation | Protection of switched capacitor power converter |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6156445A (en) * | 1984-08-28 | 1986-03-22 | Toshiba Corp | Semiconductor device |
US6261895B1 (en) * | 1999-01-04 | 2001-07-17 | International Business Machines Corporation | Polysilicon capacitor having large capacitance and low resistance and process for forming the capacitor |
US6437385B1 (en) * | 2000-06-29 | 2002-08-20 | International Business Machines Corporation | Integrated circuit capacitor |
US20030080367A1 (en) * | 2001-09-25 | 2003-05-01 | Matthias Goldbach | Trench capacitor and method for manufacturing the same |
-
2003
- 2003-12-12 DE DE2003158299 patent/DE10358299A1/en not_active Ceased
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6156445A (en) * | 1984-08-28 | 1986-03-22 | Toshiba Corp | Semiconductor device |
US6261895B1 (en) * | 1999-01-04 | 2001-07-17 | International Business Machines Corporation | Polysilicon capacitor having large capacitance and low resistance and process for forming the capacitor |
US6437385B1 (en) * | 2000-06-29 | 2002-08-20 | International Business Machines Corporation | Integrated circuit capacitor |
US20030080367A1 (en) * | 2001-09-25 | 2003-05-01 | Matthias Goldbach | Trench capacitor and method for manufacturing the same |
Cited By (40)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009515353A (en) * | 2005-11-08 | 2009-04-09 | エヌエックスピー ビー ヴィ | Integrated capacitor placement for extremely high capacitance values |
WO2007054858A3 (en) * | 2005-11-08 | 2007-09-27 | Nxp Bv | Integrated capacitor arrangement for ultrahigh capacitance values |
WO2007054858A2 (en) * | 2005-11-08 | 2007-05-18 | Nxp B.V. | Integrated capacitor arrangement for ultrahigh capacitance values |
TWI415270B (en) * | 2005-11-08 | 2013-11-11 | Nxp Bv | Integrated capacitor arrangement for ultrahigh capacitance values |
CN101341576B (en) * | 2005-11-08 | 2012-05-30 | Nxp股份有限公司 | Integrated capacitor arrangement for ultrahigh capacitance values |
US8085524B2 (en) | 2005-11-08 | 2011-12-27 | Ipdia | Integrated capacitor arrangement for ultrahigh capacitance values |
TWI451561B (en) * | 2006-05-02 | 2014-09-01 | Nxp Bv | Electric device comprising an improved electrode |
WO2007125510A2 (en) * | 2006-05-02 | 2007-11-08 | Nxp B.V. | Electric device comprising an improved electrode with a pillar having protrusions or scores for enhanced stability |
WO2007125510A3 (en) * | 2006-05-02 | 2008-01-10 | Koninkl Philips Electronics Nv | Electric device comprising an improved electrode with a pillar having protrusions or scores for enhanced stability |
US8283750B2 (en) | 2006-05-02 | 2012-10-09 | Ipdia | Electronic device having electrode with high area density and improved mechanical stability |
US8310024B2 (en) * | 2006-05-15 | 2012-11-13 | Nxp B.V. | Assembly, chip and method of operating |
WO2007132423A2 (en) * | 2006-05-15 | 2007-11-22 | Nxp B.V. | Assembly, chip and method of operating |
WO2007132423A3 (en) * | 2006-05-15 | 2008-02-28 | Nxp Bv | Assembly, chip and method of operating |
EP3043381A1 (en) * | 2007-05-10 | 2016-07-13 | Ipdia | Integration substrate with a ultra-high-density capacitor and a through-substrate via |
WO2008139392A3 (en) * | 2007-05-10 | 2009-02-05 | Nxp Bv | Dc-to-dc converter comprising a reconfigurable capacitor unit |
CN101682252B (en) * | 2007-05-10 | 2013-10-23 | Nxp股份有限公司 | DC-to-DC converter comprising reconfigurable capacitor unit |
WO2008139392A2 (en) * | 2007-05-10 | 2008-11-20 | Nxp B.V. | Dc-to-dc converter comprising a reconfigurable capacitor unit |
US8395914B2 (en) | 2007-05-10 | 2013-03-12 | Nxp B.V. | DC-to-DC converter comprising a reconfigurable capacitor unit |
WO2008139393A1 (en) * | 2007-05-10 | 2008-11-20 | Nxp B.V. | Integration substrate with a ultra-high-density capacitor and a through-substrate via |
US8729665B2 (en) | 2007-05-10 | 2014-05-20 | Ipdia | Integration substrate with a ultra-high-density capacitor and a through-substrate via |
US9667139B2 (en) | 2008-05-08 | 2017-05-30 | Massachusetts Institute Of Technology | Power converter with capacitive energy transfer and fast dynamic response |
US11245330B2 (en) | 2008-05-08 | 2022-02-08 | Massachusetts Institute Of Technology | Power converter with capacitive energy transfer and fast dynamic response |
US9048727B2 (en) | 2008-05-08 | 2015-06-02 | Massachusetts Institute Of Technology | Power converter with capacitive energy transfer and fast dynamic response |
US8699248B2 (en) | 2008-05-08 | 2014-04-15 | Massachusetts Institute Of Technology | Power converter with capacitive energy transfer and fast dynamic response |
US8643347B2 (en) | 2008-05-08 | 2014-02-04 | Massachusetts Institute Of Technology | Power converter with capacitive energy transfer and fast dynamic response |
US11736010B2 (en) | 2008-05-08 | 2023-08-22 | Massachusetts Institute Of Technology | Power converter with capacitive energy transfer and fast dynamic response |
US10541611B2 (en) | 2008-05-08 | 2020-01-21 | Massachusetts Institute Of Technology | Power converter with capacitive energy transfer and fast dynamic response |
US11791723B2 (en) | 2010-12-30 | 2023-10-17 | Psemi Corporation | Switched-capacitor converter configurations with phase switches and stack switches |
US11316424B2 (en) | 2011-05-05 | 2022-04-26 | Psemi Corporation | Dies with switches for operating a switched-capacitor power converter |
US11303205B2 (en) | 2011-05-05 | 2022-04-12 | Psemi Corporation | Power converters with modular stages |
US11764670B2 (en) | 2011-05-05 | 2023-09-19 | Psemi Corporation | DC-DC converter with modular stages |
US10917007B2 (en) | 2011-05-05 | 2021-02-09 | Psemi Corporation | Power converter with modular stages connected by floating terminals |
US11211861B2 (en) | 2011-05-05 | 2021-12-28 | Psemi Corporation | DC-DC converter with modular stages |
US9819272B2 (en) | 2012-10-31 | 2017-11-14 | Massachusetts Institute Of Technology | Systems and methods for a variable frequency multiplier power converter |
CN104022015A (en) * | 2013-03-01 | 2014-09-03 | 中芯国际集成电路制造(上海)有限公司 | MIM double-capacitor structure and manufacturing method thereof |
US11901817B2 (en) | 2013-03-15 | 2024-02-13 | Psemi Corporation | Protection of switched capacitor power converter |
US9660520B2 (en) | 2013-04-09 | 2017-05-23 | Massachusetts Institute Of Technology | Method and apparatus to provide power conversion with high power factor |
US9825545B2 (en) | 2013-10-29 | 2017-11-21 | Massachusetts Institute Of Technology | Switched-capacitor split drive transformer power conversion circuit |
US10075064B2 (en) | 2014-07-03 | 2018-09-11 | Massachusetts Institute Of Technology | High-frequency, high density power factor correction conversion for universal input grid interface |
US9647057B2 (en) | 2015-10-08 | 2017-05-09 | Ipdia | Capacitor 3D-cell and 3D-capacitor structure |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1573819B1 (en) | Method for producing a capacitor assembly, and a capacitor assembly | |
DE602004003476T2 (en) | CONDENSER, SEMICONDUCTOR COMPONENT WITH A CONDENSER AND METHOD FOR THE PRODUCTION THEREOF | |
DE10358299A1 (en) | Capacitor component for integrated circuits has trench in a substrate containing alternating conductive and dielectric layers | |
DE4002037A1 (en) | CAPACITOR AND VOLTAGE MULTIPLIER USING THE CAPACITOR | |
WO2008101738A1 (en) | Semiconductor arrangement with trench capacitor and method for production thereof | |
DE102008059871A1 (en) | Moisture barrier capacitors in semiconductor components | |
DE10046910A1 (en) | Semiconductor device comprises a lower layer with a main surface and a capacitor formed on the main surface of the lower layer | |
DE10345394A1 (en) | Method for producing memory cells and memory cell array | |
DE4328510C2 (en) | Method for producing a semiconductor memory component with a capacitor | |
DE10302377B4 (en) | Method for producing a semiconductor device with metal-insulator-metal capacitors | |
DE4233486B4 (en) | Trench capacitor memory cell and method for its production | |
DE102020105731A1 (en) | CAPACITOR, METAL INSULATOR METAL STRUCTURE AND METHOD OF MANUFACTURING IT | |
WO2012031845A1 (en) | Method for producing a semiconductor component with a through-contact and semiconductor component with through-contact | |
DE10158798A1 (en) | Capacitor and method of making a capacitor | |
DE10109564A1 (en) | Trench capacitor and process for its manufacture | |
DE102006036076B4 (en) | Method for producing a capacitor component | |
DE102005062932A1 (en) | Carrier for assembling microelectronic components and/or integrated circuits e.g. chips, has capacitor electrodes connecting components and circuits, where one electrode is coupled to area of metallization layer or substrate | |
WO1995019572A1 (en) | Process for producing an acceleration sensor | |
EP1468433B1 (en) | Coil on a semiconductor substrate and method for production thereof | |
DE10326087B4 (en) | Component with a utility structure and an auxiliary structure | |
WO2001084604A2 (en) | Method for producing an integrated capacitor | |
DE10050052B4 (en) | Method for producing a trench capacitor | |
DE112021007309T5 (en) | METAL INSULATOR-METAL (MIM) CAPACITOR AND THIN FILM RESISTOR (TFR) IN AN INTEGRATED CIRCUIT STRUCTURE | |
EP1454354B1 (en) | Silicon substrate having an insulating layer, silicon substrate, and assembly of a silicon substrate with an insulating layer | |
DE102013018803A1 (en) | Decoupling capacitors for intermediate elements |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
ON | Later submitted papers | ||
OP8 | Request for examination as to paragraph 44 patent law | ||
8131 | Rejection |