DE10351100A1 - Einstellung des Phosphorprofils durch in-situ-Dotierung mit Kohlenstoff für vertikale Hochleistungs-PNP-Transistoren - Google Patents

Einstellung des Phosphorprofils durch in-situ-Dotierung mit Kohlenstoff für vertikale Hochleistungs-PNP-Transistoren Download PDF

Info

Publication number
DE10351100A1
DE10351100A1 DE10351100A DE10351100A DE10351100A1 DE 10351100 A1 DE10351100 A1 DE 10351100A1 DE 10351100 A DE10351100 A DE 10351100A DE 10351100 A DE10351100 A DE 10351100A DE 10351100 A1 DE10351100 A1 DE 10351100A1
Authority
DE
Germany
Prior art keywords
base layer
layer
base
phosphorus
collector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10351100A
Other languages
English (en)
Other versions
DE10351100B4 (de
Inventor
Hiroshi Yasuda
Badih El-Kareh
Scott Balster
Manfred Schiekofer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Deutschland GmbH
Original Assignee
Texas Instruments Deutschland GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Deutschland GmbH filed Critical Texas Instruments Deutschland GmbH
Priority to DE10351100A priority Critical patent/DE10351100B4/de
Priority to EP04105281A priority patent/EP1528598A1/de
Priority to US10/978,074 priority patent/US20050118771A1/en
Priority to JP2004315138A priority patent/JP2005136424A/ja
Priority to TW093132852A priority patent/TW200520103A/zh
Publication of DE10351100A1 publication Critical patent/DE10351100A1/de
Application granted granted Critical
Publication of DE10351100B4 publication Critical patent/DE10351100B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66272—Silicon vertical transistors
    • H01L29/66287—Silicon vertical transistors with a single crystalline emitter, collector or base including extrinsic, link or graft base formed on the silicon substrate, e.g. by epitaxy, recrystallisation, after insulating device isolation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004—Base region of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66242—Heterojunction transistors [HBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors
    • H01L29/7378—Vertical transistors comprising lattice mismatched active layers, e.g. SiGe strained layer transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)

Abstract

Es wird ein Verfahren für die Herstellung eines vertikalen bipolaren PNP-Transistors offenbart. Das Phosphorprofil in der Basisschicht wird eingestellt. Kohlenstoff, der in die Basisschicht in der Nähe der Basis-Kollektor-Grenzschicht eingebracht ist, unterdrückt in einem nachfolgenden thermischen Schritt die Diffusion von Phosphor in Lagen tiefer als implantiert. PNP-Transistoren mit einer schmalen phosphordotierten Basis können somit mit einer von 23 GHz auf 30 GHz erhöhten Grenzfrequenz hergestellt werden.

Description

  • Die vorliegende Erfindung bezieht sich auf ein Verfahren zur Herstellung eines vertikalen PNP-Transistors aus einem Halbleiterwerkstoff, das die folgenden Schritte umfasst: Bereitstellung einer Kollektorschicht, Bildung einer Basisschicht auf der Kollektorschicht, Dotierung der Basisschicht mit Phosphor und Bildung einer Emitterschicht auf der Basisschicht. Die vorliegende Erfindung bezieht sich ferner auf einen nach diesem Verfahren hergestellten vertikalen PNP-Transistor.
  • Integrierte Schaltungen beinhalten häufig vertikale PNP-Transistoren, die Transistoren mit übereinander gelagerten Schichten sind. Eine der allgemeinen Anforderungen an analoge Hochleistungs-Schaltungen besteht in der bipolaren Hochgeschwindigkeit und dem niedrigen Basiswiderstand. Um beide Anforderungen zu erfüllen, sollte das Basisprofil schmal sein und eine hohe Dotierstoffkonzentration aufweisen.
  • Ein häufig verwendeter N-Dotierstoff für die Basisschicht von PNP-Transistoren ist Phosphor, aber wegen seinem hohen Diffusionsvermögen in Silizium können keine schmalen Basisprofile erzielt werden. Vielmehr diffundiert Phosphor in einem nachfolgenden Ausheilschritt in die darunter liegende Schicht, wodurch die Basisschicht unausweichlich verbreitert wird.
  • Ein anderer häufig verwendeter N-Dotierstoff für die Basisschicht von PNP-Transistoren ist Arsen. Arsen weist ein reduziertes Diffusionsvermögen auf und daher diffundiert Arsen nicht so sehr, wenn die Wärmebilanz nach der Implantation von Arsen in die Basis einigermaßen niedrig gehalten wird, und das endgültige Basisprofil wird fast durch die Implantationsbedingungen festgelegt. Deshalb wird Arsen für Hochgeschwindigkeits-Anwendungen bevorzugt verwendet. Um die Leistung von PNP-Transistoren mit einer mit Arsen dotierten Basis zu verbessern, müssen die Implantationsbedingungen von Arsen bezüglich niedriger Energie und hoher Dosierung optimiert werden. Eine Herabsetzung der Implantationsenergie verringert die Eindringtiefe von Arsen, aber erhöht die Menge von Arsenatomen, die vom abschirmenden Oxid eingefangen werden. Dies führt zu einer unerwünscht großen Prozessfluktuation. Eine Erhöhung der Implantationsdosis bei Aufrechterhaltung des niedrigen Energiepegels führt auf der anderen Seite zu einer sehr hohen Arsenkonzentration an der Oberfläche der Basisschicht, die auf Grund des niedrigen Diffusionsvermögens von Arsen im folgenden Ausheilschritt so gut wie gar nicht abnimmt. Diese hohe Dotierstoffkonzentration kann später zu undichten Stellen an der Emitter-Basis-Grenzschicht an der Emitterperipherie führen. Wenn man all diese Punkte betrachtet, kommt man bei der Verbesserung der Leistung von PNP-Transistoren nur durch Veränderung der Arsen-Implantationsbedingungen nicht weiter.
  • Die vorliegende Erfindung bietet ein Verfahren, einen vertikalen bipolaren PNP-Transistor herzustellen, das die folgenden Schritte umfasst: Einbringung von Kohlenstoff in die Basisschicht lediglich in der Nähe einer Grenzschichtzone zwischen der Kollektorschicht und der Basisschicht, Dotierung der Basisschicht mit Phosphor und Wärmebehandlung der dotierten Basisschicht, so dass Phosphor vom Oberflächenbereich der Basisschicht hinaus und hin zu der Grenzschichtzone diffundieren kann und so dass Phosphor durch das Vorhandensein von Kohlenstoff daran gehindert wird, hin zur Grenzschichtzone zu diffundieren.
  • Es ist bekannt, dass Kohlenstoff das Diffusionsvermögen von Phosphor verringert. Durch die Hinzufügung von Kohlenstoff in die Basisschicht lediglich in der Nähe der Basis-Kollektor-Grenzschichttiefe wird die Diffusion von Phosphor in die Kollektorschicht unterdrückt.
  • In einem bevorzugten Ausführungsbeispiel wird die Basisschicht epitaktisch gebildet und der Kohlenstoff wird in-situ eingebracht, während die Dotierung der Basisschicht mit Phosphor bei einem niedrigen Energiepegel durchgeführt wird, der dazu geeignet ist, eine hohe Phosphorkonzentration an der Oberfläche der Basisschicht vor der Wärmebehandlung zu liefern.
  • Die durch die Implantation mit niedrigem Energiepegel verursachte hohe Phosphorkonzentration nahe der Oberfläche kann einerseits schnell ausdiffundieren und andererseits zu der Grenzschichtzone hin diffundieren, wodurch die Phosphorkonzentration in der Basisschicht erhöht wird.
  • Die vorliegende Erfindung liefert ferner einen vertikalen bipolaren PNP-Transistor, der aus einem Halbleiterwerkstoff besteht und eine Kollektorschicht aufweist, eine Basisschicht auf der Kollektorschicht mit einer Kollektor-Basis-Grenzschichtzone zwischen der Kollektor- und der Basisschicht und eine Emitterschicht auf der Basisschicht mit einer Emitter-Basis-Grenzschichtzone zwischen der Emitter- und der Basisschicht. Die Basisschicht ist nur in der Nähe der Kollektor-Basis-Grenzschichtzone mit Kohlenstoff dotiert und sie ist so mit Phosphor N-dotiert, dass das Vorhandensein von Phosphoratomen im Wesentlichen auf eine Schicht der Basisschicht begrenzt ist, in der keine Kohlenstoffatome vorhanden sind.
    •
  • Gemäß der vorliegenden Erfindung können die Kohlenstoff- und Phosphoratome in-situ eingebracht oder implantiert werden. Weitere bevorzugte Ausführungsformen werden in den Patentansprüchen beschrieben.
  • Einzelheiten und Vorteile der Erfindung werden nun unter Bezugnahme auf die beigefügten Zeichnungen beschrieben, in denen:
  • 1 die Schichten eines vertikalen PNP-Transistors schematisch aufzeigt; und
  • 2 eine schematische Darstellung des Phosphorprofils in der Basisschicht mit und ohne Hinzufügung von Kohlenstoff ist.
  • 1 zeigt schematisch die überlagerten Schichten eines vertikalen bipolaren PNP-Transistors, wobei 1 ein Substrat ist, 2 eine P-dotierte Kollektorschicht, 3 eine N-dotierte Basisschicht und 4 eine P-dotierte Emitterschicht. Diese Schichten sind konventionell epitaktisch auf dem Substrat aufgewachsen. Im Falle eines Hochfrequenztransistors sind die Dicke der Basisschicht, die Dotierstoffkonzentration und das Dotierstoffprofil wesentlich für die Hochgeschwindigkeit.
  • 2 zeigt Dotierprofile einer Basisschicht eines vertikalen PNP-Transistors. In 2 entspricht die Tiefe Null der Grenzfläche zwischen der Emitter- und der Basisschicht. Die Grafik zeigt als gestrichelte Linie 5 die Konzentration des implantierten Phosphors. Linie 6 zeigt das Phosphorprofil, das sich nach einem Ausheilschritt ergeben würde, wenn in der Basisschicht kein Kohlenstoff vorhanden wäre. Ein graues Rechteck 9 kennzeichnet eine Tiefenzone in der Basisschicht, in der Kohlenstoff vorhanden ist. Linie 7 in 2 zeigt die Phosphorkonzentration, wenn Kohlenstoff in der Basiszone vorhanden ist, wie durch Rechteck 9 gekennzeichnet. Wie ersichtlich ist, nimmt die Phosphorkonzentration von einer Tiefe an, in der Kohlenstoff vorhanden ist, rapide ab und verschwindet bei einer Tiefe, bei der kein Kohlenstoff vorhanden ist, was der Grenzfläche von Basis/Kollektor entspricht. Ohne das Vorhandensein von Kohlenstoff würde die Tiefe (oder Breite) der Basisschicht in Richtung der Kollektorschicht in einem Maße vergrößert werden, das in 2 durch eine Differenz 8 in der Tiefe zwischen den Linien 6 und 7 angezeigt wird.
  • Wenden wir uns nun näher Linie 5 in 2 zu; normalerweise würde eine epitaktische Silizium- oder Silizium-Germanium-Schicht auf die Kollektorschicht aufgebracht, um die Basisschicht zu bilden. Phosphoratome werden dieser Schicht durch Ionenimplantation mit niedriger Energie und hoher Dosierung zugeführt. Die sich daraus ergebende Phosphorkonzentration in der Basisschicht wird durch die gestrichelte Linie 5 der 2 dargestellt. Die Konzentration ist nahe der Oberfläche sehr hoch und nimmt mit zunehmender Tiefe ab. Die Phosphorkonzentration nach einem nachfolgenden thermischen Erwärmungsschritt, dem Ausheilen, wird durch Linie 6 abgebildet. Die Konzentration an der Oberfläche der Basisschicht hat abgenommen. Auf Grund des hohen Diffusionsvermögens von Phosphor in Silizium ist ein Teil der Phosphoratome ausdiffundiert. Die Phosphorkonzentration an der Basis-Kollektor-Grenzschicht hat zugenommen und Phosphoratome befinden sich nun tiefer in der Schicht, als sie implantiert wurden, wodurch die Basisbreite vergrößert wurde.
  • Gemäß der Erfindung wird Kohlenstoff 9 in die Basisschicht in der Nähe der Grenzschicht zwischen Kollektor- und Basisschicht hinzugefügt. Um die Basisschicht zu bilden, wird eine epitaktische Silizium- oder Silizium-Germanium-Schicht auf die Kollektorschicht aufgebracht. Dieses Aufbringen wird normalerweise durch eine Technik der Gasphasenabscheidung (CVD = chemical vapor deposition) ausgeführt. Diese wird in einer Kammer durchgeführt, in der sich die entsprechenden chemischen Komponenten in einem Quellen-Raum befinden und reagieren, um eine Gasphase zu bilden, die die Atome oder Moleküle enthält, die sich auf der Oberfläche des Substrats absetzen. Es ist möglich, mehrere Arten von Atomen in der Gasphase zu haben, und somit Dotierstoffatome zur gleichen Zeit wie die Atome für die Basisschicht aufzubringen. Dieser in-situ Dotiervorgang ist dem Fachmann wohl bekannt und besteht hier daraus, zur gleichen Zeit Silizium- und Kohlenstoff-, oder Silizium-, Germanium- und Kohlenstoffatome aufzubringen. Das in-situ Dotieren stellt einen gut kontrollierten Vorgang dar und die Kohlenstoffatome werden exakt in der gewünschten Tiefe eingebracht. Danach wird das Aufwachsen der Basisschicht ohne Kohlenstoffatome fortgesetzt. Alternativ wird die Einbringung von Kohlenstoff durch Ionenimplantation durchgeführt.
  • Die daraus resultierende Kohlenstoffkonzentration ist in 2 durch das graue Rechteck 9 dargestellt. Sobald die Bildung der Basisschicht abgeschlossen ist, werden Phosphoratome durch Ionenimplantation mit niedriger Energie und hoher Dosierung zugeführt. Die Phosphorkonzentration nach dem nachfolgenden thermischen Erwärmungsschritt, dem Ausheilen, wird durch Linie 7 abgebildet. Die Konzentration an der Oberfläche der Basisschicht hat im Vergleich zu der Konzentration nach der Implantation abgenommen. Auf Grund des hohen Diffusionsvermögens von Phosphor in Silizium ist ein Teil der Phosphoratome ausdiffundiert und ein Teil ist tiefer in die Basisschicht diffundiert. Da der eingearbeitete Kohlenstoff die Diffusion von Phosphor erheblich verringert, wird die Phosphorkonzentration in der Schicht der Basisschicht, in der keine Kohlenstoffatome vorhanden sind, erhöht.
  • Somit führt die Erfindung zu einer erhöhten Basisdotierung, aber begrenzt auf eine geringe Breite, wie in 2 abgebildet. Die erhöhte Basisdotierung entspricht einem niedrigeren Basiswiderstand des Transistors. Die Erfindung führt auch zu einer Verringerung der Basisbreite, wie bei 8 in 2 dargestellt, da die Diffusion von Phosphoratomen in Lagen tiefer als implantiert, unterbunden wird. Eine verringerte Basisbreite bedeutet eine höhere Grenzfrequenz. Da die Basisdotierung gleichzeitig erhöht wurde, findet kein Durchgreifen zwischen Emitter und Kollektor statt. Es ist auch möglich, die Basisschicht mit den Phosphoratomen in-situ zu dotieren, anstatt Phosphor zu implantieren. Die Fertigung eines vertikalen PNP-Transistors wird auf herkömmliche Weise durch die Aufbringung einer Emitterschicht fortgesetzt.
  • Die Erfindung beeinflusst die herkömmlichen Verfahrensschritte nicht, die wie gewohnt ausgeführt werden können. Es werden keine zusätzlichen Verfahrenswerkzeuge benötigt.
  • Mit der Erfindung wurde die Grenzfrequenz eines PNP-Transistors von 23 GHz auf 29 GHz erhöht. Es fand kein Durchgreifen zwischen Kollektor und Emitter statt.

Claims (11)

  1. Verfahren für die Herstellung eines vertikalen bipolaren PNP-Transistors aus einem Halbleiterwerkstoff, das die folgenden Schritte umfasst: (a) Bereitstellung einer Kollektorschicht; (b) Bildung einer Basisschicht auf der Kollektorschicht mit einer Grenzschichtzone zwischen der Kollektor- und der Basisschicht; (c) Einbringung von Kohlenstoff in die Basisschicht lediglich in der Nähe der Grenzschichtzone; (d) Dotierung der Basisschicht mit Phosphor; (e) Wärmebehandlung der dotierten Basisschicht, so dass (e1) Phosphor vom Oberflächenbereich der Basisschicht hinaus und hin zu der Grenzschichtzone diffundieren kann und (e2) Phosphor durch das Vorhandensein von Kohlenstoff daran gehindert wird, hin zur Grenzschichtzone zu diffundieren; (f) Bildung einer Emitterschicht auf der Basisschicht
  2. Verfahren nach Anspruch 1, bei dem die Basisschicht epitaktisch gebildet wird.
  3. Verfahren nach Anspruch 2, bei dem Kohlenstoff in die Basisschicht durch in-situ Dotierung eingebracht wird.
  4. Verfahren nach einem der Ansprüche 1 bis 3, bei dem die Dotierung der Basisschicht mit Phosphor durch Ionenimplantation durchgeführt wird.
  5. Verfahren nach Anspruch 4, bei dem die Ionenimplantation bei einem niedrigen Energiepegel durchgeführt wird, der dazu geeignet ist, eine hohe Phosphorkonzentration an der Oberfläche der Basisschicht vor der Wärmebehandlung zu liefern.
  6. Verfahren nach einem der Ansprüche 1 bis 5, bei dem der Halbleiterwerkstoff Silizium ist.
  7. Verfahren nach einem der Ansprüche 1 bis 5, bei dem der Halbleiterwerkstoff Silizium-Germanium ist.
  8. Vertikaler bipolarer PNP-Transistor, der nach dem Verfahren gemäß einem der vorhergehenden Ansprüche hergestellt wird.
  9. Vertikaler bipolarer PNP-Transistor, der aus einem Halbleiterwerkstoff besteht und eine Kollektorschicht aufweist, eine Basisschicht auf der Kollektorschicht mit einer Kollektor-Basis-Grenzschichtzone zwischen der Kollektor- und der Basisschicht und eine Emitterschicht auf der Basisschicht mit einer Emitter-Basis-Grenzschichtzone zwischen der Emitter- und der Basisschicht, wobei die Basisschicht nur in der Nähe der Kollektor-Basis-Grenzschichtzone mit Kohlenstoff dotiert ist und so mit Phosphor N-dotiert ist, dass das Vorhandensein von Phosphoratomen im Wesentlichen auf eine Schicht der Basisschicht begrenzt ist, in der keine Kohlenstoffatome vorhanden sind.
  10. Transistor nach Anspruch 9, bei dem die Basisschicht ein Phosphorkonzentrationsprofil aufweist, das – von der Nähe der Emitter-Basis-Grenzschichtzone zu einer ersten vorher festgelegten Tiefe der Basisschicht zunimmt, – von der ersten vorher festgelegten Tiefe zu einer zweiten vorher festgelegten Tiefe der Basisschicht mit einer ersten Rate abnimmt, – von der zweiten vorher festgelegten Tiefe zu einer dritten vorher festgelegten Tiefe der Basisschicht mit einer zweiten Rate abnimmt, die größer als die erste Rate ist; – und bei dem Kohlenstoffatome in einem Tiefenbereich der Basisschicht vorhanden sind, der zwischen der zweiten und dritten vorher festgelegten Tiefe liegt.
  11. Transistor nach Anspruch 10, bei dem die erste, zweite und dritte vorher festgelegte Tiefe circa 20nm, 80nm bzw. 120 nm beträgt.
DE10351100A 2003-10-31 2003-10-31 Verfahren zur Herstellung eines vertikalen PNP-Transistors aus einem Halbleiterwerkstoff und vertikaler bipolarer PNP-Transitor Expired - Fee Related DE10351100B4 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE10351100A DE10351100B4 (de) 2003-10-31 2003-10-31 Verfahren zur Herstellung eines vertikalen PNP-Transistors aus einem Halbleiterwerkstoff und vertikaler bipolarer PNP-Transitor
EP04105281A EP1528598A1 (de) 2003-10-31 2004-10-25 Vertikaler PNP Transistor und Verfahren zu seiner Herstellung
US10/978,074 US20050118771A1 (en) 2003-10-31 2004-10-28 Control of phosphorus profile by carbon in-situ doping for high performance vertical PNP transistor
JP2004315138A JP2005136424A (ja) 2003-10-31 2004-10-29 高性能縦型ｐｎｐトランジスタのためにカーボン同時ドーピングによるリンプロフィールの制御
TW093132852A TW200520103A (en) 2003-10-31 2004-10-29 Control of phosphorus profile by carbon in-situ doping for high performance vertical PNP transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10351100A DE10351100B4 (de) 2003-10-31 2003-10-31 Verfahren zur Herstellung eines vertikalen PNP-Transistors aus einem Halbleiterwerkstoff und vertikaler bipolarer PNP-Transitor

Publications (2)

Publication Number Publication Date
DE10351100A1 true DE10351100A1 (de) 2005-06-16
DE10351100B4 DE10351100B4 (de) 2007-02-08

Family

ID=34399642

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10351100A Expired - Fee Related DE10351100B4 (de) 2003-10-31 2003-10-31 Verfahren zur Herstellung eines vertikalen PNP-Transistors aus einem Halbleiterwerkstoff und vertikaler bipolarer PNP-Transitor

Country Status (5)

Country Link
US (1) US20050118771A1 (de)
EP (1) EP1528598A1 (de)
JP (1) JP2005136424A (de)
DE (1) DE10351100B4 (de)
TW (1) TW200520103A (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011108334B4 (de) * 2011-07-25 2016-05-25 Texas Instruments Deutschland Gmbh Elektronische Vorrichtung und Verfahren zum Erhöhen der Zuverlässigkeit von Bipolartransistoren unter Hochspannungsbedingungen

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6043139A (en) * 1994-12-01 2000-03-28 Lucent Technologies Inc. Process for controlling dopant diffusion in a semiconductor layer
DE10005405A1 (de) * 2000-02-04 2001-08-09 Inst Halbleiterphysik Gmbh Schichtstapel für pnp-Heterobipolar-Transistor
US20020151153A1 (en) * 2001-04-11 2002-10-17 Texas Instruments Incorporated Carbon doped epitaxial layer for high speed CB-CMOS

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5177025A (en) * 1992-01-24 1993-01-05 Hewlett-Packard Company Method of fabricating an ultra-thin active region for high speed semiconductor devices
JP3549408B2 (ja) * 1998-09-03 2004-08-04 松下電器産業株式会社 バイポーラトランジスタ
US20030082882A1 (en) * 2001-10-31 2003-05-01 Babcock Jeffrey A. Control of dopant diffusion from buried layers in bipolar integrated circuits
DE10160511A1 (de) * 2001-11-30 2003-06-12 Ihp Gmbh Bipolarer Transistor
US6759674B2 (en) * 2002-02-04 2004-07-06 Newport Fab, Llc Band gap compensated HBT
JP3976601B2 (ja) * 2002-03-28 2007-09-19 株式会社ルネサステクノロジ 半導体装置の製造方法
JP2003297761A (ja) * 2002-04-03 2003-10-17 Matsushita Electric Ind Co Ltd エピタキシャル成長方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6043139A (en) * 1994-12-01 2000-03-28 Lucent Technologies Inc. Process for controlling dopant diffusion in a semiconductor layer
DE10005405A1 (de) * 2000-02-04 2001-08-09 Inst Halbleiterphysik Gmbh Schichtstapel für pnp-Heterobipolar-Transistor
US20020151153A1 (en) * 2001-04-11 2002-10-17 Texas Instruments Incorporated Carbon doped epitaxial layer for high speed CB-CMOS

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Singh,D.V., et. al.: "Novel Epitaxial p-Si/n-Si1- yCy/p-Si Heterojunction Bipolar Transistors", International Electron Devices Meeting 2000. Technical Digest. IEDM, San Francisco, CA, USA, 10-13 Dez. 2000, S. 749-752 *

Also Published As

Publication number Publication date
DE10351100B4 (de) 2007-02-08
EP1528598A1 (de) 2005-05-04
TW200520103A (en) 2005-06-16
US20050118771A1 (en) 2005-06-02
JP2005136424A (ja) 2005-05-26

Similar Documents

Publication Publication Date Title
DE2823967C2 (de)
DE102014116666B4 (de) Ein Verfahren zum Bilden eines Halbleiterbauelements
DE2812740A1 (de) Verfahren zum herstellen einer vertikalen, bipolaren integrierten schaltung
DE112019001738T5 (de) Halbleitervorrichtung und herstellungsverfahren
DE112011105826B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung selbiger
DE1938365A1 (de) Verfahren zum Herstellen integrierter Schaltungen
DE102008022502B4 (de) Verfahren zum Herstellen eines Halbleiterelements in einem Substrat
DE102006045441A1 (de) Verfahren zur Herstellung einer Halbleiterbauelementanordnung mit einer Trenchtransistorstruktur
DE3545040A1 (de) Verfahren zur herstellung einer vergrabenen schicht und einer kollektorzone in einer monolithischen halbleitervorrichtung
DE112020002227T5 (de) Halbleitervorrichtung
DE2627855A1 (de) Halbleiterbauelement mit wenigstens zwei, einen pn-uebergang bildenden zonen unterschiedlichen leitungstyps sowie verfahren zu dessen herstellung
DE112019001741T5 (de) Halbleitervorrichtung und herstellungsverfahren
DE2124764A1 (de) Verfahren zur Herstellung einer Halb leiteranordnung
DE2500728A1 (de) Verfahren zur verbesserung der dotierung eines halbleitermaterials
DE1950069B2 (de) Verfahren zum Herstellung einer Halbleiteranordnung
DE102017121693B4 (de) Dotierungsverfahren
DE102004004555A1 (de) Verfahren zur Herstellung von hoch dotierten Halbleiterscheiben und versetzungsfreie, hoch dotierte Halbleiterscheiben
DE102017117306A1 (de) Verfahren zum Herstellen einer Leistungshalbleitervorrichtung mit einer reduzierten Sauerstoffkonzentration
DE10351100B4 (de) Verfahren zur Herstellung eines vertikalen PNP-Transistors aus einem Halbleiterwerkstoff und vertikaler bipolarer PNP-Transitor
DE1914745B2 (de) Verfahren zum herstellen eines halbleiterbauelements
DE2442926A1 (de) Herstellungsverfahren und integrierter schaltungsbaustein mit einem transistor fuer hohe betriebsspannungen
DE69821560T2 (de) Epitaxieverfahren auf einem Siliciumsubstrat mit durch Arsen hochdotierten Gebieten
DE102006012447A1 (de) Halbleiterkörper mit einer Transistorstruktur und Verfahren zur Herstellung einer Transistorstruktur
DE2732582C2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE102009002046A1 (de) Verfahren zum Bilden eines flachen Basisbereiches eines Bipolartransistors

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee