DE10335111B4 - Montageverfahren für ein Halbleiterbauteil - Google Patents

Montageverfahren für ein Halbleiterbauteil Download PDF

Info

Publication number
DE10335111B4
DE10335111B4 DE10335111A DE10335111A DE10335111B4 DE 10335111 B4 DE10335111 B4 DE 10335111B4 DE 10335111 A DE10335111 A DE 10335111A DE 10335111 A DE10335111 A DE 10335111A DE 10335111 B4 DE10335111 B4 DE 10335111B4
Authority
DE
Germany
Prior art keywords
semiconductor device
contact
semiconductor
solder material
mounting element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10335111A
Other languages
English (en)
Other versions
DE10335111A1 (de
Inventor
Michael Lenz
Ralf Otremba
Herbert Roedig
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10335111A priority Critical patent/DE10335111B4/de
Priority to US10/902,534 priority patent/US7323359B2/en
Publication of DE10335111A1 publication Critical patent/DE10335111A1/de
Application granted granted Critical
Publication of DE10335111B4 publication Critical patent/DE10335111B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Die Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

Montageverfahren für ein Halbleiterbauteil(3), mit den folgenden Schritten:
– Aufbringen von Lotmaterial (2) auf das Halbleiterbauteil (3) und/oder auf wenigstens ein Kontakt-/Montageelement (11, 12) aus Metall und/oder Halbleitermaterial und/oder Isolatormaterial,
– Aufbringen des wenigstens einen Kontakt-/Montageelements (11, 12) auf das Halbleiterbauteil(3) derart, dass sich das Lotmaterial zwischen dem Halbleiterbauteil und dem wenigstens einen Kontakt-/Montageelement befindet,
– Aufheizen wenigstens eines Teils des Halbleiterbauteils (3) auf eine Temperatur, die oberhalb des Schmelzpunkts des Lotmaterials (2) liegt, indem eine elektrische Leistung in das Halbleiterbauteil (3) eingeprägt wird, wodurch zwischen dem Halbleiterbauteil (3) und dem wenigstens einen Kontakt/Montageelement (11, 12) entsprechende Lötverbindungen entstehen,
– Abkühlen eines im vorangehenden Schritt erzeugten, aus dem Halbleiterbauteil (3) und dem wenigstens einen Kontakt/Montageelement (11, 12) bestehenden Verbindungskomplexes.

Description

  • Die Erfindung betrifft ein Montageverfahren für ein Halbleiterbauteil.
  • Montageverfahren für Halbleiterbauteile, insbesondere Leistungs-Halbleiterbauteile, sind bekannt. Hierbei wird üblicherweise ein Materialstapel, bestehend aus dem Halbleiterbauteil, darauf aufgebrachtem Lotmaterial sowie auf dem Lotmaterial aufgebrachte Kontakt-/Montageelemente in seiner Gesamtheit auf relativ hohe Temperaturen (bis zu 450 °C) aufgeheizt, um eine Lötverbindung zwischen dem Halbleiterbauteil und den Kontakt-/Montageelementen herzustellen. Ein derartiges Montageverfahren ist in 10 gezeigt und soll im Folgenden kurz erläutert werden.
  • In einem ersten Prozessschritt PS1 wird ein Kontakt-/Montageelement 1 (im folgenden als "Montageelement" bezeichnet), z B. ein "Leadframe" auf eine Temperatur von ca. 400 °C aufgeheizt und dessen Oberfläche durch eine Gasbehandlung gesäubert. Das Montageelement 1 besteht beispielsweise aus Kupfer und kann als Kühlelement dienen. In einem zweiten Prozessschritt PS2 wird das Montageelement 1 auf eine Temperatur von ungefähr 380 °C abgekühlt, und auf die Oberfläche des Montageelements 1 Lotmaterial 2 aus einem Behälter 4 aufgebracht. Das aufgebrachte Lotmaterial 2 verteilt sich auf der Oberfläche des Montageelements 1 von selbst in einem dritten Prozessschritt PS3, wobei in einem vierten Prozessschritt PS4 auf das Lotmaterial 2 ein Halbleiterbauteil 3 aufgebracht wird (beispielsweise durch ein entsprechendes Pressverfahren mittels einer Presseinrichtung 5). In einem fünften Prozessschritt PS5 wird ein aus Monatageelement 1, Lotmaterial 2 so wie Halbleiterbauteil 3 bestehender Verbindungskomplex auf ca. 200 °C abgekühlt (beispielsweise durch Wasserkühlung oder Luftkühlung), womit das bislang flüssige Lotmaterial 2 erstarrt. Damit entsteht eine "feste", ausgehärtete Lötverbindung zwischen dem Montageelement 1 und dem Halbleiterbauteil 3.
  • Das in 10 beschriebene Verfahren weist den Nachteil auf, dass aufgrund der Erhitzung des gesamten Materialstapels (Montageelement 1, Lotmaterial 2 sowie Halbleiterchip 3) eine Oxidation des Montageelements 1 stattfindet. Damit kann es zu Problemen kommen, was die Zuverlässigkeit der Haftung des Halbleiterbauteils 3 auf dem Montageelement 1 anbelangt. Zusätzliche Prozessschritte sind notwendig, um diesen Nachteil zu umgehen.
    •
  • Um eine Löt-/Schweißverbindung zwischen zwei Bauteilen zu erzeugen, können Widerstandslöt-Verfahren bzw. Widerstandsschweiß-Verfahren eingesetzt werden. So ist beispielsweise aus der Druckschrift FR 1 480 792 A bekannt, äußere Leitungen an einem Halbleiterbauelement durch ein Widerstandslöt-Verfahren anzubringen. Dies ist weiterhin aus der Druckschrift DE 697 09 699 T2 bekannt. Ferner ist es aus der Druckschrift DE 198 50 888 A1 bekannt, mittels eines Widerstandslöt-Verfahrens ein optisches Element auf eine Trägerplatte zu montieren. Aus der Druckschrift DE 1 514 561 C3 ist es bekannt, ein Halbleiterbauelement durch ein Widerstandslöt-Verfahren mit Kontaktierungsdrähten zu verbinden. Auch die DE 12 54 773 B bringt Anschlussleiter durch ein Wiederstandslöt-Verfahren an, wobei der Strom seinen Weg jedoch nicht über den Halbleiterkörper, sondern über einlegierte Elektroden nimmt.
  • Die der Erfindung zugrunde liegende Aufgabe ist es, ein Montageverfahren für ein Halbleiterbauteil anzugeben, bei dem das oben beschriebene Problem vermieden werden kann.
  • Zur Lösung dieser Aufgabe stellt die Erfindung ein Montageverfahren für ein Halbleiterbauteil gemäß Patentanspruch 1 bereit. Bevorzugte Ausführungsformen bzw. Weiterbildungen des Erfindungsgedankens finden sich in den Unteransprüchen.
  • Das erfindungsgemäße Montageverfahren für ein Halbleiterbauteil weist die folgenden Schritte auf:
    • – Aufbringen von Lotmaterial auf das Halbleiterbauteil und/oder auf wenigstens ein Kontakt-/Montageelement aus Metall und/oder Halbleitermaterial und/oder Isolatormaterial,
    • – Aufbringen des wenigstens einen Kontakt-/Montageelements auf das Halbleiterbauteil derart, dass sich das Lotmaterial zwischen dem Halbleiterbauteil und dem wenigstens einen Kontakt-/Montageelement befindet,
    • – Einprägen einer elektrischen Leistung in das Halbleiterbauteil, um wenigstens einen Teil des Halbleiterbauteils auf eine Temperatur aufzuheizen, die oberhalb des Schmelzpunkts des Lotmaterials liegt, wodurch zwischen dem Halbleiterbauteil und dem wenigstens einen Kontakt-/Montageelement entsprechende Lötverbindungen entstehen, und
    • – Abkühlen des im vorangehenden Schritt erzeugten, aus dem Halbleiterbauteil und dem wenigstens einen Kontakt/Montageelement bestehenden Verbindungskomplexes.
  • Ein der Erfindung zugrundeliegendes Prinzip ist, während des Montageverfahrens lediglich das Halbleiterbauteil aufzuheizen. Das aufgeheizte Halbleiterbauteil überträgt erzeugte Wärme auf das Lotmaterial, das infolgedessen zum Schmelzen gebracht wird, womit sich eine Lötverbindung zwischen dem Halbleiterbauteil und dem Montageelement ausbilden kann. Ein Aufheizen des Montageelements auf hohe Temperaturen und eine daraus resultierende Oxidation können also vermieden werden.
  • Im Allgemeinen werden Halbleiterbauteile an deren Ober- und Unterseite jeweils mit Anschlüssen/Kühlkörpern kontaktiert. Erfindungsgemäß wird deshalb vorteilhafterweise das Lotmaterial auf eine Oberseite und eine Unterseite des Halbleiterbauteils aufgebracht, und dann auf das Lotmaterial der Oberseite/Unterseite ein erstes Montageelement/zweites Montageelement aufgebracht. Dann wird das Halbleiterbauteil vorzugsweise durch Beaufschlagen mit einem elektrischen Strom aufgeheizt, womit ein gleichzeitiges Schmelzen/Erstarren des Lötmaterials auf der Oberseite und Unterseite des Halbeiterbauteils bewirkt werden kann.
  • Das Einprägen der elektrischen Leistung/des elektrischen Stroms in das Halbleiterbauteil erfolgt vorzugsweise dadurch, dass der Strom durch wenigstens einen Teil des Lotmaterials hindurch geführt wird. Alternativ ist es auch möglich, das Halbleiterbauteil "direkt" mit einem elektrischen Strom zu beaufschlagen, beispielsweise über einen oder mehrere geeignete am Halbleiterbauteil vorgesehene Anschlüsse.
  • Soll sowohl auf der Oberseite als auch der Unterseite ein jeweiliger Lötkontakt hergestellt werden, so wird der elektrische Strom vorzugsweise wie folgt geführt (oder umgekehrt): zuerst durch ein auf dem Lotmaterial der Oberseite aufgebrachtes Montageelement, dann durch das Lotmaterial der Oberseite des Halbleiterbauteils, dann durch das Halbleiterbauteil, dann durch das Lotmaterial der Unterseite des Halbleiterbauteils und zuletzt durch das auf dem Lotmaterial der Unterseite aufgebrachte Montageelement. Auf diese Art und Weise kann die Lötverbindung zwischen dem Halbleiterbauteil und dem ersten Montageelement sowie eine Lötverbindung zwischen dem Halbleiterbauteil und dem zweiten Montageelement erzeugt werden.
  • Um vorzeitige Alterung bzw. eine Migration des Halbleiterbauteils bzw. des Verbindungskomplexes aus Halbleiterbauteil und Montageelementen zu vermeiden, sollten die zum Aufheizen verwendeten Ströme im Normalfunktionsbereich des zu montierenden Halbleiterbauteils liegen.
  • Im Regelfall sind die Montageelemente Metallplatten, die beispielsweise aus Kupfer bestehen. Die Montageelemente können jedoch auch aus anderen Materialien bestehen beziehungsweise mit diesen kombiniert werden, beispielsweise mit Halbleitermaterialien, Isolatormaterialien oder weiteren Metallen.
  • Das Halbleiterbauteil besteht beispielsweise aus einem ersten Teil und einem zweiten Teil, wobei der erste Teil ein Chip- Substrat ist, und der zweite Teil ein auf dem Chip-Substrat aufgebrachtes aktives Gebiet ist.
  • Das erfindungsgemäße Verfahren lässt sich auf beliebige Halbleiterelemente anwenden, beispielsweise auf einen MOS-Transisitor, IGBTs (Insulated Gate Bipolar Transistor), Dioden, Smarte Power ICs, etc.
  • Die elektrische Leistung/der elektrische Strom wird vorzugsweise so in das Halbleiterbauteil eingeprägt, dass ein hohes Maß an Verlustleistung bewirkt wird (im Beispiel eines MOS-Transistors kann dies durch einen Inversbetrieb erreicht werden).
  • Die Verlustleistung wird beispielsweise durch Bestromung von Flussdioden, die Teil des Halbleiterbauteils sind, erzeugt. Alternativ kann das Halbleiterbauteil jedoch auch in den Durchbruch getrieben werden (Betreiben des Halbleiterbauelements im kontrollierten Durchbruch) bzw. als aktive Zenerstruktur betrieben werden, und somit die gewünschte Verlustleistung erzeugt werden.
  • In einer bevorzugten Ausführungsform wird eine momentane Temperatur des Halbleiterbauteils gemessen und in Abhängigkeit der gemessenen Temperatur die in das Halbleiterbauteil eingeprägte elektrische Leistung geregelt, so dass eine bestimmte Temperatur eingestellt wird bzw. gewünschte Temperaturverläufe während einer Aufheizphase/einer Lötphase/einer Abkühlphase des Halbleiterbauteils realisiert werden können. Beispielsweise kann durch eine derartige temperaturabhängige Regelung der elektrischen Leistung ein zu schnelles Abklingen der Temperatur während der Abkühlphase verhindert werden. Die Temperatur kann hierbei beispielsweise durch Einprägen eines Messstroms in das Halbleiterbauteil und Messen der dazugehö rigen Messspannung ermittelt werden. Das Einprägen des Messstroms in das Halbleiterbauteil und das Messen der dazugehörigen Messspannung erfolgen dabei vorzugsweise in bestimmten Intervallen, wobei während entsprechender Messphasen das Einprägen der elektrischen Leistung unterbrochen wird. Das Einprägen der elektrischen Leistung und die Temperaturmessung wechseln sich somit in diesem Ausführungsbeispiel laufend ab.
    •
  • Die Erfindung wird im Folgenden unter Bezugnahme auf die begleitenden Figuren in beispielsweiser Ausführungsform näher erläutert. Es zeigen:
  • 1 eine Prinzipskizze einer ersten bevorzugten Ausführungsform des erfindungsgemäßen Verfahrens zur Montage des in 2 gezeigten Halbleiterbauteils.
  • 2 ein zu montierendes Halbleiterbauteil, sowie eine zum Halbleiterbauteil äquivalente Schaltung.
  • 3 eine Draufsicht einer Powerstrip-Halbbrücke als Beispiel eines Verbindungskomplexes, das mit dem erfindungsgemäßen Verfahren hergestellt werden kann.
  • 4 eine zu der in 3 gezeigten Powerstrip-Halbbrücke äquivalente Schaltung.
  • 5 eine Seitenansicht der in 3 gezeigten Powerstrip-Halbbrücke mit zugehörigem Gehäuse.
  • 6 eine detailliertere Darstellung der in 4 gezeigten Schaltung.
  • 7 eine Prinzipskizze einer zweiten bevorzugten Ausführungsform des erfindungsgemäßen Verfahrens zur Montage des in 3 gezeigten Halbleiterbauteils.
  • 8 ein Strom-/Spannungsdiagramm zur Erläuterung der in 7 gezeigten zweiten Ausführungsform des erfindungsgemäßen Verfahrens.
  • 9 ein Strom-/Spannungsdiagramm zur Erläuterung des erfindungsgemäßen Selbstheiz-Prinzips.
  • 10 ein Beispiel eines Montageverfahrens gemäß dem Stand der Technik.
  • In den Figuren sind identische bzw. einander entsprechende Bauteile/Bauteilgruppen mit den gleichen Bezugsziffern gekennzeichnet.
  • 2 zeigt ein Halbleiterbauteil 3 (MOS-Transistor), das ein Chip-Substrat 6 sowie ein darauf aufgebrachtes aktives Gebiet 7 aufweist. Das Chip-Substrat 6 kann beispielsweise eine Drainzone des MOS-Transistors darstellen, wohingegen das aktive Gebiet eine Sourcezone des MOS-Transistors sein kann. Die Funktionsweise des Halbleiterbauteils 3 wird durch die Schaltung 8 beschrieben.
  • Um das in 2 gezeigte Halbleiterbauteil 3, den MOS-Transistor, zu montieren, wird, wie in 1 schematisch dargestellt, Lotmaterial auf eine Oberseite 9 sowie eine Unterseite 10 des Halbleiterbauteils aufgebracht. Anschließend wird auf das Lotmaterial der Oberseite 9/Unterseite 10 eine erste/zweite Metallplatte 11, 12 aufgebracht. Die erste Metallplatte 11 ist mit einem Stromerzeuger 17 über einen vor zugsweise wärmekapazitätsarmen ersten Kontakt 18 elektrisch verbunden. Die zweite Metallplatte 12 ist über einen zweiten vorzugsweise wärmekapazitätsarmen Kontakt 19 elektrisch geerdet.
  • Um einen aus elektrischem Bauelement 3, erster und zweiter Metallplatte 11 und 12 sowie erstem und zweitem Seitenelement 15 und 16 bestehenden Verbindungskomplex "zusammenzuschweißen", erzeugt der Stromgenerator 17 einen Strom, der über den ersten Kontakt 18 durch die erste Metallplatte 11, von dort durch das auf der Oberseite 9 aufgebrachte Lotmaterial in das Halbleiterbauteil 3 gelangt und von dort über das auf der Unterseite des Halbleiterbauteils 3 aufgebrachte Lotmaterial durch die zweite Metallplatte 12 zu dem zweiten Kontakt 19 geführt wird.
  • Die "Durchsetzung" des Halbleiterbauteils 3 mit dem elektrischen Strom bewirkt das Erzeugen von Verlustleistung in dem Halbleiterbauteil 3, wobei die so erzeugte Wärme ein Schmelzen des Lotmaterials auf der Ober- bzw. Unterseite des Halbleiterbauteils 3 bewirkt. Auf diese Art und Weise entstehen Lötkontakte zwischen dem Halbleiterbauteil 3 und der ersten und zweiten Metallplatte 11, 12.
  • 3 zeigt eine mögliche Ausführungsform einer Powerstrip-Halbbrücke 20, die sich mit dem erfindungsgemäßen Verfahren herstellen lässt. Die Powerstrip-Halbbrücke 20 weist auf: ein erstes Halbleiterbauteil 21, ein zweites Halbleiterbauteil 22, ein erstes Gate G1, ein zweites Gate G2, einen ersten Sourcebereich S1, einen zweiten Sourcebereich S2 sowie einen ersten Drainbereich D1 und einen zweiten Drainbereich D2. Eine dazu äquivalente Schaltung 23 ist in 4 gezeigt. Das "Zusammenschweißen" des in 3 gezeigten Verbindungskomlexes könnte dabei folgendermaßen erfolgen: In einem ersten Schritt wird auf eine Oberseite/Unterseite des ersten Halbleiterbauteils 21 (Halbleiterschicht) Lotmaterial aufgebracht, und das Lotmaterial der Unterseite mit dem zweiten Gate G2 sowie dem zweiten Sourcebereich S2 verbunden, und das Lotmaterial der Oberseite mit dem ersten Sourcebereich S1 beziehungsweise dem zweiten Drainbereich D2 verbunden. Entsprechend wird auf eine Oberseite/Unterseite des zweiten Halbleiterbauteils 22 (Halbleiterschicht) Lotmaterial aufgebracht und das Lotmaterial der Unterseite mit dem ersten Sourcebereich S1 beziehungsweise dem zweiten Drainbereich D2 sowie dem ersten Gate G1 verbunden, und das Lotmaterial der Oberseite mit dem ersten Drainbereich D1 sowie dem ersten Sourcebereich S1 und dem zweiten Drainbereich D2 verbunden (die beschriebenen Bauteile werden dazu beispielsweise miteinander verklemmt). In einem zweiten Schritt wird ein Strom in die Powerstrip-Halbbrücke 20 eingeprägt, der das erste Halbleiterbauteil 21 und das zweite Halbleiterbauteil 22 durchsetzt, die dabei Verlustwärme erzeugen, so dass das Lötmaterial schmilzt und entsprechende Lötkontakte entstehen.
  • Das Einprägen des Stromes bzw. der Leistung in die Powerstrip-Halbbrücke 20 kann auf mehrerlei Art und Weise erfolgen. Wie aus 6 ersichtlich ist, können eine erste Diode 24 und eine zweite Diode 25 der Powerstrip-Halbbrücke 20 gleichzeitig oder getrennt mit einem elektrischen Strom durchsetzt (bestromt) werden, wobei die Bestromung vorzugsweise im Inversbetrieb der ersten und zweiten Diode 24, 25 erfolgt. Die Bestromung der ersten und zweiten Diode 24, 25 bewirkt hierbei die Erzeugung von Verlustleistung, die entsprechende Halbleiterstrukturen aufheizt. Die Einprägung des Stroms erfolgt hierbei über einen ersten bis dritten Anschluss 26 bis 28. Für das Aufheizen der Powerstrip-Halbbrücke brauchen ein vierter und fünfter Anschluss 29, 30 also nicht verwendet zu werden.
  • Alternativ hierzu ist es möglich, einen bzw. beide MOS-Transistoren 31, 32 in der Powerstrip-Halbbrücke 20 in den Durchbruch zu treiben (VDS ist positiv) und so mit Kontaktstrom zu versorgen, dass deren Heizleistungen für den Lötprozess genutzt werden können. Es können wahlweise beide MOS-Transistoren 31, 32 der Powerstrip-Halbbrücke einzeln oder gleichzeitig im Durchbruch betrieben werden. Diese Variante des Aufheizens der Powerstrip-Halbbrücke 20, die in 7 gezeigt ist, hat den Vorteil, dass im Vergleich zu dem in 6 beschriebenen Verfahren sehr viel weniger Strom benötigt wird bzw. bei gleichem Strom eine höhere Leistung erzeugt werden kann. Wie aus 8 ersichtlich ist, ist ein von einem Stromgenerator 17 erzeugter Strom I0 sehr niedrig, da eine Durchbruchspannung VDS relativ hoch ist, so dass bei einer festen einzuprägenden Leistung PV = I0·VDS ein nur geringer Strom I0 benötigt wird. So ist es beispielsweise möglich, die Powerstrip-Halbbrücke 20 mit einer Diodenspannung von 0,7 V aufzuheizen, wohingegen im Durchbruchbetrieb der MOS-Transistoren 31, 32 circa 50–70 V benötigt werden. Dementsprechend unterschiedlich sind auch die zum Aufheizen der Powerstrip-Halbbrücke 20 benötigten Ströme (hoher Strom für das Aufheizen mit den Dioden 24, 25, niedriger Strom für das Aufheizen über den Durchbruchbetrieb der MOS-Transistoren 31, 32) bei konstanter einzuprägender Leistung.
  • 5 zeigt die in 3 gezeigte Powerstrip-Halbbrücke 20 von der nach unten gewandten Seite in 3 aus. Die Powerstrip-Halbbrücke 20 ist hierbei in einem Gehäuse 33 untergebracht, das mittels eines Verspritzverfahrens hergestellt wird ("Molding Compound")
  • Die Erfindung kann auch wie folgt dargestellt werden:
    Beim konventionellen Montieren von Chips (z. B. in TO-Gehäusen) wird der komplette Materialstapel (Leadframe-Lot-Chip) auf relativ hohe Temperaturen (bis zu 450°C) aufgeheizt. Dadurch oxidiert das Leadframe, womit eine Aktivierung während bzw. eine Reinigung nach der Chip-Montage des Leadframes notwendig ist, um die Zuverlässigkeit der Chip-Lötung und die spätere Haftung der Pressmasse auf dem Leadframe zu erhöhen. Mittels des erfindungsgemäßen Selbstheiz-Montageverfahrens wird während der Chip-Montage nur der Chip selbst und unmittelbar benachbarte Bereiche erwärmt, womit eine temperaturbedingte Oxidation des gesamten Leadframes weitgehend vermieden werden kann.
  • Diese dem Punktschweißen ähnliche Art, einen lokalen Bereich aufzuheizen, um zwei Teile miteinander zu verbinden, ist in besonderem Masse geeignet, Halbleiterchips mit verschiedenen Trägermaterialien zu verbinden (verlöten). Der Vorteil beim Verarbeiten von Halbleiterchips liegt in der kontrollierten flächigen Aufheizung. Es ist darauf zu achten, dass die dazu nötigen Ströme im Normalfunktionsbereich des Bauelementes liegen. Eine vorzeitige Alterung durch Migration ist dann nicht zu befürchten bzw. leicht zu vermeiden. Der Stromlevel wird beim Verlöten eines MOS-Transistors zum Beispiel deutlich reduziert, wenn zum Aufheizen statt der Freilaufdiode (mit nur 0,7 V Spannungsabfall) ein Power-MOS-Transistor mit aktiver Zenerung bei ca. 40–50 V betrieben wird. Ist eine Zenerklemmung nicht möglich, wäre ein Betrieb mit kontrolliertem Durchbruch denkbar.
  • Neue Montagetechniken gemäß Patent Nr. DE 196 35 582 C1 (Chipstapel) machen flächige Chip-Lötungen meist auf beiden Seiten des Chips nötig. Bei konventioneller Montage müssen hierzu zwei Lote mit unterschiedlichen Schmelzpunkten zum Einsatz kommen, da sonst beim zweiten Lötschritt die erste Lotverbindung wieder aufschmilzt und dann undefiniert erstarrt. Mittels des erfindungsgemäßen Selbstheiz-Montageverfahren kann auf beiden gegenüberliegenden Chipseiten das gleiche Lot verwendet werden, da der Chip während der Montage zwischen den beiden Chipträgern eingeklemmt wird und die beiden Verbindungsschichten gleichzeitig aufschmelzen und wieder erstarren.
  • Erfindungsgemäß wird durch definiertes Aufheizen des elektrischen Bauelementes die Lötung der Ober- und Unterseite vollzogen. Es wird also nicht mehr die komplette Vorrichtung aufzuheizen sein.
  • Beispielsweise kann in einem MOS-Transistor-Chip durch Inversbetrieb definiert Verlustleistung erzeugt werden.
  • Will man einen Chip beidseitig verlöten, so kann gemäß 2 der Chip zwischen die beiden Metallplatten des Power-Strip-Gehäuses (blaue Flächen im Bild 2) positioniert werden und mit geeigneten, wärmekapazitätsarmen Kontakten elektrisch verbunden werden.
  • Wird nun mit einer Strom- oder Spannungsquelle eine Leistung eingeprägt, kann der Chip definiert erhitzt werden. Bei dem Beispiel beträgt die Leistung PV = Flussspannung VF der Power-MOS-Reverse-Diode mal Flussstrom IF. Wird das Halbleiterbauteil mittels der Verlustleistung von Dioden aufgeheizt, so beträgt die Flussspannung VF vorzugsweise in etwa 0,7 V. Wird das Bauelement in einem Arbeitspunkt mit höherer Spannung betrieben, kann, wie oben schon erwähnt der Strom entsprechend reduziert werden.
  • In 9 ist eine Diodenkennlinie 34 sowie ein Ersatzschaltbild 35 einer realen Diode gezeigt. Das Ersatzschaltbild 35 besteht aus einer Reihenschaltung einer idealen Diode 36 mit einer Knickspannung von 0,7 V und einem Diodenwiderstand 37 (R = ΔVF/ΔIF). In Abhängigkeit der Temperatur kann somit die Leistung PV = IF·VF durch Regelung der Spannung VF geregelt werden. Somit ist eine kontrollierte Lötung möglich.
  • Erfindungsgemäß wird also vorzugsweise die Leistung in das Halbleiterbauteil so eingeprägt, dass stets eine gewünschte, für das Verlöten ideale Temperatur eingehalten werden kann. Um eine bestimmte Temperatur einzuhalten, kann, analog zu üblichen Verfahren zur Wärmewiderstandsmessung, eine momentane Temperatur des Halbleiterbauteils gemessen werden, indem man in kurzen Pausen (beispielsweise 1 ms lang), in denen keine Leistung in das Halbleiterbauteil eingesetzt wird, die Flussspannung PV der Diode bzw. des Transistors durch Beaufschlagen dieser mit einem sehr kleinen Messstrom (einige mA) ermittelt werden. Aus der ermittelten Flussspannung PV kann wiederum die Temperatur des Halbleiterbauteils bestimmt werden. Die Temperaturbestimmung ist hierbei sehr genau, da die Flussspannung PV einen bestimmten, relativ konstanten, linearen und gut reproduzierbaren Temperaturkoeffizienten hat. Mit diesem Wärmewiderstandsmessverfahren kann die Temperatur des Halbleiterbauteils stets auf gewünschte Werte eingestellt werden (sozusagen "online"). Steigt beispielsweise die Temperatur des Halbleiterbauteils über einen oberen Grenzwert, so wird das Einprägen einer Leistung in das Halbleiterbauteil so lange gestoppt, bis die Temperatur wieder auf einen Wert unterhalb des oberen Grenzwerts gesunken ist. Analog wird, wenn die Temperatur des Halbleiterbauteils unter einen unteren Grenzwert fällt, so lange Leistung in das Halbleiterbauteil eingeprägt, bis die Temperatur den unteren Grenzwert wieder überschritten hat. Mit diesem Verfahren lässt sich nicht nur ein bestimmter Temperaturwert einhalten, sondern auch ein definiertes Aufheizen bzw. Abkühlen des Halbleiterbauteils erzielen.
  • Eventuelle Rauhigkeiten werden dabei automatisch geläppt, da durch die Rauhigkeiten der größte Strom zufließt und die Oberfläche bevorzugt abschmilzt. Hierdurch wird der Lötspalt (Verbindungsschicht) dünner als bei herkömmlichen Verfahren und führt so zu einer Verbesserung der thermischen Eigenschaften. Zusätzlich bietet das Verfahren große fertigungs- und prozesstechnische Vorteile (weniger Prozessschritte, kürzere Prozesszeiten, Kostenreduktion).
    • 1
    Kontakt-/Montageelement
    2
    Lotmaterial
    3
    Halbleiterbauteil
    4
    Behälter
    5
    Presseinrichtung
    6
    Chip-Substrat
    7
    aktives Gebiet
    8
    Schaltung
    9
    Oberseite
    10
    Unterseite
    11
    erste Metallplatte
    12
    zweite Metallplatte
    13
    erste Seitenfläche
    14
    zweite Seitenfläche
    17
    Stromgenerator
    18
    erster Kontakt
    19
    zweiter Kontakt
    20
    Powerstrip-Halbbrücke
    21
    erstes Halbleiterbauteil
    22
    zweites Halbleiterbauteil
    23
    Schaltung
    PS1–PS5
    erster bis fünfter Prozessschritt
    S1, S2
    erster und zweiter Sourcebereich
    D1, D2
    erster und zweiter Drainbereich
    G1, G2
    erstes und zweites Gate
    24
    erste Diode
    25
    zweite Diode
    26–30
    erster bis fünfter Anschluss
    31
    erster MOS-Transistor
    32
    zweiter MOS-Transistor
    33
    Gehäuse
    34
    Diodenkennlinie
    35
    Ersatzschaltbild
    36
    ideale Diode
    37
    Diodenwiderstand

Claims (13)

  1. Montageverfahren für ein Halbleiterbauteil(3), mit den folgenden Schritten: – Aufbringen von Lotmaterial (2) auf das Halbleiterbauteil (3) und/oder auf wenigstens ein Kontakt-/Montageelement (11, 12) aus Metall und/oder Halbleitermaterial und/oder Isolatormaterial, – Aufbringen des wenigstens einen Kontakt-/Montageelements (11, 12) auf das Halbleiterbauteil(3) derart, dass sich das Lotmaterial zwischen dem Halbleiterbauteil und dem wenigstens einen Kontakt-/Montageelement befindet, – Aufheizen wenigstens eines Teils des Halbleiterbauteils (3) auf eine Temperatur, die oberhalb des Schmelzpunkts des Lotmaterials (2) liegt, indem eine elektrische Leistung in das Halbleiterbauteil (3) eingeprägt wird, wodurch zwischen dem Halbleiterbauteil (3) und dem wenigstens einen Kontakt/Montageelement (11, 12) entsprechende Lötverbindungen entstehen, – Abkühlen eines im vorangehenden Schritt erzeugten, aus dem Halbleiterbauteil (3) und dem wenigstens einen Kontakt/Montageelement (11, 12) bestehenden Verbindungskomplexes.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass Lotmaterial (2) auf eine Oberseite (9) und eine Unterseite (10) des Halbleiterbauteils (3) aufgebracht wird.
  3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass auf das Lotmaterial (2) der Oberseite/Unterseite (9, 10) ein erstes Kontakt-/Montageelement/zweites Kontakt/Montageelement (11, 12) aufgebracht wird.
  4. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass das Einprägen der elektrischen Leistung in das Halbleiterbauteil (3) durch Einprägen eines elektrischen Stroms erfolgt, wobei dieser wenigstens durch einen Teil des Lotmaterials (2) hindurch geführt wird.
  5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, dass der elektrische Strom zuerst durch das Lotmaterial (2) der Oberseite (9), dann durch das Halbleiterbauteil (3) und zuletzt durch das Lotmaterial der Unterseite (10) geführt wird, so dass eine Lötverbindung zwischen dem Halbleiterbauteil (3) und dem ersten Kontakt-/Monatageelement (11) sowie eine Lötverbindung zwischen dem Halbleiterbauteil (3) und dem zweiten Kontakt-/Monatageelement (12) erzeugt wird.
  6. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die Kontakt-/Montageelemente (11, 12) Metallplatten sind.
  7. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass das Halbleiterbauteil (3) aus einem ersten Teil und einem zweiten Teil besteht, wobei der erste Teil ein Chip-Substrat (6) ist, und der zweite Teil ein auf dem Chip-Substrat aufgebrachtes aktives Gebiet (7) ist.
  8. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass das Halbleiterbauteil (3) ein Leistungs-Halbleiterelement, insbesondere ein MOS-Transistor ist.
  9. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass das Einprägen der elektrischen Leistung/des elektrischen Stroms in das Halbleiterbauteil (3) das Erzeugen von Verlustleistung bewirkt, wodurch das Halbleiterbauteil (3) aufgeheizt wird.
  10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, dass die Verlustleistung durch Bestromung von Flussdioden (24, 25), die Teil des Halbleiterbauteils (3) sind, erzeugt wird.
  11. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass eine momentane Temperatur des Halbleiterbauteils (3) gemessen und in Abhängigkeit der gemessenen Temperatur die in das Halbleiterbauteil (3) eingeprägte elektrische Leistung geregelt wird, so dass eine bestimmte Temperatur oder ein bestimmter Temperaturverlauf während einer Aufheizphase/einer Lötphase/einer Abkühlphase des Halbleiterbauteils (3) realisiert werden.
  12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, dass die momentane Temperatur des Halbleiterbauteils (3) durch Einprägen eines Meßstroms in das Halbleiterbauteil (3) und Messen der dazugehörigen Meßspannung ermittelt wird.
  13. Verfahren nach Anspruch 12, dadurch gekennzeichnet, dass das Einprägen des Meßstroms in das Halbleiterbauteil (3) und das Messen der dazugehörigen Meßspannung in bestimmten zeitlichen Intervallen erfolgt, wobei während entsprechender Meßphasen das Einprägen der elektrischen Leistung unterbrochen wird.
DE10335111A 2003-07-31 2003-07-31 Montageverfahren für ein Halbleiterbauteil Expired - Fee Related DE10335111B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10335111A DE10335111B4 (de) 2003-07-31 2003-07-31 Montageverfahren für ein Halbleiterbauteil
US10/902,534 US7323359B2 (en) 2003-07-31 2004-07-29 Mounting method for a semiconductor component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10335111A DE10335111B4 (de) 2003-07-31 2003-07-31 Montageverfahren für ein Halbleiterbauteil

Publications (2)

Publication Number Publication Date
DE10335111A1 DE10335111A1 (de) 2005-03-10
DE10335111B4 true DE10335111B4 (de) 2006-12-28

Family

ID=34177256

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10335111A Expired - Fee Related DE10335111B4 (de) 2003-07-31 2003-07-31 Montageverfahren für ein Halbleiterbauteil

Country Status (2)

Country Link
US (1) US7323359B2 (de)
DE (1) DE10335111B4 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007060971A1 (de) * 2007-12-14 2009-07-09 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren und Vorrichtung zur Herstellung einer Lotverbindung zwischen zwei im Wesentlichen nicht metallisch leitenden Bauteilen

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200739758A (en) * 2005-12-09 2007-10-16 Fairchild Semiconductor Corporaton Device and method for assembling a top and bottom exposed packaged semiconductor
US7754533B2 (en) * 2008-08-28 2010-07-13 Infineon Technologies Ag Method of manufacturing a semiconductor device
CN105452886B (zh) * 2013-04-11 2018-02-13 瑞萨电子株式会社 半导体器件的制造方法
ITMI20130872A1 (it) * 2013-05-29 2013-08-28 Mavel Srl Dispositivo elettronico comprendente un circuito stampato
JP2019091867A (ja) * 2017-11-17 2019-06-13 トヨタ自動車株式会社 半導体装置の製造方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3238425A (en) * 1960-09-30 1966-03-01 Siemens Ag Encapsuled semiconductor device and method of its manufacture
FR1480792A (fr) * 1965-06-22 1967-05-12 Sperry Rand Corp Procédé d'interconnexion électrique d'éléments de circuit et structure en résultant
DE1254773B (de) * 1960-11-02 1967-11-23 Siemens Ag Anschlusskoerper fuer Halbleiterbauelemente
DE1514561C3 (de) * 1965-09-06 1975-10-30 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zum serienmäßigen Herstellen von Halbleiterbauelementen
DE19540140A1 (de) * 1995-10-27 1997-04-30 Adlas Lasertech Gmbh & Co Kg Substrat, Modul und Verfahren zum Befestigen von Komponenten des Moduls auf dem Substrat
DE19850888A1 (de) * 1998-11-05 2000-05-11 Leica Geosystems Ag Einrichtung zur Halterung eines miniaturisierten Bauteils
DE69709699T2 (de) * 1997-04-25 2002-08-08 Kabushiki Kaisha Toshiba, Kawasaki Verfahren zum Verbinden von einem Substrat und einem elektronischen Bauteil
US20020149114A1 (en) * 2001-04-11 2002-10-17 Tasao Soga Product using Zn-Al alloy solder

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5126919A (en) * 1985-10-04 1992-06-30 Fujitsu Limited Cooling system for an electronic circuit device
US5808874A (en) * 1996-05-02 1998-09-15 Tessera, Inc. Microelectronic connections with liquid conductive elements
DE19635582C1 (de) * 1996-09-02 1998-02-19 Siemens Ag Leistungs-Halbleiterbauelement für Brückenschaltungen mit High- bzw. Low-Side-Schaltern
US6461891B1 (en) * 1999-09-13 2002-10-08 Intel Corporation Method of constructing an electronic assembly having an indium thermal couple and an electronic assembly having an indium thermal couple

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3238425A (en) * 1960-09-30 1966-03-01 Siemens Ag Encapsuled semiconductor device and method of its manufacture
DE1254773B (de) * 1960-11-02 1967-11-23 Siemens Ag Anschlusskoerper fuer Halbleiterbauelemente
FR1480792A (fr) * 1965-06-22 1967-05-12 Sperry Rand Corp Procédé d'interconnexion électrique d'éléments de circuit et structure en résultant
DE1514561C3 (de) * 1965-09-06 1975-10-30 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zum serienmäßigen Herstellen von Halbleiterbauelementen
DE19540140A1 (de) * 1995-10-27 1997-04-30 Adlas Lasertech Gmbh & Co Kg Substrat, Modul und Verfahren zum Befestigen von Komponenten des Moduls auf dem Substrat
DE69709699T2 (de) * 1997-04-25 2002-08-08 Kabushiki Kaisha Toshiba, Kawasaki Verfahren zum Verbinden von einem Substrat und einem elektronischen Bauteil
DE19850888A1 (de) * 1998-11-05 2000-05-11 Leica Geosystems Ag Einrichtung zur Halterung eines miniaturisierten Bauteils
US20020149114A1 (en) * 2001-04-11 2002-10-17 Tasao Soga Product using Zn-Al alloy solder

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007060971A1 (de) * 2007-12-14 2009-07-09 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren und Vorrichtung zur Herstellung einer Lotverbindung zwischen zwei im Wesentlichen nicht metallisch leitenden Bauteilen
DE102007060971B4 (de) * 2007-12-14 2014-01-23 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren und Vorrichtung zur Herstellung einer Lötverbindung zwischen zwei nicht metallisch leitenden Bauteilen

Also Published As

Publication number Publication date
US20050099757A1 (en) 2005-05-12
US7323359B2 (en) 2008-01-29
DE10335111A1 (de) 2005-03-10

Similar Documents

Publication Publication Date Title
DE102009044641B4 (de) Einrichtung mit einem Halbleiterchip und Metallfolie sowie ein Verfahren zur Herstellung der Einrichtung
DE102006037118B3 (de) Halbleiterschaltmodul für Bordnetze mit mehreren Halbleiterchips, Verwendung eines solchen Halbleiterschaltmoduls und Verfahren zur Herstellung desselben
DE102012110494A1 (de) Vorrichtung umfassend zwei Leistungshalbleiterchips und Herstellungsverfahren dafür
DE102009039227B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE112018005978T5 (de) Halbleitervorrichtung
DE2442159A1 (de) Verfahren zum verbinden von flachseiten miteinander und durch das verfahren hergestellte bauteile
DE1764872C3 (de) Verfahren zur Herstellung von Halbleiter-Gleichrichtern
WO1998015005A1 (de) Mikroelektronisches bauteil in sandwich-bauweise
WO1998015005A9 (de) Mikroelektronisches bauteil in sandwich-bauweise
DE102009042320A1 (de) Anordnung mit einem Leistungshalbleiterchip
DE102009016649A1 (de) Halbleitervorrichtung und Verfahren mit einem ersten und zweiten Träger
DE102013111225B4 (de) Halbleitervorrichtung mit Abtastfunktionalität
DE102015208348B3 (de) Leistungsmodul sowie Verfahren zum Herstellen eines Leistungsmoduls
DE102019130778A1 (de) Ein Package, welches ein Chip Kontaktelement aus zwei verschiedenen elektrisch leitfähigen Materialien aufweist
DE10301091B4 (de) Leistungs-Halbleiterbauelement und Verfahren zur Verbindung von einem gemeinsamen Substratträger zugeordneten Halbleitereinrichtungen
EP1316999A1 (de) Verfahren und Vorichtung zum Kontaktieren von Leistungselektronik-Bauelementen
DE10335111B4 (de) Montageverfahren für ein Halbleiterbauteil
DE102018207537A1 (de) Verbundanordnung aus drei gestapelten Fügepartnern
DE102013200526A1 (de) Leistungshalbleitermodul und Verfahren zur Herstellung eines Leistungshalbleitermoduls
DE112018001769B4 (de) Leistungsmodul und Herstellungsverfahren des Leistungsmoduls
EP2704194B1 (de) Leistungshalbleitermodul und Verfahren zur Herstellung eines Leistungshalbleitermoduls
DE10157362B4 (de) Leistungsmodul und Verfahren zu seiner Herstellung
DE102019218157A1 (de) Leistungsmodul mit gehäusten Leistungshalbleitern zur steuerbaren elektrischen Leistungsversorgung eines Verbrauchers sowie Verfahren zur Herstellung
DE102006002381B3 (de) Leistungshalbleiterbauteil mit Chipstapel und Verfahren zu seiner Herstellung
DE102013213135B3 (de) Verfahren zum Weichlöten von Halbleiterchips auf Substrate und Verfahren zum Herstellen eines Leistungshalbleitermoduls

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee