DE10333800B3 - Halbleiterbauteil sowie dafür geeignetes Herstellungsverfahren - Google Patents

Halbleiterbauteil sowie dafür geeignetes Herstellungsverfahren Download PDF

Info

Publication number
DE10333800B3
DE10333800B3 DE10333800A DE10333800A DE10333800B3 DE 10333800 B3 DE10333800 B3 DE 10333800B3 DE 10333800 A DE10333800 A DE 10333800A DE 10333800 A DE10333800 A DE 10333800A DE 10333800 B3 DE10333800 B3 DE 10333800B3
Authority
DE
Germany
Prior art keywords
chip
semiconductor element
end sections
bond wire
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10333800A
Other languages
English (en)
Inventor
Ralf Otremba
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10333800A priority Critical patent/DE10333800B3/de
Priority to US10/897,753 priority patent/US7161234B2/en
Application granted granted Critical
Publication of DE10333800B3 publication Critical patent/DE10333800B3/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/071—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4846—Connecting portions with multiple bonds on the same bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4905—Shape
    • H01L2224/49051—Connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/495—Material
    • H01L2224/49505—Connectors having different materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85053—Bonding environment
    • H01L2224/85095—Temperature settings
    • H01L2224/85099—Ambient temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85203—Thermocompression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H01L2224/85207—Thermosonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/201—Temperature ranges
    • H01L2924/20102—Temperature range 0 C=<T<60 C, 273.15 K =<T< 333.15K
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/201—Temperature ranges
    • H01L2924/20106—Temperature range 200 C=<T<250 C, 473.15 K =<T < 523.15K

Abstract

Ein Halbleiterbauteil (1) weist ein unteres Halbleiterelement (5) und ein oberes Halbleiterelement (6, 7) auf, wobei zwischen dem unteren und dem oberen Halbleiterelement (6, 7) ein Kontaktierungsbereich vorgesehen ist, der eine Oberseite des unteren Halbleiterelements (5) und eine Unterseite des oberen Halbleiterelements (6, 7) kontaktiert. Der Kontaktierungsbereich ist auf entsprechenden Verlängerungen derjenigen Bonddrähte (12a, 13a) gebildet, die als elektrische Anschlüsse des Kontaktierungsbereichs dienen.

Description

  • Die Erfindung betrifft ein Halbleiterbauteil und ein dafür geeignetes Herstellungsverfahren.
  • In der Halbleitertechnik sind so genannte "Chip-on-Chip"-Bauteile seit langem bekannt und werden zu unterschiedlichsten Zwecken eingesetzt. Diese Halbleiterbauteile zeichnen sich dadurch aus, dass sie wenigstens zwei übereinander geschichtete Chips bzw. Halbleiterelemente aufweisen, die miteinander durch entsprechende Kontaktierungsbereiche elektrisch verbunden sind. Die Übereinanderschichtung der Chips/Halbleiterelemente ermöglicht die Herstellung äußerst kompakter Halbleiterbauteile.
  • Im Folgenden soll unter Bezugnahme auf 4 ein derartiges "Chip-on-Chip"-Halbleiterbauteil beschrieben werden. Ein Halbleiterbauteil 1' weist ein Gehäuse 2 auf, aus dem erste und zweite elektrische Leitungen 3a und 3b, die als externe Anschlüsse dienen, herausgeführt werden. In dem Gehäuse 2 ist eine Montageeinrichtung 4 vorgesehen, die gleichzeitig als Kühlkörper und als Kontaktbereich für einen Drainanschluss sowie als Träger der gesamten darauf montierten Anordnung dient. Auf der Montageeinrichtung 4 ist ein erster Chip 5 aufgebracht, der beispielsweise mehrere Transistoren enthält. Auf dem ersten Chip 5 sind ein zweiter Chip 6 sowie ein dritter Chip 7 aufgebracht, die jeweils durch einen Kontaktierungsbereich (hiers eine erste Kontaktierungsschicht 8 und eine zweite Kontaktierungsschritt 9) mit dem ersten Chip 5 elektrisch verbunden sind. Die Oberflächen des zweiten und dritten Chips 6, 7 bilden jeweils Sourcekontakte, wobei der Sourcekontakt des zweiten Chips 6 durch einen ersten Bonddraht 10 mit der ersten elektrischen Leitung 3a verbunden ist. Entsprechend hierzu ist der Sourcekontakt des dritten Chips 7 durch einen zweiten Bonddraht 11 mit der zweiten Leitung 3b verbunden. Die erste Kontaktierungsschicht 8 ist mittels eines dritten Bonddrahts 12 mit der ersten Leitung 3a verbunden, entsprechend hierzu ist die zweite Kontaktierungsschicht 9 mittels eines vierten Bonddrahts 13 mit der zweiten Leitung 3b verbunden. Die erste Kontaktierungsschicht 8 bildet einen Sourcekontakt für den ersten Chip 5 und gleichzeitig den Drainkontakt für den zweiten Chip 6. Entsprechend bildet die zweite Kontaktierungsschicht 9 einen Sourcekontakt für den ersten Chip 5 und den Drainkontakt für den dritten Chip 7.
  • Das in 4 beschriebene Halbleiterbauteil weist den Nachteil auf, dass eine erste Kontaktierungsfläche 14 auf der ersten Kontaktierungsschicht 8 zum Ausbilden eines Kontakts zwischen dem dritten Bonddraht 12 und der ersten Kontaktierungsschicht 8 relativ groß ist, so dass eine Ausdehnung des zweiten Chips 6 horizontal in Richtung der ersten Leitung 3a begrenzt ist. Analoge Überlegungen gelten für eine zweite Kontaktierungsfläche 15 auf der zweiten Kontaktierungsschicht 9.
  • In der Druckschrift DE 196 35 582 C1 ist ein entsprechendes Halbleiterbauteil gezeigt, dessen Kontaktierungsbereich aus Kontaktierungsflächen 4 bzw. 5, die aus einem leitfähigen Material hergestellt sind, bestehen. Die Kontaktierungsflächen 4, 5 werden von Bonddrähten 23, 25 kontaktiert.
    •
  • Die der Erfindung zugrunde liegende Aufgabe ist, ein Halbleiterbauteil sowie ein dafür geeignetes Herstellungsverfahren anzugeben, mit dem oben besagte Probleme vermieden werden können.
  • Zur Lösung dieser Aufgabe stellt die Erfindung ein Halbleiterbauteil gemäß Patentanspruch 1 bereit. Weiterhin stellt die Erfindung ein Verfahren zum Herstellen eines Halbleiterbauteils gemäß Patentanspruch 3 bereit. Bevorzugte Ausfüh rungsformen und Weiterbildungen des Erfindungsgedankens finden sich in jeweiligen Unteransprüchen.
  • Erfindungsgemäß weist ein Halbleiterbauteil ein unteres Halbleiterelement und ein oberes Halbleiterelement auf, wobei zwischen dem unteren und dem oberen Halbleiterelement ein Kontaktierungsbereich vorgesehen ist, der eine Oberseite des unteren Halbleiterelements und eine Unterseite des oberen Halbleiterelements kontaktiert. Wesentlich ist, dass der Kontaktierungsbereich aus Endabschnitten derjenigen Bonddrähte besteht, die als elektrische Anschlüsse des Kontaktierungsbereichs dienen.
  • Die bisher übliche Kontaktierungsschicht, die zwischen dem unteren und dem oberen Halbleiterelement vorgesehen war, wird erfindungsgemäß also durch den oder die Bonddraht/Bonddrähte ersetzt, die zur Kontaktierung der Kontaktierungsschicht dienten.
  • Der Begriff "Halbleiterelement" umfasst hierbei beliebige Halbleiterstrukturen, beispielsweise einen hochintegrierten Chip oder auch eine einfache Struktur, die beispielsweise einen einzelnen Hochleistungstransistor enthält.
  • Eine mögliche Anwendung eines derartigen Halbleiterbauteils stellt eine Brückenschaltung dar. Die Erfindung ist jedoch nicht auf dieses Beispiel beschränkt.
  • Durch die direkte Montage des oberen Halbleiterelements auf die Bonddrähte zur elektrischen Kontaktierung des Kontaktierungsbereichs (Zwischenebene, Kontaktierungsschicht) des oberen und unteren Halbleiterelements entfällt die Notwendigkeit einer Bonddraht-Kontaktfläche im Kontaktierungsbereich auf der Zwischenschicht/Kontaktierungsschicht, womit die vertikale Ausdehnung des oberen Halbleiterelements vergrößert werden kann. Dadurch kann die räumliche Ausnutzung des Gehäuses des Halbleiterbauteils optimiert werden.
  • Die Erfindung stellt weiterhin ein Verfahren zum Herstellen eines Halbleiterbauteils bereit, das die folgenden Schritte aufweist:
    • – Aufbringen von Bonddraht-Endabschnitten auf eine Oberseite eines unteren Halbleiterelements,
    • – Aufbringen eines oberen Halbleiterelements auf die Bonddraht-Endabschnitte, und
    • – Ausbilden von elektrischen Kontakten zwischen den Bonddraht-Endabschnitten und der Oberseite/Unterseite des oberen/unteren Halbleiterelements durch Ultraschall- und/oder Temperaturbehandlung.
  • Die Erfindung soll im Folgenden unter Bezugnahme auf die Figuren in beispielsweiser Ausführungsform näher erläutert werden. Es zeigen:
  • 1 den schematischen Aufbau einer bevorzugten Ausführungsform eines erfindungsgemäßen Halbleiterbauteils,
  • 2 eine bevorzugte Ausführungsform einer Brückenschaltung als Anwendungsbeispiel des erfindungsgemäßen Halbleiterbauelements,
  • 3A bis 3D eine bevorzugte Ausführungsform des erfindungsgemäßen Herstellungsverfahrens,
  • 4 den Aufbau eines Halbleiterbauelements gemäß dem Stand der Technik,
  • 5 ein Prinzipschaltbild der erfindungsgemäßen Brückenschaltung aus 2.
  • In den Figuren sind identische bzw. einander entsprechende Bauteile bzw. Baugruppen mit den gleichen Bezugszeichen gekennzeichnet.
  • Die in 1 gezeigte bevorzugte Ausführungsform eines erfindungsgemäßen Halbleiterbauteils 1 weist einen Aufbau auf, der dem in 4 gezeigten Aufbau sehr ähnelt. Der einzige Unterschied ist, dass die "Kombination" aus dem dritten Bonddraht 12 und der ersten Kontaktschicht 8 ersetzt ist durch einen ersten verlängerten Bonddraht 12a. Analog hierzu ist die Kombination aus viertem Bonddraht 13 und der zweiten Kontaktschicht 9 ersetzt durch einen zweiten verlängerten Bonddraht 13a. Endabschnitte der verlängerten Bonddrähte 12a, 13a liegen auf dem ersten Chip 5 auf, wobei der zweite Chip 6 und der dritte Chip 7 direkt auf dem Endabschnitt des ersten verlängerten Bonddrahts 12a bzw. dem Endabschnitt des zweiten verlängerten Bonddrahts 13a aufgebracht sind. Die Bonddraht-Endabschnitte bilden somit eine Kontaktverbindung zwischen Drainkontakten des zweiten und dritten Chips 6, 7 und Sourcekontakten des ersten Chips 5. Ein wesentlicher Vorteil dieser erfindungsgemäßen Ausführungsform ist, dass die horizontale Ausdehnung des ersten und zweiten Chips 6, 7 vergrößert werden kann, da die in 4 gezeigten Kontaktflächen 14 und 15 entfallen können. Weiterhin kann das Aufbringen der ersten und zweiten Kontaktschicht 8, 9 entfallen, was das Herstellungsverfahren des Halbleiterbauteils vereinfacht.
  • Im Folgenden soll unter Bezugnahme auf 2 ein Anwendungsbeispiel des erfindungsgemäßen Halbleiterbauteils beschrieben werden. Eine Brückenschaltung 20 weist ein Gehäuse 2 auf, in das eine Montageeinrichtung 4 aufgenommen ist. Auf der Montageeinrichtung 4 ist ein erster Chip 5 aufgebracht, auf dem wiederum ein zweiter Chip 6 und ein dritter Chip 7 aufgebracht sind. Der zweite Chip 6 ist mit dem ersten Chip 5 über Teile (Endabschnitte) von ersten verlängerten Bonddrähten 12a elektrisch verbunden, das heißt die Endabschnitte der Bonddrähte 12a kontaktieren sowohl eine Drainzone des zweiten Chips 6 als auch eine Sourcezone des ersten Chips 5. Entsprechende Sourcekontakte des zweiten Chips 6 sind über erste Bonddrähte 10 mit ersten elektrischen Leitungen 3a verbunden, die aus dem Gehäuse 2 herausführen und die externen Anschlüsse darstellen. Analoge Überlegungen gelten auch für den dritten Chip 7, der mit dem ersten Chip 5 durch Endabschnitte von zweiten verlängerten Bonddrähten 13a elektrisch verbunden ist. Diese Teile der Bonddrähte 13a kontaktieren sowohl Sourcekontakte des ersten Chips 5 als auch Drainkontakte des dritten Chips 7. Entsprechende Sourcekontakte des dritten Chips 7 sind über zweite Bonddrähte 11 mit zweiten Leitungen 3b verbunden, die aus dem Gehäuse 2 herausführen und entsprechende externe Anschlüsse bilden.
  • Im Folgenden sei anhand von 3a bis 3d eine bevorzugte Ausführungsform des erfindungsgemäßen Verfahrens zur Herstellung eines erfindungsgemäßen Halbleiterbauteils, beispielsweise die in 2 gezeigte Brückenschaltung, näher erläutert.
  • In einem ersten Schritt (3A) wird auf dem ersten Chip 5 ein Double-Stitch-Bonddraht 13a aufgebracht. In einem zweiten Schritt (3B) wird auf den Double-Stitch-Bonddraht 13a ein weiterer Chip (z.B. ein dritter Chip 7) aufgebracht, das heißt in den Double-Stitch-Bonddraht 13a eingedrückt. In einem dritten Schritt (3C) wird ein elektrischer Kontakt zwischen einer Unterseite des dritten Chips 7 und einer Oberseite des ersten Chips 5 hergestellt, indem eine Ultraschallbehandlung/Wärmebehandlung durchgeführt wird. In einem vierten Schritt (3D) wird auf einer Oberseite des dritten Chips 7 ein weiterer Bonddraht 11 aufgebracht.
  • Der Prozess zum Ausbilden des elektrischen Kontaktes zwischen dem Double-Stitch-Bonddraht 13a (der Bonddraht-Endabschnitte) und der Oberseite des ersten Chips 5/der Unterseite des dritten Chips 7 hängt maßgeblich vom Material des Bonddrahtes ab. Vorzugsweise kommt für Bonddrähte aus Aluminium ein Ultraschall-Prozess bei Raumtemperatur zum Einsatz, wohingegen für Bonddrähte aus Gold vorzugsweise Ultraschallprozesse bei ca. 200°C durchgeführt werden. Hierbei ist zu erwähnen, dass die Härte der Bonddrähte Einfluss auf die maximale einzusetzende Ultraschall-Energie sowie den Druck (beim Eindrücken) während des Kontaktier-Prozesses hat.
  • 5 zeigt eine schematische Darstellung des Schaltungsaufbaus der in 2 gezeigten erfindungsgemäßen Brückenschaltung. Die Brückenschaltung 20 weist eine Kühlfläche 21 auf, auf der ein erster Chip 5 montiert ist. Der erste Chip 5 enthält zwei sourceseitig voneinander isolierte Halbleiterschalter H1, H2. Die beiden Drainanschlüsse der Halbleiterschalter H1 und H2 bilden die Chiprückseite. Der erste Chip 5 wird mit der Rückseite auf die Kühlfläche 21 montiert und ist über einen ersten Anschluss 22 kontaktierbar. Auf den Sourceflächen der beiden Transistoren H1 und H2 sind zwei weitere Chips, ein zweiter Chip 6 und ein dritter Chip 7 aufgebracht, die jeweils einen weiteren Leistungstransistor L1 und L2, enthalten. Durch die Montage wird der Sourcebereich des Transistors H1 mit dem Drainbereich des Transistors L1 verbunden, sowie der Sourcebereich des Transistors H2 mit dem Drainbereich des Transistors L2 verbunden. Jeweilige Knotenpunkte dieser Verbindungen sind über einen zweiten und einen dritten Anschluss 23, 24 extern anschließbar. Die jeweiligen Sourcebereiche der Transistoren L1 und L2 sind über einen vierten und fünften externen Anschluss 25, 26 ebenfalls beispielsweise durch Bonding kontaktierbar. Ein sechster bis neunter Anschluss 27 bis 30 dienen zur Ansteuerung jeweiliger Transistoren H1, H2, L1 und L2.
  • Wie in der vorangehenden Beschreibung deutlich wurde, bezieht sich die Erfindung auf die Optimierung der elektrischen Kontaktierung einer Zwischenebene von Chip-on-Chip-Bauteilen, indem der obere Chip direkt auf den oder die Bonddrähte zur elektrischen Kontaktierung der Zwischenebene montiert wird. Bisher musste auf dem unteren Chip zur Kontaktierung der Zwischenebene eine Bonddraht-Kontaktfläche zur Verfügung gestellt werden, welche somit nicht für die Chip-on-Chip-Montage genutzt werden konnte. Durch die Montage des oben liegenden Chips direkt auf den oder die Bonddrähte zur elektrischen Kontaktierung der Zwischenebene kann diese Bonddraht-Kontaktfläche auch für den oben liegenden Chip verwendet werden und damit die maximale Chipfläche des oben liegenden Chips deutlich erhöht werden. Es wird also ein Chip direkt auf einem Bonddraht montiert, womit ein vorgegebenes Gehäuse-Volumen optimal ausgenutzt werden kann. Bei der in 2 gezeigten Brückenschaltung wird nach erfolgter Vorderseitenkontaktierung des unten liegenden Chips mittels Double-Stitch-Aluminium-Bonddrähten der oben liegende Chip mit seiner aus vorzugsweise Aluminium bestehenden Rückseite in die Bonddrähte gedrückt und mittels Ultraschall vergleichbar zum Standard-Aluminium-Drahtbonden kontaktiert.
    • 1, 1'
    Halbleiterbauteil
    2
    Gehäuse
    3a
    erste elektrische Leitung
    3b
    zweite elektrische Leitung
    4
    Montageeinrichtung
    5
    erster Chip
    6
    zweiter Chip
    7
    dritter Chip
    8
    erste Kontaktierungsschicht
    9
    zweite Kontaktierungsschicht
    10
    erster Bonddraht
    11
    zweiter Bonddraht
    12
    dritter Bonddraht
    12a
    erster verlängerter Bonddraht
    13
    vierter Bonddraht
    13a
    zweiter verlängerter Bonddraht
    20
    Brückenschaltung
    21
    Kühlfläche
    22-30
    erster bis neunter Anschluss
    H1, H2
    Halbleiterschalter/Transistoren
    L1, L2
    Leistungstransistoren

Claims (3)

  1. Halbleiterbauteil (1), mit einem unteren Halbleiterelement (5) und einem oberen Halbleiterelement (6, 7), wobei zwischen dem unteren und oberen Halbleiterelement (6, 7) ein Kontaktierungsbereich vorgesehen ist, der eine Oberseite des unteren Halbleiterelements (5) und eine Unterseite des oberen Halbleiterelements (6, 7) kontaktiert, dadurch gekennzeichnet, dass der Kontaktierungsbereich aus Endabschnitten derjenigen Bonddrähte (12a, 13a) besteht, die als elektrische Anschlüsse des Kontaktierungsbereichs dienen.
  2. Halbleiterbauteil (1) nach Anspruch 1, dadurch gekennzeichnet, dass das Halbleiterbauteil (1) eine Brückenschaltung (20) ist.
  3. Verfahren zum Herstellen eines Halbleiterbauteils (1), nach Anspruch 1 oder 2 mit den folgenden Schritten: – Aufbringen von Bonddraht-Endabschnitten (12a, 13a) auf einer Oberseite eines unteren Halbleiterelements (5), – Aufbringen eines oberen Halbleiterelements (6, 7) auf die Bonddraht-Endabschnitte (12a, 13a), – Ausbilden von elektrischen Kontakten zwischen den Bonddraht-Endabschnitten (12a, 13a) und der Oberseite/Unterseite des oberen/unteren Halbleiterelements (6, 7, 5) durch Ultraschall- und/oder Temperaturbehandlung.
DE10333800A 2003-07-24 2003-07-24 Halbleiterbauteil sowie dafür geeignetes Herstellungsverfahren Expired - Fee Related DE10333800B3 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10333800A DE10333800B3 (de) 2003-07-24 2003-07-24 Halbleiterbauteil sowie dafür geeignetes Herstellungsverfahren
US10/897,753 US7161234B2 (en) 2003-07-24 2004-07-23 Semiconductor component and production method suitable therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10333800A DE10333800B3 (de) 2003-07-24 2003-07-24 Halbleiterbauteil sowie dafür geeignetes Herstellungsverfahren

Publications (1)

Publication Number Publication Date
DE10333800B3 true DE10333800B3 (de) 2004-10-28

Family

ID=33039348

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10333800A Expired - Fee Related DE10333800B3 (de) 2003-07-24 2003-07-24 Halbleiterbauteil sowie dafür geeignetes Herstellungsverfahren

Country Status (2)

Country Link
US (1) US7161234B2 (de)
DE (1) DE10333800B3 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006002381B3 (de) * 2006-01-17 2007-07-19 Infineon Technologies Ag Leistungshalbleiterbauteil mit Chipstapel und Verfahren zu seiner Herstellung
US7851927B2 (en) 2006-12-19 2010-12-14 Infineon Technologies Ag Semiconductor component comprising a semiconductor chip and semiconductor component carrier with external connection strips
EP3005417A4 (de) * 2013-04-11 2017-08-30 Texas Instruments Incorporated Integration von leistungswandlern mit mehreren ausgängen und vertikal gestapelten halbleiterchips

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7898092B2 (en) * 2007-11-21 2011-03-01 Alpha & Omega Semiconductor, Stacked-die package for battery power management
US7884454B2 (en) 2005-01-05 2011-02-08 Alpha & Omega Semiconductor, Ltd Use of discrete conductive layer in semiconductor device to re-route bonding wires for semiconductor device package
FR2917236B1 (fr) * 2007-06-07 2009-10-23 Commissariat Energie Atomique Procede de realisation de via dans un substrat reconstitue.
US8664038B2 (en) * 2008-12-04 2014-03-04 Stats Chippac Ltd. Integrated circuit packaging system with stacked paddle and method of manufacture thereof
US8164199B2 (en) * 2009-07-31 2012-04-24 Alpha and Omega Semiconductor Incorporation Multi-die package
US9257375B2 (en) 2009-07-31 2016-02-09 Alpha and Omega Semiconductor Inc. Multi-die semiconductor package

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19635582C1 (de) * 1996-09-02 1998-02-19 Siemens Ag Leistungs-Halbleiterbauelement für Brückenschaltungen mit High- bzw. Low-Side-Schaltern

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5291061A (en) * 1993-04-06 1994-03-01 Micron Semiconductor, Inc. Multi-chip stacked devices
US6482013B2 (en) * 1993-11-16 2002-11-19 Formfactor, Inc. Microelectronic spring contact element and electronic component having a plurality of spring contact elements
JPH11307719A (ja) * 1998-04-20 1999-11-05 Mitsubishi Electric Corp 半導体装置
US7247932B1 (en) * 2000-05-19 2007-07-24 Megica Corporation Chip package with capacitor

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19635582C1 (de) * 1996-09-02 1998-02-19 Siemens Ag Leistungs-Halbleiterbauelement für Brückenschaltungen mit High- bzw. Low-Side-Schaltern

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006002381B3 (de) * 2006-01-17 2007-07-19 Infineon Technologies Ag Leistungshalbleiterbauteil mit Chipstapel und Verfahren zu seiner Herstellung
US7705434B2 (en) 2006-01-17 2010-04-27 Infineon Technologies Ag Power semiconductor component having chip stack
US7851927B2 (en) 2006-12-19 2010-12-14 Infineon Technologies Ag Semiconductor component comprising a semiconductor chip and semiconductor component carrier with external connection strips
EP3005417A4 (de) * 2013-04-11 2017-08-30 Texas Instruments Incorporated Integration von leistungswandlern mit mehreren ausgängen und vertikal gestapelten halbleiterchips

Also Published As

Publication number Publication date
US20050082679A1 (en) 2005-04-21
US7161234B2 (en) 2007-01-09

Similar Documents

Publication Publication Date Title
DE102005039478B4 (de) Leistungshalbleiterbauteil mit Halbleiterchipstapel und Verfahren zur Herstellung desselben
DE102006008632B4 (de) Leistungshalbleiterbauteil und Verfahren zu dessen Herstellung
DE102006020243B3 (de) Leistungshalbleitermodul als H-Brückenschaltung und Verfahren zur Herstellung desselben
DE102006037118B3 (de) Halbleiterschaltmodul für Bordnetze mit mehreren Halbleiterchips, Verwendung eines solchen Halbleiterschaltmoduls und Verfahren zur Herstellung desselben
DE10132024B4 (de) Halbleiter-Bauteil und Verfahren zu dessen Herstellung
DE102005049687B4 (de) Leistungshalbleiterbauteil in Flachleitertechnik mit vertikalem Strompfad und Verfahren zur Herstellung
DE102006034679A1 (de) Halbleitermodul mit Leistungshalbleiterchip und passiven Bauelement sowie Verfahren zur Herstellung desselben
DE102007013186A1 (de) Halbleitermodul mit Halbleiterchips und Verfahren zur Herstellung desselben
DE102008051965A1 (de) Bauelement mit mehreren Halbleiterchips
DE10355925A1 (de) Leistungshalbleitermodul und Verfahren seiner Herstellung
EP1508168B1 (de) Halbleiterbauelement und verfahren zum herstellen einer halbleiterbauelementanordnung mit dem halbleiterbauelement
DE3335848C2 (de)
DE10333800B3 (de) Halbleiterbauteil sowie dafür geeignetes Herstellungsverfahren
DE10223738B4 (de) Verfahren zur Verbindung integrierter Schaltungen
DE102004041904B4 (de) Verfahren zur Einstellung eines Serienwiderstandes am Gate eines Leistungstransistors
DE102007032775A1 (de) Leistungsverstärker
DE102008058003B4 (de) Verfahren zur Herstellung eines Halbleitermoduls und Halbleitermodul
DE10124141B4 (de) Verbindungseinrichtung für eine elektronische Schaltungsanordnung und Schaltungsanordnung
DE102006002381B3 (de) Leistungshalbleiterbauteil mit Chipstapel und Verfahren zu seiner Herstellung
DE102020204406A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102008001671A1 (de) Elektrische Bondverbindungsanordnung
WO2009019190A1 (de) Federkontaktierung von elektrischen kontaktflächen eines elektronischen bauteils
DE19902462A1 (de) Halbleiterbauelement mit Chip-on-Chip-Aufbau
DE102018216399A1 (de) Verfahren zum Herstellen eines Leistungs-Halbleitermoduls und Leistungs-Halbleitermodul
DE102004047306A1 (de) Leistungs-Halbleiterbauteil

Legal Events

Date Code Title Description
8100 Publication of the examined application without publication of unexamined application
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee